JP2002015940A - Chip-type electronic component - Google Patents

Chip-type electronic component

Info

Publication number
JP2002015940A
JP2002015940A JP2000194192A JP2000194192A JP2002015940A JP 2002015940 A JP2002015940 A JP 2002015940A JP 2000194192 A JP2000194192 A JP 2000194192A JP 2000194192 A JP2000194192 A JP 2000194192A JP 2002015940 A JP2002015940 A JP 2002015940A
Authority
JP
Japan
Prior art keywords
layers
chip
type electronic
laminate
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000194192A
Other languages
Japanese (ja)
Inventor
Nobuaki Nagai
伸明 永井
Yuichi Murano
雄一 村野
Iwao Ueno
巌 上野
Naoki Noda
直樹 野田
Kazuyuki Okano
和之 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000194192A priority Critical patent/JP2002015940A/en
Publication of JP2002015940A publication Critical patent/JP2002015940A/en
Pending legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a chip-type electronic component which exhibits high durability with respect to mechanical stresses, such as bending or tensile stress and against thermal stress and exhibits high reliability and also to improve flexibility which is one of reliability estimating items of chip-type electronic components. SOLUTION: With respect to a laminate 11, which is formed by alternately stacking ceramic layers 13 and inner electrode layers 12a, 12b and 12c, plural isolation reinforcing layers 14, exhibiting higher ductility and malleability than the ceramic layers 13, are formed on the outside of the outermost inner electrodes 12a, 12b and 12c, in such a way that their ends are not connected to the counterposing external electrodes 15 and 16.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、スイッチング電源
回路、DC−DCコンバータ回路、照明用インバータ回
路用としてプリント基板に表面実装される例えば積層セ
ラミックコンデンサ等のチップ型電子部品に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip type electronic component such as a multilayer ceramic capacitor which is surface-mounted on a printed circuit board for a switching power supply circuit, a DC-DC converter circuit, and a lighting inverter circuit.

【0002】[0002]

【従来の技術】従来より、プリント基板に表面実装され
る種々のチップ型電子部品が知られているが、例えばそ
の一例として積層セラミックコンデンサがある。以下に
この積層セラミックコンデンサの従来の技術について図
面を用いて説明する。
2. Description of the Related Art Conventionally, various chip-type electronic components mounted on a printed circuit board have been known. For example, there is a multilayer ceramic capacitor as an example. The conventional technology of this multilayer ceramic capacitor will be described below with reference to the drawings.

【0003】従来の積層セラミックコンデンサとして、
例えば特開平9−251903号公報に開示されている
ようなものがある。それによると、図3に示すように、
まずセラミック層33と内部電極32a,32b,32
cとを交互に積層し、これら積層されたものの上下層に
設けられた補強層34の一方の端部が、内部電極32
b,32cの露出した両端面に設けられた外部電極30
と接続されるように構成されていた。
[0003] As a conventional multilayer ceramic capacitor,
For example, there is one disclosed in JP-A-9-251903. According to that, as shown in FIG.
First, the ceramic layer 33 and the internal electrodes 32a, 32b, 32
c are alternately laminated, and one end of the reinforcing layer 34 provided on the upper and lower layers of the laminated
external electrodes 30 provided on both exposed end faces of
It was configured to be connected to.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、このよ
うな従来の構成では積層体31の上下層に設けられた補
強層34が1層のみであるため、積層体31の強度が弱
く、曲げや引っ張り等の機械的応力、さらには熱応力に
対する耐久性が不足し、場合によっては破壊に至ること
があるという問題点を有していた。また、補強層34の
一方の端部が、内部電極32b,32cの露出した両端
面に設けられた外部電極30と接続しているため、容量
成分が発生したり、短絡不良が発生したりして電気特性
が劣化する恐れがあった。
However, in such a conventional structure, since the reinforcing layer 34 provided on the upper and lower layers of the laminate 31 is only one layer, the strength of the laminate 31 is weak, and the laminate 31 has a low strength. However, there is a problem that durability against mechanical stress such as the above and thermal stress is insufficient, and in some cases, it may be broken. In addition, since one end of the reinforcing layer 34 is connected to the external electrodes 30 provided on the exposed both end surfaces of the internal electrodes 32b and 32c, a capacitance component is generated or a short circuit is generated. Therefore, the electric characteristics may be deteriorated.

【0005】本発明は以上の様な課題を解決し、曲げや
引っ張り等の機械的応力やさらに熱応力に対する耐久性
が高くできるか、たわみ強度を向上させるか、電気的特
性の劣化の少なくとも一つを実現することができるチッ
プ型電子部品を提供することを目的とするものである。
SUMMARY OF THE INVENTION The present invention solves the above-mentioned problems, and can improve durability against mechanical stress such as bending and tension and further thermal stress, improve flexural strength, and at least one of deterioration of electrical characteristics. It is an object of the present invention to provide a chip-type electronic component capable of realizing one of the following.

【0006】[0006]

【課題を解決するための手段】この目的を達成するため
に本発明のチップ型電子部品は、第1の複数のセラミッ
ク層間に内部電極層を設けた第1の積層体と、第2の複
数のセラミック層間に積層された複数枚の遊離補強層を
有するとともに第1の積層体の外方に設けられた第2の
積層体と、第1及び第2の積層体に設けられ内部電極層
のうち少なくとも一つと電気的に接合した一対の外部電
極とを備え、複数枚の遊離補強層は一対の外部電極とは
非接触に配置した。
In order to achieve this object, a chip-type electronic component according to the present invention comprises a first laminated body having an internal electrode layer provided between a first plurality of ceramic layers, and a second laminated body. A plurality of loose reinforcing layers laminated between the ceramic layers, and a second laminate provided outside the first laminate, and an internal electrode layer provided on the first and second laminates. A pair of external electrodes electrically connected to at least one of the external electrodes was provided, and the plurality of loose reinforcing layers were arranged in non-contact with the pair of external electrodes.

【0007】[0007]

【発明の実施の形態】請求項1記載の発明は、第1の複
数のセラミック層間に内部電極層を設けた第1の積層体
と、第2の複数のセラミック層間に積層された複数枚の
遊離補強層を有するとともに前記第1の積層体の外方に
設けられた第2の積層体と、前記第1及び第2の積層体
に設けられ前記内部電極層のうち少なくとも一つと電気
的に接合した一対の外部電極とを備え、前記複数枚の遊
離補強層は前記一対の外部電極とは非接触に配置したこ
とを特徴とするチップ型電子部品とすることによって、
遊離補強層を複数枚設けることで、機械的応力及び熱応
力に対する耐久性が高く、信頼性に優れたチップ型電子
部品を実現でき、更に、遊離補強層を複数設けること
で、不要な容量が発生しやすくなったり、あるいは外部
電極との接合不良の発生確率が高くなり電気特性が劣化
することを、複数の遊離補強層を外部電極と非接触構造
とすることで予防できる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The invention according to claim 1 is characterized in that a first laminate having an internal electrode layer provided between a first plurality of ceramic layers and a plurality of sheets laminated between a second plurality of ceramic layers are provided. A second laminate having a loose reinforcing layer and provided outside the first laminate, and electrically connected to at least one of the internal electrode layers provided in the first and second laminates; With a pair of external electrodes joined, the chip-type electronic component characterized in that the plurality of loose reinforcing layers are arranged in non-contact with the pair of external electrodes,
By providing a plurality of loose reinforcing layers, it is possible to realize a highly reliable chip-type electronic component having high durability against mechanical stress and thermal stress, and by providing a plurality of loose reinforcing layers, unnecessary capacity is reduced. It is possible to prevent the plurality of loose reinforcing layers from being in a non-contact structure with the external electrode, which is likely to be generated or that the probability of occurrence of poor bonding with the external electrode is increased and the electrical characteristics are deteriorated.

【0008】請求項2記載の発明は、第1の積層体を挟
み込むように前記第2の積層体を前記第1の積層体の外
方両側に設けたことを特徴とする請求項1記載のチップ
型電子部品とすることで、確実に機械的応力及び熱応力
に対する耐久性が高く、信頼性に優れたチップ型電子部
品を実現できる。
According to a second aspect of the present invention, the second laminate is provided on both outer sides of the first laminate so as to sandwich the first laminate. By using a chip-type electronic component, a chip-type electronic component with high reliability against mechanical stress and thermal stress and excellent reliability can be realized.

【0009】請求項3記載の発明は、第1の複数のセラ
ミック層と第2の複数のセラミック層が略平行になるよ
うに第1の積層体と前記第2の積層体を接合した請求項
1記載のチップ型電子部品とすることで、第1の積層体
と第2の積層体を連続して積層してチップ型電子部品を
構成することができるので、生産性が良くなる。
According to a third aspect of the present invention, the first laminate and the second laminate are joined such that the first plurality of ceramic layers and the second plurality of ceramic layers are substantially parallel. By forming the chip-type electronic component according to item 1, it is possible to form a chip-type electronic component by continuously laminating the first laminate and the second laminate, thereby improving productivity.

【0010】請求項4記載の発明は、第2の積層体にお
いて少なくとも一つのセラミック層の表面に形成される
遊離補強層は、互いに非接触となるように分割されてい
ることを特徴とする請求項1記載のチップ型電子部品と
することで、遊離補強層にかかる応力を2つに分割する
ことができるため、特にたわみ強度が大きく、信頼性に
優れたチップ型電子部品を実現できるという作用を有す
る。
According to a fourth aspect of the present invention, the loose reinforcement layers formed on the surface of at least one ceramic layer in the second laminate are divided so as not to be in contact with each other. Item 1 is a chip-type electronic component, whereby the stress applied to the loose reinforcing layer can be divided into two, so that a chip-type electronic component with high flexural strength and excellent reliability can be realized. Having.

【0011】請求項5記載の発明は、遊離補強層の膜厚
が1〜7μmの範囲内にあることを特徴とする請求項1
記載のチップ型電子部品とすることで、曲げや引っ張り
等の機械的応力に対する耐久性が大幅に向上し、たわみ
強度が大きいチップ型電子部品を実現できるという作用
を有する。遊離補強層の膜厚が1μm未満では曲げや引
っ張り等の機械的応力に対し十分な耐久性が得られず、
また7μmを越えると遊離補強層の端部に亀裂の発生源
となる空隙が生じ易くなる為、いずれも好ましくない。
According to a fifth aspect of the present invention, the thickness of the free reinforcing layer is in the range of 1 to 7 μm.
The chip-type electronic component described above has an effect that the durability against mechanical stress such as bending and tension is greatly improved, and a chip-type electronic component with high flexural strength can be realized. If the thickness of the loose reinforcing layer is less than 1 μm, sufficient durability against mechanical stress such as bending and tension cannot be obtained,
On the other hand, if the thickness exceeds 7 μm, voids, which are a source of cracks, are likely to be formed at the ends of the free reinforcing layer.

【0012】請求項6記載の発明は、遊離補強層がNi
を主成分とする金属で構成されていることを特徴とする
請求項1記載のチップ型電子部品とすることで、遊離補
強層とセラミック層との密着性が良好であるため、たわ
み強度を大幅に向上させたチップ型電子部品を実現でき
るという作用を有する。
According to a sixth aspect of the present invention, the free reinforcing layer is made of Ni.
The chip-type electronic component according to claim 1, wherein the chip-type electronic component has a good adhesion between the free reinforcing layer and the ceramic layer, thereby greatly increasing the flexural strength. This has the effect of realizing a chip-type electronic component with improved performance.

【0013】請求項7記載の発明は、外部電極を第1及
び第2の積層体の側面上まで設け、複数の遊離補強層の
内少なくとも一つの遊離補強層の少なくとも一部が、前
記外部電極の側面上に形成された部分とセラミック層を
介して対向させたことを特徴とする請求項1記載のチッ
プ型電子部品とすることで、更に機械的或いは熱的な強
度を向上させることができる。
According to a seventh aspect of the present invention, an external electrode is provided up to the side surface of the first and second laminates, and at least a part of at least one of the plurality of free reinforcing layers is formed of the external electrode. The chip-type electronic component according to claim 1, wherein a portion formed on a side surface of the chip-type electronic component is interposed via a ceramic layer, thereby further improving mechanical or thermal strength. .

【0014】以下、本発明のチップ型電子部品につい
て、当該電子部品の一つである積層セラミックコンデン
サを用いて、図面を参照しながら説明する。
Hereinafter, a chip type electronic component of the present invention will be described with reference to the drawings using a multilayer ceramic capacitor which is one of the electronic components.

【0015】(実施の形態1)図1は本発明の実施の形
態1におけるチップ型電子部品を示す断面図であり、1
1は積層体、12a,12b,12cは内部電極、13
はセラミック層、14は遊離補強層、15は下層外部電
極、16は上層外部電極である。
(Embodiment 1) FIG. 1 is a sectional view showing a chip-type electronic component according to Embodiment 1 of the present invention.
1 is a laminate, 12a, 12b and 12c are internal electrodes, 13
Is a ceramic layer, 14 is a loose reinforcing layer, 15 is a lower external electrode, and 16 is an upper external electrode.

【0016】まず、セラミック層13を複数枚積層し、
この上に遊離補強層14とセラミック層13とを交互に
所定の枚数積層し、複数の遊離補強層14(但し、セラ
ミック層13の表面には一つの遊離補強層14が形成さ
れている)を形成する。この複数の遊離補強層14は図
1に示すようにその一方の端部及び他方の端部が対向す
る下層外部電極15と接続しないように形成したもので
ある。
First, a plurality of ceramic layers 13 are laminated,
A predetermined number of free reinforcing layers 14 and ceramic layers 13 are alternately stacked on this, and a plurality of free reinforcing layers 14 (however, one free reinforcing layer 14 is formed on the surface of the ceramic layer 13). Form. As shown in FIG. 1, the plurality of loose reinforcing layers 14 are formed such that one end and the other end thereof are not connected to the lower external electrode 15 facing the lower layer.

【0017】次に、セラミック層13を介して内部電極
12b,12cを形成する。この内部電極12b,12
cは一端が積層体11の相対向する端面にそれぞれ露出
するように形成したものである。
Next, the internal electrodes 12b and 12c are formed via the ceramic layer 13. The internal electrodes 12b, 12
“c” is formed such that one end is exposed to the opposite end face of the laminate 11.

【0018】次いで、この内部電極12b,12cの上
にセラミック層13を介して内部電極12aを形成す
る。この内部電極12aは内部電極12b,12cとセ
ラミック層13を介して対向するようにかつ積層体11
の端部に露出しないように形成したものである。
Next, an internal electrode 12a is formed on the internal electrodes 12b and 12c via a ceramic layer 13. The internal electrode 12a is opposed to the internal electrodes 12b and 12c via the ceramic layer 13 and the laminated body 11
Is formed so as not to be exposed at the end of.

【0019】その後、内部電極12b、12cと内部電
極12aとをセラミック層13を介して交互に所望の枚
数積層する。
After that, a desired number of internal electrodes 12b and 12c and internal electrodes 12a are alternately laminated via the ceramic layer 13.

【0020】次に、内部電極12b,12cの上にセラ
ミック層13を介して前述したような遊離補強層14を
複数枚形成して積層体11とする。
Next, a plurality of loose reinforcing layers 14 as described above are formed on the internal electrodes 12b and 12c with the ceramic layer 13 interposed therebetween to form a laminate 11.

【0021】遊離補強層14及び内部電極12a,12
b,12cはNiを主成分とする電極ペーストを用いて
形成したものであり、これにより遊離補強層14はセラ
ミック層13よりも延性や展性に優れたものとなる。
The loose reinforcing layer 14 and the internal electrodes 12a, 12
b and 12c are formed using an electrode paste containing Ni as a main component, whereby the loose reinforcing layer 14 has better ductility and malleability than the ceramic layer 13.

【0022】次いで、この積層体11の内部電極12
b,12cの露出した両端面に、下層外部電極15とな
るNiを主成分とする電極ペーストを塗布して焼成す
る。
Next, the internal electrodes 12 of the laminate 11
An electrode paste containing Ni as a main component and serving as the lower external electrode 15 is applied to the exposed both end surfaces of b and 12c and baked.

【0023】このように、下層外部電極15にNiを用
いることにより、内部電極12b,12cと下層外部電
極15との物理的接続を容易に行うことができるととも
に、比較的インピーダンスを小さくすることができる
為、回路設計上有利となる。
As described above, by using Ni for the lower external electrode 15, physical connection between the internal electrodes 12b and 12c and the lower external electrode 15 can be easily performed, and the impedance can be relatively reduced. This is advantageous for circuit design.

【0024】その後、下層外部電極15上で、かつ積層
体11の上、下面及び両側面に至るようにAgペースト
を塗布し、熱処理することにより上層外部電極16を形
成する。
Thereafter, an Ag paste is applied on the lower external electrode 15 and on the upper, lower, and both side surfaces of the laminated body 11, and the upper external electrode 16 is formed by heat treatment.

【0025】以上の工程を経ることにより、本発明の実
施の形態1における積層セラミックコンデンサが得られ
る。
Through the above steps, a multilayer ceramic capacitor according to the first embodiment of the present invention is obtained.

【0026】なお、本実施の形態1では、遊離補強層1
4を片側に2層づつ積層する構成とし、総計として4層
の遊離補強層14を有する構成としたが、片側に3層以
上の遊離補強層14(総計では遊離補強層14が6層以
上)を設けても良い。なお、好ましくは、素子の大型化
するのを防止し、しかも製造工程を少なくする様に片側
に6層以下(総計では遊離補強層14が12層以下)と
することが好ましい。
In the first embodiment, the loose reinforcing layer 1
4 is laminated on each side by two layers, and a total of four layers of the free reinforcing layer 14 is used. However, three or more layers of the free reinforcing layer 14 are formed on one side (a total of six or more free reinforcing layers 14). May be provided. Preferably, the number of layers is preferably 6 or less on one side (total number of free reinforcing layers 14 is 12 or less) so as to prevent the element from being enlarged and to reduce the number of manufacturing steps.

【0027】更に、本実施の形態1では、両側の遊離補
強層14をそれぞれ同数層(片側それぞれ2層づつ)と
したが、一方の遊離補強層14を2層とし、他方の遊離
補強層14を3層と言うように、層数を異ならせても良
い。
Further, in the first embodiment, the number of the free reinforcing layers 14 on both sides is the same number of layers (two layers on each side). However, one free reinforcing layer 14 is two layers and the other free reinforcing layer 14 is two. May be referred to as three layers, and the number of layers may be different.

【0028】更に、本実施の形態1では、内部電極12
a,12b,12cを挟むように両側にそれぞれ遊離補
強層14を複数層積層した構成としたが、仕様や使われ
る環境に応じて片方側のみに遊離補強層14を設けても
良い。
Further, in the first embodiment, the internal electrodes 12
Although a plurality of free reinforcing layers 14 are laminated on both sides so as to sandwich a, 12b, and 12c, the free reinforcing layer 14 may be provided only on one side depending on the specifications and the environment in which it is used.

【0029】また、積層セラミックコンデンサの機械的
応力及び熱応力に対する耐久性を高めるためには、少な
くとも一つの遊離補強層14(好ましくは全ての遊離補
強層14)の端部が積層体11の側面に設けられた上層
外部電極16の下方近傍に存在するように形成すること
(すなわち、積層体11の側面に設けられた上層外部電
極16と遊離補強層14の端部がセラミック層13を介
して対向していること)が望ましい。その理由は、積層
セラミックコンデンサの信頼性評価項目の1つであるた
わみ試験で亀裂が発生する箇所を調査すると、積層体1
1と上層外部電極16との界面が多く、この界面から積
層体11の側面に向かって斜めに亀裂が進展する。従っ
て、この部分に遊離補強層14を設けることにより、亀
裂の発生を抑制することができる。
In order to increase the durability of the multilayer ceramic capacitor against mechanical stress and thermal stress, the end of at least one free reinforcing layer 14 (preferably all free reinforcing layers 14) (I.e., the upper external electrode 16 provided on the side surface of the multilayer body 11 and the end of the free reinforcing layer 14 are interposed via the ceramic layer 13). Facing each other). The reason for this is that, when a place where a crack occurs in a deflection test, which is one of the reliability evaluation items of a multilayer ceramic capacitor, is investigated,
1 and the upper external electrode 16 have many interfaces, and cracks grow obliquely from this interface toward the side surfaces of the laminate 11. Therefore, by providing the loose reinforcing layer 14 in this portion, the occurrence of cracks can be suppressed.

【0030】また、遊離補強層14はNiペーストを用
いて作製したが、セラミック層13よりも優れた延性や
展性を示すものであれば、金属酸化物などを用いても構
わない。
Further, although the free reinforcing layer 14 is formed using a Ni paste, a metal oxide or the like may be used as long as it exhibits a higher ductility and malleability than the ceramic layer 13.

【0031】また、実施の形態1では、外部電極として
下層外部電極15と上層外部電極16を積層した構成と
したが、例えば1層の外部電極としても良く、或いは3
層以上の外部電極としても良い。3層以上で外部電極を
形成する場合には、例えば図1に示す上層外部電極16
の上に半田や鉛フリー半田などの接合材料で構成された
接合層を積層しても良い。
In the first embodiment, the lower external electrode 15 and the upper external electrode 16 are laminated as external electrodes. However, for example, a single-layer external electrode may be used.
External electrodes having more than two layers may be used. When the external electrode is formed of three or more layers, for example, the upper external electrode 16 shown in FIG.
A bonding layer made of a bonding material such as solder or lead-free solder may be laminated thereon.

【0032】(実施の形態2)図2は本発明の実施の形
態2におけるチップ型電子部品を示す断面図であり、2
1は積層体、22a,22b,22cは内部電極、23
はセラミック層、24は遊離補強層、25は下層外部電
極、26は上層外部電極である。
(Embodiment 2) FIG. 2 is a sectional view showing a chip-type electronic component according to Embodiment 2 of the present invention.
1 is a laminate, 22a, 22b and 22c are internal electrodes, 23
Is a ceramic layer, 24 is a loose reinforcing layer, 25 is a lower external electrode, and 26 is an upper external electrode.

【0033】まず、セラミック層23を複数枚積層し、
この上に遊離補強層24とセラミック層23とを交互に
所定の枚数積層し、複数の遊離補強層24を形成する。
この複数の遊離補強層24は図2に示すように同一平面
上で2つに分割され、分割された遊離補強層24の一方
の端部同士が同一平面上でギャップを隔てて向い合い、
各々の他方の端部が対向する下層外部電極25と接続し
ないように形成したものである。
First, a plurality of ceramic layers 23 are laminated,
A predetermined number of loose reinforcing layers 24 and ceramic layers 23 are alternately stacked on this to form a plurality of loose reinforcing layers 24.
As shown in FIG. 2, the plurality of loose reinforcing layers 24 are divided into two on the same plane, and one ends of the divided loose reinforcing layers 24 face each other on the same plane with a gap therebetween.
Each of the other ends is formed so as not to be connected to the opposing lower external electrode 25.

【0034】次に、セラミック層23を介して内部電極
22b,22cを形成する。この内部電極22b,22
cは一端が積層体21の相対向する端面にそれぞれ露出
するように形成したものである。
Next, the internal electrodes 22b and 22c are formed via the ceramic layer 23. The internal electrodes 22b, 22
“c” is formed such that one end is exposed to the opposite end face of the laminate 21.

【0035】次いで、この内部電極22b,22cの上
にセラミック層23を介して内部電極22aを形成す
る。この内部電極22aは内部電極22b,22cとセ
ラミック層23を介して対向するようにかつ積層体21
の端部に露出しないように形成したものである。
Next, an internal electrode 22a is formed on the internal electrodes 22b and 22c via a ceramic layer 23. The internal electrode 22a is opposed to the internal electrodes 22b and 22c via the ceramic layer 23, and
Is formed so as not to be exposed at the end of.

【0036】その後、内部電極22b、22cと内部電
極22aとをセラミック層23を介して交互に所望の枚
数積層する。
After that, a desired number of the internal electrodes 22 b and 22 c and the internal electrodes 22 a are alternately laminated via the ceramic layer 23.

【0037】次に、内部電極22b,22cの上にセラ
ミック層23を介して前述したような遊離補強層24を
複数枚形成して積層体21とする。
Next, a plurality of loose reinforcing layers 24 as described above are formed on the internal electrodes 22b and 22c with the ceramic layer 23 interposed therebetween to form a laminate 21.

【0038】遊離補強層24及び内部電極22a,22
b,22cはNiを主成分とする電極ペーストを用いて
形成したものであり、これにより遊離補強層24はセラ
ミック層23よりも延性や展性に優れたものとなる。
The free reinforcing layer 24 and the internal electrodes 22a, 22
The b and 22c are formed using an electrode paste containing Ni as a main component, whereby the loose reinforcing layer 24 has better ductility and malleability than the ceramic layer 23.

【0039】次いで、この積層体21の内部電極22
b,22cの露出した両端面に、下層外部電極25とな
るNiを主成分とする電極ペーストを塗布して焼成す
る。焼成後、遊離補強層24は3〜4μmの厚みとな
る。
Next, the internal electrode 22 of the laminate 21
An electrode paste containing Ni as a main component and serving as the lower external electrode 25 is applied to the exposed both end surfaces of the b and 22c and fired. After firing, the loose reinforcement layer 24 has a thickness of 3-4 μm.

【0040】その後、実施の形態1と同様に上層外部電
極26を形成することにより本実施の形態2における積
層セラミックコンデンサが得られる。
Thereafter, by forming the upper layer external electrode 26 in the same manner as in the first embodiment, the multilayer ceramic capacitor according to the second embodiment is obtained.

【0041】なお、本実施の形態1では、遊離補強層2
4を片側に2層づつ積層する構成とし、総計として4層
の遊離補強層24を有する構成としたが、片側に3層以
上の遊離補強層24(総計では遊離補強層24が6層以
上)を設けても良い。なお、好ましくは、素子の大型化
するのを防止し、しかも製造工程を少なくする様に片側
に6層以下(総計では遊離補強層24が12層以下)と
することが好ましい。
In the first embodiment, the loose reinforcing layer 2
4 is laminated on each side by two layers, and a total of four free reinforcing layers 24 are provided. However, three or more free reinforcing layers 24 are provided on one side (a total of six or more free reinforcing layers 24 in total). May be provided. Preferably, the number of layers is preferably 6 or less on one side (total number of free reinforcing layers 24 is 12 or less) so as to prevent an increase in the size of the element and to reduce the number of manufacturing steps.

【0042】更に、本実施の形態1では、両側の遊離補
強層14をそれぞれ同数層(片側それぞれ2層づつ)と
したが、一方の遊離補強層14を2層とし、他方の遊離
補強層14を3層と言うように、層数を異ならせても良
い。
Further, in the first embodiment, the number of the free reinforcing layers 14 on both sides is the same number of layers (two layers on each side). However, one free reinforcing layer 14 is used as two layers, and the other free reinforcing layer 14 is used. May be referred to as three layers, and the number of layers may be different.

【0043】また、本実施の形態2では、例えば1つの
セラミック層23の表面に形成される遊離補強層24を
分割して互いに非接触となる2つの遊離補強層24を形
成したが、互いに非接触となる3つ以上の遊離補強層2
4を設けても良く、好ましくは、生産性等を考慮する
と、1つのセラミック層23の上には7個以下の遊離補
強層24を設けることが好ましい。
Further, in the second embodiment, for example, the free reinforcing layer 24 formed on the surface of one ceramic layer 23 is divided to form two free reinforcing layers 24 which are not in contact with each other. 3 or more loose reinforcement layers 2 to be in contact
4 may be provided, and preferably seven or less loose reinforcement layers 24 are provided on one ceramic layer 23 in consideration of productivity and the like.

【0044】更に、本実施の形態2では、どのセラミッ
ク層23の表面にも互いに非接触となるように2つ遊離
補強層24を設けたが、セラミック層の表面に形成され
る遊離補強層24の数を異ならせても良い。すなわち、
例えば、図2において、上方の最外層の遊離補強層24
を2つ形成し、その下の遊離補強層24を3つ形成する
構成としても良い。
Further, in the second embodiment, two free reinforcing layers 24 are provided so as not to be in contact with each other on the surface of any ceramic layer 23. However, the free reinforcing layer 24 formed on the surface of the ceramic layer is provided. May be different. That is,
For example, in FIG.
May be formed, and three loose reinforcement layers 24 thereunder may be formed.

【0045】更に、本実施の形態2では、内部電極22
a,22b,22cを挟むように両側にそれぞれ遊離補
強層24を複数層積層した構成としたが、仕様や使われ
る環境に応じて片方側のみに遊離補強層24を設けても
良い。
Further, in the second embodiment, the internal electrodes 22
Although a configuration in which a plurality of free reinforcing layers 24 are laminated on both sides so as to sandwich a, 22b, and 22c is adopted, the free reinforcing layer 24 may be provided only on one side depending on the specifications and the environment in which it is used.

【0046】また、積層セラミックコンデンサの機械的
応力及び熱応力に対する耐久性を高めるためには、少な
くとも一つの遊離補強層24(好ましくは全ての遊離補
強層24)の端部が積層体21の側面に設けられた上層
外部電極26の下方近傍に存在するように形成すること
(すなわち、積層体21の側面に設けられた上層外部電
極26と遊離補強層24の端部がセラミック層23を介
して対向していること)が望ましい。その理由は、積層
セラミックコンデンサの信頼性評価項目の1つであるた
わみ試験で亀裂が発生する箇所を調査すると、積層体2
1と上層外部電極26との界面が多く、この界面から積
層体21の側面に向かって斜めに亀裂が進展する。従っ
て、この部分に遊離補強層24を設けることにより、亀
裂の発生を抑制することができる。
In order to improve the durability of the multilayer ceramic capacitor against mechanical stress and thermal stress, the end of at least one free reinforcing layer 24 (preferably all free reinforcing layers 24) (That is, the end of the upper external electrode 26 provided on the side surface of the multilayer body 21 and the end of the free reinforcing layer 24 via the ceramic layer 23). Facing each other). The reason is that, when a place where a crack occurs in a deflection test which is one of the reliability evaluation items of the multilayer ceramic capacitor is examined,
1 and the upper external electrode 26 have many interfaces, and cracks grow obliquely from the interface toward the side surfaces of the laminate 21. Therefore, by providing the loose reinforcement layer 24 in this portion, the occurrence of cracks can be suppressed.

【0047】また、遊離補強層24はNiペーストを用
いて作製したが、セラミック層23よりも優れた延性や
展性を示すものであれば、金属酸化物などを用いても構
わない。
Although the free reinforcing layer 24 is formed using a Ni paste, a metal oxide or the like may be used as long as it exhibits a higher ductility or malleability than the ceramic layer 23.

【0048】また、実施の形態2では、外部電極として
下層外部電極25と上層外部電極26を積層した構成と
したが、例えば1層の外部電極としても良く、或いは3
層以上の外部電極としても良い。3層以上で外部電極を
形成する場合には、例えば図2に示す上層外部電極26
の上に半田や鉛フリー半田などの接合材料で構成された
接合層を積層しても良い。
In the second embodiment, the lower external electrode 25 and the upper external electrode 26 are laminated as external electrodes. However, for example, a single-layer external electrode may be used.
External electrodes having more than two layers may be used. When the external electrode is formed of three or more layers, for example, the upper external electrode 26 shown in FIG.
A bonding layer made of a bonding material such as solder or lead-free solder may be laminated thereon.

【0049】また、実施の形態1,2を複合した構成も
考えられる。すなわち遊離補強層をあるセラミック層の
表面では、実施の形態1のように一つの形成し、他のセ
ラミック層の表面では、実施の形態2のように、複数互
いに非接触となるように分割して遊離補強層を形成する
構成である。
A configuration in which the first and second embodiments are combined is also conceivable. That is, one loose reinforcing layer is formed on the surface of a certain ceramic layer as in the first embodiment, and a plurality of separate reinforcing layers are formed on the surface of the other ceramic layer so as to be in non-contact with each other as in the second embodiment. This is a configuration in which a loose reinforcement layer is formed.

【0050】なお、上記実施の形態においては内部電極
層が直列構造を有する積層セラミックコンデンサについ
て説明したが、内部電極層が並列構造を有する積層セラ
ミックコンデンサはもちろん、セラミック層と内部電極
層とを交互に積層したチップ型電子部品全般(例えば積
層インダクタなど)において本発明は同様の効果が得ら
れるものである。
In the above embodiment, a multilayer ceramic capacitor in which the internal electrode layers have a series structure has been described. However, not only a multilayer ceramic capacitor in which the internal electrode layers have a parallel structure, but also the ceramic layers and the internal electrode layers are alternated. The present invention can obtain the same effect in all chip-type electronic components (for example, a multilayer inductor) stacked on a substrate.

【0051】[0051]

【発明の効果】以上のように本発明によれば、第1の複
数のセラミック層間に内部電極層を設けた第1の積層体
と、第2の複数のセラミック層間に積層された複数枚の
遊離補強層を有するとともに第1の積層体の外方に設け
られた第2の積層体と、第1及び第2の積層体に設けら
れ内部電極層のうち少なくとも一つと電気的に接合した
一対の外部電極とを備え、複数枚の遊離補強層は一対の
外部電極とは非接触に配置したことによって、遊離補強
層を複数枚設けることで、機械的応力及び熱応力に対す
る耐久性が高く、信頼性に優れたチップ型電子部品を実
現でき、更に、遊離補強層を複数設けることで、不要な
容量が発生しやすくなったり、あるいは外部電極との接
合不良の発生確率が高くなり電気特性が劣化すること
を、複数の遊離補強層を外部電極と非接触構造とするこ
とで予防できる。
As described above, according to the present invention, a first laminate having an internal electrode layer provided between a first plurality of ceramic layers and a plurality of sheets laminated between a second plurality of ceramic layers are provided. A second laminated body having a loose reinforcing layer and provided outside the first laminated body, and a pair electrically connected to at least one of the internal electrode layers provided on the first and second laminated bodies; By providing a plurality of loose reinforcing layers by disposing a plurality of loose reinforcing layers in a non-contact manner with a pair of external electrodes, the durability against mechanical stress and thermal stress is high, A highly reliable chip-type electronic component can be realized, and furthermore, by providing a plurality of loose reinforcing layers, unnecessary capacitance is likely to be generated, or the probability of occurrence of poor connection with an external electrode is increased, and electric characteristics are improved. Deterioration that multiple loose reinforcement The preventable by the external electrode and the non-contact structure.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1におけるチップ型電子部
品を示す断面図
FIG. 1 is a sectional view showing a chip-type electronic component according to a first embodiment of the present invention.

【図2】本発明の実施の形態2におけるチップ型電子部
品を示す断面図
FIG. 2 is a sectional view showing a chip-type electronic component according to a second embodiment of the present invention.

【図3】従来のチップ型電子部品を示す断面図FIG. 3 is a sectional view showing a conventional chip-type electronic component.

【符号の説明】[Explanation of symbols]

11 積層体 12a 内部電極 12b 内部電極 12c 内部電極 13 セラミック層 14 遊離補強層 15 下層外部電極 16 上層外部電極 21 積層体 22a 内部電極 22b 内部電極 22c 内部電極 23 セラミック層 24 遊離補強層 25 下層外部電極 26 上層外部電極 30 外部電極 31 積層体 32a 内部電極 32b 内部電極 32c 内部電極 33 セラミック層 34 補強層 Reference Signs List 11 laminated body 12a internal electrode 12b internal electrode 12c internal electrode 13 ceramic layer 14 free reinforcing layer 15 lower external electrode 16 upper external electrode 21 laminated body 22a internal electrode 22b internal electrode 22c internal electrode 23 ceramic layer 24 free reinforcing layer 25 lower external electrode 26 upper layer external electrode 30 external electrode 31 laminated body 32a internal electrode 32b internal electrode 32c internal electrode 33 ceramic layer 34 reinforcing layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 上野 巌 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 野田 直樹 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 岡野 和之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5E001 AB03 AC06 AC07 AD00 AF06 AG00 5E082 AA01 AB03 BC33 EE11 FG26 GG10 GG28 JJ03 JJ23 MM28 PP09  ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Iwao Ueno 1006 Kazuma Kadoma, Osaka Prefecture Inside Matsushita Electric Industrial Co., Ltd. 72) Inventor Kazuyuki Okano 1006 Kazuma Kadoma, Kazuma City, Osaka Prefecture F-term in Matsushita Electric Industrial Co., Ltd.

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】第1の複数のセラミック層間に内部電極層
を設けた第1の積層体と、第2の複数のセラミック層間
に積層された複数枚の遊離補強層を有するとともに前記
第1の積層体の外方に設けられた第2の積層体と、前記
第1及び第2の積層体に設けられ前記内部電極層のうち
少なくとも一つと電気的に接合した一対の外部電極とを
備え、前記複数枚の遊離補強層は前記一対の外部電極と
は非接触に配置したことを特徴とするチップ型電子部
品。
A first laminated body having an internal electrode layer provided between a first plurality of ceramic layers; and a plurality of loose reinforcing layers laminated between a second plurality of ceramic layers. A second laminate provided outside the laminate, and a pair of external electrodes provided on the first and second laminates and electrically connected to at least one of the internal electrode layers; The chip-type electronic component, wherein the plurality of loose reinforcing layers are arranged in non-contact with the pair of external electrodes.
【請求項2】第1の積層体を挟み込むように前記第2の
積層体を前記第1の積層体の外方両側に設けたことを特
徴とする請求項1記載のチップ型電子部品。
2. The chip-type electronic component according to claim 1, wherein said second laminate is provided on both outer sides of said first laminate so as to sandwich said first laminate.
【請求項3】第1の複数のセラミック層と第2の複数の
セラミック層が略平行になるように第1の積層体と前記
第2の積層体を接合したことを特徴とする請求項1記載
のチップ型電子部品。
3. The first laminate and the second laminate are joined so that the first plurality of ceramic layers and the second plurality of ceramic layers are substantially parallel to each other. The described chip-type electronic component.
【請求項4】第2の積層体において少なくとも一つのセ
ラミック層の表面に形成される遊離補強層は、互いに非
接触となるように分割されていることを特徴とする請求
項1記載のチップ型電子部品。
4. The chip type according to claim 1, wherein the free reinforcing layers formed on the surface of at least one ceramic layer in the second laminate are divided so as not to be in contact with each other. Electronic components.
【請求項5】遊離補強層の膜厚が1〜7μmの範囲内に
あることを特徴とする請求項1記載のチップ型電子部
品。
5. The chip-type electronic component according to claim 1, wherein the thickness of the free reinforcing layer is in the range of 1 to 7 μm.
【請求項6】遊離補強層がNiを主成分とする金属で構
成されていることを特徴とする請求項1記載のチップ型
電子部品。
6. The chip-type electronic component according to claim 1, wherein the loose reinforcing layer is made of a metal containing Ni as a main component.
【請求項7】外部電極を第1及び第2の積層体の側面上
まで設け、複数の遊離補強層の内少なくとも一つの遊離
補強層の少なくとも一部が、前記外部電極の側面上に形
成された部分とセラミック層を介して対向させたことを
特徴とする請求項1記載のチップ型電子部品。
7. An external electrode is provided up to a side surface of the first and second laminates, and at least a part of at least one of the plurality of free reinforcing layers is formed on a side surface of the external electrode. 2. The chip-type electronic component according to claim 1, wherein the chip-type electronic component is opposed to the bent portion via a ceramic layer.
JP2000194192A 2000-06-28 2000-06-28 Chip-type electronic component Pending JP2002015940A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000194192A JP2002015940A (en) 2000-06-28 2000-06-28 Chip-type electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000194192A JP2002015940A (en) 2000-06-28 2000-06-28 Chip-type electronic component

Publications (1)

Publication Number Publication Date
JP2002015940A true JP2002015940A (en) 2002-01-18

Family

ID=18693060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000194192A Pending JP2002015940A (en) 2000-06-28 2000-06-28 Chip-type electronic component

Country Status (1)

Country Link
JP (1) JP2002015940A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252104A (en) * 2004-03-05 2005-09-15 Murata Mfg Co Ltd Laminated ceramic capacitor
WO2006129783A1 (en) * 2005-06-03 2006-12-07 Murata Manufacturing Co., Ltd. Laminated ceramic capacitor
EP2410540A1 (en) * 2010-07-21 2012-01-25 Murata Manufacturing Co. Ltd. Ceramic electronic component
US20160099105A1 (en) * 2014-10-06 2016-04-07 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and board having the same
US20160111216A1 (en) * 2014-10-15 2016-04-21 Samsung Electro-Mechanics Co., Ltd. Chip component
JP2020115522A (en) * 2019-01-18 2020-07-30 太陽誘電株式会社 Multilayer ceramic capacitor

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252104A (en) * 2004-03-05 2005-09-15 Murata Mfg Co Ltd Laminated ceramic capacitor
JP4492158B2 (en) * 2004-03-05 2010-06-30 株式会社村田製作所 Multilayer ceramic capacitor
WO2006129783A1 (en) * 2005-06-03 2006-12-07 Murata Manufacturing Co., Ltd. Laminated ceramic capacitor
US7436650B2 (en) 2005-06-03 2008-10-14 Murata Manufacturing Co., Ltd. Laminated ceramic capacitor
US8531817B2 (en) 2010-07-21 2013-09-10 Murata Manufacturing Co., Ltd. Ceramic electronic component
US20120019981A1 (en) * 2010-07-21 2012-01-26 Murata Manufacturing Co., Ltd. Ceramic electronic component
CN102403124A (en) * 2010-07-21 2012-04-04 株式会社村田制作所 Ceramic electronic component
KR101184150B1 (en) 2010-07-21 2012-09-18 가부시키가이샤 무라타 세이사쿠쇼 Ceramic electronic component
EP2410540A1 (en) * 2010-07-21 2012-01-25 Murata Manufacturing Co. Ltd. Ceramic electronic component
TWI501272B (en) * 2010-07-21 2015-09-21 Murata Manufacturing Co Ceramic electronic component
US9685271B2 (en) * 2014-10-06 2017-06-20 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and board having the same
US20160099105A1 (en) * 2014-10-06 2016-04-07 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and board having the same
US20160111216A1 (en) * 2014-10-15 2016-04-21 Samsung Electro-Mechanics Co., Ltd. Chip component
KR20160044338A (en) * 2014-10-15 2016-04-25 삼성전기주식회사 Chip component
US9646768B2 (en) * 2014-10-15 2017-05-09 Samsung Electro-Mechanics Co., Ltd. Chip component
KR102163046B1 (en) * 2014-10-15 2020-10-08 삼성전기주식회사 Chip component
JP2020115522A (en) * 2019-01-18 2020-07-30 太陽誘電株式会社 Multilayer ceramic capacitor
JP7221704B2 (en) 2019-01-18 2023-02-14 太陽誘電株式会社 Multilayer ceramic capacitor

Similar Documents

Publication Publication Date Title
JP6395002B2 (en) Circuit board mounting structure of multilayer ceramic capacitor
US9053864B2 (en) Multilayer capacitor and method for manufacturing the same
KR101434108B1 (en) Multi-layered ceramic capacitor, mounting circuit board thereof and manufacturing method the same
KR100964043B1 (en) Electronic component
KR101548793B1 (en) Multi-layered ceramic capacitor, mounting circuit thereof and manufacturing method of the same
KR101823174B1 (en) Multi-layered ceramic capacitor and board for mounting the same
WO2015005306A1 (en) Laminate ceramic capacitor
JP2004259991A (en) Laminated ceramic component
JP2014027255A (en) Ceramic electronic component and ceramic electronic device
KR20210130648A (en) Multilayer ceramic capacitor
KR20210131240A (en) Multilayer ceramic capacitor
KR101496813B1 (en) Multi-layered ceramic capacitor, mounting circuit board thereof and manufacturing method the same
JP5170066B2 (en) Multilayer capacitor
JP4650475B2 (en) Multilayer ceramic capacitor array
JP4105665B2 (en) Multilayer ceramic capacitor
JP2002015940A (en) Chip-type electronic component
JP2009059888A (en) Multilayer ceramic capacitor
JP5251834B2 (en) Multilayer capacitor
JP2002015941A (en) Chip-type electronic component
JP2001358032A (en) Chip electronic parts
JP4581194B2 (en) Chip-type electronic components
JP5131263B2 (en) Multilayer capacitor
JP2001015371A (en) Chip-type ceramic electronic component and manufacture thereof
JP2000106322A (en) Laminated ceramic capacitor
JP6591771B2 (en) Multilayer capacitor