JP2002009671A - 同期追従機能を有する無線通信装置 - Google Patents

Abstract

(57)【要約】 【課題】符号分割多元接続通信の通信装置において、同
期追従特性を劣化させることなくそれに必要な回路の規
模を削減し、かつ消費電力を削減する。 【解決手段】ＤＬＬ制御のための回路を複数のタイミン
グにおける処理間で共用化し時分割で使用し、さらに複
数フィンガでＤＬＬ制御部を共用し時分割で処理する。
さらに同期系におけるパスサーチ時に電力加算回数を減
らす。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は無線通信装置（基地
局および端末）に係り、特に符号分割多元接続（ＣＤＭ
Ａ：Code Division Multiple Access）方式の移動体
通信システムで使用される同期追従機能を有する通信装
置に関する。

【０００２】

【従来の技術】従来のＣＤＭＡ方式の受信機構成を図１
に示す。受信機はアンテナ１０１から無線伝搬路を伝搬
した電波を受信する無線部１０２および受信部１０３か
ら構成される。受信部１０３では、まず同期系１０５に
より受信信号の同期を確立し、同期系１０５で確立した
パスタイミングに従い復調系１０６による逆拡散、検波
処理等が行われる。検波後、電力制御ビットは送信電力
制御部１０９においてビットの判定を行い、送信電力の
ｕｐ／ｄｏｗｎを送信系１０４に指示する。一方検波後
データは誤り制御系１０７において復号化、誤り検出な
どが行われ、最終的に復号されたデータがインタフェー
ス１０８を介して上位レイヤ等に伝送される。

【０００３】ＣＤＭＡ方式における受信機では、拡散さ
れた受信信号から拡散符号の同期を確立し、端末の移動
やパス位置の変化に合わせて同期追従を行う必要があ
る。

【０００４】図２に、同期確立および同期追従を行うた
めに必要な受信機構成の詳細を示す。同図において、２
０１はベースバンド部受信信号、２０２は同期系内の逆
拡散部、２０３は同期系内の強度算出部、２０４は同期
系内のスロット平均化部、２０５は同期系内のピーク検
出部、２０６は復調系の１番目のフィンガ構成、２０７
は復調系の２番目のフィンガ、２０８は復調系のＩ番目
のフィンガ、２０９は各フィンガ内の逆拡散部（On-tim
e、ｅａｒｌｙタイミング、ｌａｔｅタイミング）、２
１０は各フィンガ内の検波部、２１１はｅａｒｌｙタイ
ミング用強度算出部、２１２はｌａｔｅタイミング用強
度算出部、２１３はｅａｒｌｙタイミングとｌａｔｅタ
イミングの強度算出結果の差分計算部、２１４はスロッ
ト平均化部、２１５はタイミング追従制御（ＤＬＬ）判
定部、２１６はタイミング追従制御部（ＤＬＬ制御
部）、２１７はＲＡＫＥ合成部である。

【０００５】まず受信信号は同期系１０５の逆拡散部２
０２により逆拡散される。ここでは受信タイミングを見
つけるためにサンプリングされた受信信号毎に受信信号
と拡散符号との相関をとる。結果として逆拡散部２０２
からはサーチした範囲のパスのプロファイル遅延プロフ
ァイルが出力されることになる。つぎに遅延プロファイ
ルの精度を高めるために強度算出部２０３において同相
加算を行う。同相加算は位相回転量の少ない区間で行う
ことが可能である。

【０００６】さらにスロット平均化部２０４でスロット
間での電力加算を行い、雑音を平均化する。この電力加
算の様子を示したのが図４である。図４においてある時
刻における遅延プロファイルが４０１であった場合、４
０３と４０４の２点において高い相関値が出力されてお
り、この２点をパスタイミングと判断する可能性があ
る。また次のある時刻における遅延プロファイルが４０
２であった場合、４０５の１点において高い相関値が出
力されており、この１点をパスタイミングと判断する可
能性がある。

【０００７】上記２つのプロファイルを電力加算する
と、雑音による相関値のばらつきが平均化され、パスの
候補の一つに見えていた４０４は雑音の影響によりたま
たま高い相関値を出力していただけで、見つけるべきパ
スの候補から外れる。したがって電力加算を行うことに
より正しいパスを見つける確率を高めることが可能とな
る。

【０００８】このようにして得られたプロファイルか
ら、ある定められたアルゴリズムに従い、ピーク検出部
２０５において一つのあるいは複数のパスを抽出し、抽
出されたパスタイミングを復調系フィンガ２０６の逆拡
散部２０９に通知する。複数のパスが抽出された場合
は、それぞれのフィンガ２０６，２０７，２０８に対し
てパスタイミングを通知する。なお、これらのパスタイ
ミングの更新周期は１０フレーム１００ｍｓ程度と仮定
している。

【０００９】各復調系フィンガ２０６，２０７，２０８
では、同期系で抽出したパスのタイミングに従って逆拡
散部２０９を動作させ、逆拡散を行う。また伝搬路推定
を行い、位相回転量を推定し、この値をもとに検波部２
１０において検波を行う。各フィンガの検波後データは
ＲＡＫＥ合成部２１７において最大比合成される。各復
調系フィンガ２０６，２０７，２０８では、データ復調
のほかにフィンガのパス移動を自ら検出し、補正するＤ
ＬＬ機能部２１６を有する。

【００１０】図３に上記ＤＬＬ機能の構成を示す。同図
において、３０１はＤＬＬ制御部内のスロット平均化部
の加算部、３０２はＤＬＬ制御部内のスロット平均化部
の遅延素子、３０３はＤＬＬ判定アルゴリズムの一例で
ある。

【００１１】ＤＬＬ機能部２１６ではまず同期系により
通知されたパスタイミングに対し、０．５チップ位相が
進んだタイミング（ｅａｒｌｙ）と０．５チップ位相が
遅れたタイミング（ｌａｔｅ）で、それぞれ逆拡散２０
９，２１０および同相加算２１１，２１２を行う。同相
加算は１スロット内のパイロットシンボル数分だけ行わ
れる。

【００１２】さらに１スロット毎にそれぞれの同相加算
結果の引き算２１３を行う。雑音がなく、同期系で通知
されたタイミングが正確であり、かつパスが移動しなけ
れば、この引き算結果は０となるはずである。一方パス
が移動した場合はパスの移動方向に応じて引き算結果が
正、負の値として出力される。

【００１３】実際には雑音が付加されているため、引き
算結果は雑音の影響を受ける。そこでスロット平均化部
２１４において複数スロット分の累算平均化を行う。累
算後に出力された値”ＤＡＴＡ”はＤＬＬ制御位相シフ
ト判定部２１５に入力され、あらかじめ設定された閾
値”ＴＨ”との比較を行う。

【００１４】累算値”ＤＡＴＡ”が閾値”ＴＨ”よりも
大きい場合、（ｅａｒｌｙ）成分が（ｌａｔｅ）成分よ
りも大きいことを示しており、累算値が０に近づくよう
に次の逆拡散のタイミングを”Ａ”チップ分進ませる制
御を行う（３０３）。一方累算値”ＤＡＴＡ”が閾値の
マイナス値”−ＴＨ”よりも小さい場合、これは（ｅａ
ｒｌｙ）成分が（ｌａｔｅ）成分よりも小さいことを示
しているため、累算値が０に近づくように次の逆拡散の
タイミングを”Ａ”チップ分遅らせる制御を行う（３０
３）。ここで、上記”Ａ”は位相シフト量であり、例え
ばＡ＝０．２５の値が用いられる。また、累算値”ＤＡ
ＴＡ”が上記以外の場合、すなわち式「−ＴＨ＜ＤＡＴ
Ａ＜ＴＨ」を満たす場合は、逆拡散のタイミングをシフ
トさせる必要はない。この場合、パスが移動していない
と判断し、パスタイミングは現状維持とする（３０
３）。

【００１５】これらの位相シフト判定は１フレームに１
回行われる。これらの動作を時間の経過と共に記述する
と図５のようになる。図５ではスロット毎に計算される
（ｅａｒｌｙ）、（ｌａｔｅ）それぞれの同相加算結果
の差分５０５を”Ｓ”スロット分電力加算し（５０４、
５０６）、加算結果に基づいて１フレーム（５０１、５
０２、５０３）毎にＤＬＬ判定５０７を行っている。

【００１６】

【発明が解決しようとする課題】符号分割多元接続方式
を用いた無線通信システムにおいて、同期追従をするた
めには同期外れを起こさないように精度よくパスタイミ
ングを更新する必要がある。

【００１７】図２に示した従来例では同期系による１０
フレーム毎のパスタイミング更新とＤＬＬ機能によるタ
イミング追従制御を用いることにより同期追従を行って
いるが、各フィンガ毎にＤＬＬ機能を搭載する必要があ
る。加えて、特に逆拡散部等はチップ速度での高速動作
のためにハードウェア構成とされることが多いため、回
路規模が増大するという問題がある。さらに図２に示し
たとおり、各フィンガ毎にこのＤＬＬ機能を動作させる
必要があるため、消費電力の観点からも問題がある。

【００１８】本発明の目的は、符号分割多元接続通信の
通信装置において、同期追従特性を劣化させることなく
それに必要な回路の規模を削減し、かつ消費電力を削減
することにある。

【００１９】

【課題を解決するための手段】上記問題を解決するため
に、本発明の通信装置は、逆拡散ブロックおよび同相加
算を行う強度算出ブロックを一つだけ有し、複数の処理
の過程でこれを共用化し、時分割で処理することを特徴
とする。

【００２０】また上記問題を解決するために、本発明の
通信装置は、逆拡散ブロックおよび同相加算を行う強度
算出ブロックを一つだけ有し、複数のフィンガでこれを
共用化し、時分割で処理することにより複数フィンガ分
のタイミング追従制御ＤＬＬ制御を行う。

【００２１】また上記問題を解決するために、本発明の
通信装置は、逆拡散ブロックおよび同相加算を行う強度
算出ブロックを一つだけ有し、送信ダイバシチ技術適用
時に、複数のアンテナパターンを処理する複数の受信機
でこれを共用化し、時分割で処理することにより複数ア
ンテナ分のタイミング追従制御ＤＬＬ制御を行う。

【００２２】また上記問題を解決するために、本発明の
通信装置は、逆拡散ブロックおよび同相加算を行う強度
算出ブロックを一つだけ有し、基地局側通信装置が指向
性アンテナによりセクタ化されたときに、一つあるいは
複数のセクタそれぞれが有する受信機でこれを共用化
し、時分割で処理することにより一つあるいは複数セク
タの複数チャネル分のタイミング追従制御ＤＬＬ制御を
行う。

【００２３】また上記問題を解決するために、本発明の
通信装置は、逆拡散ブロックおよび同相加算を行う強度
算出ブロックを一つだけ有し、移動局側通信装置に受信
ダイバシチ技術が適用されたときに、複数のアンテナで
受信した信号をそれぞれ復調する複数の受信機でこれを
共用化し、時分割で処理することにより複数アンテナ分
のタイミング追従制御ＤＬＬ制御を行う。

【００２４】また上記問題を解決するために、本発明の
通信装置は、タイミング追従制御ＤＬＬ制御を行ってい
る場合には同期系にて検出・更新するパス位置の精度を
下げる。また上記問題を解決するために同期系にて、あ
るタイミングにおける逆拡散結果を算出させ、この結果
を用いてタイミング追従制御ＤＬＬ制御を行う。

【００２５】

【発明の実施の形態】（実施例１）今、チップ速度が
４．０９６Ｍｃｐｓであり、時速２００ｋｍで移動して
いると仮定した場合、これは１秒＝１００フレーム間で
約０．７５ｃｈｉｐ分パスの位置が移動することに相当
する。従来のＤＬＬ機能は、１フレームに１回ＤＬＬ判
定を行い、パスタイミングを±０．２５ｃｈｉｐ移動さ
せる機能を有しているが、現実のパスの移動は、３３フ
レームに０．２５ｃｈｉｐ移動する程度ということにな
る。

【００２６】そこで、本発明では図６に示すように複数
のフレームに１回だけＤＬＬ判定および制御を行うこと
により、消費電力の低減を図る。上記の計算に従えば３
３フレームに一度だけＤＬＬ判定を行うだけで、十分パ
スに追従できるということになるが、図６では例として
１５フレームに一度のＤＬＬ判定を行う様子を図示して
いる。

【００２７】またＤＬＬ判定に必要な電力加算回数につ
いて、従来例で図５の５０４に示す”Ｓ”スロット分の
加算結果から判断していた方式と同等のＤＬＬ追従精度
を実現するためには、ＤＬＬ判定周期を長くし、Ｎフレ
ームに１回とした本発明による場合でも、加算するスロ
ット数は”Ｓ”個でよい。

【００２８】すなわち、従来は１フレーム中に含まれる
１５スロットのうち１ｆｒａｍｅ＝１５ｓｌｏｔ、”
Ｓ”個のスロット分の電力加算を行っていたが、本発明
では、Ｎフレーム中に含まれる”１５×Ｎ”スロットの
うちの”Ｓ”個のスロット分の電力加算を行うことにな
る。

【００２９】なお図６ではフェージングを考慮し、雑音
による平均化の効果を向上させるため、加算するスロッ
トを時間的に集中させず、各フレームに１回１スロット
分の（ｅａｒｌｙ）成分と（ｌａｔｅ）成分の差分を計
算し（６０４，６０５，６０６）、これを１５スロット
分加算して１５フレームに１回ずつＤＬＬ判定（６０
８）を行っている。

【００３０】このように動作させた場合、ＤＬＬ制御部
は１フレーム間に１スロット分逆拡散および同相加算の
動作をするだけとなり、残りの１４スロット分の時間は
動作していない。

【００３１】本発明ではこの１４スロット分の空き時間
を利用して、ＤＬＬ制御ブロックでは、逆拡散ブロック
および同相加算ブロックをただ一つだけ有し、これらの
ブロックを複数のタイミングにおける処理間で共用化
し、時分割で処理する。

【００３２】本発明により、タイミング追従制御ＤＬＬ
制御の精度を劣化させることなくハードウェア規模を削
減することが可能となる。

【００３３】（実施例２）本実施例ではＤＬＬ制御部の
逆拡散ブロックや強度算出ブロックを（ｅａｒｌｙ）成
分、（ｌａｔｅ）成分で時分割して使用し、かつスロッ
ト間平均化ブロックやＤＬＬ判定ブロックも受信機内に
ある複数のフィンガで共用化し、これらを時分割に使用
する。

【００３４】図７に本実施例の動作概念を示す。図にお
いて、６０４，６０５，６０６はそれぞれあるスロット
におけるｅａｒｌｙタイミングとｌａｔｅタイミングそ
れぞれの逆拡散後出力を同相加算した結果の差分、６０
８はＤＬＬ判定部、７０１は１番目のフィンガにおける
強度算出結果の差分計算までの処理、７０２は２番目の
フィンガにおける強度算出結果の差分計算までの処理、
７０３は３番目のフィンガにおける強度算出結果の差分
計算までの処理、７０４は各フィンガのスロット平均化
結果を切り替えるためのセレクタ、７０５は１番目のフ
ィンガのスロット平均化結果を保持する蓄積手段、７０
６は２番目のフィンガのスロット平均化結果を保持する
蓄積手段、７０７は３番目のフィンガのスロット平均化
結果を保持する蓄積手段、７０８は各フィンガの（ｅａ
ｒｌｙ）タイミングにおける逆拡散および同相加算処
理、７０９は各フィンガの（ｌａｔｅ）タイミングにお
ける逆拡散および同相加算処理を示す。

【００３５】図７では第１の実施例を採用することによ
り得られた空き時間を利用し、フィンガ＃１（７０
１）、フィンガ＃２（７０２）、フィンガ＃３（７０
３）…と、複数のフィンガでの（ｅａｒｌｙ）成分と
（ｌａｔｅ）成分の差分６０４を時分割で計算し、それ
ぞれのフィンガ毎に複数のスロット間で累算した結果を
順次蓄積手段７０５，７０６，７０７に蓄積する。スロ
ット間平均化終了後は、さらにフィンガの蓄積結果をセ
レクタ７０４で切り替えて順々に読み込み、ＤＬＬ判定
を行う（６０８）ことにより、各フィンガでＤＬＬ判定
部を時分割に使用する。

【００３６】図８に本実施例を実現するための受信機の
構成を示す。図において、８０１は復調系の１番目のフ
ィンガ、８０２は復調系の２番目のフィンガ、８０３は
復調系のｉ番目のフィンガ、８０４は各フィンガ内の逆
拡散部、８０５は各フィンガ内の検波部、８０６はＤＬ
Ｌ制御部を動作させるタイミングを切り替えるためのセ
レクタ、８０７はＤＬＬ判定結果を各フィンガに帰還す
るためのセレクタ８０８はＤＬＬ制御部、８０９はＤＬ
Ｌ制御部内の逆拡散処理部、８１０はＤＬＬ制御部内の
強度算出部、８１１はｅａｒｌｙタイミングとｌａｔｅ
タイミングの強度算出結果を切り替えるためのセレク
タ、８１２はＤＬＬ制御部内のスロット平均化部、８１
３はスロット平均化結果をフィンガ毎に切り替えるため
のセレクタ、８１４はフィンガ毎のスロット平均化結果
を保持するための蓄積手段、８１５はスロット平均化結
果をフィンガ毎に切り替えるためのセレクタ、８１６は
ＤＬＬ判定部、８１７はｅａｒｌｙ成分の強度算出結果
を保持するための蓄積手段、８１８はｌａｔｅ成分の強
度算出結果を保持するための蓄積手段、８１９は（ｅａ
ｒｌｙ）成分と（ｌａｔｅ）成分の差分を計算する減算
器、８２０は複数スロット・フレームにわたって強度算
出結果を電力加算（累算）する処理手段である。

【００３７】本実施例では、従来フィンガ毎に有してい
たＤＬＬ制御部を複数のフィンガで共用化するため、復
調系の各フィンガ８０１，８０２，８０３はそれぞれ逆
拡散ブロック８０４と検波ブロック８０５のみを有し、
ＤＬＬ機能のためのブロックを有しておらず、一つのＤ
ＬＬ制御ブロック８０８においてｉフィンガ分のＤＬＬ
制御を時分割処理する。

【００３８】ＤＬＬ制御ブロック８０８では、まずセレ
クタ８０６からフィンガ毎の逆拡散タイミングを選択し
（ｅａｒｌｙ）成分の逆拡散を行い（８０９）、強度算
出同相加算を行い（８１０）、この結果を蓄積手段８１
７に蓄積する。つぎに（ｌａｔｅ）成分についても同様
の処理を行い、算出結果を蓄積手段８１８に蓄積する。

【００３９】つぎに上記蓄積手段８１７，８１８に蓄積
されているこれらの値を抽出し、（ｅａｒｌｙ）成分と
（ｌａｔｅ）成分の差分を計算する（８１９）。さらに
スロット間にわたってこのデータを加算（８２０）し、
加算後のデータをセレクタ８１３を介してフィンガ毎に
蓄積するメモリ等の蓄積手段８１４に蓄積する。上記操
作を複数フィンガそれぞれに対して行う。

【００４０】最終的に蓄積手段８１４には各フィンガの
スロット間加算結果が蓄積されているため、これをセレ
クタ８１５で切り替え、時分割にＤＬＬ判定（８１６）
を行い、その結果をセレクタ８０７を介してそれぞれの
フィンガの逆拡散タイミングにフィードバックする。な
お、（ｅａｒｌｙ）成分と（ｌａｔｅ）成分の計算の順
序については（ｌａｔｅ）成分を先に行ってもよい。

【００４１】（実施例３）図９に本発明の第３の実施例
における受信機構成を示す。図において、９０１は復調
系フィンガ＃１（アンテナ＃１送信パターン処理用）、
９０２は復調系フィンガ＃１（アンテナ＃２送信パター
ン処理用）、９０３は復調系フィンガ＃Ｉ（アンテナ＃
１送信パターン処理用）、９０４は復調系フィンガ＃Ｉ
（アンテナ＃２送信パターン処理用）、９０５は各アン
テナパターンと各フィンガ毎のスロット平均化結果を保
持するための蓄積手段である。

【００４２】本実施例では、基地局において送信ダイバ
シチ技術が運用されている場合に、前記第１および第２
の実施例における時分割処理を端末受信機において適用
する。

【００４３】基地局において送信ダイバシチ技術が運用
されている場合、送信データは複数のアンテナ（アンテ
ナ数＝Ｔ）からそれぞれ異なったパターンで変調され、
端末に送信される。端末ではこれらの受信データをアン
テナ毎に復調する必要があり、各アンテナ、各フィンガ
毎に復調系（９０１，９０２，９０３，９０４）を用意
する必要がある。

【００４４】本実施例においては、端末に一つのタイミ
ング追従制御ブロックを有し、これを複数アンテナ、複
数フィンガで共用化し、ＤＬＬ制御を時分割に行うこと
により、回路規模を小さくすることが可能となる。

【００４５】（実施例４）図１０に本発明の第４の実施
例における受信機構成を示す。本実施例では、前記第１
から第３までの実施例における時分割処理を、複数のチ
ャネルを収容する基地局において適用する。図におい
て、１００１は復調系チャネル１、１００２は復調系チ
ャネル２、１００３は復調系チャネルｎ、１００４は各
チャネル、各フィンガ毎のスロット平均化結果を保持す
るための蓄積手段である。

【００４６】基地局側装置では複数の端末からのデータ
を処理するため、各チャネル、各パス毎に復調系１００
１，１００２，１００３…を用意する必要がある。基地
局において一つまたは複数のタイミング追従制御ブロッ
ク８０８を有し、これらを複数チャネル、複数パスで共
用化し、ＤＬＬ制御を時分割に行うことにより回路規模
を小さくすることが可能となる。

【００４７】（実施例５）図１１に本発明の第５の実施
例における受信機構成を示す。本実施例では、前記第１
から第４までの実施例における時分割処理を、複数の指
向性アンテナを用いてセクタ化されている基地局におい
て適用する。図において、１１０１はセクタ１用復調
系、１１０２はセクタ２用復調系、１１０３はセクタｓ
用復調系、１１０４は各セクタ、各チャネル、各フィン
ガ毎のスロット平均化結果を保持するための蓄積手段で
ある。

【００４８】端末からのデータを複数のセクタで受信す
るソフトハンドオーバの場合、基地局において複数セク
タ、および複数パス分の受信データを復調し、ＲＡＫＥ
合成と呼ばれる受信データの合成を行うため、各セク
タ、各パス毎に復調系１１０１，１１０２，１１０３…
を用意する必要がある。基地局において一つまたは複数
のタイミング追従制御ブロック８０８を有し、これらを
複数セクタ、複数パスで共用化し、ＤＬＬ制御を時分割
に行うことにより回路規模を小さくすることが可能とな
る。

【００４９】（実施例６）図１２に本発明の第６の実施
例における受信機構成を示す。本実施例では、第１から
第３までの実施例における時分割処理を複数のアンテナ
を用いたアンテナダイバシチ適用されている移動局にお
いて適用する。図において、１２０１は受信アンテナ１
用復調系、１２０２は受信アンテナ２からの受信信号、
１２０３は受信アンテナ２用復調系、１２０４は各受信
アンテナの各フィンガ毎のスロット平均化結果を保持す
るための蓄積手段である。

【００５０】アンテナダイバシチ適用時には、複数アン
テナそれぞれについて複数パス分の受信データを復調す
るため、各アンテナ、各パス毎に復調系１２０１，１２
０２…を用意する必要がある。

【００５１】移動局において一つのタイミング追従制御
ブロック８０８を有し、これを複数アンテナ、複数パス
で共用化し、時分割に動作させることにより回路規模を
小さくすることが可能となる。

【００５２】（実施例７）第７の実施例では、第１から
第６までの実施例と合わせ、同期系によるパスサーチに
おけるパスサーチ精度を下げる。具体的には復調系によ
るタイミング追従制御ＤＬＬ制御を動作させている場合
には、電力加算回数をＤＬＬ制御未動作時の場合の１／
２程度に下げる。

【００５３】例えば、ＤＬＬ制御部を動作させない場
合、パスタイミングの精度を高めるために同期系による
パスサーチ時に１００ｍｓの間で３２回電力加算を行う
必要があったと仮定すると、ＤＬＬ制御を動作させる場
合には、同期系によるパスサーチでは１００ｍｓの間で
１６回電力加算を行う。ＤＬＬ制御を動作させた場合、
多少パスサーチ精度が悪くても、ＤＬＬ制御で補正する
ことが可能であり、同期系における電力加算回数を減ら
すことにより、消費電力を低減することが可能となる。

【００５４】（実施例８）図１３に本発明の第８の実施
例における受信機構成を示す。本実施例では、同期系で
計算される逆拡散処理とＤＬＬ制御部で計算される逆拡
散処理が機能として重複していることから、これを共用
化する。図において、１３０１は同期系１３０２は同期
系内の逆拡散部、１３０３は同期系内の同相加算部、１
３０４は同期系内のスロット平均化部、１３０５は同期
系内のピーク検出部、１３０６はＤＬＬ制御部、１３０
７はｅａｒｌｙ／ｌａｔｅタイミングの同相加算結果を
切り替えるためのセレクタ、１３０８はｅａｒｌｙタイ
ミング、ｌａｔｅタイミングそれぞれの同相結果を保持
するための蓄積手段、１３０９はＤＬＬ判定部１３１０
はＤＬＬ判定結果を各フィンガに帰還するためのセレク
タ、１３１１はｅａｒｌｙ／ｌａｔｅタイミングの同相
加算結果の差分算出、１３１２は差分算出結果の電力加
算（平均化）部である。

【００５５】すなわち、図１３に示すように、ＤＬＬ制
御部１３０６は同期系からの出力を切り替えるセレクタ
１３０７と（ｅａｒｌｙ）タイミングのスロット平均化
結果および（ｌａｔｅ）タイミングのスロット平均化結
果を保持する蓄積手段１３０８およびＤＬＬ判定部のみ
を有し、逆拡散、同相加算処理およびスロット平均化の
各処理は同期系１３０１において行う。

【００５６】本来、同期系１３０１における逆拡散処理
では遅延プロファイルを取得し、ピーク検出を行ってい
るために、逆拡散すべきタイミングの前後のタイミン
グ、すなわちｅａｒｌｙタイミングやｌａｔｅタイミン
グにおける逆拡散結果を容易に得ることが可能である。
このことによりＤＬＬ制御のための回路規模を低減する
ことが可能となる。

【００５７】

【発明の効果】本発明の無線通信装置の受信機は、受信
タイミング追従制御（ＤＬＬ制御）部の回路を複数のタ
イミングでの処理間で共用化し、時分割に処理した場
合、もしくは複数フィンガのＤＬＬ制御部を共用化し、
これを時分割に処理した場合、回路規模を大きく削減す
ることが可能である。

【００５８】またＤＬＬ制御動作時は同期系における電
力加算回数を減らすことにより、同期追従特性を劣化さ
せることなく消費電力をさらに低減することが可能であ
る。

【図面の簡単な説明】

【図１】従来例のＣＤＭＡ方式移動通信システムにおけ
る通信装置の構成を示すブロック図。

【図２】従来のＣＤＭＡ方式移動通信システムにおける
受信機の構成を示すブロック図。

【図３】従来のＤＬＬ制御ブロックの詳細構成を示すブ
ロック図。

【図４】電力加算によりプロファイルが平均化される様
子を示す説明図。

【図５】従来のＤＬＬ制御動作を示す説明図。

【図６】本発明の一実施例によるＤＬＬ制御動作を示す
説明図。

【図７】複数フィンガで時分割にＤＬＬ制御を行うこと
を示す説明図。

【図８】本発明による第２の実施例の受信機の構成を示
すブロック図。

【図９】本発明による第３の実施例の受信機の構成を示
すブロック図。

【図１０】本発明による第４の実施例の受信機の構成を
示すブロック図。

【図１１】本発明による第５の実施例の受信機の構成を
示すブロック図。

【図１２】本発明による第６の実施例の受信機の構成を
示すブロック図。

【図１３】本発明による第８の実施例の受信機の構成を
示すブロック図。

【符号の説明】

１０１…アンテナ、１０２…無線部、１０３…ベースバ
ンド部、１０４…送信部、１０５…同期系、１０６…復
調系、１０７…誤り制御系、１０８…インタフェース、
１０９…電力制御系、１１０…送受信されるデータ、１
１１…無線通信装置の制御部、２１６…タイミング追従
制御部（ＤＬＬ制御部）。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 奈良 嘉和 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 土居 信数 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 井上 貴夫 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所通信事業部内 Ｆターム(参考） 5K022 EE01 EE11 EE33 5K047 AA03 AA16 BB01 CC01 DD01 DD02 GG27 GG56 HH15 HH21 HH45 JJ06 LL06 MM13 MM33 MM36 MM60

Claims (8)

【特許請求の範囲】
1. 【請求項１】符号分割多元接続（ＣＤＭＡ：Code Divi
   sion Multiple Access）方式移動通信システムにおけ
   る通信装置において、受信機は、受信アンテナから受信
   された搬送波周波数帯域の受信信号をベースバンドのス
   ペクトル拡散信号に変換する無線部と、上記のベースバ
   ンド信号と拡散符号との相関演算を行い、受信タイミン
   グを検出して、同期確立および同期捕捉を行う同期系
   と、上記同期系で検出された受信タイミングで逆拡散を
   行う逆拡散ブロックと、位相回転を補正する検波ブロッ
   クと、受信タイミングのずれを検出し常に高い相関値出
   力が得られるようにタイミングを制御するタイミング追
   従制御ブロック（ＤＬＬ制御ブロック）を有する復調系
   から構成され、タイミング追従制御ブロックは、ある受
   信タイミングに対して逆拡散を行う逆拡散ブロックと上
   記逆拡散結果を同相加算する強度算出ブロックと、異な
   った２つのタイミングにおける各同相加算結果の差分を
   計算し、これを電力加算するスロット平均化ブロック
   と、上記スロット平均化ブロックからの出力に基づきタ
   イミング追従制御判定を行うタイミング追従制御判定ブ
   ロックから構成され、タイミング追従制御ブロック内に
   逆拡散ブロックおよび強度算出ブロックをそれぞれ一つ
   だけ具備し、これらのブロックを複数のタイミング追従
   制御処理で時分割共用化することを特徴とする通信装
   置。
2. 【請求項２】請求項１記載の通信装置において、復調系
   は、指定されたタイミングで逆拡散を行う逆拡散ブロッ
   クと位相回転を補正する検波ブロックのみ、無線伝搬路
   で生じるマルチパスそれぞれのパス毎に有し、一つある
   いは複数のタイミング追従制御ブロックは、逆拡散ブロ
   ック、強度算出ブロックおよびスロット平均化ブロック
   を時分割に用いて、マルチパスの各パスそれぞれに対応
   する、異なる受信タイミングにおける電力加算結果を算
   出し、かつおよびタイミング追従制御判定ブロックを時
   分割に用いて複数パスそれぞれのタイミング追従制御を
   行うことを特徴とする通信装置。
3. 【請求項３】請求項１または請求項２記載の通信装置に
   おいて、送信ダイバシチ技術が適用され、基地局側通信
   装置では、複数のアンテナそれぞれに対応する送信パタ
   ーンを生成・変調する変調器と、変調信号を送信するた
   めの複数のアンテナを有し、移動局側通信装置において
   は、各送信ダイバシチ変調パターン毎に復調系を有し、
   復調系は、指定されたタイミングで逆拡散を行う逆拡散
   ブロックと位相回転を補正する検波ブロックのみ、アン
   テナ数に応じて有し、一つあるいは複数のタイミング追
   従制御ブロックは、逆拡散ブロック、強度算出ブロック
   およびスロット平均化ブロックを時分割に用いて、複数
   のアンテナパターンそれぞれに対応する、異なる受信タ
   イミングにおける電力加算結果を算出し、かつおよびタ
   イミング追従制御判定ブロックを時分割に用いて複数の
   アンテナパターンそれぞれに対応する受信信号のタイミ
   ング追従制御を行うことを特徴とする通信装置。
4. 【請求項４】請求項１から請求項３のいずれか記載の通
   信装置において、基地局側通信装置は基地局にて収容す
   る複数のチャネル数に応じた数の復調系を有し、復調系
   は、指定されたタイミングで逆拡散を行う逆拡散ブロッ
   クと位相回転を補正する検波ブロックのみ、チャネル数
   に応じて有し、一つあるいは複数のタイミング追従制御
   ブロックは、逆拡散ブロック、強度算出ブロックおよび
   スロット平均化ブロックを時分割に用いて、それぞれの
   チャネルに対応する、異なる受信タイミングにおける電
   力加算結果を算出し、かつおよびタイミング追従制御判
   定ブロックを時分割に用いて複数のチャネルそれぞれの
   タイミング追従制御を行うことを特徴とする通信装置。
5. 【請求項５】請求項１から請求項４のいずれか記載の通
   信装置において、基地局側通信装置は複数の指向性アン
   テナを用いてセクタ化され、セクタ数に応じた数だけ復
   調系を有し、復調系は、指定されたタイミングで逆拡散
   を行う逆拡散ブロックと位相回転を補正する検波ブロッ
   クのみ、複数セクタで収容するチャネル数に応じて有
   し、一つあるいは複数のタイミング追従制御ブロック
   は、逆拡散ブロック、強度算出ブロックおよびスロット
   平均化ブロックを時分割に用いて、複数セクタで収容す
   るそれぞれのチャネルに対応する、異なる受信タイミン
   グにおける電力加算結果を算出し、かつおよびタイミン
   グ追従制御判定ブロックを時分割に用いて複数セクタで
   収容する複数のチャネルそれぞれのタイミング追従制御
   を行うことを特徴とする通信装置。
6. 【請求項６】請求項１から請求項５のいずれか記載の通
   信装置において、移動局側通信装置に受信アンテナダイ
   バシチ技術が適用され、移動局側通信装置が複数のアン
   テナを有し、アンテナ数に応じた数の復調系を有し、復
   調系は、指定されたタイミングで逆拡散を行う逆拡散ブ
   ロックと位相回転を補正する検波ブロックのみ、アンテ
   ナ数に応じて有し、一つあるいは複数のタイミング追従
   制御ブロックは、逆拡散ブロック、強度算出ブロックお
   よびスロット平均化ブロックを時分割に用いて、各アン
   テナ変調パターンに対応する、異なる受信タイミングに
   おける電力加算結果を算出し、かつおよびタイミング追
   従制御判定ブロックを時分割に用いて複数のアンテナか
   らの受信信号それぞれのタイミング追従制御を行うこと
   を特徴とする通信装置。
7. 【請求項７】請求項１から請求項６のいずれか記載の通
   信装置において、復調系のタイミング追従制御を動作さ
   せる場合には、同期系におけるパスサーチ精度を下げる
   ことを特徴とする通信装置。
8. 【請求項８】符号分割多元接続方式移動通信システムに
   おける通信装置において、受信機は、受信アンテナから
   受信された搬送波周波数帯域の受信信号をベースバンド
   のスペクトル拡散信号に変換する無線部と、上記のベー
   スバンド信号と拡散符号との相関演算を行い、受信タイ
   ミングを検出して、同期確立および同期捕捉を行う同期
   系と、上記同期系で検出された受信タイミングで逆拡散
   を行う逆拡散ブロックと上記逆拡散結果の位相回転を補
   正する検波ブロックと、受信タイミングを制御するタイ
   ミング追従制御ブロックを有する復調系から構成され、
   同期系は、指定されたタイミングにおける逆拡散結果の
   同相加算を行い、この結果をタイミング追従制御ブロッ
   クに伝送し、タイミング追従制御ブロックは、異なるタ
   イミングにおける逆拡散・同相加算結果を同期系から得
   て、このデータから同相加算結果の差分を計算し、さら
   に電力加算して平均化を行い、この平均化出力に基づき
   タイミング追従制御を行うことを特徴とする通信装置。