JP2002009031A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JP2002009031A JP2002009031A JP2000185551A JP2000185551A JP2002009031A JP 2002009031 A JP2002009031 A JP 2002009031A JP 2000185551 A JP2000185551 A JP 2000185551A JP 2000185551 A JP2000185551 A JP 2000185551A JP 2002009031 A JP2002009031 A JP 2002009031A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- nitride film
- film
- polishing
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 窒化膜が露出し始めた点のトルク電流の変化
をモニターしやすくすることにより、確実な終点検出を
行うことができる半導体素子の製造方法を提供する。 【解決手段】 半導体素子の製造方法において、Ｓｉ基
板１にトレンチを形成した後、酸化膜３で埋め込み、Ａ
ＳＴ窒化膜４，４′を形成した後にウエハ外周部５上の
みの窒化膜４′を除去し、表面を酸化膜３とする工程
と、これを終点検知しながら研磨する際に、ウエハ全面
で表面が酸化膜である面積を増加させることで、酸化膜
の研磨から窒化膜の研磨が始まる時の終点検知のトルク
電流の変化が現れやすくする工程とを施す。
をモニターしやすくすることにより、確実な終点検出を
行うことができる半導体素子の製造方法を提供する。 【解決手段】 半導体素子の製造方法において、Ｓｉ基
板１にトレンチを形成した後、酸化膜３で埋め込み、Ａ
ＳＴ窒化膜４，４′を形成した後にウエハ外周部５上の
みの窒化膜４′を除去し、表面を酸化膜３とする工程
と、これを終点検知しながら研磨する際に、ウエハ全面
で表面が酸化膜である面積を増加させることで、酸化膜
の研磨から窒化膜の研磨が始まる時の終点検知のトルク
電流の変化が現れやすくする工程とを施す。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子の製造
方法に係り、特に、そのＣＭＰ技術に関するものであ
る。
方法に係り、特に、そのＣＭＰ技術に関するものであ
る。
【０００２】
【従来の技術】従来、半導体素子において、ＳＴＩ−Ｃ
ＭＰ工程は、図３に示すようなプロセスを用いている。
なお、ここで、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ
Ｉｓｏｌａｔｉｏｎ）について説明すると、素子分離
の工程で、Ｓｉ基板にトレンチを形成し、このトレンチ
を絶縁膜で埋め込み、その後研磨を行う。デバイスの微
細化が進むにつれ、従来の素子分離方法ではデバイスの
特性上困難な点があるので、ＳＴＩの素子分離方法を用
いるようになってきている。
ＭＰ工程は、図３に示すようなプロセスを用いている。
なお、ここで、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ
Ｉｓｏｌａｔｉｏｎ）について説明すると、素子分離
の工程で、Ｓｉ基板にトレンチを形成し、このトレンチ
を絶縁膜で埋め込み、その後研磨を行う。デバイスの微
細化が進むにつれ、従来の素子分離方法ではデバイスの
特性上困難な点があるので、ＳＴＩの素子分離方法を用
いるようになってきている。
【０００３】まず、図３（ａ）に示すように、Ｓｉ基板
１０１上にＡＣ窒化膜１０２を成膜し、トレンチを形成
後、酸化膜１０３で埋め込む。次に、ＣＭＰ後の段差を
低減するためにＡＣ−ストッパー窒化膜（以下、ＡＳＴ
窒化膜という）１０４を形成する。
１０１上にＡＣ窒化膜１０２を成膜し、トレンチを形成
後、酸化膜１０３で埋め込む。次に、ＣＭＰ後の段差を
低減するためにＡＣ−ストッパー窒化膜（以下、ＡＳＴ
窒化膜という）１０４を形成する。
【０００４】これを、図３（ｂ）に示すように、ＣＭＰ
により研磨する。ＡＣ窒化膜１０２上の埋め込み酸化膜
１０３がすべて研磨され、かつＡＣ窒化膜１０２は消失
しないよう研磨を行う。研磨の際、終点を検出し、自動
で研磨をストップさせるエンドポイントモニター（以
下、ＥＰＭという）を使用し、安定した研磨特性を得る
ことが必要である。
により研磨する。ＡＣ窒化膜１０２上の埋め込み酸化膜
１０３がすべて研磨され、かつＡＣ窒化膜１０２は消失
しないよう研磨を行う。研磨の際、終点を検出し、自動
で研磨をストップさせるエンドポイントモニター（以
下、ＥＰＭという）を使用し、安定した研磨特性を得る
ことが必要である。
【０００５】ＥＰＭは研磨テーブルのトルク電流をモニ
ターし、電流値が変化した点を検出し、終点を決定す
る。
ターし、電流値が変化した点を検出し、終点を決定す
る。
【０００６】酸化膜と窒化膜の選択比の高いスラリーを
使用することで、酸化膜と窒化膜の研磨レートの差によ
り電流値が変化し、終点を検出する。
使用することで、酸化膜と窒化膜の研磨レートの差によ
り電流値が変化し、終点を検出する。
【０００７】
【発明が解決しようとする課題】しかしながら、このＥ
ＰＭは最初に研磨速度の速い酸化膜を研磨し、研磨速度
の遅い窒化膜が露出し始め、研磨が進み、研磨面で窒化
膜の割合が増加するにしたがって、電流値が増加するも
のである。よって、上記の構造では、最初の研磨面から
ＡＳＴ窒化膜が露出しているためＡＣ窒化膜上の酸化膜
が研磨され、ＡＣ窒化膜が露出し始めても電流値の変化
が少なく、終点を検出することができないという問題が
ある。
ＰＭは最初に研磨速度の速い酸化膜を研磨し、研磨速度
の遅い窒化膜が露出し始め、研磨が進み、研磨面で窒化
膜の割合が増加するにしたがって、電流値が増加するも
のである。よって、上記の構造では、最初の研磨面から
ＡＳＴ窒化膜が露出しているためＡＣ窒化膜上の酸化膜
が研磨され、ＡＣ窒化膜が露出し始めても電流値の変化
が少なく、終点を検出することができないという問題が
ある。
【０００８】本発明は、上記問題点を除去し、窒化膜が
露出し始めた点のトルク電流の変化をモニターしやすく
することにより、確実な終点検出を行うことができる半
導体素子の製造方法を提供することを目的とする。
露出し始めた点のトルク電流の変化をモニターしやすく
することにより、確実な終点検出を行うことができる半
導体素子の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔１〕半導体素子の製造方法において、Ｓｉ基板にトレ
ンチを形成した後、酸化膜で埋め込み、ＡＳＴ窒化膜を
形成した後にウエハ外周部の窒化膜のみを除去し、表面
を酸化膜とする工程と、これを終点検知しながら研磨す
る際に、ウエハ全面で表面が酸化膜である面積を増加さ
せることにより、酸化膜の研磨から窒化膜の研磨が始ま
る時の終点検知のトルク電流の変化が現れやすくする工
程とを施すことを特徴とする。
成するために、 〔１〕半導体素子の製造方法において、Ｓｉ基板にトレ
ンチを形成した後、酸化膜で埋め込み、ＡＳＴ窒化膜を
形成した後にウエハ外周部の窒化膜のみを除去し、表面
を酸化膜とする工程と、これを終点検知しながら研磨す
る際に、ウエハ全面で表面が酸化膜である面積を増加さ
せることにより、酸化膜の研磨から窒化膜の研磨が始ま
る時の終点検知のトルク電流の変化が現れやすくする工
程とを施すことを特徴とする。
【００１０】〔２〕半導体素子の製造方法において、Ｓ
ｉ基板にトレンチを形成した後、酸化膜で埋め込み、Ａ
ＳＴ窒化膜を形成した後にウエハ全面に酸化膜を生成す
る工程と、これを終点検知しながら研磨する際に、最初
に全面に形成された酸化膜のみを研磨し、窒化膜の研磨
が始まる時に、同時に窒化膜が露出し、トルク電流値の
変化をより検出しやすくする工程とを施すことを特徴と
する。
ｉ基板にトレンチを形成した後、酸化膜で埋め込み、Ａ
ＳＴ窒化膜を形成した後にウエハ全面に酸化膜を生成す
る工程と、これを終点検知しながら研磨する際に、最初
に全面に形成された酸化膜のみを研磨し、窒化膜の研磨
が始まる時に、同時に窒化膜が露出し、トルク電流値の
変化をより検出しやすくする工程とを施すことを特徴と
する。
【００１１】〔３〕半導体素子の製造方法において、半
導体基板に溝を形成する工程と、前記溝を含む前記半導
体基板上に酸化膜を形成し、前記溝を埋め込む工程と、
前記酸化膜上に窒化膜を形成し、前記溝に対応する領域
に選択的に前記窒素膜を残して、前記窒化膜を除去する
工程と、前記半導体基板の周辺部分に残存する前記窒化
膜を除去する工程と、前記半導体基板の周辺部分の窒化
膜を除去した後に、前記酸化膜を研磨する工程とを含む
ことを特徴とする。
導体基板に溝を形成する工程と、前記溝を含む前記半導
体基板上に酸化膜を形成し、前記溝を埋め込む工程と、
前記酸化膜上に窒化膜を形成し、前記溝に対応する領域
に選択的に前記窒素膜を残して、前記窒化膜を除去する
工程と、前記半導体基板の周辺部分に残存する前記窒化
膜を除去する工程と、前記半導体基板の周辺部分の窒化
膜を除去した後に、前記酸化膜を研磨する工程とを含む
ことを特徴とする。
【００１２】〔４〕半導体素子の製造方法において、半
導体基板に溝を形成する工程と、前記溝を含む前記半導
体基板上に第１の酸化膜を形成し、前記溝を埋め込む工
程と、前記第１の酸化膜上に窒化膜を形成し、前記溝に
対応する領域に選択的に前記窒素膜を残して、前記窒化
膜を除去する工程と、前記窒化膜を含む前記第１の酸化
膜上に第２の酸化膜を形成する工程と、前記第２の酸化
膜および前記第１の酸化膜を研磨する工程とを含むこと
を特徴とする。
導体基板に溝を形成する工程と、前記溝を含む前記半導
体基板上に第１の酸化膜を形成し、前記溝を埋め込む工
程と、前記第１の酸化膜上に窒化膜を形成し、前記溝に
対応する領域に選択的に前記窒素膜を残して、前記窒化
膜を除去する工程と、前記窒化膜を含む前記第１の酸化
膜上に第２の酸化膜を形成する工程と、前記第２の酸化
膜および前記第１の酸化膜を研磨する工程とを含むこと
を特徴とする。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て図を参照しながら詳細に説明する。
て図を参照しながら詳細に説明する。
【００１４】図１は本発明の第１実施例を示す半導体素
子の製造工程断面図である。
子の製造工程断面図である。
【００１５】まず、図１（ａ）に示すように、Ｓｉ基板
１上にＡＣ窒化膜２を成膜し、トレンチを形成後、酸化
膜３で埋め込む。次に、ＣＭＰ後の段差を低減するため
にＡＳＴ窒化膜４を形成する。この時、ウエハ外周部５
上の埋め込み酸化膜３上にもＡＳＴ窒化膜４′が形成さ
れる。
１上にＡＣ窒化膜２を成膜し、トレンチを形成後、酸化
膜３で埋め込む。次に、ＣＭＰ後の段差を低減するため
にＡＳＴ窒化膜４を形成する。この時、ウエハ外周部５
上の埋め込み酸化膜３上にもＡＳＴ窒化膜４′が形成さ
れる。
【００１６】その後、図１（ｂ）に示すように、パター
ニングされないウエハ外周部５のＡＳＴ窒化膜４′を除
去し、表面を酸化膜３の状態とする。
ニングされないウエハ外周部５のＡＳＴ窒化膜４′を除
去し、表面を酸化膜３の状態とする。
【００１７】これを、ＥＰＭを用いながらＣＭＰを行
う。
う。
【００１８】このように、第１実施例によれば、ウエハ
外周部５上が窒化膜ではなく、酸化膜３であるため、ウ
エハ全面では酸化膜に覆われた領域が大きくなる。この
ため、酸化膜が研磨され、窒化膜が露出し始めた点のト
ルク電流の変化をモニターしやすくなり、ＥＰＭでの確
実な終点の検出が可能となる。
外周部５上が窒化膜ではなく、酸化膜３であるため、ウ
エハ全面では酸化膜に覆われた領域が大きくなる。この
ため、酸化膜が研磨され、窒化膜が露出し始めた点のト
ルク電流の変化をモニターしやすくなり、ＥＰＭでの確
実な終点の検出が可能となる。
【００１９】次に、本発明の第２実施例について説明す
る。
る。
【００２０】図２は本発明の第２実施例を示す半導体素
子の製造工程断面図である。
子の製造工程断面図である。
【００２１】まず、図２（ａ）に示すように、Ｓｉ基板
１上にＡＣ窒化膜２を成膜し、トレンチを形成後、酸化
膜３で埋め込む。次に、ＣＭＰ後の段差を低減するため
にＡＳＴ窒化膜４を形成する。
１上にＡＣ窒化膜２を成膜し、トレンチを形成後、酸化
膜３で埋め込む。次に、ＣＭＰ後の段差を低減するため
にＡＳＴ窒化膜４を形成する。
【００２２】次いで、図２（ｂ）に示すように、酸化膜
１１を生成し、ウエハ全面が酸化膜１１で覆われた状態
にする。なお、この実施例の場合も、第１実施例と同様
に、ウエハ外周部５にはＡＳＴ窒化膜４′が形成され
る。しかし、この実施例では、ウエハ外周部のＡＳＴ窒
化膜４′はそのままで、ウエハ全面に酸化膜１１を形成
する。酸化膜と窒化膜の選択比を利用して、ＥＰＭによ
る終点検出を行うので、研磨の最初から窒化膜がウエハ
内で大きな面積を占めると、選択比の差がトルク電流値
として現れ難いため、第１実施例では窒化膜の占める割
合を減少させる意味で（特に大面積の）ウエハ外周の窒
化膜を除去したが、この実施例では、ウエハ全体をさら
に酸化膜１１で覆うことで、研磨面の酸化膜１１から窒
化膜へ移行する際のトルク電流値の変化量を顕著にする
ことができる。
１１を生成し、ウエハ全面が酸化膜１１で覆われた状態
にする。なお、この実施例の場合も、第１実施例と同様
に、ウエハ外周部５にはＡＳＴ窒化膜４′が形成され
る。しかし、この実施例では、ウエハ外周部のＡＳＴ窒
化膜４′はそのままで、ウエハ全面に酸化膜１１を形成
する。酸化膜と窒化膜の選択比を利用して、ＥＰＭによ
る終点検出を行うので、研磨の最初から窒化膜がウエハ
内で大きな面積を占めると、選択比の差がトルク電流値
として現れ難いため、第１実施例では窒化膜の占める割
合を減少させる意味で（特に大面積の）ウエハ外周の窒
化膜を除去したが、この実施例では、ウエハ全体をさら
に酸化膜１１で覆うことで、研磨面の酸化膜１１から窒
化膜へ移行する際のトルク電流値の変化量を顕著にする
ことができる。
【００２３】次に、これをＥＰＭを用いながらＣＭＰを
行う。
行う。
【００２４】このように、第２実施例によれば、ＡＳＴ
窒化膜４の上に酸化膜１１をウエハ全面に生成すること
で、ウエハ全面が酸化膜である状態から研磨を始め、途
中、窒化膜が露出し始めるが、ＡＣ窒化膜２とＡＳＴ窒
化膜４が同一面にあるため、ほぼ同時に窒化膜が露出し
始め、さらに窒化膜の領域も大きい。窒化膜が露出し始
め、研磨面の窒化膜の割合が増加するに従いトルク電流
値は変化することから、この方法で研磨するとＥＰＭで
の終点の検出が可能になるとともに、より顕著に電流値
が変化し、ＥＰＭ検出感度が増大し、確実にＥＰＭで終
点を検出することが可能になる。
窒化膜４の上に酸化膜１１をウエハ全面に生成すること
で、ウエハ全面が酸化膜である状態から研磨を始め、途
中、窒化膜が露出し始めるが、ＡＣ窒化膜２とＡＳＴ窒
化膜４が同一面にあるため、ほぼ同時に窒化膜が露出し
始め、さらに窒化膜の領域も大きい。窒化膜が露出し始
め、研磨面の窒化膜の割合が増加するに従いトルク電流
値は変化することから、この方法で研磨するとＥＰＭで
の終点の検出が可能になるとともに、より顕著に電流値
が変化し、ＥＰＭ検出感度が増大し、確実にＥＰＭで終
点を検出することが可能になる。
【００２５】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【００２６】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 （１）ウエハ外周部が窒化膜ではなく、酸化膜であるた
め、ウエハ全面では酸化膜に覆われた領域が大きくな
る。このため、酸化膜が研磨され、窒化膜が露出し始め
た点のトルク電流の変化をモニターしやすくなり、ＥＰ
Ｍでの終点の検出が可能となる。 （２）ＥＰＭでの終点の検出が可能になるとともに、よ
り顕著に電流値が変化し、ＥＰＭ検出感度が増大し、確
実にＥＰＭで終点を検出することが可能になる。
よれば、以下のような効果を奏することができる。 （１）ウエハ外周部が窒化膜ではなく、酸化膜であるた
め、ウエハ全面では酸化膜に覆われた領域が大きくな
る。このため、酸化膜が研磨され、窒化膜が露出し始め
た点のトルク電流の変化をモニターしやすくなり、ＥＰ
Ｍでの終点の検出が可能となる。 （２）ＥＰＭでの終点の検出が可能になるとともに、よ
り顕著に電流値が変化し、ＥＰＭ検出感度が増大し、確
実にＥＰＭで終点を検出することが可能になる。
【図１】本発明の第１実施例を示す半導体素子の製造工
程断面図である。
程断面図である。
【図２】本発明の第２実施例を示す半導体素子の製造工
程断面図である。
程断面図である。
【図３】従来の半導体素子の製造工程断面図である。
１ Ｓｉ基板 ２ ＡＣ窒化膜 ３ 埋め込み酸化膜 ４ ＡＳＴ窒化膜 ４′ ウエハ外周部のＡＳＴ窒化膜 ５ ウエハ外周部 １１ 酸化膜
Claims (4)
- 【請求項１】 半導体素子の製造方法において、（ａ）
Ｓｉ基板にトレンチを形成した後、酸化膜で埋め込み、
ＡＳＴ窒化膜を形成した後にウエハ外周部の窒化膜のみ
を除去し、表面を酸化膜とする工程と、（ｂ）これを終
点検知しながら研磨する際に、ウエハ全面で表面が酸化
膜である面積を増加させることにより、酸化膜の研磨か
ら窒化膜の研磨が始まる時の終点検知のトルク電流の変
化が現れやすくする工程とを施すことを特徴とする半導
体素子の製造方法。 - 【請求項２】 半導体素子の製造方法において、（ａ）
Ｓｉ基板にトレンチを形成した後、酸化膜で埋め込み、
ＡＳＴ窒化膜を形成した後にウエハ全面に酸化膜を生成
する工程と、（ｂ）これを終点検知しながら研磨する際
に、最初は全面に形成された酸化膜のみを研磨し、窒化
膜の研磨が始まる時に、同時に窒化膜が露出し、トルク
電流値の変化をより検出しやすくする工程とを施すこと
を特徴とする半導体素子の製造方法。 - 【請求項３】 半導体素子の製造方法において、（ａ）
半導体基板に溝を形成する工程と、（ｂ）前記溝を含む
前記半導体基板上に酸化膜を形成し、前記溝を埋め込む
工程と、（ｃ）前記酸化膜上に窒化膜を形成し、前記溝
に対応する領域に選択的に前記窒素膜を残して、前記窒
化膜を除去する工程と、（ｄ）前記半導体基板の周辺部
分に残存する前記窒化膜を除去する工程と、（ｅ）前記
半導体基板の周辺部分の窒化膜を除去した後に、前記酸
化膜を研磨する工程とを含むことを特徴とする半導体素
子の製造方法。 - 【請求項４】 半導体素子の製造方法において、（ａ）
半導体基板に溝を形成する工程と、（ｂ）前記溝を含む
前記半導体基板上に第１の酸化膜を形成し、前記溝を埋
め込む工程と、（ｃ）前記第１の酸化膜上に窒化膜を形
成し、前記溝に対応する領域に選択的に前記窒素膜を残
して、前記窒化膜を除去する工程と、（ｄ）前記窒化膜
を含む前記第１の酸化膜上に第２の酸化膜を形成する工
程と、（ｅ）前記第２の酸化膜および前記第１の酸化膜
を研磨する工程とを含むことを特徴とする半導体素子の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000185551A JP2002009031A (ja) | 2000-06-21 | 2000-06-21 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000185551A JP2002009031A (ja) | 2000-06-21 | 2000-06-21 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002009031A true JP2002009031A (ja) | 2002-01-11 |
Family
ID=18685860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000185551A Pending JP2002009031A (ja) | 2000-06-21 | 2000-06-21 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002009031A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002008033A (ja) * | 2000-06-16 | 2002-01-11 | Canon Inc | パターン検出装置及び方法、画像処理装置及び方法、ニューラルネットワーク装置 |
| JP2003318140A (ja) * | 2002-04-26 | 2003-11-07 | Applied Materials Inc | 研磨方法及び装置 |
| JP2007129115A (ja) * | 2005-11-07 | 2007-05-24 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
| US7393759B2 (en) | 2003-01-20 | 2008-07-01 | Matsushita Electric Industrial Co., Ltd. | Semiconductor substrate, method for fabricating the same, and method for fabricating semiconductor device |
| US11417675B2 (en) | 2019-11-22 | 2022-08-16 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor memory devices |
-
2000
- 2000-06-21 JP JP2000185551A patent/JP2002009031A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002008033A (ja) * | 2000-06-16 | 2002-01-11 | Canon Inc | パターン検出装置及び方法、画像処理装置及び方法、ニューラルネットワーク装置 |
| JP4532678B2 (ja) * | 2000-06-16 | 2010-08-25 | キヤノン株式会社 | パターン検出装置及び方法、画像処理装置及び方法、ニューラルネットワーク装置 |
| JP2003318140A (ja) * | 2002-04-26 | 2003-11-07 | Applied Materials Inc | 研磨方法及び装置 |
| US7101252B2 (en) | 2002-04-26 | 2006-09-05 | Applied Materials | Polishing method and apparatus |
| US7393759B2 (en) | 2003-01-20 | 2008-07-01 | Matsushita Electric Industrial Co., Ltd. | Semiconductor substrate, method for fabricating the same, and method for fabricating semiconductor device |
| JP2007129115A (ja) * | 2005-11-07 | 2007-05-24 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
| US11417675B2 (en) | 2019-11-22 | 2022-08-16 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor memory devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080185676A1 (en) | Method for forming STI of semiconductor device | |
| US6040232A (en) | Method of manufacturing shallow trench isolation | |
| JPH11340317A (ja) | 分離構造形成方法 | |
| US6200881B1 (en) | Method of forming a shallow trench isolation | |
| JP2002009031A (ja) | 半導体素子の製造方法 | |
| KR100674896B1 (ko) | 반도체 집적회로의 트렌치 소자 분리 방법 | |
| US6140206A (en) | Method to form shallow trench isolation structures | |
| JP2003197731A (ja) | 半導体素子の素子分離膜の形成方法 | |
| US6238997B1 (en) | Method of fabricating shallow trench isolation | |
| US6667222B1 (en) | Method to combine zero-etch and STI-etch processes into one process | |
| US6087262A (en) | Method for manufacturing shallow trench isolation structure | |
| US20080044980A1 (en) | Method of forming a semiconductor device | |
| TW396508B (en) | A method for forming trench isolation | |
| US20080305610A1 (en) | Method for manufacturing shallow trench isolation structure | |
| KR20020002943A (ko) | 격리막 형성 방법 | |
| KR980012266A (ko) | 반도체장치의 소자분리방법 | |
| KR100559553B1 (ko) | 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법 | |
| KR100333378B1 (ko) | 반도체 소자의 제조방법 | |
| JPH1167891A (ja) | 素子分離体の形成方法 | |
| TW387125B (en) | Process of preventing the edge-angle effects | |
| KR100520177B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100849064B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100190065B1 (ko) | 트렌치 소자분리방법 | |
| TW409347B (en) | Shallow trench isolation method | |
| KR20020053435A (ko) | 반도체 소자의 평탄화 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060801 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081119 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090109 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090721 |