JP2001524266A - 量子アイランドに基づく装置および製造方法 - Google Patents

Abstract

(57)【要約】 本発明は、クーロン・ブロッキング現象を利用した量子効果ディバイスであって、−第１と第２の電子リザーバ（12,14）と、−絶縁層によって隔離された少なくとも第１と第２のアイランド群（16,18）と、−絶縁保護層（20）と制御電極（22）とを有するディバイスに関する。

Description

【発明の詳細な説明】 量子アイランドに基づく装置および製造方法 技術分野 本発明はクーロン・ブロッキング現象を利用した量子効果に関する。特に、シ リコン基板上に製造される超高密度の記憶および論理回路構成に関する。 背景技術 例えば、この種の装置の原理と可能性は「室温における電子１つの記憶装置」 と題したK．Yano他による電子ディバイスに関するIEEE論文集、第41巻、第９号 、ページ1628-1638、1994年に記載されている。 クーロン・ブロッキング現象は、周囲から絶縁され、トンネル効果による弱い 接続を有する導体アイランドにおいて発生する。この現象を室温に近い温度で利 用するには、それぞれのアイランドの電気容量の合計は１アトファラッド程度で なければならず、このことは、小さすぎないトンネル電流が流れるためには、ア イランドの大きさが１ナノメータのオーダーでなければならないことを意味する 。 大きさが１０ｎｍ以上の導体アイランドは、すでに従来のリソエッチング法に よって、大きさの限界ではあるが製造されている。しかし、この種の方法によっ て数ナノメータのものを製造することは不可能である。 この問題を解決するための方法のひとつに、導体の微小粒子を絶縁体層上に、 たとえばＣＶＤ法または蒸着によって堆積させる方法があり、この方法は、例え ば、W．Chen他による「平行ナノ構造中のナノスケール金属アイランドの７７度 Ｋにおけるクーロン・ブロッキング」と題する応用物理学レター、第66巻、第24 号、ページ3383-3384、1995年に記載されている。 最終的にアイランドが設けられた（線状または長方形の）領域はリソエッチン グ法（例えばリフトオフ）によって画定される。これによって得られた構造を図 １に模式的に示す。この図では、ナノメータ規模のアイランド６を間に挟むよう 設けた電子リザーバ（例えば、トランジスタのソースとドレンである）が番号２ と４で示されている。 この方法の大きな欠点は、アイランド６の位置がランダムであり、その結果、 異なるアイランドのトンネル電流が広範囲に分布していることである。アイラン ドが形成された領域の両側に設けた電極間の総電流はアイランドの密度に非常に 敏感で、サンプル毎のばらつきが大きい。 発明の開示 本発明の目的は、従来の方法によった場合に比較して均一な特性、特に電流、 を得ることのできるアイランドを製造することである。 本発明が対象とするものは、クーロン・ブロッキング現象を利用した量子効果 装置であって、 −第１と第２の電子リザーバと、 −絶縁層によって隔離された少なくとも第１と第２のアイランド群と、 −絶縁保護層と制御グリッドとを有する装置である。 本発明の他の対象は、ソースとドレンとグリッドを有し、ソースとドレンを接 続するチャンネルと、チャンネルとグリッドの間に分散され、絶縁層によって隔 離された第１と第２のアイランド群と、２組のアイランド群を覆う絶縁保護層と を有するトランジスタである。 したがって、本発明に従って、粒子間の空間を、好ましくは均一で制御された 厚さの絶縁層（または、電流のレベル（トンネル効果）を決定するトンネル隔離 層）によって満たし、空間の残り部分を粒子の第２の堆積によって満たす。アイ ランドの堆積を連続して行うことによって単一層のアイランドが形成される。 もし、トンネル絶縁層で覆われた第１群の粒子相互の距離が粒子サイズと同程 度であれば、均一の電気的特性を得るためには粒子を引き続き２回堆積させるこ とで十分である。 粒子間の距離が粒子の大きさよりも大きい場合は、（最終回の堆積の場合を除 いて）その度ごとにトンネル絶縁層によって覆いながら、粒子の堆積を４〜５回 程度行う。好ましくは、トンネル絶縁層の厚さは同じである。 したがって、本発明は、ソースとドレンと、最上層以外の層はそれぞれトンネ ル絶縁層によって被覆された、ｎは２以上であるｎ層の連続した層状のアイラン ドとを有するミクロ電子ディバイスに関するものである。 本発明は、量子効果ディバイスの電子リザーバの間、または、トランジスタや マイクロ電子ディバイスのソースとドレンの間に設けられた導電性アイランドま たは粒子の電気的特性を改善する。 本発明によって、アイランドの位置は依然としてランダムであるがアイランド を隔離する絶縁層厚の均一性、したがってトンネル電流の均一性を向上させる。 本発明に係る量子効果ディバイスでは、トンネル電流のレベルは関連するバリ ヤの厚さに関して指数関数的に変化する。アイランド周囲の絶縁体を均一にする ことがトンネル電流の改善をもたらす。 したがって、本発明による構造（クーロン・ブロッキング現象に基づく量子効 果ディバイス、トランジスタまたはミクロ電子ディバイス）は、好ましくは厚さ が十分に制御された、絶縁体によって互いに隔てられたアイランドまたは粒子を 有し、これによって粒子間のトンネル電流の均一性を向上させる。絶縁体の層厚 を制御することによってトンネル電流の均一性が得られる。 本発明の他の対象は、上述のディバイスまたはトランジスタを利用した記憶素 子である。 本発明の他の対象は、クーロン・ブロッキング現象を利用して作動するミクロ 電子ディバイス、トランジスタまたは量子効果ディバイスの製造方法であって、 ａ）第１と第２の電子リザーバの形成ステップと、 ｂ）第１の導電性粒子またはアイランド群を形成するステップと、 ｃ）第１の導電性粒子またはアイランド群の上に絶縁層を形成するステップと 、 ｄ）絶縁層の上に、他の導電性粒子またはアイランド群を形成するステップと を有する製造方法である。 ステップｃ）とｄ）とはN回繰り返すことができる。 このようにして得られたアッセンブリを次に絶縁保護層と制御繰り度で被覆す る。 図面の簡単な説明 本発明の特徴と長所とは以下の記載によって一層明瞭になるはずである。以下 に本発明を、限定的に解釈すべきでない具体例として添付した図面を参照して説 明する。 −図１は、従来技術によって製造されたものの構造を模式的に示す図である。 −図２と３は、本発明に基づくディバイスの平面図と側面図である。 発明の実施例の詳細な説明 本発明にかかるディバイスの平面図を図２に示す。 クーロン・ブロッキング効果によって作動する量子効果ディバイス10の第１と 第２の電子リザーバを12,14で示す。例えば、この電子リザーバは、トランジス タ型の構造またはミクロ電子ディバイスのドレンとソースを構成する。 この２つのリザーバの間には、１群の導電性アイランドまたは粒子16,18が設 けられている。アイランドまたは粒子の大きさは約１ナノメータ（例えば、１か ら１０ｎｍの間、または、１から５ｎｍの間）である。この１群のアイランドま たは粒子は、実際は、絶縁層によって隔離された第１のサブセット16と第２のサ ブセット18から構成される。 したがって、アイランド間の空間は、統計的には１つの堆積と次の堆積の間に 満たされるか減少している。 第１のサブセットに属するアイランド16または粒子の間の空間は、絶縁層で被 覆する際に部分的に満たされ、次に残りの空間がアイランド18または粒子の堆積 によって満たされる。 絶縁または非導電性層は、導電性材料の特徴に基づき従来法によって形成する ことができる。たとえば、導電性材料の酸化や窒化あるいは絶縁材料の堆積であ る。 好ましくは、絶縁層の層厚は以下の要素の関数として決定される。 −トンネル電流が十分大きくなるように薄い層厚であること。 −絶縁層による等価トンネル抵抗がｈ／ｅ²＝２５ｋΩ以下であること。 −室温に近い温度で作動するよう、接続容量（粒子領域と絶縁の層厚に依存す る電気容量）が可能な限り小さいこと。例えば、アイランドまたは粒子の直径が 数ナノメータであれば、周囲との間の容量が0.1アトファラッドから数アトファ ラッド（例えば、1アトファラッド）となるよう努力しなければならない。 トンネル絶縁の厚さは0.7ｎｍから３ｎｍの間（例えば、１ｎｍ）である。 アイランドまたは粒子の間の最終的な絶縁厚は、アイランドまたは粒子相互の 距離よりも均一な薄い絶縁層の層厚によって決定される。その結果、トンネル電 流の均一性が向上する。 粒子堆積層の数は変化させることができる。積層数はサイズの密度と寸法に依 存する。例えば、粒子間の距離が粒子の直径よりも大きければ、電極12,14の間 の空間を充填するのに数回（例えば３または４回）の粒子堆積が行われる。 図３に示したように、アイランドまたは粒子群が次に絶縁層20と制御グリッド 22によって被覆される。 例えば、この種のディバイスは、本発明の導入部分においてすでに述べたK．Y ano他の論文に記載されているように作動する。システムが有する容量によって 決定される特定のポテンシャルＶ_gを印加すると、トンネル効果によって、電子 リザーバ12,14の間に形成されたチャンネルから導電性のアイランドまたは粒子 に電子が移動する。この電子の移動はドレン電流の変動として表われる。電子１ つの捕獲に関する履歴特性の存在によって、このように形成された基本セルに記 憶効果を生じさせる。したがって、本発明によるディバイスは、例えば、グリッ ド電圧制御手段やドレン電流読取手段と組み合わせて用いることができる。 本発明に基づくディバイスの製造方法は、まず、電極または電子リザーバ12,1 4の形成、次に、第１の導電性粒子またはアイランド群16の形成を含む。例えば 、（平均粒径が３ｎｍである）アモルファスシリコン粒子の堆積と、前述のK．Y anoの文献または「シリコンのナノ結晶による記憶素子」と題するS．Tiwariの応 用物理レター、第68巻、第10号、ページ1377−1379，1996年に記載された熱処理 を行う。 次に、H．Sasaki Momose他の論文「1.5ｎｍゲートを有するＭＯＳＦＥＴの高 周波交流特性」IEEE国際電子ディバイスミーティング、ページ105−108、1996年 に記載された部分的加熱酸化によって絶縁分離層を形成する。 次に、シリコン多結晶の第２の薄い粒子堆積を行う。 上記の堆積と酸化工程は必要な数だけ繰り返すことができる。絶縁層20を次に 形成し、制御グリッド22を形成する。 上述の種々の工程は、絶縁体（例えばＳｉ₃Ｎ₄）24で被覆された基板23に対し て行う。次に、強くドープしたシリコン多結晶の厚い層を堆積させる。電極12,1 4をシリコン多結晶層をエッチングして樹脂を除去するフォトリソグラフィーで 形成する。 従って、本発明によれば、少なくとも２つの導電性粒子の堆積が順次行われ、 したがって、異なる堆積によってアイランド間の空間が充填されるか縮小される 。 したがって、本発明によって、ミクロ電子ディバイスのソースとドレン間に形 成された導電性アイランドの電気特性の均一性が向上する。これらの特性は、粒 子またはアイランドの位置がランダムであるにもかかわらず向上することになる 。

【手続補正書】特許法第１８４条の８第１項 【提出日】平成１１年５月１４日（１９９９．５．１４） 【補正内容】 この問題を解決するための方法のひとつに、導体の微小粒子を絶縁体層上に、 たとえばＣＶＤ法または蒸着によって堆積させる方法があり、この方法は、例え ば、W．Chen他による「平行ナノ構造中のナノスケール金属アイランドの７７度 Ｋにおけるク一ロン・ブロッキング」と題する応用物理学レター、第66巻、第24 号、ページ3383-3384、1995年に記載されている。 最終的にアイランドが設けられた（線状または長方形の）領域はリソエッチン グ法（例えばリフトオフ）によって画定される。これによって得られた構造を図 1に模式的に示す。この図では、ナノメータ規模のアイランド６を間に挟むよう 設けた電子リザーバ（例えば、トランジスタのソースとドレンである）が番号２ と４で示されている。 この方法の大きな欠点は、アイランド６の位置がランダムであり、その結果、 異なるアイランドのトンネル電流が広範囲に分布していることである。アイラン ドが形成された領域の両側に設けた電極間の総電流はアイランドの密度に非常に 敏感で、サンプル毎のばらつきが大きい。 先行技術としては、さらに、量子アイランドとその種の装置の製造に関するヨ ーロッパ特許出願公開ＥＰ０７５０３５３Ａ２を挙げることができる。 発明の開示 本発明の目的は、従来の方法によった場合に比較して均一な特性、特に電流、 を得ることのできるアイランドを製造することである。 請求の範囲 １． 第１と第２の電子リザーバ（12,14）と、前記第１と第２の電子リザーバ （12,14）の間に設けられた導電性のアイランド（16,18）を有する、クーロン・ ブロッキング現象を利用した量子効果装置であって、 導電性のアイランド（16,18）が、同一平面に形成され、トンネル絶縁層によ って互いに隔離された、少なくとも１つの第１のアイランド群と少なくとも１つ の第２のアイランド群からなり、 導電性のアイランドを被覆する絶縁保護層（20）と、絶縁保護層（20）を被う 制御電極（22）とを有することを特徴とする量子効果装置。 ２． 第１のリザーバ(12)、第２のリザーバ（14）と制御電極（22）がそれぞれ 、同じトランジスタのソース、ドレンとグリッドであることを特徴とする請求項 １に記載の量子効果装置。 ３． Ｎ（Ｎは２より大きい数）組のアイランド群を有し、最上層のものを除い て各アイランド群は、トンネル絶縁層によって隣接するアイランド群と絶縁され ていることを特徴とする請求項１または２に記載の量子効果装置。 ４． 前記請求項１ないし請求項３のいずれかの量子効果装置を有する記憶素子 。 ５． 制御電極（22）に印加された電圧を制御する手段と、電子リザーバを流れ る電流を測定する手段とを有することを特徴とする請求項４に記載の記憶素子。 ６． ａ）第１と第２の電子リザーバ（12,14）を形成する工程と、 ｂ）第１の導電性粒子またはアイランド（16）群を形成する工程と、 ｃ）前記アイランド群の上に非導電性のトンネル絶縁層を形成する工程と、 ｄ）非導電性のトンネル絶縁層の上に、アイランド群が同一平面上に位置するよ うに他の導電性粒子またはアイランド（18）群を形成する工程とを有することを 特徴とする量子効果装置またはミクロ電子装置の製造方法。 ７． 第１と第２の電子リザーバが同一トランジスタのソースとドレンであるこ とを特徴とする請求項６に記載の量子効果装置またはミクロ電子装置の製造方法 。 ８． 工程ｃ）とｄ）をＮ回繰り返すことを特徴とする請求項６または７に記載 された量子効果装置またはミクロ電子装置の製造方法。 ９． さらに絶縁保護層（20）と制御グリッド（22）の形成工程を含むことを特 徴とする請求項６ないし８のいずれかに記載の量子効果装置またはミクロ電子装 置の製造方法。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/792

Claims (1)

1. 【特許請求の範囲】 １． −第１と第２の電子リザーバ（12,14）と、 −絶縁層によって互いに隔離された、少なくとも１つの第１のアイランド群と少 なくとも１つの第２のアイランド群と、 −絶縁保護層（20）と、制御電極（22）と を有することを特徴とするクーロン・ブロッキング現象を利用した量子効果装置 。 ２． ソース（12）と、ドレン（14）と、グリッド（22）と、チャンネルグリッ ドの間に分布し、同一平面に形成され互いに絶縁層によって隔離された第１と第 ２のアイランド群(16,18)と、前記２群のアイランドを被覆する絶縁保護層（20 ）とを有するトランジスタ。 ３． Ｎ（Ｎは２より大きい数）組のアイランド群を有し、最上層のものを除い て各アイランド群は、トンネル絶縁層によって隣接するアイランド群と絶縁され ていることを特徴とする請求項１または２に記載の量子効果装置。 ４． 前記請求項１の量子効果装置、請求項２のトランジスタ、または請求項３ の装置のいずれかを有する記憶素子。 ５． 制御電極（22）に印加された電圧を制御する手段と、電子リザーバを流れ る電流を測定する手段とを有することを特徴とする請求項４に記載の記憶素子。 ６． ａ）第１と第２の電子リザーバ（12,14）を形成する工程と、 ｂ）第１の導電性粒子またはアイランド（16）群を形成する工程と、 ｃ）前記アイランド群の上に非導電性のトンネル絶縁層を形成する工程と、 ｄ）非導電性のトンネル絶縁層の上に、アイランド群が同一平面上に位置するよ うに他の導電性粒子またはアイランド（18）群を形成する工程とを有することを 特徴とする量子効果装置またはミクロ電子装置の製造方法。 ７． ａ）ソース(12)とドレン(14)と、ソースとドレンの間にチャンネルを形成 する工程と、 ｂ）第１の導電性アイランド（16）群を形成する工程と、 ｃ）前記アイランド群の上に非導電性のトンネル絶縁層を形成する工程と、 ｄ）非導電性のトンネル絶縁層の上に、アイランド群が同一平面上に位置するよ うに他の導電性粒子またはアイランド（18）群を形成する工程とを有することを 特徴とするトランジスタの製造方法。 ８． 工程ｃ）とｄ）をＮ回繰り返すことを特徴とする請求項６または７に記載 された量子効果装置またはミクロ電子装置の製造方法。 ９． さらに絶縁保護層（20）と制御グリッド（22）の形成工程を含むことを特 徴とする請求項６ないし８のいずれかに記載の量子効果装置またはミクロ電子装 置の製造方法。