JP2001517897A - 暗号流れ解読鍵を発生する方法および装置 - Google Patents

暗号流れ解読鍵を発生する方法および装置

Info

Publication number
JP2001517897A
JP2001517897A JP2000513383A JP2000513383A JP2001517897A JP 2001517897 A JP2001517897 A JP 2001517897A JP 2000513383 A JP2000513383 A JP 2000513383A JP 2000513383 A JP2000513383 A JP 2000513383A JP 2001517897 A JP2001517897 A JP 2001517897A
Authority
JP
Japan
Prior art keywords
key
linear
regression
shift register
decryption key
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000513383A
Other languages
English (en)
Inventor
ローズ、グレゴリー・ジー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2001517897A publication Critical patent/JP2001517897A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
    • H04L9/0668—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator producing a non-linear pseudorandom sequence
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/20—Manipulating the length of blocks of bits, e.g. padding or block truncation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Nonlinear Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Storage Device Security (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

(57)【要約】 暗号流解読鍵を発生する方法および装置。回帰関係がGF(2)よりも大きい有限体に関して作動するように設計される。回帰関係を実行するために使用されるリニア帰還シフトレジスタ（52）が循環バッファー（24a）または滑り窓（24b）を使用して実行され得る。有限体の要素の乗算が検索表を使用して実行される。非直線処理または非直線処理の組合せを使用することにより非直線出力が得られ得る。流れ解読鍵は、流れ解読鍵が使用される応用の要求に適する多重鍵を支持するように設計され得る。

Description

【発明の詳細な説明】
【０００１】 発明の背景 1.発明の分野 本発明は暗号に関する。なお特に、本発明は暗号流れ解読鍵（stream cipher ）を発生する方法および装置に関する。
【０００２】 2.関連技術の記述 暗号は、データが目標とされた受領人を除いて全ての人に理解し難く作られる
ように、データがランダムプロセスで取扱われるプロセスである。ディジタル化
されたデータの暗号の一方法は流れ解読鍵の使用を通してである。流れ解読鍵は
暗号化されるべきデータおよび暗号アルゴリズムにより発生された擬似ランダム
ビットの流れ（または暗号ビット流）を取ることによって、および普通排他的オ
ア（XOR）操作でそれらを結合することによって働く。解読は、同じ暗号ビット 流を発生し、暗号データから対応している操作で暗号ビット流を除去する簡単な
プロセスである。もしXOR操作が暗号側で行われるなら、同じXOR操作がまた解読
側で行われる。堅固な暗号のため、暗号ビット流は予言することが計算機的に困
難でなくてはならない。
【０００３】 擬似ランダム数の流れを発生するために使用される多くの技術が位数２のガロ
ア（Galois）有限拡大体に関してリニア帰還シフトレジスタ（LFSR）に基礎を置
かれる。これは位数２ｎのガロア有限拡大体の特別な場合であり、ここにｎは正
の整数である。ｎ＝１とすると、ガロア拡大体の要素は０と１のビット値からな
る。レジスタは１ビット位置だけ越えてビットをシフトすることにより、かつ新
しい出力ビットを計算することにより更新される。フィボナッチ（Fibonacci） レジスタについて、出力ビットはレジスタのビットの直線関数である。ガロアレ
ジスタについては、多くのビットがレジスタから丁度シフトされた出力ビットに
従って更新される。数学的にフィボナッチおよびガロアレジスタアーキテクチュ
アは等しい。
【０００４】 擬似ランダム数の流れ、即ちシフトすることおよびビット開方を発生すること
において累乗された操作はハードウエアにおいて効率がよいが、ソフトウエアま
たは全般目的の処理装置またはマイクロプロセッサを採用している他の手段には
非効率である。シフトレジスタの長さ流れを発生するために使用される処理装置
のレジスタの長さを超えるとき非効率が増加する。加えてｎ＝０について、ただ
１つの出力ビットが操作の各セットに発生され、これは再び処理装置の非常な非
効率使用をもたらす。
【０００５】 流れ解読鍵を利用する例示的応用は無線電話である。例示的無線電話通信シス
テムは、符号拡散多元接続（CDMA）システムである。CDMAシステムの作動は、本
発明の譲受人に譲渡され、ここに引用文献として組込まれた“サテライトまたは
地上中継局を使用するスペクトラム拡散多元接続通信方式”と題するU.S特許No.
4,901,307に開示される。CDMAシステムはさらに、本発明の譲受人に譲渡され、 ここに引用文献として組込まれた“CDMAセルラー電話システムにおける信号波形
を発生するシステムおよび方法”と題するU.S特許No.5,103,459に開示される。 他のCDMAシステムは低い地球旋回サテライトを利用しているワールドワイドなグ
ローバルスター通信システムを含む。他の無線電話システムは時間分割多元接続
（TDMA）システムおよび周波数分割多元接続（FDMA）システムを含む。CDMAシス
テムは“二重モード広帯域スペクトラム拡散セルラーシステムのTIA/EIA/IS−95
モバイル局−基準局互換性標準”、以下IS−95標準として参照される、に適合す
るように設計される。同様に、TDMAシステムはTIA/EIA/IS−54（TDMA）標準また
はモバイル通信（GSM）標準のヨーロッパグローバルシステムに適合するように 設計され得る。
【０００６】 無線電話のディジタル化された音声データの暗号は遠隔局における計算機使用
の電力欠乏により妨げられる。これは、TDMA標準に使用された音声プライバシー
マスクのような弱い暗号処理またはGSM標準に使用されたA5解読鍵のようなハー ドウエア発生流れ解読鍵に導いた。ハードウエアに基づいた流れ解読鍵の欠点は
ハードウエアの付加的製造コスト、および長い時間かつ変化されるべき暗号処理
要求の場合に含まれる大きなコストにある。無線電話システムおよびディジタル
電話の多くの遠隔局がマイクロプロセッサおよびメモリを備えるので、高速かつ
少しのメモリを使用する流れ解読鍵がこれらの応用に適するであろう。
【０００７】 発明の概要 本発明は暗号流れ解読鍵を発生する新規かつ改良された方法および装置である
。本発明によれば、回帰関係がGF(2)よりも大きい有限体に亘って作動するよう に設計される。回帰関係を実行するために使用されるリニア帰還シフトレジスタ
が循環バッファーまたは滑り窓を使用して実行され得る。例示的実施例において
、有限体の要素の乗算が検索表を使用して実行される。１または非線形処理の組
合せを使用することにより非線形出力が得られ得る。流れ解読鍵は、流れ解読鍵
が使用される応用の要求に適する多重鍵を支持するように設計され得る。
【０００８】 本発明の目的は処理装置で実行するため単純な構成を使用している暗号流れ解
読鍵を発生することである。特に、より効率の良い手段が処理装置により適する
有限体を選択することにより達成され得る。回帰関係の要素および係数は処理装
置のバイトおよび語の大きさに合致するように選択され得る。これは処理装置に
より要素の効率的な取扱いを許容する。例示的実施例において、選択された有限
体は256要素（GF(28)）を有するガロア拡大体である。これは効率的に取扱われ 得るメモリの１バイトを占めている回帰関係の要素および係数をもたらす。加え
て大きな有限体の使用は回帰関係の位数を減少する。有限体GF(2ｎ)として、同 量の状態を符号化する回帰関係の位数ｋがｎの因数（即ち例示的GF(28)について
8の因数）により減少される。
【０００９】 本発明の他の目的は、検索表を使用して体乗算を実行することである。例示的
実施例において、体における乗算（0でない要素）は２つの演算数の各々の対数 を取り、対数値を加算しおよび組合された対数値を指数にすることにより達成さ
れ得る。対数および指数表は単純化できない多項式を使用して創造され得る。例
示的実施例において、表は予め計算されかつメモリに記憶される。同様に、一定
係数を有する体乗算は単純な検索表を使用して遂行される。再び表は単純化でき
ない多項式を使用して予め計算され、かつメモリに記憶される。
【００１０】 本発明のさらに他の目的は、以下の処理の１つまたは組み合わせの使用により
リニア帰還シフトレジスタの出力に直線性を除去することである：不規則なども
り（stuttering時々デシメーションとして参照される）、非線形機能、多元シフ
トレジスタおよびレジスタからの出力の結合、１つのレジスタに可変帰還多項式
、および他の非直線処理。例示的実施例において、非線形出力はシフトレジスタ
のどもりをランダムに制御するために使用され得る。加えて、非線形出力がシフ
トレジスタの選択された要素の非線形作動を行うことにより引き出され得る。さ
らに非線形機能からの出力は、非線形出力ビットが予測できなく逆転されるよう
に一組の定数でXORされ得る。
【００１１】 本発明のさらに他の目的は、循環バッファーまたは滑り窓を使用しているリニ
ア帰還シフトレジスタを実行することである。循環バッファーまたは滑り窓手段
のために、要素はバッファー内にシフトされない。代わりに、指針または索引が
最近の計算要素の位置を指示するように使用される。新しい要素が計算され循環
バッファーまたは滑り窓にシフトされるように指針が動かされる。指針はそれが
縁に到達するとき巻き付く。
【００１２】 本発明のさらに他の目的は、多重鍵の可能性を有する流れ解読鍵を提供するこ
とである。例示的実施例において、シフトレジスタの状態は第1に秘密鍵で初期 化される。データがフレームに関して伝送されるある通信システムのため、流れ
解読鍵は、消去されまたはシーケンス外のフレームが暗号処理の作動を崩壊させ
ないように各フレームによって発生され得る。第2の多重鍵処理がフレーム鍵初 期化処理を使用している各フレームのため初期化され得る。
【００１３】 本発明の他の特徴、目的および利点は、同様な参照符号が対応的に通して同一
である図面と組合せて以下に示す詳細な説明からより明らかになるであろう。
【００１４】 好ましい実施例の詳細な記述 リニア帰還シフトレジスタ（LFSR）はガロア拡大体に関して回帰関係に基づき
、出力シーケンスが以下の回帰関係により定義される：
【数１】
【００１５】 ここにSｎ＋ｋは出力要素であり、Cｊは一定の係数であり、ｋは回帰関係の位数
であり、ｎは時間の索引である。状態変数Sおよび係数Cは基礎をなす有限体の要
素である。式（１）はこの明細書において無視された一定項で時々表わされる。
【００１６】 式（１）における回帰関係の例示的手段のブロック図が図１に示される。位数
ｋの回帰関係のため、レジスタ12はSｎからSｎ＋ｋ−１のｋ要素を備える。要素
は、要素と定数Cｊを乗算するガロア拡大体乗算器14を備えられる。乗算器14か らもたらされる積は出力要素を提供するため積を合計するガロア拡大体加算器16
を提供する。
【００１７】 ｎ＝１のとき、GF(2)は単一ビット（０または１の値を有する）からなり、式 （１）の実施は多くのビット的演算を要求する。この場合、全般的な目的の処理
装置を使用している回帰関係の実行は、バイトまたは語サイズの目的を取り扱う
ように設計された処理装置が単一ビットの多くの演算を遂行するために利用され
るので、非効率的である。
【００１８】 本発明においては、リニア帰還シフトレジスタがGF(2)より大きい有限体に関 して演算するように設計される。特に、より効率的な実行が処理装置のためによ
り適された有限体を選択することにより達成され得る。例示的実施例において、
選択された有限体は256要素（GF(28)）を有するガロア拡大体または２ｎ要素を 有する他のガロア拡大体であり、ここにｎは処理装置の語サイズである。
【００１９】 好ましい実施例において、256要素（GF(28)）を有するガロア拡大体が利用さ れる。これは各要素にかつメモリの1バイトを占めている回帰関係の係数に結果 をもたらす。バイトの取扱いは処理装置により効率的に遂行され得る。加えて、
状態のある量を符号化する回帰関係の位数ｋがｎの因数、またはGF(28)の８によ
り減少される。
【００２０】 本発明において、最大長回帰関係は最適結果のために利用される。最大長は繰
り返す前に出力シーケンス（またはレジスタの状態数）の長さを参照する。位数
ｋの回帰関係について、最大長はNｋ−１であり、ここにNは基礎をなす有限体の
要素の数であり、好ましい実施例においてN＝256である。全て０の状態は許され
ない。
【００２１】 処理装置を利用している流れ解読鍵発生器の例示的ブロック図が図２に示され
る。制御装置20が処理装置22に接続し、処理装置22の作動を指示する指令の組を
備える。かくして制御装置20はソフトウエアプログラムおよび一組のマイクロコ
ードを備える。処理装置22は発生器により要求された取り扱いを遂行するハード
ウエアである。処理装置22はマイクロコントローラ、マイクロプロセッサ、また
はここに記述する機能を遂行するために設計されたディジタル信号処理装置とし
て実行され得る。メモリ要素24が処理装置22に接続し、リニア帰還シフトレジス
タを実行し、かつ予め計算された表および以下に記述される指令を記憶するため
に使用される。メモリ要素24はランダムアクセスメモリまたはここに記述される
機能を遂行するために設計された他のメモリ装置で実行される。指令および表は
読み出し専用メモリに記憶され得、レジスタのためのメモリのみそれ自身アルゴ
リズムの実行中修正される必要がある。
【００２２】 I.非線形出力発生システム 流れ解読鍵のリニア帰還シフトレジスタの使用は適切に実行することが困難で
あり得る。これは出力流れに残っている幾らかの直線性が時間の点でレジスタの
状態を引き出すために利用され得るからである。レジスタはそれから出力流れを
回復するため望まれるように前方向または後方向に駆動され得る。多くの技術が
リニア帰還シフトレジスタを使用している非線形流れ解読鍵を発生するために使
用され得る。例示的実施例において、これらの非線形技術は、レジスタのどもり
（即ち予測できないデシメーション）、レジスタの状態の非線形機能の使用、多
元レジスタおよびレジスタの出力の非線形組合せの使用、１つのレジスタに可変
帰還多項式の使用、および他の非線形処理装置を備える。これらの技術は各々以
下に記述される。技術の幾つかは以下の例により示される。非線形流れ解読鍵を
発生する他の技術も利用され得、本発明の範囲内である。
【００２３】 どもりはそれによりレジスタが可変かつ予測できない方法でクロックされる処
理である。どもりは実行するのが簡単でかつ良い結果を提供する。どもりによっ
て、レジスタのある状態で構成された出力が流れ解読鍵に供給されず、かくして
流れ解読鍵からレジスタの状態を再構成する作成がより困難である。
【００２４】 シフトレジスタの状態に非線形機能を使用することはまた良い結果を提供し得
る。回帰関係のため、出力要素は、式（１）に定義したようにレジスタの状態の
直線関数および係数から発生される。非線形を提供するため、出力要素はレジス
タの状態の非線形関数から発生され得る。特に、全般目的の処理装置のバイトま
たは語サイズのデータを演算する非線形関数が利用され得る。
【００２５】 多元シフトレジスタを使用しおよびレジスタからの出力を非線形流に組合せる
ことは良い結果を提供する。多元シフトレジスタは付加的コストが最少でハード
ウエアで容易に実行され得、かつ同じ演算速度を維持するためシフトレジスタを
並行に演算することが可能である。全般目的の処理装置での実行のため、より大
きなシフトレジスタが一定時間に（全体の速度を減少することなく）更新され得
るので、多元シフトレジスタを実行する単一のより大きいシフトレジスタが利用
され得る。
【００２６】 1つのレジスタにおいて予測できない方法で変化する可変帰還多項式を使用す ることもまた良い結果を提供する。異なった多項式がランダム位数に交換され得
、または多項式がランダム方法で変更され得る。この技術の実行はもし適切に設
計されるなら単純化され得る。
【００２７】 II.より大きい位数有限体の要素の演算 ガロア拡大体GF(28)は256要素からなる。ガロア拡大体GF(28)の要素は複数の 異なる方法の１つで表わされ得る。共通かつ標準化された表現は、８より少ない
次数で全ての多項式の係数モジューロ２から体を形成することである。これは、
体の要素αがビット（a7,a6,…a0）を有するバイトにより表され得ることであり
、それは多項式を表わす：
【数２】
【００２８】 ビットはまた多項式の係数として参照される。式（２）により表わされた２つの
多項式の加算演算は対応している係数（a7,a6,…,a0）の各々について加算モジ ューロ2により遂行され得る。別に述べられたように、２つのバイトの加算演算 は２つのバイトの排他的ORを行うことにより達成される。加算恒等式は全てのゼ
ロ係数（0,0,…,0）を有する多項式である。
【００２９】 体の乗算はモジューロ２係数を有する通常の多項式乗算により行われ得る。し
かし、位数ｎの２つの多項式の乗算は、位数ｎの多項式に減少されることを必要
とする位数（2n-１）の結果としての多項式を生成する。例示的実施例において 、約分は単純化できない多項式により結果としての多項式を割算し、商を捨て、
かつ約分された多項式として残りを保持することにより達成される。単純化でき
ない多項式の選択はグループの要素のマッピングをメモリの符号化されたバイト
に変更するが、実際のグループ演算に他の点では影響を与えない。例示的実施例
において、次数８の単純化できない多項式は次式に選択される：
【数３】
【００３０】 次数８の他の単純化できないモニック多項式がまた使用され、本発明の範囲内で
ある。乗算恒等式要素は（a7,a6,…,a0）＝（0,0,…,1）である。
【００３１】 多項式乗算およびそれに続く約分は全般的な目的の処理装置の演算を複雑にし
た。しかし、ガロア拡大体は要素の適度の数を有し、これらの演算は検索表およ
びより単純な演算により遂行され得る。例示的に検索表およびより単純な演算に
より遂行される。例示的実施例において、体の乗算（非ゼロ要素の）は2つの演 算数の各々の対数を取り、対数値モジューロ255を加算し、かつ結合された対数 値を指数にすることにより実行され得る。約分は検索表に組込まれ得る。
【００３２】 指数および対数表は以下のように発生され得る。第1に、乗算サブグループGF(
28)の発生器ｇが決定される。この場合、バイト値ｇ＝２（多項式ｘを表わして いる）が発生器である。表１に示された指数表は値ｇｉ, i =0,1,…２８−1の25
6バイト表である。256より少ないｇｉ（整数として考慮される）について、指数
の値は表１の第1列にある第1の８つの入口により明示されたように予期される。
ｇ＝２なので、表の各入口はすぐ左（表１が次の列を包める事実を考慮している
）への入口の値の2倍である。しかし、各ｇｉが255より大きいため、指数は式（
３）に示された単純化できない多項式により約分される。例えば、指数ｘ８（第
1列第9コラム）は単純化できない多項式ｘ８＋ｘ６＋ｘ３＋ｘ２＋１により約分
さて、残り−ｘ６−ｘ３−ｘ２−１を生じる。この残りはモジューロ2演算のｘ ６ ＋ｘ３＋ｘ２＋１と等価であり、表１で77（２６＋２３＋２２＋１）として表
わされる。プロセスは全ての索引i =0から255についてｇｉが計算されるまで繰 り返される。
【００３３】 指数表が定義されたなら、対数表が指数表を逆として計算され得る。表１にお
いて、単純化できない多項式の使用からもたらされる、各索引i について指数値
ｇｉの独特の１対１マッピングがある。表１について、マッピングはi⇔２ｉで あり、またはi番目の位置に記憶された値が２ｉである。両側のlog２をとること
は以下をもたらす：log２(i) ⇔ i 。２つのマッピングは、もし指数表における
i番目の位置の内容が対数表の索引として使用されるなら、この索引のlogが指数
表の索引であることを示す。例えば、i =254について、指数値は表１に最終列第
5コラムに示されたように２ｉ＝２254＝166である。両側のlog２を取ることは25
4＝log２(166)を生じる。かくして、対数表において索引i =166の入口は254に設
定される。プロセスは対数表の全ての入口がマップされるまで繰り返される。０
のlogは定義できない数である。例示的実施例において、ゼロは位保持器として 使用される。
【００３４】 指数および対数表が定義されたなら、体における乗算（非ゼロ要素の）が、２
つの演算数の各々の対数を対数表で検索し、モジューロ255を使用している対数 値を加算し、そして指数表を検索することにより結合された対数値を指数化する
ことにより実行され得る。かくして、体の乗算演算が３つの検索演算および短縮
された加算で遂行され得る。実施例ガロア拡大体GF(28)において、各表は255バ イト長であり、予め計算されかつメモリに記憶され得る。例示的実施例において
、対数表は索引から１を引く必要を避けるために位置０に使用されない入口を持
つ。何れかの演算数がゼロであるとき、対数表の対応する入口が真実の値を表わ
さないことに注意せよ。正しい結果を提供するため、各演算数はそれがゼロであ
るかを見るため試験されることを必要とし、その場合には記述されたように乗算
演算を行う前に結果は０である。
【００３５】 回帰関係を使用しているリニア帰還シフトレジスタからの出力要素の発生のた
め、係数Cjが式（１）に示されるように一定であるので状況はより簡単である。
効率的な実施のため、これらの係数は可能であるなら０または１に選定される。
Cjが０または１より他の値を持つなら、表は乗算ti＝Cj・ｉ、ここにｉ＝0, 1,
2,…, 28−1として予め計算され得る。この場合乗算演算は単一表で検索かつ試 験なしで行われる。かかる表は固定され、読み出し専用メモリに記憶され得る。
【００３６】 表１−指数表
【表１】
【００３７】 表２−対数表
【表２】
【００３８】 III.メモリ手段 ハードウエアで実行されるとき、ビットをシフトすることが単純かつ効率的演
算である。処理装置と処理装置のレジスタより大きいシフトレジスタを使用する
と、ビットをシフトすることは非常に非効率である反復手順である。シフトされ
るべきユニットがバイトまたは語であるなら、シフトすることは、バイト間を桁
上げしないので簡単になる。しかし、シフトプロセスは依然として反復かつ非効
率である。
【００３９】 例示的実施例において、リニア帰還シフトレジスタが循環バッファーまたは滑
り窓で実行される。時間ｎ、時間ｎ＋１における循環バッファー24aの内容を示 す図が図３および図４にそれぞれ示される。循環バッファー24aについて、シフ トレジスタの各要素はメモリの対応している位置に記憶される。単一の索引また
はポインタ30がメモリに記憶された最新の要素のメモリ位置を維持し、それは図
３においてSｋ-1である。時間ｎ＋１において、新しい要素Sｋが計算され、図４
に示されるようにメモリの古い要素S０を覆って記憶される。かくして、メモリ の全ての要素のシフトに代わって、ポインタ30が新要素Sｋのメモリ位置に移動 される。ポインタ30が循環バッファー24aの端に到達すると、それは最初（図３ および図４に示されるように）にリセットされる。かくして循環バッファー24a は、それが円であり直線ではないよう作動する。
【００４０】 循環バッファー24aは、左から右へ、あるいは図３および図４に示されるよう に右から左へシフトされ得る。対応してポインタ30が左から右へ、あるいは図３
および図４に示されるように右から左へ動き得る。シフトの方向の選択は実行ス
タイルの事項であり、出力結果に影響しない。
【００４１】 回帰関係に従って出力要素を発生するため、１つの要素以上が典型的にメモリ
から要求される。各要求された要素で構成されたメモリ位置はレジスタがシフト
されるとき更新される別々のポインタにより指示され得る。代わりに、各要求さ
れた要素で構成されたメモリ位置は必要なときポインタ30から計算され得る。メ
モリ位置に各要素の１対１マッピングがあるので、特別な要素は、最も新しい要
素（回帰関係に従って）からその要素のオフセットを決定し、ポインタ30にその
オフセットを加算し、かつ更新されたポインタにより指示されたメモリ位置をア
ドレス指定することにより得られ得る。メモリの環状性質により、更新されたポ
インタの計算はポインタ30のオフセットの加算モジューロｋにより決定される。
加算モジューロｋは、ｋが２の累乗であるとき単純であるが、他の数のときは処
理装置にとって非効率な演算である。
【００４２】 好ましい実施例において、シフトレジスタは図５に示されるように滑り窓24b で実行される。滑り窓24bは少なくとも循環バッファー24aの2倍の長さであり、 互いに隣接して配列された２つの循環バッファー32aおよび32bを備える。各循環
バッファー32aおよび32bは上述された循環バッファー24aと同様に作動する。循 環バッファー32bは循環バッファー32aの正確な複写である。かくして、シフトレ
ジスタの各要素はメモリの２つの対応する位置、循環バッファー32aおよび32bの
各１つに記憶される。ポインタ34は循環バッファー32aに記憶された最も近い要 素のメモリ位置、図５においてSｋ-１を維持する。例示的実施例において、ポイ
ンタ34は滑り窓24bの中間で開始し、右から左に動き、それが左側の端に到達す るとき再び中間に戻る。
【００４３】 図５から、たとえ循環バッファー32aにポインタ34が現れないとしても、前の ｋ−１要素がポインタ34の右にアドレスされ得ることが観察され得る。かくして
、回帰関係に従ってシフトレジスタに要素をアドレス指定するため、ｋ−１のオ
フセットあるいはそれ以下がポインタ34に加算される。更新されたポインタが常
にポインタ34の右にあり、計算効率が得られるので、加算モジューロｋは要求さ
れない。この手段のため、滑り窓24aは循環バッファー24aの少なくとも2倍長い 任意の長さであり得、任意の超過バイトは無視される。さらに、更新時間は一定
で短い。
【００４４】 IV. GF(28)に関するLFSRに基づいた例示的流れ解読鍵 本発明はGF(28)に関するリニア帰還シフトレジスタに基づいた流れ解読鍵の例
示的発生器により最良に説明され得る。以下に述べられる流れ解読鍵は、ガロア
拡大体に関して、それぞれ加算と乗算の演算を表わす○および●を有する位数８
のガロア拡大体に関して上述されたバイト演算を使用する。例示的実施例におい
て、表検索が定数Cｊと要求された乗算のために利用される。例示的実施例にお いて、滑り窓がシフトレジスタの速い更新を許容するために使用される。
【００４５】 例示的発生器のブロック図が図６に示される。例示的実施例において、リニア
帰還シフトレジスタ52は、シフトレジスタ52が２136−１（あるいは略8.7×1040 ）状態にあることを許容する17オクテット（８重）（または136ビット）長であ る。全体のレジスタが0である状態は妥当な状態ではなく、任意の他の状態から も起こらない。回帰関係において非ゼロ要素の特別な数でレジスタ52を更新する
時間は、レジスタ52の長さにかかわりなく一定である。かくして、レジスタ５２
の（より高い位数回帰関係の）付加的な長さはメモリの超過バイトの通常のコス
トで実行され得る。
【００４６】 例示的実施例において、リニア帰還シフトレジスタ52は以下の回帰関係に従っ
て更新される：
【数４】
【００４７】 ここに演算はGF(28)に関して定義され、○はガロア加算器58により表わされた２
つのバイトの排他的OR演算であり、●はガロア乗算器54（図６参照）により表わ
された多項式モジューロ乗算である。例示的実施例において、係数56のモジュー
ロ乗算は上述されたように予め計算された表でバイト表検索を使用して実行され
る。例示的実施例において、多項式モジューロ乗算表は式（３）により定義され
た単純化できない多項式を使用して計算される。式（４）の回帰関係は最大長さ
であるように、少数の非ゼロ係数を持つように選ばれ、その結果使用されるシフ
トレジスタ要素は以下の非線形関数のために使用された要素と異なっている。
【００４８】 例示的実施例において、シフトレジスタ52の直線性を見せかけるため、上述の
２つの技術、即ちどもりおよび非線形関数の使用が使用される。付加的な非線形
技術が利用され、以下に記述される。
【００４９】 例示的実施例において、シフトレジスタ52の乗算要素に非線形演算を行うこと
により非線形が導入される。例示的実施例において、シフトレジスタ52の４つの
要素が非線形である関数を使用して結合される。例示的非線形関数は以下である
：
【数５】
【００５０】 ここにVｎは非線形出力（即ち発生器出力）であり、＋は数学的加算器60により 表わされた加算切り捨てモジューロ256であり、×は加群乗算器62により表わさ れた乗算モジューロ257であり、以下に記述される。例示的実施例において、使 用される４つのバイトはSｎ , Sn+2 , Sn+5 およびSn+12であり、ここにSｎは式
（４）の回帰関係に従ってシーケンスにおいて最も古い計算された要素である。
これらの要素は、レジスタシフトとして、2つの要素が発生器出力の２つの計算 に使用されないように選択される。これらの要素間の対的な距離は別々な値であ
る。例えば、それがレジスタ52を通してシフトされるとき、Sn+12はSn+5 , Sn+2 ともまたSｎとも結合されない。
【００５１】 結果の切り捨てられたモジューロ256で単純なバイト加算がビット間繰り上げ によりGF(28)に非線形を作る。例示的実施例において、レジスタ{(SｎおよびSn+ 5 )および(Sn+2およびSn+12)}の要素の２つの対は、２つの中間結果を生じるため
加算モジューロ256を使用して結合される。しかし、加算モジューロ256は、最小
に重要なビットが入力を繰り上げず、まだ直線的に結合されるので理想ではない
。
【００５２】 処理装置の便宜上計算され得る他の非線形関数は乗算である。しかし、乗算モ
ジューロ256がグループを形成せず、結果が体の内に良く分布されないので、単 一バイトへの通常の乗算の切り捨ては良い結果を生じないであろう。整数モジュ
ーロ1次数257の体の乗算グループが使用され得る。このグループは整数乗算減少
モジューロ257であるグループ演算を有する１から256の範囲の整数からなる。値
０がグループに現れず、値256が現れることに注意せよ。例示的実施例において 、値256は０のバイト値により表わされ得る。
【００５３】 典型的に、プロセスは効率的に乗算指令を遂行できるが、多くは遂行する容量
がないばかりか、効率的に割算または加群指令を遂行できない。かくして、257 によりモジューロ約分が性能隘路を表し得る。しかし、約分モジューロ257は他 の計算モジューロ２ｎを使用して計算され得、ｎ＝８の場合に共通処理装置にお
いて効率的である。１から２16−１の範囲の値X（ここにXは2の8番目位数の演算
数の乗算の結果である）について、約分モジューロ257が以下に計算され得るこ とが示され得る：
【数６】
【００５４】 ここにX257はXの約分モジューロ257であり、X256はXの約分モジューロ256である
。式（６）は16ビット数の約分モジューロ257が８最小重要なビット（X256）か ら８最大重要なビット（X/256）を引算することにより得られ得る。引算の結果 は−255と255の範囲にあり、負であってもよい。もし結果が負なら、257を加え ることにより正しい範囲に調整され得る。代わりの実施例において、約分モジュ
ーロ257は65,536要素、各8ビットワイドを備える検索表で実行され得る。
【００５５】 ２つの中間結果の乗算は利用され得る多くの非線形関数の１つである。ベント
関数またはそれらを結合する前にバイト値を置換するような、他の非線形関数が
また検索表を使用して実行され得る。本発明は非線形出力を生成するためこれら
の種々な非線形関数の使用に向けられる。
【００５６】 例示的実施例において、どもりがまた付加的非線形を導入するために利用され
る。上述のようにリニア帰還シフトレジスタの状態から引き出された非線形出力
はシフトレジスタの状態を再構成するために使用されてもよい。再構成は、発生
器の出力のある状態を表わさず、予測できない方法でそれを選定することにより
より困難に作られ得る。例示的実施例において、非線形出力は、非線形出力の任
意に続くバイトが出力流れに現れるかを決定するために使用される。発生器が開
始されるとき、第1の出力バイトがどもり制御バイトとして使用される。例示的 実施例において、各どもり制御バイトは4対のビットに分割され、最小の重要な 対が最初に使用される。4対の全てが使用されたとき、発生器からの次の非線形 出力バイトが次のどもり制御バイトとして使用され、同様に続く。
【００５７】 各対のどもり制御ビットは４つの値の1つを取り得る。例示的実施例において 、各対値のため行われる動作は表３に表示される。
【表３】
【００５８】 表３に示されるように、例示的実施例において、対値が（０,０）のとき、レ ジスタは一度循環されるが出力は発生されない。レジスタの循環は式（４）に従
って次のシーケンス出力の計算、およびこの新しい要素をレジスタにシフトする
ことを意味する。次のどもり制御対がそれから次に取られるべき動作を決定する
ために使用される。
【００５９】 例示的実施例において、対値が（０,1）であるとき、レジスタは循環され、式
（５）に従って非線形出力が発生される。非線形出力は定数（01101001）2で排 他的ORされ、結果が発生器出力として提供される。レジスタはそれから再び循環
される。図６において、排他的OR機能が排他的ORゲート66により行われ、定数が
バッファー70からどもり制御対を使用しているマルチプレクサ（MUX）64により 選定される。排他的ORゲート66からの出力はスイッチ68に供給され、それは発生
器出力およびどもり制御対の値に従ってどもり制御の出力バイトを供給する。ど
もり制御の出力バイトはバッファー70に供給される。
【００６０】 例示的実施例において、対値が（１,０）であるとき、レジスタは2回循環され
、式（５）に従って発生された非線形出力が発生器出力として提供される。
【００６１】 例示的実施例において、対値が（１,１）であるとき、レジスタは循環され、 非線形出力が式（５）に従って発生される。非線形出力は定数（11000101）2と 排他的ORされ、その結果が発生器出力として提供される。
【００６２】 例示的実施例において、上記ステップで使用された定数は、発生器出力が生成
されるとき、出力のビットの半分が他のどもり制御対により発生された出力に関
して反転されるように選択される。どもり制御対（１,０）について、非線形出 力は定数（00000000）2と排他的ORされることにより観察され得る。かくして、 ３つの定数の何れか間のハミング距離は４である。さらにビット逆転が発生器の
直線性を隠し、発生器出力に基づいた状態を再構成するどんな試みも阻む。
【００６３】 本発明は多重鍵構造を支持する。多重鍵構造を支持する流れ解読鍵は、データ
が誤差またはシーケンス外に受信されるかもしれないフレームに伝送される無線
通信システムに特に有用である。例示的に2重鍵構造が以下に記述される。
【００６４】 例示的実施例において、１つの秘密鍵が発生器を初期化するために使用される
。秘密鍵は、発生器にシーケンスにおける予測できない跳躍を取らせるために使
用される。例示的実施例において、秘密鍵は４からｋ−１バイト（または位数17
の例示的回帰関係について32から128ビット）の長さを持つ。４バイトより少な い秘密鍵は、初期ランダム化が十分でないかもしれないので好ましくない。ｋ−
１より大きい秘密鍵はまた利用され得るが冗長であり、鍵の値が現在の限界とし
て起り得ない状態である、レジスタに全部０を設定させないように注意が取られ
るべきである。
【００６５】 本発明の例示的秘密鍵初期化処理の流れ図を図７に示す。プロセスはブロック
110で開始する。ブロック112において、シフトレジスタの状態が最初にフィボナ
ッチ数モジューロ256で初期化される。かくして、要素S0 ,S1 ,S2 ,S3 ,S４,S５ …はそれぞれ１, 1 , 2 ,3 ,5 ,8 …で初期化される。フィボナッチ数が使用さ れるけれども、ガロア拡大体に関連した直線でない非ゼロ数の如何なる組もレジ
スタを初期化するために使用され得る。これらの数は、レジスタの状態を再構成
するために使用され得る直線関係を利用可能に持つべきではない。
【００６６】 次にブロック114でループ索引ｎが０に設定される。秘密鍵初期化プロセスは それからループに入る。ループの最初のステップにおいて、ブロック116で鍵物 質の最初の使用されないバイトがSｎに加えられる。鍵物質の加算は発生器にシ ーケンスにおける予測できない跳躍とらせる。ブロック118で、ブロック116にお
いて使用されたバイトが除去されるように鍵が1バイトだけシフトされる。ブロ ック120で、レジスタが循環される。ブロック116および120の組合せは以下の計 算を効率的に行う：
【数７】
【００６７】 ここにKは鍵物質の最初の使用されないバイトである。ループ索引ｎはブロック1
22で増加される。ブロック124で、全ての鍵物質が使用されたか否かの決定が作 られる。もし答えがいいえであるなら、プロセスはブロック116に戻る。他のと きプロセスはブロック126に続く。
【００６８】 例示的実施例において、ブロック126で鍵の長さがSｎに加えられる。鍵の長さ
の加算は発生器にシーケンスの加算跳躍を取らせる。プロセスはそれから第2の ループに入る。第2のループの第1ステップ、ブロック128において、レジスタが 循環される。ブロック130でループ索引ｎが増加され、ブロック132で発生器の位
数ｋに対して比較される。もしｎがｋに等しくないなら、プロセスはブロック12
8に戻る。他方、もしｎがｋに等しいなら、プロセスはブロック134に続き、発生
器の状態が保護される。それからプロセスはブロック136で終わる。
【００６９】 秘密鍵に加えて、2番目の鍵がまた本発明において使用される。2番目の鍵は秘
密に考慮されないが、例示的無線電話システムにおいてデータの各フレームの1 つしかない解読鍵を発生するために使用される。これは削除された、またはフレ
ームのシーケンス外が情報の流れを分裂させないことを確保する。例示的実施例
において、流れ解読鍵がフレーム鍵と呼ばれるパーフレーム鍵を４−８重の合図
されない整数の形で受け入れる。パーフレーム初期化は上記秘密鍵初期化に似て
いるが、データの各フレームのために行われる。もし流れ解読鍵の使用が、パー
フレーム鍵情報の利用、例えばファイルを信頼できるリンクに転送するために必
要であるようなら、パーフレーム初期化プロセスは省略され得る。
【００７０】 フレーム鍵を有するパーフレーム初期化処理の流れ図が図８に示される。プロ
セスはブロック210で開始する。例示的実施例において、ブロック212で、発生器
の状態が前述されたように秘密鍵初期化プロセスから保護された状態で初期化さ
れる。次に、ブロック214でループ索引ｎが０に設定される。そこでパーフレー ム初期化プロセスはループに入る。ループの最初のステップ、ブロック216でフ レーム鍵の最小の重要なバイトがモジューロ256をSｎに加算される。フレーム鍵
は、ブロック216で使用された３つの最小の重要なビットが削除されるように、 ブロック218で３ビットだけシフトされる。それからレジスタはブロック220で循
環される。例示的実施例において、ループ索引ｎはブロック222で増加され、ブ ロック224で11に対して比較される。ブロック224で使用された値11は、フレーム
鍵として使用された32ビットに、かつフレーム鍵がその時点で3ビットシフトさ れたことに対応する。フレーム鍵の異なった選択およびその時点でシフトされた
ビットの異なる数はブロック224で使用された異なる比較値をもたらし得る。も しｎが11に等しくないなら、プロセスはブロック216に戻る。他方、もしｎが11 に等しいなら、プロセスはブロック226に続き、レジスタは再び循環される。ブ ロック228でループ索引ｎが増加され、ブロック230で2kと比較される。もしｎが
2kに等しくないなら、プロセスはブロック226に戻る。他方もしｎが2kに等しい なら、プロセスはブロック232で終わる。
【００７１】 本発明は256要素を有する例示的ガロア有限体について記述された。要素のサ イズが、要素を取扱うために使用される処理装置および/またはシフトレジスタ を実行するために使用されるメモリのバイトまたは語サイズに合致するように、
異なった有限体がまた利用され得、他の利点を有する。かくして、２つの要素以
上を有する種々の有限体が利用され得、本発明の範囲内である。
【００７２】 上に示された例は回帰関係の直線性を隠すため種々の非線形プロセスを利用し
た。異なった非線形プロセス、または上述された非線形プロセスおよび他の非線
形プロセスの異なった組み合わせを利用している他の発生器が設計され得る。か
くして、非線形出力を発生するための種々の非線形プロセスの使用が期待され得
、本発明の範囲内である。
【００７３】 上に示された例は、位数17を有しかつ式（４）により定義された回帰関係を利
用した。他の位数を有する回帰関係がまた発生され得、本発明の範囲内である。
さらに、与えられた位数について種々の回帰関係が発生され得、本発明の範囲内
である。本発明において、最大長回帰関係が最適結果のために好ましい。
【００７４】 好ましい実施例の上記記述は、技術に熟練した如何なる人にも本発明を作りま
たは使用することを可能にするように提供された。これらの実施例に対する種々
の修正が技術に熟練した者に既に明らかであり、ここに定義された基本的原理は
発明の才能の使用なく他の実施例に適用されるかもしれない。かくして本発明は
ここに示された実施例に限定されることを意図されず、ここに開示された原理お
よび新規な特徴を構成する最も広い範囲に従うべきである。
【図面の簡単な説明】
【図１】 回帰関係の例示的手段のブロック図。
【図２】 処理装置を利用する流れ解読鍵発生器の例示的ブロック図。
【図３】 時間ｎにおける循環バッファーの内容を示す図。
【図４】 時間ｎ＋１における循環バッファーの内容を示す図。
【図５】 滑り窓の内容を示す図。
【図６】 本発明の例示的流れ解読鍵発生器のブロック図。
【図７】 本発明の例示的秘密鍵初期化処理の流れ図。
【図８】 本発明の例示的パーフレーム初期化処理の流れ図。
【符号の説明】
12…レジスタ、14…ガロア拡大体乗算器、16…ガロア拡大体加算器、20…制御 装置、22…処理装置、24…メモリ要素、24a、32a、32b…循環バッファー、24b… 滑り窓、30、34…ポインタ、52…リニア帰還シフトレジスタ、54…ガロア乗算器 、56…係数、58…ガロア加算器、60…加算器、62…加群乗算器、64…マルチプレ クサ、66…排他的ORゲート、68…スイッチ、70…バッファー。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ， ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，Ｄ Ｋ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＨＲ ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ， ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，Ｌ Ｖ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ， ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，Ｕ Ｚ，ＶＮ，ＹＵ，ＺＷ Ｆターム(参考） 5J104 AA16 EA04 EA27 NA02 NA23 PA02 5K067 BB04 CC10 HH36 KK13 KK15

Claims (35)

    【特許請求の範囲】
  1. 【請求項１】 １より大きい位数を有する有限体を選択し、 前記有限体に関して回帰関係を選択し、 少なくとも1つの非線形プロセスを選択し、 前記回帰関係および前記非線形プロセスに従って流れ解読鍵を計算することを
    含む流れ解読鍵を発生する方法。
  2. 【請求項２】 前記有限体が前記流れ解読鍵を計算するために使用される処
    理装置の語サイズに基づいて選択される請求項１の方法。
  3. 【請求項３】 前記有限体が256要素を含んでいるガロア拡大体である請求 項１の方法。
  4. 【請求項４】 前記回帰関係が最大長である請求項１の方法。
  5. 【請求項５】 前記回帰関係が17の位数を有する請求項１の方法。
  6. 【請求項６】 前記回帰関係がリニア帰還シフトレジスタで実行される請求
    項１の方法。
  7. 【請求項７】 前記リニア帰還シフトレジスタが循環バッファーで実行され
    る請求項６の方法。
  8. 【請求項８】 前記リニア帰還シフトレジスタが滑り窓で実行される請求項
    ６の方法。
  9. 【請求項９】 前記少なくとも１つの非線形プロセスが前記回帰関係を実行
    するために使用されるシフトレジスタのどもりを含む請求項１の方法。
  10. 【請求項１０】 前記どもりが前記流れ解読鍵に従って行われる請求項９の
    方法。
  11. 【請求項１１】 前記少なくとも１つの非線形プロセスが前記発生器の状態
    の非線形関数を含む請求項１の方法。
  12. 【請求項１２】 前記少なくとも１つの非線形プロセスが前記流れ解読鍵の
    選択されたビットのビット逆転を含む請求項１の方法。
  13. 【請求項１３】 前記ビット逆転が前記流れ解読鍵のビットの半分を逆転す
    るために選ばれたハミング距離を有する一組の定数に従って行われる請求項12の
    方法。
  14. 【請求項１４】 前記計算するステップが体乗算およびモジューロ加算を含
    む請求項１の方法。
  15. 【請求項１５】 前記体乗算の結果が素数の加群により減少される請求項14
    の方法。
  16. 【請求項１６】 前記素数が257である請求項15の方法。
  17. 【請求項１７】 前記体乗算が検索表で行われる請求項14の方法。
  18. 【請求項１８】 前記検索表が予め計算されかつメモリ要素に記憶される請
    求項17の方法。
  19. 【請求項１９】 前記体乗算が、 ２つの演算数の各々の対数値の表を検索し、 結合された対数値を得るために前記２つの演算数の対数値をモジューロ加算し
    、 前記結合された対数値の指数値の表を検索することにより行われる請求項14の
    方法。
  20. 【請求項２０】 秘密鍵を有する前記発生器を初期化するステップをさらに
    含んでいる請求項１の方法。
  21. 【請求項２１】 前記初期化するステップが、 前記秘密鍵の最小重要バイトを前記回帰関係に加算し、 前記秘密鍵を1バイトだけシフトし、 前記秘密鍵における全てのバイトが前記回帰関係に加算されるまで前記加算ス
    テップおよび前記シフトステップを繰り返すステップを含む請求項20の方法。
  22. 【請求項２２】 前記秘密鍵の長さが前記回帰関係の位数より少ない請求項
    20の方法。
  23. 【請求項２３】 パーフレーム鍵を有する前記発生器を初期化するステップ
    をさらに含む請求項20の方法。
  24. 【請求項２４】 前記パーフレーム鍵を有する前記発生器を初期化するステ
    ップが、 前記パーフレーム鍵の最小重要バイトを前記回帰関係に加算し、 前記パーフレーム鍵を3ビットだけシフトし、 前記パーフレーム鍵における全てのバイトが前記回帰関係に加算されるまで前
    記加算ステップおよび前記シフトステップを繰り返すステップを含む請求項23の
    方法。
  25. 【請求項２５】 前記パーフレーム鍵の長さが４の8重長である請求項23の 方法。
  26. 【請求項２６】 前記パーフレーム鍵を有する前記発生器を初期化するステ
    ップが各データフレームについて行われる請求項23の方法。
  27. 【請求項２７】 回帰関係および少なくとも１つの非線形プロセスを実行す
    る指令を受ける処理装置を含み、前記処理装置が前記指令に従って要素の乗算を
    行う流れ解読鍵を発生する装置。
  28. 【請求項２８】 前記回帰関係が１より大きい位数を有する有限体に関して
    定義される請求項27の装置。
  29. 【請求項２９】 前記有限体が前記処理装置の語サイズに基づいて選択され
    る請求項28の装置。
  30. 【請求項３０】 前記有限体が256要素を含んでいるガロア拡大体である請 求項28の装置。
  31. 【請求項３１】 前記回帰関係が最大長である請求項27の装置。
  32. 【請求項３２】 前記回帰関係が17の位数を有する請求項27の装置。
  33. 【請求項３３】 前記回帰関係がリニア帰還シフトレジスタで実行される請
    求項27の装置。
  34. 【請求項３４】 前記リニア帰還シフトレジスタが循環バッファーで実行さ
    れる請求項33の装置。
  35. 【請求項３５】 前記リニア帰還シフトレジスタが滑り窓で実行される請求
    項33の装置。
JP2000513383A 1997-09-22 1998-09-22 暗号流れ解読鍵を発生する方法および装置 Withdrawn JP2001517897A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/934,582 US6510228B2 (en) 1997-09-22 1997-09-22 Method and apparatus for generating encryption stream ciphers
US08/934,582 1997-09-22
PCT/US1998/019804 WO1999016208A2 (en) 1997-09-22 1998-09-22 Method and apparatus for generating encryption stream ciphers

Publications (1)

Publication Number Publication Date
JP2001517897A true JP2001517897A (ja) 2001-10-09

Family

ID=25465758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000513383A Withdrawn JP2001517897A (ja) 1997-09-22 1998-09-22 暗号流れ解読鍵を発生する方法および装置

Country Status (8)

Country Link
US (1) US6510228B2 (ja)
EP (1) EP1018238A2 (ja)
JP (1) JP2001517897A (ja)
KR (1) KR20010023985A (ja)
CN (1) CN1302497A (ja)
AR (2) AR016657A1 (ja)
AU (1) AU1994799A (ja)
WO (1) WO1999016208A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001160759A (ja) * 1999-09-14 2001-06-12 Quantum Corp 複数シンボルのランダマイザシーケンスを作成するためのシステムおよび方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6252958B1 (en) * 1997-09-22 2001-06-26 Qualcomm Incorporated Method and apparatus for generating encryption stream ciphers
US6490357B1 (en) * 1998-08-28 2002-12-03 Qualcomm Incorporated Method and apparatus for generating encryption stream ciphers
NL1012581C2 (nl) * 1999-07-13 2001-01-16 Koninkl Kpn Nv Werkwijze voor het beschermen van een draagbare kaart.
US6771776B1 (en) * 1999-11-11 2004-08-03 Qualcomm Incorporated Method and apparatus for re-synchronization of a stream cipher during handoff
US6961427B1 (en) * 1999-11-23 2005-11-01 General Instrument Corporation Methods and apparatus for keystream generation
DK1686720T3 (da) * 2000-03-09 2009-07-20 Mitsubishi Electric Corp Blokkrypteringsanordning og blokkrypteringsfremgangsmåde, der indbefatter planlægning af en nögle med variabel længde
AU2001263028A1 (en) * 2000-05-09 2001-11-20 Northeastern University Stream-cipher method and apparatus
US7003106B2 (en) * 2000-08-04 2006-02-21 Innomedia, Pte, Ltd Efficient method for multiplication over galois fields
US6678707B1 (en) 2000-10-30 2004-01-13 Hewlett-Packard Development Company, L.P. Generation of cryptographically strong random numbers using MISRs
DE10061315A1 (de) * 2000-12-08 2002-06-13 T Mobile Deutschland Gmbh Verfahren und Vorrichtung zum Erzeugen einer Pseudozufallsfolge
CA2330166A1 (en) * 2000-12-29 2002-06-29 Nortel Networks Limited Data encryption using stateless confusion generators
ITMI20011938A1 (it) * 2001-09-17 2003-03-17 Cit Alcatel Metodo per criptare un flusso di dati
US6832231B1 (en) * 2001-09-28 2004-12-14 Lattice Semiconductor Corp. Multiple width random number generation
AT412747B (de) 2002-03-05 2005-06-27 Rene-Michael Mag Cordes Codegenerator und vorrichtung zur synchronen oder asynchronen sowie permanenten identifikation oder ver- und endschlüsselung von daten beliebiger länge
US7346160B2 (en) * 2003-04-23 2008-03-18 Michaelsen David L Randomization-based encryption apparatus and method
JP3959076B2 (ja) * 2003-06-16 2007-08-15 三星電子株式会社 有限体の二乗演算方法及び二乗演算装置
US20110064214A1 (en) * 2003-09-09 2011-03-17 Ternarylogic Llc Methods and Apparatus in Alternate Finite Field Based Coders and Decoders
US8577026B2 (en) 2010-12-29 2013-11-05 Ternarylogic Llc Methods and apparatus in alternate finite field based coders and decoders
US7505589B2 (en) * 2003-09-09 2009-03-17 Temarylogic, Llc Ternary and higher multi-value digital scramblers/descramblers
US7257225B2 (en) * 2003-12-29 2007-08-14 American Express Travel Related Services Company, Inc. System and method for high speed reversible data encryption
US8364977B2 (en) * 2004-02-25 2013-01-29 Ternarylogic Llc Methods and systems for processing of n-state symbols with XOR and EQUALITY binary functions
ATE487178T1 (de) 2004-08-02 2010-11-15 France Telecom Erzeugung einer pseudozufälligen datensequenz
EP1851899A1 (fr) 2005-02-14 2007-11-07 France Telecom S.A. Procede systeme et dispositif de generation d'une sequence de donnees pseudo aleatoire
US20070127431A1 (en) * 2005-11-11 2007-06-07 Samsung Electronics Co., Ltd. Method and apparatus for generating pseudorandom binary sequence in communication system using linear feedback shift register
KR100656404B1 (ko) * 2005-11-26 2006-12-11 한국전자통신연구원 교환 가능한 선형함수를 이용한 키 설정 방법 및 그 시스템
CN101216868A (zh) * 2007-01-05 2008-07-09 李树德 一种应用混沌密码流加密的方法和系统
US8345873B2 (en) * 2007-04-04 2013-01-01 Ternarylogic Llc Methods and systems for N-state signal processing with binary devices
CN102176693A (zh) * 2011-03-04 2011-09-07 南京航空航天大学 非线性循环移位寄存器
US8677150B2 (en) 2012-02-01 2014-03-18 Intel Mobile Communications GmbH Low-power multi-standard cryptography processing units with common flip-flop/register banks
ZA202004225B (en) 2019-07-11 2023-07-26 Entersekt International Ltd System and method for secure input at a remote service
CN110443053B (zh) * 2019-07-31 2023-03-14 四川效率源信息安全技术股份有限公司 一种基于密钥循环表及映射表的密钥生成方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3700806A (en) * 1967-09-18 1972-10-24 Csf Key generators for cryptographic devices
JPS508907B1 (ja) * 1970-07-08 1975-04-08
US3751648A (en) * 1971-12-01 1973-08-07 Communications Satellite Corp Generalized shift register pulse sequence generator
US4418425A (en) * 1981-08-31 1983-11-29 Ibm Corporation Encryption using destination addresses in a TDMA satellite communications network
US4484027A (en) 1981-11-19 1984-11-20 Communications Satellite Corporation Security system for SSTV encryption
US4597083A (en) * 1984-04-06 1986-06-24 Ampex Corporation Error detection and correction in digital communication systems
US4769818A (en) * 1984-05-30 1988-09-06 Canadian Patents And Development Limited-Societe Canadienne Des Brevets Et D'exploitation Limitee Method and apparatus for coding digital data to permit correction of one or two incorrect data packets (bytes)
US4617676A (en) 1984-09-04 1986-10-14 At&T Bell Laboratories Predictive communication system filtering arrangement
US4901307A (en) * 1986-10-17 1990-02-13 Qualcomm, Inc. Spread spectrum multiple access communication system using satellite or terrestrial repeaters
US4875211A (en) * 1986-12-10 1989-10-17 Matsushita Electric Industrial Co., Ltd. Galois field arithmetic logic unit
US5020060A (en) * 1987-06-30 1991-05-28 Matsushita Electric Industrial Co., Ltd. Error code correction device having a galois arithmetic unit
US5440570A (en) * 1990-03-27 1995-08-08 National Science Council Real-time binary BCH decoder
US5103459B1 (en) * 1990-06-25 1999-07-06 Qualcomm Inc System and method for generating signal waveforms in a cdma cellular telephone system
US5097499A (en) 1990-08-22 1992-03-17 At&T Bell Laboratories Autonomous registration overload control for cellular mobile radio systems
US5343481A (en) * 1991-01-07 1994-08-30 Kraft Clifford H BCH error-location polynomial decoder
EP0496157A3 (en) * 1991-01-22 1992-08-12 International Business Machines Corporation Apparatus and method for decoding linear algebraic codes
US5153919A (en) 1991-09-13 1992-10-06 At&T Bell Laboratories Service provision authentication protocol
US5172414A (en) 1991-09-13 1992-12-15 At&T Bell Laboratories Speech and control message encrypton in cellular radio
US5204902A (en) 1991-09-13 1993-04-20 At&T Bell Laboratories Cellular telephony authentication arrangement
US5414719A (en) * 1992-04-24 1995-05-09 Sharp Kabushiki Kaisha Operating circuit for galois field
US5349611A (en) * 1992-11-13 1994-09-20 Ampex Systems Corporation Recovering synchronization in a data stream
ATE200169T1 (de) * 1992-12-30 2001-04-15 Telstra Corp Ltd Verfahren und einrichtung zur erzeugung einer chiffriersequenz
US5365588A (en) * 1993-03-12 1994-11-15 Hughes Aircraft Company High speed encryption system and method
US5454039A (en) * 1993-12-06 1995-09-26 International Business Machines Corporation Software-efficient pseudorandom function and the use thereof for encryption
JP3415693B2 (ja) * 1993-12-23 2003-06-09 ノキア モービル フォーンズ リミテッド インターリーブプロセス
US5745522A (en) * 1995-11-09 1998-04-28 General Instrument Corporation Of Delaware Randomizer for byte-wise scrambling of data
US5943248A (en) * 1997-01-17 1999-08-24 Picturetel Corporation w-bit non-linear combiner for pseudo-random number generation
US5910907A (en) * 1997-02-20 1999-06-08 C.K. Chen Shift register based pseudorandom number generator
US6009135A (en) * 1997-10-10 1999-12-28 Interdigtal Technology Corporation Method and apparatus for generating a stream cipher

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001160759A (ja) * 1999-09-14 2001-06-12 Quantum Corp 複数シンボルのランダマイザシーケンスを作成するためのシステムおよび方法

Also Published As

Publication number Publication date
US20020015493A1 (en) 2002-02-07
AR013725A1 (es) 2001-01-10
KR20010023985A (ko) 2001-03-26
WO1999016208A3 (en) 1999-06-17
AU1994799A (en) 1999-04-12
EP1018238A2 (en) 2000-07-12
WO1999016208A2 (en) 1999-04-01
US6510228B2 (en) 2003-01-21
AR016657A1 (es) 2001-07-25
CN1302497A (zh) 2001-07-04

Similar Documents

Publication Publication Date Title
JP2001517897A (ja) 暗号流れ解読鍵を発生する方法および装置
JP2001522167A (ja) 暗号化ストリーム暗号を生成させる方法および装置
US6560338B1 (en) Limiting delays associated with the generation of encryption stream ciphers
US6490357B1 (en) Method and apparatus for generating encryption stream ciphers
AU2005200388B2 (en) Stream cipher design with revolving buffers
JP5011264B2 (ja) セキュリティ強化のための転置データ変換
US8666062B2 (en) Method and apparatus for performing finite field calculations
JP4608319B2 (ja) 複数鍵を用いたストリーム暗号の生成方法
US7826613B2 (en) Stream cipher cryptographic system and method
AU1132199A (en) A non-deterministic public key encryption system
US6909785B1 (en) Method and apparatus for efficient irregular synchronization of a stream cipher
US8122075B2 (en) Pseudorandom number generator and encryption device using the same
JPH11109859A (ja) 擬似乱数発生方法および装置
Chou McBits revisited: toward a fast constant-time code-based KEM
JPH0990870A (ja) 基本変換方法、暗号化方法、基本変換回路および暗号装置
CN113162756B (zh) 一种基于查表的sm4算法实现方法和装置

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20040903