JP2001516970A - 高性能集積回路の相互接続製造の方法及び装置 - Google Patents

高性能集積回路の相互接続製造の方法及び装置

Info

Publication number
JP2001516970A
JP2001516970A JP2000512243A JP2000512243A JP2001516970A JP 2001516970 A JP2001516970 A JP 2001516970A JP 2000512243 A JP2000512243 A JP 2000512243A JP 2000512243 A JP2000512243 A JP 2000512243A JP 2001516970 A JP2001516970 A JP 2001516970A
Authority
JP
Japan
Prior art keywords
layer
copper
tin
depositing
interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000512243A
Other languages
English (en)
Inventor
モスレヒ、メールダド、エム
Original Assignee
シーブイシー プロダクツ、インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シーブイシー プロダクツ、インコーポレイテッド filed Critical シーブイシー プロダクツ、インコーポレイテッド
Publication of JP2001516970A publication Critical patent/JP2001516970A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 集積回路に多層相互接続を製造する方法と装置が開示される。ライナ／バーリア層（１７２）と導電性層（１７４）が絶縁層の溝と孔を充たすように堆積される。ついで全体的に平坦にされた処分可能な層（１７６）が前記導電性層（１７４）の上に形成される。これら層は実質的に同様の材料除去割合で除去され、両方の層が前記溝と孔を充たしている前記導電性層の材料を除いて除去されたときに除去が停止される。１つの実施例において、導電性層（１７４）は銅の層であり、前記全体的に平坦にされた処分可能な層（１７６）はすず、またはすずの合金であり、その形成は堆積、溶融と再固体化を含む。さらに、除去はイオンビームエッチングにより実行され、ウエファ表面の反射率の実時間測定に基づいて停止される。

Description

【発明の詳細な説明】
【０００１】 （発明の属する技術分野） 本発明は一般に半導体集積回路製造の分野に関し、なお詳細には高性能半導体
チップの多層相互接続製造の方法及び装置に関する。
【０００２】 （発明の背景） シリコンウエファのような半導体基板上に組み立てられた集積回路は代表的に
接点により、またはプラッグにより相互接続され、絶縁層により隔離された多重
金属層をもち、この金属層はシリコン（またはＧａＡｓのような他の半導体材料
）の基板上に形成された装置間の電気接続を与える。これらチップ上相互接続は
単結晶集積回路チップ上に形成されたトランジスタ及び／または他の能動的／受
動的装置の間の信号伝達路を提供する。従来のシリコン集積回路において、多層
チップ上相互接続は代表的に導電体としてアルミニウム（またはＡｌ／０．５％
Ｃｕのようなアルミニウム合金）を、また層間／金属間絶縁材として２酸化シリ
コンまたは他の低誘電率の誘電体材料（例えば有機低−ｋ材料またはフッ化酸化
シリコン（fluorinated silicon oxide）すなわちＳｉxＯyＦzのような無機低−
ｋ材料）を使用している。
【０００３】 通常、多層相互接続製造の処理の流れはトランジスタ製造処理の流れの完了後
（しばしばラインの前端（Front-End-of-the Line）またはＦＥＯＬと呼ばれる ）に開始する。従来のシリコン集積回路（ＩＣｓ）はしばしばタングステンプラ
ッグまたはアルミニウムプラッグを用いて、アルミニウム（またはＡｌ／０．５
％Ｃｕのようなアルミニウム合金）の金属相互接続線と共に金属相互接続の異な
る層の間の電気的接続を形成するために導電性通路プラッグ（conductive via p
lugs）を形成している。
【０００４】 （発明の概要） 本発明により、従来の相互接続製造処理の流れよりも優れた利点を提供する高
性能の相互接続製造の改良された方法と装置が開示される。
【０００５】 本発明の１つの態様によれば、半導体集積回路に相互接続を製造する方法が
提供される。絶縁層に導線のための溝が形成され、下層の導電性金属層にプラッ
グを接続するため絶縁層に孔が形成される。ついで、第１の導電層が前記絶縁層
（または絶縁層の上に設けられたグルー／バーリア層）の上に前記溝及び通路を
満たすように形成される。次に、全体的に平坦にされた層が前記第１の導電性層
の上に形成される。前記全体的に平坦な層及び前記第１の導電層の少なくとも１
部が除去され、この除去は両方の層が、前記溝と孔を充たしている前記第１の導
電性の層の材料を除いて除去されたとき停止される。１つの実施例において、前
記第１の導電性の層は銅の層であり、前記全体的に平坦な層はすずの層またはす
ずを含んだ合金である。さらに１つの実施例において、前記除去の処理はイオン
ビームエッチング処理により実施され、集積回路の表面の反射率の実時間測定に
基づいて終了される。
【０００６】 本発明の他の態様によれば、単一ダマシンまたは２重ダマシン構造（single-d
amascene or dual-damascene structures）を形成するように集積回路から導電 性層を除去する方法が開示される。この方法は、処理されるウエファの表面から
導電性層を除去すること、全体的に平坦な表面に埋め込まれたパターン状の相互
接続線及びプラッグを形成することを含む。全体的に平坦にされる処分可能（di
sposable) な層と導電性層を除去する間ウエファの表面の反射率が測定される。
前記処分可能層と導電性層の除去は表面反射率がある変移（transition）を通過
して目標の終点値に適合したとき終了される。１つの実施例において、前記目標
の終点値は表面反射率の各種の値の間の複数の期待される変移を通過した後現れ
る。
【０００７】 本発明の更に別の態様において、集積回路上に高性能の相互接続製造装置が開
示される。この装置は、工具群中央のウエファ取扱器（cluster tool central w
afer handler）、真空負荷固定室（vacuum load lock chamber）及び好ましくは
洗浄処理モジュール（cleaning process module）を含む。この装置はまた、導 電性のライナ／バーリア層を形成するための第２の堆積処理モジュール、導電性
相互接続金属層を形成するための第３の堆積処理モジュール、及び全体的に平坦
な処分可能材料の層を形成するための第４の堆積処理モジュールを含む。本装置
はさらに、前記処分可能材料の層及び前記導電性相互接続金属層の少なくとも１
部を除去するエッチング処理モジュールを含む。１つの実施例において、前記負
荷固定室と全ての前記処理モジュールは工具群台座に取り付けられる。多重工具
群（multiple cluster tools）または多重独立スタンド工具（multiple stand-a
lone tools）もまた選択可能である。
【０００８】 本発明の技術的利点は、金属の化学−機械研磨（ＣＭＰ）を必要とせず、集中
可能な（clusterable）処理の流れを用いて埋め込まれた高性能相互接続（銅等 を用いた）を形成することである。さらに、本発明の方法論及び処理の流れは、
比較的高価なＣＭＰ処理を必要とせずに全体的に平坦な集積回路表面の形成が可
能となる。全体的に平坦なチップ表面は進歩した集積回路の高い製造歩留りにと
って本質的に必要なことである（これは特に、進歩した光学的印刷工具の比較的
厳しい焦点深度に対する要求による）。
【０００９】 本発明の他の技術的利点は湿性処理を使用しないことによる、従来の銅の相互
接続製造処理におけるＣＭＰ処理に関連して重要な廃棄物の発生と処分の問題の
消滅である。これは金属化処理の流れのために、改良された環境的強化と所有（
ownership）に対するコストの低下となる。
【００１０】 さらに、本発明の他の技術的利点は相互接続処理の流れの工具群の実現による
製造サイクル時間の減少である。 さらに別の技術的利点は以下の説明、図面、及び請求項から明らかになるであ
ろう。
【００１１】 本発明のさらに完全な理解とその利点は、添付図面を参照した以下の説明によ
り明らかになるであろう。添付図面において、同様な要素は同じ参照数字により
示される。
【００１２】 （発明の詳細な説明） 多層相互接続の従来の形成 図１は、シリコン集積回路上にタングステンプラッグを用いて多層アルミニウ
ム相互接続を製造するための従来の処理の流れのフローチャートである。図示の
ように、ステップ１０において、シリコンウエファ上のトランジスタ（及び他の
装置）の製造処理が完了する（ラインの前端（ＦＥＯＬ））。ステップ１２にお
いて、層間誘電体（ＩＬＤ）材料が通常プラズマ強化化学蒸着（plasma-enhance
d chemical-vapor deposition）（ＰＥＣＶＤ）または熱化学蒸着（thermal che
mical-vapor deposition）（ＣＶＤ）処理により堆積される。ステップ１４にお
いて、化学−機械研磨（chemical-mechanical polishing）（ＣＭＰ）を用いて 、誘電体層が全体的に平坦にされる。ステップ１６において、追加の層間誘電体
（interlevel dielectric）（ＩＬＤ）が堆積されて（熱ＣＶＤまたはＰＥＣＶ Ｄにより）、望ましい厚みを達成する。ステップ１８において、相互接続孔がマ
イクロリソグラフィパターン形成と反応性イオンエッチング（reactive ion etc
h）（ＲＩＥ）のような異方性エッチングにより形成される。ついでステップ２ ０において、ライナ／バーリア層が例えばコリメートされた物理蒸着（collimat
ed physical-vapor deposition）（ＰＶＤ）処理により堆積される。この層は拡
散バーリア及び接着層の両者の役目をなす。
【００１３】 ステップ２２において、タングステン接続プラッグ（すなわち、金属−１とト
ランジスタのゲート及びソース／ドレイン接合のような集積回路装置との間の接
続のための）がタングステンの化学蒸着（ＣＶＤ）及びその後の化学−機械研磨
（ＣＭＰ）により形成される。ついでステップ２４において、第１の金属層がア
ルミニウム合金（例えば、Ａｌ／０．５％Ｃｕ）のスパッタ堆積により堆積され
る。ステップ２６において、金属相互接続線がマイクロリソグラフィとＲＩＥ処
理のような金属エッチングにより形成される。ステップ２８において、層間（ま
たは金属間）誘電体（ＩＬＤ）がプラズマ強化ＣＶＤ（ＰＥＣＶＤ）またはスピ
ン−オン誘電体形成（spin-on dielectric formation）のような適当な堆積処理
により堆積される。この誘電体層はついでステップ３０において、化学−機械研
磨（ＣＭＰ）及びそれに続くＣＭＰ後の洗浄を用いて全体的に平坦にされる。つ
いでステップ３２において、望みのＩＬＤ厚さを得るため追加の誘電体層が堆積
される。
【００１４】 ステップ３４において（第１の金属層と第２の金属層の間の接続のための）通
路孔の形成のため、マイクロリソグラフィパターン形成ステップと反応性イオン
エッチング（ＲＩＥ）ステップが実行される。ステップ３６において、ライナ／
バーリア層がコリメートされたＰＶＤ処理またはＭＯＣＶＤ処理により堆積され
、ステップ３８において、通路用タングステンプラッグがタングステンの化学蒸
着（ＣＶＤ）及びそれに続く金属の化学−機械研磨により形成される。ついでス
テップ４０において、アルミニウム合金（例えばＡｌ／０．５％Ｃｕ）のスパッ
タ堆積により第２の金属層が堆積される。ステップ４２において、金属相互接続
がマイクロリソグラフィパターン形成及び金属の反応性イオンエッチング（ＲＩ
Ｅ）により形成される。ステップ４４により、もし金属相互接続の層数を増加し
たいときは、ステップ２８に始まる処理の流れを繰り返す。その必要のないとき
は、処理はステップ４６に続き、プラズマ強化化学蒸着（ＰＥＣＶＤ）により不
動態化被膜（passivation overlayer）を堆積する。ついでステップ４８におい て、マイクロリソグラフィパターン形成と誘電体エッチングにより接続パッド孔
（bonding pad openings）が形成される。ついでステップ５０で、チップ包装が
行われ最終の集積回路製品が形成される。
【００１５】 図１の相互接続処理の流れは、誘電体化学−機械研磨（ＣＭＰ）を用いて全体
的に平坦な層間／金属間誘電体表面を形成し、それに続いてプラッグ及び相互接
続層を形成している。全体的に平坦な表面はマイクロリソグラフィパターン形成
処理の制御を容易にし、かつ０、２５μｍ技術及びそれ以上のものが基本的に必
要である。さらに、全体的に平坦にする処理は代表的に全体のチップ製造歩留り
を改良し、多数の相互接続層をもった多層相互接続の製造を可能にする。
【００１６】 図１と対象的に、ある種の半導体製造技術においては（接続及び通路のため）
導電性層間／金属間プラッグを形成するためタングステンに代えてアルミニウム
（またはＡｌ／０．５％ＣｕのようなＡｌの合金）を用いる。この方法はアルミ
ニウムリフロースパッタリング処理またはＰＶＤリフローを用いて、あまり複雑
でない相互接続製造処理の流れ、改良された相互接続の信頼性、改良された相互
接続性能（低抵抗プラッグによる）、及び改良された製造歩留りを与えるであろ
う。リフロースパッタリング（物理−蒸着リフローまたはＰＶＤリフロー）処理
は、多数の処理ステップと相互接続形成（タングステン堆積、タングステンのＣ
ＭＰ，ＣＭＰ後の洗浄、ライナ／バーリア層堆積、及びアルミニウムまたはアル
ミニウム合金の金属堆積）を結合してＰＶＤリフローによる１つの単一の金属堆
積ステップとし、このようにして重要な処理の簡易化が得られる。別の方法とし
て、Ａｌの金属−有機化学蒸着（ＭＯＣＶＤ）によりアルミニウムプラッグを形
成し、それに続くＰＶＤ及びＡｌ／０．５％Ｃｕにより相互接続線を形成しても
よい。
【００１７】 銅相互接続形成の従来の方法 ０．３５μｍ技術モード以上に、マイクロプロセッサのような進歩した高性能
論理チップの速度性能は従来の相互接続システムの束縛（すなわち相互接続の“
ＲＣ”伝搬遅延、漏話雑音、及び／又は信号ばらつき）により制限される。従っ
て、主回路のアルミニウム／２酸化シリコン相互接続材料システムに代えて、低
抵抗金属及び低誘電率誘電体材料に重要な関心がもたれた。
【００１８】 銅はアルミニウムとアルミニウム合金に代わる材料として第１に関心のある材
料である。これは銅がアルミニウムより低い電気抵抗（体積抵抗率がＡｌの−２
．７μＳ・ｃｍに対して銅は−１．７８μＳ・ｃｍである）をもっており、適当
な組織の銅はアルミニウムに比較して相当に長い電気泳動（electromigration）
寿命をもっているという事実による。また２酸化シリコンに代わる低い誘電率（
低ｋ誘電体）をもった別の層間／金属間誘電材料の開発のための多くの研究努力
がなされている。２酸化シリコンは３．９またはそれ以上の“ｋ”値をもってい
るが、低−ｋの有機材料のような関心のある低−ｋ誘電体材料は１．５から３．
０及びそれ以下のｋ値をもつ。銅金属処理と低−ｋ層間／金属間誘電体との組合
せはチップ性能の向上、相互接続の信頼性の改良、所定のチップ性能に対するチ
ップ製造コストの低下を可能とする（Ａｌ／ＳｉＯ2相互接続材料システムに比 較してＣｕ／低−ｋに必要な金属相互接続の層数が少ないことによる）。
【００１９】 銅はアルミニウムよりも相互接続の性能と信頼性の観点から多くの利点をもっ
ているが、銅の相互接続製造処理は一般にアルミニウムよりも複雑であり、まだ
未完成である。アルミニウムは塩素含有化学作用（chemistries）におけるプラ ズマ−補助、反応性イオンエッチング（ＲＩＥ）方法により容易にエッチングさ
れパターン形成可能であるが、ホトレジストマスクを用いた銅のパターン形成に
ついて類似の充分に開発され、実用化の可能なエッチング処理は存在しない。か
くして、銅のドライエッチング（copper dry etch）処理を必要とせずに埋め込 まれた銅の相互接続を形成するために、銅の化学−機械研磨（ＣＭＰ）の使用に
基づいた銅のパターン形成された相互接続の製造の別の方法が提案された。
【００２０】 ダマシン及び２重ダマシン（damascene and dual-damascene）技術は銅の相互
接続製造の好ましい、実証された方法である。図２は２重ダマシン、多層銅相互
接続構造製造の従来の処理の流れのフローチャートである。図示のようにステッ
プ５２において、トランジスタ（及び他の装置）製造処理がまず完了する。ステ
ップ５４において、層間誘電体（ＩＬＤ）材料（例えば２酸化シリコンまたは適
当な低−ｋ材料）が堆積される。ついでステップ５６において、化学−機械研磨
（ＣＭＰ）とそれに続くＣＭＰ後の洗浄処理により誘電体が平坦化される。ステ
ップ５８において、追加の層間誘電体をＰＥＶＣＤまたはＣＶＤにより堆積して
望みの厚さとする。ステップ６０においてマイクロリソグラフィパターン形成と
反応性イオンエッチング（ＲＩＥ）により接続孔が形成される。ついでステップ
６２において、コリメートされた物理蒸着（ＰＶＤ）または金属−有機化学蒸着
（metal-organic chemical-vapor deposition）（ＭＯＣＶＤ）により薄いライ ナ／バーリア層が堆積される。
【００２１】 ステップ６４において、例えば金属−有機化学蒸着（ＭＯＣＶＤ）、物理蒸着
（ＰＶＤ）またはメッキ（またはこれ等の方法の組合せ）により銅の層が堆積さ
れる。ステップ６６において銅の層が、金属の化学−機械研磨（ＣＭＰ）とそれ
に続くＣＭＰ後の洗浄処理により平坦化される。次にステップ６８において、多
層層間（金属間）誘電体が堆積される（例えば、ＳｉＮ／ＳｉＯ2／ＳｉＮ／Ｓ ｉＯ2）。この例において、ＳｉＮ層は金属溝及び通路孔の形成の間のエッチン グ停止層として使用される。
【００２２】 ステップ７０において、マイクロリソグラフィパターン形成と異方性誘電体エ
ッチングを行って、第１の金属層の埋込み金属線のための溝を形成する。ついで
、ステップ７２において、マイクロリソグラフィパターン形成と更なる異方性誘
電体エッチングを行って通路孔を形成する。ステップ７４において、例えばコリ
メートされた物理蒸着（ＰＶＤ）または金属有機化学蒸着（ＭＯＣＶＤ）を用い
て薄いライナ／バーリア層が堆積される。ついでステップ７６において、例えば
金属有機化学蒸着（ＭＯＣＶＤ），物理蒸着（ＰＶＤ）またはメッキ（または何
れか２つの方法の組合せ）を用いて銅の層が堆積される。ステップ７８において
銅の層が化学−機械研磨（ＣＭＰ）及びそれに続くＣＭＰ後の洗浄により平坦に
され、埋め込まれパターンに形成された銅の相互接続線及びプラッグが得られる
。前記ＣＭＰ処理は、相互接続線及びプラッグの溝の中の埋め込まれた銅とグル
ー／バーリア材料を残して、露出した銅と下部にある薄いグルー／バーリア層の
両者を層間／金属間誘電体の平坦な上面から除去する。
【００２３】 ステップ８０において追加の相互接続の層が必要か否かを決定する。もし必要
がないなら、処理はステップ８２に進み、不動態化被覆層がプラズマ強化化学蒸
着（ＰＥＣＶＤ）により堆積される。ステップ８４において、マイクロリソグラ
フィパターン形成と誘電体エッチングにより接続パッド孔が形成され、ステップ
８６において、最終のチップ包装が実施される。
【００２４】 もしステップ８０において、相互接続の追加の層が必要であると決められたな
ら、処理はステップ６８に進み、多層層間誘電体の堆積を行う。図３Ａは処理の
流れのこのステップ６８の後における集積回路の相互接続構造の一部の断面であ
る。図３Ａは銅の通路プラッグ８９に関連した銅の相互接続線８８の下方の層を
示す。導電性ライナ／バーリア層９０が銅の相互接続線８８とプラッグ８９を隣
接の層間誘電体層９２と９４（例えば、それぞれＳｉＯ2とＳｉＮ）から隔離す る。その後堆積される多層誘電体層９６（例えば、ＳｉＮ）と９８（例えば、Ｓ
ｉＯ2）もまた積層された誘電体構造（例えば、ＳｉＮ／ＳｉＯ2／ＳｉＮ／Ｓｉ
Ｏ2）内に示される。
【００２５】 図３Ｂは図２のマイクロリソグラフィパターン形成と誘電体エッチング処理の
ステップ７０、７２の後における、図３Ａの集積回路相互接続構造の断面を示す
。図３Ｂに示すように、金属線溝９９と通路孔１００が誘電体層９６、９８（堆
積されて平坦にされている）に形成される。図３Ｃは（図２のステップ７４、７
６の後の）ライナ／バーリアと銅の層の堆積の後の集積回路相互接続構造の断面
を示す。図示のように、薄い導電性ライナ／バーリア層１０２と新しい銅の層１
０４が既存の相互接続層の上に堆積されている。最後に図３Ｄは、銅の層１０４
が平坦にされ、銅とライナ／バーリアの両方の層が誘電体層９８の上面から除去
されるステップ７８の後の、集積回路相互接続構造の断面を示す。この銅とライ
ナ／バーリアを上部から除去する（及び全体的に平坦にする）ＣＭＰ処理に続い
てＣＭＰ−後の洗浄処理が行われる。その結果、銅の相互接続線１０４及び通路
プラッグ１０５の新しい層が形成され、この層は充分に平坦にされ層間誘電体構
造に埋め込まれる。
【００２６】 ２重ダマシン相互接続処理の重要な利点は、層間導電性プラッグ（接続／通路
）と金属線の両者が単一の銅堆積処理ステップ（または単一の多重ステップ堆積
処理系列）により形成されることである。２重ダマシン銅相互接続構造及び処理
の流れの他の利点は、第１の層間誘電体層に加えて、その後の金属間誘電体層が
全体的に平坦にされた表面上に堆積され、堆積された状態において全体的に平坦
性が保たれることである。それ故、金属間誘電体堆積ステップは何等ＣＭＰ誘電
体研磨処理を必要とせず、処理が簡易化される。さらに、層間誘電体堆積処理の
ための間隙充填（gap-fill）を必要としない。
【００２７】 しかしながら上述の従来のダマシンまたは２重ダマシン銅相互接続処理は、埋
込まれた銅金属相互接続線及びプラッグを形成するため銅の化学−機械研磨（Ｃ
ＭＰ）の使用を必要とすることによる問題と比較的高い製造コストを難点とする
。ＣＭＰ処理は研磨パッドやスラリのような消耗品を多量に必要とする比較的複
雑で高価な処理である。さらに、ＣＭＰ処理は独立した（stand-alone）湿性の 処理であり、前後の処理ステップの工具群と一体にすることが容易でない。加え
て、ＣＭＰは装置を傷つけ、ウエファを汚染する可能性があり、効果的なＣＭＰ
−後の洗浄が必要である。それ故、銅のＣＭＰを必要とせず、単一または２重ダ
マシン法を用いて、全体的に平坦にされ、埋込まれた銅の相互接続を可能とする
処理の流れの開発が非常に望まれる。
【００２８】 （銅相互接続形成の改良された方法及び装置） 本発明により銅のＣＭＰの必要がなく、統合可能な処理の流れを用いて埋込ま
れた銅相互接続（線及びプラッグ）の形成を可能とする方法及び装置が開示され
る。さらに、本発明の処理の流れはＣＭＰを必要とせずに全体的に平坦な表面を
形成する。処理の流れは湿性の処理を用いず現在のＣＭＰ処理に関連した重要な
不要物の発生と廃棄の問題を消滅する。例えば、毎分３００ｃｃのスラリ流量と
毎ウエファ当たり３分の処理時間をもった代表的なＣＭＰ処理は毎ウエファ当た
り９００ｃｃのスラリを消耗する。１時間当たり２０のウエファのスループット
とスラリ対イオン除去された水の希釈度が１：２の場合、１ケ月の全スラリ消耗
は４，３６６リットルまたは１，３１０ｋｇである。これは、５２，３９０リッ
トルまたは１５，７１７ｋｇの１年当たりのスラリ廃棄物の発生と処理の必要を
生じる。明らかに、代わりの、放出ゼロ（zero-emission）、廃棄物無しの処理 が環境の保護と安全の観点から非常に望まれる。
【００２９】 図４は本発明の工具群設備の１実施例のブロック図である。各種の他の設備が
本発明の教示の範囲内で可能であることは明らかである。図示のように、一般に
１１０で示される工具群は、工具群台または中央ウエファ処理装置１１２を含む
。真空負荷固定モジュール１１４と１１６はウエファカセットを介してウエファ
を取り付け、取り除く手段を提供する。図４の実施例において、工具群１１０は
ウエファを処理するため中央ウエファ処理装置に結合された６つの処理モジュー
ルをもつ。６つのモジュールは、軟プラズマ洗浄モジュール１１８（誘導的に結
合された（inductively-coupled）プラズマまたはＩＣＰモジュールのような） 、薄いライナ／バーリア層（ＴｉＮまたはＴａＮのような）の等角堆積（confor
mal deposition）のための金属有機化学蒸着（ＭＯＣＶＤ）モジュール１２０、
及び銅を堆積するための他のＭＯＣＶＤモジュール１２２を含む。前記モジュー
ルはまた適当な低融点／高沸点（または融点以上またはその近傍の溶融状態にお
いて極めて低い蒸気圧）の要素または化合物（すず、インジウム又はビスマス又
は他の合金）のスパタ堆積のための物理蒸着（ＰＶＤ）モジュール１２４を含む
。さらに、前記モジュールは２つのイオンビームエッチング（ＩＢＥ）（またイ
オン切削と呼ばれる）モジュール１２６と１２８を含む。
【００３０】 図示された実施例の説明はライナ／バーリア層（ＴｉＮ，ＴａＮ，ＴｉＳｉＮ
，ＴａＳｉＮ，又は他の適当なバーリア（例えばＷＮ，Ｔａ））及び銅の形成に
金属−有機化学蒸着（ＭＯＣＶＤ）を用いる場合の処理の流れについてなされた
が、本発明の概念は一般に他の相互接続処理の流れ及び材料にも適用される。例
えば、本発明はライナ／バーリアがＭＯＣＶＤの代わりに物理蒸着（ＰＶＣ）で
形成される場合にも適用され、また銅がＰＶＤ及び／またはメッキ処理、または
複合ＭＯＣＶＤ／メッキまたはＰＶＤ／メッキ処理、またはＭＯＣＶＤ／ＰＶＤ
処理により堆積される場合にも適用され、さらに銅の代わりに金、アルミニウム
または銀のような他の相互接続金属材料が使用される場合にも適用される。
【００３１】 図４に示されるように、本発明のこの実施例は図示のような単一の真空の統合
工具群（vacuum-integrated cluster tool）１１０で実現される。図３Ｂに示さ
れるように、誘電体溝と通路孔が（その後埋込み銅金属線と銅プラッグを挿入の
ため）画定された後、ウエファは真空−統合工具群１１０に結合された真空負荷
固定室１１４または１１６（ＬＬ1またはＬＬ2）の１つに取り付けられる。２つ
の真空負荷固定室１１４、１１６に加えて、この工具群１１０は６つの単一ウエ
ファまたはミニーバッチ処理モジュール１１８〜１２８（ＰＭ1〜ＰＭ6）をもつ
。
【００３２】 図５Ａ，５Ｂは、本発明による別の工具群設備のブロック図を示す。この設備
は一般に１３０、１３２で示され、機能的には図４の８側面工具群１１０と等価
な２重６側面真空統合工具群を使用する。図示のように、工具群１３０は台１３
４と真空負荷固定室１３６、１３８をもつ。工具群１３０は４つの処理モジュー
ル：ＩＣＰ軟洗浄モジュール１４０、ＭＯＣＶＤライナ／バーリア層モジュール
１４２、及びＭＯＣＶＤ銅堆積モジュール１４４と１４６を含む。工具群１３２
は同様に台１４８、真空負荷固定室１５０、１５２をもつ。工具群１３２の４つ
の処理モジュールは、ＰＶＤすず（またはすず合金）堆積モジュール１５４と３
つのＩＢＥモジュール１５６、１５８、１６０である。図５Ａ，５Ｂの２重６側
面工具群の設備は機能的に図４の単一の８側面工具群の設備と等価であるが、前
者は相互接続処理の流れのよりゆっくりした処理ステップ（銅の堆積とイオン切
削）を行う多重ＭＯＣＶＤ銅堆積モジュール１４４、１４６とＩＢＥモジュール
１５６、１５８、１６０を使用するのでより高い製造スループットを与える。以
下の記載及び説明は図４の８側面工具群設備に関してなされるが、図５Ａ，５Ｂ
の設備や、本発明の範囲内の別の設備にも同様に適用できる。
【００３３】 図４の工具群１１０に到着する前に、各ウエファは図３Ｂに示されるような２
重ダマシン誘電体溝と接触／通路孔構造を含む。工具群１１０において、各ウエ
ファは最初エッチングで発生した汚染物と下層の露出された銅表面と誘電体溝表
面上の元来の酸化物（native oxide）を除去するためＩＣＰ軟洗浄モジュールで
処理される。ウエファはついでＴｉＮ，Ｔａ，またはＴａＮのような適当な薄い
ライナ／バーリア層（層の厚みは１００A乃至３００A）を堆積するためＭＯＣＶ
Ｄライナ／バーリアモジュール１２０に移される。このステップのためＭＯＣＶ
Ｄモジュールに代えて、コリメートされたＰＶＤまたは方向性イオン化ＰＶＤモ
ジュールを用いても良い。但し、ＭＯＣＶＤはＰＶＤに較べて優れた処理の方向
性（conformality）と側面／底面被覆を与える。ウエファはそこで銅の被覆層(b
lanket layer）を堆積するためＭＯＣＶＤ銅処理モジュールに移動される。銅被
覆層は、埋込み銅金属線のために形成された誘電体溝及び層間または金属間導電
性銅プラッグのために予定された接続または通路孔を充填する。銅の層は、その
最終表面が全体的に平坦な誘電体表面より適当な（comfortable）マージンだけ 高くなるように充分な厚みをもつ。ＭＯＣＶＤのような銅の等角堆積（conforma
l copper deposition）処理が、空隙の無い高いアスペクト比の溝と孔の充填を 確実にする。本発明の図示された実施例は銅の相互接続領域を形成するためＭＯ
ＣＶＤ処理を用いるように説明されたが、本発明の処理の流れは、ＭＯＣＶＤ銅
シード（copper seed）層形成またはＰＶＤ銅シード層形成に続くメッキの組合 せ、またはＰＶＤリフロー処理による銅の線／プラッグの完全な形成（またはＭ
ＯＣＶＤ銅シード層に続くＰＶＤ銅リフロー処理の組合せ）のような銅堆積の他
の方法を用いた相互接続形成にも適用される。
【００３４】 銅堆積の後ウェファは、すず（または低融点と好ましくは比較的高い沸点をも
った任意の金属要素または合金）の比較的厚い層を堆積し、ついで全体的にすず
の層を平坦にするためＰＶＤすず（ＰＶＤ−Ｓｎ）処理モジュール１２４に移さ
れる。例えば、すずの層の厚みは２μｍ以上５，０００オングストロームのオー
ダーで、堆積されたすずの層の表面のピークからピークの高さの変化より充分に
大きく（例えば数倍）する。すずの堆積は室温（または室温に近い温度）で、ま
たはすずの融点（例えば２３２℃）より高い温度で行われる。もし堆積が室温（
または２３２℃のすずの融点より低い温度）で行われたときは、ウエファは（好
ましくは元のＰＶＤ−Ｓｎモジュール１２４において）すずの融点より少し高い
温度（例えば、２５０℃）に、短い時間（例えば１から６０秒）加熱される。一
旦すずが融けると、すずは非常に低い粘度（アルコールに匹敵する）と液体の溶
融金属表面上の比較的高い表面張力をもった液体媒体に変換される。このように
して、液体のすず媒体はその高い液体状態の表面張力と非常に低い粘度及び液体
金属媒体の最少表面エネルギになろうとする傾向とにより溶融すると直ちに全体
的に平坦にされる。ついでウエファをＰＶＤ−Ｓｎモジュール１２４から除去す
る前に、すずの融点より低い温度（例えば約１５０℃）に例えば急速チャック冷
却（rapid chuck cooling）により冷却（好ましくは急速に）される。前述のよ うに、すずの堆積処理はまたウエファ温度がすずの融点２３２℃より高い温度（
例えば２５０℃と３５０℃の間の温度）に維持されている間に実行しても良い。
これにより堆積処理が完了する迄に、銅表面に全体的に平坦な液体のすず表面が
形成される。再び、ウエファは急速にすずの融点より低い温度に（例えば約１５
０℃に）に冷却され、全体的に平坦にされた液体のすず表面はすずモジュール１
２４から取り出される前に再度固体化される。比較的低い融点（好ましくは３５
０℃より低い）と、好ましくは比較的高い沸点をもった任意の適当な金属または
金属合金をすずに代えて使用することができる。それには、インジウム、ビスマ
ス、すず及び／またはインジウム及び／またはビスマスを含む任意の２成分また
は３成分合金及び鉛を含むすずまたはインジウムまたはビスマスの適当な任意の
合金を含む。
【００３５】 銅が堆積され全体的に平坦なすずの層をもったウエファは次にイオンビームエ
ッチング（ＩＢＥ）モジュール１２６または１２８に取り付けられる。図４の工
具群１１０は製造スループットを向上するため２つのＩＢＥモジュール１２６、
１２８をもつ。各ＩＢＥモジュール１２６、１２８は好ましくはすずと下層の銅
の表面と埋込まれた銅線とプラッグをもった下層の層間絶縁物の表面との間の反
射率の変化および変移を検知する光反射センサのような光学的終端検出センサを
もつ。ＩＢＥモジュール１２６または１２８は全ウエファ表面上の被覆の物理的
エッチング処理を良好なエッチング均一性（例えば２００ｍｍのウエファ領域に
ついて１Ｆ不均一約３％）をもって実行する。エッチング条件はすずと銅のエッ
チングまたは除去の割合が実質的に等しくなるようにする。
【００３６】 図６は本発明により全体的に平坦なすず（またはすず、インジウム、及び／ま
たはビスマスを含む低融点合金）の層の堆積後の集積回路の相互接続構造の１部
の断面を示す。図示のように、下方の銅相互接続線１６２と銅のプラッグ１６３
は、層間誘電体１６６（例えばＳｉＯ2）により隔離されて隣接するライナ／バ ーリア層１６４（例えばＴｉＮ，Ｔａ，ＴａＮ，ＷＮx，またはＴｉＮまたはＴ ａＳｉＮのような３成分のライナ／バーリア）をもつ。多層誘電体（例えばＳｉ
Ｎ／ＳｉＯ2／ＳｉＮ／ＳｉＯ2）が層１６８、１７０により形成され、それに続
いてライナ／バーリア層１７２（例えばＴｉＮ．Ｔａ，ＴａＮ，ＷＮxまたはＴ ｉＳｉＮまたはＴａＳｉＮのような３成分のライナ／バーリア）が多層誘電体層
１６８、１７０の上に形成される。続いて、銅の層１７４がライナ／バーリア層
１７２の上に形成され、全体的に平坦にされたすず（またはすず、インジウム及
び／またはビスマス）の層１７６が銅の層１７４の上に形成される。
【００３７】 図７は、図６の集積回路相互接続構造のイオンビームエッチング処理の間の光
反射信号の図形である。ＩＢＥモジュール１２６または１２８のレーザまたは光
反射センサは最初被覆の金属すず層の表面反射（Ｒ1）を測定する。この反射は イオン切削処理が始まってすずの最も薄い領域（銅のピークの高さに対応）にお
けるすずの層１７６が破れ始める迄同一レベルに保たれる。このすずから銅への
変移は光反射の測定の変化（例えば値Ｒ1からより高い値Ｒ2に）を生じる。ＩＢ
Ｅ処理がすず層１７６の最も厚い領域を破り、銅の層１７４内の全体が銅の表面
（全体的に平坦にされた）に達すると、表面の光反射は銅の反射（Ｒ2）に変化 する。これは反射がＲ1からＲ2に移る第１の信号の変移（変移＃１）として検出
される。ＩＢＥ処理が進んで層１７４の全体が銅の領域に入ると、全体的に平坦
な銅の表面が下方に除去されエッチング処理は層１７０の全体的に平坦な層間の
誘電体（ＩＬＤ）表面上のライナ／バーリア層１７２の表面に達する。これは反
射がＲ2からＲ3に変わる第２の変移（変移＃２）として検出される。ＩＢＥ処理
はさらに続いてライナ／バーリア層１７２が層１７０のＩＬＤ上部表面から除去
される。これは、反射がＲ3からＲ4に変わる第３の変移（変移＃３）に対応する
。この第３の変移はセンサに基づくＩＢＥ処理の終点を信号する。このＩＢＥ処
理の終点においてウエファは全体的に平坦にされた表面をもった埋込み銅線とプ
ラッグをもち、これはパターン状の相互接続の形成と全体的な表面の平坦化が、
ＣＭＰの必要無しに真空の統合工具群環境において完了した状態である。もし希
望するなら、ウエファはその後のＩＬＤ積層の堆積のため別の工具群に直接移す
ことができる。
【００３８】 図８は本発明による多層銅相互接続構造の製造の処理の流れのフローチャート
である。ステップ１７０において、トランジスタ（及び他の前端装置（front-en
d device））の製造処理の流れが完了する（ＦＥＯＬ）。ステップ１７２におい
て、層間誘電体材料（ＩＤＬ）が堆積され、ステップ１７４において誘電体は物
理蒸着（すず（tin）のＰＶＤとイオンエッチング（ＩＢＥ））により平坦にさ れる。追加の層間誘電体（ＩＬＤ）がステップ１７６において蒸着され所望の厚
みを得る。ステップ１７８において、接続孔がマイクロリソグラフィパターン形
成と反応性イオンエッチングにより形成される。ライナ／バーリア層がステップ
１８０においてＭＯＣＶＤまたはＰＶＤにより堆積され、ステップ１８２におい
て銅の層がＭＯＣＶＤ，ＰＶＤ及び／またはメッキにより堆積される。
【００３９】 ステップ１８４において、すず（またはすず、インジウム及び／またはビスマ
スを含む低融点合金）の層が物理蒸着（または他の蒸着方法）を用いて堆積され
、そこで溶融され、固体化される。このステップは全体的に平坦にされたすず（
または金属合金）の層を形成する。ステップ１８６において、すずの層が処理さ
れ、イオンビームエッチング（ＩＢＥ）による銅とライナ／バーリア層の１部の
除去と共に、全体的に平坦にされた表面を残して除去され、パターン形成され埋
込まれた銅の相互接続線とプラッグが形成される。ステップ１８８において、例
えばＳｉＮとＳｉＯ2層を交互に含む多層金属間誘電体が堆積される。ステップ １９０において、埋込み金属線の溝がマイクロリソグラフィパターン形成と誘電
体異方性（例えばＲＩＥ）エッチングにより形成され、ステップ１９２において
、通路孔がまたマイクロリソグラフィパターン形成と誘電体異方性（例えばＲＩ
Ｅ）エッチングにより形成される。ついで、ステップ１９４において、ライナ／
バーリア層がＭＯＣＶＤまたはＰＶＤにより堆積され、続いてステップ１９６に
おいて例えばＭＯＣＶＤ，ＰＶＤ及び／またはメッキにより銅の層が堆積される
。ステップ１９８において、すず（またはすず、インジウム、及び／またはビス
マスを含む低融点要素または合金）の層がＰＶＤにより堆積され、そこで溶融さ
れ、固体化されて、全体的に平坦なすず（または他の金属）の層を形成する。ス
テップ２００において、すずの層と銅及びライナ／バーリア層の少なくとも１部
が上述のようなイオンビームエッチングにより除去され、平坦にされた表面をも
ち、埋込まれパターン形成された銅の線と通路プラッグを残す。
【００４０】 ステップ２０２において、相互接続の追加の層が必要か否かが決められる。も
し必要であれば、処理の流れはステップ１８８に戻り続けられる。もし必要なけ
れば、処理の流れはステップ２０４に続き不動態化被膜が堆積される。ステップ
２０６において接続パッド孔がマイクロリソグラフィパターン形成と誘電体エッ
チングにより形成され、ステップ２０８においてチップが包装される。
【００４１】 本発明の上記実施例の説明は全体的に平坦な層としてすずの使用に基づいてい
るが、他の材料、例えばインジウム、ビスマス、または他の適当な低融点（例え
ば３５０℃以下）のすず、インジウム、ビスマス、鉛または他の適当な要素の合
金も使用できる。さらに、本発明の各種実施例においてＩＢＥ処理モジュールに
代えて反応性イオンエッチング（ＲＩＥ）処理モジュールが用いられる。エッチ
ング（ＩＢＥまたはＲＩＥ）の必要条件は銅とすず（または全体的に平坦な層に
使用される他の処分可能な材料）のエッチング割合が実質的に同じになることで
ある。さらに、本発明の上記実施例は工具群を使用するものとして説明したが、
独立設備に基づいた実施のような他の実施も可能である。
【００４２】 本発明を選択された実施例について詳細に説明したが、各種変更、置換、交換
が、添付の請求項により画定される本発明の精神と範囲から逸脱することなくな
されることを理解すべきである。
【図面の簡単な説明】
【図１】 タングステンプラッグを用いた多層アルミニウム相互接続の製造の従来の処理
の流れ（現在の主流の技術）のフローチャートの図面。
【図２】 ２重ダマシン多層銅相互接続構造の従来の処理の流れのフローチャートの図面
。
【図３Ａ】 図２の処理流れにおけるステップの後の集積回路の相互接続構造の１部の断面
図。
【図３Ｂ】 図２の処理流れにおけるステップの後の集積回路の相互接続構造の１部の断面
図。
【図３Ｃ】 図２の処理流れにおけるステップの後の集積回路の相互接続構造の１部の断面
図。
【図３Ｄ】 図２の処理流れにおけるステップの後の集積回路の相互接続構造の１部の断面
図。
【図４】 本発明による相互接続製造の工具群設備の１実施例のブロック図。
【図５Ａ】 本発明による相互接続製造の他の工具群設備のブロック図。
【図５Ｂ】 本発明による相互接続製造の他の工具群設備のブロック図。
【図６】 本発明による全体的に平坦なすず（またはすずを含む合金）の層の堆積の後の
集積回路の１部の断面図。
【図７】 実時間エッチング処理の終点の目的に使用される図６の集積回路のイオンビー
ムエッチング処理の間に測定された実時間光反射の図面。
【図８】 本発明による多層銅相互接続構造の製造の処理の流れのフローチャート。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F004 BA11 CB09 DB08 DB12 EA38 EB02 5F033 HH11 HH21 HH27 HH30 HH32 HH33 HH34 JJ11 JJ21 JJ27 JJ30 JJ32 JJ33 JJ34 KK11 KK21 KK27 KK30 KK32 KK33 KK34 MM12 MM13 NN06 NN07 PP11 PP15 PP22 PP23 PP27 QQ08 QQ13 QQ14 QQ73 QQ75 QQ88 QQ98 RR04 RR06 WW03 XX01

Claims (49)

    【特許請求の範囲】
  1. 【請求項１】 半導体回路に相互接続を製造する方法において、 絶縁層に導電性線を充たす溝を形成すること； 前記絶縁層に下方の導電性層に接続される導電性プラッグを充たす孔を形成す
    ること； 前記絶縁層の上に導電性層を堆積して前記溝と通路を充たすこと； 前記導電性層の上に全体的に平坦にされた処分可能な層を形成すること； 前記全体的に平坦にされた層と前記導電性層の少なくとも１部をエッチング処
    理を用いて除去すること； 前記全体的に平坦にされた処分可能な層と前記導電性層の少なくとも１部の両
    者が前記溝と孔を充たしている前記導電性層の材料を除いて除去されたとき前記
    エッチング処理を停止すること； を含む、前記相互接続を製造する方法。
  2. 【請求項２】 前記エッチング処理が、全体的に平坦にされた集積回路表面
    をもった埋込み導電性線とプラッグを形成する、請求項１に記載の方法。
  3. 【請求項３】 前記導電性プラッグが下層の相互接続金属層に接続する通路
    プラッグを含む、請求項１に記載の方法。
  4. 【請求項４】 前記導電性プラッグが下層の電子装置に接続する接続プラッ
    グを含む、請求項１に記載の方法。
  5. 【請求項５】 前記導電性層が銀の層である、請求項１に記載の方法。
  6. 【請求項６】 前記導電性層が金の層である、請求項１に記載の方法。
  7. 【請求項７】 前記導電性層が超伝導層である、請求項１に記載の方法。
  8. 【請求項８】 前記導電性層が銅の層である、請求項１に記載の方法。
  9. 【請求項９】 前記銅の層の形成が金属−有機化学蒸着（ＭＯＣＶＤ）処理
    により実行される、請求項８に記載の方法。
  10. 【請求項１０】 前記銅の層の形成が物理蒸着（ＰＶＤ）処理により実行さ
    れる、請求項８に記載の方法。
  11. 【請求項１１】 前記銅の層の形成がメッキ処理により実行される、請求項
    ８に記載の方法。
  12. 【請求項１２】 前記導電性層を堆積する前に、前記絶縁層と前記溝と通路
    孔の露出した表面の上にライナ／バーリア層を形成することをさらに含む、請求
    項１に記載の方法。
  13. 【請求項１３】 前記全体的に平坦にされた処分可能な層がすずを含む、請
    求項１に記載の方法。
  14. 【請求項１４】 前記全体的に平坦にされた処分可能な層がインジウムを含
    む、請求項１に記載の方法。
  15. 【請求項１５】 前記全体的に平坦にされた処分可能な層がビスマスを含む
    、請求項１に記載の方法。
  16. 【請求項１６】 前記全体的に平坦にされた処分可能な層が３５０℃より低
    い融点をもった合金を含む、請求項１に記載の方法。
  17. 【請求項１７】 前記合金がすずを含む、請求項１６に記載の方法。
  18. 【請求項１８】 前記合金がインジウムを含む請求項１６に記載の方法。
  19. 【請求項１９】 前記合金がビスマスを含む、請求項１６に記載の方法。
  20. 【請求項２０】 前記合金が鉛を含む、請求項１６に記載の方法。
  21. 【請求項２１】 前記すずの層が物理蒸着と、該すずの層の溶融と、再固体
    化により形成される、請求項１３に記載の方法。
  22. 【請求項２２】 前記すずの層が化学蒸着と、該すずの層の溶融と、再固体
    化により形成される、請求項１３に記載の方法。
  23. 【請求項２３】 前記すずの層がメッキと、該すずの層の溶融と、再固体化
    により形成される、請求項１３に記載の方法。
  24. 【請求項２４】 前記全体的に平坦にされた処分可能な層が材料蒸着、材料
    溶融、と材料再固体化により形成される、請求項１に記載の方法。
  25. 【請求項２５】 前記すずの層がすずの融点より高い温度で溶融される、請
    求項２１に記載の方法。
  26. 【請求項２６】 前記全体的に平坦にされた処分可能な層と前記導電性層の
    少なくとも１部の除去がイオンビームエッチング処理により実行される、請求項
    １に記載の方法。
  27. 【請求項２７】 前記イオンビームエッチングが前記導電性層と前記全体的
    に平坦にされた処分可能な層を実質的に同じエッチング割合で除去する、請求項
    ２６に記載の方法。
  28. 【請求項２８】 前記全体的に平坦にされた処分可能な層と前記導電性層の
    少なくとも１部の除去の停止が、前記半導体集積回路の表面の反射率の実時間測
    定に基づく、請求項２６に記載の方法。
  29. 【請求項２９】 半導体集積回路に銅相互接続を製造する方法にして、 層間誘電体にマイクロリソグラフィとエッチングにより、下方の装置への電気
    接続を形成するための接続孔を形成すること； 前記層間誘電体と接続孔の上にライナ／バーリア層を堆積すること； 前記ライナ／バーリア層の上に、前記孔を充たすように銅の層を堆積すること
    ； 前記銅の層の上にすずを含む層を堆積すること； 前記すずを含む層を溶融し、再固体化して全体的に平坦にされた表面を形成す
    ること； 前記すずを含む層と前記銅の層を被膜エッチング処理により、両方の層が前記
    孔を充たしている前記銅の層の部分を除いて除去されるまで除去すること； を含む、前記銅相互接続を製造する方法。
  30. 【請求項３０】 前記被膜エッチング処理が、前記半導体集積回路の表面の
    反射率の実時間測定に基づいて停止される、請求項２９に記載の方法。
  31. 【請求項３１】 前記被膜エッチング処理の停止の後、多層金属間誘電体を
    堆積すること； 前記金属間誘電体にマイクロリソグラフィパターン形成と異方性誘電体エッチ
    ングにより、埋込み金属線のための溝を形成すること； 前記金属間誘電体にマイクロリソグラフィパターン形成と異方性誘電体エッチ
    ングにより、前記下方相互接続金属領域への電気的接続を形成するための通路孔
    を形成すること； 前記金属間誘電体及び溝と通路孔の露出した表面の上に、ライナ／バーリア層
    を堆積すること； 前記ライナ／バーリア層の上に、前記誘電体溝と通路孔を充たすように、銅の
    層を堆積すること； 前記銅の層の上に、すずを含む層を堆積すること； 前記すずを含む層を溶融し、再固体化して全体的に平坦にされた表面を形成す
    ること； 前記すずを含む層と前記銅の層の少なくとも１部を被膜エッチングにより、両
    方の層が前記誘電体溝と通路孔を充たしている前記銅の部分を除いて無くなるま
    で、除去すること； を含む、請求項２９に記載の方法。
  32. 【請求項３２】 前記すずを含む層と前記銅の層の除去が、前記半導体集積
    回路の表面の反射率の実時間測定に基づいて停止される、請求項３１に記載の方
    法。
  33. 【請求項３３】 全体的に平坦にされた集積回路相互接続構造を形成する方
    法にして、 導電性層と全体的に平坦にされた処分可能な層を半導体集積回路の上に堆積す
    ること； 前記全体的に平坦にされた処分可能な層と前記導電性層の少なくとも１部を処
    理されているウエファの表面から除去すること； 前記材料の層が除去される間、前記ウエファの表面の反射率を実時間で測定す
    ること； 前記表面の反射率が予期された測定に適合したとき、前記材料の層の除去を停
    止すること； を含む、前記相互接続構造を形成する方法。
  34. 【請求項３４】 前記材料の層が、金属相互接続に用いられる銅の層の上の
    全体的に平坦にされたすずの層である、請求項３３に記載の方法。
  35. 【請求項３５】 前記材料の除去がイオンビームエッチング処理で実行され
    る、請求項３３に記載の方法。
  36. 【請求項３６】 前記予期された測定が、反射率のある変移の後の表面反射
    率の値である、請求項３３に記載の方法。
  37. 【請求項３７】 前記予期された測定が、前記表面反射率の値のある変化の
    後に実測される、請求項３３に記載の方法。
  38. 【請求項３８】 前記変化が、反射率の１つの値から他の値への複数の予期
    された変移を含む、請求項３７に記載の方法。
  39. 【請求項３９】 集積回路上に工具群を用いて相互接続を製造する装置にし
    て、 中央ウエファ処理装置と； 真空負荷固定室と； ライナ／バーリア層を堆積するための第１の堆積処理モジュールと； 相互接続金属層を堆積するための第２の堆積理モジュールと； 全体的に平坦にされた処分可能な層を堆積するための第３の堆積処理モジュー
    ルと； 前記全体的に平坦にされた処分可能な層と前記相互接続金属層の少なくとも１
    部を除去するエッチング処理モジュールと； を含む、前記相互接続を製造する装置。
  40. 【請求項４０】 さらに、洗浄処理モジュールを含む、請求項３９に記載の
    相互接続を製造する装置。
  41. 【請求項４１】 前記洗浄処理モジュールが、誘導的に結合されたプラズマ
    洗浄モジュールである、請求項４０に記載の相互接続を製造する装置。
  42. 【請求項４２】 前記第１の堆積処理モジュールが、前記ライナ／バーリア
    層を堆積するための金属有機化学蒸着（ＭＯＣＶＤ）モジールである、請求項３
    ９に記載の相互接続を製造する装置。
  43. 【請求項４３】 前記第１の堆積処理モジュールが、前記ライナ／バーリア
    層を堆積するための物理蒸着（ＰＶＤ）モジュールである、請求項３９に記載の
    相互接続を製造する装置。
  44. 【請求項４４】 前記第２の堆積処理モジュールが銅の層を堆積するための
    ＭＯＣＶＤモジュールである、請求項３９に記載の相互接続を製造する装置。
  45. 【請求項４５】 前記第２の堆積処理モジュールが、銅の層を堆積するため
    のＰＶＤモジュールである、請求項３９に記載の相互接続を製造する装置。
  46. 【請求項４６】 前記第３の堆積処理モジュールが、すずを含む層を堆積し
    て、そのすずの層を溶融し、再固体化して該すずの層を全体的に平坦にするため
    の物理蒸着モジュール（ＰＶＤ）である、請求項３９に記載の相互接続を製造す
    る装置。
  47. 【請求項４７】 前記エッチング処理モジュールが、イオンビームエッチン
    グモジュールで、前記全体的に平坦にされた処分可能な層と前記相互接続層の少
    なくとも１部の除去を、処理されているウエファの表面の反射率の実時間測定に
    基づいて停止させるように作動する、請求項３９に記載の相互接続を製造する装
    置。
  48. 【請求項４８】 前記負荷固定室と全ての前記処理モジュールが、単一の工
    具群台に取り付けられている、請求項３９に記載の相互接続を製造する装置。
  49. 【請求項４９】 前記負荷固定室と全ての前記処理モジュールが、多重の工
    具群台に取り付けられている、請求項３９に記載の相互接続を製造する装置。
JP2000512243A 1997-09-18 1998-09-17 高性能集積回路の相互接続製造の方法及び装置 Pending JP2001516970A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US93342097A 1997-09-18 1997-09-18
US08/933,420 1997-09-18
PCT/US1998/019367 WO1999014800A1 (en) 1997-09-18 1998-09-17 Method and apparatus for high-performance integrated circuit interconnect fabrication

Publications (1)

Publication Number Publication Date
JP2001516970A true JP2001516970A (ja) 2001-10-02

Family

ID=25463916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000512243A Pending JP2001516970A (ja) 1997-09-18 1998-09-17 高性能集積回路の相互接続製造の方法及び装置

Country Status (5)

Country Link
EP (1) EP1018149A1 (ja)
JP (1) JP2001516970A (ja)
KR (1) KR20010024096A (ja)
TW (1) TW426983B (ja)
WO (1) WO1999014800A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018129535A (ja) * 2012-03-08 2018-08-16 ディー−ウェイブ システムズ，インコーポレイテッド 超伝導集積回路の製作のためのシステムおよび方法
US11856871B2 (en) 2018-11-13 2023-12-26 D-Wave Systems Inc. Quantum processors
US11957065B2 (en) 2017-02-01 2024-04-09 1372934 B.C. Ltd. Systems and methods for fabrication of superconducting integrated circuits

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6221612B1 (en) 1997-08-01 2001-04-24 Aurora Biosciences Corporation Photon reducing agents for use in fluorescence assays
KR100338112B1 (ko) * 1999-12-22 2002-05-24 박종섭 반도체 소자의 구리 금속 배선 형성 방법
KR20040007862A (ko) * 2002-07-11 2004-01-28 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법
US7232766B2 (en) * 2003-03-14 2007-06-19 Lam Research Corporation System and method for surface reduction, passivation, corrosion prevention and activation of copper surface
US6821899B2 (en) * 2003-03-14 2004-11-23 Lam Research Corporation System, method and apparatus for improved local dual-damascene planarization
KR100764054B1 (ko) * 2006-08-22 2007-10-08 삼성전자주식회사 금속배선 및 그 형성 방법
WO2008064491A1 (en) * 2006-12-01 2008-06-05 D-Wave Systems, Inc. Superconducting shielding for use with an intergrated circuit for quantum computing

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5292393A (en) * 1986-12-19 1994-03-08 Applied Materials, Inc. Multichamber integrated process system
US5478780A (en) * 1990-03-30 1995-12-26 Siemens Aktiengesellschaft Method and apparatus for producing conductive layers or structures for VLSI circuits
US5284804A (en) * 1991-12-31 1994-02-08 Texas Instruments Incorporated Global planarization process
US5354712A (en) * 1992-11-12 1994-10-11 Northern Telecom Limited Method for forming interconnect structures for integrated circuits

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018129535A (ja) * 2012-03-08 2018-08-16 ディー−ウェイブ システムズ，インコーポレイテッド 超伝導集積回路の製作のためのシステムおよび方法
US10700256B2 (en) 2012-03-08 2020-06-30 D-Wave Systems Inc. Systems and methods for fabrication of superconducting integrated circuits
US11930721B2 (en) 2012-03-08 2024-03-12 1372934 B.C. Ltd. Systems and methods for fabrication of superconducting integrated circuits
US11957065B2 (en) 2017-02-01 2024-04-09 1372934 B.C. Ltd. Systems and methods for fabrication of superconducting integrated circuits
US11856871B2 (en) 2018-11-13 2023-12-26 D-Wave Systems Inc. Quantum processors

Also Published As

Publication number Publication date
WO1999014800A1 (en) 1999-03-25
KR20010024096A (ko) 2001-03-26
TW426983B (en) 2001-03-21
EP1018149A1 (en) 2000-07-12

Similar Documents

Publication Publication Date Title
US9978708B2 (en) Wafer backside interconnect structure connected to TSVs
US8896127B2 (en) Via structure and via etching process of forming the same
US6624066B2 (en) Reliable interconnects with low via/contact resistance
US6627539B1 (en) Method of forming dual-damascene interconnect structures employing low-k dielectric materials
CN101752336B (zh) 半导体装置及其制造方法
US6417094B1 (en) Dual-damascene interconnect structures and methods of fabricating same
US7399700B2 (en) Dual damascene interconnection with metal-insulator-metal capacitor and method of fabricating
US7514354B2 (en) Methods for forming damascene wiring structures having line and plug conductors formed from different materials
US8222139B2 (en) Chemical mechanical polishing (CMP) processing of through-silicon via (TSV) and contact plug simultaneously
US8975753B2 (en) Three dimensional interconnect structure and method thereof
US7589021B2 (en) Copper metal interconnection with a local barrier metal layer
US7553743B2 (en) Wafer bonding method of system in package
JP2001516970A (ja) 高性能集積回路の相互接続製造の方法及び装置
US6583051B2 (en) Method of manufacturing an amorphized barrier layer for integrated circuit interconnects
US6518648B1 (en) Superconductor barrier layer for integrated circuit interconnects
US6590288B1 (en) Selective deposition in integrated circuit interconnects
US6479898B1 (en) Dielectric treatment in integrated circuit interconnects
US6455413B1 (en) Pre-fill CMP and electroplating method for integrated circuits
KR20000056852A (ko) 집적회로 내의 금속 상호연결 구조의 제조 방법
US20030124838A1 (en) Method of forming cooper damascene interconnect