JP2001511949A - シリサイド化ポリシリコンバイポーラトランジスタに基づく逆ヒューズ - Google Patents

シリサイド化ポリシリコンバイポーラトランジスタに基づく逆ヒューズ

Info

Publication number
JP2001511949A
JP2001511949A JP53519198A JP53519198A JP2001511949A JP 2001511949 A JP2001511949 A JP 2001511949A JP 53519198 A JP53519198 A JP 53519198A JP 53519198 A JP53519198 A JP 53519198A JP 2001511949 A JP2001511949 A JP 2001511949A
Authority
JP
Japan
Prior art keywords
layer
emitter
conductive
base
filament
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP53519198A
Other languages
English (en)
Other versions
JP2001511949A5 (ja
Inventor
ヴィー シー サーヴィン−ローリー,アンドリュー
ディー ケンドール,ジェイムズ
ティー アペルマン,ペトラス
ルーバッカ,エフィム
Original Assignee
ジェナム コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ジェナム コーポレイション filed Critical ジェナム コーポレイション
Priority claimed from PCT/CA1998/000114 external-priority patent/WO1998036453A1/en
Publication of JP2001511949A publication Critical patent/JP2001511949A/ja
Publication of JP2001511949A5 publication Critical patent/JP2001511949A5/ja
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1022Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Bipolar Transistors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 シリサイド化単層ポリシリコンバイポーラトランジスタ(40)のベース−エミッタ接合を用いる改善された逆ヒューズ。ベース金属とエミッタ金属の間の距離が短縮され、またリソグラフィー工程ではなく自己整合プロセス工程による結果、より低くよりよく制御されたプログラム電圧、プログラムエネルギー及びオン状態抵抗が得られる。新規な逆ヒューズで形成される導電性フィラメント(60)は一般に、長さが約0.65μmであり、立上がり時間が比較的長い(例えば150マイクロ秒)電圧パルスにより形成され、新規な逆ヒューズを用いる回路設計及び回路素子製造に有利となる改善された特性が得られる。同様な手法を2層ポリシリコンバイポーラトランジスタ(110)に用いることができる。

Description

【発明の詳細な説明】 シリサイド化ポリシリコンバイポーラトランジスタに基づく逆ヒューズ 発明の分野 本発明はプログラム可能な逆ヒューズ及び前記逆ヒューズの作成方法に関する 。発明の背景 逆ヒューズはしばらく前から知られており、例えば米国特許第3,191,1 51号、第3,742,592号、第5,019,878号、及び第5,298 ,784号に開示されている。逆ヒューズは、プログラム前はインピーダンスが 高くまたプログラム後はインピーダンスが低い素子であり、集積回路構造で広く 用いられる。逆ヒューズは、ヒューズとは逆の働きをするものであり、ヒューズ と同様にして用いられる。逆ヒューズを用いることにより、種々のアナログ回路 パラメータの調整、ディジタル論理のプログラミング、及びある個数の冗長回路 の選択ができる。逆ヒューズの用途の(単に例として与えられる)典型例は、電 圧制御発振器(VCO)の中心周波数及び周波数範囲が所望の仕様内に入るよう に、VCOに入れる抵抗を所望の値に切り換えることである。 逆ヒューズは、逆バイアス時のインピーダンスが通常高いトランジスタまたは ダイオード構造でつくることができる。前記素子の適当なpn接合に大きな逆バ イアスを印加して短絡させて前記接合の一部を溶融させ、接合に接触している金 属を前記溶融領域に流入させ、よってインピーダンスの低い金属フィラメントを 形成することができる。 従来の逆ヒューズ構造は一般に、逆ヒューズがおかれている集積回路の残りの 部分を損傷させ得る、比較的高いプログラム電圧及びエネルギーを必要とする。 従って本発明の目的は、これまで一般的であった逆ヒューズよりも低いプログラ ム電圧及びエネルギーしか必要としない、改善された逆ヒューズ構造及びその形 成方法を提供することである。発明の簡単な要約 従って、本発明の態様の1つにおいて、本発明は: (a) (i) コレクタ層; (ii) 前記コレクタ層に重なり上部表面を有するベース層; (iii)前記ベース層に重なり、前記ベース層の上に突き出して前 記ベース層の上に伸びる側壁を有し、また上部表面も有す るエミッタ構造; (iv) 前記エミッタ構造の前記側壁を取り囲む幅の狭い酸化物ス ペーサリング; (v) 前記スペーサリングを取り囲む前記ベース層の前記上部表 面上の第1の導電性シリサイド層、及び前記エミッタ構造 の前記上部表面上の第2の導電性シリサイド層; を含む単層ポリシリコンバイポーラトランジスタを選択し; (b) 前記第1及び第2の導電性シリサイド層の間にパルスを印加して前記 第1及び第2の導電性層の間に、前記第2の導電性層から前記エミッ タ構造の前記側壁を下方に向かい、さらに前記スペーサリングの下を 前記第1の導電性層まで伸びるフィラメントを形成する; 各工程を含む、逆ヒューズ作成する方法を提供する。 別の態様において本発明は: (a) (i) コレクタ層; (ii) 前記コレクタ層に重なり上部表面を有するベース層; (iii)前記ベース層に重なり、前記ベース層の上に突き出して前 記ベース層の上に伸びる側壁を有し、また上部表面も有す るエミッタ構造; (iv) 前記エミッタ構造の前記側壁を取り囲む幅の狭い酸化物ス ペーサリング; (v) 前記スペーサリングを取り囲む前記ベース層の前記上部表 面上の第1の導電性シリサイド層、及び前記エミッタ構造 の前記上部表面上の第2の導電性シリサイド層; を含むシリサイド化単層ポリシリコンバイポーラトランジスタ構造; 及び (b) 前記第1及び第2の導電性層の間を、前記第2の導電性層から前記エ ミッタ構造の前記側壁を下方に向かい、さらに前記スペーサリングの 下を前記第1の導電性層まで伸びる導電性フィラメント; を含む逆ヒューズを提供する。 第3の態様において本発明は: (a) (i) コレクタ、エミッタ及びベース; (ii) 側壁を有する前記エミッタ、及び前記側壁を取り囲む幅の 狭い酸化物スペーサリング; (iii)第1のポリシリコン層を含む前記エミッタ、及び第2のポ リシリコン層を含む前記ベース; を含むポリシリコンバイポーラトランジスタを選択し; (b) 前記第1及び第2の導電性シリサイド層の間にパルスを印加して、前 記第1及び第2の導電層の間に、前記酸化物リングの下を伸びるフィラメントを 形成する; 各工程を含む、逆ヒューズの作成方法を提供する。 第4の態様において本発明は: (a) コレクタ、エミッタ、及びベースを含み、前記エミッタは側壁を有し 、幅の狭い酸化物スペーサリングが前記側壁を取り囲み、前記エミッ タは第1のポリシリコン層を含み、前記ベースは第2のポリシリコン 層を含むシリサイド化ポリシリコンバイポーラトランジスタ構造;及 び (b) 前記第1の導電性層から前記スペーサリングの下を前記第2の導電性 層まで伸びる導電性フィラメント; を含む逆ヒューズを提供する。 本発明のさらなる目的及び利点は、添付図面とともになされる以下の説明によ り明らかになるであろう。図面の簡単な説明 図1は、従来技術の逆ヒューズを示す断面図である。 図2は、図1の構造のベース−エミッタダイオードの破壊特性を示すグラフで ある。 図3は、本発明に従う逆ヒューズを示す断面図であり、左側にプログラム前の 構造を示し、右側にプログラム後の構造を示す。 図4は、本発明の逆ヒューズをプログラムするために用いられる集成装置を示 す略図である。 図5Aは、図2の逆ヒューズ素子をプログラムするために印加される電圧パル スを示し、また前記素子の入力端における電圧も示すグラフである。 図5Bは、図5Aと同様であるが、前記素子がプログラムされた後に印加され る電圧を示すグラフである。 図6は、一組の図2に示した種類の汎用ディスクリートトランジスタについて の、プログラム前のエミッタ−ベース破壊電圧の分布である。 図7は、図6に関連して参照された素子の、プログラム後のインピーダンスを 示す。 図8は、プログラムされた全試料のインピーダンス分布を示す。 図9は、ある範囲のバイアス電流におけるプログラム後の平均インピーダンス を示す。 図10は、2層ポリシリコンバイポーラトランジスタに適用された本発明を示 す断面図である。望ましい実施の形態の詳細な説明 初めに図1を参照する。図1は、米国特許第3,191,151号に示される 種類の、コレクタ12,ベース14及びエミッタ16を有する拡散型プレーナバ イポーラトランジスタ10を示す。逆バイアス時、ベース−エミッタ接合18は 近似的に開電気回路としてはたらき、従って逆ヒューズのオフ状態を構成してい る。 前記ベース−エミッタ接合に大きな逆バイアスを印加すると、図2に示すよう な電気的破壊がおこる。ベース−エミッタ電圧に対してベース電流をプロットし た図2において、逆バイアス状態の正常な逆リーク電流が20で示されている。 前記ベース−エミッタ電圧が十分高くなると、22で示される電気的破壊がおこ る。電気的破壊が続くと加熱がおこり、2次的な熱破壊を生じ、この熱破壊の間 に前記ベース−エミッタ接合18の一部が溶融する。次いでベース及びエミッタ に接触している金属24,26が前記溶融領域内に拡散し、事実上短絡を生じさ せ、よって図2の領域28により示されるように前記接合にかかる電圧が低下し 、電流が増加する。前記溶融領域が固化すると、(図1の)矢印30で示される 金属フィラメントが金属ベースコンタクト26と金属エミッタコンタクト24の 間に形成される。前記フィラメントは近似的に電気的短絡回路としてはたらき、 逆ヒューズのオン状態を構成する。図2の領域31がオン状態を示す。 図1に示したトランジスタ10を逆ヒューズとして用いた場合の問題は、トラ ンジスタ10が基本的にリソグラフィー工程により作成され、リソグラフィー工 程の正確さには本質的に限界があることである。例えば、ベース14及びエミッ タ16はコレクタ12上に重ね合わされ、酸化物層32a,32bが形成される か、これらは全てリソグラフィー工程を用いて行われる。上記工程の精度には元 来、限界がある。従って、実際上、矢印30で示される前記金属フィラメントの 全長は一般に4から5μmの間である。前記長さのフィラメントをつくるために 必要な電圧、電流及び全エネルギーは比較的大きく、周囲の回路素子を損傷する 危険性が高くなる。 本発明の望ましい実施の形態においては、(図3の)シリサイド化単層ポリシ リコンバイポーラトランジスタ40のベース−エミッタ接合が逆ヒューズとして 用いられる。以下に説明されるように、前記構成によりベース領域上の金属とエ ミッタ領域上の金属の間の距離をほぼ1/5に縮小することができ、この距離は 自己整合プロセス工程により定められるので、よりよく制御される。シリサイド 化単層ポリシリコンバイポーラトランジスタ40におけるベース金属とエミッタ 金属との距離を、従来の拡散型プレーナバイポーラトランジスタの約1/5まで 短くすることにより、逆ヒューズをオフ状態からオン状態に切り換えるために必 要な印加電圧及びエネルギーを前記従来のバイポーラトランジスタに比べてほぼ 1/2に下げることができる。既述したように、プログラム電圧が低くなれば逆 ヒューズのプログラム過程において周囲の回路が損傷を受ける可能性がかなり低 くなるから、プログラム電圧を低め得ることは重要な利点である。 望ましい実施の形態において、前記トランジスタ40は以下のようにして作成 される。初めに、ベース領域42(p型として示されるが伝導型は逆にすること ができる)が単結晶シリコンのn型エピタキシャル層すなわちnウェル領域44 内に注入形成される。次いでn型ポリシリコンが被着され、パターニングにより ベース領域42の表面に残された前記ポリシリコンがエミッタ46を形成する。 上記工程は、従来通りリソグラフィー工程である。 次に(図示されていない)二酸化ケイ素層が化学的気相成長により被着され、 次いで異方性プラズマエッチングを受けて、前記エミッタ46の側壁52を取り 巻くリング状の側壁酸化物スペーサ50になる。前記酸化物層の薄い部分はエッ チングプロセスの間に除去されるが、周囲の表面上に突き出している形状の厚い 部分では酸化物のリングが残ることは、(米国特許第5,019,878号に示 されるように)酸化物層の異方性エッチングの周知の特徴である。前記側壁リン グ50の(図3に寸法“r”で示される)半径方向の寸法はリソグラフィー工程 にはよらず、前記異方性プラズマエッチング工程により正確に定められる。 次に、露出したエミッタポリシリコン46及び(既述したように単結晶シリコ ンである)ベースシリコン42が、高温で以下の金属:Co,Mo,Ni,Pt ,Ta,TiまたはWの1つ(Ptが例として示される)を被着することにより 、シリサイド化される。このようなシリサイド化は技術上周知である。高温では 、上記金属は露出したシリコンの全てと反応してシリサイドを形成するが、二酸 化ケイ素層すなわち側壁リング50とは反応しない。従って、エッチング剤を用 いて未反応金属を除去し、前記シリサイドを所定の個所に残すことができる。上 記プロセスにより、図3に示されるトランジスタ40が作成される。 図に示されるように、図3のトランジスタ40はここで、前記エミッタ46上 に(例えば白金シリサイドの)低抵抗コンタクト56を、またベース42上に( 例えば白金シリサイドの)周囲低抵抗コンタクト層58を有し、これらの2つの コンタクトの間の距離は、前記酸化物リングすなわち側壁スペーサ50により定 められる短いものにすぎない。 前記コンタクト56,58間に制御されたプログラム電圧が印加されると、ベ ース42とエミッタ46の間に電気的破壊、次いで熱的破壊がおこり、シリサイ ド(例えば白金シリサイド)フィラメント60を成長させる。一般に、前記側壁 酸化物スペーサ50の高さすなわち寸法“d”は約0.4μmであり、半径方向 寸法“r”の厚さは約0.25μmであるから、前記フィラメント60の全長は 約0.65μmとなり、幅は一般に0.35μmである。このフィラメント長( 0.65μm)は従来のバイポーラトランジスタに必要なフィラメント長よりは るかに短く、従ってフィラメントをつくるに必要なエネルギーはより小さい。 本発明の逆ヒューズをプログラムするために用いられる簡単な回路を図4に示 す。図に示されるように、(簡便のためにツェナーダイオードとして描かれてい る)トランジスタ40のエミッタ−ベース破壊電圧を測定するために、まず計測 器64をトランジスタ40に接続した。次に、電圧パルスを電源66から250 オームの電流制限抵抗68を介して前記エミッタ−ベース接合に印加した。用い た特定のトランジスタ40では、破壊電圧(これは素子間で若干変化する)はほ ぼ5ボルトであり、前記フィラメント60をつくるには前記破壊電圧に9ボルト の電圧パルスを重ねる(合わせてほぼ14ボルト)と最適であることがわかった 。 図5Aは、逆ヒューズ(すなわち前記フィラメント60)の形成に用いた電圧 パルス対時間のプロットである。上側のトレース70は、前記電流制限抵抗68 の端子Aにおける電源66により印加されるパルスを示す。下側のトレース72 は前記素子の入力端子58における電圧、すなわちエミッタ−ベース電圧を示す 。電圧パルスの持続時間は約5ミリ秒であり、(曲線領域74で示される)立上 がり時間はほぼ150マイクロ秒であった。プロット70,72の領域74から 、全逆ヒューズ過程(フィラメント60の形成)はパルス70の短い立上がり時 間内におこることがわかるであろう。 図5Bは、逆ヒューズ形成後の素子40に印加された同じパルスを示す。上側 のトレース78は前記上部端子Aに印加された電圧パルスを示し、一方下側のト レース80はエミッタ58に印加された電圧パルス、すなわちエミッタ−ベース 電圧を示す。前記パルスによる接合のさらなる変化は全く見られないこと、すな わちフィラメント60は既に形成されており、これ以上フィラメントは形成され ないことがわかるであろう。 図6は、前記フィラメント形成電圧パルス74を印加する前の、多数の汎用デ ィスクリートトランジスタ40に関する、エミッタ−ベース破壊電圧分布を示す 曲線82を表わす。平均エミッタ−ベース破壊電圧はほぼ5Vであったが、(予 期されたように)平均レベルからの分散がかなり大きかったことがわかるであろ う。印加電圧パルスは、既述したように、9V+エミッタ−ベース破壊電圧測定 値であった。 多くの素子40にフィラメント60を形成した後に、バイアス電流値を50, 100,150及び200μAとしてコレクタ及び/またはエミッタ−ベース接 合電圧を測定し、インピーダンスを計算した。図7は縦軸に素子数をとり、横軸 にインピーダンスをとってプロットした、バイアス電流50μAにおけるインピ ーダンスのデータを示す。曲線84は得られたインピーダンスの平均をプロット したものである。平均インピーダンスはほぼ73オームであり、標準偏差は16 オームであった。この値は、フィラメント形成前のインピーダンスがほとんど開 回路インピーダンスに等しかったことを思い出せば、比較的低いインピーダンス である。 図8は、図7に示した試料の全数についてのインピーダンス分布を示す。縦軸 は素子数であり、横軸はインピーダンスである。600から800オームの間に 、3個のはみ出し素子90,92及び94があることがわかるであろう。このこ とは、フィラメント形成電圧パルスを受けた素子の内に、部分的逆ヒューズ特性 を現わす素子が小率で存在するであろうことを示している。このことは今問題に しているトランジスタにおけるプロセス上の欠点すなわち構造的差異を示すと考 えられ、試験した試料において、製造中にいくらかの歩留損があることを示す。 図9は、代表的な素子について、逆ヒューズフィラメント60形成後の各バイ アス電流(横軸)における平均インピーダンス(縦軸)をプロットして100で 示している。前記インピーダンスがバイアス電流50μAにおける72.9オー ムからバイアス電流200μAにおける70.9オームまで低下していることが わかるであろう。この程度の比較的小さい変化であれば、使用に際して問題は生 じない。 前記試験素子では、合わせて12V(逆破壊電圧5V+重合わせパルス7V) より小さいパルスは前記逆ヒューズフィラメントを形成するには十分ではなく、 一方合わせて約15V(破壊電圧5V+重合わせパルス10V)より大きなパル スは、かなり抵抗が高い(300オームより大きく電圧とともに増加する)接合 を形成する傾向があることがわかった。既述したように、ほぼ14V(9V+前 記破壊電圧)のパルスが理想的であった。 前記フィラメントが実際に形成される、パルスの立上がり時間領域の間の平均 エネルギーがほぼ6.6マイクロジュールであることもわかった。よって、前記 素子のプログラムには比較的少量のエネルギーしか必要としないことがわかるで あろう。 いくつかの試験においては上述した立上がり時間の1/10より短い立上がり 時間(150マイクロ秒の代わりにほぼ12マイクロ秒)を用いたが、得られた 逆ヒューズはより高いインピーダンス及びより広いインピーダンス分布を有する 傾向があった。より長い立上がり時間をもつ電圧パルスを用いることが逆ヒュー ズフィラメント60の形成に有利であるかどうかは現時点でわかっていないが、 立上がり時間が比較的長ければ、フィラメント60の最適形成時間をとることが できるので、有利であったかもしれないと推測される。 単層ポリシリコンバイポーラトランジスタを説明したが、必要であれば、2層 ポリシリコンバイポーラトランジスタに本発明を適用することもできる。それぞ れが112,114及び116で示される、ベース、エミッタ、及びコレクタ金 属コンタクトを含むそのようなトランジスタが図10に110で示される。ベー ス、エミッタ、及びコレクタポリシリコンはそれぞれ118,120及び122 で示される。トランジスタ110はまた、(p型材料の)単結晶外延ベース12 4及び基板130上の通常の二酸化ケイ素層126,128も有する(層126 ,128はそれぞれ層間誘電体層及びフィールド酸化物層である)。ポリシリコ ン134で満たされた外周トレンチ132は、隣り合う素子との間の電気的分離 を与えるはたらきをする。ここまで説明したトランジスタ110は従来のもので ある。 前述した単層ポリシリコンバイポーラトランジスタと同様に、トランジスタ1 10が形成されている間の、ポリシリコン層118,120及び122が被着さ れた後に、高温でウェハ表面に金属(例えば白金)層を(例えばスパッタリング により)被着することによって前記ポリシリコン層をシリサイド化して、シリサ イドを露出したシリコンと形成するが、露出されている二酸化ケイ素層とは形成 しない。次いで未反応金属を除去するために前記ウェハは薬剤(例えば強酸)で 処理され、136,138及び140で示されるシリサイド層が残される。 トランジスタの形成中の、前記二酸化ケイ素層の被着及びエッチング中に、エ ミッタポリシリコン120の側壁を取り巻くリング状の側壁酸化物スペーサ14 2が(図3の構成と全く同じに)形成されることにも注意されたい。前記側壁ス ペーサすなわちリング142の半径方向の寸法は、リソグラフィー工程ではなく プロセス工程(異方性エッチング)により定められるから、前記寸法は(前述し たように)極めて正確に定められる。 従って、制御されたプログラム電圧が前記ベース及びエミッタコンタクト11 2,114間に印加されると、電気的破壊、次いで熱的破壊がベースとエミッタ の間におこり、シリサイド(金属シリサイド、例えば白金シリサイド)フィラメ ント146を成長させる。このフィラメント146は、多くの層、すなわちエミ ッタポリシリコン層120,単結晶シリコンエミッタ層148,外延ベース12 4,及びベースポリシリコン118を通って成長しなければならないから、図3 のシリサイドフィラメント60より長くなければならない。しかし、それでもフ ィラメント146は比較的短く、一般に1.0μm程度の長さである(これは、 単層及び2層ポリシリコンバイポーラトランジスタのフィラメント長さの間の差 は約0.35μm厚のベースポリシリコンの厚さであることによる。すなわち、 フィラメント146の長さはほぼ0.65+0.35=1.0μmとなる)。 フィラメント146は図3の型のフィラメント60よりほぼ50%長いが、そ れでも従来技術のフィラメントよりはるかに短い。フィラメント146を形成す るために必要な電圧または電流パルスはフィラメント60に必要なパルスより大 きくなるであろうが、同じく前記パルスは比較的小さく、正確に定められる。 本発明の望ましい実施の形態を説明したが、本発明の範囲内で種々の変更をな し得ることは当然であろう。例えば指定した半導体及び金属以外の種々の半導体 及び金属が用いられてもよく、また必要であればp及びnと指定した領域を逆の 導電形とすることもできる。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FI,FR,GB,GR,IE,IT,L U,MC,NL,PT,SE),OA(BF,BJ,CF ,CG,CI,CM,GA,GN,ML,MR,NE, SN,TD,TG),AP(GH,GM,KE,LS,M W,SD,SZ,UG,ZW),EA(AM,AZ,BY ,KG,KZ,MD,RU,TJ,TM),AL,AM ,AT,AU,AZ,BA,BB,BG,BR,BY, CA,CH,CN,CU,CZ,DE,DK,EE,E S,FI,GB,GE,GH,GM,GW,HU,ID ,IL,IS,JP,KE,KG,KP,KR,KZ, LC,LK,LR,LS,LT,LU,LV,MD,M G,MK,MN,MW,MX,NO,NZ,PL,PT ,RO,RU,SD,SE,SG,SI,SK,SL, TJ,TM,TR,TT,UA,UG,US,UZ,V N,YU,ZW (72)発明者 ケンドール,ジェイムズ ディー カナダ国 エル7エム 2ワイ7 オンタ リオ州 バーリントン フォーリングブル ック コート 2201 (72)発明者 アペルマン,ペトラス ティー カナダ国 エル2エス 2アール8 オン タリオ州 セント キャサリンズ ウェス トデイル ドライヴ 28 (72)発明者 ルーバッカ,エフィム カナダ国 エル8ケー 4エイチ6 オン タリオ州 ハミルトン グレン エコー ドライヴ 26 ユニット 9

Claims (1)

  1. 【特許請求の範囲】 1.逆ヒューズを作成する方法において、前記方法が: (a)(i)コレクタ層; (ii)前記コレクタ層に重なり上部表面を有するベース層; (iii)前記ベース層に重なり、前記ベース層の上に突き出して前記ベース層 の上に伸びる側壁を有し、また上部表面も有するエミッタ構造; (iv)前記エミッタ構造の前記側壁を取り囲む幅の狭い酸化物スペーサリング ; (v)前記ベース層の前記上部表面上にあって、前記スペーサリングを取り囲 む第1の導電性シリサイド層、及び前記エミッタ構造の前記上部表面上の第 2の導電性シリサイド層; を含む単層ポリシリコンバイポーラトランジスタを選択し; (b)前記第1及び第2の導電性シリサイド層の間にパルスを印加して前記第1 及び第2の導電性層の間に、前記第2の導電性層から前記エミッタ構造の前記 側壁を下方に向かい、さらに前記スペーサリングの下を前記第1の導電性層ま で伸びるフィラメントを形成する; 各工程を含むことを特徴とする方法。 2.前記パルスが電圧パルスであることを特徴とする請求の範囲第1項記載の方 法。 3.前記エミッタ構造と前記ベース層により形成される接合の破壊電圧を測定し 、前記破壊電圧と先決された電圧との和により前記電圧パルスを形成する工程 を含むことを特徴とする請求の範囲第2項記載の方法。 4.前記先決された電圧がほぼ9ボルトであることを特徴とする請求の範囲第3 項記載の方法。 5.前記電圧パルスの立上がり時間がほぼ150マイクロ秒であり、前記フィラ メントが前記立上がり時間の間に形成されることを特徴とする請求の範囲第4 項記載の方法。 6.前記フィラメントの長さがほぼ0.65μmであることを特徴とする請求の 範囲第5項記載の方法。 7.前記スペーサリングの高さがほぼ0.4μmであり、前記スペーサリングの 幅がほぼ0.25μmであることを特徴とする請求の範囲第6項記載の方法。 8.逆ヒューズ素子において、前記素子が: (a)(i)コレクタ層; (ii)前記コレクタ層に重なり上部表面を有するベース層; (iii)前記ベース層に重なり、前記ベース層の上に突き出して前記ベース層 の上に伸びる側壁を有し、また上部表面も有するエミッタ構造; (iv)前記エミッタ構造の前記側壁を取り囲む幅の狭い酸化物スペーサリング ; (v)前記ベース層の前記上部表面上にあって、前記スペーサリングを取り囲 む第1の導電性シリサイド層、及び前記エミッタ構造の前記上部表面上の第 2の導電性シリサイド層; を含むシリサイド化単層ポリシリコンバイポーラトランジスタ構造;及び (b)前記第1及び第2の導電性層の間を、前記第2の導電性層から前記エミッ タ構造の前記側壁を下方に向かい、さらに前記スペーサリングの下を前記第1 の導電性層まで伸びる導電性フィラメント; を含むことを特徴とする素子。 9.前記酸化物リングの幅がほぼ0.25μmであることを特徴とする請求の範 囲第8項記載の素子。 10.前記フィラメントの長さがほぼ0.65μmであることを特徴とする請求の 範囲第9項記載の素子。 11.前記フィラメントの幅がほぼ0.35μmであることを特徴とする請求の範 囲第10項記載の素子。 12.逆ヒューズを作成する方法において、前記方法が: (a)(i)コレクタ、エミッタ及びベース; (ii)側壁を有する前記エミッタ、及び前記側壁を取り囲む幅の狭い酸化物ス ペーサリング; (iii)第1のポリシリコン層を含む前記エミッタ、及び第2のポリシリコン 層を含む前記ベース; を含むポリシリコンバイポーラトランジスタを選択し; (b)前記第1及び第2の導電性シリサイド層の間にパルスを印加して、前記第 1及び第2の導電層の間に、前記酸化物リングの下を伸びるフィラメントを形 成する; 各工程を含むことを特徴とする方法。 13.前記トランジスタが単層ポリシリコンバイポーラトランジスタであることを 特徴とする請求の範囲第12項記載の方法。 14.前記トランジスタが2層ポリシリコンバイポーラトランジスタであることを 特徴とする請求の範囲第12項記載の方法。 15.逆ヒューズ素子において、前記素子が: (a)コレクタ、エミッタ及びベースを含み、前記エミッタは側壁を有し、幅の 狭い酸化物スペーサリングが前記側壁を取り囲み、前記エミッタは第1のポリ シリコン層を含み、前記ベースは第2のポリシリコン層を含むシリサイド化ポ リシリコンバイポーラトランジスタ構造;及び (b)前記第1の導電性層から前記スペーサリングの下を前記第2の導電性層ま で伸びる導電性フィラメント; を含むことを特徴とする素子。 16.前記トランジスタが単層ポリシリコンバイポーラトランジスタであることを 特徴とする請求の範囲第15項記載の方法。 17.前記フィラメントの長さがほぼ0.6μmであることを特徴とする請求の範 囲第16項記載の素子。 18.前記トランジスタが2層ポリシリコンバイポーラトランジスタであることを 特徴とする請求の範囲第15項記載の方法。 19.前記フィラメントの長さがほぼ1.0μmであることを特徴とする請求の範 囲第18項記載の素子。
JP53519198A 1997-02-14 1998-02-13 シリサイド化ポリシリコンバイポーラトランジスタに基づく逆ヒューズ Ceased JP2001511949A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CA2,197,627 1997-02-14
CA002197627A CA2197627C (en) 1997-02-14 1997-02-14 Antifuse based on silicided single polysilicon bipolar transistor
PCT/CA1998/000114 WO1998036453A1 (en) 1997-02-14 1998-02-13 Antifuse based on silicided polysilicon bipolar transistor

Publications (2)

Publication Number Publication Date
JP2001511949A true JP2001511949A (ja) 2001-08-14
JP2001511949A5 JP2001511949A5 (ja) 2005-10-06

Family

ID=4159940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53519198A Ceased JP2001511949A (ja) 1997-02-14 1998-02-13 シリサイド化ポリシリコンバイポーラトランジスタに基づく逆ヒューズ

Country Status (6)

Country Link
EP (1) EP0960439B1 (ja)
JP (1) JP2001511949A (ja)
AT (1) ATE250281T1 (ja)
AU (1) AU5979098A (ja)
CA (1) CA2197627C (ja)
DE (1) DE69818227T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310418A (ja) * 2005-04-27 2006-11-09 Hitachi Ltd 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679426B2 (en) 2005-01-19 2010-03-16 Hewlett-Packard Development Company, L.P. Transistor antifuse device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310418A (ja) * 2005-04-27 2006-11-09 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
AU5979098A (en) 1998-09-08
DE69818227D1 (de) 2003-10-23
CA2197627C (en) 2006-01-03
EP0960439A1 (en) 1999-12-01
ATE250281T1 (de) 2003-10-15
EP0960439B1 (en) 2003-09-17
CA2197627A1 (en) 1998-08-14
DE69818227T2 (de) 2004-04-08

Similar Documents

Publication Publication Date Title
JP3204454B2 (ja) 電界効果トランジスタの選択的プログラミング方法
CN101061584B (zh) 电可编程熔丝及其制造方法
US6979601B2 (en) Methods for fabricating fuses for use in semiconductor devices and semiconductor devices including such fuses
EP1351254B1 (en) An integrated fuse with regions of different doping within the fuse neck
KR0162073B1 (ko) 프로그램 가능한 저 임피던스 상호 접속 회로 소자
US5466638A (en) Method of manufacturing a metal interconnect with high resistance to electromigration
EP0455414A1 (en) Integrated circuits having antifuses
JPH0645450A (ja) 電気的にプログラム可能な低抵抗性の非溶断素子
US20070262413A1 (en) E-fuse and method for fabricating e-fuses integrating polysilicon resistor masks
US4518981A (en) Merged platinum silicide fuse and Schottky diode and method of manufacture thereof
US5627101A (en) Method of fabricating polysilicon electromigration sensor which can detect and monitor electromigration in composite metal lines on integrated circuit structures
US6218722B1 (en) Antifuse based on silicided polysilicon bipolar transistor
US6031275A (en) Antifuse with a silicide layer overlying a diffusion region
US6885280B2 (en) High value split poly p-resistor with low standard deviation
CN108257941B (zh) 半导体器件的测试结构和测试方法
JP2001511949A (ja) シリサイド化ポリシリコンバイポーラトランジスタに基づく逆ヒューズ
US6147361A (en) Polysilicon electromigration sensor which can detect and monitor electromigration in composite metal lines on integrated circuit structures with improved sensitivity
US5920771A (en) Method of making antifuse based on silicided single polysilicon bipolar transistor
US7164185B1 (en) Semiconductor component and method of manufacture
US6291306B1 (en) Method of improving the voltage coefficient of resistance of high polysilicon resistors
WO1998036453A1 (en) Antifuse based on silicided polysilicon bipolar transistor
US6479360B2 (en) Semiconductor device and manufacturing method
US6713369B1 (en) Antifuse incorporating tantalum nitride barrier layer
US20010019162A1 (en) Stacked semiconductor integrated circuit device and manufacturing method thereof
US7052925B2 (en) Method for manufacturing self-compensating resistors within an integrated circuit

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A313 Final decision of rejection without a dissenting response from the applicant

Free format text: JAPANESE INTERMEDIATE CODE: A313

Effective date: 20090401

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090526