JP2001506918A - Ic素子を選別するための方法 - Google Patents

Ic素子を選別するための方法

Info

Publication number
JP2001506918A
JP2001506918A JP52838998A JP52838998A JP2001506918A JP 2001506918 A JP2001506918 A JP 2001506918A JP 52838998 A JP52838998 A JP 52838998A JP 52838998 A JP52838998 A JP 52838998A JP 2001506918 A JP2001506918 A JP 2001506918A
Authority
JP
Japan
Prior art keywords
tray
elements
class
grip means
access area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP52838998A
Other languages
English (en)
Inventor
ハロー モーベス
Original Assignee
エム ツェ イー コンピュータ ゲーエムベーハー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エム ツェ イー コンピュータ ゲーエムベーハー filed Critical エム ツェ イー コンピュータ ゲーエムベーハー
Publication of JP2001506918A publication Critical patent/JP2001506918A/ja
Pending legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B07SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07CPOSTAL SORTING; SORTING INDIVIDUAL ARTICLES, OR BULK MATERIAL FIT TO BE SORTED PIECE-MEAL, e.g. BY PICKING
    • B07C5/00Sorting according to a characteristic or feature of the articles or material being sorted, e.g. by control effected by devices which detect or measure such characteristic or feature; Sorting by manually actuated devices, e.g. switches
    • B07C5/36Sorting apparatus characterised by the means used for distribution
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S209/00Classifying, separating, and assorting solids
    • Y10S209/925Driven or fluid conveyor moving item from separating station

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 本発明は、予め定義可能な基準のクラスに従って工業プロセスの終末過程でIC素子を選別するための方法に関する。前記方法に従って、多様なツメ(22,24)により支持プレート(10)のハウジング(12)から、IC素子(18)が同時に除去される。支持プレート(10)のハウジングから素子を除去するために、予め定義可能なアクセス領域(28)が各ツメ(22,24)に割り当てられており、すべてのツメ(23,24)のアクセス領域は重なり合わない。各ツメ(22,24)が、ある特定の基準のクラスに属するIC素子(18)を、それの各アクセス領域(28)の内側に位置する指示場所上のハウジング(12)から除去するに従って、前記支持プレート(10)は徐々にツメ(22,24)を通り過ぎて移動する。

Description

【発明の詳細な説明】 IC素子を選別するための方法 本発明は、終末段階での製造中に、予め定義可能な基準のクラスに対応して選 別され、特にその試験結果に対応する異なるクラスに選別されるIC素子の選別 方法に関する。 IC素子の生産においては、素子は、終末段階で種々の試験を受ける。それ以 降、IC素子はその試験結果に対応して異なるクラスに選別される。選別プロセ スは、IC素子が終末段階で輸送されるトレイの個々の受入れ部分にアクセスす る複数のグリップ手段の助けを借りて実行される。各グリップ手段は、拾い上げ 、その試験結果に対応して分類して、配置するために、各IC素子にアクセスす ることができる。このプロセスは、比較的に時間を要する。 更に、素子が連続して試験され、その試験結果に対応して、複数の倉庫の内の 1つに連続して供給される試験及び選別装置が、DE 35 39 968 A 1及びDE 36 38 430 A1から知られている。 本発明の目的は、きわめて効果的であり、かつそれによりトレイのIC素子の すべてが最短時間内に異なるクラスに選別される、終末段階でIC素子を選別す るための選別方法を提供することである。 前記目的を解決するために、本発明に従って、予め定義可能なクラスに対応し て終末段階でのIC素子の選別のための方法が提供され、その方法では、IC素 子は、複数のグリップ手段によりトレイの受入れ部分から同時に除去され、各グ リップ手段は、トレイの受入れ部分からIC素子の除去のための予め定義可能な アクセス領域を備え、すべてのグリップ手段のアクセス領域には相互に重なりが なく、トレイが、グリップ手段を越えて段階を経て移動され、各グ リップ手段が、基準の1つのクラスに属するIC素子だけを、各グリップ手段の アクセス領域に属するトレイの受入れ部分から除去する。 本発明に従った方法においては、IC素子が選別されるべきクラスの数にその 数が少なくとも等しい複数のグリップ手段が利用される。各グリップ手段は、ト レイの受入れ部分からIC素子を除去するために自身が移動できる、自身に割り 当てられた特定のアクセス領域を有する。アクセス領域のすべては、互いに重な りあっていない。トレイの各受入れ部分が、すべてのグリップ手段のアクセス領 域を通って移動されるように、トレイは、グリップ手段を通り過ぎて移動される 。トレイの段階を経た前進の間に、グリップ手段に割り当てられたアクセス領域 に目下配置されているトレイのそれらの受入れ部分から、各グリップ手段は、そ れぞれの予め定義された基準に基づき、例えば試験結果に基づき、ある特定のク ラスに割り当てられるそれらのIC素子だけを除去するだろう。 このようにして、本発明の方法においては、グリップ手段を通り過ぎるトレイ の連続する段階を経た輸送が実行され、グリップ手段はIC素子に並列的にアク セスする。このようにして、選別機構及び選別方法の有効性はそれぞれ、いわば 過去に知られていたバッチに似た処理の代わりに選別方法が連続して実行される という趣意で決定的に高められる。 これらのIC素子のすべてがまったく同じクラスに属しているために、グリッ プ手段が、そのアクセス領域内に目下位置している平均より多い数のIC素子に アクセスしなければならない場合、クラス毎に複数のグリップ手段を提供するこ とが有利である。トレイのステップ単位の輸送のために、クラスあたりのこの複 数のグリップ手段は、連続して使えるようにする。最初に使用されるグリップ手 段は最大数のIC素子を除去するだろう。従って、必要とされる時間期間は、残 りの状態での滞在時間に、つまりトレイのステップ単位の輸送の循環速度に適応 される。第1グリップ手段に割り当てられるクラスのIC素子のすべてがこの時 間期間内に除去されてしまわない場合には、このクラスに割り当てられた第2グ リップ手段により次のIC素子が除去されるだろう。また、このグリップ手段は 、最大数のIC素子を除去するだろう。両方のグリップ手段が合わせてそれらの アクセス領域内にそれぞれ配列されるIC素子のすべてを除去できないケースが 想像できる限り、このクラスのIC素子の残りが追加グリップ手段のアクセス領 域内に入るとすぐに、これらを受入れ部分から除去することができる、追加グリ ップ手段が具備される。 通常、終末過程の生産領域内でIC素子を輸送するためには、規則正しく、特 に、行列形式例えば相互に直交する列と行とで再び配列される複数の深められた 受入れ部分を備えるトレイが利用される。このようなトレイ内では、トレイの受 入れ部分の列(または代わりに行)を有する1つのアクセス領域を、各グリップ 手段に割り当てることが適切である。この場合、グリップ手段のすべては、トレ イの移動方向に互いに連続して隣合って配列されている。トレイ自体の前進移動 は、受入れ部分の列(または代わりに行)の延長部に直角で適切に実行される。 本発明の実施の形態は、図を参照して以下に更に詳細に説明されるだろう。 図1は、行列形式で配列されるIC素子用の複数の受入れ部分を有するトレイ の平面図である。 図2から図4は、図1によるトレイのステップ単位の前進移動中の、及び、I C素子が試験結果に基づいて割り当てられるクラスに 対応した異なるグリップ手段による個々のIC素子の除去中の、連続段階の図式 による表記である。 図1は、IC素子の製造の終末段階で使用される、IC素子を輸送するための プラスチック製のトレイの平面図を示す。トレイ10は、規則正しく配置された 、深められた複数の受入れ部分12を有する。これらの深められた受入れ部分1 2は、トレイ10上で相互に直交する列14及び行16で配列される。深められ た受入れ部分12は、種々の種類の複数の試験を受けてきたIC素子18を収容 する。個々の試験結果は、トレイ10内のIC素子18の受入れ位置に割り当て られる一方、メモリ内に記憶される。試験の結果に基づき、IC素子18は、そ れぞれ異なるクラス及びグループに割り当てることができる。また、このクラス またはグループの割当ては、特にトレイ10内のその受入れ位置に関して、各I C素子18毎にメモリに記憶される。試験に続いて、例えば、図1の表記で右か ら第1列14及び図1の表記で上から第5行16に配列されるIC素子18はク ラス3に割り当てられなければならないことがメモリに記憶される。 トレイ10のIC素子18を選別するために、IC素子18は、トレイ10の 輸送方向20で直列に配列された複数の吸込みグリップ手段22を通り過ぎて矢 印20の方向に、図2に従って移動される。各吸込みグリップ手段22は、二点 矢印26により示されるトレイ10の輸送方向に直交して実行されるトレイ10 上での前後動を行うように配置された吸込みヘッド24を有する。言い替えると 各吸込みヘッド24は、トレイ10の深められた受入れ部分12の列14の延長 部内に配列されるアクセス領域28内で移動する。吸込みグリップ手段22のア クセス領域28は、トレイ10の輸送方向20で、それぞれ互いに横方向に、及 び互いの後ろで配列される。 輸送方向20でのトレイ10の移動は、ステップ単位で実施され、トレイ10 は、毎回1列14の幅分だけ規則正しく移動し、それから所定の時間期間だけ休 止される。このようにして、トレイ10は、吸込みグリップ手段22のすべてを 通り過ぎて連続的に移動される。 図2は、輸送方向20での受入れ部分12の先行する列14が第1吸込みヘッ ド24のアクセス領域28内に位置するように、トレイ10が前進させられた状 態を示す。図2から図4のIC素子18及び吸込みヘッド24の丸で囲まれたア ラビア数字は、合計で8つのクラスの内のどれにIC素子18が属しているのか 、または、吸込みヘッド24がトレイ10からどのクラスのIC素子18を除去 するのかを示す。図2では、ステップ単位の前進輸送の後であってトレイ10の 停止期間中に、クラス1に割り当てられた吸込みヘッド24が、(図2の表記で 上から数えられる)行2及び5のクラス1によって指定される2つのIC素子1 8を除去するために、第1列14のIC素子18にアクセスする。吸込みヘッド 24は、これらの2つのIC素子18を連続して除去し、それらを吸込みグリッ プ手段22に割り当てられる移送サイト30に配置し、仕分けされたIC素子1 8は、そこから更に輸送されるか、または、倉庫に入れられる。 クラス1に割り当てられた2つのIC素子18が、第1列14から除去され、 トレイ10の停止時間が経過した後、トレイ10は、輸送方向20に1列14の 幅分だけ前進させられた後、再び停止される。それ以降、状況は、再び図3に応 じたものとなる。ここでは、輸送方向20で見てトレイ10の受入れ部分12の 先行する2列14が、クラス1及び2のIC素子18を選別するために設けられ た最初の2つの吸込みグリップ手段22のアクセス領域28内に位置する。図3 に示される状況においては、クラス1及び2用の2つの 吸込みヘッド24は、輸送方向の深められた受入れ部分12の第2列及び第1列 にアクセスする。このプロセスでは、クラス2に割り当てられた吸込みヘッド2 4は、第1列の最上行と最後から2つ目の行とにあるIC素子18を除去し、一 方、クラス1に割り当てられた吸込みヘッド24は、第2列から、上から数えて 第3行、第5行及び第8行に配列されるそれらのIC素子18を除去する。停止 期間の経過後、トレイ10は再び1列の幅分だけ移動され、その結果、今度はト レイ10の最初の3列14がクラス1,2及び3に割り当てられた吸込みグリッ プ手段22のアクセス領域28内に配列される。図3に従った状況に続いて進ん だ状況が図4に示されている。図4に従った状況での除去処理は、これらのIC 素子18が各吸込みヘッド22に割り当てられるクラスに属する限り、最初の3 列14の深められた受入れ部分12に位置するIC素子18にアクセスする3つ の吸込みヘッド24によって並列で実行される。従って、例えば、クラス3のI C素子を選別するために割り当てられた吸込みヘッド24は、トレイ10の第1 列14の上から3行目にあるIC素子にアクセスする。クラス2のIC素子18 を選別するために割り当てられた吸込みヘッド24は、輸送方向でのトレイ10 の第2列の最上行及び最後から2行目にあるIC素子にアクセスし、一方、クラ ス1に割り当てられた吸込みヘッド24は、輸送方向での深められた受入れ部分 22の第3列14から、最上行の深められた受入れ部分12に配列される第3の IC素子18を除去する。掴まれる各IC素子18の上で、その移動方向26に 吸込みヘッド24を位置決めするための吸込みヘッド移動の制御は、IC素子1 8の分類に関してメモリに記憶されるデータに従う。8つのクラスに割り当てら れる吸込みグリップ手段22をトレイ10がいったん完全に通り過ぎて移動され ると、トレイ10のIC素子18のすべて は、そのクラスに対応して選別される間に、除去され、倉庫または類似した保管 手段の中に保管される。 ここに説明され、図に示される実施の形態においては、選別されるクラス毎に 、それぞれ1つの吸込みグリップ手段22が設けられている。吸込みグリップ手 段22のアクセス領域28内に同時に位置する深められた受入れ部分12の数の クラスの数に対する比が大幅に1より大きくない限り、クラスあたり1つの吸込 みグリップ手段22で十分である。しかしながら、IC素子18の考え得るクラ スの数が、吸込みグリップ手段22のアクセス領域28内に同時に位置する深め られた受入れ部分12の数より大幅に少ない場合には、吸込みグリップ手段22 の各アクセス領域28には選別される複数のIC素子18が含まれていると仮定 されなければならない。アクセス領域28あたりで複数のIC素子18を連続し て除去するには、所定の最小時間期間が必要になる。それにも関わらず、相対的 に小さい循環率で、つまりトレイ10の短い停止期間で動作できるようにするた めには、列14の同一に分類されたIC素子18の除去を、2つまたは3つ以上 のクロックサイクルにわたって分配することが勧められる。従って、例えば、ト レイ10の輸送方向20で互いに隣合う2つの吸込みヘッド24が、同じクラス のIC素子18の除去のために設けられても良い。列あたりのこのクラスのIC 素子18の数が知られているため、列14の同一に分類されたIC素子18のど のくらいの数、及び、どの素子をこのクラスに割り当てられる2つまたは3つ以 上の吸込みヘッド24によって除去するのかを前もって定義することができる。 このようにして、選別プロセスは、最適に低い時間要件で実行することができる 。

Claims (1)

  1. 【特許請求の範囲】 1.予め定義可能な基準のクラスに対応して、終末段階でIC素子を選別する ための方法において、複数のグリップ手段(22,24)によってトレイ(10 )の複数の受入れ部分(12)から複数のIC素子(18)が同時に除去され、 各グリップ手段(22,24)は、トレイ(10)の受入れ部分(12)からI C素子(18)を除去するための予め定義可能なアクセス領域(28)を有し、 すべてのグリップ手段(22,24)のアクセス領域(238)が互いに重なり 合っておらず、トレイ(10)が、段階的にグリップ手段(22,24)を通り 過ぎて移動され、各グリップ手段(22,24)が、各グリップ手段のアクセス 領域(28)に属するトレイが(10)の受入れ部分(12)から、基準の1つ のクラスに属するIC素子(18)だけを除去することを特徴とする方法。 2.異なるグリップ手段(22,24)は、各グリップ手段のアクセス領域( 28)に属するトレイ(10)の受入れ部分(12)から同じ基準のクラスのI C素子(18)を除去することを特徴とする請求項1記載の方法。 3.同じ基準のクラスのIC素子(18)の選別のために設けられている各グ リップ手段(22,24)が、各グリップ手段のアクセス領域(28)に属する トレイ(10)の受入れ部分(12)から、多くとも予め定義可能な最大の数の このクラスのIC素子(18)を除去することを特徴とする請求項2記載の方法 。 4.トレイ(10)の受入れ部分(12)が規則正しく配列されており、グリ ップ手段(22,24)のアクセス領域(28)の大きさが互いに等しいことを 特徴とする請求項1〜3の何れかに記載の方法。 5.トレイ(10)の受入れ部分(12)が、互いに直交する列(14)及び 行(16)で配置されており、グリップ手段(22,24)のアクセス領域(2 8)が、トレイ(10)の受入れ部分(12)の列(14)または代わりに行( 16)を有しており、受入れ部分(12)の列(14)または代わりに行(16 )の延長部に直交してトレイ(10)が移動され、グリップ手段(22,24) がトレイ(10)の移動方向(20)に互いに隣合って配列されていることを特 徴とする請求項1〜4の何れかに記載の方法。
JP52838998A 1996-12-21 1997-12-19 Ic素子を選別するための方法 Pending JP2001506918A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19653780A DE19653780C2 (de) 1996-12-21 1996-12-21 Verfahren zum Sortieren von IC-Bauelementen
DE19653780.0 1996-12-21
PCT/EP1997/007217 WO1998028091A1 (de) 1996-12-21 1997-12-19 Verfahren zum sortieren von ic-bauelementen

Publications (1)

Publication Number Publication Date
JP2001506918A true JP2001506918A (ja) 2001-05-29

Family

ID=7815854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52838998A Pending JP2001506918A (ja) 1996-12-21 1997-12-19 Ic素子を選別するための方法

Country Status (4)

Country Link
US (1) US6202858B1 (ja)
JP (1) JP2001506918A (ja)
DE (1) DE19653780C2 (ja)
WO (1) WO1998028091A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008012889A1 (en) * 2006-07-27 2008-01-31 Advantest Corporation Electronic component transfer method and electronic component handling device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6449531B1 (en) * 2000-08-25 2002-09-10 Advanced Micro Devices, Inc. System for batching integrated circuits in trays
US6474553B1 (en) * 2000-09-14 2002-11-05 Advanced Micro Devices, Inc. Chest of counting grids for indicating a count of IC packages for a plurality of types of IC package trays
DE10060348A1 (de) 2000-12-04 2002-06-06 Peter Nagler Verfahren zum automatisierten Sortieren von Objekten und Zusammenstellen von Sortimenten

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3664499A (en) * 1970-11-06 1972-05-23 Fairchild Camera Instr Co High speed automatic sequential tester-handler
DE3539968A1 (de) * 1985-11-11 1987-05-14 Willberg Hans Heinrich Vorrichtung zum pruefen und sortieren von elektronischen bauelementen
DE3638430A1 (de) * 1986-11-11 1988-05-19 Multitest Elektronische Syst Vorrichtung zum testen und sortieren von elektronischen bauelementen, insbesondere ic's
US5307011A (en) 1991-12-04 1994-04-26 Advantest Corporation Loader and unloader for test handler
US5484062A (en) * 1993-01-22 1996-01-16 Technology Handlers, Inc. Article stack handler/sorter
US5680936A (en) * 1995-03-14 1997-10-28 Automated Technologies Industries, Inc. Printed circuit board sorting device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008012889A1 (en) * 2006-07-27 2008-01-31 Advantest Corporation Electronic component transfer method and electronic component handling device
KR101042655B1 (ko) 2006-07-27 2011-06-20 가부시키가이샤 아드반테스트 전자부품 이송방법 및 전자부품 핸들링 장치

Also Published As

Publication number Publication date
DE19653780A1 (de) 1998-07-02
WO1998028091A1 (de) 1998-07-02
US6202858B1 (en) 2001-03-20
DE19653780C2 (de) 1999-04-01

Similar Documents

Publication Publication Date Title
JP2004528660A5 (ja)
Wang et al. Optimization of high-speed multistation SMT placement machines using evolutionary algorithms
ATE215851T1 (de) Vorrichtung und verfahren zum überführen von sortiergutstücken in eine geordnete reihe
CA2435388A1 (en) Partitioning ownership of a database among different database servers to control access to the database
JP2001506918A (ja) Ic素子を選別するための方法
ATE407751T1 (de) Verfahren zum sortieren von behältern
KR20060086041A (ko) 테스트 핸들러
Damodaran et al. Scheduling a capacitated batch-processing machine to minimize makespan
JP3691195B2 (ja) 半導体装置の製造方法
He et al. A heuristic algorithm to balance workloads of high-speed SMT machines in a PCB assembly line
RU2003100501A (ru) Устройство и способ транспортировки и охлаждения предварительно отформованных пластмассовых заготовок
EP1354828B1 (de) Vorrichtung zum Einsortieren, Lagern und Aussortieren von Gütern
US20050096782A1 (en) Automated sorter system and method thereof
US20030000871A1 (en) Sorting system
EP1309988B1 (en) Method for wafer position data retrieval in semiconductor wafer manufacturing
ALSSAGER et al. SIMULATED ANNEALING ALGORITHM USING ITERATIVE COMPONENT SCHEDULING APPROACH FOR CHIP SHOOTER MACHINES.
Magazine et al. Job release policy and printed circuit board assembly
US3726400A (en) Document retrieval apparatus and method
CN101355011B (zh) 晶片激光刻印方法与其系统
Cavalieri Improving performance of a flexible manufacturing system by Petri net based modelling and simulation
JP2671759B2 (ja) 半導体集積回路の自動レイアウト方法
JP3144167B2 (ja) 半導体装置の製造方法
DE68920036T2 (de) Verfahren und vorrichtung zum lagern und fördern von gegenständen, um dieselben an eine ortsfeste station in einer bestimmten willkürlichen reihenfolge anzubieten.
JPS6031406A (ja) 薄板状体の入出庫・保管管理方法
JP3014015B2 (ja) 試験済ic素子分類方法