JP2001358090A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device

Info

Publication number
JP2001358090A
JP2001358090A JP2000176682A JP2000176682A JP2001358090A JP 2001358090 A JP2001358090 A JP 2001358090A JP 2000176682 A JP2000176682 A JP 2000176682A JP 2000176682 A JP2000176682 A JP 2000176682A JP 2001358090 A JP2001358090 A JP 2001358090A
Authority
JP
Japan
Prior art keywords
gas
tungsten film
film
tungsten
reaction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000176682A
Other languages
Japanese (ja)
Inventor
Takenobu Kishida
剛信 岸田
Hiromitsu Abe
弘光 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000176682A priority Critical patent/JP2001358090A/en
Publication of JP2001358090A publication Critical patent/JP2001358090A/en
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To excellently bury a tungsten film into a minute connecting hole of a semiconductor device. SOLUTION: A contact layer 10, which has laminated films of TiN and Ti, is formed in contact holes 11 by directional sputtering. And then, a tungsten film 14 is grown in the contact holes 11 by CVD using reaction of WF6 gas and SiH4 gas. At this moment, the WF6 gas is supplied to a reaction chamber after the SiH4 gas. Hence, it is possible to effectively prevent abnormal reaction between the WF6 gas and the contact layer 10 (Ti) and abnormal reaction between the WF6 gas and the silicon substrate 1. Subsequently, a tungsten film 13 is grown by CVD using reaction of WF6 gas and H2 gas to fill the contact holes 11. Thereafter, the surface of an interlayer insulating film 6 is flattened, and a wiring layer is formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、タングステン膜を
利用したコンタクトホールやヴィアホールの埋め込みに
有効な半導体装置の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device which is effective for filling contact holes and via holes using a tungsten film.

【0002】[0002]

【従来の技術】半導体集積回路における配線は非常に微
細化及び多層化が進んできている。このような半導体集
積回路においては、配線と基板とを接続するために、ま
ずコンタクトホールを形成した後、タングステン膜など
の導電膜をCVD法などで埋め込む手法が用いられてき
た。
2. Description of the Related Art Wiring in a semiconductor integrated circuit has been extremely miniaturized and multilayered. In such a semiconductor integrated circuit, in order to connect a wiring and a substrate, a method of first forming a contact hole and then filling a conductive film such as a tungsten film by a CVD method or the like has been used.

【0003】この従来の半導体装置の主要部の構成を図
6に示す。図6において、1はシリコン基板、2は素子
分離膜、3はMOSトランジスタのソース及びドレイン
を形成する拡散層、4はゲート電極、5はゲート電極4
を覆う絶縁膜、6は層間絶縁膜、7はアルミニウム合金
を主とする配線層、8はバリアメタル膜とも言われる例
えばTiN/Tiの積層構造膜よりなる密着層、9はC
VD法により形成されたタングステン膜(以下、「CV
Dタングステン膜」ともいう)、11はコンタクトホー
ルである。
FIG. 6 shows a configuration of a main part of this conventional semiconductor device. In FIG. 6, 1 is a silicon substrate, 2 is an element isolation film, 3 is a diffusion layer forming a source and a drain of a MOS transistor, 4 is a gate electrode, 5 is a gate electrode 4
6 is an interlayer insulating film, 7 is a wiring layer mainly composed of an aluminum alloy, 8 is an adhesion layer made of, for example, a TiN / Ti laminated structure film also called a barrier metal film, and 9 is C
A tungsten film formed by the VD method (hereinafter referred to as “CV
Reference numeral 11) is a contact hole.

【0004】この従来の半導体装置の製造方法は、シリ
コン基板1に、素子分離膜2と、拡散層3,ゲート電極
4,絶縁膜5等からなるMOSトランジスタとを形成し
た後、全面に層間絶縁膜6を堆積し、層間絶縁膜6の一
部をエッチングしてコンタクトホール11を開口する。
次に、コンタクトホール11の底部および側壁に例えば
TiN/Tiの密着層8をスパッタ法により形成する。
この密着層8は、Tiが後のタングステン膜形成時のW
6 ガスと直接接触しないように、Ti膜を形成後、そ
の上にTiN膜を形成する。
In this conventional method of manufacturing a semiconductor device, an element isolation film 2 and a MOS transistor including a diffusion layer 3, a gate electrode 4, an insulating film 5 and the like are formed on a silicon substrate 1, and then an interlayer insulating film is formed on the entire surface. A film 6 is deposited, and a part of the interlayer insulating film 6 is etched to open a contact hole 11.
Next, an adhesion layer 8 of, for example, TiN / Ti is formed on the bottom and the side wall of the contact hole 11 by a sputtering method.
The adhesion layer 8 is made of W when Ti is used to form a tungsten film later.
After forming a Ti film, a TiN film is formed thereon so as not to come into direct contact with the F 6 gas.

【0005】その後、CVD法によりタングステン膜9
をコンタクトホール11内に埋め込むように堆積する。
この堆積は、WF6 ガスとSiH4 ガスの反応による第
1のステップ(核形成ステップ)と、WF6 ガスとH2
ガス反応による第2のステップ(via fillステ
ップ)とからなり、タングステン膜9は第1と第2の各
ステップによる2種類の膜で構成されている。
After that, the tungsten film 9 is formed by CVD.
Is deposited so as to be embedded in the contact hole 11.
This deposition includes a first step (nucleation step) by a reaction between WF 6 gas and SiH 4 gas, and a WF 6 gas and H 2 gas.
It comprises a second step (via fill step) by a gas reaction, and the tungsten film 9 is composed of two types of films by the first and second steps.

【0006】CVDタングステン膜9を堆積した後、C
MP(Chemical Mechanical Polishing )法やエッチバ
ックにより、タングステン膜9および層間絶縁膜6の表
面を平坦化する。その後、配線層7を形成する。配線層
7は、下層にTiN/Tiバリア層、その上の中間層に
アルミニウム層、さらにその上の上層にTiN/Tiキ
ャップ層が形成されており、すなわち、TiN/Ti/
Al/TiN/Tiの積層となっている。
After the CVD tungsten film 9 is deposited, C
The surfaces of the tungsten film 9 and the interlayer insulating film 6 are flattened by an MP (Chemical Mechanical Polishing) method or etch back. After that, the wiring layer 7 is formed. The wiring layer 7 includes a TiN / Ti barrier layer as a lower layer, an aluminum layer as an intermediate layer thereon, and a TiN / Ti cap layer as an upper layer thereon, that is, TiN / Ti /
It is a laminate of Al / TiN / Ti.

【0007】[0007]

【発明が解決しようとする課題】しかし、近年、より一
層、配線が微細化するなかで、コンタクトホールをタン
グステン膜などにより埋め込むことも次第に困難となっ
てきており、図6のように、スパッタ法によりコンタク
トホール11底部に十分な厚さの密着層8を形成するた
めにスパッタ量を増加すると、コンタクトホール11の
上部の密着層8がオーバーハング形状となって開口面積
が狭くなり、タングステン膜9中にシーム(或いはボイ
ド)等の不完全な埋め込み部分18が発生してしまう。
However, in recent years, as interconnects have become finer, it has become increasingly difficult to fill contact holes with a tungsten film or the like, as shown in FIG. When the sputtering amount is increased in order to form the adhesion layer 8 having a sufficient thickness at the bottom of the contact hole 11, the adhesion layer 8 above the contact hole 11 has an overhang shape, the opening area is reduced, and the tungsten film 9 is formed. Incomplete buried portions 18 such as seams (or voids) are generated therein.

【0008】このように、タングステンによるコンタク
トホールの埋め込みが不完全になるとCMP(Chemical
Mechanical Polishing )法によるタングステンの全面
平坦化の際に研磨剤が不完全な埋め込み部分に侵入した
り、あるいはSF6 系のガスを用いたタングステンのエ
ッチバックの際に、不完全な埋め込み部分が他の場所よ
り速くエッチバックされてしまうために下層基板や下層
配線への突き抜けが発生したりする。このような現象に
より半導体集積回路のコンタクトホールやヴィアホール
の抵抗上昇が起きたり、エレクトロマイグレーションや
ストレスマイグレーションなどのような多層配線の信頼
性が劣化したりする。
As described above, when the filling of the contact holes with tungsten becomes incomplete, CMP (Chemical
The abrasive may penetrate into the incomplete buried portion when planarizing the entire surface of the tungsten by Mechanical Polishing), or the incomplete buried portion may be removed during the etch back of tungsten using SF 6 -based gas. Etch-back is faster than the above-mentioned location, so that penetration into the lower substrate or the lower wiring may occur. Due to such a phenomenon, the resistance of a contact hole or a via hole of a semiconductor integrated circuit increases, or the reliability of a multilayer wiring such as electromigration or stress migration deteriorates.

【0009】このようなことから、タングステンをでき
るだけ完全にコンタクトホールやヴィアホールに埋め込
むことが必要である。コンタクトホールに完全にタング
ステン膜を埋め込むために、下地のTiN/Ti等の密
着層を薄膜化して、コンタクトホール上部開口部の面積
を拡大する方法が検討されている。しかしながら、図6
のタングステン膜9の形成において、まず、WF6 ガス
とSiH4 ガスの反応による第1のステップを行うが、
この際、反応室へまずWF6 ガスを導入開始し、その後
にSiH4 ガスを導入すると、WF6 ガスはSiやTi
との反応が生じ易く、高抵抗層を形成したり、基板のp
n接合破壊による接合リークを引き起こしたりする。な
お、密着層8は、TiがWF6 ガスと直接接触しないよ
うにTi膜の上にTiN膜を形成しているが、TiNは
柱状結晶であるため、WF6 が粒界に沿って深く侵入し
てTiやSiと反応してしまう。
For this reason, it is necessary to bury tungsten as completely as possible in the contact holes and via holes. In order to completely embed the tungsten film in the contact hole, a method of increasing the area of the upper opening of the contact hole by reducing the thickness of the underlying adhesion layer such as TiN / Ti has been studied. However, FIG.
First, in the formation of the tungsten film 9, the first step is performed by the reaction between the WF 6 gas and the SiH 4 gas.
At this time, when WF 6 gas is first introduced into the reaction chamber and then SiH 4 gas is introduced, the WF 6 gas becomes Si or Ti.
Reaction easily occurs to form a high-resistance layer,
It may cause junction leakage due to n-junction breakdown. The adhesion layer 8 forms a TiN film on the Ti film so that Ti does not directly contact the WF 6 gas. However, since TiN is a columnar crystal, WF 6 penetrates deeply along the grain boundary. Reacts with Ti and Si.

【0010】また、CVD法で堆積したタングステン膜
は結晶粒が大きいため、膜表面の凹凸が激しい。従っ
て、エッチバックをした際にはエッチング残さが発生し
たり、配線層7形成後の表面モフォロジーが悪化すると
いう課題も発生する。
Further, the tungsten film deposited by the CVD method has large crystal grains, so that the surface of the film is extremely uneven. Therefore, when etch-back is performed, there are also problems that an etching residue occurs and that the surface morphology after the formation of the wiring layer 7 deteriorates.

【0011】本発明は上記課題を解決するもので、配線
の微細化が進んでも、微細な接続孔(コンタクトホー
ル,ヴィアホール)内のタングステン膜の埋め込み状態
を良好にできる半導体装置の製造方法を提供することを
目的とする。
SUMMARY OF THE INVENTION The present invention solves the above-mentioned problems, and provides a method of manufacturing a semiconductor device capable of satisfactorily embedding a tungsten film in a fine connection hole (contact hole, via hole) even if the wiring becomes finer. The purpose is to provide.

【0012】[0012]

【課題を解決するための手段】本発明の請求項1記載の
半導体装置の製造方法は、下部の導電層上に形成された
層間絶縁膜を開口し接続孔を形成する工程と、接続孔内
に物理的蒸着法(スパッタ法)によりチッ化チタンとチ
タンとの積層膜または第1のタングステン膜よりなる密
着層を形成する工程と、密着層上に、WF6 ガスと水素
化シリコン系の反応ガスを用いた化学的気相成長法(C
VD法)により第2のタングステン膜を成長する工程
と、第2のタングステン膜上に、WF6 ガスとH2 ガス
を用いたCVD法により第3のタングステン膜を成長し
て接続孔を埋め込む工程とを含み、第2のタングステン
膜を成長する際に水素化シリコン系ガスをWF6 ガスよ
り先にあるいは同時に反応室に導入することを特徴とす
る。なお、上部の導電層は配線層であり、下部の導電層
は配線層またはシリコン基板表面に形成された拡散層で
ある。
According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: opening a interlayer insulating film formed on a lower conductive layer to form a connection hole; Forming a laminated layer of titanium nitride and titanium or a first tungsten film by a physical vapor deposition method (sputtering method); and reacting a WF 6 gas with a silicon hydride on the adhesion layer. Chemical vapor deposition using gas (C
Growing a second tungsten film by a VD method) and growing a third tungsten film on the second tungsten film by a CVD method using WF 6 gas and H 2 gas to bury the connection holes. Wherein the silicon hydride-based gas is introduced into the reaction chamber before or simultaneously with the WF 6 gas when growing the second tungsten film. The upper conductive layer is a wiring layer, and the lower conductive layer is a wiring layer or a diffusion layer formed on the surface of the silicon substrate.

【0013】この請求項1の製造方法によれば、密着層
を形成した後、WF6 ガスと水素化シリコン系ガスによ
り第2のタングステン膜を成長させ、その際、WF6
スを水素化シリコン系ガスより時間的に遅らせて反応室
へ導入することで、密着層がチッ化チタンとチタンとの
積層膜である場合のWF6 ガスと密着層のTiとの異常
反応や、下部の導電層がシリコン基板表面に形成された
拡散層である場合のWF6 ガスとシリコン基板との異常
反応を防止することができる。このように、WF6 と密
着層や下部の導電層(シリコン基板または配線層)との
反応を抑制し、異常成長によるパーティクルを低減で
き、微細な接続孔内のタングステン膜の埋め込み状態を
良好にし、良好なコンタクト特性またはヴィア特性が得
られる。
According to the manufacturing method of the claim 1, after forming the adhesion layer, the WF 6 gas and a silicon hydride-containing gas to grow a second tungsten film, where the silicon hydride a WF 6 gas When introduced into the reaction chamber with a time delay relative to the system gas, an abnormal reaction between the WF 6 gas and the Ti of the adhesion layer when the adhesion layer is a laminated film of titanium nitride and titanium, and a lower conductive layer Is a diffusion layer formed on the silicon substrate surface, an abnormal reaction between the WF 6 gas and the silicon substrate can be prevented. In this way, the reaction between WF 6 and the adhesion layer or the lower conductive layer (silicon substrate or wiring layer) can be suppressed, particles due to abnormal growth can be reduced, and the state of filling the tungsten film in the fine connection hole can be improved. And good contact characteristics or via characteristics can be obtained.

【0014】本発明の請求項2記載の半導体装置の製造
方法は、請求項1記載の半導体装置の製造方法におい
て、第2のタングステン膜を成長する際、水素化シリコ
ン系の反応ガスに対するWF6 ガスの流量比を小さい状
態から大きい状態に変化させることを特徴とする。
According to a second aspect of the present invention, in the method of manufacturing a semiconductor device according to the first aspect, when growing the second tungsten film, WF 6 with respect to a silicon hydride-based reaction gas is grown. It is characterized in that the gas flow ratio is changed from a small state to a large state.

【0015】こうすることによって、WF6 と下地膜と
の異常反応を抑制しつつ、かつ優れたタングステン埋め
込み形状を実現できる。このように、WF6 による密着
層や下部の導電層(シリコン基板または配線層)へのダ
メージを低減できるとともに、第2のタングステン膜の
段差被覆性を改善できる。
By doing so, it is possible to realize an excellent tungsten-embedded shape while suppressing an abnormal reaction between WF 6 and the underlying film. In this manner, damage to the adhesion layer and the lower conductive layer (silicon substrate or wiring layer) by WF 6 can be reduced, and the step coverage of the second tungsten film can be improved.

【0016】本発明の請求項3記載の半導体装置の製造
方法は、請求項1記載の半導体装置の製造方法におい
て、密着層として、第1のタングステン膜を指向性の高
い物理的蒸着法(例えば、イオン化スパッタ法やコリメ
ーションスパッタ法や遠距離スパッタ法)により形成す
ることを特徴とする。
According to a third aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the first aspect, wherein the first tungsten film is used as the adhesion layer by a physical vapor deposition method having a high directivity (for example, , Ionization sputtering, collimation sputtering, or long-distance sputtering.

【0017】これにより、接続孔の底部に充分な密着層
の層厚を確保しつつ、かつ層間絶縁膜上に形成される密
着層の薄膜化を実現でき、接続孔の上部がオーバーハン
グ形状となり開口面積が狭くなったり、ピンチオフ現象
を防止することができる。また、密着層を指向性の高い
物理的蒸着法により形成した第1のタングステン膜とす
ることにより、接続孔内のタングステン膜の応力を引っ
張り応力から収縮応力方向へ変化させることができ、上
部の導電層である配線層に与える引っ張り応力を低減
し、配線層の信頼性を向上することができる。
Thus, it is possible to secure a sufficient thickness of the adhesion layer at the bottom of the connection hole and to reduce the thickness of the adhesion layer formed on the interlayer insulating film, and the upper portion of the connection hole has an overhang shape. The opening area can be reduced, and the pinch-off phenomenon can be prevented. Further, by forming the adhesion layer as the first tungsten film formed by the physical vapor deposition method having high directivity, the stress of the tungsten film in the connection hole can be changed from the tensile stress to the contraction stress direction. The tensile stress applied to the wiring layer which is a conductive layer can be reduced, and the reliability of the wiring layer can be improved.

【0018】本発明の請求項4記載の半導体装置の製造
方法は、請求項3記載の半導体装置の製造方法におい
て、第2のタングステン膜を成長する工程を行わず、第
1のタングステン膜上に第3のタングステン膜を成長す
ることを特徴とする。
According to a fourth aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the third aspect, wherein the step of growing the second tungsten film is not performed, and the first tungsten film is formed on the first tungsten film. The method is characterized in that a third tungsten film is grown.

【0019】密着層を、請求項3のように指向性の高い
物理的蒸着法により形成した第1のタングステン膜とす
ることにより、密着層がCVD法によるタングステン膜
成長の際のWF6 ガスに対する良好なバリアメタルとし
て作用し、基板浸食等を防止できるため、この請求項4
のように、WF6 ガスと水素化シリコン系ガスを用いて
第2のタングステン膜を形成する工程を無くすことがで
きる。
By forming the adhesion layer as the first tungsten film formed by a physical vapor deposition method having high directivity as in claim 3, the adhesion layer can be formed with respect to the WF 6 gas when the tungsten film is grown by the CVD method. Since it acts as a good barrier metal and can prevent substrate erosion, etc.
As described above, the step of forming the second tungsten film using the WF 6 gas and the silicon hydride-based gas can be eliminated.

【0020】本発明の請求項5記載の半導体装置の製造
方法は、請求項1記載の半導体装置の製造方法におい
て、第2のタングステン膜を成長する工程に代えて、W
6 ガスと水素化シリコン系の反応ガスを用いたCVD
法によりタングステンシリサイド膜を成長する工程を設
けたことを特徴とする。
According to a fifth aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the first aspect, wherein the step of growing the second tungsten film is replaced with the step of growing a second tungsten film.
CVD using F 6 gas and silicon hydride based reaction gas
A step of growing a tungsten silicide film by a method is provided.

【0021】このように、密着層を形成した後、タング
ステンシリサイド膜を形成することで、その後で行なう
WF6 ガスとH2 ガス反応による第3のタングステン膜
堆積の際、WF6 ガスと密着層や下部の導電層(シリコ
ン基板または配線層)との異常反応をより効率よく防止
することが可能となる。
[0021] Thus, after forming the adhesion layer, by forming a tungsten silicide film, when then performed WF 6 gas and H 2 gas reaction in the third tungsten film deposition, the adhesion layer and the WF 6 gas Reaction with the conductive layer (silicon substrate or wiring layer) below the metal layer or the lower layer can be more efficiently prevented.

【0022】本発明の請求項6記載の半導体装置の製造
方法は、請求項1,2,3,4または5記載の半導体装
置の製造方法において、第3のタングステン膜を成長さ
せた後、第3のタングステン膜上に第4のタングステン
膜を物理的蒸着法により堆積する工程を設けたことを特
徴とする。
According to a sixth aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the first, second, third, fourth or fifth aspect of the present invention, comprising the steps of: A step of depositing a fourth tungsten film on the third tungsten film by physical vapor deposition.

【0023】このように、CVD法により第3のタング
ステン膜を堆積した後、物理的蒸着法にて第4のタング
ステン膜を堆積することにより、表面凹凸の激しいCV
D法による第3のタングステン膜の表面を平滑にするこ
とができ、平坦化を行うCMPやエッチバック後のタン
グステン膜表面が平滑になるため、残さの低減、またそ
の上に形成する上部の導電層(配線層)の段差被覆性を
改善できる。すなわち、配線層の表面モフォロジーを改
善することができる。
As described above, by depositing the third tungsten film by the CVD method and then depositing the fourth tungsten film by the physical vapor deposition method, the CV having a severe surface unevenness is formed.
The surface of the third tungsten film formed by the method D can be smoothed, and the surface of the tungsten film after CMP or etch back for flattening becomes smooth, so that the residue is reduced and the upper conductive film formed thereon is formed. The step coverage of the layer (wiring layer) can be improved. That is, the surface morphology of the wiring layer can be improved.

【0024】[0024]

【発明の実施の形態】(第1の実施の形態)図1は本発
明の第1の実施の形態における半導体装置の製造方法を
説明するための製造途中の断面図である。図1におい
て、10は指向性の高い物理的蒸着法により形成したT
iN/Ti積層構造膜またはタングステン膜よりなる密
着層であり、13はCVD法によりWF6 ガスとH2
スの反応で堆積したタングステン膜、14はCVD法に
よりWF6 ガスとSiH4 ガスの反応で堆積したタング
ステン膜である。その他の図6と対応する部分には同一
符号を付している。
DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) FIG. 1 is a cross-sectional view of a semiconductor device according to a first embodiment of the present invention for explaining a method of manufacturing the same. In FIG. 1, reference numeral 10 denotes T formed by physical vapor deposition with high directivity.
An adhesion layer made of an iN / Ti laminated structure film or a tungsten film, 13 is a tungsten film deposited by a reaction between WF 6 gas and H 2 gas by CVD, and 14 is a reaction between WF 6 gas and SiH 4 gas by CVD. Is a tungsten film deposited by the above method. Other parts corresponding to those in FIG. 6 are denoted by the same reference numerals.

【0025】図1において、シリコン単結晶からなるシ
リコン基板1上には、例えばSiO 2 からなる埋め込み
素子分離膜2及びゲート電極4が形成されている。ゲー
ト電極4を覆うように例えばSiO2 からなる絶縁膜5
が形成されている。ゲート電極4の両側のシリコン基板
1表面には例えばMOSトランジスタのソース及びドレ
インを構成する拡散層3、すなわち高濃度のn型または
p型半導体領域が形成されており、MOSトランジスタ
動作時のオン抵抗を低減したり、コンタクトホール11
の底部におけるコンタクトホール11と拡散層3との接
触抵抗、所謂コンタクト抵抗の低減を実現する。
In FIG. 1, a silicon single crystal
On the recon substrate 1, for example, SiO TwoEmbedding consisting of
An element isolation film 2 and a gate electrode 4 are formed. Game
For example, to cover the electrode 4TwoInsulating film 5 made of
Are formed. Silicon substrate on both sides of gate electrode 4
On one surface, for example, the source and drain of a MOS transistor
Diffusion layer 3 constituting an impurity, that is, a high concentration n-type or
MOS transistor with p-type semiconductor region formed
The on-resistance during operation can be reduced, or the contact hole 11 can be reduced.
Between the contact hole 11 and the diffusion layer 3 at the bottom of
A reduction in contact resistance, so-called contact resistance, is realized.

【0026】このような素子分離膜2やMOSトランジ
スタを形成後、ここではゲート電極4を覆う絶縁膜5を
形成後に、層間絶縁膜6として例えばBPSG(Boron
Phosphorous Silicate Glass)などのボロンを含ませた
絶縁膜を堆積する。その後、ホトレジスト(図示無し)
をマスクとして用いて、層間絶縁膜6の一部をエッチン
グにより開口してコンタクトホール11を形成する。
After forming such an element isolation film 2 and a MOS transistor, here, after forming an insulating film 5 covering the gate electrode 4, for example, a BPSG (Boron
An insulating film containing boron such as Phosphorous Silicate Glass is deposited. After that, photoresist (not shown)
Using as a mask, a part of interlayer insulating film 6 is opened by etching to form contact hole 11.

【0027】次に、コンタクトホール11内に指向性ス
パッタ法によりTiNとTiの積層膜或いはWからなる
密着層10を形成する。この密着層10は、続いて行う
CVDタングステン堆積の下地膜として必要なものであ
り、CVDタングステン膜と下地シリコン基板や下地層
間絶縁膜との密着性を向上させることや、CVDタング
ステン膜堆積時に用いるWF6 ガスと下地シリコン基板
との反応を抑制するバリアメタルとして重要なものであ
る。密着層10をTiNとTiの積層膜とする場合、T
iが後のタングステン膜形成時のWF6 ガスと直接接触
しないように、Ti膜を形成後、その上にTiN膜を形
成する。
Next, an adhesion layer 10 made of a laminated film of TiN and Ti or W is formed in the contact hole 11 by a directional sputtering method. The adhesion layer 10 is necessary as a base film for the subsequent CVD tungsten deposition, and is used for improving the adhesion between the CVD tungsten film and the base silicon substrate or the base interlayer insulating film, or used when depositing the CVD tungsten film. It is important as a barrier metal for suppressing the reaction between the WF 6 gas and the underlying silicon substrate. When the adhesion layer 10 is a laminated film of TiN and Ti, T
After forming a Ti film, a TiN film is formed thereon so that i does not come into direct contact with the WF 6 gas when the tungsten film is formed later.

【0028】次に、WF6 ガスとSiH4 ガス反応によ
るCVD法でコンタクトホール11内にタングステン膜
14を成長させるが、この時、WF6 ガスをSiH4
スより約1秒から5秒、時間的に遅らせて反応室へ導入
する。これにより、コンタクト開口部で起こり易いWF
6 ガスと密着層10(Ti)の異常反応(例えば2WF
6 +3Ti→2W+3TiF4 の反応によるボルケイノ
現象:参考文献 S.M.Sze ULSI Tech
nology P409)、或いはコンタクト底部で起
こりやすいWF6 ガスとシリコン基板1との異常反応
(例えば2WF6+3Si→2W+3SiF4 )などを
有効に防止することができる。
Next, a tungsten film 14 is grown in the contact hole 11 by a CVD method using a reaction between WF 6 gas and SiH 4 gas. At this time, the WF 6 gas is grown from SiH 4 gas for about 1 to 5 seconds. Introduce into the reaction chamber with a delay. As a result, WF which is likely to occur in the contact opening is
Abnormal reaction between 6 gas and adhesion layer 10 (Ti) (for example, 2WF
6 + 3Ti → 2W + Volcano phenomenon caused by the reaction of 3TiF 4: References S. M. Sze ULSI Tech
(nology P409), or an abnormal reaction (for example, 2WF 6 + 3Si → 2W + 3SiF 4 ) between the WF 6 gas and the silicon substrate 1 which is likely to occur at the bottom of the contact can be effectively prevented.

【0029】次に、WF6 ガスとH2 ガス反応によるC
VD法でタングステン膜13を成長させコンタクトホー
ル11を埋め込む。ここまでを図1に示す(ただし、タ
ングステン膜13の表面の凹凸状態を無視して示してい
る)。また、タングステン膜14とタングステン膜13
を成長させる際の反応ガスを反応室内へ導入するタイミ
ングチャートを図2に示す。そして、CVDタングステ
ン膜13を堆積した後、CMP法やエッチバックによ
り、コンタクトホール11以外の層間絶縁膜6上のタン
グステン膜13,14および密着層10を除去して、タ
ングステン膜13および層間絶縁膜6の表面を平坦化す
る。その後、アルミニウム合金等よりなる配線層7(図
6参照)を形成する。
Next, C by the reaction of WF 6 gas and H 2 gas
A tungsten film 13 is grown by the VD method to fill the contact hole 11. This is shown in FIG. 1 (however, the irregularities on the surface of the tungsten film 13 are ignored). Further, the tungsten film 14 and the tungsten film 13
FIG. 2 shows a timing chart for introducing a reaction gas into the reaction chamber when growing the methane. Then, after depositing the CVD tungsten film 13, the tungsten films 13, 14 and the adhesion layer 10 on the interlayer insulating film 6 other than the contact holes 11 are removed by a CMP method or etch back, and the tungsten film 13 and the interlayer insulating film are removed. 6 is flattened. Thereafter, a wiring layer 7 (see FIG. 6) made of an aluminum alloy or the like is formed.

【0030】以上のように本実施の形態によれば、密着
層10を形成した後、WF6 ガスとSiH4 ガス反応に
よりタングステン膜14を成長させ、その際、WF6
SiH4 より時間的に遅らせて反応室へ導入すること
で、WF6 ガスと密着層10のTiとの異常反応や、W
6 ガスとシリコン基板1との異常反応を防止すること
ができる。このように、WF6 と下地膜との反応を抑制
し、異常成長によるパーティクルを低減でき、微細なコ
ンタクトホール11の埋め込み状態を良好にし、良好な
コンタクト特性が得られる。
According to this embodiment as described above, after forming the adhesion layer 10, a tungsten film 14 is grown by WF 6 gas and SiH 4 gas reaction, where the time the WF 6 from SiH 4 To the reaction chamber, the abnormal reaction between the WF 6 gas and the Ti of the adhesion layer 10 or the W
An abnormal reaction between the F 6 gas and the silicon substrate 1 can be prevented. As described above, the reaction between the WF 6 and the underlying film is suppressed, particles due to abnormal growth can be reduced, the state of burying the fine contact holes 11 can be improved, and good contact characteristics can be obtained.

【0031】なお、タングステン膜14を成長を成長さ
せる際、WF6 ガスをSiH4 ガスより先に導入しなけ
れば、WF6 ガスと密着層10のTiやシリコン基板1
との異常反応を抑制でき、WF6 ガスとSiH4 ガスと
を同時に反応室へ導入してもよい。
[0031] Note that when growing the growth of the tungsten film 14, WF 6 to be introduced gases prior to the SiH 4 gas, Ti and silicon substrate 1 of the adhesive layer 10 and the WF 6 gas
WF 6 gas and SiH 4 gas may be simultaneously introduced into the reaction chamber.

【0032】また、本実施の形態では、水素化シリコン
系の反応ガスとしてSiH4 を用いたが、その代わりに
SiH2 Cl2 (ジクロルシラン)を用いてもよい。
In the present embodiment, SiH 4 is used as a silicon hydride-based reaction gas, but SiH 2 Cl 2 (dichlorosilane) may be used instead.

【0033】また、第1の実施の形態において、WF6
と水素化シリコン系の反応ガス(例えばSiH4 )の反
応によるタングステン膜14堆積を行う際、その堆積工
程を2つ以上の複数ステップに分割することが好まし
い。分割したステップでは、後のステップに進むほどW
6 とSiH4 の流量比、すなわちWF6 /SiH4
が大きくなるようにしておく。例えばタングステン膜1
4堆積工程を2つのステップに分割した場合、最初のス
テップではWF6 が10sccmで、SiH4 が10s
ccmとし、2番目のステップではWF6 が30scc
mで、SiH4 が10sccmのようにする。こうする
ことによって、下地基板とWF6 との異常反応を抑制し
つつ、かつ優れたタングステン埋め込み形状を実現でき
る。すなわち、WF6 によるシリコン基板1へのダメー
ジを低減できるとともに、タングステン膜14の段差被
覆性を改善できる。
In the first embodiment, WF 6
When the tungsten film 14 is deposited by the reaction of hydrogen and a silicon hydride-based reaction gas (for example, SiH 4 ), it is preferable to divide the deposition process into two or more steps. In the divided steps, W
The flow rate ratio between F 6 and SiH 4 , that is, the WF 6 / SiH 4 ratio is set to be large. For example, tungsten film 1
If the four deposition process is divided into two steps, the first step is 10 sccm WF 6 and 10 s SiH 4
ccm and in the second step WF 6 is 30 scc
m so that the SiH 4 is 10 sccm. By doing so, it is possible to realize an excellent tungsten-embedded shape while suppressing an abnormal reaction between the base substrate and WF 6 . That is, the damage to the silicon substrate 1 by the WF 6 can be reduced, and the step coverage of the tungsten film 14 can be improved.

【0034】なお、半導体集積回路が微細化するにつれ
てコンタクトホール11のアスペクト比(深さ/開口
径)が大きくなるため、コンタクトホール11の底部に
まで十分(約10nm)に密着層10を形成しようとす
ると、従来は層間絶縁膜6上に厚膜(100nmから2
00nm)を形成しなければならなくなるため、図6に
示すようにコンタクトホール11の上部がオーバーハン
グ形状となり、上部の開口面積が低下する。そして場合
によっては、コンタクトホール11の上部が密着層10
によって閉じてしまうことも起こる(ピンチオフ現
象)。従って、密着層10はCVDタングステン堆積の
際のWF6 ガスの基板浸食が生じない程度でできうる限
り薄い方が良い。したがって、密着層10は、指向性ス
パッタ法(指向性の高いスパッタ法:例えば、イオン化
スパッタ法やコリメーションスパッタ法や遠距離スパッ
タ法)による形成によって、コンタクトホール11の底
部に充分なTiN/Tiやタングステン膜厚を確保しつ
つ、かつ層間絶縁膜6上の膜厚の薄膜化(例えば20n
m)を実現することが好ましい。
Since the aspect ratio (depth / opening diameter) of the contact hole 11 increases as the semiconductor integrated circuit becomes finer, the adhesion layer 10 should be formed sufficiently (about 10 nm) to the bottom of the contact hole 11. Conventionally, a thick film (100 nm to 2 nm) is formed on the interlayer insulating film 6.
00 nm), the upper portion of the contact hole 11 has an overhang shape as shown in FIG. 6, and the opening area of the upper portion decreases. In some cases, the upper part of the contact hole 11 is
May also close (pinch-off phenomenon). Therefore, it is preferable that the adhesion layer 10 is as thin as possible without causing erosion of the substrate by the WF 6 gas during the deposition of CVD tungsten. Therefore, the adhesion layer 10 is formed by a directional sputtering method (a sputtering method having a high directivity: for example, an ionization sputtering method, a collimation sputtering method, or a long-distance sputtering method), so that a sufficient TiN / Ti or While securing the tungsten film thickness, the film thickness on the interlayer insulating film 6 is reduced (for example, 20 n).
m) is preferably realized.

【0035】また、密着層10を指向性スパッタ法によ
るタングステン膜とすることで、CVDタングステン堆
積後のタングステン膜13等の応力が例えば1×1010
[dyne/cm2]の引っ張り応力から収縮応力方向へ変化する
ため、配線層7(例えばTiN/Al−Cu0.5wt
%/TiN/Ti=30nm/600nm/20nm/
20nm)に与える引っ張り応力が低減され、ストレス
マイグレーション耐性が改善される。またこの場合、密
着層10(指向性スパッタ法によるタングステン膜)が
CVDタングステン膜成長の際のWF6 ガスに対する良
好なバリアメタルとして作用し、基板浸食等を防止でき
たり、WF6 とSiH4 の反応ステップを用いなくても
タングステンを埋め込むことが可能となる。したがっ
て、WF6ガスとSiH4 ガス反応によるタングステン
膜14を形成しないで、図3に示すように、指向性スパ
ッタ法によりタングステン膜を密着層10として形成
後、WF6 ガスとH2 ガス反応によりCVDタングステ
ン膜13を成長させて、コンタクトホール11を埋め込
むことができる。
Further, by forming the adhesion layer 10 as a tungsten film by the directional sputtering method, the stress of the tungsten film 13 or the like after the deposition of the CVD tungsten is, for example, 1 × 10 10
To change from [dyne / cm 2] of tensile stress to the shrinkage stress direction, the wiring layer 7 (e.g., TiN / Al-Cu0.5wt
% / TiN / Ti = 30 nm / 600 nm / 20 nm /
20 nm) is reduced, and the stress migration resistance is improved. Further, in this case, the adhesion layer 10 (tungsten film by the directional sputtering method) acts as a good barrier metal against WF 6 gas at the time of growing the CVD tungsten film, and can prevent substrate erosion and the like, and can prevent WF 6 and SiH 4 from being mixed. Tungsten can be embedded without using a reaction step. Therefore, without forming a tungsten film 14 by WF 6 gas and SiH 4 gas reaction, as shown in FIG. 3, after forming a tungsten film as an adhesion layer 10 by directional sputtering method, the WF 6 gas and H 2 gas reaction The contact hole 11 can be buried by growing the CVD tungsten film 13.

【0036】(第2の実施の形態)図4は本発明の第2
の実施の形態における半導体装置の製造方法を説明する
ための製造途中の断面図である。図4において、15は
タングステンシリサイド(WSix)膜であり、その他
の図1と対応する部分には同一符号を付している。
(Second Embodiment) FIG. 4 shows a second embodiment of the present invention.
FIG. 39 is a cross-sectional view in the course of manufacture for illustrating the method of manufacturing the semiconductor device in the embodiment. 4, reference numeral 15 denotes a tungsten silicide (WSix) film, and other portions corresponding to those in FIG. 1 are denoted by the same reference numerals.

【0037】本実施の形態では、第1の実施の形態と同
様にTiN/Ti積層構造膜またはタングステン膜より
なる密着層10を堆積した後、第1の実施の形態におけ
るタングステン膜14の形成に代えて、WF6 ガスとS
iH4 ガスを用いたCVD法によりタングステンシリサ
イド膜15を形成する。このタングステンシリサイド膜
15は、第1の実施の形態におけるタングステン膜14
の形成時よりもSiH 4 ガス流量を多くし、WF6 ガス
に対するSiH4 ガス流量比を大きくすることによって
形成する。第1の実施の形態におけるタングステン膜1
4の形成時には、WF6 /SiH4 のガス流量比を0.
5以上(例えば30sccm/10sccmや40sc
cm/30sccmなど)とするのに対し、図4のタン
グステンシリサイド膜15の形成時には、WF6 /Si
4 のガス流量比を0.1以下とする。
In the present embodiment, the same as in the first embodiment is used.
From TiN / Ti laminated structure film or tungsten film
After the adhesion layer 10 is deposited, the first embodiment
WF instead of forming the tungsten film 146Gas and S
iHFourTungsten silicide by CVD method using gas
An id film 15 is formed. This tungsten silicide film
Reference numeral 15 denotes the tungsten film 14 according to the first embodiment.
SiH than when forming FourIncrease the gas flow, WF6gas
SiH againstFourBy increasing the gas flow ratio
Form. Tungsten film 1 according to first embodiment
In the formation of No. 4, WF6/ SiHFourThe gas flow ratio of 0.
5 or more (for example, 30 sccm / 10 sccm or 40 sccm
cm / 30 sccm).
When forming the gustene silicide film 15, WF6/ Si
HFourIs set to 0.1 or less.

【0038】次に、第1の実施の形態同様、WF6 ガス
とH2 ガス反応によるCVD法でタングステン膜13を
成長させコンタクトホール11を埋め込む。ここまでを
図4に示す(ただし、タングステン膜13の表面の凹凸
状態を無視して示している)。その後も、第1の実施の
形態同様、CMP法やエッチバックにより、タングステ
ン膜13および層間絶縁膜6の表面を平坦化し、アルミ
ニウム合金等よりなる配線層7(図6参照)を形成す
る。
Next, as in the first embodiment, a tungsten film 13 is grown by CVD using a reaction between WF 6 gas and H 2 gas to fill the contact hole 11. This is shown in FIG. 4 (however, the irregularities on the surface of the tungsten film 13 are ignored). Thereafter, similarly to the first embodiment, the surfaces of the tungsten film 13 and the interlayer insulating film 6 are flattened by the CMP method or the etch back, and the wiring layer 7 (see FIG. 6) made of an aluminum alloy or the like is formed.

【0039】以上のように本実施の形態によれば、密着
層10を形成した後、タングステンシリサイド膜15を
形成することで、その後で行なうWF6 ガスとH2 ガス
反応によるタングステン膜堆積の際、WF6 ガスと下地
膜との異常反応をより効率よく防止することが可能とな
る。すなわちタングステンシリサイド膜15ではシリコ
ンが組成の一部として含有されているため、WF6 ガス
がシリコン基板1との反応をおこさずに組成として含有
されるシリコンと優先して反応するため、シリコン基板
1などへの浸食を防止することができる。したがって、
タングステン膜14の堆積を薄膜化あるいは0(無し)
とすることが可能となり(本実施の形態はタングステン
膜14が0の場合を示す)、CVDタングステン膜13
の埋め込み形状が改善できる。
As described above, according to the present embodiment, after the adhesion layer 10 is formed, the tungsten silicide film 15 is formed, so that when the tungsten film is deposited by a WF 6 gas and H 2 gas reaction performed later. , The abnormal reaction between the WF 6 gas and the underlying film can be more efficiently prevented. That is, since the tungsten silicide film 15 contains silicon as a part of the composition, the WF 6 gas reacts preferentially with the silicon contained in the composition without reacting with the silicon substrate 1. Erosion to the like can be prevented. Therefore,
Decrease the thickness of the tungsten film 14 or reduce it to 0 (none)
(This embodiment shows a case where the tungsten film 14 is 0), and the CVD tungsten film 13
Can be improved.

【0040】(第3の実施の形態)図5は本発明の第3
の実施の形態における半導体装置の製造方法を説明する
ための製造途中の断面図である。図5において、12は
スパッタ法により堆積したタングステン膜であり、その
他の図1と対応する部分には同一符号を付している。
(Third Embodiment) FIG. 5 shows a third embodiment of the present invention.
FIG. 39 is a cross-sectional view in the course of manufacture for illustrating the method of manufacturing the semiconductor device in the embodiment. In FIG. 5, reference numeral 12 denotes a tungsten film deposited by a sputtering method, and other portions corresponding to those in FIG. 1 are denoted by the same reference numerals.

【0041】本実施の形態は、図1に示す第1の実施の
形態において、CVDタングステン膜13を堆積した
後、その上にスパッタ法にてタングステン膜12を堆積
するものである。その後は、第1の実施の形態と同様
に、CMP法やエッチバックによりタングステン膜13
および層間絶縁膜6の表面を平坦化し、アルミニウム合
金等よりなる配線層7(図6参照)を形成する。
This embodiment is different from the first embodiment shown in FIG. 1 in that after depositing a CVD tungsten film 13, a tungsten film 12 is deposited thereon by sputtering. Thereafter, similarly to the first embodiment, the tungsten film 13 is formed by the CMP method or the etch back.
In addition, the surface of the interlayer insulating film 6 is flattened to form a wiring layer 7 (see FIG. 6) made of an aluminum alloy or the like.

【0042】本実施の形態によれば、CVDタングステ
ン膜13を堆積した後、スパッタ法にてタングステン膜
12を堆積することにより、表面凹凸の激しいCVDタ
ングステン膜13の表面を平滑にすることができる。こ
のようにすることで、CMPやエッチバック後のタング
ステン膜表面が平滑になるため、残さの低減、またその
上に形成する配線層7(図6参照)の段差被覆性を改善
できる。
According to the present embodiment, after the CVD tungsten film 13 is deposited, the tungsten film 12 is deposited by the sputtering method, so that the surface of the CVD tungsten film 13 having severe surface irregularities can be smoothed. . By doing so, the surface of the tungsten film after the CMP or the etch back becomes smooth, so that the residue can be reduced and the step coverage of the wiring layer 7 (see FIG. 6) formed thereon can be improved.

【0043】なお、本実施の形態では、図1をもとに説
明したが、第1および第2の実施の形態で説明した全て
の例に適用することができる。
Although the present embodiment has been described with reference to FIG. 1, the present invention can be applied to all the examples described in the first and second embodiments.

【0044】なお、上記の各実施の形態では、シリコン
基板1表面の拡散層3と配線層7とを接続するコンタク
トホール11の埋め込みプロセスについて説明したが、
層間絶縁膜を挟んだ下部の配線層と上部の配線層とを接
続するヴィアホールの埋め込みプロセスにも同様に適用
可能である。
In each of the above embodiments, the process of filling the contact hole 11 connecting the diffusion layer 3 and the wiring layer 7 on the surface of the silicon substrate 1 has been described.
The present invention can be similarly applied to a process of filling a via hole connecting a lower wiring layer and an upper wiring layer with an interlayer insulating film interposed therebetween.

【0045】さらには、タングステンを利用したコンタ
クトホールやヴィアホールの埋め込みプロセスを伴う全
ての半導体装置の製造方法に適用可能である。
Further, the present invention can be applied to all methods of manufacturing a semiconductor device which involve a process of filling contact holes and via holes using tungsten.

【0046】[0046]

【発明の効果】本発明によれば、密着層を形成した後、
WF6 ガスと水素化シリコン系ガスにより第2のタング
ステン膜を成長させ、その際、WF6 ガスを水素化シリ
コン系ガスより時間的に遅らせて反応室へ導入すること
で、WF6 と密着層や下部の導電層(シリコン基板また
は配線層)との反応を抑制し、異常成長によるパーティ
クルを低減でき、微細な接続孔の埋め込み状態を良好に
し、良好なコンタクト特性またはヴィア特性が得られ
る。
According to the present invention, after forming the adhesion layer,
The WF 6 gas and a silicon hydride-containing gas to grow a second tungsten film, where, by introducing into the reaction chamber by delaying the WF 6 gas in time than hydrogenated silicon gas, WF 6 and the adhesion layer And the reaction with the lower conductive layer (silicon substrate or wiring layer) can be suppressed, particles due to abnormal growth can be reduced, the state of filling fine connection holes can be improved, and good contact characteristics or via characteristics can be obtained.

【0047】また、第2のタングステン膜を成長する
際、水素化シリコン系の反応ガスに対するWF6 ガスの
流量比を小さい状態から大きい状態に変化させることに
より、WF6 と下地膜との異常反応を抑制しつつ、かつ
優れたタングステン埋め込み形状を実現できる。
Further, when growing the second tungsten film, by changing the flow ratio of the WF 6 gas to the silicon hydride-based reaction gas from a small state to a large state, an abnormal reaction between the WF 6 and the base film can be achieved. And an excellent tungsten buried shape can be realized.

【0048】また、密着層として、第1のタングステン
膜を指向性の高い物理的蒸着法により形成することによ
り、接続孔の底部に充分な密着層の層厚を確保しつつ、
かつ層間絶縁膜上に形成される密着層の薄膜化を実現で
き、接続孔の上部がオーバーハング形状となり開口面積
が狭くなったり、ピンチオフ現象を防止することができ
る。また、接続孔内のタングステン膜の応力を引っ張り
応力から収縮応力方向へ変化させることができ、上部の
導電層である配線層に与える引っ張り応力を低減し、配
線層の信頼性を向上することができる。
Further, by forming the first tungsten film as a contact layer by a physical vapor deposition method having a high directivity, a sufficient thickness of the contact layer is secured at the bottom of the connection hole.
In addition, the thickness of the adhesion layer formed on the interlayer insulating film can be reduced, and the upper portion of the connection hole has an overhang shape, so that the opening area can be reduced and the pinch-off phenomenon can be prevented. In addition, the stress of the tungsten film in the connection hole can be changed from the tensile stress to the contraction stress direction, thereby reducing the tensile stress applied to the wiring layer, which is the upper conductive layer, and improving the reliability of the wiring layer. it can.

【0049】また、密着層を、指向性の高い物理的蒸着
法により形成した第1のタングステン膜とすることによ
り、密着層がCVD法によるタングステン膜成長の際の
WF 6 ガスに対する良好なバリアメタルとして作用し、
基板浸食等を防止できるため、WF6 ガスと水素化シリ
コン系ガスを用いた第2のタングステン膜を形成する工
程を無くすことができる。
The adhesion layer is formed by physical vapor deposition with high directivity.
The first tungsten film formed by the method
In addition, when the adhesion layer is used for growing a tungsten film by a CVD method,
WF 6Acts as a good barrier metal against gas,
Since erosion of the substrate can be prevented, WF6Gas and hydrogenated silicon
Step of forming a second tungsten film using a copper-based gas
The process can be eliminated.

【0050】また、第2のタングステン膜を成長する工
程に代えて、WF6 ガスと水素化シリコン系の反応ガス
を用いたCVD法によりタングステンシリサイド膜を成
長する工程を設けることにより、その後で行なうWF6
ガスとH2 ガス反応による第3のタングステン膜堆積の
際、WF6 ガスと下地膜との異常反応をより効率よく防
止することが可能となる。
Further, instead of the step of growing the second tungsten film, a step of growing a tungsten silicide film by a CVD method using a WF 6 gas and a silicon hydride-based reaction gas is provided, which is performed thereafter. WF 6
At the time of depositing the third tungsten film by the reaction between the gas and the H 2 gas, an abnormal reaction between the WF 6 gas and the underlying film can be more efficiently prevented.

【0051】また、第3のタングステン膜を成長させた
後、CVD法による第3のタングステン膜上に第4のタ
ングステン膜を物理的蒸着法により堆積する工程を設け
ることにより、表面凹凸の激しいCVD法による第3の
タングステン膜の表面を平滑にすることができ、平坦化
を行うCMPやエッチバック後のタングステン膜表面が
平滑になるため、残さの低減、またその上に形成する上
部の導電層(配線層)の段差被覆性を改善できる。すな
わち、配線層の表面モフォロジーを改善することができ
る。
After the third tungsten film is grown, a step of depositing a fourth tungsten film by physical vapor deposition on the third tungsten film by CVD is provided, so that the CVD method has a rough surface. The surface of the third tungsten film formed by the method can be smoothed, and the surface of the tungsten film after the CMP or etch back for flattening becomes smooth, so that the residue is reduced and the upper conductive layer formed thereon is formed. The step coverage of the (wiring layer) can be improved. That is, the surface morphology of the wiring layer can be improved.

【0052】以上のような効果により、半導体デバイス
の多層配線形成工程のさらなる微細化が実現できる。
With the above effects, further miniaturization of the multi-layer wiring forming process of the semiconductor device can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態における半導体装置
の製造方法を示す製造途中の断面図である。
FIG. 1 is a cross-sectional view illustrating a manufacturing method of a semiconductor device according to a first embodiment of the present invention during manufacture.

【図2】図1におけるタングステン膜14とタングステ
ン膜13を成長させる際の反応ガスを反応室内へ導入す
るタイミングチャートである。
FIG. 2 is a timing chart for introducing a reaction gas for growing a tungsten film 14 and a tungsten film 13 in FIG. 1 into a reaction chamber.

【図3】本発明の第1の実施の形態における他の例の半
導体装置の製造方法を示す製造途中の断面図である。
FIG. 3 is a cross-sectional view showing a step in the process of manufacturing another example of a semiconductor device according to the first embodiment of the present invention.

【図4】本発明の第2の実施の形態における半導体装置
の製造方法を示す製造途中の断面図である。
FIG. 4 is a cross-sectional view of a semiconductor device during a manufacturing process according to a second embodiment of the present invention, illustrating the method of manufacturing the semiconductor device;

【図5】本発明の第3の実施の形態における半導体装置
の製造方法を示す製造途中の断面図である。
FIG. 5 is a cross-sectional view in the middle of a manufacturing process illustrating a method for manufacturing a semiconductor device according to a third embodiment of the present invention.

【図6】従来の半導体装置の主要部の構成を示す断面図
である。
FIG. 6 is a cross-sectional view showing a configuration of a main part of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 素子分離膜 3 拡散層 4 ゲート電極 5 絶縁膜 6 層間絶縁膜 7 配線層 9 CVDタングステン膜 10 密着層 11 コンタクトホール 12 スパッタ法により堆積したタングステン膜 13 WF6 ガスとH2 ガスの反応で堆積したタングス
テン膜 14 WF6 ガスとSiH4 ガスの反応で堆積したタン
グステン膜 15 タングステンシリサイド膜
DESCRIPTION OF SYMBOLS 1 Silicon substrate 2 Element isolation film 3 Diffusion layer 4 Gate electrode 5 Insulating film 6 Interlayer insulating film 7 Wiring layer 9 CVD tungsten film 10 Adhesion layer 11 Contact hole 12 Tungsten film deposited by sputtering 13 WF 6 gas and H 2 gas Tungsten film deposited by reaction 14 Tungsten film deposited by reaction of WF 6 gas and SiH 4 gas 15 Tungsten silicide film

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) C23C 16/455 C23C 16/455 H01L 21/768 H01L 21/90 D B Fターム(参考) 4K030 AA04 AA06 AA17 BA18 BA20 BA38 BA48 BB12 CA04 EA03 HA03 HA04 JA05 JA06 LA15 4M104 AA01 BB14 BB18 CC01 DD06 DD19 DD39 DD45 DD66 DD75 EE15 FF18 FF22 HH02 HH12 HH13 5F033 HH09 JJ18 JJ19 JJ28 JJ33 KK01 KK09 NN06 NN07 PP03 PP06 PP15 PP33 QQ08 QQ25 QQ31 QQ37 QQ48 RR15 XX01 XX02 XX04 XX06 XX18 XX21──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification code FI Theme coat ゛ (Reference) C23C 16/455 C23C 16/455 H01L 21/768 H01L 21/90 DB F term (Reference) 4K030 AA04 AA06 AA17 BA18 BA20 BA38 BA48 BB12 CA04 EA03 HA03 HA04 JA05 JA06 LA15 4M104 AA01 BB14 BB18 CC01 DD06 DD19 DD39 DD45 DD66 DD75 EE15 FF18 FF22 HH02 HH12 HH13 5F033 HH09 JJ18 JJ19 JJ28 JJ33 QHQ NNQ15 XX02 XX04 XX06 XX18 XX21

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 下部の導電層と、その上に形成された層
間絶縁膜の接続孔を介して上部の導電層とが電気的に接
続された半導体装置の製造方法であって、 前記下部の導電層上に形成された前記層間絶縁膜を開口
し前記接続孔を形成する工程と、 前記接続孔内に物理的蒸着法によりチッ化チタンとチタ
ンとの積層膜または第1のタングステン膜よりなる密着
層を形成する工程と、 前記密着層上に、WF6 ガスと水素化シリコン系の反応
ガスを用いた化学的気相成長法により第2のタングステ
ン膜を成長する工程と、 前記第2のタングステン膜上に、WF6 ガスとH2 ガス
を用いた化学的気相成長法により第3のタングステン膜
を成長して前記接続孔を埋め込む工程とを含み、 前記第2のタングステン膜を成長する際に水素化シリコ
ン系ガスをWF6 ガスより先にあるいは同時に反応室に
導入することを特徴とする半導体装置の製造方法。
1. A method of manufacturing a semiconductor device in which a lower conductive layer is electrically connected to an upper conductive layer via a connection hole of an interlayer insulating film formed thereon, the method comprising: Forming the connection hole by opening the interlayer insulating film formed on the conductive layer; and forming a laminated film of titanium nitride and titanium or a first tungsten film in the connection hole by physical vapor deposition. A step of forming an adhesion layer; a step of growing a second tungsten film on the adhesion layer by a chemical vapor deposition method using a WF 6 gas and a silicon hydride-based reaction gas; Growing a third tungsten film on the tungsten film by a chemical vapor deposition method using WF 6 gas and H 2 gas to fill the connection hole, and growing the second tungsten film. When hydrogenated silicon-based gas is converted to W The method of manufacturing a semiconductor device characterized by 6 introduced earlier or simultaneously the reaction chamber from the gas.
【請求項2】 第2のタングステン膜を成長する際、水
素化シリコン系の反応ガスに対するWF6 ガスの流量比
を小さい状態から大きい状態に変化させることを特徴と
する請求項1記載の半導体装置の製造方法。
2. The semiconductor device according to claim 1, wherein when growing the second tungsten film, the flow ratio of the WF 6 gas to the silicon hydride-based reaction gas is changed from a small state to a large state. Manufacturing method.
【請求項3】 密着層として、第1のタングステン膜を
指向性の高い物理的蒸着法により形成することを特徴と
する請求項1記載の半導体装置の製造方法。
3. The method for manufacturing a semiconductor device according to claim 1, wherein the first tungsten film is formed by a physical vapor deposition method having high directivity as the adhesion layer.
【請求項4】 第2のタングステン膜を成長する工程を
行わず、第1のタングステン膜上に第3のタングステン
膜を成長することを特徴とする請求項3記載の半導体装
置の製造方法。
4. The method according to claim 3, wherein a third tungsten film is grown on the first tungsten film without performing the step of growing the second tungsten film.
【請求項5】 第2のタングステン膜を成長する工程に
代えて、WF6 ガスと水素化シリコン系の反応ガスを用
いた化学的気相成長法によりタングステンシリサイド膜
を成長する工程を設けたことを特徴とする請求項1記載
の半導体装置の製造方法。
5. A step of growing a tungsten silicide film by a chemical vapor deposition method using a WF 6 gas and a silicon hydride-based reaction gas instead of the step of growing a second tungsten film. The method for manufacturing a semiconductor device according to claim 1, wherein:
【請求項6】 第3のタングステン膜を成長させた後、
前記第3のタングステン膜上に第4のタングステン膜を
物理的蒸着法により堆積する工程を設けたことを特徴と
する請求項1,2,3,4または5記載の半導体装置の
製造方法。
6. After growing a third tungsten film,
6. The method according to claim 1, further comprising a step of depositing a fourth tungsten film on said third tungsten film by a physical vapor deposition method.
JP2000176682A 2000-06-13 2000-06-13 Method of manufacturing semiconductor device Pending JP2001358090A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000176682A JP2001358090A (en) 2000-06-13 2000-06-13 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000176682A JP2001358090A (en) 2000-06-13 2000-06-13 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2001358090A true JP2001358090A (en) 2001-12-26

Family

ID=18678379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000176682A Pending JP2001358090A (en) 2000-06-13 2000-06-13 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2001358090A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2610055C1 (en) * 2015-11-30 2017-02-07 Федеральное государственное бюджетное образовательное учреждение высшего образования Чеченский государственный университет (ФГБОУ ВО Чеченский государственный университет) Method for semiconducting device manufacture

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2610055C1 (en) * 2015-11-30 2017-02-07 Федеральное государственное бюджетное образовательное учреждение высшего образования Чеченский государственный университет (ФГБОУ ВО Чеченский государственный университет) Method for semiconducting device manufacture

Similar Documents

Publication Publication Date Title
KR100215846B1 (en) Method for forming interconnector of semiconductor device
US5994775A (en) Metal-filled via/contact opening with thin barrier layers in integrated circuit structure for fast response, and process for making same
JPH04142061A (en) Formation of tungsten plug
US6696368B2 (en) Titanium boronitride layer for high aspect ratio semiconductor devices
US20030199152A1 (en) Method of forming a conductive contact
JPH09326436A (en) Formation of wiring
US20030008493A1 (en) Interconnect structure manufacturing
JP3027946B2 (en) Semiconductor device and manufacturing method thereof
JP2616554B2 (en) Method for manufacturing semiconductor device
JP3252397B2 (en) Wiring formation method
JP2616402B2 (en) Method for manufacturing semiconductor device
JPH1032248A (en) Formation of tungsten film
JPH05234935A (en) Semiconductor device and its manufacture
JP2001358090A (en) Method of manufacturing semiconductor device
JP3246046B2 (en) Deposition method of refractory metal film
JP3102555B2 (en) Method for manufacturing semiconductor device
JP2733396B2 (en) Method for manufacturing semiconductor device
US20040224501A1 (en) Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena
JPH053170A (en) Forming method of blanket tungsten plug
JPH10209280A (en) Manufacture of semiconductor device
JPH05144951A (en) Wiring formation method
JP3109687B2 (en) Method for manufacturing conductive layer connection structure of semiconductor device
JP3119198B2 (en) Method for manufacturing semiconductor device
JPH09275136A (en) Semiconductor device and its manufacture
JP3082230B2 (en) Wiring formation method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080812