JP2001358082A - Method of growing semiconductor layer and semiconductor light emitting device - Google Patents

Method of growing semiconductor layer and semiconductor light emitting device

Info

Publication number
JP2001358082A
JP2001358082A JP2000184522A JP2000184522A JP2001358082A JP 2001358082 A JP2001358082 A JP 2001358082A JP 2000184522 A JP2000184522 A JP 2000184522A JP 2000184522 A JP2000184522 A JP 2000184522A JP 2001358082 A JP2001358082 A JP 2001358082A
Authority
JP
Japan
Prior art keywords
substrate
layer
groove
semiconductor layer
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000184522A
Other languages
Japanese (ja)
Inventor
Hiroshi Nakajima
中島  博
Toshimasa Kobayashi
俊雅 小林
Satoru Kijima
悟 喜嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000184522A priority Critical patent/JP2001358082A/en
Publication of JP2001358082A publication Critical patent/JP2001358082A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of growing a semiconductor layer such as a GaN layer grown in excellent crystal having a small number of through dislocations and a semiconductor light emitting device formed through the same. SOLUTION: A groove G having an inner side nearly vertical to the main surface of a substrate is provided to the III-V compound semiconductor substrate such as a GaN substrate, extending in a prescribed direction such as a <1-100> direction or a <11-20> direction, and a III-V compound semiconductor layer such as a GaN layer is made to grow through a vapor growth method under conditions that a growth rate in the direction of the main surface of the substrate 30 is set faster than that in the direction vertical to the main surface of the substrate 30. Before a vapor growth is carried out, mask layers (33a and 33b) may be formed on the surface of the substrate 30 except the base of the groove G and a groove G forming region.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、半導体層の成長
方法および半導体発光素子に関し、特に、窒素を含有す
る(以下窒化物系とも言う)III−V族化合物系の半
導体層の成長方法、および、この方法で成長させた半導
体層を用いた半導体発光素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for growing a semiconductor layer and a semiconductor light-emitting device, and more particularly, to a method for growing a III-V compound semiconductor layer containing nitrogen (hereinafter also referred to as nitride). And a semiconductor light emitting device using a semiconductor layer grown by this method.

【0002】[0002]

【従来の技術】窒化ガリウム(GaN)に代表される窒
化物系III−V族化合物半導体(以下「GaN系半導
体」ともいう)は、緑色から青色、さらには紫外線の領
域にわたる発光が可能な発光素子などの材料として有望
である。特に、このGaN系半導体を用いた発光ダイオ
ード(LED)が実用化されて以来、GaN系半導体は
大きな注目を集めている。また、このGaN系半導体を
用いた半導体レーザの実現も報告されており、DVD
(デジタル多用途ディスク)などの光学的に情報を記録
する光学記録媒体(以下、光ディスクとも称する)に記
録された情報の読み取り(再生)、あるいはこれらに情
報の書き込み(記録)を行う装置(以下、光ディスク装
置とも称する)に内蔵される光学ピックアップ装置など
への応用が期待されている。
2. Description of the Related Art A nitride-based III-V compound semiconductor represented by gallium nitride (GaN) (hereinafter also referred to as a "GaN-based semiconductor") emits light that can emit light in a range from green to blue and even ultraviolet rays. It is promising as a material for devices and the like. In particular, since the light-emitting diode (LED) using the GaN-based semiconductor was put to practical use, GaN-based semiconductors have received a great deal of attention. The realization of a semiconductor laser using this GaN-based semiconductor has also been reported,
A device that reads (reproduces) information recorded on an optical recording medium (hereinafter, also referred to as an optical disc) such as a digital versatile disc (hereinafter also referred to as an optical disc) or writes (records) information to or from them. The optical pickup device is also expected to be applied to an optical pickup device incorporated therein.

【0003】図13は、絶縁性のサファイア基板を用い
た一般的な構造を有する上記のGaN系半導体発光素子
(レーザダイオードLD’)の斜視図である。サファイ
ア基板11’上に、多重量子井戸構造の活性層16を含
むGaN系半導体層が積層されて、半導体積層体10が
形成されている。半導体積層体10において、活性層1
6を挟み込むように形成されたp型のクラッド層とn型
のクラッド層のそれぞれに接続するように、p電極10
aとn電極10bがぞれぞれ形成されている。ここで、
サファイア基板11が絶縁性であることから、n型のク
ラッド層に接続する半導体層あるいはn型のクラッド層
自身の引き出し部10cがサファイア基板11上におい
て半導体積層体10からはみ出して形成されており、こ
の上層に上記n電極10bが形成されている。上記のp
電極10aとn電極10bに、電源Bにより所定の電圧
が印加されると、半導体積層体10中の活性層16から
レーザ光Lが出射される。
FIG. 13 is a perspective view of the GaN-based semiconductor light-emitting device (laser diode LD ') having a general structure using an insulating sapphire substrate. A GaN-based semiconductor layer including an active layer 16 having a multiple quantum well structure is stacked on a sapphire substrate 11 ′ to form a semiconductor stacked body 10. In the semiconductor laminate 10, the active layer 1
The p-type electrode 10 is connected to each of the p-type cladding layer and the n-type cladding layer formed so as to sandwich
The a and n electrodes 10b are respectively formed. here,
Since the sapphire substrate 11 is insulative, the semiconductor layer connected to the n-type cladding layer or the lead-out portion 10c of the n-type cladding layer itself is formed on the sapphire substrate 11 so as to protrude from the semiconductor laminate 10. The n-electrode 10b is formed on this upper layer. P above
When a predetermined voltage is applied from the power supply B to the electrode 10a and the n-electrode 10b, the laser light L is emitted from the active layer 16 in the semiconductor laminate 10.

【0004】上記のレーザダイオードLD’は、MOC
VD(有機金属化学気相成長)法などの結晶成長法によ
り形成され、基板は主にサファイア基板が用いられる。
しかし、サファイア基板とGaN膜は格子不整合性が大
きく、成長させたGaN膜などの半導体積層体に多数の
貫通転移が導入されてしまい、素子の信頼性が低下して
しまう。
The above laser diode LD 'has a MOC
A sapphire substrate is mainly used as a substrate formed by a crystal growth method such as a metal organic chemical vapor deposition (VD) method.
However, a lattice mismatch between the sapphire substrate and the GaN film is large, and a large number of threading dislocations are introduced into a grown semiconductor laminate such as a GaN film, thereby lowering the reliability of the device.

【0005】そこで、サファイア基板上に例えばGaN
膜を2μm成長させた後、RIE(反応性イオンエッチ
ング)などにより、サファイア基板上にGaN膜が凸に
突出するリッジ構造に加工し、このリッジ構造のGaN
膜の側面から横方向成長させることで貫通転移の方向を
変え、収束させることで、貫通転移の少ない、良質な結
晶領域を得る方法が試みられている。
Therefore, for example, GaN is formed on a sapphire substrate.
After the film is grown to a thickness of 2 μm, the GaN film is processed into a ridge structure in which the GaN film protrudes on the sapphire substrate by RIE (reactive ion etching) or the like.
Attempts have been made to obtain a high-quality crystal region with less threading dislocation by changing the direction of threading dislocation by laterally growing the film from the side surface and converging it.

【0006】近年においては、HVPE(ハイドライド
気相エピタキシャル成長)法による形成したGaN基板
が作成されるようになり、サファイア基板に代わってG
aN膜を成長させる基板として用いられるようになっ
た。GaN基板を用いた半導体積層体は、格子整合性の
点でサファイア基板を用いる場合よりも良質なGaN膜
を成長させることができる。また、GaN基板が導電性
を有するので、半導体積層体の上下面にそれぞれp電極
およびn電極を形成することができ、素子の小型化を可
能にする。さらに、劈開性を有するので、レーザ共振器
端面の形成が容易となる。
In recent years, GaN substrates formed by the HVPE (hydride vapor phase epitaxy) method have been produced, and instead of sapphire substrates, GaN substrates have been developed.
It has been used as a substrate for growing an aN film. A semiconductor laminate using a GaN substrate can grow a GaN film of higher quality than a sapphire substrate in terms of lattice matching. In addition, since the GaN substrate has conductivity, a p-electrode and an n-electrode can be formed on the upper and lower surfaces of the semiconductor laminate, respectively, and the size of the device can be reduced. In addition, since it has cleavage, it is easy to form a laser cavity end face.

【0007】図10は、GaN基板を用いたGaN系半
導体発光素子(レーザダイオードLD)の斜視図であ
る。GaN基板11上に、多重量子井戸構造の活性層1
6を含むGaN系半導体層が積層されて、半導体積層体
10が形成されている。半導体積層体10において、活
性層16を挟み込むように形成されたp型のクラッド層
とn型のクラッド層のそれぞれに接続するように、p電
極10aとn電極10bがぞれぞれ形成されている。上
記のp電極10aとn電極10bに、電源Bにより所定
の電圧が印加されると、半導体積層体10中の活性層1
6からレーザ光Lが出射される。
FIG. 10 is a perspective view of a GaN-based semiconductor light emitting device (laser diode LD) using a GaN substrate. An active layer 1 having a multiple quantum well structure on a GaN substrate 11
The semiconductor stacked body 10 is formed by stacking GaN-based semiconductor layers including the semiconductor layers 6. In the semiconductor laminate 10, a p-type electrode 10a and an n-type electrode 10b are formed so as to be connected to the p-type clad layer and the n-type clad layer formed so as to sandwich the active layer 16, respectively. I have. When a predetermined voltage is applied to the p-electrode 10a and the n-electrode 10b by the power supply B, the active layer 1 in the semiconductor laminate 10
The laser light L is emitted from 6.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、上記の
従来のHVPE法により形成したGaN基板としては、
貫通転移の十分に少ない良質な結晶を得ることができて
いないため、MOCVD法などにより上記GaN基板上
にGaN層を成長させても、GaN基板の貫通転移をそ
のまま引き継いでしまい、このために特性の良い素子を
得ることが困難となっていた。
However, as the GaN substrate formed by the above-mentioned conventional HVPE method,
Since a high-quality crystal with sufficiently few threading transitions has not been obtained, even if a GaN layer is grown on the GaN substrate by MOCVD or the like, the threading transition of the GaN substrate is inherited as it is, and the characteristics It has been difficult to obtain a device with good performance.

【0009】従って、本発明の目的は、貫通転移の少な
い良質な結晶を成長させることができるGaN層などの
半導体層の成長方法、および、このように成長させた半
導体層を用いた半導体発光素子を提供することである。
Accordingly, an object of the present invention is to provide a method for growing a semiconductor layer such as a GaN layer capable of growing a high-quality crystal with little threading dislocation, and a semiconductor light emitting device using the semiconductor layer thus grown. It is to provide.

【0010】[0010]

【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体層の成長方法は、III−V族化合
物基板に、上記基板の主面に対して略垂直である内側面
を有し、所定の方向に延伸する溝を形成する工程と、上
記基板の主面に対して垂直な方向への成長速度よりも、
上記基板の主面内方向への成長速度が速い条件下で、上
記溝が形成された上記基板上にIII−V族化合物半導
体層を気相成長させる工程とを有する。
In order to achieve the above object, a method of growing a semiconductor layer according to the present invention comprises the steps of: providing a group III-V compound substrate with an inner surface substantially perpendicular to a main surface of the substrate; Having a step of forming a groove extending in a predetermined direction, and a growth rate in a direction perpendicular to the main surface of the substrate,
A step of vapor-phase growing a group III-V compound semiconductor layer on the substrate on which the groove is formed, under conditions where the growth rate of the substrate in the main surface direction is high.

【0011】上記の本発明の半導体層の成長方法は、好
適には、上記溝を形成する工程の後、上記基板上にII
I−V族化合物半導体層を気相成長させる工程の前に、
上記溝の底面に当該底面からの気相成長を防止するマス
ク層を形成する工程をさらに有し、上記基板上にIII
−V族化合物半導体層を気相成長させる工程において
は、上記溝の底面を除く上記基板上に気相成長させる。
In the method for growing a semiconductor layer according to the present invention, preferably, after the step of forming the groove, the semiconductor layer is formed on the substrate.
Before the step of vapor-phase growing an IV compound semiconductor layer,
Forming a mask layer on the bottom surface of the groove to prevent vapor phase growth from the bottom surface;
In the step of vapor-phase growing the -V group compound semiconductor layer, vapor-phase growth is performed on the substrate except for the bottom surface of the groove.

【0012】上記の本発明の半導体層の成長方法は、好
適には、上記溝を形成する工程の後、上記基板上にII
I−V族化合物半導体層を気相成長させる工程の前に、
上記溝の形成領域を除く上記基板の表面に当該基板の表
面からの気相成長を防止するマスク層を形成する工程を
さらに有し、上記基板上にIII−V族化合物半導体層
を気相成長させる工程においては、上記溝の形成領域に
おける上記基板上に気相成長させる。
In the method of growing a semiconductor layer according to the present invention, preferably, after the step of forming the groove, the semiconductor substrate is grown on the substrate.
Before the step of vapor-phase growing an IV compound semiconductor layer,
Forming a mask layer on the surface of the substrate excluding the region where the groove is formed to prevent vapor growth from the surface of the substrate; and forming a group III-V compound semiconductor layer on the substrate by vapor phase growth. In the step of performing the vapor deposition, vapor-phase growth is performed on the substrate in a region where the groove is formed.

【0013】上記の本発明の半導体層の成長方法は、好
適には、上記溝を形成する工程の後、上記基板上にII
I−V族化合物半導体層を気相成長させる工程の前に、
上記溝の形成領域を除く上記基板の表面および上記溝の
底面に、当該基板の表面および当該底面からの気相成長
を防止するマスク層を形成する工程をさらに有し、上記
基板上にIII−V族化合物半導体層を気相成長させる
工程においては、上記溝の内側面上に気相成長させる。
In the method for growing a semiconductor layer according to the present invention, preferably, after the step of forming the groove, the semiconductor layer is formed on the substrate.
Before the step of vapor-phase growing an IV compound semiconductor layer,
A step of forming a mask layer on the surface of the substrate and the bottom surface of the groove excluding the formation region of the groove to prevent vapor phase growth from the surface and the bottom surface of the substrate; In the step of vapor-phase growing the group V compound semiconductor layer, vapor-phase growth is performed on the inner surface of the groove.

【0014】上記の本発明の半導体層の成長方法は、好
適には、上記III−V族化合物半導体基板がGaN基
板であり、上記III−V族化合物半導体層がGaN層
である。さらに好適には、上記溝を形成する工程におい
て、上記基板の<1−100>方向あるいは<11−2
0>方向に形成する。
In the method of growing a semiconductor layer according to the present invention, preferably, the III-V compound semiconductor substrate is a GaN substrate, and the III-V compound semiconductor layer is a GaN layer. More preferably, in the step of forming the groove, the <1-100> direction of the substrate or the <11-2>
0> direction.

【0015】上記の本発明の半導体層の成長方法は、G
aN基板などのIII−V族化合物半導体基板に、基板
の主面に対して略垂直である内側面を有し、<1−10
0>方向あるいは<11−20>方向などの所定の方向
に延伸する溝を形成し、次に、基板の主面に対して垂直
な方向への成長速度よりも、基板の主面内方向への成長
速度が速い条件下で、溝が形成された基板上にGaN層
などのIII−V族化合物半導体層を気相成長させる。
溝の内側面から横方向への成長速度が速いので、貫通転
移の方向を変え、収束させることで、当該貫通転移が収
束した領域を除く領域に、貫通転移の少ない、良質な結
晶領域を成長させることができる。
The method for growing a semiconductor layer according to the present invention described above includes the method of
a III-V compound semiconductor substrate, such as an aN substrate, having an inner surface that is substantially perpendicular to the main surface of the substrate;
A groove extending in a predetermined direction such as the 0> direction or the <11-20> direction is formed. Then, the growth rate in the direction perpendicular to the main surface of the substrate is more reduced in the direction within the main surface of the substrate. Under a condition of a high growth rate, a III-V compound semiconductor layer such as a GaN layer is vapor-phase grown on the substrate in which the groove is formed.
Since the growth rate in the lateral direction from the inner surface of the groove is high, the direction of the threading dislocation is changed and converged, so that a high-quality crystal region with few threading dislocations is grown in a region other than the region where the threading dislocation has converged. Can be done.

【0016】また、気相成長させる前に、溝の底面や、
溝の形成領域を除く基板の表面に気相成長を防止するマ
スク層を形成することで、溝の底面や、溝の形成領域を
除く基板の表面からの成長を防止でき、これにより溝の
底面や、溝の形成領域を除く基板の表面からの貫通転移
の引き継ぎを防止できるので、さらに貫通転移の少な
い、良質な結晶領域を成長させることができる。
Before the vapor phase growth, the bottom of the groove,
By forming a mask layer for preventing vapor phase growth on the surface of the substrate excluding the region where the groove is formed, growth from the bottom surface of the groove and the surface of the substrate excluding the region where the groove is formed can be prevented. In addition, since it is possible to prevent the threading transition from being inherited from the surface of the substrate excluding the groove forming region, it is possible to grow a high-quality crystal region with a smaller threading transition.

【0017】また、上記の目的を達成するため、本発明
の半導体発光素子は、III−V族化合物半導体基板
と、上記基板上に形成された、少なくとも第1導電型の
第1クラッド層と、活性層と、第2導電型の第2クラッ
ド層の積層体を含む半導体積層体とを有し、上記基板に
は、主面に対して略垂直である内側面を有し、所定の方
向に延伸する溝が形成されており、上記基板と接するI
II−V族化合物半導体層は、上記溝を埋め込むように
気相成長された層である。
In order to achieve the above object, a semiconductor light emitting device of the present invention comprises a III-V compound semiconductor substrate, a first cladding layer of at least a first conductivity type formed on the substrate, An active layer, and a semiconductor laminate including a laminate of a second cladding layer of a second conductivity type, wherein the substrate has an inner side surface that is substantially perpendicular to the main surface, and is provided in a predetermined direction. An extending groove is formed, and I is in contact with the substrate.
The II-V compound semiconductor layer is a layer which is vapor-phase grown so as to fill the above-mentioned groove.

【0018】上記の本発明の半導体発光素子は、好適に
は、上記溝の底面に当該底面からの気相成長を防止する
マスク層が形成されている。
Preferably, in the semiconductor light emitting device of the present invention, a mask layer for preventing vapor phase growth from the bottom surface is formed on the bottom surface of the groove.

【0019】上記の本発明の半導体発光素子は、好適に
は、上記溝の形成領域を除く上記基板の表面に当該基板
の表面からの気相成長を防止するマスク層が形成されて
いる。
Preferably, in the semiconductor light emitting device of the present invention described above, a mask layer for preventing vapor phase growth from the surface of the substrate is formed on the surface of the substrate except for the region where the groove is formed.

【0020】上記の本発明の半導体発光素子は、好適に
は、上記溝の形成領域を除く上記基板の表面および上記
溝の底面に、当該基板の表面および当該底面からの気相
成長を防止するマスク層が形成されている。
In the semiconductor light emitting device of the present invention, preferably, the vapor phase growth from the surface of the substrate and the bottom surface of the groove is prevented on the surface of the substrate and the bottom surface of the groove except for the region where the groove is formed. A mask layer is formed.

【0021】上記の本発明の半導体発光素子は、好適に
は、上記III−V族化合物半導体基板がGaN基板で
あり、上記III−V族化合物半導体層がGaN層であ
る。さらに好適には、上記溝が、上記基板の<1−10
0>方向あるいは<11−20>方向に形成されてい
る。
In the above-described semiconductor light emitting device of the present invention, preferably, the III-V compound semiconductor substrate is a GaN substrate, and the III-V compound semiconductor layer is a GaN layer. More preferably, the groove is <1-10 of the substrate.
0> direction or <11-20> direction.

【0022】上記の本発明の半導体発光素子は、少なく
とも第1導電型の第1クラッド層と、活性層と、第2導
電型の第2クラッド層の積層体を含む半導体積層体が形
成されたGaN基板などのIII−V族化合物半導体基
板に、主面に対して略垂直である内側面を有し、<1−
100>方向あるいは<11−20>方向などの所定の
方向に延伸する溝が形成されており、基板と接するGa
N層などのIII−V族化合物半導体層は、溝を埋め込
むように気相成長された層となっている。上記のIII
−V族化合物半導体層において、基板から引き継ぐ貫通
転移の方向を変え、収束させることが可能となっている
ので、当該貫通転移が収束した領域を除く領域に、貫通
転移の少ない、良質な結晶領域を有しており、この領域
に形成された半導体発光素子は優れた特性を有する。
In the semiconductor light emitting device of the present invention, a semiconductor laminate including at least a first conductive type first clad layer, an active layer, and a second conductive type second clad layer is formed. A III-V compound semiconductor substrate such as a GaN substrate has an inner surface that is substantially perpendicular to the main surface, and <1-
A groove extending in a predetermined direction such as the <100> direction or the <11-20> direction is formed, and the groove in contact with the substrate is formed.
A III-V compound semiconductor layer such as an N layer is a layer which is vapor-phase grown so as to fill a groove. III above
In the group V compound semiconductor layer, it is possible to change the direction of the threading transition inherited from the substrate and converge it, so that a region other than the area where the threading transition converges has a good crystal region with less threading transition. And the semiconductor light emitting device formed in this region has excellent characteristics.

【0023】また、溝の底面や、溝の形成領域を除く基
板の表面に気相成長を防止するマスク層が形成された構
成では、III−V族化合物半導体層が、溝の底面や、
溝の形成領域を除く基板の表面からの成長を防止された
層であるので、溝の底面や、溝の形成領域を除く基板の
表面からの貫通転移の引き継ぎを防止して成長した層で
あり、さらに貫通転移の少ない、良質な結晶領域を有し
ている。
In a structure in which a mask layer for preventing vapor phase growth is formed on the bottom surface of the groove or on the surface of the substrate except for the region where the groove is formed, the group III-V compound semiconductor layer is formed on the bottom surface of the groove,
Since the layer is prevented from growing from the surface of the substrate except for the region where the groove is formed, the layer is grown while preventing the transfer of threading transfer from the bottom surface of the groove and the surface of the substrate except for the region where the groove is formed. And a high-quality crystal region with less threading dislocation.

【0024】[0024]

【発明の実施の形態】以下、本発明に係るの半導体層の
成長方法、および、それを用いた半導体発光素子とその
製造方法の実施の形態について図面を参照して説明す
る。なお、実施形態の全図において、同一または対応す
る部分には同一の符号を付す。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of a method for growing a semiconductor layer, a semiconductor light emitting device using the same, and a method for manufacturing the same according to the present invention will be described with reference to the drawings. In all the drawings of the embodiments, the same or corresponding portions are denoted by the same reference numerals.

【0025】第1実施形態 本実施形態に係る半導体層の成長方法を図面を参照して
説明する。本実施形態においては、HVPE(ハイドラ
イド気相エピタキシャル成長)法などにより形成したG
aN基板上に、MOCVD法によりGaN層を成長させ
る。まず、図1(a)に示すように、HVPE法などに
より形成したGaN基板30上に、蒸着などのPVD
(Physical Vapor Deposition )法あるいはCVD(Ch
emical Vapor Deposition )法により、例えば0.5μ
mの酸化シリコン膜31を形成する。上記の酸化シリコ
ン膜は、GaN基板30に溝を形成するためのエッチン
グマスクとなる層であり、また、この酸化シリコン膜が
残された領域からのGaN膜の成長を防止する層として
用いられる場合もある。上記の酸化シリコン膜の膜厚
は、後工程でGaN基板をエッチング加工するときのエ
ッチングの選択比に応じて設定することができる。ま
た、酸化シリコン以外に、窒化シリコンなど、GaN基
板に対してエッチングの選択比を有する材料であり、G
aN膜の成長を防止する材料を用いることができる。
First Embodiment A method for growing a semiconductor layer according to this embodiment will be described with reference to the drawings. In the present embodiment, G formed by HVPE (hydride vapor phase epitaxial growth) or the like is used.
A GaN layer is grown on the aN substrate by MOCVD. First, as shown in FIG. 1A, a PVD such as evaporation is formed on a GaN substrate 30 formed by the HVPE method or the like.
(Physical Vapor Deposition) method or CVD (Ch
emical Vapor Deposition) method, for example, 0.5μ
An m-th silicon oxide film 31 is formed. The above-described silicon oxide film is a layer that serves as an etching mask for forming a groove in the GaN substrate 30 and is used as a layer that prevents the growth of the GaN film from a region where the silicon oxide film is left. There is also. The thickness of the silicon oxide film can be set according to the etching selectivity when etching the GaN substrate in a later step. Further, in addition to silicon oxide, a material having a selectivity of etching with respect to a GaN substrate, such as silicon nitride, is used.
A material that prevents the growth of the aN film can be used.

【0026】次に、図1(b)に示すように、フォトリ
ソグラフィー工程により、酸化シリコン膜31の上層
に、後工程でGaN基板30に溝を形成する領域を開口
するパターンのレジスト膜R1を形成する。ここで、溝
の形成方向は、例えば、GaN基板30の<1−100
>方向あるいは<11−20>方向とする。次に、例え
ばCF4 あるいはCHF3 系のガスを用いたRIE(反
応性イオンエッチング)などのエッチングにより、レジ
スト膜R1で開口された溝を形成する領域の酸化シリコ
ン膜31を除去し、マスク層31aとする。
Next, as shown in FIG. 1B, a resist film R1 having a pattern for opening a region where a groove is to be formed in the GaN substrate 30 in a later step is formed on the silicon oxide film 31 by a photolithography step. Form. Here, the formation direction of the groove is, for example, <1-100 of the GaN substrate 30.
> Direction or <11-20> direction. Next, the silicon oxide film 31 in a region where a groove opened in the resist film R1 is formed is removed by etching such as RIE (reactive ion etching) using a CF 4 or CHF 3 gas, and a mask layer is formed. 31a.

【0027】次に、図2(a)に示すように、例えばO
2 アッシング処理によりレジスト膜R1を除去した後、
マスク層31aをマスクとして、例えばCl2 あるいは
SiCl4 系のガスを用いたRIEなどのエッチングを
施し、GaN基板30に溝Gを形成する。通常のエッチ
ング条件では、溝Gの内側面は、GaN基板30の主面
に対して略垂直に形成される。
Next, as shown in FIG.
2 After removing the resist film R1 by ashing,
Using the mask layer 31a as a mask, for example, etching such as RIE using a Cl 2 or SiCl 4 gas is performed to form a groove G in the GaN substrate 30. Under normal etching conditions, the inner surface of the groove G is formed substantially perpendicular to the main surface of the GaN substrate 30.

【0028】次に、図2(b)に示すように、HF系ウ
ェットエッチング処理により、マスク層31aを除去す
る。以上のようにして形成された溝Gは、例えばGaN
基板30の<1−100>方向あるいは<11−20>
方向に延伸し、幅W1が例えば8〜12μm、深さdが
例えば2〜3μmである。また、溝G同士の間隔(溝を
形成せずに、GaN基板30の表面を残す領域の幅)W
2は例えば2〜4μmである。
Next, as shown in FIG. 2B, the mask layer 31a is removed by HF wet etching. The groove G formed as described above is, for example, GaN
<1-100> direction of substrate 30 or <11-20>
The width W1 is, for example, 8 to 12 μm, and the depth d is, for example, 2 to 3 μm. Further, the distance between the grooves G (the width of the region where the surface of the GaN substrate 30 is left without forming the grooves) W
2 is, for example, 2 to 4 μm.

【0029】次に、図3に示すように、例えば減圧条件
下での成長など、GaN基板30の主面に対して垂直な
方向への成長速度よりもGaN基板30の主面内方向へ
の成長速度が速い条件下で、溝Gが形成されたGaN基
板30上に、III−V族化合物半導体層として、例え
ばGaN層32などを気相成長させる。
Next, as shown in FIG. 3, the growth rate in the direction perpendicular to the main surface of the GaN substrate 30 is smaller than that in the direction perpendicular to the main surface of the GaN substrate 30, for example, under a reduced pressure condition. Under a condition of a high growth rate, for example, a GaN layer 32 or the like as a III-V compound semiconductor layer is grown on the GaN substrate 30 in which the groove G is formed.

【0030】図3において、GaN層32中には、成長
途中の各時点における成長層表面Sが描かれている。G
aN層32の成長に伴い、GaN層32中にGaN基板
30から貫通転移を引き継ぐことになる。しかしなが
ら、上記のGaN基板30の主面に対して垂直な方向へ
の成長速度よりもGaN基板30の主面内方向への成長
速度が速い条件下では、この主面内方向への成長が進む
につれて、GaN基板30の主面に対して略垂直である
溝Gの内側面と溝Gの底面から引き継がれる貫通転移T
がGaN層32中で屈曲して、延伸方向を変えている。
このため、本実施形態の半導体層の成長方法によれば、
形成するGaN層32表面のある領域に貫通転移Tを収
束させることになり、貫通転移Tが収束した領域を除く
領域Xに、貫通転移Tの少ない、良質な結晶領域を成長
させることができる。
In FIG. 3, in the GaN layer 32, the growth layer surface S at each point during the growth is depicted. G
With the growth of the aN layer 32, the threading transition is inherited from the GaN substrate 30 in the GaN layer 32. However, under the condition that the growth rate of the GaN substrate 30 in the in-plane direction is faster than the growth rate in the direction perpendicular to the main surface of the GaN substrate 30, the growth in the in-principal direction proceeds. As a result, the through transition T inherited from the inner surface of the groove G and the bottom surface of the groove G which is substantially perpendicular to the main surface of the GaN substrate 30
Are bent in the GaN layer 32 to change the stretching direction.
For this reason, according to the semiconductor layer growth method of the present embodiment,
The threading transition T converges to a certain region on the surface of the GaN layer 32 to be formed, and a high-quality crystal region having a small threading transition T can be grown in the region X excluding the region where the threading transition T converges.

【0031】第2実施形態 本実施形態に係る半導体層の成長方法は、第1実施形態
で説明した図2(a)に示す状態から、例えば減圧条件
下での成長など、GaN基板30の主面に対して垂直な
方向への成長速度よりもGaN基板30の主面内方向へ
の成長速度が速い条件下で、溝Gが形成されたGaN基
板30上に、III−V族化合物半導体層として、例え
ばGaN層32などを気相成長させる方法であり、この
結果、図4に示す構造となる。
Second Embodiment A method for growing a semiconductor layer according to the present embodiment is different from the method shown in FIG. 2A described in the first embodiment in that the growth of the GaN substrate 30 is performed under reduced pressure conditions. Under the condition that the growth rate in the in-plane direction of the GaN substrate 30 is higher than the growth rate in the direction perpendicular to the plane, the III-V compound semiconductor layer is formed on the GaN substrate 30 in which the groove G is formed. As a method, for example, a GaN layer 32 or the like is vapor-phase grown. As a result, the structure shown in FIG. 4 is obtained.

【0032】図4において、GaN層32中には、成長
途中の各時点における成長層表面Sが描かれている。G
aN層32の成長に伴い、GaN層32中にGaN基板
30から貫通転移を引き継ぐことになる。しかしなが
ら、上記のGaN基板30の主面に対して垂直な方向へ
の成長速度よりもGaN基板30の主面内方向への成長
速度が速い条件下では、この主面内方向への成長が進む
につれて、GaN基板30の主面に対して略垂直である
溝Gの内側面と溝Gの底面から引き継がれる貫通転移T
がGaN層32中で屈曲して、延伸方向を変えている。
このため、本実施形態の半導体層の成長方法によれば、
形成するGaN層32表面のある領域に貫通転移Tを収
束させることになり、貫通転移Tが収束した領域を除く
領域Xに、貫通転移Tの少ない、良質な結晶領域を成長
させることができる。
In FIG. 4, the growth layer surface S at each point during the growth is depicted in the GaN layer 32. G
With the growth of the aN layer 32, the threading transition is inherited from the GaN substrate 30 in the GaN layer 32. However, under the condition that the growth rate of the GaN substrate 30 in the in-plane direction is faster than the growth rate in the direction perpendicular to the main surface of the GaN substrate 30, the growth in the in-principal direction proceeds. As a result, the through transition T inherited from the inner surface of the groove G and the bottom surface of the groove G which is substantially perpendicular to the main surface of the GaN substrate 30
Are bent in the GaN layer 32 to change the stretching direction.
For this reason, according to the semiconductor layer growth method of the present embodiment,
The threading transition T converges to a certain region on the surface of the GaN layer 32 to be formed, and a high-quality crystal region having a small threading transition T can be grown in the region X excluding the region where the threading transition T converges.

【0033】また、溝Gの形成領域を除くGaN基板3
0の表面に、溝Gを形成するためのエッチングマスクと
して用いたマスク層31aが残されており、これが気相
成長を防止する機能を有するので、溝Gの形成領域を除
くGaN基板30の表面からの成長を防止でき、すなわ
ち、溝Gの形成領域を除くGaN基板30の表面からの
貫通転移の引き継ぎを防止できる。従って、本実施形態
の半導体層の成長方法によれば、より貫通転移の少な
い、良質な結晶領域を成長させることができる。
The GaN substrate 3 excluding the region where the groove G is formed
0, a mask layer 31a used as an etching mask for forming the groove G is left. Since the mask layer 31a has a function of preventing vapor phase growth, the surface of the GaN substrate 30 excluding the region where the groove G is formed is formed. From the surface of the GaN substrate 30 excluding the region where the groove G is formed. Therefore, according to the method for growing a semiconductor layer of the present embodiment, a high-quality crystal region with less threading transition can be grown.

【0034】第3実施形態 本実施形態に係る半導体層の成長方法を図面を参照して
説明する。図2(b)に示す構造に至るまでは、第1実
施形態と同様に行う。次に、図5(a)に示すように、
溝Gの内側面と底面を含むGaN基板30の全面におい
て、蒸着などのPVD法あるいはCVD法により、例え
ば酸化シリコン膜33を形成する。蒸着の場合、例えば
150℃の成長温度、0.3nm/分程度の成長速度の
条件とすることができる。
Third Embodiment A method for growing a semiconductor layer according to this embodiment will be described with reference to the drawings. The process up to the structure shown in FIG. 2B is performed in the same manner as in the first embodiment. Next, as shown in FIG.
On the entire surface of the GaN substrate 30 including the inner side surface and the bottom surface of the groove G, for example, a silicon oxide film 33 is formed by a PVD method such as vapor deposition or a CVD method. In the case of vapor deposition, the conditions can be, for example, a growth temperature of 150 ° C. and a growth rate of about 0.3 nm / min.

【0035】上記の酸化シリコン膜33の形成工程にお
いては、形成条件によれば、GaN基板30の主面と平
行な面(溝Gの形成領域を除くGaN基板30の表面お
よび溝Gの底面)上の部分の方が、GaN基板30の主
面と垂直な面(溝Gの内側面)上の部分よりも品質(化
学的安定性)が高く、膜厚としては、GaN基板30の
主面と平行な面上の部分の膜厚aとGaN基板30の主
面と垂直な面上の部分の膜厚bとで、a>b(例えばb
はaの7割程度)として、上記の酸化シリコン膜33を
形成することができる。
In the above-described step of forming the silicon oxide film 33, a plane parallel to the main surface of the GaN substrate 30 (the surface of the GaN substrate 30 excluding the region where the groove G is formed and the bottom surface of the groove G) according to the forming conditions. The upper part has higher quality (chemical stability) than the part on the plane perpendicular to the main surface of the GaN substrate 30 (the inner side surface of the groove G). A> b (for example, b) in the thickness a of the portion on a plane parallel to the
Is about 70% of a), and thus the silicon oxide film 33 can be formed.

【0036】次に、図5(b)に示すように、GaN基
板30の主面と垂直な面(溝Gの内側面)上の部分の酸
化シリコン膜33を除去して、GaN基板30の主面と
平行な面(溝Gの形成領域を除くGaN基板30の表面
および溝Gの底面)上に酸化シリコン膜を残し、マスク
層(33a,33b)とする。上記のGaN基板30の
主面と垂直な面(溝Gの内側面)上の部分の酸化シリコ
ン膜33の除去は、例えばKOH液(3重量%、60
℃)で5分処理することで行う。
Next, as shown in FIG. 5B, a portion of the silicon oxide film 33 on a surface perpendicular to the main surface of the GaN substrate 30 (the inner side surface of the groove G) is removed. The silicon oxide film is left on the plane parallel to the main surface (the surface of the GaN substrate 30 excluding the region where the groove G is formed and the bottom surface of the groove G) to form a mask layer (33a, 33b). The removal of the silicon oxide film 33 on the surface perpendicular to the main surface of the GaN substrate 30 (the inner side surface of the groove G) is performed, for example, by using a KOH solution (3% by weight, 60%
C.) for 5 minutes.

【0037】次に、図6に示すように、例えば減圧条件
下での成長など、GaN基板30の主面に対して垂直な
方向への成長速度よりもGaN基板30の主面内方向へ
の成長速度が速い条件下で、溝Gが形成されたGaN基
板30上に、III−V族化合物半導体層として、例え
ばGaN層32などを気相成長させる。上記において、
溝の底面および溝Gの形成領域を除くGaN基板30の
表面に、マスク層(33a,33b)が形成されている
ので、この面からの気相成長が防止され、GaN層は溝
Gの内側面のみから成長することになる。
Next, as shown in FIG. 6, the growth rate in the direction perpendicular to the main surface of the GaN substrate 30 is smaller than that in the direction perpendicular to the main surface of the GaN substrate 30, for example, under a reduced pressure condition. Under a condition of a high growth rate, for example, a GaN layer 32 or the like as a III-V compound semiconductor layer is grown on the GaN substrate 30 in which the groove G is formed. In the above,
Since the mask layer (33a, 33b) is formed on the surface of the GaN substrate 30 excluding the bottom surface of the groove and the region where the groove G is formed, the vapor phase growth from this surface is prevented. It grows only from the side.

【0038】図6において、GaN層32中には、成長
途中の各時点における成長層表面Sが描かれている。G
aN層32の成長に伴い、GaN層32中にGaN基板
30から貫通転移を引き継ぐことになる。しかしなが
ら、上記のGaN基板30の主面に対して垂直な方向へ
の成長速度よりもGaN基板30の主面内方向への成長
速度が速い条件下では、この主面内方向への成長が進む
につれて、GaN基板30の主面に対して略垂直である
溝Gの内側面から引き継がれる貫通転移TがGaN層3
2中で屈曲して、延伸方向を変えている。このため、本
実施形態の半導体層の成長方法によれば、形成するGa
N層32表面のある領域に貫通転移Tを収束させること
になり、貫通転移Tが収束した領域を除く領域Xに、貫
通転移Tの少ない、良質な結晶領域を成長させることが
できる。
FIG. 6 shows a growth layer surface S at each point during the growth in the GaN layer 32. G
With the growth of the aN layer 32, the threading transition is inherited from the GaN substrate 30 in the GaN layer 32. However, under the condition that the growth rate of the GaN substrate 30 in the in-plane direction is faster than the growth rate in the direction perpendicular to the main surface of the GaN substrate 30, the growth in the in-principal direction proceeds. As a result, the through transition T inherited from the inner surface of the groove G substantially perpendicular to the main surface of the GaN substrate 30
2 and the stretching direction is changed. For this reason, according to the semiconductor layer growth method of the present embodiment, the Ga
The threading transition T converges to a certain region on the surface of the N layer 32, and a high-quality crystal region having a small threading transition T can be grown in a region X excluding the region where the threading transition T converges.

【0039】また、溝の底面および溝Gの形成領域を除
くGaN基板30の表面に、マスク層(33a,33
b)が形成されているので、この面からの貫通転移の引
き継ぎを防止でき、より貫通転移の少ない、良質な結晶
領域を成長させることができる。
On the surface of the GaN substrate 30 excluding the bottom surface of the groove and the region where the groove G is formed, a mask layer (33a, 33
Since b) is formed, inheritance of threading dislocation from this plane can be prevented, and a high-quality crystal region with less threading dislocation can be grown.

【0040】第4実施形態 本実施形態に係る半導体層の成長方法を図面を参照して
説明する。図5(b)に示す構造に至るまでは、第1実
施形態および第3実施形態と同様に行う。次に、図7
(a)に示すように、フォトレジスト膜R2を全面に塗
布して成膜する。このとき、溝Gの深さdに対して、平
坦な基板上に塗布した場合に成膜されるフォトレジスト
膜の膜厚DがD<dとなる塗布量で塗布する。例えば、
d=2μm、D=0.8μmの場合、溝Gの形成領域を
除くGaN基板30の表面上のマスク層33a上におけ
るレジスト膜R2の膜厚d’は溝Gの深さdよりも十分
に小さく、例えばd’=0.1〜0.2μmとすること
ができる。
Fourth Embodiment A method for growing a semiconductor layer according to this embodiment will be described with reference to the drawings. The process up to the structure shown in FIG. 5B is performed in the same manner as in the first embodiment and the third embodiment. Next, FIG.
As shown in (a), a photoresist film R2 is applied over the entire surface to form a film. At this time, with respect to the depth d of the groove G, application is performed so that the thickness D of the photoresist film formed when applied on a flat substrate is D <d. For example,
When d = 2 μm and D = 0.8 μm, the thickness d ′ of the resist film R2 on the mask layer 33a on the surface of the GaN substrate 30 excluding the region where the groove G is formed is sufficiently larger than the depth d of the groove G. It can be small, for example, d ′ = 0.1 to 0.2 μm.

【0041】次に、図7(b)に示すように、例えばO
2 を用いたRIEなどのエッチング処理Eにより、レジ
スト膜R2の一部を除去する。このとき、マスク層33
a上におけるレジスト膜R2は全て除去してマスク層3
3aを露出させ、一方、溝Gの底面上のマスク層33b
上におけるレジスト膜R2は残すことができるようにエ
ッチング処理を行う。
Next, as shown in FIG.
A part of the resist film R2 is removed by an etching process E such as RIE using 2 . At this time, the mask layer 33
The resist layer R2 on the mask layer 3 is completely removed.
3a, while the mask layer 33b on the bottom of the groove G is exposed.
An etching process is performed so that the upper resist film R2 can be left.

【0042】次に、図8(a)に示すように、例えばH
F系ウェットエッチング処理により、あるいはCF4
のガスを用いたRIEなどのエッチングにより、溝Gの
形成領域を除くGaN基板30の表面上のマスク層33
aを除去する。このとき、溝Gの底面上のマスク層33
bは、レジスト膜R2に保護されているので、除去され
ない。
Next, as shown in FIG.
The mask layer 33 on the surface of the GaN substrate 30 excluding the region where the groove G is to be formed by F-based wet etching or etching such as RIE using a CF 4 -based gas.
a is removed. At this time, the mask layer 33 on the bottom surface of the groove G
b is not removed because it is protected by the resist film R2.

【0043】次に、図8(b)に示すように、例えばO
2 アッシング処理によりレジスト膜R2を除去する。
Next, as shown in FIG.
(2) The resist film R2 is removed by ashing.

【0044】次に、図9に示すように、例えば減圧条件
下での成長など、GaN基板30の主面に対して垂直な
方向への成長速度よりもGaN基板30の主面内方向へ
の成長速度が速い条件下で、溝Gが形成されたGaN基
板30上に、III−V族化合物半導体層として、例え
ばGaN層32などを気相成長させる。上記において、
溝の底面にマスク層33bが形成されているので、この
面からの気相成長が防止され、GaN層は溝Gの内側面
および溝Gの形成領域を除くGaN基板30の表面から
成長することになる。
Next, as shown in FIG. 9, for example, the growth rate in the direction perpendicular to the main surface of the GaN substrate 30 is smaller in the direction in the main surface of the GaN substrate 30 than in the growth under reduced pressure conditions. Under a condition of a high growth rate, for example, a GaN layer 32 or the like as a III-V compound semiconductor layer is grown on the GaN substrate 30 in which the groove G is formed. In the above,
Since the mask layer 33b is formed on the bottom surface of the groove, vapor phase growth from this surface is prevented, and the GaN layer is grown from the inner surface of the groove G and the surface of the GaN substrate 30 excluding the region where the groove G is formed. become.

【0045】図9において、GaN層32中には、成長
途中の各時点における成長層表面Sが描かれている。G
aN層32の成長に伴い、GaN層32中にGaN基板
30から貫通転移を引き継ぐことになる。しかしなが
ら、上記のGaN基板30の主面に対して垂直な方向へ
の成長速度よりもGaN基板30の主面内方向への成長
速度が速い条件下では、この主面内方向への成長が進む
につれて、GaN基板30の主面に対して略垂直である
溝Gの内側面から引き継がれる貫通転移TがGaN層3
2中で屈曲して、延伸方向を変えている。このため、本
実施形態の半導体層の成長方法によれば、形成するGa
N層32表面のある領域に貫通転移Tを収束させること
になり、貫通転移Tが収束した領域を除く領域Xに、貫
通転移Tの少ない、良質な結晶領域を成長させることが
できる。
In FIG. 9, the growth layer surface S at each point during the growth is depicted in the GaN layer 32. G
With the growth of the aN layer 32, the threading transition is inherited from the GaN substrate 30 in the GaN layer 32. However, under the condition that the growth rate of the GaN substrate 30 in the in-plane direction is faster than the growth rate in the direction perpendicular to the main surface of the GaN substrate 30, the growth in the in-principal direction proceeds. As a result, the through transition T inherited from the inner surface of the groove G substantially perpendicular to the main surface of the GaN substrate 30
2 and the stretching direction is changed. For this reason, according to the semiconductor layer growth method of the present embodiment, the Ga
The threading transition T converges to a certain region on the surface of the N layer 32, and a high-quality crystal region having a small threading transition T can be grown in a region X excluding the region where the threading transition T converges.

【0046】また、溝の底面の表面にマスク層33bが
形成されているので、この面からの貫通転移の引き継ぎ
を防止でき、より貫通転移の少ない、良質な結晶領域を
成長させることができる。
Further, since the mask layer 33b is formed on the surface of the bottom surface of the groove, it is possible to prevent the transfer of threading dislocation from this surface, and to grow a high-quality crystal region with less threading dislocation.

【0047】第5実施形態 図1は、本実施形態に係る窒化物系III−V族化合物
半導体発光素子であるGaN系半導体発光素子(レーザ
ダイオードLD)の斜視図である。GaN基板11上
に、多重量子井戸構造の活性層16を含むGaN系半導
体層が積層されて、半導体積層体10が形成されてい
る。半導体積層体10において、活性層16を挟み込む
ように形成されたp型のクラッド層とn型のクラッド層
のそれぞれに接続するように、p電極10aとn電極1
0bがぞれぞれ形成されている。上記のp電極10aと
n電極10bに、電源Bにより所定の電圧が印加される
と、半導体積層体10中の活性層16からレーザ光Lが
出射される。
Fifth Embodiment FIG. 1 is a perspective view of a GaN-based semiconductor light emitting device (laser diode LD) which is a nitride III-V compound semiconductor light emitting device according to the present embodiment. A GaN-based semiconductor layer including an active layer 16 having a multiple quantum well structure is stacked on a GaN substrate 11 to form a semiconductor stacked body 10. In the semiconductor laminate 10, the p-type electrode 10a and the n-type electrode 1 are connected to the p-type clad layer and the n-type clad layer formed so as to sandwich the active layer 16, respectively.
0b are respectively formed. When a predetermined voltage is applied from the power supply B to the p-electrode 10a and the n-electrode 10b, the laser light L is emitted from the active layer 16 in the semiconductor laminate 10.

【0048】図11(a)は、上記のGaN系化合物で
ある半導体積層体10部分をより詳細に説明する断面図
である。例えば、GaN基板11上に、GaNなどから
なるバッファ層12が形成されており、その上層に、例
えば、約5.0μmの膜厚のn型のGaN層(コンタク
ト層)13、約0.5μmの膜厚のn型のAlGaN層
(クラッド層)14、約0.1μmの膜厚のn型のGa
N層(ガイド層)15、GaInNなどからなる多重量
子井戸(MQW)構造の活性層(発光層)16、約0.
02μmの膜厚のp型のAlGaN層(キャップ層)1
7、約0.1μmの膜厚のp型のGaN層(ガイド層)
18、約0.5μmの膜厚のp型のAlGaN層(クラ
ッド層)19、約0.1μmの膜厚のp型のGaN層
(コンタクト層)20がそれぞれ積層されている。上記
において、n型の層にドープするn型不純物(ドナー不
純物)としてはシリコン(Si)などを用い、p型の層
にドープするp型不純物(アクセプタ不純物)としては
マグネシウム(Mg)や亜鉛(Zn)などを用いる。
FIG. 11A is a cross-sectional view for explaining in more detail the portion of the semiconductor laminate 10 which is the GaN-based compound. For example, a buffer layer 12 made of GaN or the like is formed on a GaN substrate 11, and an n-type GaN layer (contact layer) 13 having a thickness of about 5.0 μm, about 0.5 μm N-type AlGaN layer (cladding layer) 14 having a thickness of about 0.1 μm and n-type Ga
An N layer (guide layer) 15, an active layer (light emitting layer) 16 having a multiple quantum well (MQW) structure made of GaInN or the like;
P-type AlGaN layer (cap layer) 1 having a thickness of 02 μm
7. A p-type GaN layer (guide layer) having a thickness of about 0.1 μm
18, a p-type AlGaN layer (cladding layer) 19 having a thickness of about 0.5 μm, and a p-type GaN layer (contact layer) 20 having a thickness of about 0.1 μm. In the above description, silicon (Si) or the like is used as the n-type impurity (donor impurity) doped into the n-type layer, and magnesium (Mg) or zinc (zinc) is used as the p-type impurity (acceptor impurity) doped into the p-type layer. Zn) or the like.

【0049】上記の半導体積層体10において、GaN
基板11の上層のGaNからなるバッファ層12は、第
1〜4実施形態に従って成長させた層である。即ち、G
aN基板11には、内側面がGaN基板30に対して略
垂直であり、<1−100>方向あるいは<11−20
>方向に延伸する不図示の溝が形成されている。溝の幅
は例えば8〜12μm、溝と溝の間隔は2〜4μmであ
り、半導体積層体10の幅が数100μmであるので、
例えば10〜30条程度の溝が並んで形成されている構
成となっている。上記の溝が形成されたGaN基板11
上に、MOCVD法などにより、GaN基板30の主面
に対して垂直な方向への成長速度よりもGaN基板30
の主面内方向への成長速度が速い条件でGaNからなる
バッファ層12が形成されている。従って、バッファ層
12は第1〜4実施形態で説明したように貫通転移の少
ない領域を有しており、当該貫通転移の少ない領域に発
光領域が配置された発光素子とすることで、素子特性を
向上させることができる。
In the semiconductor laminate 10 described above, GaN
The buffer layer 12 made of GaN on the substrate 11 is a layer grown according to the first to fourth embodiments. That is, G
The inner surface of the aN substrate 11 is substantially perpendicular to the GaN substrate 30 and has a <1-100> direction or a <11-20> direction.
A groove (not shown) extending in the> direction is formed. The width of the groove is, for example, 8 to 12 μm, the interval between the grooves is 2 to 4 μm, and the width of the semiconductor laminate 10 is several hundred μm.
For example, about 10 to 30 grooves are formed side by side. GaN substrate 11 having the above groove formed
The growth rate in the direction perpendicular to the main surface of the GaN substrate 30 is reduced by MOCVD or the like.
The buffer layer 12 made of GaN is formed under the condition that the growth rate in the main surface direction is high. Therefore, as described in the first to fourth embodiments, the buffer layer 12 has a region with a small threading transition, and the light emitting element in which the light emitting region is arranged in the region with a small threading transition can provide a device characteristic. Can be improved.

【0050】図10(b)は、上記の多重量子井戸構造
の活性層16のポテンシャルを示す模式図である。活性
層16においては、インジウム(In)の含有量が2%
の層と8%の層が交互に積層しており、各層のポテンシ
ャルが異なっていることから、多重量子井戸構造を構成
している。
FIG. 10B is a schematic diagram showing the potential of the active layer 16 having the multiple quantum well structure. In the active layer 16, the content of indium (In) is 2%.
And 8% of layers are alternately stacked, and the potential of each layer is different, so that a multiple quantum well structure is formed.

【0051】上記のGaN系半導体発光素子(レーザダ
イオードLD)の製造方法について説明する。まず、図
12(a)に示すように、第1〜4実施形態に係る半導
体層の成長方法を用いて、GaN基板11に溝(不図
示)を形成し、その上面にMOCVD法などによりGa
N層を成長させて、バッファ層12とする。第1〜4実
施形態に係る半導体層の成長方法により、貫通転移の少
ない領域を有するバッファ層12を成長させることがで
きる。次に、MOCVD法などにより、バッファ層12
の上層に、約5.0μmの膜厚のn型のGaN層(コン
タクト層)13、約0.5μmの膜厚のn型のAlGa
N層(クラッド層)14、および、約0.1μmの膜厚
のn型のGaN層(ガイド層)15を順に結晶成長させ
て形成する。上記において、n型の各層にドープするn
型不純物(ドナー不純物)としてはシリコン(Si)な
どを用いる。
A method for manufacturing the GaN-based semiconductor light emitting device (laser diode LD) will be described. First, as shown in FIG. 12A, a groove (not shown) is formed in the GaN substrate 11 using the semiconductor layer growth method according to the first to fourth embodiments, and Ga is formed on the upper surface thereof by MOCVD or the like.
A buffer layer 12 is formed by growing an N layer. The buffer layer 12 having a region with little threading dislocation can be grown by the semiconductor layer growth method according to the first to fourth embodiments. Next, the buffer layer 12 is formed by MOCVD or the like.
An n-type GaN layer (contact layer) 13 having a thickness of about 5.0 μm and an n-type AlGa layer having a thickness of about 0.5 μm
An N layer (cladding layer) 14 and an n-type GaN layer (guide layer) 15 having a thickness of about 0.1 μm are formed by sequentially growing crystals. In the above, n doped into each of the n-type layers
Silicon (Si) or the like is used as the type impurity (donor impurity).

【0052】次に、図12(b)に示すように、例えば
MOCVD法により、n型のGaN層15上にGaIn
Nからなる多重量子井戸(MQW)構造の活性層(発光
層)16を結晶成長させて形成する。
Next, as shown in FIG. 12B, GaIn is formed on the n-type GaN layer 15 by MOCVD, for example.
An active layer (light emitting layer) 16 having a multiple quantum well (MQW) structure made of N is formed by crystal growth.

【0053】次に、例えばMOCVD法により、活性層
16の上層に、0.01〜0.5μmの膜厚のp型のA
lGaN層(キャップ層)17、約0.1μmの膜厚の
p型のGaN層(ガイド層)18、約0.5μmの膜厚
のp型のAlGaN層(クラッド層)19、および、約
0.1μmの膜厚のp型のGaN層(コンタクト層)2
0を順に結晶成長させて形成し、図11(a)に示す構
造に至る。上記において、p型の各層にドープするp型
不純物(アクセプタ不純物)としてはマグネシウム(M
g)や亜鉛(Zn)などを用いる。以降の工程として
は、電極(10a,10b)を形成して、エッチングあ
るいは劈開などによりレーザ共振器端面を形成して、所
望のレーザダイオードとすることができる。
Next, a p-type A layer having a thickness of 0.01 to 0.5 μm is formed on the active layer 16 by MOCVD, for example.
An lGaN layer (cap layer) 17, a p-type GaN layer (guide layer) 18 having a thickness of about 0.1 μm, a p-type AlGaN layer (cladding layer) 19 having a thickness of about 0.5 μm, and about 0 μm. .1 μm-thick p-type GaN layer (contact layer) 2
0 are formed by crystal growth in order, leading to the structure shown in FIG. In the above, magnesium (M) is used as a p-type impurity (acceptor impurity) doped into each p-type layer.
g) or zinc (Zn). In the subsequent steps, a desired laser diode can be obtained by forming the electrodes (10a, 10b) and forming the end faces of the laser resonator by etching or cleavage.

【0054】上記の本実施形態に係るレーザダイオード
を用いて、光ディスク装置用の光学ピックアップ装置に
搭載されるレーザカプラなどを好ましく構成することが
できる。
Using the laser diode according to the present embodiment, a laser coupler mounted on an optical pickup device for an optical disk device can be preferably configured.

【0055】以上、本発明を実施形態により説明した
が、本発明はこれらの実施形態に何ら限定されるもので
はない。例えば、半導体層の成長方法としては、GaN
基板上へのGaN層の成長に限らず、その他のIII−
V族化合物半導体基板上にその他のIII−V族化合物
半導体層を成長することもできる。本発明のレーザダイ
オードあるいはその他の発光素子の発光波長は、特に限
定されるものではなく、DVDあるいはその他の次世代
光ディスクシステムに採用されている波長とすることが
できる。また、実施形態においてはレーザダイオードに
ついて説明しているが、レーザに限らず、発光ダイオー
ド(LED)にも適用可能である。また、本発明の製造
方法を用いて、複数個の発光素子をモノリシックに構成
した半導体発光装置を製造することもできる。この場
合、例えば、発光波長が異なる発光素子、発光波長が同
じで発光強度が異なるなどの素子特性の異なる発光素
子、さらに素子特性が同一の発光素子などの複数個の発
光素子を有する発光装置に適用することが可能である。
また、レーザダイオードの電流狭窄構造としては、実施
形態においては詳細に示していないが、ゲインガイド
型、インデックスガイド型、あるいはパルセーションレ
ーザなど、様々な特性の他のレーザに適用することが可
能である。その他、本発明の要旨を逸脱しない範囲で種
々の変更を行うことが可能である。
Although the present invention has been described with reference to the embodiments, the present invention is not limited to these embodiments. For example, as a method of growing a semiconductor layer, GaN
Not limited to the growth of a GaN layer on a substrate, but other III-
Other group III-V compound semiconductor layers can be grown on the group V compound semiconductor substrate. The emission wavelength of the laser diode or other light emitting element of the present invention is not particularly limited, and may be a wavelength employed in DVD or other next-generation optical disk systems. In the embodiment, a laser diode is described. However, the present invention is not limited to a laser, but can be applied to a light emitting diode (LED). Further, a semiconductor light emitting device in which a plurality of light emitting elements are monolithically configured can be manufactured by using the manufacturing method of the present invention. In this case, for example, a light-emitting device having a plurality of light-emitting elements such as light-emitting elements with different emission wavelengths, light-emitting elements with different element characteristics such as the same emission wavelength and different emission intensity, and further, a light-emitting element with the same element characteristic. It is possible to apply.
Although the current constriction structure of the laser diode is not shown in detail in the embodiment, it can be applied to other lasers having various characteristics such as a gain guide type, an index guide type, and a pulsation laser. is there. In addition, various changes can be made without departing from the spirit of the present invention.

【0056】[0056]

【発明の効果】本発明の半導体層の成長方法によれば、
基板から引き継ぐ貫通転移の方向を変え、収束させるこ
とで、当該貫通転移が収束した領域を除く領域に、貫通
転移の少ない、良質な結晶領域を成長させることができ
る。
According to the method for growing a semiconductor layer of the present invention,
By changing and converging the direction of the threading transition inherited from the substrate, it is possible to grow a high-quality crystal region with a small threading transition in a region other than the region where the threading transition has converged.

【0057】また、本発明の半導体発光素子によれば、
基板から引き継ぐ貫通転移の方向を変え、収束させるこ
とが可能となっているので、当該貫通転移が収束した領
域を除く領域に、貫通転移の少ない、良質な結晶領域を
有しており、この領域に形成された半導体発光素子は優
れた特性を有する。
According to the semiconductor light emitting device of the present invention,
Since it is possible to change the direction of the threading transition inherited from the substrate and make it converge, a region other than the area where the threading transition converges has a high-quality crystal region with few threading transitions. The semiconductor light emitting device formed in the above has excellent characteristics.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は本発明に係る半導体層の成長方法を示す
断面図であり、(a)は酸化シリコン層の形成工程ま
で、(b)はマスク層のパターン加工工程までを示す。
FIGS. 1A and 1B are cross-sectional views illustrating a method for growing a semiconductor layer according to the present invention, in which FIG. 1A illustrates up to a step of forming a silicon oxide layer, and FIG.

【図2】図2は図1の続きの工程を示す断面図であり、
(a)は溝の形成工程まで、(b)はマスク層の除去工
程までを示す。
FIG. 2 is a sectional view showing a step subsequent to that of FIG. 1;
(A) shows up to the step of forming a groove, and (b) shows up to the step of removing the mask layer.

【図3】図3は第1実施形態に係る半導体層の成長方法
により成長させた半導体層を示す模式的断面図である。
FIG. 3 is a schematic cross-sectional view showing a semiconductor layer grown by the method for growing a semiconductor layer according to the first embodiment.

【図4】図4は第2実施形態に係る半導体層の成長方法
により成長させた半導体層を示す模式的断面図である。
FIG. 4 is a schematic cross-sectional view showing a semiconductor layer grown by a method for growing a semiconductor layer according to a second embodiment.

【図5】図5は図2の続きの工程を示す断面図であり、
(a)は酸化シリコン層の形成工程まで、(b)はマス
ク層の形成工程までを示す。
FIG. 5 is a sectional view showing a step continued from FIG. 2;
(A) shows up to the step of forming a silicon oxide layer, and (b) shows up to the step of forming a mask layer.

【図6】図6は第3実施形態に係る半導体層の成長方法
により成長させた半導体層を示す模式的断面図である。
FIG. 6 is a schematic cross-sectional view showing a semiconductor layer grown by a method for growing a semiconductor layer according to a third embodiment.

【図7】図7は図5の続きの工程を示す断面図であり、
(a)はレジスト膜の成膜工程まで、(b)はレジスト
膜のエッチング工程までを示す。
FIG. 7 is a sectional view showing a step subsequent to that of FIG. 5;
(A) shows up to the step of forming a resist film, and (b) shows up to the step of etching the resist film.

【図8】図8は図7の続きの工程を示す断面図であり、
(a)はレジスト膜から露出したマスク層の除去工程ま
で、(b)はレジスト膜の除去工程までを示す。
FIG. 8 is a sectional view showing a step subsequent to that of FIG. 7;
(A) shows up to the step of removing the mask layer exposed from the resist film, and (b) shows the step up to the step of removing the resist film.

【図9】図9は第4実施形態に係る半導体層の成長方法
により成長させた半導体層を示す模式的断面図である。
FIG. 9 is a schematic cross-sectional view showing a semiconductor layer grown by a method for growing a semiconductor layer according to a fourth embodiment.

【図10】図10は本発明および従来例に係る半導体発
光素子(レーザダイオード)の斜視図である。
FIG. 10 is a perspective view of a semiconductor light emitting device (laser diode) according to the present invention and a conventional example.

【図11】図11(a)は図10に示す半導体発光素子
の半導体積層体部分の断面図であり、図11(b)は活
性層のポテンシャル図である。
11A is a cross-sectional view of a semiconductor laminate portion of the semiconductor light emitting device shown in FIG. 10, and FIG. 11B is a potential diagram of an active layer.

【図12】図12は図11に示す半導体発光素子の製造
方法の製造工程を説明する断面図であり、(a)は活性
層の下層の形成工程まで、(b)は活性層の形成工程ま
でを示す。
12A and 12B are cross-sectional views illustrating a manufacturing process of the method for manufacturing the semiconductor light emitting device shown in FIG. 11, in which FIG. 12A is a process up to a process of forming a lower layer of an active layer, and FIG. Up to

【図13】図13は従来例に係る半導体発光素子(レー
ザダイオード)の斜視図である。
FIG. 13 is a perspective view of a semiconductor light emitting device (laser diode) according to a conventional example.

【符号の説明】[Explanation of symbols]

10……半導体積層体、10a…p電極、10b…n電
極、10c…引き出し部、11…GaN基板、11’…
サファイア基板、12…バッファ層、13…n型GaN
層(コンタクト層)、14…n型AlGaN層(クラッ
ド層)、15…n型GaN層(ガイド層)、16…活性
層(発光層)、17…p型AlGaN層(キャップ
層)、18…p型GaN層(ガイド層)、19…p型A
lGaN層(クラッド層)、20…p型GaN層(コン
タクト層)、30…GaN基板、31,33…酸化シリ
コン膜、31a,33a,33b…マスク層、32…G
aN層、B…電源、E…エッチング、G…溝、L…レー
ザ光、LD,LD’…レーザダイオード、R1,R2…
レジスト膜、S…成長層表面、T…貫通転移。
Reference numeral 10: semiconductor laminate, 10a: p electrode, 10b: n electrode, 10c: lead portion, 11: GaN substrate, 11 '...
Sapphire substrate, 12: buffer layer, 13: n-type GaN
Layers (contact layer), 14 ... n-type AlGaN layer (cladding layer), 15 ... n-type GaN layer (guide layer), 16 ... active layer (light-emitting layer), 17 ... p-type AlGaN layer (cap layer), 18 ... p-type GaN layer (guide layer), 19 ... p-type A
lGaN layer (cladding layer), 20: p-type GaN layer (contact layer), 30: GaN substrate, 31, 33: silicon oxide film, 31a, 33a, 33b: mask layer, 32: G
aN layer, B: power supply, E: etching, G: groove, L: laser beam, LD, LD ': laser diode, R1, R2 ...
Resist film, S: growth layer surface, T: penetration transition.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 喜嶋 悟 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 Fターム(参考) 5F041 AA40 CA05 CA33 CA34 CA40 CA65 CA74 CA75 5F045 AA04 AB14 AF04 AF12 AF13 BB12 CA10 DA55 DB02 DB04 5F073 AA74 CA07 CB02 CB07 DA05 DA07 DA25  ────────────────────────────────────────────────── ─── Continuing from the front page (72) Inventor Satoru Kishima 6-7-35 Kita Shinagawa, Shinagawa-ku, Tokyo Sony Corporation F-term (reference) 5F041 AA40 CA05 CA33 CA34 CA40 CA65 CA74 CA75 5F045 AA04 AB14 AF04 AF12 AF13 BB12 CA10 DA55 DB02 DB04 5F073 AA74 CA07 CB02 CB07 DA05 DA07 DA25

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】III−V族化合物基板に、上記基板の主
面に対して略垂直である内側面を有し、所定の方向に延
伸する溝を形成する工程と、 上記基板の主面に対して垂直な方向への成長速度より
も、上記基板の主面内方向への成長速度が速い条件下
で、上記溝が形成された上記基板上にIII−V族化合
物半導体層を気相成長させる工程とを有する半導体層の
成長方法。
A step of forming a groove in a group III-V compound substrate having an inner surface substantially perpendicular to the main surface of the substrate and extending in a predetermined direction; Under the condition that the growth rate in the in-plane direction of the substrate is faster than the growth rate in the direction perpendicular to the direction, the group III-V compound semiconductor layer is vapor-phase grown on the substrate in which the groove is formed. And growing the semiconductor layer.
【請求項2】上記溝を形成する工程の後、上記基板上に
III−V族化合物半導体層を気相成長させる工程の前
に、上記溝の底面に当該底面からの気相成長を防止する
マスク層を形成する工程をさらに有し、 上記基板上にIII−V族化合物半導体層を気相成長さ
せる工程においては、上記溝の底面を除く上記基板上に
気相成長させる請求項1記載の半導体層の成長方法。
2. The method according to claim 1, wherein after the step of forming the groove, before the step of vapor-phase growing the III-V compound semiconductor layer on the substrate, the vapor-phase growth from the bottom of the groove is prevented. The method according to claim 1, further comprising a step of forming a mask layer, wherein in the step of vapor-phase growing the III-V compound semiconductor layer on the substrate, the vapor-phase growth is performed on the substrate except for a bottom surface of the groove. A method for growing a semiconductor layer.
【請求項3】上記溝を形成する工程の後、上記基板上に
III−V族化合物半導体層を気相成長させる工程の前
に、上記溝の形成領域を除く上記基板の表面に当該基板
の表面からの気相成長を防止するマスク層を形成する工
程をさらに有し、 上記基板上にIII−V族化合物半導体層を気相成長さ
せる工程においては、上記溝の形成領域における上記基
板上に気相成長させる請求項1記載の半導体層の成長方
法。
3. After the step of forming the groove, before the step of vapor-phase growing a group III-V compound semiconductor layer on the substrate, the surface of the substrate except for a region where the groove is formed is formed on the surface of the substrate. A step of forming a mask layer for preventing vapor phase growth from the surface; and a step of vapor-phase growing the group III-V compound semiconductor layer on the substrate. 2. The method for growing a semiconductor layer according to claim 1, wherein the semiconductor layer is grown by vapor phase.
【請求項4】上記溝を形成する工程の後、上記基板上に
III−V族化合物半導体層を気相成長させる工程の前
に、上記溝の形成領域を除く上記基板の表面および上記
溝の底面に、当該基板の表面および当該底面からの気相
成長を防止するマスク層を形成する工程をさらに有し、 上記基板上にIII−V族化合物半導体層を気相成長さ
せる工程においては、上記溝の内側面上に気相成長させ
る請求項1記載の半導体層の成長方法。
4. The method according to claim 1, wherein after the step of forming the groove, before the step of vapor-phase growing a group III-V compound semiconductor layer on the substrate, the surface of the substrate excluding a region where the groove is to be formed and the groove. A step of forming a mask layer on the bottom surface for preventing vapor phase growth from the surface of the substrate and the bottom surface, wherein the step of vapor-phase growing a group III-V compound semiconductor layer on the substrate comprises: 2. The method for growing a semiconductor layer according to claim 1, wherein the semiconductor layer is grown on the inner surface of the groove by vapor phase growth.
【請求項5】上記III−V族化合物半導体基板がGa
N基板であり、 上記III−V族化合物半導体層がGaN層である請求
項1記載の半導体層の成長方法。
5. The method according to claim 1, wherein the III-V compound semiconductor substrate is Ga.
The method for growing a semiconductor layer according to claim 1, wherein the substrate is an N substrate, and the III-V compound semiconductor layer is a GaN layer.
【請求項6】上記溝を形成する工程において、上記基板
の<1−100>方向あるいは<11−20>方向に形
成する請求項5記載の半導体層の成長方法。
6. The method of growing a semiconductor layer according to claim 5, wherein, in the step of forming the groove, the groove is formed in a <1-100> direction or a <11-20> direction of the substrate.
【請求項7】III−V族化合物半導体基板と、 上記基板上に形成された、少なくとも第1導電型の第1
クラッド層と、活性層と、第2導電型の第2クラッド層
の積層体を含む半導体積層体とを有し、 上記基板には、主面に対して略垂直である内側面を有
し、所定の方向に延伸する溝が形成されており、 上記基板と接するIII−V族化合物半導体層は、上記
溝を埋め込むように気相成長された層である半導体発光
素子。
7. A III-V compound semiconductor substrate, and at least a first conductive type first semiconductor substrate formed on the substrate.
A clad layer, an active layer, and a semiconductor laminate including a laminate of a second clad layer of the second conductivity type; the substrate has an inner surface that is substantially perpendicular to the main surface; A semiconductor light emitting device, wherein a groove extending in a predetermined direction is formed, and the group III-V compound semiconductor layer in contact with the substrate is a layer grown by vapor phase so as to fill the groove.
【請求項8】上記溝の底面に当該底面からの気相成長を
防止するマスク層が形成されている請求項7記載の半導
体発光素子。
8. The semiconductor light emitting device according to claim 7, wherein a mask layer for preventing a vapor phase growth from said bottom surface is formed on a bottom surface of said groove.
【請求項9】上記溝の形成領域を除く上記基板の表面に
当該基板の表面からの気相成長を防止するマスク層が形
成されている請求項7記載の半導体発光素子。
9. The semiconductor light emitting device according to claim 7, wherein a mask layer for preventing a vapor phase growth from the surface of the substrate is formed on a surface of the substrate except for a region where the groove is formed.
【請求項10】上記溝の形成領域を除く上記基板の表面
および上記溝の底面に、当該基板の表面および当該底面
からの気相成長を防止するマスク層が形成されている請
求項7記載の半導体発光素子。
10. The mask layer according to claim 7, wherein a mask layer for preventing a vapor phase growth from the substrate surface and the bottom surface is formed on the surface of the substrate and the bottom surface of the groove except for the region where the groove is formed. Semiconductor light emitting device.
【請求項11】上記III−V族化合物半導体基板がG
aN基板であり、 上記III−V族化合物半導体層がGaN層である請求
項7記載の半導体発光素子。
11. The method according to claim 11, wherein the III-V compound semiconductor substrate is G
The semiconductor light emitting device according to claim 7, wherein the semiconductor light emitting device is an aN substrate, and the III-V compound semiconductor layer is a GaN layer.
【請求項12】上記溝が、上記基板の<1−100>方
向あるいは<11−20>方向に形成されている請求項
11記載の半導体発光素子。
12. The semiconductor light emitting device according to claim 11, wherein said groove is formed in a <1-100> direction or a <11-20> direction of said substrate.
JP2000184522A 2000-06-14 2000-06-14 Method of growing semiconductor layer and semiconductor light emitting device Pending JP2001358082A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000184522A JP2001358082A (en) 2000-06-14 2000-06-14 Method of growing semiconductor layer and semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000184522A JP2001358082A (en) 2000-06-14 2000-06-14 Method of growing semiconductor layer and semiconductor light emitting device

Publications (1)

Publication Number Publication Date
JP2001358082A true JP2001358082A (en) 2001-12-26

Family

ID=18684956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000184522A Pending JP2001358082A (en) 2000-06-14 2000-06-14 Method of growing semiconductor layer and semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP2001358082A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053602A (en) * 2006-08-28 2008-03-06 Matsushita Electric Ind Co Ltd Semiconductor element, and manufacturing method thereof
JP2010157716A (en) * 2008-12-31 2010-07-15 Seoul Opto Devices Co Ltd Light emitting device having a plurality of non-polar light emitting cells and method of manufacturing the same
JP2017054998A (en) * 2015-09-11 2017-03-16 豊田合成株式会社 Semiconductor device, method for manufacturing the same, and power conversion device
JP2020047822A (en) * 2018-09-20 2020-03-26 トヨタ自動車株式会社 Nitride semiconductor device and manufacturing method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053602A (en) * 2006-08-28 2008-03-06 Matsushita Electric Ind Co Ltd Semiconductor element, and manufacturing method thereof
JP2010157716A (en) * 2008-12-31 2010-07-15 Seoul Opto Devices Co Ltd Light emitting device having a plurality of non-polar light emitting cells and method of manufacturing the same
JP2017054998A (en) * 2015-09-11 2017-03-16 豊田合成株式会社 Semiconductor device, method for manufacturing the same, and power conversion device
JP2020047822A (en) * 2018-09-20 2020-03-26 トヨタ自動車株式会社 Nitride semiconductor device and manufacturing method thereof
JP7139820B2 (en) 2018-09-20 2022-09-21 株式会社デンソー Nitride semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP4246242B2 (en) Semiconductor light emitting device
JP3898537B2 (en) Nitride semiconductor thin film forming method and nitride semiconductor light emitting device
US7813400B2 (en) Group-III nitride based laser diode and method for fabricating same
JPH10321910A (en) Light-emitting semiconductor element
KR20080018680A (en) Semiconductor laser diode having wafer-bonded structure and method of fabricating the same
WO2004086579A1 (en) Nitride semiconductor device and its manufacturing method
JP3839580B2 (en) Manufacturing method of semiconductor substrate
JPH11238687A (en) Semiconductor substrate and semiconductor light-emitting device
JP2000164987A (en) Semiconductor light emitting element and manufacture thereof
JP4967657B2 (en) Group III nitride semiconductor optical device and manufacturing method thereof
JP3697406B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP2003023179A (en) p-TYPE III NITRIDE SEMICONDUCTOR, ITS MANUFACTURING METHOD, SEMICONDUCTOR DEVICE, AND ITS MANUFACTURING METHOD
JP2002008980A (en) Method of growing semiconductor layer, and method of manufacturing semiconductor light-emitting element
JP2000077783A (en) Growth method of indium-containing nitride semiconductor crystal
JPH10303459A (en) Gallium nitride based semiconductor light emitting element and its manufacture
JP2001358082A (en) Method of growing semiconductor layer and semiconductor light emitting device
JPH0955536A (en) Group iii nitride based compound semiconductor light emitting element and its manufacture
JP2009038408A (en) Semiconductor light emitting element
JP3759746B2 (en) Method for producing group III nitride compound semiconductor light emitting diode
JP3878707B2 (en) Nitride semiconductor laser device manufacturing method
JP2000277859A (en) Semiconductor laser element and manufacturing method
JP2004179532A (en) Semiconductor light emitting element and semiconductor device
JP4118025B2 (en) Gallium nitride semiconductor laser device
JP3439161B2 (en) Nitride light emitting device
JPH10261816A (en) Semiconductor light emitting element and its manufacture

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090519