JP2001356968A

JP2001356968A - 故障許容データ格納システムおよび故障許容データ格納システムの動作方法

Info

Publication number: JP2001356968A
Application number: JP2001121489A
Authority: JP
Inventors: Robert A Rust; ロバート・エー・ルスト; Barry J Oldfield; バリー・ジェイ・オールドフィールド; Lee Schrader Steven; スティーブン・リー・シュレイダー; Grand Kristen; クリスティン・グランド; W Johanson Christopher; クリストファー・ダブリュー・ジョハンソン
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 2000-04-19
Filing date: 2001-04-19
Publication date: 2001-12-26
Also published as: US7143315B2; US6647516B1; US20040153735A1

Abstract

(57)【要約】【課題】コンポーネントに発生したエラーまたは故障
状況を検出し、このエラーまたは故障状況を含む故障コ
ンポーネントを切り離す故障許容データ格納システムを
提供する。【解決手段】本発明の故障許容データ格納システム
は、複数の結合されたコンポーネントを含み、各コンポ
ーネントはデータ接続（５１）から複数のトランザクシ
ョンを選択的に受信するインタフェース（６０）と、こ
のインタフェース（６０）に結合されこのインタフェー
ス（６０）から受信されたトランザクションを処理する
トランザクション処理回路（６２）と、トランザクショ
ン内のエラー状況を検出し、その検出に応答して、個々
にエラー状況を含むトランザクションが各コンポーネン
トへエントリするのを阻止するよう構成される分析回路
（５３）とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、故障許容データ格
納システムおよび故障許容データ格納システムを動作す
る方法に関する。

【０００２】

【従来の技術】多年にわたり、ＲＡＩＤ（Redundant Ar
ray of Inexpensive Disks）サブシステムが利用されて
きている。故障許容ＲＡＩＤサブシステムにおいて、故
障許容の第１の目的は、あらゆるタイプの故障の発生を
回避することではなく、むしろ、コンポーネントの故障
が存在しても、正確に動作し続けることである。故障許
容目標を達成するには、多くの異なる方法がある。しか
し、これら目的が明確に設計者の前にある場合であって
も、この故障を許容するという目的が実際には達成され
ない場合が多い。

【０００３】例えば、故障のタイプに応じて、故障によ
っては、システムが完全に停止しなければならない程大
きなもの（例えば、火災）もあり、適正に切り離される
(isolated)もの、ＲＡＩＤサブシステムに格納されてい
るユーザデータを潜在的に破損するものもある。データ
が一旦破損すると、概して、破損データをホストに戻し
て、該データを良好なものとして通知するのはあまり望
ましくない。すべての故障を許容するシステムは、破損
データをホストに戻さない。

【０００４】過去において、故障許容性は、動作の頑強
性および正確性を提供するための手段として広く見られ
ていた。故障許容性は、完全なデータ可用性に対する需
要が極端なレベルまで増大した場合に、非常に重要なも
のとなる。例えば、システムによっては、年に５分だけ
の保証停止時間を設けるものもある。

【０００５】

【発明が解決しようとする課題】格納サブシステムは、
いくつかの大型システムにおける多くのコンポーネント
のうちの１つにすぎない。例えば、ＲＡＩＤサブシステ
ムは、全部で５分という年停止時間のうちの１分の割り
当てしか持つことができない。さらに、この大型サブシ
ステムに接続されたＲＡＩＤサブシステムの複数のサブ
システムは、この１分を共有する必要がある。通常、い
かなる時でも、データをＲＡＩＤ格納サブシステムから
得ることができなくなることは許されない。さらに、デ
ータ可用性の損失に関連する制約は、時代と共に劇的に
増大している。

【０００６】従来の構成では、システムにおけるすべて
の動作を停止し、サブシステムのワイドリセットを開始
し、故障したコンポーネントをディスエーブルするよう
システムを再構成し、「ウォームブート」動作後に動作
を再開することで、故障許容性および連続動作を提供す
ることができる。システムのリブートに要求される時間
は、データ可用性という目標が、リブート方式によって
相当に影響を受ける程長い（およそ数秒程度）ものであ
る。このような遅延は、許容できない時間期間に近づき
うる。

【０００７】したがって、本発明の目的は、改良された
故障許容データ格納システムおよび故障許容データ格納
システムを動作する方法を提供することにある。

【０００８】

【課題を解決するための手段】本発明は、故障許容デー
タ格納システムおよび故障許容データ格納システムを動
作する方法を提供する。

【０００９】本発明の一態様において、故障許容データ
格納システムは、複数の結合されたコンポーネントを備
え、該複数の結合されたコンポーネントは個々に、デー
タ接続に結合し、該データ接続から複数のトランザクシ
ョンを選択的に受信するよう適合されるインタフェース
と、該インタフェースに結合され、該インタフェースか
ら受信されたトランザクションを処理するよう構成され
るトランザクション処理回路と、トランザクション内の
エラー状況を検出し、該検出に応答して、個々にエラー
状況を含むトランザクションが各コンポーネントへエン
トリするのを阻止するよう構成される分析回路と、を備
える。

【００１０】本発明の別の態様において、故障許容デー
タ格納システムを動作する方法は、トランザクションを
処理するよう構成される複数のコンポーネントを含む故
障許容データ格納システムを提供するステップと、通信
のために、トランザクションを各コンポーネントに提供
するステップと、トランザクション内でエラー状況を検
出するステップと、該検出に応答して、個々にエラー状
況を含むトランザクションの各コンポーネントへのエン
トリを阻止するステップと、を含む。

【００１１】本発明の別の態様は、トランザクションを
処理するよう構成される複数のコンポーネントを含み、
接続されたコンポーネント間でトランザクションを通信
し、トランザクション内でエラー状況を検出し、該検出
に応答して、エラー状況を含むトランザクションを出力
したコンポーネントを切り離すように構成される故障許
容データ格納システムを動作させる方法を提供する。

【００１２】本発明の他の特徴および利点は、以下の詳
細な説明、添付の特許請求の範囲および図面を参照する
ことで、当業者には明らかになろう。

【００１３】

【発明の実施の形態】図１を参照して、故障許容格納シ
ステム１０の例示的なサブシステムを示す。故障許容デ
ータ格納システム１０は、説明される実施の形態におい
て、デジタルデータの冗長格納を提供するために、冗長
回路構成１２を備える。回路構成１２は、本発明の例示
的な一実施の形態において、別個の情報回路基板として
実施される。故障許容データ格納システム１０は、故障
許容データ格納システム１０内で発生する故障領域があ
っても、動作し続ける。このような故障許容データ格納
システム１０の故障領域および動作については、図３を
用いてさらに詳細に後述する。

【００１４】図示のように、個々の回路構成１２は、マ
イクロプロッサ１４と、入出力プロセッサ（ＩＯＰ）１
６と、ミラー回路１８と、格納回路２０と、を備える。
マイクロプロセッサ１４は、故障許容データ格納システ
ム１０の上記構成における各回路構成１２内の動作を監
視し、制御する。入出力プロセッサ１６は、通常、パー
ソナルコンピュータ、ワークステーション等の１台また
は複数台の外部ホスト装置に結合される。このような外
部ホスト装置は、冗長的に格納されたデータを故障許容
データ格納システム１０から読み出すと共に、冗長格納
のために、データを故障許容データ格納システム１０に
書き込むよう動作可能である。

【００１５】ミラー回路１８は、図示される回路構成１
２の両格納回路２０に対してアクセスを行う。例えば、
一方の回路構成１２のミラー回路１８は、所定の回路構
成１２のローカル格納回路２０、および結合された他方
の回路構成１２にあるリモート格納回路２０のデータに
アクセスすることが可能である。本願明細書において、
ローカルとは所定の回路構成１２内のコンポーネントを
指し、その一方で、リモートとは接続された他方の回路
構成１２内にあるコンポーネントを指す。ミラー回路１
８は、冗長動作の場合には双方の格納回路２０に対し
て、また選択的な動作の場合には格納回路２０の一方に
対して、データを読み書きする。

【００１６】個々の回路構成１２の格納回路２０は、他
方の回路構成１２の格納回路２０と共に、データを冗長
的に格納するよう構成される。故障許容データ格納シス
テム１０は、説明する実施の形態において、ＲＡＩＤ格
納システムとして構成される。他の構成の故障許容デー
タ格納システム１０も可能である。このようなＲＡＩＤ
格納システムの例示的な格納回路２０は、一時的にデー
タをバッファリングするためのダイナミックＲＡＭ（Ｄ
ＲＡＭ）と、データの格納を提供するための複数のハー
ドディスクと、を備える（ＤＲＡＭおよびハードディス
クは図示せず）。

【００１７】図２を参照して、ミラー回路１８の例示的
な詳細をさらに示す。図示するミラー回路１８は、バス
インタフェース２２、バスインタフェース２４、および
メモリ制御部２６を備える。バスインタフェース２２、
２４およびメモリ制御部２６は、通常、データ交換およ
び動作制御のために結合される。バスインタフェース２
２は、マイクロプロセッサ１４との通信を行う。バスイ
ンタフェース２４は、入出力プロセッサ１６と通信を行
う。メモリ制御部２６は、ローカルおよびリモートの格
納回路２０に対してデータのアドレス指定および転送を
行う。例示的な構成において、共通バス２７は、バスイ
ンタフェース２２、バスインタフェース２４、およびメ
モリ制御部２６を結合する。

【００１８】図３を参照して、故障許容データ格納シス
テム１０内の例示的な故障領域の概念を示す。図３は、
故障許容データ格納システム１０の例示的なサブシステ
ム３０を示す。サブシステム３０は、複数の例示的なコ
ンポーネント３２、３４、３６、３８を備える。コンポ
ーネント３２は、図示のように、内部コンポーネント３
８を含む。コンポーネント３２は、バス４２を介してサ
ブシステム３０の外部にあるコンポーネント４０と結合
する。図示の構成において、サブシステム３０は、特定
用途向け集積回路（ＡＳＩＣ）として実施される。例示
的なコンポーネント３２、３４、３６、３８、４０は、
メモリコンポーネント、処理コンポーネント、入出力コ
ンポーネント、バスコンポーネント等を含む。サブシス
テム３０は、マイクロプロセッサ、入出力プロセッサ、
ミラー回路等、故障許容データ格納システム１０の任意
のサブシステムを含むことができる。

【００１９】次の説明において、コンポーネント３２、
３４、３６、３８、４０およびバス４２をそれぞれ故障
領域としてに参照する。エラーまたは故障が１つの故障
領域内で発生すると、隣接コンポーネントが、かかるエ
ラーまたは故障の状況の発生を、後述するように検出す
ることができる。例示的な一例において、バス４２にお
いて故障が発生すると、内部コンポーネント３２および
外部コンポーネント４０が、一方の構成における論理回
路を用いて、故障を検出することができる。一例は、バ
ス４２において検出されたパリティエラーである。バス
４２は、その後、破損として識別することができる。

【００２０】別の例示的な故障領域は、上記例では、バ
ッファ構成において実施されるコンポーネント３８に関
連してもよい。このような例では、データがコンポーネ
ント３８内に格納され、かかるデータが後に読み出さ
れ、コンポーネント３２により、パリティエラー等の故
障状況またはエラーが検出されると、コンポーネント３
８および関連データは破損とマークされ、コンポーネン
ト３８に対するすべてのさらなるデータ転送がディスエ
ーブルされる。このようなディスエーブル化動作につい
ては、さらに詳細に後述する。

【００２１】さらに、コンポーネント３２が、適切に動
作するために、コンポーネント３８の信頼性のある動作
を必要とする場合、内部コンポーネント３４、３６およ
びバス４２と結合されたコンポーネント４０に、内部コ
ンポーネント３２内のいずれかに故障があることを通知
してもよい。

【００２２】別のシナリオでは、コンポーネント４０が
コンポーネント３４へのアクセスを望み、かつコンポー
ネント３８内に決定された故障またはエラー状況があり
うるものと想定してもよい。その後、コンポーネント３
４とコンポーネント３２間のインタフェースが、エラー
状況の検出に応答してディスエーブルされる。コンポー
ネント３２は、コンポーネント３４に適切にトランザク
ションを完了するよう要求する場合、エラー状況を有す
るコンポーネント４０とのトランザクションを終結す
る。その後、コンポーネント４０と内部コンポーネント
３２の間のインタフェースがディスエーブルされる。

【００２３】このようなアクティビティの間、コンポー
ネント３６が、コンポーネント３２とインタフェースせ
ずに、要求される動作を行うことが可能である。かかる
状況では、内部コンポーネント３６は、コンポーネント
３８に含まれる破損または故障状況が広がる可能性を有
することなしに、動作を継続させる。このような方法論
においては、コンポーネント３８における破損は、隣接
するコンポーネントに広がらない。

【００２４】再度図２を参照して、ハードウェア内での
障害またはエラー状況の存在に対する応答について説明
する。所定のコンポーネントが故障またはエラー状況に
ある場合、その特定コンポーネントに関する動作は停止
する。ミラー回路１８において、後述するプロトコルチ
ェックエンジンが、バスインタフェースロジック２２、
２４内に存在している。例えば、マイクロプロセッサ１
４が、所定の範囲外のメモリロケーションから読み出す
ことを決定すると、バスインタフェース２２は、このよ
うなエラー動作を検出して、マイクロプロセッサ１４へ
のインタフェースをディスエーブルする。このようなこ
とは、破損したコードの領域内で動作しているマイクロ
プロセッサ１４からから生じうる。しかし、ファイバチ
ャネルまたはホストシステムへのＳＣＳＩ接続性向けの
ＩＯプロセッサ等の入出力プロセッサ１６は、破損が検
出されても、依然として格納回路２０へアクセスする。

【００２５】図４を参照して、コンポーネントに伴うエ
ラーまたは故障状況の存在を検出する動作、およびかか
るエラーまたは故障状況を局所的に含む故障コンポーネ
ントを切り離す動作の一例について説明する。故障した
コンポーネントの切り離しにより、故障許容データ格納
システム１０の他の破損していないコンポーネントの動
作を続けることが可能である。本発明の好ましい態様に
おいて、個々の障害コンポーネントは完全に切り離さ
れ、故障したコンポーネントに接続されるすべてのイン
タフェースが、ディスエーブルされる。このようなこと
は、故障したコンポーネントを隔離するよう動作する。
冗長コンポーネントの使用により、故障許容データ格納
システム１０の他の動作は、故障の発生にも関わらず、
継続する。

【００２６】トランザクション発信装置５０およびトラ
ンザクション受信装置５２等のコンポーネントを図４に
示す。かかるトランザクション発信装置５０、トランザ
クション受信装置５２は、故障許容データ格納システム
１０内の任意の２つのコンポーネントを表している。ト
ランザクション受信装置５２は、さらに後述するよう
に、複数の内部コンポーネントを備える。トランザクシ
ョン発信装置５０、トランザクション受信装置５２は、
読み出し動作、書き込み動作等のトランザクションを通
信する。図示のように、データバス６１、アドレスバス
６３、および制御バス６５をそれぞれ備えるデータ接続
部５１が、トランザクション発信装置５０、トランザク
ション受信装置５２の間で利用されて、通信を行う。図
示のデータ接続部５１は、データ情報、アドレス情報、
および制御情報をトランザクション発信装置５０、トラ
ンザクション受信装置５２の間で、通信する。

【００２７】図示の構成において、トランザクション受
信装置５２は、分析回路５３と、インタフェース６０
と、トランザクション処理回路６２と、を備える。一実
施の形態において、分析回路５３は、パリティ妥当性検
査回路５４と、プロトコル妥当性検査回路５６と、イネ
ーブル制御論理回路５８と、を備える。パリティ妥当性
検査回路５４は、バス６１を介して通信されているデー
タ内のパリティエラーを決定し、プロトコル妥当性検査
回路５６は、バス６５を介して通信される制御情報内の
エラーを決定する。他の実施の形態では、他の構成の分
析回路５３が提供される。例示的な一構成において、ト
ランザクション処理回路６２は、ＤＲＡＭメモリコント
ローラ、ハードディスクコントローラ、または格納回路
２０にアクセスするための他の回路を備える。他の構成
のトランザクション処理回路６２も可能である。

【００２８】トランザクション発信装置５０は、データ
接続部５１を用いて、トランザクションを通信する。ト
ランザクション受信装置５２のインタフェース６０は、
データ接続部５１に接続されて、データ接続部５１から
複数のトランザクションを選択的に受信する。このよう
な選択的な受信動作については、以下に詳述する。トラ
ンザクション処理回路６２は、インタフェース６０に接
続され、インタフェース６０から受信したトランザクシ
ョンを処理するよう配置される。

【００２９】分析回路５３は、パリティ妥当性検査回路
５４、プロトコル妥当性検査回路５６、およびイネーブ
ル制御論理回路５８を備え、上記実施の形態で述べたデ
ータ接続部５１を用いて通信されているトランザクショ
ン内のエラー状況を検出する。分析回路５３は、エラー
状況の検出に応答して、インタフェース６０へのトラン
ザクションの通過を制御する。

【００３０】特に、分析回路５３は、各トランザクショ
ン内でのかかるエラーの検出に応答して、エラー状況を
含むトランザクションがトランザクション受信装置５２
のインタフェース６０にエントリするのを阻止するよう
動作する。

【００３１】図示の実施の形態において、分析回路５３
は、パリティエラーおよび／またはプロトコルエラーの
ようなエラー状況の検出に応答して、インタフェース６
０をディスエーブルする。イネーブル制御論理回路５８
は、イネーブルビットをセットして、インタフェース６
０内のトランザクションの受信を制御する。一実施の形
態において、イネーブル制御論理回路５８は、インタフ
ェースイネーブル信号を送り、インタフェース６０との
トランザクションの受信を阻止するよう動作する。イン
タフェース６０は、エラー状況の検出に応答してディス
エーブルされ、トランザクション発信装置５０からトラ
ンザクション受信装置５２が切り離される。

【００３２】本発明のいくつかの態様において、インタ
フェース６０を用いるこのような切り離しは、さらに後
述するエラー状況のタイプに従う、選択的なものであ
る。より具体的には、分析回路５３は、エラー状況のタ
イプを決定し、該エラー状況のタイプの決定に応答し
て、いくつかのトランザクション（例えば、後述する
「強制完了」動作）では、インタフェース６０とトラン
ザクション処理回路６２へエントリするのを選択的に許
可する。例えば、完了強制動作は、分析回路５３によっ
て識別され、エラー状況が示されているにもかかわら
ず、インタフェース６０へのエントリが許される。この
ような例において、トランザクションの制御情報（デー
タ接続部５１の制御バスを用いて通信される）は、強制
完了ラベルを含むことができる。この強制完了ラベル
は、プロトコル妥当性検査回路５６を備える分析回路５
３に、検出されたエラー状況の存在を無視するように、
また関連トランザクションのエントリを許可するよう通
知する。

【００３３】強制完了動作は、故障許容データ格納シス
テム１０を用いた各種動作に利用される。かかる動作
は、バックグラウンド動作で行われ、格納回路２０の内
容を消去し、各コンポーネントの修復を可能にすること
ができる。例えば、データへのアクセスが頻繁ではない
領域におけるメモリを識別して、修復できるようにす
る。ＤＲＡＭによっては、シングルビットエラーを生
じ、このシングルビットエラーは、修正されない場合に
は、単一ワード内のマルチビットエラーに発展する可能
性がある。強制完了動作は、消去（scrubbing）のよう
なバックグラウンド動作を許可し、故障許容データ格納
システム１０内のコンポーネントを切り離さずに、動作
を継続する。

【００３４】上述したように、強制完了識別は、データ
接続部５１を用いて通信される制御情報内で利用しても
よい。これは、トランザクションが特に、例えばバック
グラウンドプロセスに関連することを示す。１つのコン
ポーネントは、他のコンポーネントにエラーの存在を警
告することが可能であるが、受信コンポーネントは、送
信コンポーネントを切り離さずに、トランザクションを
処理し続けることができる。したがって、故障許容デー
タ格納システム１０の主要な動作は、強制完了動作内の
故障またはエラーによる影響を受けない。要約すると、
強制完了動作は、故障許容データ格納システム１０が動
作を継続している間に、故障許容データ格納システム１
０を修復するというバックグラウンド動作の実行を可能
にする。

【００３５】図４には図示していないが、トランザクシ
ョン発信装置５０は、トランザクション発信装置５０と
データ接続部５１間で通信するために、各データ接続部
５１に結合されるインタフェースを備える。同様に、ト
ランザクション発信装置５０は、トランザクション発信
装置５０に入力するトランザクションを選択的に阻止す
るのに適した分析回路を備えることができる。

【００３６】本発明の他の実施の形態によれば、分析回
路５３は、エラー状況の検出を通信する。本発明のいく
つかの態様に従って、データ接続部５１が利用され、エ
ラー状況の検出が通信される。例えば、プロトコル妥当
性検査回路５６は、データ接続部５１を用いて、エラー
状況の存在をトランザクション発信装置５０に通信する
ことが可能である。したがって、かかる分析回路５３
は、エラー状況の検出をトランザクション発信装置５０
等他のコンポーネントに通信する。さらに、イネーブル
制御論理回路５８を備える分析回路５３は、いくつかの
態様において、トランザクション受信装置５２の外部に
さらに通信することのできるインタフェースイネーブル
信号を用いて、検出されたエラー状況を通信するため
に、利用される。

【００３７】図示していないが、トランザクション発信
装置５０、トランザクション受信装置５２は、他の実施
の形態において、故障許容データ格納システム１０の他
のコンポーネントに結合されてもよい。トランザクショ
ン発信装置５０、トランザクション受信装置５２に結合
される他のコンポーネントもまたそれぞれ分析回路およ
びインタフェースを備え、各トランザクション内のエラ
ーの通信を検出し、エラー状況を含むトランザクション
を通信する装置からかかる装置を切り離す。図１に示す
ように、故障許容データ格納システム１０内に冗長コン
ポーネントを設けることで、故障許容データ格納システ
ム１０は、所定のコンポーネント内での障害または故障
の発生に応答して、動作し続ける可能性が強化され、増
大される。

【００３８】図示しない他のさらなるコンポーネントと
通信するために、トランザクション発信装置５０、トラ
ンザクション受信装置５２は個々に、追加のインタフェ
ース６０を備える。適切なインタフェースを用いて、あ
るコンポーネントから別のコンポーネントを切り離した
後、適切に動作しているコンポーネントは、他のこのよ
うに適切に動作しているコンポーネントに関して、動作
し続ける。例えば、かかる適切に動作しているコンポー
ネントは、各トランザクション処理回路を利用して、ト
ランザクションを処理し続ける。

【００３９】図５を参照すると、故障許容データ格納シ
ステム１０の所定のコンポーネントの分析回路５３およ
びインタフェース６０内での読み出しトランザクション
および書き込みトランザクションの処理に関する状態マ
シンを示されている。特に、図５は、かかる動作中のト
ランザクションに関するインタフェース６０の状態を示
す。

【００４０】状態Ｓ１０において、インタフェース６０
は、分析回路５３からのイネーブル信号またはリセット
状況に応答して、アイドルの状態である。状態Ｓ１２
は、例えば、インタフェース６０に結合された適切なデ
ータ接続によるトランザクションの受信を表す。トラン
ザクションが読み出し動作を示す場合、状態Ｓ１４にお
いて、インタフェース６０は、アドレスデータおよび長
さ情報を、インタフェース６０内に結合された関連する
メモリ制御部および格納回路に送出する。状態Ｓ１６に
おいて、インタフェース６０は、関連するメモリ制御部
および関連する格納回路からの読み出しデータの受信を
待つ。状態Ｓ１８において、インタフェース６０は、デ
ータを関連するデータ接続に戻す。書き込み動作の場
合、インタフェース６０の状態は、状態Ｓ１２から状態
Ｓ２０まで進み、Ｓ２０において、書き込むべきデータ
を適切なデータ接続から受け入れる。状態Ｓ２２におい
て、インタフェース６０は、アドレス情報および関連デ
ータを適切な記憶装置に送出する。例えば、これは、メ
モリコントローラまたはハードディスクコントローラを
備えるトランザクション処理回路６２を用いてもよい。
状態Ｓ１８、Ｓ２２の後に、インタフェース６０の状態
は、インタフェース６０が分析回路５３からイネーブル
される限り、Ｓ１０のアイドル状態に戻る。

【００４１】本発明の態様は、故障許容データ格納シス
テム１０を提供する。説明した故障許容データ格納シス
テム１０は、故障許容データ格納システム１０の１つま
たは複数のコンポーネントが故障またはエラー状況を被
っている間に、データにアクセスする可能性を増大した
ホストシステムを提供する。故障許容データ格納システ
ム１０の構成および動作は、本発明の特徴を提供するた
めに変更されることはない。さらに、本発明の特定の実
施の形態では、故障許容データ格納システムの動作を維
持するために、プロセッサとのやりとりは必要でない。
本発明の態様は、数多くの状況において故障が発生する
際に、データ可用性の損失がまったくないか、または最
小に抑えられるようにする。長々とした再構成サイクル
は回避される。本発明の開示した構成において、故障
は、プロセッサの介入なく、リアルタイムで処理され
る。

【００４２】保護要求は、例としてのみ与えられる開示
された実施の形態によっては制限されず、添付の特許請
求の範囲によってのみ制限されるべきである。

【００４３】この発明は、例として次の実施態様を含
む。（１）故障許容データ格納システム（１０）であって、
複数の結合されたコンポーネントを備え、該複数の結合
されたコンポーネントは個々に、データ接続（５１）に
結合され、該データ接続（５１）から複数のトランザク
ションを選択的に受信するインタフェース（６０）と、
該インタフェース（６０）に結合され、該インタフェー
ス（６０）から受信されたトランザクションを処理する
よう構成されるトランザクション処理回路（６２）と、
前記トランザクション内のエラー状況を検出し、該検出
に応答して、個々にエラー状況を含むトランザクション
が各コンポーネントへエントリするのを阻止するよう構
成される分析回路（５３）とを備える。

【００４４】（２）上記１に記載されるシステムにお
いて、前記分析回路（５３）は、前記エラー状況の検出
に応答して、前記インタフェース（６０）をディスエー
ブルさせるように構成される故障許容データ格納システ
ム。

【００４５】（３）上記の１または２に記載されるシ
ステムにおいて、前記分析回路（５３）は、前記エラー
状況の検出に応答して、前記インタフェース（６０）へ
の前記トランザクションの通過を制御するよう構成され
る故障許容データ格納システム。

【００４６】（４）上記の１、２、または３のいずれか
に記載されるシステムにおいて、前記分析回路（５３）
は、エラー状況のタイプを決定し、該決定に応答して、
対応するトランザクションの選択的なエントリを許すよ
う構成される故障許容データ格納システム。

【００４７】（５）上記の１、２、３、または４のいず
れかに記載されるシステムにおいて、前記分析回路（５
３）は、前記エラー状況の検出を通信するよう構成され
ることを特徴とする故障許容データ格納システム。

【００４８】（６）故障許容データ格納システム（１
０）を動作する方法であって、トランザクションを処理
するよう構成される複数のコンポーネントを含む故障許
容データ格納システム（１０）を提供するステップと、
通信のために、前記トランザクションを各コンポーネン
トに提供するステップと、前記トランザクション内でエ
ラー状況を検出するステップと、該検出に応答して、個
々にエラー状況を含むトランザクションの各コンポーネ
ントへのエントリを阻止するステップと、を含む故障許
容データ格納システムの動作方法。

【００４９】（７）上記の６に記載されるシステムに
おいて、前記エントリを阻止するステップは、前記各コ
ンポーネントのインタフェース（６０）をディスエーブ
ルさせることを含む故障許容データ格納システムの動作
方法。

【００５０】（８）上記の項６または７に記載される
システムにおいて、前記エントリを阻止するステップ
は、個々のエラー状況を含むトランザクションの前記各
コンポーネントへのエントリを選択的に阻止することを
含む故障許容データ格納システムの動作方法。

【００５１】（９）上記の６、７、または８のいずれか
に記載されるシステムにおいて、エラー状況のタイプを
決定するステップをさらに含み、前記エントリを阻止す
るステップは、該決定に応答して、トランザクションの
エントリを選択的に阻止することを含む故障許容データ
格納システムの動作方法。

【００５２】（１０）上記の項６、７、８、または９の
いずれかに記載されるシステムにおいて、前記エラー
状況の検出を通信するステップをさらに含む故障許容デ
ータ格納システムの動作方法。

【００５３】

【発明の効果】本発明は、コンポーネントに発生したエ
ラーまたは故障状況を検出し、このエラーまたは故障状
況を含む故障コンポーネントを切り離す故障許容データ
格納システムを提供する。この切り離し機能によって、
トランザクション内のエラー状況が検出され、該検出に
応答して、個々にエラー状況を含むトランザクションが
各コンポーネントへエントリするのを阻止できる。

【図面の簡単な説明】

【図１】例示的な故障許容データ格納システムのハード
ウェアサブシステムの機能ブロック図である。

【図２】図１に示す故障許容データ格納システムの例示
的なミラー回路のさらに詳細を示す機能ブロック図であ
る。

【図３】故障許容データ格納システムの例示的なサブシ
ステムの例示的な故障領域を示す機能ブロック図であ
る。

【図４】故障許容データ格納システムの例示的な回路コ
ンポーネント間の通信を示す機能ブロック図である。

【図５】故障許容データ格納システムの回路コンポーネ
ント内でトランザクション受信中の、動作の例示的な状
態を示す状態マシン図である。

【符号の説明】

１０故障許容データ格納システム５１データ接続５３分析回路６０インタフェース６２トランザクション処理回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者バリー・ジェイ・オールドフィールドアメリカ合衆国アイダホ州ボイジーウェストダニエルコート 11302 (72)発明者スティーブン・リー・シュレイダーアメリカ合衆国アイダホ州ボイジーノースレーナアヴェニュー 3860 (72)発明者クリスティン・グランドアメリカ合衆国アイダホ州メリディアンイーストボーモントコート 4531 (72)発明者クリストファー・ダブリュー・ジョハンソンアメリカ合衆国アイダホ州ホースシューベンドブラウンリーロード 125 Ｆターム(参考） 5B018 GA04 HA05 KA14 MA12 5B034 BB15 5B065 BA01 CA30 EK02

Claims

【特許請求の範囲】

【請求項１】故障許容データ格納システムであって、
複数の結合されたコンポーネントを備え、該複数の結合
されたコンポーネントは個々に、データ接続に結合され、該データ接続から複数のトラン
ザクションを選択的に受信するインタフェースと、該インタフェースに結合され、該インタフェースから受
信されたトランザクションを処理するよう構成されるト
ランザクション処理回路と、前記トランザクション内のエラー状況を検出し、該検出
に応答して、個々にエラー状況を含むトランザクション
が各コンポーネントへエントリするのを阻止するよう構
成される分析回路と、を備えることを特徴とする故障許
容データ格納システム。