JP2001339854A - 電力混合負荷分散回路 - Google Patents

Abstract

(57)【要約】 【課題】複数の電源を低損失で結合することができ、負
荷変動を複数の電源に分散することができる簡易な構成
の電力混合負荷分散回路を提供する。 【解決手段】ベース、コレクタがそれぞれ共通に接続さ
れる複数のトランジスタと、複数のトランジスタの共通
のベース−コレクタ間に接続されるバイアス抵抗と、複
数のトランジスタのそれぞれのエミッタに接続される複
数の抵抗とを有し、複数の抵抗が同一極性の複数の直流
電源に接続され、複数のトランジスタの共通のコレクタ
が負荷に接続されることを特徴とする。本発明によれ
ば、電圧降下の小さいトランジスタにより複数の電源を
低損失で結合することができる。また、複数のトランジ
スタが差動回路を構成し、１つのトランジスタを流れる
電流が増加するとその増加が抑制され、他のトランジス
タに流れる電流が増加するので、負荷電流の増加を複数
の電源に分散することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、並列運転される複
数の電力源から共通の負荷に電力を供給すると共に、負
荷変動を複数の電源に分散することができる電力混合負
荷分散回路に関する。

【０００２】

【従来の技術】コンピュータシステムにおいては、基幹
サーバに複数の電源から電力を供給し、個々の電源の負
担を減らすとともに、１つの電源が停止した場合でも他
の電源により運転を継続し、システムとしての信頼性を
向上させている。

【０００３】また、メモリ等の半導体集積回路の試験装
置では、直流の大電流が必要であるため、交流電圧を直
流電圧に変換する中型スイッチングレギュレータを複数
台並列運転し、動作試験時に必要な大電流を供給してい
る。

【０００４】図８は、複数の電力源から一つの負荷に電
力を供給する従来の電力混合回路の回路例である。この
電力混合回路では、入力端子TP71に接続される電源PS71
と、入力端子TP72に接続される電源PS72とが、ダイオー
ドD71、D72で結合され、出力端子TP73から負荷Ｒ_Lに電
力を供給する。

【０００５】

【発明が解決しようとする課題】しかしながら、図８に
示した電力混合回路は、ダイオードD71、D72による電圧
降下が大きいため、電源PS71、PS72の電力を効率良く負
荷Ｒ_Lに供給することができない。即ち、ダイオードD7
1、D72がシリコンダイオードの場合はその電圧降下が約
0.6Ｖとなり、ショットキーバリアダイオードの場合
は、500ｍＡの負荷電流を許容するタイプの場合その電
圧降下が約0.4Ｖとなる。従って、出力電圧が5Ｖの場
合、ダイオードD71、D72での消費電力は供給電力の6％
強に達し、電力効率を低下させてしまう。また、ダイオ
ードの電圧降下はばらつきが大きいため、負荷変動が個
々の電源に分散されない欠点がある。

【０００６】そこで、特開平1-209925号公報に記載され
た電源並列運転方式では、複数の電源を電界効果トラン
ジスタにより結合してその電圧降下を抑え、かつ、電源
が立ち上がるまで電界効果トランジスタをオフ状態にし
て電流の逆流を防止している。しかしながら、この方式
では、電界効果トランジスタの導通を所定時間遅らせる
遅延回路が必要となり、回路が複雑になってしまう。

【０００７】また、特開平5-153767号公報に記載された
並列運転電流制御装置は、並列動作するスイッチングレ
ギュレータのトランスの一次側から出力電流を検出して
検出電圧とし、その検出電圧と基準電圧とを比較して作
られる誤差信号によりスイッチングレギュレータを制御
して、並列動作する電源の負荷を分散させている。しか
しながら、この装置では個々の電源の結合方法について
考慮されていない。

【０００８】一方、特開平9-185421号公報に記載された
電源回路は、メモリ等の半導体集積回路の試験装置に適
用することを想定しており、出力電圧及び出力電流を高
精度で設定するために、並列接続される電源の一方を定
電圧源とし、他方を定電流源として結合素子を省略して
いる。しかしながら、結合素子を省略し直結する場合
は、並列接続される電源側の制御が複雑になり回路規模
が大きくなってしまう。

【０００９】そこで、本発明の目的は、複数の電源を低
損失で結合することができ、負荷変動を複数の電源に分
散することができる簡易な構成の電力混合負荷分散回路
を提供することにある。

【００１０】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明の一つの側面は、ベース、コレクタがそれ
ぞれ共通に接続される複数のトランジスタと、複数のト
ランジスタの共通のベース−コレクタ間に接続されるバ
イアス抵抗と、複数のトランジスタのそれぞれのエミッ
タに接続される複数の抵抗とを有し、複数の抵抗が同一
極性の複数の直流電源に接続され、複数のトランジスタ
の共通のコレクタが負荷に接続されることを特徴とす
る。

【００１１】本発明によれば、電圧降下の小さいトラン
ジスタにより複数の電源を低損失で結合することができ
る。また、複数のトランジスタが差動回路を構成し、１
つのトランジスタを流れる電流が増加するとその増加が
抑制され、他のトランジスタに流れる電流が増加するの
で、負荷電流の増加を複数の電源に分散することができ
る。

【００１２】上記の目的を達成するために、本発明の別
の側面は、ベースが共通に接続される複数のトランジス
タと、複数のトランジスタの共通のベースに一端が接続
され、複数のトランジスタにバイアス電流を供給するバ
イアス抵抗と、複数のトランジスタのそれぞれのエミッ
タに一端が接続され、他端が共通に接続される複数の抵
抗とを有し、複数のトランジスタのコレクタが同一極性
の複数の直流電源に接続され、複数の抵抗の共通の他端
が負荷に接続されることを特徴とする。

【００１３】本発明によれば、電圧降下の小さいトラン
ジスタにより複数の電源を低損失で結合することができ
る。また、複数のトランジスタが差動回路を構成し、１
つのトランジスタを流れる電流が増加するとその増加が
抑制され、他のトランジスタに流れる電流が増加するの
で、負荷電流の増加を複数の電源に分散することができ
る。

【００１４】また、複数の直流電源が、トランジスタの
コレクタに接続されるため、複数の直流電源に電位差が
ある場合でも、その電位差をトランジスタのベース−コ
レクタ間電圧で吸収し、電位差のある複数の直流電源を
低損失で結合することができる。

【００１５】更に、上記の発明において、その好ましい
態様は、複数のトランジスタに流れる電流の大きさが異
なる場合、バイアス抵抗の他端は、最も小さな電流が流
れるトランジスタのコレクタに接続されることを特徴と
する。

【００１６】本発明によれば、最も小さな電流が流れる
トランジスタのコレクタからバイアス電流を取得するこ
とにより、大きな電流が流れるトランジスタのコレクタ
−エミッタ間の電圧降下を小さくすることができ、電力
混合負荷分散回路の電力効率を向上させることができ
る。

【００１７】更に、上記の発明において、その好ましい
態様は、複数のトランジスタの共通のベースと負荷との
間に、複数のトランジスタのベース電圧を設定する基準
電圧源を有することを特徴とする。

【００１８】本発明によれば、基準電圧源により、トラ
ンジスタのベース電圧が一定に保たれるので、負荷変動
が大きい場合でも出力電圧の変動を防止することができ
る。

【００１９】更に、上記の発明において、その好ましい
態様は、バイアス抵抗の他端に接続され、複数のトラン
ジスタにバイアス電流を供給するバイアス電源を有する
ことを特徴とする。

【００２０】本発明によれば、トランジスタのコレクタ
−エミッタ間の電圧降下を小さくすることができ、電力
混合負荷分散回路の電力効率を更に向上させることがで
きる。

【００２１】更に、上記の発明の好ましい態様として、
複数の直流電源は、第１と第２の直流電源を有し、第１
の直流電源は、ＰＣカードのVppピンから供給される電
圧を降圧する降圧回路を有し、第２の直流電源は、ＰＣ
カードのVccピンから供給される電圧を昇圧する昇圧回
路を有することを特徴とする。

【００２２】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態例を説明する。しかしながら、かかる実施の形
態例が、本発明の技術的範囲を限定するものではない。

【００２３】図１は、本発明の実施の形態による電力混
合負荷分散回路の基本回路図である。本実施の形態の電
力混合負荷分散回路は、それぞれのベースとコレクタが
互いに接続されたPNPトランジスタTr1、Tr2と、PNPトラ
ンジスタTr1のエミッタと入力端子TP1間に接続される抵
抗R1と、PNPトランジスタTr2のエミッタと入力端子TP2
間に接続される抵抗R2と、PNPトランジスタTr1、Tr2の
ベース−コレクタ間に接続される抵抗R3とを有する。そ
して、入力端子TP1、TP2に電源PS1、PS2が接続され、PN
PトランジスタTr1、Tr2のコレクタに設けられる出力端
子TP3から負荷Ｒ _Lに電力が供給される。

【００２４】本実施の形態の電力混合負荷分散回路は、
PNPトランジスタTr1、Tr2により差動回路を構成してい
るため、仮に電源PS1の負荷電流I1が増加した場合、抵
抗R1両端の電圧が増加してPNPトランジスタTr1のベース
-エミッタ間電圧の増加を抑制し、負荷電流I1の増加を
抑制する。

【００２５】その一方、PNPトランジスタTr1のベースは
PNPトランジスタTr2のベースに接続されているため、抵
抗R1両端の電圧増加に伴い、PNPトランジスタTr2のベー
ス電圧が低下し、電源PS2の負荷電流I2が増加する。こ
のように本実施の形態の電力混合負荷分散回路は、PNP
トランジスタTr1、Tr2の差動回路により、簡易な構成で
負荷電流の増加を分散することができる。

【００２６】また、本実施の形態の電力混合負荷分散回
路では、PNPトランジスタTr1、Tr2のエミッタ−コレク
タ間の電圧降下Ｖ_ECを0.1Ｖ〜0.16Ｖ程度にすることが
可能である。従って、電圧降下が0.6Ｖ程度であるダイ
オードに比べ、電力効率を大幅に向上させることができ
る。しかも、本実施の形態では、PNPトランジスタTr1、
Tr2のベース電流も出力電流として利用できるため、電
力効率を更に向上させることができる。

【００２７】また、本実施の形態の電力混合負荷分散回
路では、一方の電源が非活性の場合でも、その電源に負
荷電流が逆流することを防止することができる。例え
ば、電源PS1が活性状態であり電源PS2が非活性の場合、
PNPトランジスタTr2のエミッタ−ベース間には逆電圧が
印加され、PNPトランジスタTr1の負荷電流I1が、電源PS
2に逆流することはない。

【００２８】このように本実施の形態の電力混合負荷分
散回路によれば、差動回路を構成するPNPトランジスタT
r1、Tr2により、一方のトランジスタを流れる電流が増
加するとその増加が抑制され、他方のトランジスタに流
れる電流が増加する。従って、電圧降下の小さいトラン
ジスタにより複数の電源を低損失で結合し、負荷電流の
増加を複数の電源に分散することができる。

【００２９】図２は、３つの電源を並列運転させる場合
の電力混合負荷分散回路の基本回路図である。この電力
混合負荷分散回路は、ベースとコレクタが共通に接続さ
れるPNPトランジスタTr3、Tr4、Tr5と、PNPトランジス
タTr3のエミッタと入力端子TP4間に接続される抵抗R4
と、PNPトランジスタTr4のエミッタと入力端子TP5間に
接続される抵抗R5と、PNPトランジスタTr5のエミッタと
入力端子TP6間に接続される抵抗R6と、PNPトランジスタ
Tr3、Tr4、Tr5のベース−コレクタ間に接続される抵抗R
7とを有する。そして、入力端子TP4、TP5、TP6にそれぞ
れ電源PS4、PS5、PS6が接続され、PNPトランジスタTr
3、Tr4、Tr5のコレクタに設けられる出力端子TP7から負
荷Ｒ_Lに電力が供給される。

【００３０】本実施の形態の電力混合負荷分散回路は、
図１の場合と同様に、１つのトランジスタを流れる電流
が増加するとその増加を抑制し、他のトランジスタに流
れる電流を増加させる。従って、簡易な構成により複数
の電源を低損失で結合し、負荷電流の増加を複数の電源
に分散することができる。なお、結合する電源は２個又
は３個に限定されず、更に多くの電源を結合することが
できる。

【００３１】なお、図１、図２は、電源PS1、PS2、PS
4、PS5、PS6が正極性であり、トランジスタTr1、Tr2、T
r3、Tr4、Tr5がPNP型の場合を示したが、電源PS1、PS2
等が負極性の場合は、トランジスタTr1、Tr2等をNPN型
とすれば、同様の動作が可能である。

【００３２】このように図１、図２の電力混合負荷分散
回路は、簡易な構成により複数の電源を低損失で結合す
ることができる。しかしながら、例えば、図１の電力混
合負荷分散回路の消費電力をより小さくするには、抵抗
R1、R2を小さくしてその電圧降下を小さくする必要があ
る。この場合、電源PS1、PS2の電圧は、PNPトランジス
タTr1、Tr2のベース電圧に抵抗R1、R2の電圧降下を加え
た電圧になり、電源PS1、PS2の電圧がほぼ等しいことが
必要である。

【００３３】しかしながら、異なる二つの電源PS1、PS2
の電圧を、負荷変動に係わらずほぼ等しくすることは容
易なことではない。そこで、負荷変動や異なる電源の僅
かな電位差、又は電源の内部インピーダンスの違いに係
わらず、複数の電源を低損失で結合する電力混合負荷分
散回路が求められる。

【００３４】図３は、異なる電源の電位差を吸収して低
損失で結合する電力混合負荷分散回路の回路図である。
この電力混合負荷分散回路は、ベースが共通に接続され
るNPNトランジスタTr11、Tr12と、NPNトランジスタTr11
のエミッタと出力端子TP13間に接続される抵抗R11と、N
PNトランジスタTr12のエミッタと出力端子TP13間に接続
される抵抗R12と、入力端子TP12とNPNトランジスタTr1
1、Tr12のベース間に接続される抵抗R13とを有する。そ
して、入力端子TP11、TP12に電源PS11、PS12が接続さ
れ、出力端子TP13から負荷Ｒ_Lに電力が供給される。

【００３５】この電力混合負荷分散回路は、電源PS11、
PS12が、それぞれのNPNトランジスタTr11、Tr12のコレ
クタに接続されているため、電源PS11、PS12に電位差が
ある場合でも、その電位差をNPNトランジスタTr11、Tr1
2のベース−コレクタ間電圧により吸収し、電源PS11、P
S12を低損失で結合することができる。

【００３６】しかしながら、図３の電力混合負荷分散回
路は、NPNトランジスタTr11、Tr12のベース電圧が、抵
抗R13と、NPNトランジスタTr11、Tr12のベース−エミッ
タ間電圧Ｖ_BEと、抵抗R11、R12とによって決まるため、
負荷変動が大きいとNPNトランジスタTr11、Tr12のベー
ス電圧が変動し、出力電圧が変動してしまう欠点があ
る。従って、負荷変動が大きい場合でも出力電圧が変動
しないことが望ましい。

【００３７】図４は、負荷変動による出力電圧の変動を
防止した電力混合負荷分散回路の回路図である。この電
力混合負荷分散回路は、図３とほぼ同様の構成である
が、NPNトランジスタTr21、Tr22のベースと出力端子TP2
3の間に、基準電圧源としてツェナーダイオードD21と抵
抗25の直列回路を接続する点が相違する。

【００３８】この電力混合負荷分散回路では、ツェナー
ダイオードD21による基準電圧源により、NPNトランジス
タTr21、Tr22のベース電圧が一定に保たれるので、負荷
変動が大きい場合でも出力電圧の変動を防止することが
できる。

【００３９】なお、ツェナーダイオードD21に直列に接
続される抵抗R25は、一方のNPNトランジスタに流れる電
流が増加した場合に、他方のNPNトランジスタに流れる
電流を増やす働きをする。例えば、NPNトランジスタTr2
1を流れる電流が増大した場合は、抵抗R21による電圧降
下が増加してNPNトランジスタTr21のベース−エミッタ
間電圧を下げ、その電流増加を制限する。しかし、抵抗
R25がないと、ツェナーダイオードD21によりNPNトラン
ジスタTr22のベース電圧が一定とされるため、NPNトラ
ンジスタTr22の電流を増加させることができない。

【００４０】そこで、ツェナーダイオードD21に直列に
抵抗R25を挿入し、抵抗R21両端の電圧増加により抵抗R2
5両端の電圧を増加させ、NPNトランジスタTr22のベース
電圧を押し上げて、NPNトランジスタTr22に流れる電流
を増加させる。

【００４１】このように本実施の形態の電力混合負荷分
散回路では、NPNトランジスタTr21、Tr22のベースと出
力端子TP23の間に基準電圧源を設けることにより、負荷
変動が大きい場合でも出力電圧の変動を防止することが
できる。

【００４２】しかしながら図４の電力混合負荷分散回路
では、ツェナーダイオードの発生電圧が、通常、4.0Ｖ
程度以上であるため、ツェナーダイオードD21、抵抗R2
1、R22における消費電力が大きくなり、電力混合負荷分
散回路の効率を低下させてしまう。

【００４３】そこで、基準電圧源としてダイオードを用
いた電力混合負荷分散回路の回路図を図５に示す。この
電力混合負荷分散回路は、図４のツェナーダイオードD2
1をシリコン又はショットキーバリアダイオードD31に置
き換えたものである。シリコンダイオードの電圧降下は
約0.6Ｖであり、ショットキーバリアダイオードの電圧
降下は約0.3Ｖであるので、この電力混合負荷分散回路
では、ダイオードD31、抵抗R21、R22における消費電力
を低下させ、電力効率を向上させることができる。

【００４４】次に、図５の電力混合負荷分散回路の具体
的な回路定数について説明する。まず、電源PS31、PS32
の電流容量に従い、NPNトランジスタTr31にはI31＝528
ｍＡが流れ、NPNトランジスタTr32にはI32＝216ｍＡが
流れるものとする。

【００４５】NPNトランジスタTr31、Tr32のベースと出
力端子TP33間の電圧を0.8Ｖとし、NPNトランジスタTr3
1、Tr32のベース-エミッタ間電圧Ｖ_BEを0.65Ｖとする
と、抵抗R31、R32には0.15Ｖの電圧が加わる。従って、
抵抗R31、抵抗R32の抵抗値は、 R31＝0.15［Ｖ］／528［ｍＡ］＝0.28［Ω］ R32＝0.15［Ｖ］／216［ｍＡ］＝0.69［Ω］ となる。

【００４６】この場合、例えば、NPNトランジスタTr3
1、Tr32として、2SC4672を用いると、そのコレクターエ
ミッタ間飽和電圧Ｖ_CEは0.11Ｖ程度である為、NPNトラ
ンジスタTr31と抵抗R31、及びNPNトランジスタTr32と抵
抗R32での電圧降下は約0.26Ｖとなる。このように、本
実施の形態の電力混合負荷分散回路では、負荷電流I3
1、I32が流れる経路の電圧降下を低く抑えることがで
き、その消費電力を低減することができる。

【００４７】一方、電源PS31の電圧は、出力電圧を5.0
Ｖとする場合、その5.0Ｖに、抵抗R31の電圧降下分0.15
Ｖと、NPNトランジスタTr31のコレクタ−エミッタ間飽
和電圧Ｖ_CEの約0.11Ｖを加えた値の5.26Ｖに設定する。

【００４８】また、電源PS32の電圧は、出力電圧の5.0
Ｖに、抵抗R32の電圧降下分0.15Ｖと、NPNトランジスタ
Tr31のコレクタ−エミッタ間電圧Ｖ_CEの約0.85Ｖを加え
た値の6.00Ｖに設定する。なお、NPNトランジスタTr32
のコレクタ−ベース間には、バイアス電流Ｉ_Bにより0.2
Ｖの電圧降下があるものとする。

【００４９】次に、抵抗R33、R35の値を決定する。抵抗
R33、R35には、NPNトランジスタTr31、Tr32のバイアス
電流が流れるため、抵抗値があまりに低いと消費電力が
増加し、抵抗値が高いと回路の不安定さを招く。従っ
て、抵抗R33、R35の抵抗値は、電力消費と回路の安定性
を考慮して決定する。

【００５０】この場合、NPNトランジスタTr31、Tr32の
バイアス電流Ｉ_Bは、供給電流の小さい電源PS32から取
得する。バイアス電流Ｉ_Bを電源PS32から取得した場合
のNPNトランジスタTr32における消費電力は、NPNトラン
ジスタTr32のコレクタ−エミッタ間電圧Ｖ_CEが0.85Ｖで
あるので、 0.85［Ｖ］×216［ｍＡ］＝0.18［Ｗ］ である。

【００５１】一方、バイアス電流Ｉ_Bを供給電流の大き
い電源PS31から取得すると、 0.85［Ｖ］×528［ｍＡ］＝0.45［Ｗ］ となり、電力混合負荷分散回路の効率を低下させてしま
う。

【００５２】図６は、基準電圧源をトランジスタで構成
した電力混合負荷分散回路の回路図である。この電力混
合負荷分散回路は、NPNトランジスタTr43と抵抗R44、R4
6により基準電圧源を構成する。即ち、この基準電圧源
によれば、NPNトランジスタTr43のコレクタ−エミッタ
間電圧Ｖ_CEは、 Ｖ_CE＝（１＋R44／R46）Ｖ_BE となり、基準電圧源の電圧を、抵抗R44、R46の比により
任意に設定することができる。なお、図６において、NP
NトランジスタTr41、Tr42のベースと接地間には、発振
防止及びノイズ除去のためにコンデンサC41が接続され
る。

【００５３】なお、図３乃至図６は、電源PS11、PS12、
PS21、PS22等が正極性であり、トランジスタTr11、Tr1
2、Tr21、Tr22等がNPN型の場合を示したが、電源PS11、
PS12等が負極性の場合は、トランジスタTr11、Tr12等を
PNP型とすれば、同様の動作が可能である。

【００５４】次に、本実施の形態の電力混合負荷分散回
路をＰＣカードに応用する場合について説明する。ＰＣ
カードは、ノート型パーソナルコンピュータの拡張スロ
ットに挿入され、ＣＤ−ＲＯＭドライバやモデム等の外
部機器とのインターフェース及び電力の供給に使用され
る。

【００５５】ＰＣカードは、3.3Ｖ又は5.0Ｖの電源端子
Vccピンを有し、ノート型パーソナルコンピュータから
3.3Ｗ又は5.0Ｗの電力を外部機器に供給することができ
る。従来、これ以上の電力が必要な場合には、交流アダ
プタやマウスポートから外部機器に補助電力を供給して
いた。

【００５６】その一方、ＰＣカードには補助電源端子と
してVppピンが設けられている。このVppピンはフラッシ
ュメモリ等の高電圧を必要とするデバイスの為に用意さ
れており、3.3Ｖ／5Ｖ／12Ｖを供給することが出来る。

【００５７】従って、このVccピンとVppピンの二つの電
源を並列運転して外部機器に電力を供給すれば、従来の
ように、交流アダプタやマウスポートからの受電が不要
となり使い勝手が向上する。また、ＣＤ−ＲＯＭドライ
バのモータを駆動する場合等の電圧変動を防止すること
ができる。

【００５８】図７は、本実施の形態の電力混合負荷分散
回路をＰＣカードからの電力供給に適用し、同時に、NP
NトランジスタTr51、TR52のバイアス電流を別電源から
取得した回路例である。

【００５９】本実施の形態の電力混合負荷分散回路は、
ＰＣカードのコネクタ59のVppピン（12Ｖ）から供給さ
れる電圧を約5.26Ｖに降圧する降圧回路61と、ＰＣカー
ドのコネクタ59のVccピン（3.3Ｖ）から供給される電圧
を約5.26Ｖに昇圧する昇圧回路62とを有し、降圧回路61
及び昇圧回路62の出力が、差動回路を構成するNPNトラ
ンジスタTr51、Tr52のコレクタに供給される。

【００６０】この場合、ＰＣカードのVppピン（12Ｖ）
から約100ｍＡ、Vccピン（3.3Ｖ）から約1.0Ａの電流の
供給を受けることができる。このため、降圧回路61の効
率を90％、昇圧回路62の効率を80％とした場合、Vppピ
ン、Vccピンから負荷Ｒ_Lに供給できる最大供給電流は、 12［Ｖ］×0.1［Ａ］×90［％］／5［Ｖ］＝216［ｍＡ］ 3.3［Ｖ］×1.0［Ａ］×80［％］／5［Ｖ］＝528［ｍＡ］ の合計により744ｍＡとなる。

【００６１】また、Vppピンの電圧はシリーズレギュレ
ータ60により所定の電圧に変換される。シリーズレギュ
レータ60は、抵抗53を通してNPNトランジスタTr51、Tr5
2にバイアス電流を供給する。なお、抵抗57、コンデン
サC51はノイズ除去のためのＣＲフィルタであり、省略
することも可能である。

【００６２】このように本実施の形態の電力混合負荷分
散回路は、ＰＣカードのVppピンとVccピンから供給され
る電力を結合し、出力端子TP53から外部機器である負荷
Ｒ_Lに電力を供給することができる。また、本実施の形
態においては、NPNトランジスタTr51、Tr52のバイアス
電流がシリーズレギュレータ60から供給されるため、NP
NトランジスタTr51、Tr52のコレクタ−エミッタ間電圧
Ｖ_CEを、両者とも約0.11Ｖにすることができ、NPNトラ
ンジスタTr51、Tr52を効率よく動作させることができ
る。

【００６３】また、本実施の形態では、Vppピンの12Ｖ
が供給されない場合はNPNトランジスタTr51、Tr52が非
導通となり、Vccピン側からVppピン側への電流の逆流が
防止される。その場合、Vccピン側単独で負荷Ｒ_Lに電力
を供給したい場合は、Vppピンの12Ｖが供給されない場
合に導通するトランジスタをNPNトランジスタTr52に並
列に接続すれば良い。

【００６４】次に、この電力混合負荷分散回路における
過電流制限の動作について説明する。前述のように、Vp
pピンの最大供給電流を216ｍＡとし、Vccピンの最大供
給電流を528ｍＡとする。また、抵抗R51、R52の電圧降
下を0.15Ｖとし、それぞれの抵抗値を0.69Ω、0.28Ωと
する。その他の値は図５の場合と同様とし、抵抗R55は
説明を簡略化する為に0Ωとする。

【００６５】本回路では、NPNトランジスタTr51、Tr52
のベース電圧は基準電圧源により約0.8Ｖに設定されて
いるため、抵抗R51、R52の電圧降下が0.2Ｖ以上に達す
ると、NPNトランジスタTr51、Tr52のベース−エミッタ
間電圧Ｖ_BEが、0.6Ｖ以下になり、NPNトランジスタTr5
1、Tr52が遮断される。従って、本回路は、抵抗R51、R5
2の電圧降下が0.2Ｖに相当する電流290ｍＡ、714ｍＡを
合計した約1004ｍＡで動作する電流リミッタとなる。

【００６６】このように本実施の形態の電力混合負荷分
散回路によれば、差動回路を構成するNPNトランジスタT
r51、Tr52によりVppピン、Vccピンから供給される電流
を低損失で結合することができる。また、負荷変動が大
きい場合でも、過電流制限機能を有するので、ＰＣカー
ドの信頼性を向上させることができる。

【００６７】一方、本実施の形態の電力混合負荷分散回
路は、ユニバーサル・シリアル・バス（Universal Seri
al Bus、以下ＵＳＢという。）に接続される携帯モデム
に適用することもできる。ＵＳＢに接続される携帯モデ
ムは、ＵＳＢの電源供給ラインを通してノート型パーソ
ナルコンピュータ等から電力供給され、交流アダプタが
無くても動作する事が出来る。しかしながら、外出先等
で携帯モデムを使用する場合、ノート型パーソナルコン
ピュータ等のバッテリ消費はできるだけ少ないことが望
ましい。

【００６８】この場合、携帯モデムに接続される電話回
線は、通常、１〜５Ｗの電力を供給することが出来る。
従って、本実施の形態の電力混合負荷分散回路により、
電話回線から供給される電力とＵＳＢから供給される電
力を結合すれば、ノート型パーソナルコンピュータ等の
バッテリ消費を大幅に低減することができる。

【００６９】本発明の保護範囲は、上記の実施の形態に
限定されず、特許請求の範囲に記載された発明とその均
等物に及ぶものである。

【００７０】

【発明の効果】以上、本発明によれば、電圧降下の小さ
いトランジスタにより複数の電源を低損失で結合するこ
とができる。また、複数のトランジスタが差動回路を構
成し、１つのトランジスタを流れる電流が増加するとそ
の増加が抑制され、他のトランジスタに流れる電流が増
加するので、負荷電流の増加を複数の電源に分散するこ
とができる。

【００７１】また、複数の直流電源が、差動回路を構成
するトランジスタのコレクタに接続されるため、複数の
直流電源に電位差がある場合でも、その電位差をトラン
ジスタのベース−コレクタ間電圧で吸収し、電位差のあ
る複数の直流電源を低損失で結合することができる。

【００７２】更に、トランジスタのバイアス電流を、小
さな電流が流れるトランジスタのコレクタから取得する
ことにより、大きな電流が流れるトランジスタのコレク
タ−エミッタ間の電圧降下を小さくすることができ、電
力混合負荷分散回路の電力効率を向上させることができ
る。

【図面の簡単な説明】

【図１】本発明の実施の形態の電力混合負荷分散回路の
基本回路図である。

【図２】３つの電源を並列運転させる電力混合負荷分散
回路の基本回路図である。

【図３】NPNトランジスタによる電力混合負荷分散回路
の回路図である。

【図４】ツェナーダイオードを用いた電力混合負荷分散
回路の回路図である。

【図５】ダイオードを用いた電力混合負荷分散回路の回
路図である。

【図６】他の基準電圧源を用いた電力混合負荷分散回路
の回路図である。

【図７】ＰＣカードに用いる電力混合負荷分散回路の回
路図である。

【図８】従来の電力混合回路の回路例である。

【符号の説明】

Tr1、Tr2 PNPトランジスタ Tr11、Tr12 NPNトランジスタ R1、R2、R3 抵抗 PS1、PS2 電源 TP1、TP2 入力端子 TP3、TP13 出力端子 Ｒ_L 負荷 D21 ツェナーダイオード D31 ダイオード C41、C51 コンデンサ 59 ＰＣカード

Claims (6)

【特許請求の範囲】
1. 【請求項１】ベース、コレクタがそれぞれ共通に接続さ
   れる複数のトランジスタと、 該複数のトランジスタの共通のベース−コレクタ間に接
   続されるバイアス抵抗と、 該複数のトランジスタのそれぞれのエミッタに接続され
   る複数の抵抗とを有し、 該複数の抵抗が同一極性の複数の直流電源に接続され、
   該複数のトランジスタの共通のコレクタが負荷に接続さ
   れることを特徴とする電力混合負荷分散回路。
2. 【請求項２】ベースが共通に接続される複数のトランジ
   スタと、 該複数のトランジスタの共通のベースに一端が接続さ
   れ、該複数のトランジスタにバイアス電流を供給するバ
   イアス抵抗と、 該複数のトランジスタのそれぞれのエミッタに一端が接
   続され、他端が共通に接続される複数の抵抗とを有し、 該複数のトランジスタのコレクタが同一極性の複数の直
   流電源に接続され、該複数の抵抗の共通の他端が負荷に
   接続されることを特徴とする電力混合負荷分散回路。
3. 【請求項３】請求項２において、 前記複数のトランジスタに流れる電流の大きさが異なる
   場合、前記バイアス抵抗の他端は、最も小さな電流が流
   れるトランジスタのコレクタに接続されることを特徴と
   する電力混合負荷分散回路。
4. 【請求項４】請求項２において、 前記複数のトランジスタの共通のベースと前記負荷との
   間に、前記複数のトランジスタのベース電圧を設定する
   基準電圧源を有することを特徴とする電力混合負荷分散
   回路。
5. 【請求項５】請求項２において、 前記バイアス抵抗の他端に接続され、前記複数のトラン
   ジスタにバイアス電流を供給するバイアス電源を有する
   ことを特徴とする電力混合負荷分散回路。
6. 【請求項６】請求項２において、 前記複数の直流電源は、第１と第２の直流電源を有し、 該第１の直流電源は、ＰＣカードのVppピンから供給さ
   れる電圧を降圧する降圧回路を有し、 該第２の直流電源は、該ＰＣカードのVccピンから供給
   される電圧を昇圧する昇圧回路を有することを特徴とす
   る電力混合負荷分散回路。