JP2001339120A - 化合物半導体素子およびその製造方法 - Google Patents
化合物半導体素子およびその製造方法Info
- Publication number
- JP2001339120A JP2001339120A JP2000157574A JP2000157574A JP2001339120A JP 2001339120 A JP2001339120 A JP 2001339120A JP 2000157574 A JP2000157574 A JP 2000157574A JP 2000157574 A JP2000157574 A JP 2000157574A JP 2001339120 A JP2001339120 A JP 2001339120A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- iii
- compound semiconductor
- semiconductor device
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 エピタキシャル成長後の降温時において、化
合物半導体層中への水素の侵入を低減して、素子の特性
および信頼性を向上させる。 【解決手段】 ｎ型ＧａＡｓ基板１上に、バッファ層
２、ｎ−ＡｌＧａＩｎＰクラッド層３、活性層４、ｐ−
ＡｌＧａＩｎＰクラッド層５、ｐ−ＧａＩｎＰステップ
バンチング発生層６、ｐ−ＧａＩｎＰ秩序構造形成層
（自然超格子層）７をエピタキシャル成長させ、メサ構
造を形成する。電流ブロック層８、ｎ−ＧａＩｎＰステ
ップバンチング発生層９、ｎ−ＧａＩｎＰ秩序構造形成
層（自然超格子層）１０をエピタキシャル成長させる
(ａ)。コンタクト層１１を形成する（ｂ）。秩序構造形
成層７および１０によりエピタキシャル成長後の水素の
侵入を低減できる。
合物半導体層中への水素の侵入を低減して、素子の特性
および信頼性を向上させる。 【解決手段】 ｎ型ＧａＡｓ基板１上に、バッファ層
２、ｎ−ＡｌＧａＩｎＰクラッド層３、活性層４、ｐ−
ＡｌＧａＩｎＰクラッド層５、ｐ−ＧａＩｎＰステップ
バンチング発生層６、ｐ−ＧａＩｎＰ秩序構造形成層
（自然超格子層）７をエピタキシャル成長させ、メサ構
造を形成する。電流ブロック層８、ｎ−ＧａＩｎＰステ
ップバンチング発生層９、ｎ−ＧａＩｎＰ秩序構造形成
層（自然超格子層）１０をエピタキシャル成長させる
(ａ)。コンタクト層１１を形成する（ｂ）。秩序構造形
成層７および１０によりエピタキシャル成長後の水素の
侵入を低減できる。
Description
【０００１】
【発明の属する技術分野】本発明は、III−Ｖ族半導体
のエピタキシャル成長により形成される化合物半導体素
子およびその製造方法に関し、特に、製造工程における
エピタキシャル層形成後の降温時に、層中への水素の侵
入を抑制して素子の特性および信頼性を向上させる化合
物半導体素子構造およびその製造方法に関する。
のエピタキシャル成長により形成される化合物半導体素
子およびその製造方法に関し、特に、製造工程における
エピタキシャル層形成後の降温時に、層中への水素の侵
入を抑制して素子の特性および信頼性を向上させる化合
物半導体素子構造およびその製造方法に関する。
【０００２】
【従来の技術】III−Ｖ族半導体を用いる半導体レーザ
等の化合物半導体素子の製造には、通常、有機金属気相
エピタキシャル成長（ＭＯＶＰＥ：Metal Organic Vapo
r Phase Epitaxy）法や（ガスソース）分子線エピタキ
シャル（ＭＢＥ：Molecular beam epitaxy）法等を用い
てエピタキシャル層を成長させていくが、不純物ドーピ
ングも同時に行って、ｐ型半導体層あるいはｎ型半導体
層を得ている。ＭＯＶＰＥ成長によるIII−Ｖ族化合物
半導体素子の製造工程においては、反応炉中の輸送ガス
あるいは成長後の降温時の雰囲気ガスとして水素を使用
することが多い。この水素は、主にエピタキシャル層成
長後の降温中に、イオン化した状態で多量に結晶中に侵
入し不純物原子と結合して、不純物原子の不活性化を生
じさせ素子の高抵抗化を引き起こしていた。また、侵入
した水素イオンは、不純物原子と結合するばかりでな
く、その錯体から解離して結晶中を移動し、不純物原子
の活性化・不活性化の不安定性を生じさせて、経時的に
素子の駆動電流が変動するなどの事態を招いていた。こ
れらは、素子の信頼性低下や歩留まり低下の問題に繋が
っていた。
等の化合物半導体素子の製造には、通常、有機金属気相
エピタキシャル成長（ＭＯＶＰＥ：Metal Organic Vapo
r Phase Epitaxy）法や（ガスソース）分子線エピタキ
シャル（ＭＢＥ：Molecular beam epitaxy）法等を用い
てエピタキシャル層を成長させていくが、不純物ドーピ
ングも同時に行って、ｐ型半導体層あるいはｎ型半導体
層を得ている。ＭＯＶＰＥ成長によるIII−Ｖ族化合物
半導体素子の製造工程においては、反応炉中の輸送ガス
あるいは成長後の降温時の雰囲気ガスとして水素を使用
することが多い。この水素は、主にエピタキシャル層成
長後の降温中に、イオン化した状態で多量に結晶中に侵
入し不純物原子と結合して、不純物原子の不活性化を生
じさせ素子の高抵抗化を引き起こしていた。また、侵入
した水素イオンは、不純物原子と結合するばかりでな
く、その錯体から解離して結晶中を移動し、不純物原子
の活性化・不活性化の不安定性を生じさせて、経時的に
素子の駆動電流が変動するなどの事態を招いていた。こ
れらは、素子の信頼性低下や歩留まり低下の問題に繋が
っていた。
【０００３】従来、これらの問題を抑制するために、エ
ピタキシャル成長後にアニールなどの熱プロセスを追加
して、水素を半導体層から除去することがなされてき
た。しかし、このアニールプロセスは、追加的な余分な
プロセスであることに加えて、このプロセス自身によっ
て、不純物原子の拡散が引き起こされるなどの結晶性を
悪化する要因となっていた。ところで、上述したよう
に、ＭＯＶＰＥ結晶の成長中あるいは成長後の降温時に
水素化Ｖ族原料を用いることが一般的であり、このとき
に結晶中に水素が侵入するのを回避するために、有機Ｖ
族原料なども用いられている。しかしながら、良好な結
晶性が得られている最も一般的な原料は、水素化Ｖ族原
料であるため、従来通りの水素化Ｖ族原料を用いる必要
性は高い。
ピタキシャル成長後にアニールなどの熱プロセスを追加
して、水素を半導体層から除去することがなされてき
た。しかし、このアニールプロセスは、追加的な余分な
プロセスであることに加えて、このプロセス自身によっ
て、不純物原子の拡散が引き起こされるなどの結晶性を
悪化する要因となっていた。ところで、上述したよう
に、ＭＯＶＰＥ結晶の成長中あるいは成長後の降温時に
水素化Ｖ族原料を用いることが一般的であり、このとき
に結晶中に水素が侵入するのを回避するために、有機Ｖ
族原料なども用いられている。しかしながら、良好な結
晶性が得られている最も一般的な原料は、水素化Ｖ族原
料であるため、従来通りの水素化Ｖ族原料を用いる必要
性は高い。
【０００４】
【発明が解決しようとする課題】したがって、本発明の
解決すべき課題は、ＭＯＶＰＥ結晶の成長中あるいは成
長後の降温時に水素化Ｖ族原料を用いる場合に、結晶中
に侵入した水素を除去するための余分な熱プロセスを不
要にしかつ素子特性等を向上させるために半導体層中に
水素の侵入を低減して素子の特性および信頼性を向上さ
せる化合物半導体素子の構造およびその製造方法を提供
することである。
解決すべき課題は、ＭＯＶＰＥ結晶の成長中あるいは成
長後の降温時に水素化Ｖ族原料を用いる場合に、結晶中
に侵入した水素を除去するための余分な熱プロセスを不
要にしかつ素子特性等を向上させるために半導体層中に
水素の侵入を低減して素子の特性および信頼性を向上さ
せる化合物半導体素子の構造およびその製造方法を提供
することである。
【０００５】
【課題を解決するための手段】本発明によれば、基板上
にエピタキシャル成長された複数のIII−Ｖ族化合物半
導体層を有する化合物半導体素子において、電極コンタ
クト層または該電極コンタクト層付近の下層としてIII
族副格子（化合物結晶中の同族原子のみからなる結晶格
子）上あるいはＶ族副格子上に秩序構造（自然超格子）
の形成された３元以上の混晶半導体エピタキシャル層か
らなる水素侵入防止層を有することを特徴とする化合物
半導体素子、が提供される。好ましくは、III−Ｖ族半
導体基板と、前記基板上にエピタキシャル成長したIII
−Ｖ族半導体層により形成された第１クラッド層と活性
層と第２クラッド層と電極コンタクト層とを有し、前記
第２クラッド層と前記コンタクト層との間にIII族副格
子上あるいはＶ族副格子上に秩序構造の形成された３元
以上の混晶半導体エピタキシャル層による水素侵入防止
層をさらに有することを特徴とする化合物半導体素子、
が提供される。好ましくは、これらの化合物半導体素子
は、前記第２クラッド層と前記水素防止膜との間にステ
ップバンチング層をさらに有する構成である。
にエピタキシャル成長された複数のIII−Ｖ族化合物半
導体層を有する化合物半導体素子において、電極コンタ
クト層または該電極コンタクト層付近の下層としてIII
族副格子（化合物結晶中の同族原子のみからなる結晶格
子）上あるいはＶ族副格子上に秩序構造（自然超格子）
の形成された３元以上の混晶半導体エピタキシャル層か
らなる水素侵入防止層を有することを特徴とする化合物
半導体素子、が提供される。好ましくは、III−Ｖ族半
導体基板と、前記基板上にエピタキシャル成長したIII
−Ｖ族半導体層により形成された第１クラッド層と活性
層と第２クラッド層と電極コンタクト層とを有し、前記
第２クラッド層と前記コンタクト層との間にIII族副格
子上あるいはＶ族副格子上に秩序構造の形成された３元
以上の混晶半導体エピタキシャル層による水素侵入防止
層をさらに有することを特徴とする化合物半導体素子、
が提供される。好ましくは、これらの化合物半導体素子
は、前記第２クラッド層と前記水素防止膜との間にステ
ップバンチング層をさらに有する構成である。
【０００６】好ましくは、前記III−Ｖ族半導体エピタ
キシャル層が形成される基板面が（１１ｎsub ）基板面
（１≦ｎsub≦１５）であり、前記基板がｎ型あるいは
ｐ型のＧａＡｓ基板であり、かつ前記第１クラッド層が
ｎ型あるいはｐ型の（Ａｌx1Ｇａ1-x1）y1Ｉｎ1-y1Ｐ層
（０＜ｘ１，ｙ１≦１）であり、かつ前記活性層が
｛（Ａｌx11Ｇａ1-x11）y11Ｉｎ1-y11Ｐ量子井戸層／
（Ａｌx12Ｇａ1-x12）y12Ｉｎ1-y12Ｐ障壁層｝×ｎ
1w（０≦ｘ１１,ｘ１２≦１，０＜ｙ１１，ｙ１２＜
１）（ｎ1w；正の整数）の単一あるいは多重量子井戸構
造層であり、かつ前記第２クラッド層がｐ型あるいはｎ
型の（Ａｌx13Ｇａ1-x13）y13Ｉｎ1-y13Ｐ層（０＜ｘ１
３≦１，０＜ｙ１３＜１）層であり、かつ前記ステップ
バンチング発生層が（Ａｌx15Ｇａ1-x15）y15Ｉｎ1-y15
Ｐ（０≦ｘ１５≦１，０＜ｙ１５＜１）であり、かつ前
記水素侵入防止層がIII族副格子上に秩序構造の形成さ
れた（Ａｌx14Ｇａ1-x14）y14Ｉｎ1-y14Ｐ層（０≦ｘ１
４≦１，０＜ｙ１４＜１）である。
キシャル層が形成される基板面が（１１ｎsub ）基板面
（１≦ｎsub≦１５）であり、前記基板がｎ型あるいは
ｐ型のＧａＡｓ基板であり、かつ前記第１クラッド層が
ｎ型あるいはｐ型の（Ａｌx1Ｇａ1-x1）y1Ｉｎ1-y1Ｐ層
（０＜ｘ１，ｙ１≦１）であり、かつ前記活性層が
｛（Ａｌx11Ｇａ1-x11）y11Ｉｎ1-y11Ｐ量子井戸層／
（Ａｌx12Ｇａ1-x12）y12Ｉｎ1-y12Ｐ障壁層｝×ｎ
1w（０≦ｘ１１,ｘ１２≦１，０＜ｙ１１，ｙ１２＜
１）（ｎ1w；正の整数）の単一あるいは多重量子井戸構
造層であり、かつ前記第２クラッド層がｐ型あるいはｎ
型の（Ａｌx13Ｇａ1-x13）y13Ｉｎ1-y13Ｐ層（０＜ｘ１
３≦１，０＜ｙ１３＜１）層であり、かつ前記ステップ
バンチング発生層が（Ａｌx15Ｇａ1-x15）y15Ｉｎ1-y15
Ｐ（０≦ｘ１５≦１，０＜ｙ１５＜１）であり、かつ前
記水素侵入防止層がIII族副格子上に秩序構造の形成さ
れた（Ａｌx14Ｇａ1-x14）y14Ｉｎ1-y14Ｐ層（０≦ｘ１
４≦１，０＜ｙ１４＜１）である。
【０００７】また、前記第１クラッド層がｎ型あるいは
ｐ型のＡｌx21Ｇａ1-x21Ａｓ（０＜ｘ２１≦１）層であ
り、前記水素侵入防止層がIII族副格子上に秩序構造の
形成された（Ａｌx24Ｇａ1-x24）y24Ｉｎ1-y24Ｐ層（０
≦ｘ２４≦１，０＜ｙ２４＜１）または（Ａｌx24'Ｇａ
1-x24'）y24'Ｉｎ1-y24'Ａｓ層（０≦ｘ２４'≦１，０
＜ｙ２４' ＜１）の何れかである構造にもできる。さら
に、前記基板がｎ型あるいはｐ型のＩｎＰ基板であり、
前記第１クラッド層がｎ型あるいはｐ型のＩｎx31Ｇａ
1-x31Ａｓy31Ｐ1-y31（０≦ｘ３１，ｙ３１≦１）であ
り、かつ前記水素侵入防止層がIII族副格子上あるいは
Ｖ族副格子上に秩序構造の形成されたＩｎx34Ｇａ1-x34
Ａｓy34Ｐ1-y34（０≦ｘ３４，ｙ３４≦１）またはIII
族副格子上に秩序構造の形成された（Ａｌx34'Ｇａ
1-x34'）y34 'Ｉｎ1-y34'Ａｓ層（０≦ｘ３４' ≦１，０
＜ｙ３４' ＜１）の何れかである構造にもできる。前記
基板がｎ型あるいはｐ型のＩｎＰであり、前記第１クラ
ッド層がｎ型あるいはｐ型の（Ａｌx41Ｇａ1-x41）y41
Ｉｎ1-y41Ａｓ層（０≦ｘ４１≦１，０＜ｙ４１＜１）
であり、前記水素侵入防止層がIII族副格子上あるいは
Ｖ族副格子上に秩序構造の形成されたＩｎx44Ｇａ1-x44
Ａｓy44Ｐ1-y44層（０≦ｘ４４，ｙ４４≦１）またはII
I族副格子上に秩序構造の形成された（Ａｌx44'Ｇａ
1-x44'）y 44'Ｉｎ1-y44'Ａｓ層（０≦ｘ４４' ≦１，０
＜ｙ４４' ＜１）の何れかである構造にもできる。
ｐ型のＡｌx21Ｇａ1-x21Ａｓ（０＜ｘ２１≦１）層であ
り、前記水素侵入防止層がIII族副格子上に秩序構造の
形成された（Ａｌx24Ｇａ1-x24）y24Ｉｎ1-y24Ｐ層（０
≦ｘ２４≦１，０＜ｙ２４＜１）または（Ａｌx24'Ｇａ
1-x24'）y24'Ｉｎ1-y24'Ａｓ層（０≦ｘ２４'≦１，０
＜ｙ２４' ＜１）の何れかである構造にもできる。さら
に、前記基板がｎ型あるいはｐ型のＩｎＰ基板であり、
前記第１クラッド層がｎ型あるいはｐ型のＩｎx31Ｇａ
1-x31Ａｓy31Ｐ1-y31（０≦ｘ３１，ｙ３１≦１）であ
り、かつ前記水素侵入防止層がIII族副格子上あるいは
Ｖ族副格子上に秩序構造の形成されたＩｎx34Ｇａ1-x34
Ａｓy34Ｐ1-y34（０≦ｘ３４，ｙ３４≦１）またはIII
族副格子上に秩序構造の形成された（Ａｌx34'Ｇａ
1-x34'）y34 'Ｉｎ1-y34'Ａｓ層（０≦ｘ３４' ≦１，０
＜ｙ３４' ＜１）の何れかである構造にもできる。前記
基板がｎ型あるいはｐ型のＩｎＰであり、前記第１クラ
ッド層がｎ型あるいはｐ型の（Ａｌx41Ｇａ1-x41）y41
Ｉｎ1-y41Ａｓ層（０≦ｘ４１≦１，０＜ｙ４１＜１）
であり、前記水素侵入防止層がIII族副格子上あるいは
Ｖ族副格子上に秩序構造の形成されたＩｎx44Ｇａ1-x44
Ａｓy44Ｐ1-y44層（０≦ｘ４４，ｙ４４≦１）またはII
I族副格子上に秩序構造の形成された（Ａｌx44'Ｇａ
1-x44'）y 44'Ｉｎ1-y44'Ａｓ層（０≦ｘ４４' ≦１，０
＜ｙ４４' ＜１）の何れかである構造にもできる。
【０００８】また、本発明によれば、前記基板がＧａＡ
ｓあるいはＩｎＰであり、前記電極コンタクト層に代わ
るキャップ層の下に前記水素侵入防止層として、III族
副格子上に秩序構造の形成された（Ａｌx54'Ｇ
ａ1-x54'）y54'Ｉｎ1-y54'Ｐ層（０≦ｘ５４' ≦１，０
＜ｙ５４' ＜１）、またはIII族副格子上あるいはＶ族
副格子上に秩序構造の形成されたＩｎx54 "Ｇａ1-x54 "Ａ
ｓy54 "Ｐ1-y54 "層（０≦ｘ５４"，ｙ５４"≦１）、また
はIII族副格子上に秩序構造の形成された（Ａｌx54'''
Ｇａ1-x54'''）y54'''Ｉｎ1-y54'''Ａｓ層（０≦ｘ５
４''' ≦１，０＜ｙ５４''' ＜１）、の何れかを有する
ことを特徴とする化合物半導体素子、が提供される。
ｓあるいはＩｎＰであり、前記電極コンタクト層に代わ
るキャップ層の下に前記水素侵入防止層として、III族
副格子上に秩序構造の形成された（Ａｌx54'Ｇ
ａ1-x54'）y54'Ｉｎ1-y54'Ｐ層（０≦ｘ５４' ≦１，０
＜ｙ５４' ＜１）、またはIII族副格子上あるいはＶ族
副格子上に秩序構造の形成されたＩｎx54 "Ｇａ1-x54 "Ａ
ｓy54 "Ｐ1-y54 "層（０≦ｘ５４"，ｙ５４"≦１）、また
はIII族副格子上に秩序構造の形成された（Ａｌx54'''
Ｇａ1-x54'''）y54'''Ｉｎ1-y54'''Ａｓ層（０≦ｘ５
４''' ≦１，０＜ｙ５４''' ＜１）、の何れかを有する
ことを特徴とする化合物半導体素子、が提供される。
【０００９】さらに、本発明によれば、（１）III−Ｖ
族半導体基板上に、エピタキシャル成長により複数のII
I−Ｖ族半導体層を形成する工程と、（２）III−Ｖ族半
導体層上にIII族副格子上あるいはＶ族副格子上に秩序
構造の形成された３元以上の混晶III−Ｖ族半導体をエ
ピタキシャル成長させて水素侵入防止層を形成する工程
と、を有することを特徴とする化合物半導体素子の製造
方法、が提供される。そして、好ましくは、前記第
（１）の工程の後、前記第（２）の工程に先立って、前
記複数のIII−Ｖ族半導体層上にステップバンチングを
生じさせる条件でIII−Ｖ族半導体をエピタキシャル成
長させてステップバンチング発生層を形成する工程が付
加される。
族半導体基板上に、エピタキシャル成長により複数のII
I−Ｖ族半導体層を形成する工程と、（２）III−Ｖ族半
導体層上にIII族副格子上あるいはＶ族副格子上に秩序
構造の形成された３元以上の混晶III−Ｖ族半導体をエ
ピタキシャル成長させて水素侵入防止層を形成する工程
と、を有することを特徴とする化合物半導体素子の製造
方法、が提供される。そして、好ましくは、前記第
（１）の工程の後、前記第（２）の工程に先立って、前
記複数のIII−Ｖ族半導体層上にステップバンチングを
生じさせる条件でIII−Ｖ族半導体をエピタキシャル成
長させてステップバンチング発生層を形成する工程が付
加される。
【００１０】さらに、好ましくは、前記第（２）の工程
の後、前記水素侵入防止層の成長炉内において他の半導
体層を形成することなく降温が行われる。そして、上記
の各工程におけるエピタキシャル成長が、有機金属気相
エピタキシャル成長法あるいはガスソース分子線エピタ
キシャル成長法あるいはハイドライド気相成長法の何れ
かで行われる。
の後、前記水素侵入防止層の成長炉内において他の半導
体層を形成することなく降温が行われる。そして、上記
の各工程におけるエピタキシャル成長が、有機金属気相
エピタキシャル成長法あるいはガスソース分子線エピタ
キシャル成長法あるいはハイドライド気相成長法の何れ
かで行われる。
【００１１】
【発明の実施の形態】次に、本発明の実施の形態につい
て説明する。本発明の化合物半導体素子の構造は、ＭＯ
ＶＰＥ法などにより基板上に複数のIII−Ｖ族化合物半
導体のエピタキシャル層を成長させていく。素子特性等
を低下させる水素イオンの層中への侵入は主にエピタキ
シャル層成長後の降温時に発生していることから、成長
最終層あるいは最終層付近の層（例えば、電極コンタク
ト層の下層）として水素の侵入を阻止あるいは低減する
層（水素侵入防止層）を形成する。これによって、降温
時の水素の層中への侵入を低減して水素による不純物の
不活性化を抑制する。この水素侵入防止層として、秩序
構造（自然超格子）の形成された３元以上のIII−Ｖ族
混晶半導体エピタキシャル層を成長させる。この秩序構
造について、次に説明する。
て説明する。本発明の化合物半導体素子の構造は、ＭＯ
ＶＰＥ法などにより基板上に複数のIII−Ｖ族化合物半
導体のエピタキシャル層を成長させていく。素子特性等
を低下させる水素イオンの層中への侵入は主にエピタキ
シャル層成長後の降温時に発生していることから、成長
最終層あるいは最終層付近の層（例えば、電極コンタク
ト層の下層）として水素の侵入を阻止あるいは低減する
層（水素侵入防止層）を形成する。これによって、降温
時の水素の層中への侵入を低減して水素による不純物の
不活性化を抑制する。この水素侵入防止層として、秩序
構造（自然超格子）の形成された３元以上のIII−Ｖ族
混晶半導体エピタキシャル層を成長させる。この秩序構
造について、次に説明する。
【００１２】図８（ａ）はIII−Ｖ族混晶半導体の単位
結晶格子を示し、図８（ｂ）は秩序構造をもつIII−Ｖ
族混晶半導体の結晶構造を示す。III−Ｖ族化合物半導
体素子のエピタキシャル層は、３元混晶であれば、III
ａ−IIIｂ−Ｖ型混晶あるいはIII−Ｖａ−Ｖｂ型混晶で
構成されて、IIIａ−IIIｂ−Ｖ型混晶ではIIIａおよびI
IIｂの２種のIII族原子あるいはIII−Ｖａ−Ｖｂ型混晶
ではＶａおよびＶｂの２種のＶ族原子が副格子（化合物
結晶中の同族原子のみからなる結晶格子）上にほぼラン
ダムに配置していることが知られている。分かりやすく
するために、５１をIII族原子、５２をＶ族原子として
図８（ａ）を参照して説明すると、III族原子５１と同
じ模様の原子（５１ａ〜５１ｍ）の位置にIIIａあるい
はIIIｂの異なる２種の原子が全くランダムに配列する
ということである。このようにIII族副格子上にIIIａと
IIIｂとがランダムに配列すると、IIIａ−ＶとIIIｂ−
Ｖとのボンド長差（例えば、図８（ａ）の５１ａと５１
ｄがそれぞれ異なるIII族原子のIIIａとIIIｂとすれ
ば、５１ａ−５２ａと５１ｄ−５２ａの原子間距離の
差）が全体的には数％程度の歪み混晶を作っている。
結晶格子を示し、図８（ｂ）は秩序構造をもつIII−Ｖ
族混晶半導体の結晶構造を示す。III−Ｖ族化合物半導
体素子のエピタキシャル層は、３元混晶であれば、III
ａ−IIIｂ−Ｖ型混晶あるいはIII−Ｖａ−Ｖｂ型混晶で
構成されて、IIIａ−IIIｂ−Ｖ型混晶ではIIIａおよびI
IIｂの２種のIII族原子あるいはIII−Ｖａ−Ｖｂ型混晶
ではＶａおよびＶｂの２種のＶ族原子が副格子（化合物
結晶中の同族原子のみからなる結晶格子）上にほぼラン
ダムに配置していることが知られている。分かりやすく
するために、５１をIII族原子、５２をＶ族原子として
図８（ａ）を参照して説明すると、III族原子５１と同
じ模様の原子（５１ａ〜５１ｍ）の位置にIIIａあるい
はIIIｂの異なる２種の原子が全くランダムに配列する
ということである。このようにIII族副格子上にIIIａと
IIIｂとがランダムに配列すると、IIIａ−ＶとIIIｂ−
Ｖとのボンド長差（例えば、図８（ａ）の５１ａと５１
ｄがそれぞれ異なるIII族原子のIIIａとIIIｂとすれ
ば、５１ａ−５２ａと５１ｄ−５２ａの原子間距離の
差）が全体的には数％程度の歪み混晶を作っている。
【００１３】そのため、III族副格子上あるいはＶ族副
格子上にそれぞれ２種の同族原子がランダムに配列して
いる混晶中では、マクロ的にはある平均的な格子定数を
もつが、ミクロ的に見ると、結晶中には局所的な歪みが
蓄積されている。このような結晶中に蓄積された歪みの
存在は、結晶を構成する原子あるいは不純物原子の水素
イオンを繋ぎ止める結合エネルギー（例えば、クーロン
力等）が小さくなって、水素イオンの拡散パスが存在し
やすくなるため、水素が安定サイトに納まりにくくな
り、結晶中の拡散を増大させる。
格子上にそれぞれ２種の同族原子がランダムに配列して
いる混晶中では、マクロ的にはある平均的な格子定数を
もつが、ミクロ的に見ると、結晶中には局所的な歪みが
蓄積されている。このような結晶中に蓄積された歪みの
存在は、結晶を構成する原子あるいは不純物原子の水素
イオンを繋ぎ止める結合エネルギー（例えば、クーロン
力等）が小さくなって、水素イオンの拡散パスが存在し
やすくなるため、水素が安定サイトに納まりにくくな
り、結晶中の拡散を増大させる。
【００１４】一方、これらIIIａ−IIIｂ−Ｖ型混晶ある
いはIII−Ｖａ−Ｖｂ型混晶の型の３元混晶では、III族
副格子上あるいはＶ族副格子上に秩序構造が、ある条件
下で形成されることが知られている。その秩序構造と
は、IIIａ−IIIｂ−Ｖ型混晶中ではIIIａ−ＶとIIIｂ−
Ｖの配列が隣接して存在することであり、また III−Ｖ
ａ−Ｖｂ型混晶中ではIII−ＶａとIII−Ｖｂの配列が隣
接して存在することである。そこで、例として、この秩
序構造をもつIIIａ−IIIｂ−Ｖ型混晶の結晶構造を図８
（ｂ）に示す。この図８（ｂ）は、図８（ａ）中の５
１、５１ａ、５１ｂ、５１ｃの原子が作る面の法線方向
から見た結晶構造であり、図８（ａ）中の５１ａ、５１
ｅ、５１ｆ、５１ｇ、５１ｈ、５１ｉを図８（ｂ）中の
Ｇａ原子とすれば、５１ｊ、５１ｄ、５１ｋ、５１ｌ、
５１ｍ、５１ｃをＩｎ原子とみなすことができる。この
ように、秩序構造とは、IIIａ−ＶとIIIｂ−Ｖ（III−
Ｖａ−Ｖｂ型混晶中ではIII−ＶａとIII−Ｖｂ）の配列
が隣り合って周期的に形成された構造のことである。
いはIII−Ｖａ−Ｖｂ型混晶の型の３元混晶では、III族
副格子上あるいはＶ族副格子上に秩序構造が、ある条件
下で形成されることが知られている。その秩序構造と
は、IIIａ−IIIｂ−Ｖ型混晶中ではIIIａ−ＶとIIIｂ−
Ｖの配列が隣接して存在することであり、また III−Ｖ
ａ−Ｖｂ型混晶中ではIII−ＶａとIII−Ｖｂの配列が隣
接して存在することである。そこで、例として、この秩
序構造をもつIIIａ−IIIｂ−Ｖ型混晶の結晶構造を図８
（ｂ）に示す。この図８（ｂ）は、図８（ａ）中の５
１、５１ａ、５１ｂ、５１ｃの原子が作る面の法線方向
から見た結晶構造であり、図８（ａ）中の５１ａ、５１
ｅ、５１ｆ、５１ｇ、５１ｈ、５１ｉを図８（ｂ）中の
Ｇａ原子とすれば、５１ｊ、５１ｄ、５１ｋ、５１ｌ、
５１ｍ、５１ｃをＩｎ原子とみなすことができる。この
ように、秩序構造とは、IIIａ−ＶとIIIｂ−Ｖ（III−
Ｖａ−Ｖｂ型混晶中ではIII−ＶａとIII−Ｖｂ）の配列
が隣り合って周期的に形成された構造のことである。
【００１５】このような結晶構造のエピタキシャル層を
最終成長層付近に形成すれば、上述した局所的な結晶内
部の歪みが解消あるいは低減されて、水素の拡散パスが
形成されにくくなり、水素が比較的短い拡散距離で安定
サイトに納まりやすくなって、深部への水素の侵入を抑
制できる。通常、III−Ｖ族半導体素子では、３元を超
える混晶を用いることが多いので、混晶中の内部歪みが
さらに大きくなるため、最終層となる素子の電極コンタ
クト層の下層にこのような秩序構造をもつ水素侵入防止
層を挿入させることがより必要となる。
最終成長層付近に形成すれば、上述した局所的な結晶内
部の歪みが解消あるいは低減されて、水素の拡散パスが
形成されにくくなり、水素が比較的短い拡散距離で安定
サイトに納まりやすくなって、深部への水素の侵入を抑
制できる。通常、III−Ｖ族半導体素子では、３元を超
える混晶を用いることが多いので、混晶中の内部歪みが
さらに大きくなるため、最終層となる素子の電極コンタ
クト層の下層にこのような秩序構造をもつ水素侵入防止
層を挿入させることがより必要となる。
【００１６】III−Ｖ族混晶では、エピタキシャル成長
中に侵入する水素原子による不純物の不活性化は、ｐ型
不純物ドーピングとｎ型不純物ドーピングのいずれにお
いても発生する。このため、本発明の実施例では、電極
コンタクト層としてｐ型結晶あるいはｎ型結晶いずれを
用いる場合でも、電極コンタクト層の下層として水素侵
入防止層を挿入する。このエピタキシャル層としては、
平均格子定数が、基板の格子定数からの不整合度の小さ
い混晶を選択する。このように水素侵入防止層を設ける
ことにより、この水素侵入防止層以下の層への水素濃度
を低減し、素子動作領域層におけるキャリアの活性化率
の低下を防ぐことができて、素子特性の向上や安定性の
向上を可能にする。
中に侵入する水素原子による不純物の不活性化は、ｐ型
不純物ドーピングとｎ型不純物ドーピングのいずれにお
いても発生する。このため、本発明の実施例では、電極
コンタクト層としてｐ型結晶あるいはｎ型結晶いずれを
用いる場合でも、電極コンタクト層の下層として水素侵
入防止層を挿入する。このエピタキシャル層としては、
平均格子定数が、基板の格子定数からの不整合度の小さ
い混晶を選択する。このように水素侵入防止層を設ける
ことにより、この水素侵入防止層以下の層への水素濃度
を低減し、素子動作領域層におけるキャリアの活性化率
の低下を防ぐことができて、素子特性の向上や安定性の
向上を可能にする。
【００１７】III−Ｖ族結晶中の不純物としては、例え
ばＣ、Ｓｉ、Ｓｅ、Ｚｎ、Ｍｇなどを用いるのが好まし
い。また、例えば、基板にはＧａＡｓあるいはＩｎＰを
用い、その上にＧａＩｎＰやＡｌＧａＩｎＰ系結晶、Ｇ
ａＩｎＡｓ、ＡｌＧａＡｓ、ＧａＩｎＡｓＰあるいはＡ
ｌＧａＩｎＡｓ系結晶、またはＩｎＧａＡｓＰ系結晶を
成長させる場合に好ましい効果が得られる。
ばＣ、Ｓｉ、Ｓｅ、Ｚｎ、Ｍｇなどを用いるのが好まし
い。また、例えば、基板にはＧａＡｓあるいはＩｎＰを
用い、その上にＧａＩｎＰやＡｌＧａＩｎＰ系結晶、Ｇ
ａＩｎＡｓ、ＡｌＧａＡｓ、ＧａＩｎＡｓＰあるいはＡ
ｌＧａＩｎＡｓ系結晶、またはＩｎＧａＡｓＰ系結晶を
成長させる場合に好ましい効果が得られる。
【００１８】
【実施例】以下に、図１〜図４を参照して本発明の第１
の実施例を説明する。図１、図２は、エピタキシャル成
長をＭＯＶＰＥ法で行った場合のIII−Ｖ族半導体を用
いた半導体光素子（半導体レーザ）の製造工程を示す断
面図である。図２（ｂ）は、その完成した半導体光素子
の断面図である。また、図３は、図１（ｃ）の表面の拡
大断面図である。図４は、図２（ｂ）に示される本発明
の半導体光素子の電極コンタクト層１１から基板１方向
へ侵入した水素濃度分布のプロファイルを示す。
の実施例を説明する。図１、図２は、エピタキシャル成
長をＭＯＶＰＥ法で行った場合のIII−Ｖ族半導体を用
いた半導体光素子（半導体レーザ）の製造工程を示す断
面図である。図２（ｂ）は、その完成した半導体光素子
の断面図である。また、図３は、図１（ｃ）の表面の拡
大断面図である。図４は、図２（ｂ）に示される本発明
の半導体光素子の電極コンタクト層１１から基板１方向
へ侵入した水素濃度分布のプロファイルを示す。
【００１９】まず、第１回目のＭＯＶＰＥ成長を説明す
る。図１（ａ）に示すような（１１５）Ａ面１ａをもつ
ｎ型ＧａＡｓ基板１上に、図１（ｂ）に示すように、ｎ
−ＧａＡｓバッファ層２、ｎ−（Ａｌ0.7Ｇａ0.3）0.5
Ｉｎ0.5Ｐクラッド層３、Ｇａ 0.5Ｉｎ0.5Ｐ量子井戸層
／（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ障壁層の多重量子井
戸（ＭＱＷ：Multi Quantum Well ）構造活性層４、ｐ
−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層５のダブ
ルへテロ構造までを順次ＭＯＶＰＥ法により成長させ
る。このとき、III族原料として、トリエチルアルミニ
ウム［（Ｃ2Ｈ5）3Ａｌ］、トリエチルガリウム［（Ｃ2
Ｈ5）3Ｇａ］、トリエチルインジウム［（Ｃ2Ｈ5）3Ｉ
ｎ］を用いる。Ｖ族原料として、アルシン［ＡｓＨ3］
またはフォスフィン［ＰＨ3］を用いる。ｎ型ドーパン
トとしてジシラン［Ｓｉ2Ｈ6］、ｐ型ドーパントとして
ジエチル亜鉛［（Ｃ2 Ｈ5）2Ｚｎ］を用いる。ＧａＡｓ
層２は温度６５０度およびＶ／III比２００で、ＡｌＧ
ａＩｎＰ層およびＧａＩｎＰ層は温度６５０度およびＶ
／III比４５０で成長を行う。なお、Ｖ／III比はモル比
である。
る。図１（ａ）に示すような（１１５）Ａ面１ａをもつ
ｎ型ＧａＡｓ基板１上に、図１（ｂ）に示すように、ｎ
−ＧａＡｓバッファ層２、ｎ−（Ａｌ0.7Ｇａ0.3）0.5
Ｉｎ0.5Ｐクラッド層３、Ｇａ 0.5Ｉｎ0.5Ｐ量子井戸層
／（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ障壁層の多重量子井
戸（ＭＱＷ：Multi Quantum Well ）構造活性層４、ｐ
−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層５のダブ
ルへテロ構造までを順次ＭＯＶＰＥ法により成長させ
る。このとき、III族原料として、トリエチルアルミニ
ウム［（Ｃ2Ｈ5）3Ａｌ］、トリエチルガリウム［（Ｃ2
Ｈ5）3Ｇａ］、トリエチルインジウム［（Ｃ2Ｈ5）3Ｉ
ｎ］を用いる。Ｖ族原料として、アルシン［ＡｓＨ3］
またはフォスフィン［ＰＨ3］を用いる。ｎ型ドーパン
トとしてジシラン［Ｓｉ2Ｈ6］、ｐ型ドーパントとして
ジエチル亜鉛［（Ｃ2 Ｈ5）2Ｚｎ］を用いる。ＧａＡｓ
層２は温度６５０度およびＶ／III比２００で、ＡｌＧ
ａＩｎＰ層およびＧａＩｎＰ層は温度６５０度およびＶ
／III比４５０で成長を行う。なお、Ｖ／III比はモル比
である。
【００２０】その後、ステップバンチング（step bunch
ing）の大きく生じる条件（温度６５０度およびＶ／III
比５５）でｐ−ＧａＩｎＰエピタキシャル層を成長さ
せ、図１（ｃ）に示すような、表面にステップバンチン
グ６１をもつｐ−ＧａＩｎＰステップバンチング発生層
６を形成する。ステップバンチング６１の生じた面に
は、図３に示すように、（００１）微傾斜面６１ａと
（００１）面からの傾斜角の大きな面６１ｂとが連続し
て周期的に存在する。ステップバンチング６１の生じた
成長面上に連続して、秩序構造が形成されるような成長
条件（本実施例では、温度６５０度およびＶ／III比１
０００）でｐ−ＧａＩｎＰ層を成長させて、図１（ｄ）
に示すようなｐ−ＧａＩｎＰ秩序構造形成層７を形成す
る。そして、アルシン（ＡｓＨ3）および水素（Ｈ2）雰
囲気中で室温まで降温させる。このとき、秩序構造形成
層７が水素の侵入を抑制するため、秩序構造形成層７か
ら下の層の不純物の不活性化を防止できる。平坦な（１
１５）Ａ面上にＧａＩｎＰ層が成長した場合には、Ｇａ
ＩｎＰ層はほぼディスオーダ結晶になる。これに対し
て、ステップバンチングの生じた成長面では、（００
１）微傾斜面６１ａの領域で強く秩序構造が形成される
ため、ＧａＩｎＰ層中の秩序構造の形成度が高くなる。
なお、傾斜角の大きな面６１ｂの領域では、秩序構造は
形成されないが、秩序構造形成層７全体からみればこの
部分からの水素の侵入はあまり問題とならない。ＧａＩ
ｎＰ中の不純物濃度は、約５×１０17個／ｃｍ3以下の
秩序構造がディスオーダ化されない濃度にする。本実施
例ではｐ型不純物としてＺｎを用いる。
ing）の大きく生じる条件（温度６５０度およびＶ／III
比５５）でｐ−ＧａＩｎＰエピタキシャル層を成長さ
せ、図１（ｃ）に示すような、表面にステップバンチン
グ６１をもつｐ−ＧａＩｎＰステップバンチング発生層
６を形成する。ステップバンチング６１の生じた面に
は、図３に示すように、（００１）微傾斜面６１ａと
（００１）面からの傾斜角の大きな面６１ｂとが連続し
て周期的に存在する。ステップバンチング６１の生じた
成長面上に連続して、秩序構造が形成されるような成長
条件（本実施例では、温度６５０度およびＶ／III比１
０００）でｐ−ＧａＩｎＰ層を成長させて、図１（ｄ）
に示すようなｐ−ＧａＩｎＰ秩序構造形成層７を形成す
る。そして、アルシン（ＡｓＨ3）および水素（Ｈ2）雰
囲気中で室温まで降温させる。このとき、秩序構造形成
層７が水素の侵入を抑制するため、秩序構造形成層７か
ら下の層の不純物の不活性化を防止できる。平坦な（１
１５）Ａ面上にＧａＩｎＰ層が成長した場合には、Ｇａ
ＩｎＰ層はほぼディスオーダ結晶になる。これに対し
て、ステップバンチングの生じた成長面では、（００
１）微傾斜面６１ａの領域で強く秩序構造が形成される
ため、ＧａＩｎＰ層中の秩序構造の形成度が高くなる。
なお、傾斜角の大きな面６１ｂの領域では、秩序構造は
形成されないが、秩序構造形成層７全体からみればこの
部分からの水素の侵入はあまり問題とならない。ＧａＩ
ｎＰ中の不純物濃度は、約５×１０17個／ｃｍ3以下の
秩序構造がディスオーダ化されない濃度にする。本実施
例ではｐ型不純物としてＺｎを用いる。
【００２１】次に、第２回目のＭＯＶＰＥ成長を説明す
る。電流狭窄メサストライプ構造を形成し、電流ブロッ
ク層８としてｎ−ＧａＡｓ層を温度６５０度およびＶ／
III比２００で形成する。その後、電流ブロック層８上
に、ｎ−ＧａＩｎＰステップバンチング発生層９を温度
６５０度およびＶ／III比５５で形成し、その後連続し
てｎ−ＧａＩｎＰ秩序構造形成層１０を温度６５０度お
よびＶ／III比１０００で成長させる。このとき、ｎ型
不純物としてＳｉを用いる。そして、ＡｓＨ3およびＨ2
雰囲気中で室温まで降温させる。このとき、秩序構造形
成層７および秩序構造形成層１０が水素の侵入を抑制し
て、これらより下の層中の不純物の不活性化を防止して
いる。
る。電流狭窄メサストライプ構造を形成し、電流ブロッ
ク層８としてｎ−ＧａＡｓ層を温度６５０度およびＶ／
III比２００で形成する。その後、電流ブロック層８上
に、ｎ−ＧａＩｎＰステップバンチング発生層９を温度
６５０度およびＶ／III比５５で形成し、その後連続し
てｎ−ＧａＩｎＰ秩序構造形成層１０を温度６５０度お
よびＶ／III比１０００で成長させる。このとき、ｎ型
不純物としてＳｉを用いる。そして、ＡｓＨ3およびＨ2
雰囲気中で室温まで降温させる。このとき、秩序構造形
成層７および秩序構造形成層１０が水素の侵入を抑制し
て、これらより下の層中の不純物の不活性化を防止して
いる。
【００２２】続いて、第３回目のＭＯＶＰＥ成長に入
り、図２（ｂ）のように、ｐ−ＧａＩｎＰ秩序構造形成
層７およびｎ−ＧａＩｎＰ秩序構造形成層１０上にｐ−
ＧａＡｓ電極コンタクト層１１を温度６５０度およびＶ
／III比２００で成長させる。ｐ型不純物としてＺｎを
用いる。そして、ＡｓＨ3およびＨ2雰囲気中で室温まで
降温させる。ｐ−ＧａＡｓ電極コンタクト層１１成長後
の降温時に、降温雰囲気中の水素が成長表面から結晶中
に侵入しようとする。この場合、メサストライプ内部で
は、水素の拡散は、ｐ−ＧａＩｎＰ秩序構造形成層７領
域内まで進むが、この層内で拡散が押さえられる。その
ため、ＧａＩｎＰ秩序構造形成層７領域よりも表面から
深いｐ型クラッド層５、ＭＱＷ活性層４、ｎ型クラッド
層３の各層への水素の侵入が著しく抑制される。図４
は、このときの素子中の厚さ方向の水素濃度分布を示
す。この図によれば、ｐ−ＧａＩｎＰ秩序構造形成層７
により、この層を挟んで、１０5個／ｃｍ3レベルで水素
濃度の低減が図られたことが分かる。このような構造の
結果、特にｐ型クラッド層５中のキャリアの活性化率が
向上し、ｐ型クラッド層５の高抵抗化が抑制される。さ
らに、ＤＨ構造中の水素濃度が低減されるため、素子抵
抗の高抵抗化や歩留まり低下といった問題も解決され
る。
り、図２（ｂ）のように、ｐ−ＧａＩｎＰ秩序構造形成
層７およびｎ−ＧａＩｎＰ秩序構造形成層１０上にｐ−
ＧａＡｓ電極コンタクト層１１を温度６５０度およびＶ
／III比２００で成長させる。ｐ型不純物としてＺｎを
用いる。そして、ＡｓＨ3およびＨ2雰囲気中で室温まで
降温させる。ｐ−ＧａＡｓ電極コンタクト層１１成長後
の降温時に、降温雰囲気中の水素が成長表面から結晶中
に侵入しようとする。この場合、メサストライプ内部で
は、水素の拡散は、ｐ−ＧａＩｎＰ秩序構造形成層７領
域内まで進むが、この層内で拡散が押さえられる。その
ため、ＧａＩｎＰ秩序構造形成層７領域よりも表面から
深いｐ型クラッド層５、ＭＱＷ活性層４、ｎ型クラッド
層３の各層への水素の侵入が著しく抑制される。図４
は、このときの素子中の厚さ方向の水素濃度分布を示
す。この図によれば、ｐ−ＧａＩｎＰ秩序構造形成層７
により、この層を挟んで、１０5個／ｃｍ3レベルで水素
濃度の低減が図られたことが分かる。このような構造の
結果、特にｐ型クラッド層５中のキャリアの活性化率が
向上し、ｐ型クラッド層５の高抵抗化が抑制される。さ
らに、ＤＨ構造中の水素濃度が低減されるため、素子抵
抗の高抵抗化や歩留まり低下といった問題も解決され
る。
【００２３】また、半導体結晶として、上記実施例の混
晶以外のＡｌＧａＡｓ、ＡｌＧａＩｎＡｓ、ＩｎＧａＡ
ｓＰなどの混晶についても、以下の例のように、同様の
効果が得られる。ｎ型およびｐ型クラッド層としてＡｌ
0.3Ｇａ0.7Ａｓ層を用いた半導体レーザ素子において、
III 族副格子上に秩序構造の形成された（Ａｌ0.2Ｇａ
0.8）0.5Ｉｎ0.5Ｐ層あるいは（Ａｌ0.3Ｇａ0.7）0.9Ｉ
ｎ0.1Ａｓ層を水素侵入防止層として用いた場合や、ｎ
型ＩｎＰ基板を用い、ｎ型クラッド層としてＩｎ0.8Ｇ
ａ0.2Ａｓ0.5Ｐ0.5を用いた半導体レーザ素子におい
て、III族副格子上あるいはＶ族副格子上に秩序構造の
形成されたＩｎ0.8Ｇａ0.2 Ａｓ0.5Ｐ0.5層あるいはIII
族副格子上に秩序構造の形成された（Ａｌ0.3Ｇａ0.7）
0.5Ｉｎ0.5Ａｓ層を水素侵入防止層として用いた場合
や、ｎ型ＩｎＰ基板上に、ｎ型およびｐ型クラッド層と
して（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ａｓ層を有する半導
体レーザ素子において、III族副格子上あるいはＶ族副
格子上に秩序構造の形成されたＩｎ0.8Ｇａ0.2 Ａｓ0.5
Ｐ0.5層を用いた場合や、III族副格子上に秩序構造の形
成された（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ａｓ層を水素侵
入防止層として用いた場合にも同様の効果が得られる。
晶以外のＡｌＧａＡｓ、ＡｌＧａＩｎＡｓ、ＩｎＧａＡ
ｓＰなどの混晶についても、以下の例のように、同様の
効果が得られる。ｎ型およびｐ型クラッド層としてＡｌ
0.3Ｇａ0.7Ａｓ層を用いた半導体レーザ素子において、
III 族副格子上に秩序構造の形成された（Ａｌ0.2Ｇａ
0.8）0.5Ｉｎ0.5Ｐ層あるいは（Ａｌ0.3Ｇａ0.7）0.9Ｉ
ｎ0.1Ａｓ層を水素侵入防止層として用いた場合や、ｎ
型ＩｎＰ基板を用い、ｎ型クラッド層としてＩｎ0.8Ｇ
ａ0.2Ａｓ0.5Ｐ0.5を用いた半導体レーザ素子におい
て、III族副格子上あるいはＶ族副格子上に秩序構造の
形成されたＩｎ0.8Ｇａ0.2 Ａｓ0.5Ｐ0.5層あるいはIII
族副格子上に秩序構造の形成された（Ａｌ0.3Ｇａ0.7）
0.5Ｉｎ0.5Ａｓ層を水素侵入防止層として用いた場合
や、ｎ型ＩｎＰ基板上に、ｎ型およびｐ型クラッド層と
して（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ａｓ層を有する半導
体レーザ素子において、III族副格子上あるいはＶ族副
格子上に秩序構造の形成されたＩｎ0.8Ｇａ0.2 Ａｓ0.5
Ｐ0.5層を用いた場合や、III族副格子上に秩序構造の形
成された（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ａｓ層を水素侵
入防止層として用いた場合にも同様の効果が得られる。
【００２４】次に、第２の実施例として、電子素子に適
用した場合についてヘテロ接合バイポーラトランジスタ
（ＨＢＴ：Heterojunction Bipolar Transistor）を
例にとり、図５（ａ）および（ｂ）を参照して以下に説
明する。まず、図５（ａ）に示されるように、ＭＯＶＰ
Ｅ法を用いて、ＧａＡｓ基板２０上にアンドープＧａＡ
ｓバッファ層２１、ｎ−ＧａＡｓコレクタ層２２、ｐ−
ＧａＡｓベース層２３、ｎ−ＧａＩｎＰエミッタ層２
４、ｎ−ＧａＩｎＰステップバンチング層２５、ｎ−Ｇ
ａＩｎＰ秩序構造形成層２６を成長させ、その後、ｎ−
ＧａＡｓキャップ層（電極コンタクト層）２７を形成す
る。次に、選択的エッチングにより、ｎ−ＧａＡｓコレ
クタ層２２、ｐ−ＧａＡｓベース層２３の表面を露出さ
せ、コレクタ電極２８、ベース電極２９、エミッタ電極
４０を形成すると、図５（ｂ）に示されるようなＨＢＴ
が得られる。このように、ｎ−ＧａＩｎＰ秩序構造形成
層２６が形成された状態にて降温しエッチングするよう
にすれば、ＧａＩｎＰ秩序構造形成層２６により降温時
にこの層より下への水素の侵入が抑制され、電子素子に
おける特性低下を抑制することができる。
用した場合についてヘテロ接合バイポーラトランジスタ
（ＨＢＴ：Heterojunction Bipolar Transistor）を
例にとり、図５（ａ）および（ｂ）を参照して以下に説
明する。まず、図５（ａ）に示されるように、ＭＯＶＰ
Ｅ法を用いて、ＧａＡｓ基板２０上にアンドープＧａＡ
ｓバッファ層２１、ｎ−ＧａＡｓコレクタ層２２、ｐ−
ＧａＡｓベース層２３、ｎ−ＧａＩｎＰエミッタ層２
４、ｎ−ＧａＩｎＰステップバンチング層２５、ｎ−Ｇ
ａＩｎＰ秩序構造形成層２６を成長させ、その後、ｎ−
ＧａＡｓキャップ層（電極コンタクト層）２７を形成す
る。次に、選択的エッチングにより、ｎ−ＧａＡｓコレ
クタ層２２、ｐ−ＧａＡｓベース層２３の表面を露出さ
せ、コレクタ電極２８、ベース電極２９、エミッタ電極
４０を形成すると、図５（ｂ）に示されるようなＨＢＴ
が得られる。このように、ｎ−ＧａＩｎＰ秩序構造形成
層２６が形成された状態にて降温しエッチングするよう
にすれば、ＧａＩｎＰ秩序構造形成層２６により降温時
にこの層より下への水素の侵入が抑制され、電子素子に
おける特性低下を抑制することができる。
【００２５】次に、第３の実施例として、図６、図７を
参照して多波長面発光レーザの製造方法について説明す
る。図６（ａ）に示すように、ＧａＡｓ基板３１上に、
ガスソースＭＢＥ法により、ｎ型ＡｌＡｓ層とｎ型Ｇａ
Ａｓ層の積層体である下部ブラッグ反射鏡層３２、ノン
ドープのＩｎＧａＡｓ活性層３２、波長調整層としての
ｐ−ＡｌＧａＡｓ中間層３４、ｐ−ＡｌＧａＡｓステッ
プバンチング発生層３５、ｐ−ＡｌＧａＡｓ秩序構造形
成層３６を成長させる。次に、図６（ｂ）に示すよう
に、所望の発振波長を実現するために、中間層３６を所
定の深さに選択的にエッチングする。続いて、図６
（ｃ）に示すように、ｐ型ＡｌＡｓ層とｐ型ＧａＡｓ層
の積層体である上部ブラッグ反射鏡層３７、ｐ−ＡｌＧ
ａＡｓステップバンチング発生層３８、ｐ−ＡｌＧａＡ
ｓ秩序構造形成層３９を成長させる。その後、図７に示
すように、秩序構造形成層３９、ステップバンチング発
生層３８、上部ブラッグ反射鏡層３７を選択的にエッチ
ングして、発光素子毎にポスト状の反射鏡を形成し、全
面を絶縁膜４１にて被覆した後、イオン注入により高抵
抗領域４０を形成する。最後に、絶縁膜４１に窓開けを
行ってｐ側電極４２を形成し、エッチングにより下部ブ
ラッグ反射鏡層３２の一部を露出させてｎ側電極４３を
形成する。
参照して多波長面発光レーザの製造方法について説明す
る。図６（ａ）に示すように、ＧａＡｓ基板３１上に、
ガスソースＭＢＥ法により、ｎ型ＡｌＡｓ層とｎ型Ｇａ
Ａｓ層の積層体である下部ブラッグ反射鏡層３２、ノン
ドープのＩｎＧａＡｓ活性層３２、波長調整層としての
ｐ−ＡｌＧａＡｓ中間層３４、ｐ−ＡｌＧａＡｓステッ
プバンチング発生層３５、ｐ−ＡｌＧａＡｓ秩序構造形
成層３６を成長させる。次に、図６（ｂ）に示すよう
に、所望の発振波長を実現するために、中間層３６を所
定の深さに選択的にエッチングする。続いて、図６
（ｃ）に示すように、ｐ型ＡｌＡｓ層とｐ型ＧａＡｓ層
の積層体である上部ブラッグ反射鏡層３７、ｐ−ＡｌＧ
ａＡｓステップバンチング発生層３８、ｐ−ＡｌＧａＡ
ｓ秩序構造形成層３９を成長させる。その後、図７に示
すように、秩序構造形成層３９、ステップバンチング発
生層３８、上部ブラッグ反射鏡層３７を選択的にエッチ
ングして、発光素子毎にポスト状の反射鏡を形成し、全
面を絶縁膜４１にて被覆した後、イオン注入により高抵
抗領域４０を形成する。最後に、絶縁膜４１に窓開けを
行ってｐ側電極４２を形成し、エッチングにより下部ブ
ラッグ反射鏡層３２の一部を露出させてｎ側電極４３を
形成する。
【００２６】以上、本発明を好ましい実施例について説
明したが、本発明は、これら実施例に限定されるもので
はなく、本発明の要旨を逸脱することのない範囲内にお
いて適宜の変更が可能なものである。例えば、上記の第
１の実施例は、通常のエピタキシャル成長による３回埋
め込みインデックスガイド型のエピタキシャル成長構造
について述べたが、その他の例として、２回成長構造の
場合も可能である。また、ＤＨ構造のクラッド層に挟ま
れた層として多重量子井戸構造を用いた例を示したが、
クラッド層に挟まれた層は、単層、単一量子井戸層、発
光素子特性を向上するために光ガイド層などを設けた場
合でもよく、これらについても、同様の効果が得られ
る。
明したが、本発明は、これら実施例に限定されるもので
はなく、本発明の要旨を逸脱することのない範囲内にお
いて適宜の変更が可能なものである。例えば、上記の第
１の実施例は、通常のエピタキシャル成長による３回埋
め込みインデックスガイド型のエピタキシャル成長構造
について述べたが、その他の例として、２回成長構造の
場合も可能である。また、ＤＨ構造のクラッド層に挟ま
れた層として多重量子井戸構造を用いた例を示したが、
クラッド層に挟まれた層は、単層、単一量子井戸層、発
光素子特性を向上するために光ガイド層などを設けた場
合でもよく、これらについても、同様の効果が得られ
る。
【００２７】成長基板面方位についても、（００１）面
を始め、種々の（１１ｎ）Ａ面、（１１ｎ）Ｂ面（ｎは
任意の整数）を用いた場合についても同様の効果が得ら
れる。不純物原子の結晶中への取り込まれ量は、成長温
度やＶ／III比により元素種で差があるが、キャリアの
活性化率に大きな差がでる程ではない。また、ドーピン
グする不純物元素種に関係なく同様の効果が得られる。
さらに、本発明は、結晶成長方法として、ＭＯＶＰＥ法
やガスソースＭＢＥ法ばかりでなくハイドライド気相成
長法を用いても同様の効果が得られる。また、エピタキ
シャル層として同じIII−Ｖ族結晶であるＧａＮ系混晶
に、ＩｎＧａＮ秩序構造形成層を用いた場合について
も、同様の効果が得られる。また、コンタクト層を３元
のIII−Ｖ族結晶で構成する場合にはコンタクト層上に
水素進入防止層を形成することもできる。
を始め、種々の（１１ｎ）Ａ面、（１１ｎ）Ｂ面（ｎは
任意の整数）を用いた場合についても同様の効果が得ら
れる。不純物原子の結晶中への取り込まれ量は、成長温
度やＶ／III比により元素種で差があるが、キャリアの
活性化率に大きな差がでる程ではない。また、ドーピン
グする不純物元素種に関係なく同様の効果が得られる。
さらに、本発明は、結晶成長方法として、ＭＯＶＰＥ法
やガスソースＭＢＥ法ばかりでなくハイドライド気相成
長法を用いても同様の効果が得られる。また、エピタキ
シャル層として同じIII−Ｖ族結晶であるＧａＮ系混晶
に、ＩｎＧａＮ秩序構造形成層を用いた場合について
も、同様の効果が得られる。また、コンタクト層を３元
のIII−Ｖ族結晶で構成する場合にはコンタクト層上に
水素進入防止層を形成することもできる。
【００２８】
【発明の効果】以上説明したように、本発明は、秩序構
造をもつ水素侵入防止層をコンタクト層の基板側手前な
どに挿入するものであるので、この水素侵入防止層より
下の層への水素の侵入が抑制され、素子結晶中のキャリ
アの活性化率の向上を図ることができ、素子の安定動
作、低駆動電力化、特性の向上を実現することができ
る。その結果、素子高信頼化や高歩留まり化が達成でき
るとともに余分な熱プロセスが不要になる。
造をもつ水素侵入防止層をコンタクト層の基板側手前な
どに挿入するものであるので、この水素侵入防止層より
下の層への水素の侵入が抑制され、素子結晶中のキャリ
アの活性化率の向上を図ることができ、素子の安定動
作、低駆動電力化、特性の向上を実現することができ
る。その結果、素子高信頼化や高歩留まり化が達成でき
るとともに余分な熱プロセスが不要になる。
【図１】 本発明の第１の実施例による製造工程を示す
断面図。
断面図。
【図２】 本発明の第１の実施例による製造工程を示す
断面図。
断面図。
【図３】 本発明によるステップバンチング発生層の表
面断面の模式図。
面断面の模式図。
【図４】 本発明による化合物半導体素子中の水素濃度
分布図。
分布図。
【図５】 本発明の第２の実施例の断面図。
【図６】 本発明の第３の実施例の製造工程を示す工程
順の断面図。
順の断面図。
【図７】 本発明の第３の実施例の断面図。
【図８】 III−Ｖ族混晶半導体の結晶構造の説明図。
１ ｎ−ＧａＡｓ基板 １ａ （１１５）Ａ面 ２ ｎ−ＧａＡｓバッファ層 ３ ｎ−ＡｌＧａＩｎＰクラッド層 ４ 多重量子井戸構造活性層 ５ ｐ−ＡｌＧａＩｎＰクラッド層 ６ ｐ−ＧａＩｎＰステップバンチング発生層 ７ ｐ−ＧａＩｎＰ秩序構造形成層 ８ ｎ−ＧａＡｓ電流ブロック層 ９ ｎ−ＧａＩｎＰステップバンチング発生層 １０ ｎ−ＧａＩｎＰ秩序構造形成層 １１ ｐ−ＧａＡｓ電極コンタクト層 ２０ ＧａＡｓ基板 ２１ アンドープＧａＡｓバッファ層 ２２ ｎ−ＧａＡｓコレクタ層 ２３ ｐ−ＧａＡｓベース層 ２４ ｎ−ＧａＩｎＰエミッタ層 ２５ ｎ−ＧａＩｎＰステップバンチング層 ２６ ｎ−ＧａＩｎＰ秩序構造形成層 ２７ ｎ−ＧａＡｓキャップ層（電極コンタクト層） ２８ コレクタ電極 ２９ ベース電極 ３０ エミッタ電極 ３１ ＧａＡｓ基板 ３２ 下部ブラッグ反射鏡層 ３３ ＩｎＧａＡｓ活性層 ３４ ｐ−ＡｌＧａＡｓ中間層 ３５、３８ ｐ−ＡｌＧａＡｓステップバンチング発生
層 ３６、３９ ｐ−ＡｌＧａＡｓ秩序構造形成層 ３７ 上部ブラッグ反射鏡層 ４０ 高抵抗領域 ４１ 絶縁膜 ４２ ｐ側電極 ４３ ｎ側電極 ５１、５１ａ〜５１ｍ III族原子 ５２、５２ａ Ｖ族原子 ６１ ステップバンチング ６１ａ （００１）微傾斜面 ６１ｂ 傾斜角の大きな面
層 ３６、３９ ｐ−ＡｌＧａＡｓ秩序構造形成層 ３７ 上部ブラッグ反射鏡層 ４０ 高抵抗領域 ４１ 絶縁膜 ４２ ｐ側電極 ４３ ｎ側電極 ５１、５１ａ〜５１ｍ III族原子 ５２、５２ａ Ｖ族原子 ６１ ステップバンチング ６１ａ （００１）微傾斜面 ６１ｂ 傾斜角の大きな面
Claims (18)
- 【請求項１】 III−Ｖ族半導体基板上にエピタキシャ
ル成長された活性層を含む複数のIII−Ｖ族化合物半導
体層を有する化合物半導体素子において、前記活性層と
その上層の電極との間にIII族副格子上あるいはＶ族副
格子上に秩序構造の形成された３元以上の混晶半導体エ
ピタキシャル層からなる水素侵入防止層を有することを
特徴とする化合物半導体素子。 - 【請求項２】 前記化合物半導体素子が光素子であるこ
とを特徴とする請求項１に記載の化合物半導体素子。 - 【請求項３】 前記複数のIII−Ｖ族化合物半導体層が
前記活性層を挟む第１クラッド層と第２クラッド層とを
含むことを特徴とする請求項２に記載の化合物半導体素
子。 - 【請求項４】 前記複数のIII−Ｖ族化合物半導体層が
が形成される基板面が（１１ｎsub）基板面（１≦ｎsub
≦１５）である請求項１〜３の何れかに記載の化合物半
導体素子。 - 【請求項５】 前記III−Ｖ族半導体基板がｎ型あるい
はｐ型のＧａＡｓ基板である請求項１〜４の何れかに記
載の化合物半導体素子。 - 【請求項６】 前記第１クラッド層がｎ型あるいはｐ型
の（Ａｌx1Ｇａ1-x1）y1Ｉｎ1-y1Ｐ層（０＜ｘ１，ｙ１
≦１）であり、かつ前記水素侵入防止層がIII族副格子
上に秩序構造の形成された（Ａｌx14Ｇａ1-x14）y14Ｉ
ｎ1-y14Ｐ層（０≦ｘ１４≦１，０＜ｙ１４＜１）であ
る請求項３〜５の何れかに記載の化合物半導体素子。 - 【請求項７】 前記活性層が｛（Ａｌx11Ｇａ1-x11）
y11Ｉｎ1-y11Ｐ量子井戸層／（Ａｌx12Ｇａ1-x12）y12
Ｉｎ1-y12Ｐ障壁層｝×ｎ1w（０≦ｘ１１,ｘ１２≦１，
０＜ｙ１１，ｙ１２＜１）（ｎ1w；正の整数）の単一あ
るいは多重量子井戸構造層であり、かつ前記第２クラッ
ド層がｐ型あるいはｎ型の（Ａｌx13Ｇａ1-x13）y13Ｉ
ｎ1-y13Ｐ層（０＜ｘ１３≦１，０＜ｙ１３＜１）層で
あることを特徴とする請求項６に記載の化合物半導体素
子。 - 【請求項８】 前記第２クラッド層と前記水素侵入防止
層との間に（Ａｌx1 5Ｇａ1-x15）y15Ｉｎ1-y15Ｐステッ
プバンチング発生層（０≦ｘ１５≦１，０＜ｙ１５＜
１）を有する請求項３〜７の何れかに記載の化合物半導
体素子。 - 【請求項９】 前記第１クラッド層がｎ型あるいはｐ型
のＡｌx21Ｇａ1-x21Ａｓ（０＜ｘ２１≦１）層であり、
前記水素侵入防止層がIII族副格子上に秩序構造の形成
された（Ａｌx24Ｇａ1-x24）y24Ｉｎ1-y24Ｐ層（０≦ｘ
２４≦１，０＜ｙ２４＜１）または（Ａｌx24'Ｇａ
1-x24'）y24'Ｉｎ1-y24'Ａｓ層（０≦ｘ２４'，０＜ｙ
２４' ＜１）である請求項３〜５の何れかに記載の化合
物半導体素子。 - 【請求項１０】 前記III−Ｖ族半導体基板がｎ型ある
いはｐ型のＩｎＰ基板であることを特徴とする請求項１
〜４何れかに記載の化合物半導体素子。 - 【請求項１１】 前記第１クラッド層がｎ型あるいはｐ
型のＩｎx31Ｇａ1-x 31Ａｓy31Ｐ1-y31（０≦ｘ３１，ｙ
３１≦１）であり、かつ前記水素侵入防止層がIII族副
格子上あるいはＶ族副格子上に秩序構造の形成されたＩ
ｎx34Ｇａ1-x3 4Ａｓy34Ｐ1-y34（０≦ｘ３４，ｙ３４≦
１）またはIII族副格子上に秩序構造の形成された（Ａ
ｌx34'Ｇａ1-x34'）y34'Ｉｎ1-y34'Ａｓ層（０≦ｘ３
４'，ｙ３４'≦１）であることを特徴とする請求項１０
に記載の化合物半導体素子。 - 【請求項１２】 前記第１クラッド層がｎ型あるいはｐ
型の（Ａｌx41Ｇａ1 -x41）y41Ｉｎ1-y41Ａｓ層（０≦ｘ
４１≦１，０＜ｙ４１＜１）であり、前記水素侵入防止
層がIII族副格子上あるいはＶ族副格子上に秩序構造の
形成されたＩｎx44Ｇａ1-x44Ａｓy44Ｐ1-y44層（０≦ｘ
４４，ｙ４４≦１）またはIII族副格子上に秩序構造の
形成された（Ａｌx44'Ｇａ1-x44'）y44'Ｉｎ1-y44'Ａｓ
層（０≦ｘ４４' ≦１，０＜ｙ４４' ＜１）であること
を特徴とする請求項１０に記載の化合物半導体素子。 - 【請求項１３】 前記化合物半導体素子が電子素子であ
って、前記III−Ｖ族半導体基板がＧａＡｓ基板あるい
はＩｎＰ基板であり、かつ前記水素侵入防止層がIII族
副格子上に秩序構造の形成された（Ａｌx54'Ｇ
ａ1-x54'）y54'Ｉｎ1-y 54'Ｐ層（０≦ｘ５４' ≦１，０
＜ｙ５４' ＜１）またはIII族副格子上あるいはＶ族副
格子上に秩序構造の形成されたＩｎx54 "Ｇａ1-x54 "Ａｓ
y54 "Ｐ1-y54 "層（０≦ｘ５４"，ｙ５４"≦１）またはII
I族副格子上に秩序構造の形成された（Ａｌx54'''Ｇａ
1-x54'''）y54'''Ｉｎ1-y54'''Ａｓ層（０≦ｘ５４'''
≦１，０＜ｙ５４''' ＜１）であることを特徴とする請
求項１に記載の化合物半導体素子。 - 【請求項１４】 （１）III−Ｖ族半導体基板上に、エ
ピタキシャル成長により複数のIII−Ｖ族半導体層を形
成する工程と、 （２）III−Ｖ族半導体層上にIII族副格子上あるいはＶ
族副格子上に秩序構造の形成された３元以上の混晶III
−Ｖ族半導体をエピタキシャル成長させて水素侵入防止
層を形成する工程と、を有することを特徴とする化合物
半導体素子の製造方法。 - 【請求項１５】 前記第（１）の工程の後、前記第
（２）の工程に先立って、前記複数のIII−Ｖ族半導体
層上にステップバンチングを生じさせる条件でIII−Ｖ
族半導体をエピタキシャル成長させてステップバンチン
グ発生層を形成する工程が付加されることを特徴とする
請求項１４に記載の化合物半導体素子の製造方法。 - 【請求項１６】 前記第（２）の工程の後、前記水素侵
入防止層の成長炉内において他の半導体層を形成するこ
となく降温が行われることを特徴とする請求項１４また
は１５に記載の化合物半導体素子の製造方法。 - 【請求項１７】 前記第（２）の工程の後、前記水素侵
入防止層の成長炉内において引き続き他のIII−Ｖ族半
導体層の結晶成長が行われることを特徴とする請求項１
４または１５に記載の化合物半導体素子の製造方法。 - 【請求項１８】 エピタキシャル成長が、有機金属気相
エピタキシャル成長法あるいはガスソース分子線エピタ
キシャル成長法あるいはハイドライド気相成長法の何れ
かで行われることを特徴とする請求項１４〜１７の何れ
かに記載の化合物半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000157574A JP2001339120A (ja) | 2000-05-29 | 2000-05-29 | 化合物半導体素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000157574A JP2001339120A (ja) | 2000-05-29 | 2000-05-29 | 化合物半導体素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001339120A true JP2001339120A (ja) | 2001-12-07 |
Family
ID=18662185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000157574A Pending JP2001339120A (ja) | 2000-05-29 | 2000-05-29 | 化合物半導体素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001339120A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008118038A (ja) * | 2006-11-07 | 2008-05-22 | Hitachi Cable Ltd | 発光素子用エピタキシャルウェハ及びその製造方法並びに発光素子 |
| JP2016046334A (ja) * | 2014-08-21 | 2016-04-04 | 日本電信電話株式会社 | 量子細線構造 |
| CN111063750A (zh) * | 2019-12-10 | 2020-04-24 | 广东省半导体产业技术研究院 | 一种紫外光电器件及其制备方法 |
-
2000
- 2000-05-29 JP JP2000157574A patent/JP2001339120A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008118038A (ja) * | 2006-11-07 | 2008-05-22 | Hitachi Cable Ltd | 発光素子用エピタキシャルウェハ及びその製造方法並びに発光素子 |
| JP2016046334A (ja) * | 2014-08-21 | 2016-04-04 | 日本電信電話株式会社 | 量子細線構造 |
| CN111063750A (zh) * | 2019-12-10 | 2020-04-24 | 广东省半导体产业技术研究院 | 一种紫外光电器件及其制备方法 |
| CN111063750B (zh) * | 2019-12-10 | 2021-07-27 | 广东省半导体产业技术研究院 | 一种紫外光电器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4246242B2 (ja) | 半導体発光素子 | |
| US7554127B2 (en) | Semiconductor light-emitting element and method of manufacturing the same | |
| US20020008242A1 (en) | Light emitting device | |
| US20080054277A1 (en) | Semiconductor laser device | |
| US20030015724A1 (en) | Nitride semiconductor device | |
| WO2002084831A1 (en) | Gallium nitride compound semiconductor element | |
| JPWO2005034301A1 (ja) | 窒化物半導体素子およびその製造方法 | |
| US6486491B1 (en) | Semiconductor device | |
| US20080247433A1 (en) | Nitride semiconductor lasers and its manufacturing method | |
| WO2006044124A1 (en) | Method and structure for deep well structures for long wavelength active regions | |
| JP2004134772A (ja) | 窒化物系半導体発光素子 | |
| US7564076B2 (en) | Semiconductor device and manufacturing method therefor | |
| JP2009038408A (ja) | 半導体発光素子 | |
| JP2956623B2 (ja) | 自励発振型半導体レーザ素子 | |
| JP2001339120A (ja) | 化合物半導体素子およびその製造方法 | |
| JP3889910B2 (ja) | 半導体発光装置およびその製造方法 | |
| JP4204166B2 (ja) | 半導体素子の製造方法および該製造方法により製造した半導体素子ならびに該半導体素子を用いた光学システム | |
| JP2001203423A (ja) | 半導体発光装置 | |
| JP2001185809A (ja) | 半導体光デバイス装置及びその製造方法 | |
| JP3723129B2 (ja) | 半導体レーザ装置 | |
| JP2011114017A (ja) | 窒化物半導体装置の製造方法 | |
| JP4193245B2 (ja) | 化合物半導体素子 | |
| JPH08102567A (ja) | Ｂｅドーピング方法，エピタキシャル成長方法，半導体光素子の製造方法，及び半導体光素子 | |
| JP5375983B2 (ja) | 半導体装置の製造方法 | |
| JP4068535B2 (ja) | 半導体レーザ素子、光半導体素子およびその製造方法 |