JP2001333393A - Horizontal deflection circuit and television receiver - Google Patents
Horizontal deflection circuit and television receiverInfo
- Publication number
- JP2001333393A JP2001333393A JP2000151021A JP2000151021A JP2001333393A JP 2001333393 A JP2001333393 A JP 2001333393A JP 2000151021 A JP2000151021 A JP 2000151021A JP 2000151021 A JP2000151021 A JP 2000151021A JP 2001333393 A JP2001333393 A JP 2001333393A
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- video signal
- signal
- horizontal scanning
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Systems (AREA)
- Details Of Television Scanning (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、水平偏向回路およ
びそれを備えたテレビジョン受像機に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a horizontal deflection circuit and a television receiver having the same.
【0002】[0002]
【従来の技術】近年、テレビジョン受像機においては、
大画面化の傾向にある。また、画質の向上を目的として
1画面の水平走査線数が増加する傾向にある。さらに、
テレビジョン受像機は、ハイビジョン信号等のように高
い水平走査周波数を持つ映像信号を表示できることも要
求される。2. Description of the Related Art In recent years, in television receivers,
There is a tendency for larger screens. In addition, the number of horizontal scanning lines on one screen tends to increase for the purpose of improving image quality. further,
A television receiver is also required to be able to display a video signal having a high horizontal scanning frequency, such as a high-vision signal.
【0003】テレビジョン受像機のCRT(陰極線管)
には電子ビームを偏向するために水平偏向ヨークおよび
垂直偏向ヨークが設けられ、電子ビームを水平走査する
ために水平偏向回路により水平偏向ヨークに水平偏向電
流が供給され、電子ビームを垂直走査するために垂直偏
向回路により垂直偏向コイルに垂直偏向電流が供給され
る。A CRT (cathode ray tube) for a television receiver
Is provided with a horizontal deflection yoke and a vertical deflection yoke to deflect the electron beam, a horizontal deflection circuit is supplied with a horizontal deflection current by a horizontal deflection circuit to scan the electron beam horizontally, and the electron beam is vertically scanned. The vertical deflection circuit supplies a vertical deflection current to the vertical deflection coil.
【0004】上記の大画面化および水平走査線数の増加
に伴って消費電力が増大するため、低消費電力化が求め
られている。特に、水平偏向回路においては、消費電力
が大きいため、水平偏向回路の低消費電力化を図ること
が必要となる。Since the power consumption increases with the increase in the screen size and the number of horizontal scanning lines, lower power consumption is demanded. In particular, since the power consumption of the horizontal deflection circuit is large, it is necessary to reduce the power consumption of the horizontal deflection circuit.
【0005】[0005]
【発明が解決しようとする課題】水平偏向回路では、消
費電力の大部分を水平偏向電流のスイッチングロスが占
めているので、水平偏向回路の消費電力を低減するため
には、水平偏向回路の電源電圧を高くして水平偏向電流
を小さくすることが考えられる。In the horizontal deflection circuit, since the switching power of the horizontal deflection current occupies most of the power consumption, the power consumption of the horizontal deflection circuit is required to reduce the power consumption of the horizontal deflection circuit. It is conceivable to increase the voltage to reduce the horizontal deflection current.
【0006】水平偏向回路は、水平偏向ヨークに水平偏
向電流を供給するためのトランジスタ(以下、水平出力
トランジスタと呼ぶ)を有する。水平出力トランジスタ
のスイッチング時には、水平帰線消去期間にコレクタに
大きなパルス電圧が発生する。このパルス電圧は水平出
力トランジスタのコレクタ・エミッタ間に印加されるの
で、水平出力トランジスタのコレクタ・エミッタ間の耐
圧をパルス電圧のピーク値よりも高くする必要がある。The horizontal deflection circuit has a transistor (hereinafter, referred to as a horizontal output transistor) for supplying a horizontal deflection current to a horizontal deflection yoke. At the time of switching of the horizontal output transistor, a large pulse voltage is generated at the collector during the horizontal blanking period. Since this pulse voltage is applied between the collector and the emitter of the horizontal output transistor, it is necessary to make the breakdown voltage between the collector and the emitter of the horizontal output transistor higher than the peak value of the pulse voltage.
【0007】そのため、水平偏向電流を低減するために
水平偏向回路の電源電圧を高くすると、水平出力トラン
ジスタのコレクタに発生するパルス電圧が高くなる。し
たがって、水平出力トランジスタの耐圧を高くする必要
が生じ、コストが上昇する。Therefore, when the power supply voltage of the horizontal deflection circuit is increased to reduce the horizontal deflection current, the pulse voltage generated at the collector of the horizontal output transistor increases. Therefore, it is necessary to increase the breakdown voltage of the horizontal output transistor, and the cost increases.
【0008】そこで、水平出力トランジスタの耐圧を高
くすることなく、水平偏向回路の消費電力を低減するこ
とが望まれる。Therefore, it is desired to reduce the power consumption of the horizontal deflection circuit without increasing the breakdown voltage of the horizontal output transistor.
【0009】本発明の目的は、水平偏向コイルに水平偏
向電流を供給する水平偏向電流供給手段の耐圧を高くす
ることなく低消費電力化が図られた水平偏向回路および
それを備えたテレビジョン受像機を提供することであ
る。SUMMARY OF THE INVENTION It is an object of the present invention to provide a horizontal deflection circuit which achieves low power consumption without increasing the withstand voltage of a horizontal deflection current supply means for supplying a horizontal deflection current to a horizontal deflection coil, and a television receiver having the same. Is to provide a machine.
【0010】[0010]
【課題を解決するための手段】(1)第1の発明 第1の発明に係る水平偏向回路は、映像信号を入力する
入力手段と、入力手段により入力された映像信号におい
て垂直走査期間の有効映像領域の水平走査線のうち画面
に表示されない所定数の水平走査線を削除し、削除した
水平走査線に相当する時間を他の水平走査線の水平帰線
消去期間に割り当てることにより、各水平走査線の水平
帰線消去期間を延長する映像信号変換手段と、映像信号
変換手段により延長された各水平帰線消去期間で電子ビ
ームの帰線を行わせるように水平偏向コイルに水平偏向
電流を供給する水平偏向電流供給手段とを備えたもので
ある。Means for Solving the Problems (1) First invention A horizontal deflection circuit according to a first invention has an input means for inputting a video signal, and a validity of a vertical scanning period in the video signal input by the input means. By deleting a predetermined number of horizontal scanning lines that are not displayed on the screen among the horizontal scanning lines in the video area and allocating a time corresponding to the deleted horizontal scanning line to a horizontal blanking period of another horizontal scanning line, each horizontal scanning line is deleted. A video signal converting means for extending the horizontal blanking period of the scanning line, and a horizontal deflection current is supplied to the horizontal deflection coil so that the electron beam is retraced in each horizontal blanking period extended by the video signal converting means. And a horizontal deflection current supply means for supplying.
【0011】本発明に係る水平偏向回路においては、映
像信号変換手段により、有効映像領域の水平走査線のう
ち画面に表示されない所定数の水平走査線が削除され、
削除された水平走査線に相当する時間が他の水平走査線
の水平帰線消去期間に割り当てられることにより、各水
平走査線の水平帰線消去期間が延長されるので、水平帰
線消去期間において水平偏向コイルに発生するパルス電
圧のパルス幅が伸張される。それにより、水平偏向コイ
ルに発生するパルス電圧の高さを上昇させることなく、
電源電圧を高くすることが可能となる。すなわち、水平
偏向コイルに水平偏向電流を供給する水平偏向電流供給
手段の耐圧が同じであれば、より高い電源電圧を用いる
ことができる。したがって、水平偏向電流供給手段の耐
圧を高くすることなく、電源電圧を高くして水平偏向電
流を小さくすることができ、画面の映像を損うことな
く、水平偏向回路の消費電力を低減することができる。In the horizontal deflection circuit according to the present invention, a predetermined number of horizontal scanning lines which are not displayed on the screen among the horizontal scanning lines in the effective image area are deleted by the video signal converting means.
Since the time corresponding to the deleted horizontal scanning line is allocated to the horizontal blanking period of another horizontal scanning line, the horizontal blanking period of each horizontal scanning line is extended. The pulse width of the pulse voltage generated in the horizontal deflection coil is extended. Thereby, without increasing the height of the pulse voltage generated in the horizontal deflection coil,
The power supply voltage can be increased. In other words, if the withstand voltage of the horizontal deflection current supply means for supplying the horizontal deflection current to the horizontal deflection coil is the same, a higher power supply voltage can be used. Therefore, the power supply voltage can be increased and the horizontal deflection current can be reduced without increasing the breakdown voltage of the horizontal deflection current supply means, and the power consumption of the horizontal deflection circuit can be reduced without damaging the image on the screen. Can be.
【0012】(2)第2の発明 第2の発明に係る水平偏向回路は、第1の発明に係る水
平偏向回路の構成において、入力手段は、アナログデジ
タル変換してデジタル信号を出力するアナログデジタル
変換手段を含み、映像信号変換手段は、アナログデジタ
ル変換手段から出力されたデジタル信号を記憶する記憶
手段と、記憶手段に対するデジタル信号の書き込みおよ
び読み出しを制御することにより、有効映像領域の水平
走査線のうち画面に表示されない所定数の水平走査線を
削除するとともに各水平走査線の水平帰線消去期間を延
長する制御手段と、記憶手段から読み出されたデジタル
信号をデジタルアナログ変換してアナログ信号を出力す
るデジタルアナログ変換手段とを含むものである。(2) Second invention In the horizontal deflection circuit according to the second invention, in the configuration of the horizontal deflection circuit according to the first invention, the input means performs analog-to-digital conversion and outputs a digital signal. A video signal converting means, the video signal converting means storing a digital signal output from the analog-to-digital converting means, and controlling the writing and reading of the digital signal to and from the storing means, thereby forming a horizontal scanning line in the effective video area. Control means for deleting a predetermined number of horizontal scanning lines which are not displayed on the screen and extending a horizontal blanking period of each horizontal scanning line, and converting the digital signal read from the storage means from digital to analog to analog signal And digital-to-analog conversion means for outputting
【0013】この場合、制御手段により記憶手段に対す
るデジタル信号の書き込みおよび読み出しを制御すると
いう簡単な機能によって有効映像領域の水平走査線のう
ち画面に表示されない所定数の水平走査線の削除および
各水平走査線の水平帰線消去期間の延長を行うことがで
きるので、水平偏向回路の構成が複雑化しない。In this case, a simple function of controlling the writing and reading of digital signals to and from the storage means by the control means eliminates a predetermined number of horizontal scanning lines which are not displayed on the screen among the horizontal scanning lines in the effective image area, and controls each horizontal scanning line. Since the horizontal blanking period of the scanning line can be extended, the configuration of the horizontal deflection circuit is not complicated.
【0014】(3)第3の発明 第3の発明に係る水平偏向回路は、第1または第2の発
明に係る水平偏向回路の構成において、所定数の水平走
査線は有効映像領域の開始部分の水平走査線または有効
映像領域の終了部分の水平走査線であるものである。(3) Third invention A horizontal deflection circuit according to a third invention is the horizontal deflection circuit according to the first or second invention, wherein a predetermined number of horizontal scanning lines are arranged at a start portion of an effective image area. Or the horizontal scanning line at the end of the effective image area.
【0015】この場合、画面の上端の外側の水平走査線
または画面の下端の外側の水平走査線が削除される。し
たがって、画面上の映像に影響を与えることなく有効映
像領域の水平走査線を削除することができる。In this case, horizontal scanning lines outside the upper end of the screen or horizontal scanning lines outside the lower end of the screen are deleted. Therefore, the horizontal scanning lines in the effective image area can be deleted without affecting the image on the screen.
【0016】(4)第4の発明 第4の発明に係るテレビジョン受像機は、映像信号を入
力する入力手段と、入力手段により入力された映像信号
において垂直走査期間の有効映像領域の水平走査線のう
ち画面に表示されない所定数の水平走査線を削除し、削
除した水平走査線に相当する時間を他の水平走査線の水
平帰線消去期間に割り当てることにより、各水平走査線
の水平帰線消去期間を延長する映像信号変換手段と、映
像信号変換手段により出力された映像信号から映像情
報、水平同期信号および垂直同期信号を抽出する映像信
号処理手段と、水平偏向コイルおよび垂直偏向コイルを
有し、水平偏向コイルおよび垂直偏向コイルにより電子
ビームを走査して映像信号処理手段から出力された映像
情報に応じて画像の表示を行う陰極線管と、映像信号処
理手段から出力された水平同期信号に同期して水平偏向
電流を陰極線管の水平偏向コイルに供給する水平偏向電
流供給手段と、映像信号処理手段から出力された水平同
期信号および垂直同期信号に同期して垂直偏向電流を陰
極線管の垂直偏向コイルに供給する垂直偏向電流供給手
段とを備えたものである。(4) Fourth Invention A television receiver according to a fourth invention is an input means for inputting a video signal, and horizontal scanning of an effective video area in a vertical scanning period in the video signal input by the input means. By deleting a predetermined number of horizontal scanning lines that are not displayed on the screen from the lines and allocating a time corresponding to the deleted horizontal scanning line to a horizontal blanking period of another horizontal scanning line, the horizontal scanning line of each horizontal scanning line is deleted. Video signal converting means for extending the line erasing period, video signal processing means for extracting video information, a horizontal synchronizing signal and a vertical synchronizing signal from the video signal output by the video signal converting means, and a horizontal deflection coil and a vertical deflection coil. A cathode ray tube having a horizontal deflection coil and a vertical deflection coil to scan an electron beam and display an image according to video information output from the video signal processing means; Horizontal deflection current supply means for supplying a horizontal deflection current to a horizontal deflection coil of a cathode ray tube in synchronization with the horizontal synchronization signal output from the video signal processing means; and horizontal and vertical synchronization signals output from the video signal processing means Vertical deflection current supply means for supplying a vertical deflection current to a vertical deflection coil of a cathode ray tube in synchronization with the vertical deflection current.
【0017】本発明に係るテレビジョン受像機において
は、映像信号変換手段により、垂直走査期間の有効映像
領域の水平走査線のうち画面に表示されない所定数の水
平走査線が削除され、削除された水平走査線に相当する
時間が他の水平走査線の水平帰線消去期間に割り当てら
れることにより、各水平走査線の水平帰線消去期間が延
長されるので、水平帰線消去期間において水平偏向コイ
ルに発生するパルス電圧のパルス幅が伸長される。それ
により、水平偏向コイルに発生するパルス電圧の高さを
上昇させることなく、電源電圧を高くすることが可能と
なる。すなわち、水平偏向コイルに水平偏向電流を供給
する水平偏向電流供給手段の耐圧が同じであれば、より
高い電源電圧を用いることができる。したがって、画面
の映像を損うことなく、かつ水平偏向電流供給手段の耐
圧を高くすることなく、電源電圧を高くして水平偏向電
流供給手段の消費電力を小さくすることができる。In the television receiver according to the present invention, a predetermined number of horizontal scanning lines which are not displayed on the screen among the horizontal scanning lines in the effective video area in the vertical scanning period are deleted by the video signal conversion means, and are deleted. The time corresponding to the horizontal scanning line is allocated to the horizontal blanking period of another horizontal scanning line, so that the horizontal blanking period of each horizontal scanning line is extended. , The pulse width of the pulse voltage generated is extended. Thus, the power supply voltage can be increased without increasing the height of the pulse voltage generated in the horizontal deflection coil. In other words, if the withstand voltage of the horizontal deflection current supply means for supplying the horizontal deflection current to the horizontal deflection coil is the same, a higher power supply voltage can be used. Therefore, it is possible to increase the power supply voltage and reduce the power consumption of the horizontal deflection current supply unit without damaging the image on the screen and without increasing the withstand voltage of the horizontal deflection current supply unit.
【0018】[0018]
【発明の実施の形態】以下、本発明の一実施の形態につ
いて図1〜図7を用いて説明する。図1は本発明の一実
施の形態によるテレビジョン受像機の構成を示すブロッ
ク図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to FIGS. FIG. 1 is a block diagram showing a configuration of a television receiver according to one embodiment of the present invention.
【0019】図1のテレビジョン受像機は、映像信号処
理回路1、色信号再生回路2、同期信号分離回路3、陰
極線管(CRT)4、水平偏向回路5、高圧出力回路6
および垂直偏向回路7を含む。陰極線管4には、水平偏
向ヨークLHおよび垂直偏向ヨークLVが取り付けられ
ている。The television receiver shown in FIG. 1 has a video signal processing circuit 1, a color signal reproducing circuit 2, a synchronizing signal separating circuit 3, a cathode ray tube (CRT) 4, a horizontal deflection circuit 5, and a high voltage output circuit 6.
And a vertical deflection circuit 7. The cathode ray tube 4 is provided with a horizontal deflection yoke LH and a vertical deflection yoke LV.
【0020】映像信号処理回路1は、後述する水平偏向
回路5から供給された映像信号TVS2から輝度信号お
よび色差信号を分離して出力するとともに映像信号TV
S2を同期信号分離回路3に与える。色信号再生回路2
は、映像信号処理回路1から出力された輝度信号および
色差信号から色信号を再生し、陰極線管4に表示信号C
として与える。同期信号分離回路3は、映像信号処理回
路1から与えられた映像信号TVS2から水平同期信号
SH2および垂直同期信号SV2を抽出する。The video signal processing circuit 1 separates and outputs a luminance signal and a color difference signal from a video signal TVS2 supplied from a horizontal deflection circuit 5, which will be described later, and outputs the video signal TV.
S2 is given to the synchronization signal separation circuit 3. Color signal reproduction circuit 2
Reproduces a color signal from the luminance signal and the color difference signal output from the video signal processing circuit 1, and outputs the display signal C to the cathode ray tube 4.
Give as. The synchronization signal separation circuit 3 extracts a horizontal synchronization signal SH2 and a vertical synchronization signal SV2 from the video signal TVS2 provided from the video signal processing circuit 1.
【0021】水平偏向回路5は、入力される映像信号T
VS1を映像信号TVS2に変換する映像信号変換部5
Aと、同期信号分離回路3から出力された水平同期信号
SH2に同期して鋸歯状の水平偏向電流IH を水平偏向
ヨークLHに供給する出力部5Bとを備える。映像信号
変換部5Aおよび出力部5Bの構成および動作について
は後述する。The horizontal deflection circuit 5 receives the input video signal T
Video signal converter 5 for converting VS1 to video signal TVS2
A and an output section 5B for supplying a sawtooth-like horizontal deflection current IH to the horizontal deflection yoke LH in synchronization with the horizontal synchronization signal SH2 output from the synchronization signal separation circuit 3. The configurations and operations of the video signal conversion unit 5A and the output unit 5B will be described later.
【0022】高圧出力回路6は、高圧ドライブ回路、フ
ライバックトランス、ダイナミックオートフォーカス制
御回路およびダイナミックオートフォーカス出力回路を
含み、フォーカス制御等のために陰極線管4に高電圧を
出力する。The high voltage output circuit 6 includes a high voltage drive circuit, a flyback transformer, a dynamic autofocus control circuit and a dynamic autofocus output circuit, and outputs a high voltage to the cathode ray tube 4 for focus control and the like.
【0023】垂直偏向回路7は、垂直出力回路を含み、
同期信号分離回路3から出力された水平同期信号SH2
および垂直同期信号SV2に同期して陰極線管4におい
て電子ビームを垂直方向に偏向するために鋸歯状の垂直
偏向電流IV を垂直偏向ヨークLVに供給する。The vertical deflection circuit 7 includes a vertical output circuit,
The horizontal synchronization signal SH2 output from the synchronization signal separation circuit 3.
In addition, in order to deflect the electron beam in the cathode ray tube 4 in the vertical direction in synchronization with the vertical synchronization signal SV2, a sawtooth vertical deflection current IV is supplied to the vertical deflection yoke LV.
【0024】本実施の形態においては、映像信号変換部
5Aが入力手段および映像信号変換手段に相当し、出力
部5Bが水平偏向電流供給手段に相当し、水平偏向ヨー
クLHが水平偏向コイルに相当する。また、映像信号処
理回路1、色信号再生回路2および同期信号分離回路3
が映像信号処理手段を構成し、垂直偏向回路7が垂直偏
向電流供給手段に相当し、垂直偏向ヨークLVが垂直偏
向コイルに相当する。In the present embodiment, the video signal conversion section 5A corresponds to the input means and the video signal conversion means, the output section 5B corresponds to the horizontal deflection current supply means, and the horizontal deflection yoke LH corresponds to the horizontal deflection coil. I do. A video signal processing circuit 1, a color signal reproducing circuit 2, and a synchronizing signal separating circuit 3;
Constitute a video signal processing means, the vertical deflection circuit 7 corresponds to a vertical deflection current supply means, and the vertical deflection yoke LV corresponds to a vertical deflection coil.
【0025】図2は陰極線管4の管面上の水平走査線を
示す図である。また、図3は図1の映像信号変換部5A
における映像信号の変換を説明するための波形図であ
る。図4は図3の映像信号の一部の拡大図である。FIG. 2 is a diagram showing horizontal scanning lines on the surface of the cathode ray tube 4. FIG. 3 shows the video signal converter 5A of FIG.
FIG. 6 is a waveform chart for explaining conversion of a video signal in the embodiment. FIG. 4 is an enlarged view of a part of the video signal of FIG.
【0026】NTSC方式における1垂直走査期間の水
平走査線数は262.5本であり、そのうち有効映像領
域(垂直帰線消去期間以外の期間に相当)の水平走査線
数は240本、水平帰線消去期間の水平走査線数は2
2.5本である。図2には有効映像領域の240本の水
平走査線が示される。有効映像領域の水平走査線は、有
効走査線と呼ばれる。In the NTSC system, the number of horizontal scanning lines in one vertical scanning period is 262.5, of which 240 is the number of horizontal scanning lines in the effective image area (corresponding to a period other than the vertical blanking period), and the number of horizontal scanning lines is 240. The number of horizontal scanning lines during the line erase period is 2
2.5. FIG. 2 shows 240 horizontal scanning lines in the effective image area. The horizontal scanning lines in the effective image area are called effective scanning lines.
【0027】有効映像領域の水平走査線のうち上部およ
び下部の水平走査線は画面(陰極線管4の管面)4aか
らはみ出している。画面4aからはみ出した水平走査線
をオーバースキャンと呼ぶ。オーバースキャンは画面4
aに表示されない。Of the horizontal scanning lines in the effective image area, the upper and lower horizontal scanning lines protrude from the screen (the surface of the cathode ray tube 4) 4a. The horizontal scanning line that extends off the screen 4a is called overscan. Screen 4 for overscan
Not displayed in a.
【0028】オーバースキャン量は、例えば、有効映像
領域の水平走査線数の約8%程度に設定されている。す
なわち、有効映像領域の水平走査線数が240本である
場合には、オーバースキャン量は約19本となる。図2
の例では、画面4aの上端の外側のオーバースキャン量
は9本であり、画面4aの下端の外側のオーバースキャ
ン量は9本となっている。本実施の形態では、画面4a
の上端の外側の9本の水平走査線のうち5本を削除し、
画面4aの下端の外側の9本の水平走査線のうち5本を
削除する。The overscan amount is set to, for example, about 8% of the number of horizontal scanning lines in the effective image area. That is, when the number of horizontal scanning lines in the effective image area is 240, the overscan amount is about 19. FIG.
In the example, the overscan amount outside the upper end of the screen 4a is nine, and the overscan amount outside the lower end of the screen 4a is nine. In the present embodiment, the screen 4a
5 out of the 9 horizontal scan lines outside the top edge of
Five of the nine horizontal scanning lines outside the lower end of the screen 4a are deleted.
【0029】図3(a),(b)には、それぞれ映像信
号TVS1,TVS2の垂直帰線消去期間およびその前
後の波形が示されている。本実施の形態では、映像信号
TVS1はNTSC方式の映像信号であるものとする。FIGS. 3A and 3B show the waveforms of the video signals TVS1 and TVS2 before and after the vertical blanking period. In the present embodiment, it is assumed that the video signal TVS1 is an NTSC video signal.
【0030】図1の映像信号変換部5Aに入力される映
像信号TVS1においては、図3(a)に示すように、
例えば、1垂直走査期間の水平走査線数が262.5
本、有効走査線数が240本であり、垂直走査周波数が
60Hzであるとする。この場合、垂直帰線消去期間に
存在する水平走査線数は22.5本である。ここで、有
効走査線とは、垂直走査期間内の有効映像領域(垂直帰
線消去期間以外の期間に相当)の水平走査線である。In the video signal TVS1 input to the video signal converter 5A of FIG. 1, as shown in FIG.
For example, the number of horizontal scanning lines in one vertical scanning period is 262.5.
It is assumed that the number of effective scanning lines is 240 and the vertical scanning frequency is 60 Hz. In this case, the number of horizontal scanning lines existing in the vertical blanking period is 22.5. Here, the effective scanning line is a horizontal scanning line in an effective image area (corresponding to a period other than the vertical blanking period) in the vertical scanning period.
【0031】水平偏向回路5の映像信号変換部5Aによ
り、映像信号TVS1は映像信号TVS2に変換され
る。映像信号TVS2においては、図3(b)に示すよ
うに、例えば、1垂直走査期間の水平走査線数が25
2.5本、有効走査線数が230本であり、垂直走査周
波数が60Hzである。この場合、映像信号TVS2の
垂直帰線消去期間に存在する水平走査線数は22.5本
である。このように、映像信号TVS2においては、垂
直帰線消去期間の水平走査線数が映像信号TVS1の垂
直帰線消去期間の水平走査線数に比べて10本少なくな
っている。The video signal TVS1 is converted into a video signal TVS2 by the video signal converter 5A of the horizontal deflection circuit 5. In the video signal TVS2, as shown in FIG. 3B, for example, the number of horizontal scanning lines in one vertical scanning period is 25.
2.5, the number of effective scanning lines is 230, and the vertical scanning frequency is 60 Hz. In this case, the number of horizontal scanning lines existing in the vertical blanking period of the video signal TVS2 is 22.5. As described above, in the video signal TVS2, the number of horizontal scanning lines in the vertical blanking period is ten less than the number of horizontal scanning lines in the vertical blanking period of the video signal TVS1.
【0032】また、図4(a)に示すように、映像信号
TVS1においては、水平帰線消去期間(無信号期間)
は約10μsec.であり、映像信号期間(水平走査期
間)は約53.6μsec.であり、水平帰線消去期間
と映像信号期間とを合わせた水平走査線期間は約63.
6μsec.である。この場合、映像信号TVS1の水
平走査周波数は15.734kHzである。As shown in FIG. 4A, in the video signal TVS1, the horizontal blanking period (no signal period)
Is about 10 μsec. And the video signal period (horizontal scanning period) is about 53.6 μsec. The horizontal scanning line period including the horizontal blanking period and the video signal period is about 63.
6 μsec. It is. In this case, the horizontal scanning frequency of the video signal TVS1 is 15.734 kHz.
【0033】一方、図4(b)に示すように、映像信号
TVS2においては、水平帰線消去期間は約12.5μ
sec.であり、映像信号期間は約53.6μsec.
であり、水平走査線期間は約66.1μsec.であ
る。すなわち、映像信号TVS2の水平帰線消去期間は
映像信号TVS1の水平帰線消去期間よりも約2.5μ
sec.延長されている。それにより、映像信号TVS
2の水平走査線期間は映像信号TVS1の水平走査線期
間よりも約2.5μsec.長くなっている。この場
合、映像信号TVS2の水平走査周波数は15.734
×252.5/262.5=15.13kHzである。On the other hand, as shown in FIG. 4B, in the video signal TVS2, the horizontal blanking period is about 12.5 μm.
sec. And the video signal period is about 53.6 μsec.
And the horizontal scanning line period is about 66.1 μsec. It is. That is, the horizontal blanking period of the video signal TVS2 is about 2.5 μm longer than the horizontal blanking period of the video signal TVS1.
sec. Has been extended. Thereby, the video signal TVS
2 is approximately 2.5 μsec. Longer than the horizontal scanning line period of the video signal TVS1. It is getting longer. In this case, the horizontal scanning frequency of the video signal TVS2 is 15.734.
× 252.5 / 262.5 = 15.13 kHz.
【0034】このように、映像信号TVS1の垂直走査
期間の有効映像領域の水平走査線のうち画面に表示され
ない所定数、例えば10本の水平走査線が削除され、削
除された水平走査線に相当する時間が他の水平走査線の
水平帰線消去期間に割り当てられることにより、各水平
走査線の水平帰線消去期間が延長されている。As described above, a predetermined number, for example, 10 horizontal scanning lines which are not displayed on the screen among the horizontal scanning lines in the effective video area in the vertical scanning period of the video signal TVS1 are deleted, and correspond to the deleted horizontal scanning lines. This time is allocated to the horizontal blanking period of another horizontal scanning line, so that the horizontal blanking period of each horizontal scanning line is extended.
【0035】図5は映像信号変換部5Aの構成を示すブ
ロック図である。映像信号変換部5Aは、サンプリング
クロック発生回路11、アナログ/デジタル(A/D)
コンバータ12、映像メモリ13、デジタル/アナログ
(D/A)コンバータ14、同期信号分離回路15、映
像メモリ書き込み制御回路16、伸長水平同期パルス発
生回路17および映像メモリ読み出し制御回路18を備
える。FIG. 5 is a block diagram showing the configuration of the video signal converter 5A. The video signal conversion unit 5A includes a sampling clock generation circuit 11, an analog / digital (A / D)
It includes a converter 12, a video memory 13, a digital / analog (D / A) converter 14, a synchronizing signal separation circuit 15, a video memory write control circuit 16, an expanded horizontal synchronization pulse generation circuit 17, and a video memory read control circuit 18.
【0036】サンプリングクロック発生回路11は所定
周波数のサンプリングクロックCKを発生する。A/D
コンバータ12は、サンプリングクロック発生回路11
から出力されたサンプリングクロックCKに応答してサ
ンプリングを行い、映像信号TVS1をデジタル信号に
変換する。映像メモリ13は、A/Dコンバータ12か
ら出力されたデジタル信号をサンプリングクロックCK
に応答して記憶する。D/Aコンバータ14は、映像メ
モリ13から読み出されたデジタル信号をサンプリング
クロックCKに応答してアナログ信号に変換して映像信
号TVS2として出力する。The sampling clock generation circuit 11 generates a sampling clock CK having a predetermined frequency. A / D
The converter 12 includes a sampling clock generation circuit 11
Sampling is performed in response to the sampling clock CK output from the device, and the video signal TVS1 is converted into a digital signal. The video memory 13 converts the digital signal output from the A / D converter 12 into a sampling clock CK.
Memorize in response to The D / A converter 14 converts the digital signal read from the video memory 13 into an analog signal in response to the sampling clock CK, and outputs the analog signal as a video signal TVS2.
【0037】同期信号分離回路15は、映像信号TVS
1から水平同期信号SH1および垂直同期信号SV1を
抽出する。映像メモリ書き込み制御回路16は、同期信
号分離回路15から出力された水平同期信号SH1およ
び垂直同期信号SV1に基づいて、A/Dコンバータ1
2から出力されたデジタル信号を映像メモリ13へ書き
込む。The synchronizing signal separating circuit 15 outputs the video signal TVS
1, the horizontal synchronization signal SH1 and the vertical synchronization signal SV1 are extracted. The video memory write control circuit 16 controls the A / D converter 1 based on the horizontal synchronization signal SH1 and the vertical synchronization signal SV1 output from the synchronization signal separation circuit 15.
2 is written into the video memory 13.
【0038】伸長水平同期パルス発生回路17は、同期
信号分離回路15から出力された垂直同期信号SV1に
基づいて、水平同期信号SH1よりも周波数の低い水平
同期信号SH3を出力するとともに垂直同期信号SV1
を出力する。水平同期信号SH1の周波数は例えば1
5.734kHzであり、水平同期信号SH3の周波数
は例えば15.13kHzである。The expanded horizontal synchronizing pulse generating circuit 17 outputs a horizontal synchronizing signal SH3 having a lower frequency than the horizontal synchronizing signal SH1 and a vertical synchronizing signal SV1 based on the vertical synchronizing signal SV1 output from the synchronizing signal separating circuit 15.
Is output. The frequency of the horizontal synchronization signal SH1 is, for example, 1
The frequency of the horizontal synchronization signal SH3 is, for example, 15.13 kHz.
【0039】映像メモリ読み出し制御回路18は、伸長
水平同期パルス発生回路17から出力された垂直同期信
号SV1に応答して映像メモリ13から1垂直走査期間
のデジタル信号の読み出しを開始し、垂直帰線消去期間
の22.5本分の水平走査線に相当するデジタル信号を
読み出した後、有効映像領域の開始部分の所定本数、例
えば5本分の水平走査線に相当するデジタル信号を読み
飛ばし、6本目から235本目までの水平走査線に対応
するデジタル信号を順次読み出し、有効映像領域の終了
部分の所定数、例えば5本分の水平走査線に相当するデ
ジタル信号を読み飛ばすように、アドレス信号を映像メ
モリ13に与える。それにより、映像メモリ13から読
み出されたデジタル信号の1垂直走査期間の水平走査線
数は252.5本となる。The video memory read control circuit 18 starts reading digital signals for one vertical scanning period from the video memory 13 in response to the vertical synchronizing signal SV1 output from the expanded horizontal synchronizing pulse generation circuit 17, and performs vertical retrace. After reading out digital signals corresponding to 22.5 horizontal scanning lines in the erasing period, a predetermined number of starting portions of the effective image area, for example, digital signals corresponding to 5 horizontal scanning lines are skipped, and 6 The digital signals corresponding to the first to 235th horizontal scanning lines are sequentially read, and the address signal is read so as to skip a predetermined number of the end portions of the effective image area, for example, the digital signals corresponding to five horizontal scanning lines. This is given to the video memory 13. As a result, the number of horizontal scanning lines in one vertical scanning period of the digital signal read from the video memory 13 is 252.5.
【0040】このとき、映像メモリ読み出し制御回路1
8は、伸長水平同期パルス発生回路17から出力された
水平同期信号SH3に基づいて水平走査ごとの読み出し
のタイミングを決定する。すなわち、映像メモリ読み出
し制御回路18は、水平帰線消去期間(無信号期間)に
おける映像メモリ13の読み出し開始タイミングを所定
時間遅延させる。その際の遅延時間は、水平同期信号S
H1の周期と水平同期信号SH3の周期との差に相当
し、図3の例では約2.5μsec.である。それによ
り、水平帰線消去期間が約12.5μsec.に延長さ
れ、水平同期信号SH3に同期して各水平走査線に対応
するデジタル信号の読み出しが行われる。At this time, the video memory read control circuit 1
Reference numeral 8 determines a read timing for each horizontal scan based on the horizontal synchronization signal SH3 output from the expanded horizontal synchronization pulse generation circuit 17. That is, the video memory read control circuit 18 delays the read start timing of the video memory 13 in the horizontal blanking period (no signal period) by a predetermined time. The delay time at that time is the horizontal synchronization signal S
This corresponds to the difference between the cycle of H1 and the cycle of the horizontal synchronization signal SH3, and in the example of FIG. It is. Thereby, the horizontal blanking period is about 12.5 μsec. The digital signal corresponding to each horizontal scanning line is read out in synchronization with the horizontal synchronizing signal SH3.
【0041】この場合、削除された10本の水平走査線
の水平走査線期間の合計と残りの252.5本の水平走
査線の水平帰線消去期間の延長時間の合計とが一致して
いるので、映像信号TVS1,TVS2の垂直走査周波
数は60Hzで等しくなる。In this case, the total of the horizontal scanning line periods of the ten deleted horizontal scanning lines is equal to the total of the extended periods of the horizontal blanking period of the remaining 252.5 horizontal scanning lines. Therefore, the vertical scanning frequencies of the video signals TVS1 and TVS2 become equal at 60 Hz.
【0042】本実施の形態においては、A/Dコンバー
タ12が入力手段およびアナログデジタル変換手段に相
当し、映像メモリ13、D/Aコンバータ14、同期信
号分離回路15、映像メモリ書き込み制御回路16、伸
張水平同期パルス発生回路17および映像メモリ読み出
し制御回路18が映像信号変換手段を構成する。また、
映像メモリ13が記憶手段に相当し、映像メモリ書き込
み制御回路16、伸張水平同期パルス発生回路17およ
び映像メモリ読み出し制御回路18が制御手段を構成
し、D/Aコンバータ14がデジタルアナログ変換手段
に相当する。In the present embodiment, the A / D converter 12 corresponds to an input means and an analog-to-digital conversion means, and includes a video memory 13, a D / A converter 14, a synchronizing signal separation circuit 15, a video memory write control circuit 16, The expanded horizontal synchronizing pulse generation circuit 17 and the video memory read control circuit 18 constitute video signal conversion means. Also,
The video memory 13 corresponds to storage means, the video memory write control circuit 16, the expanded horizontal synchronizing pulse generation circuit 17 and the video memory read control circuit 18 constitute control means, and the D / A converter 14 corresponds to digital-to-analog conversion means. I do.
【0043】図6は出力部5Bの構成を示すブロック図
である。図7は出力部5Bの動作を説明するための波形
図である。FIG. 6 is a block diagram showing the configuration of the output section 5B. FIG. 7 is a waveform chart for explaining the operation of the output unit 5B.
【0044】出力部5Bは、水平AFC(自動周波数制
御)回路20、水平発振回路21、水平ドライブ回路2
2、水平出力トランジスタ23、電源端子24、チョー
クコイル25、ダンパーダイオード26、共振容量27
およびS字補正容量28を備える。The output section 5B includes a horizontal AFC (automatic frequency control) circuit 20, a horizontal oscillation circuit 21, and a horizontal drive circuit 2.
2, horizontal output transistor 23, power supply terminal 24, choke coil 25, damper diode 26, resonance capacitance 27
And an S-shaped correction capacitor 28.
【0045】水平AFC回路20は、図1に示した同期
信号分離回路3から出力された水平同期信号SH2に雑
音が混入して水平同期が乱れることを防止する。それに
より、後述する水平発振回路21の発振周波数の安定度
を向上させる。水平発振回路21は、水平AFC回路2
0を介して与えられる水平同期信号SH2に同期してパ
ルス信号を発生する。水平ドライブ回路22は、水平発
振回路21から出力されたパルス信号を増幅して波形整
形を行い、そのパルス信号を水平出力トランジスタ23
のベースに与える。The horizontal AFC circuit 20 prevents the horizontal synchronization signal SH2 output from the synchronization signal separation circuit 3 shown in FIG. Thereby, the stability of the oscillation frequency of the horizontal oscillation circuit 21 described later is improved. The horizontal oscillation circuit 21 includes the horizontal AFC circuit 2
A pulse signal is generated in synchronization with the horizontal synchronizing signal SH2 provided via the signal 0. The horizontal drive circuit 22 amplifies the pulse signal output from the horizontal oscillation circuit 21 to perform waveform shaping, and converts the pulse signal into a horizontal output transistor 23.
Give to the base.
【0046】水平出力トランジスタ23は、水平ドライ
ブ回路22から与えられたパルス信号に応じてスイッチ
ングを行う。水平出力トランジスタ23のエミッタは接
地されている。水平出力トランジスタ23のコレクタ
は、チョークコイル25を介して電源端子24に接続さ
れている。電源端子24には電源電圧VCCが与えられ
る。The horizontal output transistor 23 performs switching in response to a pulse signal given from the horizontal drive circuit 22. The emitter of the horizontal output transistor 23 is grounded. The collector of the horizontal output transistor 23 is connected to a power supply terminal 24 via a choke coil 25. The power supply terminal 24 is supplied with a power supply voltage V CC .
【0047】また、ダンパーダイオード26のカソード
は、水平出力トランジスタ23のコレクタに接続され、
アノードは接地されている。このダンパーダイオード2
6に並列に共振容量27が接続されている。水平出力ト
ランジスタ23のコレクタと接地端子との間には、水平
偏向ヨークLHとS字補正容量28との直列回路が接続
されている。The cathode of the damper diode 26 is connected to the collector of the horizontal output transistor 23,
The anode is grounded. This damper diode 2
6, a resonance capacitor 27 is connected in parallel. A series circuit of a horizontal deflection yoke LH and an S-shaped correction capacitor 28 is connected between the collector of the horizontal output transistor 23 and the ground terminal.
【0048】本実施の形態においては、水平出力トラン
ジスタ23が水平偏向電流供給手段に相当する。In this embodiment, the horizontal output transistor 23 corresponds to horizontal deflection current supply means.
【0049】図7(a)に映像信号TVS2を示し、図
7(b)に水平偏向ヨークLHに流れる水平偏向電流I
H を示し、図7(c)に水平出力トランジスタ23のコ
レクタに発生する水平偏向パルス電圧VC を示す。FIG. 7A shows the video signal TVS2, and FIG. 7B shows the horizontal deflection current I flowing through the horizontal deflection yoke LH.
H , and FIG. 7C shows a horizontal deflection pulse voltage V C generated at the collector of the horizontal output transistor 23.
【0050】図7(a)に示す映像信号TVS2の水平
同期信号SH2に同期して、水平AFC回路20、水平
発振回路21および水平ドライブ回路22により水平出
力トランジスタ23のベースにパルス電圧VB が印加さ
れ、水平出力トランジスタ23のスイッチング動作が行
われる。水平出力トランジスタ23のスイッチング動作
とダンパーダイオード26および共振容量27の働きと
により、図7(b)に示す鋸歯状の水平偏向電流IH が
水平偏向ヨークLHに流れる。その水平偏向電流IH の
ピーク値ip は次式で与えられる。[0050] in synchronization with the horizontal synchronizing signal SH2 of the video signal TVS2 shown in FIG. 7 (a), the horizontal AFC circuit 20, the pulse voltage V B to the base of horizontal output transistor 23 by the horizontal oscillation circuit 21 and the horizontal drive circuit 22 The switching operation of the horizontal output transistor 23 is performed. By the action of the switching operation and the damper diode 26 and resonant capacitor 27 of the horizontal output transistor 23, sawtooth horizontal deflection current I H shown in FIG. 7 (b) flows to the horizontal deflection yoke LH. Peak value i p of the horizontal deflection current I H is given by the following equation.
【0051】ip =w/(ts ×VCC) …(1) ここで、wは水平偏向ヨークLHの水平偏向感度(単位
はHA2 )であり、t s は水平偏向電流IH の水平走査
期間(単位は秒)であり、VCCは水平偏向回路5の電源
電圧(単位はボルト)である。なお、上式(1)におけ
る水平偏向感度wおよび水平走査期間ts は偏向ヨーク
システムおよび走査方式が同じであれば一定である。し
たがって、電源電圧VCCを高くすることにより水平偏向
電流IHのピーク値ip を小さくすることができること
がわかる。Ip = W / (ts× VCC(1) where w is the horizontal deflection sensitivity (unit) of the horizontal deflection yoke LH.
Is HATwo ) And t s Is the horizontal deflection current IHHorizontal scanning
Period (unit: seconds), VCCIs the power supply of the horizontal deflection circuit 5
Voltage (unit is volt). In the above equation (1)
Horizontal deflection sensitivity w and horizontal scanning period tsIs the deflection yoke
It is constant if the system and the scanning method are the same. I
Therefore, the power supply voltage VCCBy increasing the horizontal deflection
Current IHPeak value ipCan be reduced
I understand.
【0052】図7(b)に示す水平偏向電流IH を水平
偏向ヨークLHに流すことにより水平出力トランジスタ
23のコレクタに発生する水平偏向パルス電圧VC のピ
ーク値Vp は次式で与えられる。[0052] peak value V p of the horizontal deflection pulse voltage V C generated in the collector of the horizontal output transistor 23 by passing a horizontal deflection current I H to the horizontal deflection yoke LH shown in FIG. 7 (b) is given by: .
【0053】 Vp ={(π/2)×(ts /tr )+1}×VCC …(2) ここで、tr は水平帰線消去期間であり、水平偏向パル
ス電圧VC のパルス幅に相当する。上式(2)より、電
源電圧VCCが高くなれば、水平偏向パルス電圧VC のピ
ーク値Vp が大きくなることがわかる。この水平偏向パ
ルス電圧VC のピーク値Vp は図6の水平出力トランジ
スタ23のコレクタ・エミッタ間に印加される。[0053] V p = {(π / 2 ) × (t s / t r) +1} × V CC ... (2) where, t r is the horizontal blanking period, the horizontal deflection pulse voltage V C It corresponds to the pulse width. From the above equation (2), the higher the power supply voltage V CC is, it can be seen that the peak value V p of the horizontal deflection pulse voltage V C increases. Peak value V p of the horizontal deflection pulse voltage V C is applied between the collector and emitter of the horizontal output transistor 23 of FIG.
【0054】しかしながら、水平出力トランジスタ23
のコレクタ・エミッタ間の耐圧規格以上の水平偏向パル
ス電圧VC のピーク値Vp をコレクタ・エミッタ間に印
加することはできない。したがって、水平偏向パルス電
圧VC のピーク値Vp が水平出力トランジスタ23のコ
レクタ・エミッタ間の耐圧規格を超えないという制約下
で、水平偏向電流IH のピーク値ip を小さくするため
に電源電圧VCCを高くする必要がある。However, the horizontal output transistor 23
It can not be applied in the peak value V p of the pressure specification more horizontal deflection pulse voltage V C between the collector and emitter between the collector and emitter. Thus, under the constraint that the peak value V p of the horizontal deflection pulse voltage V C does not exceed the breakdown voltage specifications of the collector-emitter of the horizontal output transistor 23, the power supply in order to reduce the peak value i p of the horizontal deflection current I H It is necessary to increase the voltage V CC .
【0055】そのためには、上式(2)より水平走査期
間ts と水平帰線消去期間tr との比ts /tr を小さ
くすればよいことがわかる。本実施の形態では、映像信
号TVS2の水平帰線消去期間tr を映像信号TVS1
の水平帰線消去期間tr に比べて約0.61μsec.
延長することにより、上記の比ts /tr を小さくして
いる。It can be seen from the above equation (2) that the ratio t s / t r between the horizontal scanning period t s and the horizontal blanking period t r should be reduced. In this embodiment, the video horizontal blanking interval t r of the video signal TVS2 signal TVS1
About 0.61μsec than of the horizontal blanking period t r.
By extending, the ratio t s / t r is reduced.
【0056】電源電圧VCCを100Vとし、映像信号T
VS1におけるts =53.6[μsec.]およびt
r =10[μsec.]を上式(2)に代入すると、水
平偏向パルス電圧VC のピーク値Vp は次式のようにな
る。The power supply voltage V CC is set to 100 V, and the video signal T
T s = 53.6 [μsec in VS1. ] And t
r = 10 [μsec. Substituting the above equation (2)], the peak value V p of the horizontal deflection pulse voltage V C is given by the following equation.
【0057】Vp ={(π/2)×53.6/10)+
1}×100=942[V] 次に、水平偏向感度wを30mHA2 とし、ts =5
3.6[μsec.]およびVCC=100を上式(1)
に代入すると、水平偏向電流IH のピーク値ipは次式
のようになる。V p = {(π / 2) × 53.6 / 10) +
1} × 100 = 942 [V] Next, the horizontal deflection sensitivity w is set to 30 mHA 2, and t s = 5.
3.6 [μsec. ] And V cc = 100 by the above equation (1)
Substituting the peak value i p of the horizontal deflection current I H is expressed by the following equation.
【0058】ip ={30/(53.6×100)}×
103 =5.60[App] 次に、上式(2)を変形して次式を得る。I p = {30 / (53.6 × 100)} ×
10 3 = 5.60 [A pp ] Next, the above equation (2) is modified to obtain the following equation.
【0059】 VCC=Vp /{(π/2)×(ts /tr )+1} …(3) 上式(3)にVp =942[V]、映像信号TVS2に
おけるts =53.6[μsec.]およびtr =1
2.5[μsec.]を代入すると、電源電圧V CCは次
式のようになる。VCC= Vp/ {(Π / 2) × (ts/ Tr) +1} (3) In equation (3), Vp= 942 [V], to the video signal TVS2
Ts= 53.6 [μsec. ] And tr= 1
2.5 [μsec. ], The power supply voltage V CCIs next
It looks like an expression.
【0060】VCC=942/[(π/2)×53.6/
12.5)+1] =121.8[V] よって、水平偏向電流IH のピーク値ip は、上式
(1)より次式のようになる。V CC = 942 / [(π / 2) × 53.6 /
12.5) +1] = 121.8 [V ] Accordingly, the peak value i p of the horizontal deflection current I H is expressed by the following equation from the above equation (1).
【0061】ip =30/(53.6×121.8)=
4.60[App] このように、水平偏向パルス電圧VC のパルス幅(水平
帰線消去期間)を大きくすることにより、水平出力トラ
ンジスタ23のコレクタ・エミッタ間の耐圧を高くする
ことなく、水平偏向電流IH のピーク値ip を5.60
Appから4.60Appに低減することができる。それに
より、水平偏向回路5で消費される電力を低減すること
ができる。I p = 30 / (53.6 × 121.8) =
4.60 [A pp ] As described above, by increasing the pulse width (horizontal blanking period) of the horizontal deflection pulse voltage V C , the breakdown voltage between the collector and the emitter of the horizontal output transistor 23 can be increased. the peak value i p of the horizontal deflection current I H 5.60
It can be reduced from A pp to 4.60A pp. Thereby, the power consumed by the horizontal deflection circuit 5 can be reduced.
【0062】本実施の形態のテレビジョン受像機によれ
ば、映像メモリ13、D/Aコンバータ14、同期信号
分離回路15、映像メモリ書き込み制御回路16、伸張
水平同期パルス発生回路17および映像メモリ読み出し
制御回路18により水平帰線消去期間が延長されるの
で、水平帰線消去期間において水平出力トランジスタ2
3のコレクタに発生する水平偏向パルス電圧VC のパル
ス幅を伸張することができる。それにより、水平偏向パ
ルス電圧VC のピーク値Vp を上昇させることなく、水
平偏向回路5の電源電圧VCCを高くして水平偏向電流I
H のピーク値ipを低減することができる。したがっ
て、水平偏向ヨークLHに水平偏向電流IHを供給する
水平出力トランジスタ23のコレクタ・エミッタ間の耐
圧を高くすることなく、水平偏向回路5の低消費電力化
を図ることができる。According to the television receiver of this embodiment, the video memory 13, the D / A converter 14, the synchronization signal separation circuit 15, the video memory write control circuit 16, the expanded horizontal synchronization pulse generation circuit 17, and the video memory read Since the horizontal blanking period is extended by the control circuit 18, the horizontal output transistor 2 is turned on during the horizontal blanking period.
3 can extend the pulse width of the horizontal deflection pulse voltage V C generated at the collector. Thereby, without increasing the peak value V p of the horizontal deflection pulse voltage V C, the horizontal deflection current I by increasing the power supply voltage V CC of the horizontal deflection circuit 5
It is possible to reduce the peak value i p of H. Accordingly, without increasing the breakdown voltage between the collector and emitter of the horizontal deflection current I H for supplying the horizontal output transistor 23 to the horizontal deflection yoke LH, it is possible to reduce the power consumption of the horizontal deflection circuit 5.
【0063】なお、上記実施の形態においては、映像信
号として輝度信号および色差信号を含むコンポジット信
号を例に挙げて説明したが、例えばコンポーネント信号
を用い、複数の映像信号変換部を用いてコンポーネント
信号の変換を行うように構成してもよい。In the above embodiment, a composite signal including a luminance signal and a color difference signal has been described as an example of a video signal. However, for example, a component signal is used, and a plurality of video signal converters are used to output a component signal. May be configured to perform the conversion.
【0064】また、上記実施の形態においては、映像メ
モリ13に映像情報とともに水平同期信号および垂直同
期信号を記憶するように構成したが、映像メモリに映像
情報のみを記憶するようにしてフリーランで水平同期信
号および垂直同期信号を生成し映像メモリに記憶された
映像の情報と水平同期信号および垂直同期信号とを後で
合成するようにしてもよい。In the above-described embodiment, the horizontal synchronization signal and the vertical synchronization signal are stored in the video memory 13 together with the video information. The horizontal synchronization signal and the vertical synchronization signal may be generated, and the video information stored in the video memory and the horizontal synchronization signal and the vertical synchronization signal may be combined later.
【0065】[0065]
【発明の効果】本発明によれば、垂直走査期間の有効映
像領域の水平走査線のうち画面に表示されない所定数の
水平走査線が削除され、削除された水平走査線に相当す
る時間が他の水平走査線の水平帰線消去期間に割り当て
られることにより、各水平走査線の水平帰線消去期間が
延長されるので、水平帰線消去期間において水平偏向コ
イルに発生するパルス電圧のパルス幅が伸長される。そ
れにより、水平偏向コイルに発生するパルス電圧の高さ
を上昇させることなく、電源電圧を高くすることが可能
となる。したがって、水平偏向コイルに水平偏向電流を
供給する水平偏向電流供給手段の耐圧を高くすることな
く、電源電圧を高くして水平偏向電流を小さくすること
ができる。その結果、画面の映像を損うことなく水平偏
向回路の消費電力を低減することが可能となる。According to the present invention, a predetermined number of horizontal scanning lines which are not displayed on the screen among the horizontal scanning lines in the effective image area during the vertical scanning period are deleted, and the time corresponding to the deleted horizontal scanning lines is reduced. Is assigned to the horizontal blanking period of the horizontal scanning line, the horizontal blanking period of each horizontal scanning line is extended, so that the pulse width of the pulse voltage generated in the horizontal deflection coil during the horizontal blanking period is reduced. It is extended. Thus, the power supply voltage can be increased without increasing the height of the pulse voltage generated in the horizontal deflection coil. Therefore, the power supply voltage can be increased and the horizontal deflection current can be reduced without increasing the withstand voltage of the horizontal deflection current supply unit that supplies the horizontal deflection current to the horizontal deflection coil. As a result, it is possible to reduce the power consumption of the horizontal deflection circuit without damaging the image on the screen.
【図1】本発明の一実施の形態におけるテレビジョン受
像機の構成を示すブロック図FIG. 1 is a block diagram illustrating a configuration of a television receiver according to an embodiment of the present invention.
【図2】陰極線管の管面上の水平走査線を示す図FIG. 2 is a diagram showing horizontal scanning lines on the surface of a cathode ray tube.
【図3】図1の映像信号変換部における映像信号の変換
を説明するための波形図FIG. 3 is a waveform chart for explaining conversion of a video signal in the video signal conversion unit of FIG. 1;
【図4】図3の映像信号の一部の拡大図FIG. 4 is an enlarged view of a part of the video signal of FIG. 3;
【図5】図1の水平偏向回路の映像信号変換部の構成を
示すブロック図FIG. 5 is a block diagram showing a configuration of a video signal converter of the horizontal deflection circuit of FIG. 1;
【図6】図1の水平偏向回路の出力部の構成を示すブロ
ック図FIG. 6 is a block diagram showing a configuration of an output unit of the horizontal deflection circuit of FIG. 1;
【図7】図5の出力部の動作を説明するための波形図FIG. 7 is a waveform chart for explaining the operation of the output unit in FIG. 5;
1 映像信号処理回路 2 色信号再生回路 3 同期信号分離回路 4 陰極線管 5 水平偏向回路 5A 映像信号変換部 5B 出力部 7 垂直偏向回路 11 サンプリングクロック発生回路 12 A/Dコンバータ 13 映像メモリ 14 D/Aコンバータ 16 映像メモリ書き込み制御回路 17 伸長水平同期パルス発生回路 18 映像メモリ読み出し制御回路 LH 水平偏向ヨーク LV 垂直偏向ヨーク REFERENCE SIGNS LIST 1 video signal processing circuit 2 color signal reproduction circuit 3 synchronization signal separation circuit 4 cathode ray tube 5 horizontal deflection circuit 5A video signal conversion unit 5B output unit 7 vertical deflection circuit 11 sampling clock generation circuit 12 A / D converter 13 video memory 14 D / A converter 16 Video memory write control circuit 17 Extended horizontal synchronization pulse generation circuit 18 Video memory read control circuit LH Horizontal deflection yoke LV Vertical deflection yoke
Claims (4)
査期間の有効映像領域の水平走査線のうち画面に表示さ
れない所定数の水平走査線を削除し、削除した水平走査
線に相当する時間を他の水平走査線の水平帰線消去期間
に割り当てることにより、各水平走査線の水平帰線消去
期間を延長する映像信号変換手段と、 前記映像信号変換手段により延長された各水平帰線消去
期間で電子ビームの帰線を行わせるように水平偏向コイ
ルに水平偏向電流を供給する水平偏向電流供給手段とを
備えたことを特徴とする水平偏向回路。An input means for inputting a video signal, and a predetermined number of horizontal scanning lines which are not displayed on a screen among horizontal scanning lines in an effective video area in a vertical scanning period in a video signal input by the input means are deleted. Video signal converting means for extending a horizontal blanking period of each horizontal scanning line by allocating a time corresponding to the deleted horizontal scanning line to a horizontal blanking period of another horizontal scanning line; and A horizontal deflection current supply means for supplying a horizontal deflection current to a horizontal deflection coil so that the electron beam is retraced in each horizontal blanking period extended by the means.
ジタル変換してデジタル信号を出力するアナログデジタ
ル変換手段を含み、 前記映像信号変換手段は、 前記アナログデジタル変換手段から出力されたデジタル
信号を記憶する記憶手段と、 前記記憶手段に対するデジタル信号の書き込みおよび読
み出しを制御することにより、有効映像領域の水平走査
線のうち画面に表示されない前記所定数の水平走査線を
削除するとともに各水平走査線の水平帰線消去期間を延
長する制御手段と、 前記記憶手段から読み出されたデジタル信号をデジタル
アナログ変換してアナログ信号を出力するデジタルアナ
ログ変換手段とを含むことを特徴とする請求項1記載の
水平偏向回路。2. The input means includes analog-to-digital conversion means for converting a video signal from analog to digital to output a digital signal, wherein the video signal conversion means stores a digital signal output from the analog-to-digital conversion means. By controlling the writing and reading of digital signals to and from the storage means, the predetermined number of horizontal scanning lines that are not displayed on the screen among the horizontal scanning lines in the effective image area are deleted, and 2. The control method according to claim 1, further comprising: a control unit that extends a horizontal blanking period; and a digital-to-analog conversion unit that performs digital-to-analog conversion of the digital signal read from the storage unit and outputs an analog signal. Horizontal deflection circuit.
像領域の開始部分の水平走査線または前記有効映像領域
の終了部分の水平走査線であることを特徴とする請求項
1または2記載の水平偏向回路。3. The horizontal scanning line according to claim 1, wherein the predetermined number of horizontal scanning lines is a horizontal scanning line at a start portion of the effective video area or a horizontal scanning line at an end portion of the effective video area. Horizontal deflection circuit.
査期間の有効映像領域の水平走査線のうち画面に表示さ
れない所定数の水平走査線を削除し、削除した水平走査
線に相当する時間を他の水平走査線の水平帰線消去期間
に割り当てることにより、各水平走査線の水平帰線消去
期間を延長する映像信号変換手段と、 前記映像信号変換手段により出力された映像信号から映
像情報、水平同期信号および垂直同期信号を抽出する映
像信号処理手段と、 水平偏向コイルおよび垂直偏向コイルを有し、前記水平
偏向コイルおよび前記垂直偏向コイルにより電子ビーム
を走査して前記映像信号処理手段から出力された映像情
報に応じて画像の表示を行う陰極線管と、 前記映像信号処理手段から出力された水平同期信号に同
期して水平偏向電流を前記陰極線管の前記水平偏向コイ
ルに供給する水平偏向電流供給手段と、 前記映像信号処理手段から出力された水平同期信号およ
び垂直同期信号に同期して垂直偏向電流を前記陰極線管
の前記垂直偏向コイルに供給する垂直偏向電流供給手段
とを備えたことを特徴とするテレビジョン受像機。4. An input means for inputting a video signal, wherein a predetermined number of horizontal scanning lines which are not displayed on a screen among horizontal scanning lines in an effective video area in a vertical scanning period in the video signal input by the input means are deleted. Video signal converting means for extending a horizontal blanking period of each horizontal scanning line by allocating a time corresponding to the deleted horizontal scanning line to a horizontal blanking period of another horizontal scanning line; and Video signal processing means for extracting video information, a horizontal synchronizing signal and a vertical synchronizing signal from the video signal output by the means, and a horizontal deflection coil and a vertical deflection coil, and the electron beam is generated by the horizontal deflection coil and the vertical deflection coil. A cathode ray tube for scanning and displaying an image in accordance with the video information output from the video signal processing means; A horizontal deflection current supply unit that supplies a horizontal deflection current to the horizontal deflection coil of the cathode ray tube in synchronization with the horizontal synchronization signal, and a horizontal synchronization signal and a vertical synchronization signal output from the video signal processing unit. A vertical deflection current supply means for supplying a vertical deflection current to the vertical deflection coil of the cathode ray tube.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000151021A JP2001333393A (en) | 2000-05-23 | 2000-05-23 | Horizontal deflection circuit and television receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000151021A JP2001333393A (en) | 2000-05-23 | 2000-05-23 | Horizontal deflection circuit and television receiver |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001333393A true JP2001333393A (en) | 2001-11-30 |
Family
ID=18656643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000151021A Pending JP2001333393A (en) | 2000-05-23 | 2000-05-23 | Horizontal deflection circuit and television receiver |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001333393A (en) |
-
2000
- 2000-05-23 JP JP2000151021A patent/JP2001333393A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6002454A (en) | Distortion correction circuit | |
KR100708513B1 (en) | Horizontal deflection circuit and television receiver | |
JPH0446434B2 (en) | ||
US6262779B1 (en) | Display apparatus with circuit expanding horizontal retrace interval of horizontal deflection current | |
JP2001069423A (en) | Matching method for display frame rate and video picture receiver | |
US6525778B1 (en) | Image display unit for displaying undistorted images having different aspect ratios | |
JPH1188716A (en) | Display device | |
JP2001333393A (en) | Horizontal deflection circuit and television receiver | |
EP0584824A2 (en) | Oscillator circuit suitable for picture-in-picture system | |
US5519445A (en) | Television receiver having caption displaying capability | |
US6201358B1 (en) | Waveform correction using inductance-controllable inductor | |
JP2004304654A (en) | Video signal processing circuit and video display device equipped with the same | |
JP2004279848A (en) | Apparatus and method for video signal processing | |
KR19980084394A (en) | Static Regulation Correction Device for Television | |
JP2747137B2 (en) | Television receiver | |
JP2000022981A (en) | Display device | |
JP2737544B2 (en) | High voltage generation circuit | |
US20050117058A1 (en) | Video display unit | |
JPS6199475A (en) | Television receiver of multiscanning type | |
JPH10112810A (en) | Picture correction circuit | |
JPH07162697A (en) | Vertical deflection circuit | |
JP2002320103A (en) | Horizontal deflection circuit | |
JPH11154849A (en) | Sawtooth waveform generator, horizontal deflection control circuit, and high voltage control circuit | |
JPH07123428A (en) | Digital convergence corrector and image display device provided with the same | |
JPH0614217A (en) | Moire canceling circuit |