JP2001332940A - Ｄ級電力増幅器 - Google Patents
Ｄ級電力増幅器Info
- Publication number
- JP2001332940A JP2001332940A JP2000154394A JP2000154394A JP2001332940A JP 2001332940 A JP2001332940 A JP 2001332940A JP 2000154394 A JP2000154394 A JP 2000154394A JP 2000154394 A JP2000154394 A JP 2000154394A JP 2001332940 A JP2001332940 A JP 2001332940A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input signal
- signal
- power amplifier
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】従来技術では、負荷回路が変更する場合、上記
のスイッチングに関する問題の対策での変更方法におい
て配慮がなされておらず、各負荷毎にハード的あるいは
ソフト的に対策を行う点に問題があった。本発明の目的
は、負荷回路の変更によるスイッチング問題の対策をＤ
級電力増幅器の出力信号を検出して、負荷回路の共振特
性抽出、入力信号の補正を内部回路により自動的に行わ
せることにある。本発明の他の目的はソフト的な方法の
みによるスイッチング問題の対策を行うとともに、出力
電力レベル制御に関してはＤＣ電源電圧を可変化するこ
とで実現することにある。 【解決手段】上記目的を達成するために出力信号を検出
し、その周波数特性を判定して負荷回路の共振点と出力
信号の高調波成分をずらす自動補正回路を有するもので
ある。また、補正した波形による出力電力レベル制御を
行うために、可変ＤＣ電源を用いたものである。
のスイッチングに関する問題の対策での変更方法におい
て配慮がなされておらず、各負荷毎にハード的あるいは
ソフト的に対策を行う点に問題があった。本発明の目的
は、負荷回路の変更によるスイッチング問題の対策をＤ
級電力増幅器の出力信号を検出して、負荷回路の共振特
性抽出、入力信号の補正を内部回路により自動的に行わ
せることにある。本発明の他の目的はソフト的な方法の
みによるスイッチング問題の対策を行うとともに、出力
電力レベル制御に関してはＤＣ電源電圧を可変化するこ
とで実現することにある。 【解決手段】上記目的を達成するために出力信号を検出
し、その周波数特性を判定して負荷回路の共振点と出力
信号の高調波成分をずらす自動補正回路を有するもので
ある。また、補正した波形による出力電力レベル制御を
行うために、可変ＤＣ電源を用いたものである。
Description
【０００１】
【発明の属する技術分野】本発明は音声信号の増幅ある
いはモータの駆動等で用いられるＤ級電力増幅器に関す
る。
いはモータの駆動等で用いられるＤ級電力増幅器に関す
る。
【０００２】
【従来の技術】Ｄ級電力増幅器ではパルス幅変調信号等
の矩形信号を入力信号とすることで回路効率を高めてい
る。一方、この矩形信号を用いるにより出力信号には基
本波成分以外の高調波成分が多く含まれることとなる。
またスイッチング素子の高性能化に伴い、スイッチング
周波数の高速化、スイッチング電圧及び電流の増加が進
んでおり、不要な高調波の信号成分の割合が増加し、装
置の性能に悪影響を及ぼしている。
の矩形信号を入力信号とすることで回路効率を高めてい
る。一方、この矩形信号を用いるにより出力信号には基
本波成分以外の高調波成分が多く含まれることとなる。
またスイッチング素子の高性能化に伴い、スイッチング
周波数の高速化、スイッチング電圧及び電流の増加が進
んでおり、不要な高調波の信号成分の割合が増加し、装
置の性能に悪影響を及ぼしている。
【０００３】従来の実施例を図１により説明する。入力
信号制御回路３からの入力信号Ａにより主回路２のスイ
ッチング素子（スイッチングトランジスタ）１を駆動す
る。主回路２の出力信号Ｂはフィルタ５（あるいはトラ
ンス）、ケーブル７を通り負荷８に入力される。この
時、主回路２の内部配線、（トランスの巻線部）、ケー
ブル７等が有する寄生インダクタンス及び寄生キャパシ
タンスにより一種の共振回路が形成される。このため、
矩形信号によりスイッチング動作時に生じる高調波の信
号成分がこの共振回路の共振点と一致する場合、負荷８
に対し過剰の電流が流れることで主回路２のスイッチン
グ素子１の損壊、放射ノイズ及び伝導ノイズの増加によ
る電磁障害、負荷８への過剰電圧の印加等の問題が生じ
る。
信号制御回路３からの入力信号Ａにより主回路２のスイ
ッチング素子（スイッチングトランジスタ）１を駆動す
る。主回路２の出力信号Ｂはフィルタ５（あるいはトラ
ンス）、ケーブル７を通り負荷８に入力される。この
時、主回路２の内部配線、（トランスの巻線部）、ケー
ブル７等が有する寄生インダクタンス及び寄生キャパシ
タンスにより一種の共振回路が形成される。このため、
矩形信号によりスイッチング動作時に生じる高調波の信
号成分がこの共振回路の共振点と一致する場合、負荷８
に対し過剰の電流が流れることで主回路２のスイッチン
グ素子１の損壊、放射ノイズ及び伝導ノイズの増加によ
る電磁障害、負荷８への過剰電圧の印加等の問題が生じ
る。
【０００４】従来の方法では、ケーブル７から負荷８ま
での共振回路モデルを求めるなどの方法で各負荷回路毎
に、ハード的には主回路２の入力信号Ａを鈍らせるため
の主回路２の入力部でのソフトゲート回路、出力部での
ノイズ除去用フィルタ回路の導入、ソフト的には入力信
号Ａの立上り及び立ち下がり特性を鈍らせたソフトスイ
ッチング等の対策が行われてきた。
での共振回路モデルを求めるなどの方法で各負荷回路毎
に、ハード的には主回路２の入力信号Ａを鈍らせるため
の主回路２の入力部でのソフトゲート回路、出力部での
ノイズ除去用フィルタ回路の導入、ソフト的には入力信
号Ａの立上り及び立ち下がり特性を鈍らせたソフトスイ
ッチング等の対策が行われてきた。
【０００５】なお、この種の装置として関連するものに
は例えば特開平７−２２１５６４号公報、特開平７−２
３１２２６号公報、特開平８−２３２４１号公報等が挙
げられる。
は例えば特開平７−２２１５６４号公報、特開平７−２
３１２２６号公報、特開平８−２３２４１号公報等が挙
げられる。
【０００６】
【発明が解決しようとする課題】従来技術では、負荷回
路が変更する場合、上記のスイッチングに関する問題の
対策での変更方法において配慮がなされておらず、各負
荷毎にハード的あるいはソフト的に対策を行う点に問題
があった。
路が変更する場合、上記のスイッチングに関する問題の
対策での変更方法において配慮がなされておらず、各負
荷毎にハード的あるいはソフト的に対策を行う点に問題
があった。
【０００７】本発明の目的は、負荷回路の変更によるス
イッチング問題の対策をＤ級電力増幅器の出力信号を検
出して、負荷回路の共振特性抽出、入力信号の補正を内
部回路により自動的に行わせることにある。
イッチング問題の対策をＤ級電力増幅器の出力信号を検
出して、負荷回路の共振特性抽出、入力信号の補正を内
部回路により自動的に行わせることにある。
【０００８】本発明の他の目的は、ソフト的な方法のみ
によるスイッチング問題の対策を行うとともに、出力電
力レベル制御に関してはＤＣ電源電圧を可変化すること
で実現することにある。
によるスイッチング問題の対策を行うとともに、出力電
力レベル制御に関してはＤＣ電源電圧を可変化すること
で実現することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に出力信号の検出、その周波数特性の判定による方法を
用いて、負荷回路の共振点と出力信号の高調波成分をず
らす入力信号補正回路を有するものである。
に出力信号の検出、その周波数特性の判定による方法を
用いて、負荷回路の共振点と出力信号の高調波成分をず
らす入力信号補正回路を有するものである。
【００１０】また、上記で生成した入力制御信号は固定
化して用いるため、出力電力レベル制御範囲に制限が生
じることになる。この出力電力レベル制御範囲の制限を
補うために、可変ＤＣ電源を用いたものである。
化して用いるため、出力電力レベル制御範囲に制限が生
じることになる。この出力電力レベル制御範囲の制限を
補うために、可変ＤＣ電源を用いたものである。
【００１１】
【発明の実施の形態】以下、本発明の実施例を図２によ
り説明する。本発明の全体構成はスイッチング素子１に
より構成される主回路２、入力信号制御回路３、可変Ｄ
Ｃ電源４、トランス６、ケーブル７、負荷８、入力信号
補正回路９から構成される。入力信号制御回路３からの
制御信号Ａにより主回路２のスイッチング素子１のオン
オフ制御を行う。主回路２への電源供給は可変ＤＣ電源
４から行う。主回路２の出力信号Ｂはトランス６、ケー
ブル７を通って負荷８を駆動する。この時、主回路２の
入力信号Ａは矩形信号であるため、基本波周波数成分と
ともに高調波成分を多く含むことになる。トランス６、
ケーブル７、負荷８を含めた回路をまとめて負荷回路１
０と呼ぶこととする。この負荷回路の寄生インダクタン
ス、寄生容量により回路特有インピーダンス特性を有す
る共振回路が構成される。この共振回路の共振点周波数
と出力信号Ｂの高調波の信号成分周波数が一致すると、
その周波数において過大な電流が流れることとなる。こ
の過大電流により、主回路２のスイッチング素子１の損
壊、ケーブル７等からの放射ノイズ、伝導ノイズ等によ
る電磁障害、負荷８への過剰電圧・電流の印加による損
傷等の問題が生じる。この問題を回避するために、入力
信号補正回路９を設け、出力電流あるいは電圧の検出、
その周波数特性の検出を行い、高調波での出力電流ある
いは電圧特性が過大とならないような入力信号Ａを作成
する。
り説明する。本発明の全体構成はスイッチング素子１に
より構成される主回路２、入力信号制御回路３、可変Ｄ
Ｃ電源４、トランス６、ケーブル７、負荷８、入力信号
補正回路９から構成される。入力信号制御回路３からの
制御信号Ａにより主回路２のスイッチング素子１のオン
オフ制御を行う。主回路２への電源供給は可変ＤＣ電源
４から行う。主回路２の出力信号Ｂはトランス６、ケー
ブル７を通って負荷８を駆動する。この時、主回路２の
入力信号Ａは矩形信号であるため、基本波周波数成分と
ともに高調波成分を多く含むことになる。トランス６、
ケーブル７、負荷８を含めた回路をまとめて負荷回路１
０と呼ぶこととする。この負荷回路の寄生インダクタン
ス、寄生容量により回路特有インピーダンス特性を有す
る共振回路が構成される。この共振回路の共振点周波数
と出力信号Ｂの高調波の信号成分周波数が一致すると、
その周波数において過大な電流が流れることとなる。こ
の過大電流により、主回路２のスイッチング素子１の損
壊、ケーブル７等からの放射ノイズ、伝導ノイズ等によ
る電磁障害、負荷８への過剰電圧・電流の印加による損
傷等の問題が生じる。この問題を回避するために、入力
信号補正回路９を設け、出力電流あるいは電圧の検出、
その周波数特性の検出を行い、高調波での出力電流ある
いは電圧特性が過大とならないような入力信号Ａを作成
する。
【００１２】入力信号補正回路９による本発明の実施例
を図３により説明する。出力電流あるいは電圧を検出す
る出力信号検出回路１１、出力電流あるいは電圧の周波
数特性を検出する周波数分析回路１２、その周波数特性
において高調波成分での過大電流がないような入力信号
Ａを得るための判定回路１３、その判定を受けて入力信
号制御回路３及び可変ＤＣ電源４への変更信号Ｆ、Ｇを
出力する波形変更制御回路１４からなる。主回路２から
の出力信号Ｂは、負荷回路１０が有する共振回路特性に
応じた周波数特性を示すので、この出力信号Ｂを出力信
号検出回路１１で検出し、後段の処理が可能なように信
号のレベル変換を行う。レベル変換した時間軸上の出力
信号Ｃを周波数分析回路１２で周波数軸上の信号に変換
した信号Ｄを得る。この信号Ｄを判定回路１３に入力
し、高調波成分の出力電圧あるいは電流成分の比率が基
本波成分に対して、最も低くなるような入力信号Ａかど
うかを判定する。最適な入力信号Ａが検出されるまで、
入力信号制御回路３へはパルス幅の変更信号Ｆ、可変Ｄ
Ｃ電源３へはパルス幅変更に伴う出力電力レベル変動を
補正するＤＣ電圧変更信号Ｇをそれぞれ出力し、入力信
号制御回路３への制御信号Ａ及び電源電圧ＶＣＣを変更
する。本実施例によれば、負荷回路が変更した場合にお
いて、負荷回路１０の共振特性（インピーダンス特性）
を求めて、入力信号Ａ、外付けのフィルタ回路、ソフト
ゲート回路等を変更する作業を低減し、入力信号補正回
路９により当該の負荷回路１０に最適な制御信号Ａが自
動的に生成されることとなる。この制御信号Ａを固定に
することで、上記の問題は解決されるものの出力電力レ
ベル制御範囲に制限が生じることから、可変ＤＣ電源４
の出力電圧ＶＣＣを可変にすることで出力電力レベル制
御を行う。
を図３により説明する。出力電流あるいは電圧を検出す
る出力信号検出回路１１、出力電流あるいは電圧の周波
数特性を検出する周波数分析回路１２、その周波数特性
において高調波成分での過大電流がないような入力信号
Ａを得るための判定回路１３、その判定を受けて入力信
号制御回路３及び可変ＤＣ電源４への変更信号Ｆ、Ｇを
出力する波形変更制御回路１４からなる。主回路２から
の出力信号Ｂは、負荷回路１０が有する共振回路特性に
応じた周波数特性を示すので、この出力信号Ｂを出力信
号検出回路１１で検出し、後段の処理が可能なように信
号のレベル変換を行う。レベル変換した時間軸上の出力
信号Ｃを周波数分析回路１２で周波数軸上の信号に変換
した信号Ｄを得る。この信号Ｄを判定回路１３に入力
し、高調波成分の出力電圧あるいは電流成分の比率が基
本波成分に対して、最も低くなるような入力信号Ａかど
うかを判定する。最適な入力信号Ａが検出されるまで、
入力信号制御回路３へはパルス幅の変更信号Ｆ、可変Ｄ
Ｃ電源３へはパルス幅変更に伴う出力電力レベル変動を
補正するＤＣ電圧変更信号Ｇをそれぞれ出力し、入力信
号制御回路３への制御信号Ａ及び電源電圧ＶＣＣを変更
する。本実施例によれば、負荷回路が変更した場合にお
いて、負荷回路１０の共振特性（インピーダンス特性）
を求めて、入力信号Ａ、外付けのフィルタ回路、ソフト
ゲート回路等を変更する作業を低減し、入力信号補正回
路９により当該の負荷回路１０に最適な制御信号Ａが自
動的に生成されることとなる。この制御信号Ａを固定に
することで、上記の問題は解決されるものの出力電力レ
ベル制御範囲に制限が生じることから、可変ＤＣ電源４
の出力電圧ＶＣＣを可変にすることで出力電力レベル制
御を行う。
【００１３】本発明による別の実施例を図４で説明す
る。入力信号制御回路３は、主回路駆動回路１５、波形
生成回路１６から構成される。入力信号補正回路９は、
電流検出センサ１１、Ａ／Ｄ変換装置１７、高速フーリ
エ変換等を用いた周波数分析回路１２、判定回路１３、
波形変更制御回路１４から構成される。波形生成回路１
６では、例えば基本波信号の正弦波とキャリア信号の三
角波により公知例のパルス幅変調信号を生成するものと
する。このパルス幅変調信号は主回路駆動回路１５に送
られ、主回路２を構成するスイッチング素子１を駆動で
きるように信号のレベル変換を行う。主回路２の出力信
号Ｂは抵抗、ホール素子あるいはカレントトランス等の
電流検出センサを含む出力信号検出回路１１により検出
され、Ａ／Ｄ変換装置１７によりディジタル化された電
流検出信号Ｃを得る。この電流検出信号Ｃをディジタル
信号処理プロセッサ等から構成される周波数分析回路１
２に入力し、高速フーリエ変換等の演算処理を行って出
力信号Ｂの周波数分析を行い、周波数軸上に変換した信
号Ｄを得る。この信号Ｄを判定回路１３に入力し、あら
かじめ閾値設定用レジスタ１８に設定した閾値に対して
高調波の信号成分の大小比較を周波数特性比較回路１９
にて行い、波形変更の有無を判定する。あるいは周波数
特性比較回路１９では入力信号のパルス幅を順次変更す
る中で、高調波成分の比率が最小となる入力信号Ａを最
終的に判定（選択）する等の判定方法をとる。この結果
を判定信号Ｅとして波形変更制御回路１４へ送り、主回
路２への入力信号Ａを変更するためにキャリア信号の周
波数変更あるいは変調度の変更情報を含むパルス幅変更
信号Ｆを波形生成回路１６に対して出力する。同時に可
変ＤＣ電源３に対してはＤＣ電圧変更信号Ｇを出力す
る。なお、可変ＤＣ電源４ではＤＣ電圧変更信号Ｇと、
波形生成回路１６で実際に生成されるパルス幅変調信号
の基本波成分の振幅情報を含むＤＣ電源電圧補正信号Ｈ
を受け取り電源電圧ＶＣＣの変更を行う。
る。入力信号制御回路３は、主回路駆動回路１５、波形
生成回路１６から構成される。入力信号補正回路９は、
電流検出センサ１１、Ａ／Ｄ変換装置１７、高速フーリ
エ変換等を用いた周波数分析回路１２、判定回路１３、
波形変更制御回路１４から構成される。波形生成回路１
６では、例えば基本波信号の正弦波とキャリア信号の三
角波により公知例のパルス幅変調信号を生成するものと
する。このパルス幅変調信号は主回路駆動回路１５に送
られ、主回路２を構成するスイッチング素子１を駆動で
きるように信号のレベル変換を行う。主回路２の出力信
号Ｂは抵抗、ホール素子あるいはカレントトランス等の
電流検出センサを含む出力信号検出回路１１により検出
され、Ａ／Ｄ変換装置１７によりディジタル化された電
流検出信号Ｃを得る。この電流検出信号Ｃをディジタル
信号処理プロセッサ等から構成される周波数分析回路１
２に入力し、高速フーリエ変換等の演算処理を行って出
力信号Ｂの周波数分析を行い、周波数軸上に変換した信
号Ｄを得る。この信号Ｄを判定回路１３に入力し、あら
かじめ閾値設定用レジスタ１８に設定した閾値に対して
高調波の信号成分の大小比較を周波数特性比較回路１９
にて行い、波形変更の有無を判定する。あるいは周波数
特性比較回路１９では入力信号のパルス幅を順次変更す
る中で、高調波成分の比率が最小となる入力信号Ａを最
終的に判定（選択）する等の判定方法をとる。この結果
を判定信号Ｅとして波形変更制御回路１４へ送り、主回
路２への入力信号Ａを変更するためにキャリア信号の周
波数変更あるいは変調度の変更情報を含むパルス幅変更
信号Ｆを波形生成回路１６に対して出力する。同時に可
変ＤＣ電源３に対してはＤＣ電圧変更信号Ｇを出力す
る。なお、可変ＤＣ電源４ではＤＣ電圧変更信号Ｇと、
波形生成回路１６で実際に生成されるパルス幅変調信号
の基本波成分の振幅情報を含むＤＣ電源電圧補正信号Ｈ
を受け取り電源電圧ＶＣＣの変更を行う。
【００１４】本発明による波形判定回路１３の実施例を
図５で説明する。まず負荷回路の共振特性を抽出するた
めに高周波領域まで信号成分が現れる基本波成分の矩形
信号を入力信号Ａとして用いる。その時の出力信号Ｂを
周波数分析回路１２に入力し、過大電流が現れる周波数
成分を特定する。パルス幅変調信号では基本波信号に対
するキャリア信号の周波数を変更することで、高調波成
分の現れる周波数領域を変更することが可能であること
から、上記の情報とキャリア信号の周波数変更で過大電
流が流れる周波数成分をずらすことが可能である。そこ
で入力信号のパルス幅を決定するために、キャリア周波
数の変更を波形生成回路１６に対して行う。この時主回
路２を構成するスイッチング素子１のスイッチング速度
の制約からキャリア信号の周波数には上限があるため、
キャリア信号の周波数の変更により高調波成分の出力比
率が設定した閾値を満足する入力信号Ａが得られない場
合には、今度は基本波信号とキャリア信号の振幅値の比
である変調度を変更することで高調波成分での出力が閾
値を満足するような入力信号を検出する操作を繰返す。
ただし、変調度についても上限及び下限があるので、変
調度を変更しても閾値を満足する信号が得られない場合
は、上記の手順において実施してきた入力信号波形の中
から最良な波形を選択するなどの方法を取る。
図５で説明する。まず負荷回路の共振特性を抽出するた
めに高周波領域まで信号成分が現れる基本波成分の矩形
信号を入力信号Ａとして用いる。その時の出力信号Ｂを
周波数分析回路１２に入力し、過大電流が現れる周波数
成分を特定する。パルス幅変調信号では基本波信号に対
するキャリア信号の周波数を変更することで、高調波成
分の現れる周波数領域を変更することが可能であること
から、上記の情報とキャリア信号の周波数変更で過大電
流が流れる周波数成分をずらすことが可能である。そこ
で入力信号のパルス幅を決定するために、キャリア周波
数の変更を波形生成回路１６に対して行う。この時主回
路２を構成するスイッチング素子１のスイッチング速度
の制約からキャリア信号の周波数には上限があるため、
キャリア信号の周波数の変更により高調波成分の出力比
率が設定した閾値を満足する入力信号Ａが得られない場
合には、今度は基本波信号とキャリア信号の振幅値の比
である変調度を変更することで高調波成分での出力が閾
値を満足するような入力信号を検出する操作を繰返す。
ただし、変調度についても上限及び下限があるので、変
調度を変更しても閾値を満足する信号が得られない場合
は、上記の手順において実施してきた入力信号波形の中
から最良な波形を選択するなどの方法を取る。
【００１５】
【発明の効果】本発明によれば、負荷回路を変更した場
合に主回路の入力信号を変更及び最適化する作業を簡略
化できるので、負荷を変えた場合の対応の容易化、その
時の調整作業の低減、多様の負荷に対する流用性の向上
等の効果がある。また、外付けのソフトゲート回路、フ
ィルタ回路等のハード的な対策部品を削減できるので、
回路の簡素化、小型化等の効果がある。
合に主回路の入力信号を変更及び最適化する作業を簡略
化できるので、負荷を変えた場合の対応の容易化、その
時の調整作業の低減、多様の負荷に対する流用性の向上
等の効果がある。また、外付けのソフトゲート回路、フ
ィルタ回路等のハード的な対策部品を削減できるので、
回路の簡素化、小型化等の効果がある。
【図１】従来の一実施例の全体回路構成図である。
【図２】本発明の一実施例の全体回路構成図である。
【図３】本発明の一実施例の自動補正回路の回路構成図
である。
である。
【図４】本発明の別の一実施例の回路図構成である。
【図５】本発明の一実施例の入力信号補正回路中の判定
回路動作フローである。
回路動作フローである。
１．スイッチング素子 ２．主回路（増幅回路） ３．入力信号制御回路 ４．可変ＤＣ電源 ５．フィルタ ６．トランス ７．ケーブル ８．負荷 ９．入力信号補正回路 １０．負荷回路 １１．出力信号検出回路 １２．周波数分析回路 １３．判定回路 １４．波形変更制御回路 １５．主回路駆動回路 １６．波形生成回路 １７．Ａ／Ｄ変換装置 １８．閾値設定用レジスタ １９．周波数特性比較回路 Ａ．主回路の入力信号 Ｂ．主回路の出力信号 Ｃ．電流（電圧）検出信号 Ｄ．周波数軸上に変換した信号 Ｅ．判定信号 Ｆ．パルス幅の変更信号 Ｇ．ＤＣ電圧変更信号 Ｈ．ＤＣ電源電圧補正信号 ＶＣＣ．電源電圧
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 正宏 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所通信事業部内 Ｆターム(参考） 5J091 AA02 AA27 AA41 AA51 AA66 CA23 CA27 CA42 CA50 CA92 FA08 FA10 FA17 FA20 HA40 KA41 KA47 KA49 KA53 KA56 MA13 MA21 SA05 SA11 TA01 TA07 UW02 UW04 5J100 JA03 KA05 LA01 LA09 LA10 QA01
Claims (5)
- 【請求項１】スイッチング素子を含む主回路と、上記主
回路の入力信号を制御する入力信号制御回路と、上記主
回路に電源を供給するＤＣ電源とからなる電力増幅器に
おいて、電力増幅器の出力信号を検出し、上記入力制御
回路を制御する入力信号補正回路とを設け、上記入力信
号補正回路をもって上記主回路への入力信号を変更して
上記入力信号の周波数特性を自動的に補正し、負荷回路
の共振点からずらしてなるＤ級電力増幅器。 - 【請求項２】請求項１において、上記ＤＣ電源が上記主
回路の出力電力レベル制御を行うための可変ＤＣ電源で
あるＤ級電力増幅器。 - 【請求項３】請求項２において、上記入力信号補正回路
が、上記主回路の出力電流あるいは電圧を検出する出力
信号検出回路と、上記出力電流あるいは電圧の周波数特
性を検出する周波数分析回路と、上記周波数特性の判定
回路と、上記入力信号制御回路及び上記可変ＤＣ電源へ
の変更信号を出力する波形変更制御回路を有するＤ級電
力増幅器。 - 【請求項４】請求項３において、上記入力信号補正回路
が、基本波周波数の矩形信号を入力信号とすることで、
負荷回路の共振特性を抽出するものであるＤ級電力増幅
器。 - 【請求項５】請求項３において、上記する入力信号補正
回路が、入力信号補正時の高調波成分判定を閾値設定用
レジスタにより予め設定した値以下にするように、キャ
リア周波数、変調度を変更するＤ級電力増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000154394A JP2001332940A (ja) | 2000-05-22 | 2000-05-22 | Ｄ級電力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000154394A JP2001332940A (ja) | 2000-05-22 | 2000-05-22 | Ｄ級電力増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001332940A true JP2001332940A (ja) | 2001-11-30 |
Family
ID=18659498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000154394A Pending JP2001332940A (ja) | 2000-05-22 | 2000-05-22 | Ｄ級電力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001332940A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009111693A (ja) * | 2007-10-30 | 2009-05-21 | Alpine Electronics Inc | Ｄ級アンプ |
| JP2012143280A (ja) * | 2011-01-07 | 2012-08-02 | Seiko Epson Corp | 容量性負荷駆動回路 |
| CN103607176A (zh) * | 2013-10-21 | 2014-02-26 | 梁秀红 | 音频功放供电电路控制方法及音频功放供电电路及音频功放电路 |
| WO2019235061A1 (ja) * | 2018-06-08 | 2019-12-12 | ソニー株式会社 | 電源装置及び電源供給方法 |
-
2000
- 2000-05-22 JP JP2000154394A patent/JP2001332940A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009111693A (ja) * | 2007-10-30 | 2009-05-21 | Alpine Electronics Inc | Ｄ級アンプ |
| JP2012143280A (ja) * | 2011-01-07 | 2012-08-02 | Seiko Epson Corp | 容量性負荷駆動回路 |
| CN103607176A (zh) * | 2013-10-21 | 2014-02-26 | 梁秀红 | 音频功放供电电路控制方法及音频功放供电电路及音频功放电路 |
| WO2019235061A1 (ja) * | 2018-06-08 | 2019-12-12 | ソニー株式会社 | 電源装置及び電源供給方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7923980B2 (en) | Digital controlled power supply | |
| US8917068B2 (en) | Quasi-resonant controlling and driving circuit and method for a flyback converter | |
| CN100433548C (zh) | 功率放大装置 | |
| TWI413359B (zh) | 高效率音頻放大器及其相關方法 | |
| KR20050021569A (ko) | ｄｖ/ｄｔ제어와 ＥＭＩ/스위칭 손실 감소를 구비한 광역폐루프 제어 시스템 | |
| KR20200091398A (ko) | 복수의 독립된 출력 스테이지들을 가진 클래스-d 증폭기 | |
| WO2017088241A1 (zh) | 一种缓冲电路 | |
| CN106998143A (zh) | 具有改进的谷值模式切换的开关功率转换器 | |
| CN108377095A (zh) | 振铃振幅测量及减轻 | |
| JP2001332940A (ja) | Ｄ級電力増幅器 | |
| WO1995033305A1 (en) | Pulse width modulation amplifier | |
| JPH0746853A (ja) | ソフトスイッチング式インバータ制御方法及びその装置 | |
| WO2019188267A1 (en) | Device and method for controlling switching | |
| CN113162589A (zh) | 时序调整方法、终端设备及存储介质 | |
| JP4923865B2 (ja) | インバータ装置 | |
| JP2005018311A (ja) | 電源回路 | |
| WO2023223426A1 (ja) | 電力用半導体素子の駆動回路および駆動方法ならびにパワーモジュール | |
| JP2004135440A (ja) | 相電流検出装置 | |
| CN113991987B (zh) | 一种共模电流检测与抑制系统及其工作方法 | |
| JP3614395B2 (ja) | リンギング矯正回路 | |
| Krause et al. | Narrowband Frequency Domain Optimized Gate Driving Signals for Power Transistors of DC/DC Converters | |
| CN114583949A (zh) | Pwm驱动电路和方法 | |
| US7760892B2 (en) | Noise elimination circuit for audio equipment | |
| JP2002315317A (ja) | Ｄｃ／ｄｃコンバータおよびそのスイッチングノイズ低減方法 | |
| JP2001025242A (ja) | スイッチング電源 |