JP2001332855A - Method for manufacturing multi-layered wiring board - Google Patents

Method for manufacturing multi-layered wiring board

Info

Publication number
JP2001332855A
JP2001332855A JP2000151280A JP2000151280A JP2001332855A JP 2001332855 A JP2001332855 A JP 2001332855A JP 2000151280 A JP2000151280 A JP 2000151280A JP 2000151280 A JP2000151280 A JP 2000151280A JP 2001332855 A JP2001332855 A JP 2001332855A
Authority
JP
Japan
Prior art keywords
layer
hole
forming
circuit
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000151280A
Other languages
Japanese (ja)
Inventor
Shigeharu Ariga
Yuichi Shimayama
Eiitsu Shinada
詠逸 品田
裕一 島山
茂晴 有家
Original Assignee
Hitachi Chem Co Ltd
日立化成工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chem Co Ltd, 日立化成工業株式会社 filed Critical Hitachi Chem Co Ltd
Priority to JP2000151280A priority Critical patent/JP2001332855A/en
Publication of JP2001332855A publication Critical patent/JP2001332855A/en
Application status is Pending legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method for a multi-layered wiring board which is superior in the formation precision of a conductor pattern and superior in control over the insulating layer thickness of a built-up layer without decreasing connection reliability. SOLUTION: This method has a stage for stacking and integrating resin layers on the top and reverse surfaces of plural conductor pattern layers, a stage for forming through holes penetrating the conductor pattern layers, a stage for forming a circuit board by depositing a conductor on the internal wall of the through hole, a stage for forming a stack plate which has nonwoven fabric prepreg laminated integrally on at least one of the top and reverse surfaces of the circuit board, the through holes charged with nonwoven fabric prepreg, and a build-up layer formed on at least one surface of the circuit board, a stage for forming a hole where an internal-layer circuit is exposed selectively in the built-up layer, a stage for depositing a conductor on the internal wall of the hole, and a stage for forming a conductor pattern connected to the internal layer circuit on the built-up layer.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は多層配線基板の製造方法に関わり、特に、貫通孔とビルドアップ層の形成に不織布プリプレグを用いる多層配線基板の製造方法に関する。 The present invention relates relates to a method for manufacturing a multilayer wiring board, more particularly to a method of manufacturing a multilayer wiring board using the nonwoven fabric prepreg forming the through hole and the buildup layer.

【0002】 [0002]

【従来の技術】近年、電子機器の小型化、高性能化に伴い、多層配線基板における表面実装部品(以下、「SM In recent years, miniaturization of electronic devices, with the high performance, the surface mounting component in a multilayer wiring board (hereinafter, "SM
D」という)の実装密度が急上昇し、実装端子の導体パターンには、微細化、高精度化等の要求が高まってきている。 D "hereinafter) packing density and spikes, the conductive pattern of the mount terminals, there has been increasing miniaturization requirements such as high accuracy.

【0003】多層配線基板の製造方法において、接続端子や回路などの導体パターンを形成する方法として、銅箔の表面に必要な形状にエッチングレジストを形成し、 [0003] In the method for manufacturing a multilayer wiring board, as a method of forming a conductive pattern, such as connection terminals and the circuit, an etching resist is formed into a shape required for the surface of the copper foil,
不要な箇所の銅箔を化学エッチング液を噴射してエッチング除去するという、いわゆるサブトラクト法がある。 The copper foil unnecessary portions by injecting a chemical etchant that is removed by etching, a so-called subtractive method.
このサブトラクト法を用いると、導体パターンの下面積は上面積よりも広くなってしまう。 With this subtraction process, bottom area of ​​the conductor pattern becomes wider than the upper area. つまり、導体パターンの断面形状が台形状となり、導体パターンの厚さが厚いほど上下の面積差が大きくなってしまう。 In other words, the sectional shape of the conductor pattern becomes trapezoidal, the area difference between the upper and lower as the thickness of the conductor pattern thicker increases. したがって、高密度なSMDの実装を行うために導体パターンの精度が要求される場合には、導体パターンの厚さを限りなく薄くすることが行われている。 Therefore, when the accuracy of the conductor patterns in order to perform the implementation of high-density SMD is required, it is performed to thin as possible the thickness of the conductor pattern.

【0004】また、導体パターンを形成するその他の方法としてアディティブ法がある。 Further, there is an additive method as another method of forming a conductive pattern. アディティブ法は、絶縁基板上の導体パターンが形成されない箇所にめっきレジスト像を形成し、その間際に無電界めっき銅を析出させて、導体パターンを形成する方法である。 Additive method, a plating resist is formed image portion where the conductor pattern on the insulating substrate is not formed, by precipitating an electroless plated copper on the verge, a method of forming a conductive pattern. サブトラクト法と異なり、アディティブ法によれば、上面積と下面積がほぼ等しくなるような方形状の断面形状を有する導体パターンを形成することができる。 Unlike subtractive method, according to the additive method, it is possible to form a conductive pattern area under the upper area has a substantially equal such square shape cross-sectional shape. このアディティブ法において、導体パターンの精度が要求される場合、めっきレジスト像の形成精度がその厚さに反比例するため、めっきレジスト像の厚さを薄くする必要があり、それに伴って、形成される導体パターンの厚さも制限されてしまう。 In this additive process, if the accuracy of the conductor patterns are required, since the accuracy of forming the plating resist image is inversely proportional to its thickness, it is necessary to reduce the thickness of the plating resist image, with it, it is formed the thickness of the conductive patterns is limited.

【0005】 [0005]

【発明が解決しようとする課題】ところで、スーパーコンピュータ、半導体装置の検査等の分野に使用される多層配線基板には、例えば、層数が20層以上、板厚が5 [SUMMARY OF THE INVENTION Incidentally, supercomputer, a multi-layer wiring substrate used in the field of inspection of a semiconductor device, for example, 20 layers or more the number of layers, the thickness 5
mm以上の高密度・高多層のものが使用されることがある。 Those mm or more high-density and high multiple layers may be used. このような高密度で高多層な多層配線基板において、接続端子の接続信頼性を確保するために、配線層間を貫通する貫通孔の内壁に堆積される内層銅厚をできるだけ厚くすることが必要であり、上記のサブトラクト法やアディティブ法などの従来の方法では、内層銅厚である導体パターンの厚さを厚くした上で、高精度化することが困難である。 In such a high density and high layer multilayer wiring board, in order to secure the connection reliability of the connection terminals, is necessary to thicken as possible inner layer copper thickness deposited on the inner wall of the through hole penetrating the wiring layers There, in the conventional method such as the subtractive method or additive method described above, after thickening the thickness of the conductor pattern is in the inner layer copper thickness, it is difficult to highly accurate.

【0006】また、一般に多層配線基板では配線路の特性インピーダンスを一定にするために、層間絶縁膜の厚さを均一に制御する必要が有る。 [0006] In general, in the multilayer wiring board in order to fix the characteristic impedance of the wiring path, it is necessary to uniformly control the thickness of the interlayer insulating film. しかし、板厚が5mm However, the plate thickness 5mm
以上の高密度・高多層の多層配線基板に対して、銅箔付き接着フィルムなどを用いて貫通孔の孔埋め及びビルドアップ層の形成を一括プレスで行ってしまうと、ビルドアップ層の絶縁膜厚を均一に制御することが困難である。 Against more high-density and high layer of the multilayer wiring substrate, the formation of holes filled and build-up layers of the through-hole by using a copper foil adhesive film gone collectively press buildup layer insulating film it is difficult to uniformly control the thickness.

【0007】また、ガラス織布プリプレグなどを用いて貫通孔の孔埋めとビルドアップ層の形成を一括プレスで行った場合、ビルドアップ層の絶縁膜厚を均一に制御することは可能であるが、表面回路と内層回路を電気的に接続する孔の形成をレーザで行うことが困難となる。 Further, if the formation of the hole filling and the buildup layer of the through hole by using a glass woven fabric prepreg was carried out in bulk press, it is possible to uniformly control the thickness of the insulating film of the build-up layer , it is difficult to perform formation of holes for electrically connecting the surface circuit and the inner layer circuit in the laser.

【0008】本発明はこのような従来技術の問題点を解決するために成されたものであり、その目的は、接続信頼性を低下させることなく、導体パターンの形成精度に優れ、またビルドアップ層の絶縁層厚の制御に優れた多層配線基板の製造方法を提供することである。 [0008] The present invention has been made to solve the problems of the prior art, and its object is without lowering the connection reliability, excellent in formation accuracy of the conductor patterns, also build-up it is to provide a method for manufacturing a multilayer wiring board which is excellent in control of the insulating layer thickness of the layer.

【0009】 [0009]

【課題を解決するための手段】上記目的を達成するため、本発明の特徴は、(1)1つまたは2つ以上の導体パターン層の表裏面に樹脂層をそれぞれ重ねて加圧・加熱して積層一体化する第1工程と、(2)積層一体化された樹脂層の上に内層回路を形成する第2工程と、 Means for Solving the Problems] To achieve the above object, the present invention provides (1) a resin layer pressurizing and heating to overlap respectively the front and back surfaces of the one or more conductive patterns layer a first step of laminating and integrating Te, a second step of forming an inner layer circuit on the (2) integrally laminated resin layer,
(3)導体パターン層及び樹脂層を貫通する貫通孔を形成する第3工程と、(4)貫通孔の内壁に導体を堆積して、導体パターン層と内層回路が相互に電気的に接続された回路基板を形成する第4工程と、(5)回路基板の表面及び裏面のうち少なくとも片面に不織布プリプレグを重ねて加圧・加熱して積層一体化して、貫通孔に不織布プリプレグが充填され、回路基板の少なくとも片面にビルドアップ層が形成された積層板を形成する第5工程と、(6)内層回路が表出する孔を選択的にビルドアップ層に形成する第6工程と、(7)孔の内壁に導体を堆積する第7工程と、(8)ビルドアップ層の上に内層回路に接続された導体パターンを形成する第8工程とを有する多層配線基板の製造方法であることである。 (3) a third step of forming a conductive pattern layer and the through hole penetrating through the resin layer, and depositing a conductor on the inner wall (4) through holes, the conductor pattern layer and the inner layer circuit is electrically connected to each other a fourth step of forming a circuit board, (5) are laminated integrally by pressurizing and heating overlaid on at least one side non-woven fabric prepreg of the front and back surfaces of the circuit board, nonwoven prepreg is filled in the through hole, a fifth step of forming a laminate on at least one side buildup layer of the circuit board is formed, a sixth step of forming selectively build-up layer a hole exposed is (6) an inner layer circuit, (7 ) a seventh step of depositing a conductor on the inner wall of the hole, that it is a method for manufacturing a multilayer wiring board having a eighth step of forming a connected conductor pattern on the inner layer circuit on a (8) the build-up layer is there. ここで、「導体パターン層」は、平板状の絶縁基板と、この絶縁基板上に配置された所定の導体パターンとからなる。 Here, "the conductor pattern layer" is composed of a plate-shaped insulating substrate, a predetermined conductor pattern disposed in the insulating substrate.

【0010】本発明の特徴によれば、不織布プリプレグを用いて貫通孔に充填し、ビルドアップ層を形成することにより、ビルドアップ層の層厚を均一に形成することができる。 According to a feature of the present invention, by filling the through hole with a non-woven fabric prepreg, by forming a buildup layer, it is possible to form a uniform layer thickness of the build-up layer. したがって、多層配線基板の導体パターンの特性インピーダンスを一定に保つことができる。 Therefore, it is possible to keep the characteristic impedance of the conductor patterns of the multilayer wiring substrates constant. 同時に、孔の内壁に堆積された導体の厚さを、貫通孔の内壁に堆積された導体の厚さより薄くできるので、貫通孔の内壁に堆積された導体の接続信頼性を低下させることなく、ビルドアップ層の上に形成精度の高い導体パターンを形成することができる。 At the same time, the thickness of the conductor deposited on the inner wall of the hole, since it thinner than the thickness of the deposited on the inner wall of the through-hole conductors, without lowering the connection reliability of the deposited on the inner wall of the through-hole conductors, it is possible to form a high conductive patterns formed precision on the build-up layer.

【0011】本発明の特徴において、不織布プリプレグは、ガラス不織布プリプレグであることが望ましい。 [0011] In a feature of the present invention, nonwoven prepreg is preferably a glass nonwoven fabric prepreg. あるいは、不織布プリプレグは、有機繊維不織布プリプレグであってもよい。 Alternatively, nonwoven prepreg may be an organic fiber nonwoven fabric prepreg. また、導体パターン層の層数は任意である。 Further, the number of layers of the conductor pattern layers is arbitrary. さらに、不織布プリプレグは、貫通孔の孔埋めとビルドアップ層の形成に必要な枚数だけ必要な個所に重ねて加圧、加熱することが望ましい。 Furthermore, the nonwoven fabric prepreg, hole filling and the buildup layer pressure superimposed on the number only where needed necessary for the formation of the through holes, it is desirable to heat. つまり、貫通孔の孔埋めとビルドアップ層の形成に1枚の不織布プリプレグでは不十分であれば、2枚以上を重ねることが望ましく、回路基板の表裏面の片面だけでは不十分であれば、両面に不織布プリプレグを重ねることが望ましい。 In other words, if insufficient by a single non-woven fabric prepreg formation of hole filling and the buildup layer of the through hole, it is desirable to overlay two or more, if the insufficient only one side of the front and back surfaces of the circuit board, it is desirable to superimpose the nonwoven fabric prepreg on both sides.

【0012】 [0012]

【発明の実施の形態】(実施例1)以下図面を参照して本発明の実施の形態を説明する。 DETAILED DESCRIPTION OF THE INVENTION Referring to (Example 1) The following figures describing the embodiments of the present invention. 図1は、実施例1に係わる多層配線基板の構成を示す断面図である。 Figure 1 is a cross-sectional view showing a configuration of a multilayer wiring board according to the first embodiment. 図1に示すように、実施例1に係わる多層配線基板12は、複数の導体パターン層1と、導体パターン層1の表裏面にそれぞれ配置された複数の樹脂層2と、積層一体化された複数の導体パターン層1及び樹脂層2を貫通する貫通孔4と、積層一体化された複数の導体パターン層1及び樹脂層2の表面及び裏面に形成された内層回路10と、貫通孔4の内壁に堆積され、異なる導体パターン層1及び内層回路10の間を電気的に接続する導体と、内層回路10の上に積層されたビルドアップ層16と、ビルドアップ層16の上に形成された導体パターン11とを有する。 As shown in FIG. 1, the multilayer wiring board 12 according to the first embodiment, a plurality of conductor pattern layers 1, a plurality of resin layers 2 disposed respectively on the front and back surfaces of the conductive pattern layer 1 was laminated and integrated the through-hole 4 which penetrates a plurality of the conductive pattern layer 1 and the resin layer 2, an inner layer circuit 10 formed on the front and back surfaces of the laminated integrated plurality of conductor pattern layers 1 and the resin layer 2, the through-hole 4 is deposited on the inner wall, and a conductor for electrically connecting the different conductor pattern layers 1 and the inner layer circuit 10, and the build-up layer 16 laminated on the inner layer circuit 10, which is formed on the build-up layer 16 and a conductor pattern 11. 導体パターン層1は、平板状の絶縁基板と、この絶縁基板の表裏面に配置された導体パターンとからなる。 The conductor pattern layer 1 is composed of a plate-shaped insulating substrate, and arranged conductive patterns on front and back surfaces of the insulating substrate.
貫通孔4の内部は、ビルドアップ層16と同一材料である不織布プリプレグが充填されている。 Inside the through-hole 4 is non-woven fabric prepreg is filled is the same material as the buildup layer 16. 導体パターン1 Conductor pattern 1
1と内層回路10とは、ビルドアップ層16中に形成された孔9の内壁に堆積された導体を介して接続されている。 1 and an inner layer circuit 10, are connected through the deposited conductors on the inner wall of the hole 9 formed in the build-up layer 16.

【0013】次に、図1に示した多層配線基板12の製造方法を図2(a)乃至(e)を参照して説明する。 [0013] will be described with reference to FIGS. 2 (a) to (e) a method of manufacturing a multilayer wiring board 12 shown in FIG. 図2(a)乃至(e)は、本発明の実施例1に係わる多層配線基板12の製造方法における主要な工程を示す工程断面図である。 FIGS. 2 (a) to (e) are process sectional views showing major steps in a method for manufacturing a multilayer wiring board 12 according to the first embodiment of the present invention. なお図2(a)乃至(e)の切断面は、 Note the cut surface shown in FIG. 2 (a) to (e) are
図1の切断面に対応している。 Corresponds to the cut surface of Fig.

【0014】(イ)まず、平板状の絶縁板の表裏面に銅箔が堆積されたガラス布ポリイミド樹脂銅張り積層板M [0014] (a) First, a glass cloth polyimide resin copper-clad laminate M copper foil is deposited on the front and rear surfaces of the flat plate-like insulating plate
CL−I−67(日立化成工業株式会社製、商品名)を複数個用意する。 CL-I-67 (manufactured by Hitachi Chemical Co., Ltd., trade name) to a plurality prepared. これらのガラス布ポリイミド樹脂銅張り積層板の表面に、エッチングレジストフィルムHP− These glass cloth polyimide resin copper clad surface of the laminate, etching resist films HP-
250(日立化成工業株式会社製、商品名)をラミネートする。 250 (manufactured by Hitachi Chemical Co., Ltd., trade name) laminating. フォトマスクを介してエッチングレジストフィルムに紫外線を照射し、現像して、所定の導体パターン(内層回路パターン)と同一形状のエッチングレジストを形成する。 Irradiated with ultraviolet rays etching resist film through a photomask, and developed to form an etching resist having the same shape as the predetermined conductor pattern (inner layer circuit pattern). このエッチングレジストをマスクとして銅箔を選択的にエッチング除去して、図2(a)に示すように、絶縁板の表裏面に所定の導体パターンが配置された複数の導体パターン層1を形成する。 The etching resist is selectively removed by etching the copper foil as a mask, as shown in FIG. 2 (a), to form a plurality of conductor pattern layers 1 in which a predetermined conductive pattern is disposed on the front and back surfaces of the insulating plate . なお、図2 It should be noted that FIG. 2
(a)乃至(e)に示すように実施例1では、導体パターン層1の数が3つである場合について説明を続けるが、これに限られるわけではなくこれより少ない層数あるいは多い層数であってもかまわない。 In Example 1, as shown in (a) to (e), for although Continuing with the case number of the conductor pattern layer 1 is three, the number of layers or larger number of layers less than this not limited to this it may even. その後、エッチングレジストを剥離除去する。 Thereafter, the etch resist stripping removed. 3つの導体パターン層1 Three conductor pattern layer 1
の表裏面に4つの樹脂層2をそれぞれ重ね、さらに最外層の樹脂層2の外側に銅箔3を重ねて、圧力2.94M Lap each of the four resin layer 2 on the front and back surfaces, superimposed copper foil 3 still outside of the resin layer 2 of the outermost layer, the pressure 2.94M
pa、温度175℃、90分の条件で積層一体化する。 pa, temperature 175 ° C., integrated laminated at 90 minutes.
積層一体化された3つの導体パターン層1と4つの樹脂層2と銅箔3とを回路基板5という。 Stacked integrated three conductor pattern layer 1 and four and a resin layer 2 and the copper foil 3 that the circuit board 5. なお、樹脂層2 The resin layer 2
は、ガラス布ポリイミド樹脂プリプレグGIA−67 Is, glass cloth polyimide resin prepreg GIA-67
(日立化成工業株式会社製、商品名)を使用する。 (Manufactured by Hitachi Chemical Co., Ltd., trade name) to use. また、図2(a)は、積層一体化する前の回路基板5の各層(1、2、3)の配置関係を示す図である。 2 (a) is a diagram showing the arrangement of each layer of the circuit substrate 5 prior to laminating and integrating (1, 2, 3).

【0015】(ロ)次に、図2(b)に示すように、数値制御孔あけ機を用いて所定の位置に回路基板5の表裏面を貫通する貫通孔4を形成する。 [0015] (b) Next, as shown in FIG. 2 (b), to form the through-hole 4 that penetrates the front and back surfaces of the circuit board 5 at a predetermined position using a numerical control drilling machine. 無電界めっきを30 The electroless plating 30
μm、電気銅めっきを20μm行って、貫通孔4の内壁と回路基板5の表裏面に必要な導体(銅箔)を堆積する。 [mu] m, by performing 20μm copper electroplating, depositing a conductor (copper foil) required on the front and back surfaces of the inner wall and the circuit board 5 of the through-hole 4. 銅箔3の上にエッチングレジストフィルムHP−2 Etching on the copper foil 3 resist film HP-2
50をラミネートし、フォトマスクを介して紫外線を照射し、現像して、内層回路10と同一形状のエッチングレジストを形成する。 Laminating a 50, ultraviolet rays are irradiated through a photomask and developed to form an etching resist having the same shape as the inner layer circuit 10. このエッチングレジストをマスクとして銅箔3を選択的にエッチング除去して内層回路1 Inner layer circuit 1 copper foil 3 the etching resist as a mask selectively removed by etching
0を形成する。 To form a 0. その後、エッチングレジストを剥離除去する。 Thereafter, the etch resist stripping removed. 貫通孔4の内壁に堆積された銅箔により、内層回路10及び複数の内層回路パターン(導体パターン層1)との間が接続される。 A copper foil deposited on the inner wall of the through hole 4, between the inner layer circuit 10 and a plurality of inner layer circuit pattern (conductor pattern layer 1) is connected. 以上の工程を経て、図2 Through the above steps, FIG. 2
(b)に示すように、積層された複数の導体パターン層1を貫通する貫通孔4を有する板厚が約5mmの回路基板5を形成することができる。 As shown in (b), it is possible that a plate thickness having a through hole 4 that penetrates a plurality of laminated conductor pattern layer 1 to form a circuit board 5 to about 5 mm.

【0016】(ハ)次に、図2(c)に示すように、回路基板5の表裏面に、不織布プリプレグ6、その外側に膜厚12μmの銅箔7を重ね、加圧・加熱して積層一体化する。 [0016] Then (c), as shown in FIG. 2 (c), the front and back surfaces of the circuit board 5, a nonwoven fabric prepregs 6, overlapping the copper foil 7 having a thickness of 12μm on the outside, pressed and heated to laminated integrated. 図2(d)に示すように、不織布プリプレグ6 As shown in FIG. 2 (d), nonwoven prepreg 6
の一部が貫通孔4に充填され、他の不織布プリプレグ6 Some are filled in the through-hole 4 of the other nonwoven fabric prepregs 6
は、内層回路10と銅箔7間のスペーサーとなって残り、回路基板5の表裏面に堆積されたビルドアップ層1 The remaining is a spacer between the inner layer circuit 10 and the copper foil 7, the build-up layer is deposited on the front and back surfaces of the circuit board 5 1
6が形成される。 6 is formed. 積層一体化された回路基板5と不織布プリプレグ6と銅箔7とを積層板8という。 A laminated integrated circuit board 5 and the nonwoven fabric prepreg 6 copper foil 7 of laminate 8. 以上の工程を経て、回路基板5の表面及び裏面に不織布プリプレグ6及び銅箔7を重ねて加圧・加熱して積層一体化して、 Through the above steps, and integrally laminated by pressurizing and heating overlapping surfaces and nonwoven prepreg 6 and the copper foil 7 on the back surface of the circuit board 5,
貫通孔4の孔埋めとビルドアップ層16の形成を一括プレスで行うことができる。 The formation of the hole filling and the buildup layer 16 of the through-hole 4 can be carried out in bulk press. なお、不織布プリプレグ6 In addition, non-woven fabric prepreg 6
は、ガラス不織布プリプレグの一種であるガラス不織布エポキシプリプレグGEA−679P(日立化成工業株式会社製、商品名)を使用する。 Is, non-woven glass epoxy prepreg GEA-679P, which is a kind of glass non-woven fabric prepreg (manufactured by Hitachi Chemical Co., Ltd., trade name) to use. また、図2(c)は、 Also, FIG. 2 (c),
積層一体化する前の積層板8の各層(5、6、7)の配置関係を示す図である。 It is a diagram showing the arrangement of the layers (5,6,7) of the laminated plate 8 before lamination integrated.

【0017】(ニ)次に、積層板8の表面及び裏面にエッチングレジストフィルムHP−250をラミネートする。 [0017] (d) Next, laminating the etching resist film HP-250 on the front and back surfaces of the laminate 8. フォトリソグラフィー法を用いてフォトマスクを介して紫外線を照射し、現像して、図2(e)に示す孔9 Irradiating ultraviolet radiation through a photomask by photolithography and developed holes 9 shown in FIG. 2 (e)
を形成したい領域に窓を有するエッチングレジストを形成する。 Forming an etching resist having a window in the region intended to form a. このエッチングレジストをマスクとして銅箔7 Copper foil 7 the etching resist as a mask
を選択的にエッチング除去する。 Selectively removed by etching. 炭酸ガスレーザ孔あけ機であるLCO−1B21(日立ビアメカニクス株式会社製、商品名)を用いて、孔9の位置に、周波数500 LCO-1B21 (Hitachi Via Mechanics Co., Ltd., trade name) is a carbon dioxide laser drilling machine by using the, in the position of the holes 9, frequency 500
Hz、パルス幅12μs、ビーム径φ0.2mm、ショット回数8回の条件でレーザ光を照射し、孔9の位置の硬化したエポキシ樹脂及びガラス不織布基材であるビルドアップ層16を選択的に取り除き、図2(e)に示すように内層回路10が露出した孔9を形成する。 Hz, pulse width 12 .mu.s, beam diameter 0.2 mm in diameter, is irradiated with a laser beam shot number eight conditions, selectively removing the build-up layer 16 is a cured epoxy resin and a glass woven fabric substrate position of the holes 9 to form a hole 9 the inner layer circuit 10 is exposed as shown in FIG. 2 (e). その後、エッチングレジストを剥離除去する。 Thereafter, the etch resist stripping removed.

【0018】(ホ)次に、以下の組成の無電解銅めっき液を用いて以下の条件で無電解銅めっきを行い、積層板8の表裏面及び孔9の内壁に厚さ12μmの導体(銅箔)を堆積する。 [0018] (e) Next, the following is performed electroless copper plating under the following conditions using an electroless copper plating solution having a composition, thickness 12μm of the conductors to the inner wall of the front and back surfaces and the hole 9 of the laminate 8 ( depositing a copper foil).

【0019】<無電解銅めっき液の組成及び使用条件> ・CuSO ・5H O …………10g/リットル ・EDTA・4Na …………40g/リットル ・37%CH O …………3mg/リットル ・pH:12.4 ・液温:70℃ (へ)次に、積層板8の表裏面にエッチングレジストフィルムHP−250をラミネートし、フォトリソグラフィー法を用いて、導体パターン11と同一形状を有するエッチングレジストを形成する。 [0019] <Composition and use conditions of the electroless copper plating solution> · CuSO 4 · 5H 2 O ............ 10g / liter · EDTA · 4Na ............ 40g / liter · 37% CH 2 O ............ 3 mg / l · pH: 12.4 · liquid temperature: 70 ° C. (to) is then laminated with the etching resist film HP-250 on the front and back surfaces of the laminate 8, by photolithography, identical to conductor patterns 11 forming an etching resist having a shape. このエッチングレジストをマスクとして銅箔を選択的にエッチング除去して導体パターン11を形成する。 The etching resist is selectively removed by etching the copper foil as a mask to form a conductive pattern 11. 導体パターン11は、孔9 The conductor pattern 11 has a hole 9
の内壁に堆積された銅箔を介して内層回路10に接続されている。 It is connected to the inner layer circuit 10 via the copper foil deposited on the inner wall. その後、エッチングレジストを剥離除去する。 Thereafter, the etch resist stripping removed. 最後に、数値制御ルーターで外形加工を行い、図1 Finally, the outline processing in the numerical control router, FIG. 1
に示した多層配線基板12を製造することができる。 It is possible to manufacture a multilayer wiring board 12 shown in.

【0020】実施例1に係わる多層配線基板12によれば、貫通孔4を有する回路基板5に不織布プリプレグ6 According to the multilayer wiring board 12 according to Example 1, a nonwoven fabric prepreg 6 to the circuit board 5 having the through-hole 4
を重ねて加圧・加熱して積層一体化することにより、不織布プリプレグ6の一部は貫通孔4に充填され、残りの不織布プリプレグ6は回路基板5の表裏面に堆積されたビルドアップ層16を形成する。 By integrally laminated under pressure and heat to overlapped a portion of the nonwoven fabric prepreg 6 is filled in the through-hole 4, the build-up layer and the remaining non-woven fabric prepregs 6 is deposited on the front and back surfaces of the circuit board 5 16 to form. ビルドアップ層16の層厚を均一に形成することができ、またレーザによる層間接続用の孔9の形成も可能となる。 Thickness of the buildup layer 16 can be uniformly formed, and it becomes possible to form a hole 9 for interlayer connection by laser. 内層回路10と導体パターン11(最外層銅箔)間のスペーサとして役割を果たすビルドアップ層16を均一に形成することができるため、多層配線基板12の配線路の特性インピーダンスを一定に保つことができる。 It is possible to form a uniform serving buildup layer 16 as a spacer between the inner layer circuit 10 and the conductor pattern 11 (outermost copper foil), to keep the characteristic impedance of the wiring path of the multilayer wiring board 12 at a constant it can.

【0021】また、多層配線基板12は、最外層の導体パターン11とそれに隣接する内層回路10とを接続する孔9と、内層の導体パターン間を接続する貫通孔4との2種類の孔を有する。 Further, the multilayer wiring board 12 has a hole 9 for connecting the inner layer circuit 10 adjacent thereto and the outermost conductor pattern 11, the two holes of the through-holes 4 for connecting the inner layer conductor pattern a. 孔9の内壁に堆積された導体の厚さ(12μm)が、内層の導体パターン間を接続する貫通孔4の内壁に堆積された導体の厚さ(50μm)より薄く形成するので、貫通孔4の内壁に堆積された導体の接続信頼性を低下させることなく、導体パターン11 The thickness of the conductor deposited on the inner wall of the hole 9 (12 [mu] m) is, since the thinner formation thickness of the conductor deposited on the inner wall of the through hole 4 for connecting the inner layer conductor pattern (50 [mu] m), the through-hole 4 without lowering the connection reliability of the deposition on the inner wall conductor, the conductor patterns 11
の形成精度を高めることができる。 It is possible to improve the accuracy of the formation.

【0022】なお、実施例1に係る多層配線基板12における導体パターン層1の層数、絶縁材の種類などは、 [0022] In Examples number of layers of the conductor pattern layer 1 in the multilayer wiring board 12 according to the 1, and the type of insulating material,
本発明を限定する事項ではなく、任意の層数、種類を有する多層配線基板であってもよい。 Rather than matters to limit the present invention, any number of layers may be a multilayer wiring board having a type. また、図2(c)に示した回路基板5と不織布プリプレグ6と銅箔7を重ねて加圧・加熱して積層一体化する際、不織布プリプレグ1枚では層間接続用の貫通孔4への樹脂充填が十分にできない場合、樹脂充填に必要な枚数だけ複数の不織布プリプレグ6を重ねて加圧、加熱すればよい。 Further, when stacking integrated with pressurizing and heating by overlapping the circuit board 5 and the nonwoven fabric prepreg 6 and the copper foil 7 shown in FIG. 2 (c), in one non-woven fabric prepreg into the through holes 4 for interlayer connection If the resin filler is not sufficiently pressurized to overlap a plurality of non-woven fabric prepregs 6 required number to the resin filling, may be heated. 逆に、回路基板5の表裏面にそれぞれ不織布プリプレグ6を重ねずとも十分に貫通孔4への樹脂充填が可能である場合、回路基板5の片面にのみ不織布プリプレグ6を配置してもよい。 Conversely, if it is possible to resin filling to fully through hole 4 without overlapping each nonwoven fabric prepreg 6 on the front and back surfaces of the circuit board 5 may be arranged nonwoven prepreg 6 only on one surface of the circuit board 5. この場合、ビルドアップ層16は、多層配線基板12の片面にのみ形成される。 In this case, the build-up layer 16 is formed only on one side of the multilayer wiring board 12. さらに、不織布プリプレグ6として、ガラス不織布エポキシプリプレグGEA− Furthermore, the nonwoven fabric prepreg 6, nonwoven glass fabric epoxy prepreg GEA-
679A等のガラス不織布プリプレグを使用したが、有機繊維不織布プリプレグを代わりに使用してもよい。 Although using a glass nonwoven fabric prepreg such as 679A, it may be used organic fiber non-woven fabric prepreg instead.

【0023】(比較例1)発明者らは、図1に示した実施例1にかかわる多層配線基板と、以下に示す2つの比較例(比較例1、比較例2)に係る多層配線基板等について、接続信頼性の試験を行い、実施例1にかかわる多層配線基板の接続信頼性の優位性を検証した。 [0023] (Comparative Example 1) We, the multilayer wiring board or the like according to the multilayer wiring board, two comparative examples shown below (Comparative Example 1, Comparative Example 2) according to the first embodiment shown in FIG. 1 for performs connection reliability test to verify the connection reliability advantage of the multilayer wiring board according to example 1. まず、2 First, 2
つの比較例に係る多層配線基板等の製造方法について説明する。 One of the method for manufacturing a multilayer wiring board or the like according to a comparative example will be described. なお、比較例の説明において実施例1にかかわる多層配線基板の製造方法と同一な部分についてはその旨をしるし、説明を省略した。 Note that the manufacturing method that are the same as those in the multilayer wiring board according to Example 1 in the description of the comparative example indicia that effect was omitted. 図3(a)乃至(f) FIGS. 3 (a) to (f)
は、比較例1に係わる多層配線基板の製造方法における主要な工程を示す工程断面図である。 Are sectional views showing a main process in the manufacturing method for a multilayer wiring board according to Comparative Example 1. 図3(a)乃至(f)において図1の同一な部分には同一な符号を付している。 The same parts in FIG. 1 are denoted by the same reference numerals in FIGS. 3 (a) to (f).

【0024】(イ)まず、3つのガラス布ポリイミド樹脂銅張り積層板MCL−I−67を用いて、図3(a) [0024] (a) First, using three glass cloth polyimide resin copper-clad laminate MCL-I-67, FIGS. 3 (a)
に示すように、絶縁板の表裏面に所定の導体パターンが配置された3つの導体パターン層1を形成する。 As shown in, forming three conductive pattern layers 1 in which a predetermined conductive pattern is disposed on the front and back surfaces of the insulating plate. そして、3つの導体パターン層1の表裏面に4つの樹脂層2 Then, four resin layers on the front and back surfaces of the three conductor patterns layer 1 2
をそれぞれ重ね、さらに最外層の樹脂層2の外側に銅箔3を重ねて、圧力2.94Mpa、温度175℃、90 Lap respectively, further superimposed copper foil 3 on the outer side of the resin layer 2 of the outermost layer, pressure 2.94 MPa, temperature of 175 ° C., 90
分の条件で積層一体化して回路基板5を形成する。 Integrally laminated min conditions to form a circuit board 5. なお、樹脂層2は、ガラス布ポリイミド樹脂プリプレグG The resin layer 2, glass cloth polyimide resin prepreg G
IA−67を使用する。 Using the IA-67. また、図3(a)は、積層一体化する前の回路基板5の各層(1、2、3)の配置関係を示す図である。 Further, FIG. 3 (a) is a diagram showing the arrangement of each layer of the circuit substrate 5 prior to laminating and integrating (1, 2, 3).

【0025】(ロ)次に、図3(b)に示すように、回路基板5の表裏面を貫通する貫通孔4を形成する。 Next (b), as shown in FIG. 3 (b), to form the through-hole 4 that penetrates the front and back surfaces of the circuit board 5. そして、無電界めっきを30μm、電気銅めっきを20μm Then, 30μm the electroless plating, 20μm copper electroplating
行って、貫通孔4の内壁と回路基板5の表裏面に銅箔を堆積する。 Go and depositing copper on the front and back surfaces of the inner wall and the circuit board 5 of the through-hole 4. 銅箔3の上にエッチングレジストフィルムH Etching resist film H on the copper foil 3
P−250を用いて、内層回路10と同一形状のエッチングレジストを形成する。 With P-250, to form an etching resist having the same shape as the inner layer circuit 10. このエッチングレジストを用いて内層回路10を形成する。 Forming an inner layer circuit 10 by using the etching resist. 以上の工程(イ)及び(ロ)は実施例1と同じ工程であり、図3(b)に示す板厚が約5mmの回路基板5は図2(b)に示した回路基板5と同じものである。 The above steps (i) and (ii) is the same process as in Example 1, the circuit board 5 of the plate thickness of about 5mm shown in FIG. 3 (b) are the same as the circuit board 5 shown in FIG. 2 (b) it is intended.

【0026】(ハ)次に、実施例1における不織布プリプレグ6、銅箔7の代わりに、図3(c)に示すように、回路基板5の表裏面に、銅箔付き接着フィルムMC [0026] (c) Next, nonwoven prepreg 6 in Example 1, in place of the copper foil 7, as shown in FIG. 3 (c), the front and back surfaces of the circuit board 5, a copper foil adhesive film MC
F−6000E(日立化成工業株式会社製、商品名)1 F-6000E (manufactured by Hitachi Chemical Co., Ltd., trade name) 1
3を重ね、加圧・加熱して積層一体化する。 3 a lap, integrally laminated by pressurizing and heating. 図3(d) Figure 3 (d)
に示すように、接着フィルム13の一部が貫通孔4に充填され、残りの接着フィルム13は回路基板5の表裏面に堆積されたビルドアップ層16を形成する。 As shown, a portion of the adhesive film 13 is filled in the through-hole 4, and the remaining adhesive film 13 to form a buildup layer 16 deposited on the front and back surfaces of the circuit board 5. 積層一体化された回路基板5と接着フィルム13とを積層板14 Laminating the stacked integrated circuit board 5 and the bonding film 13 plate 14
という。 That. なお、図3(c)は、積層一体化する前の積層板14の各層(5、13)の配置関係を示す図である。 Incidentally, FIG. 3 (c) is a diagram showing the arrangement of the layers of the laminate 14 (5,13) before lamination integrated.

【0027】(ニ)次に、実施例1と同様な方法により、図3(e)に示す内層回路10が露出した孔9を形成する。 [0027] (d) Next, in the same manner as in Example 1 to form a hole 9 the inner layer circuit 10 is exposed as shown in FIG. 3 (e). そして、実施例1と同一条件で、積層板14の表裏面及び孔9の内壁に厚さ12μmの銅箔を堆積する。 Then, under the same conditions as in Example 1 to deposit a copper foil having a thickness of 12μm on the inner wall of the front and back surfaces and the hole 9 of the laminate 14.

【0028】(ホ)次に、実施例1と同様な方法により、接着フィルム13の銅箔を選択的にエッチング除去して導体パターン11を形成する。 [0028] Then (e), in the same manner as in Example 1 to form a conductive pattern 11 is selectively removed by etching the copper foil of the adhesive film 13. 最後に、数値制御ルーターで外形加工を行い、図3(f)に示すような多層配線基板15を製造することができる。 Finally, the outline processing in the numerical control router, it is possible to manufacture a multilayer wiring board 15 as shown in FIG. 3 (f).

【0029】(比較例2)比較例2にかかわる多層配線基板は、実施例1の図2(b)に示した回路基板5である。 The multilayer wiring board according to Comparative Example 2 Comparative Example 2 is a circuit board 5 shown in FIG. 2 of Example 1 (b). つまり、いかに示す方法により製造された回路基板5である。 That is, a circuit board 5 prepared by the method shown how.

【0030】まず、3つのガラス布ポリイミド樹脂銅張り積層板MCL−I−67を用いて、図4(a)に示すように、絶縁板の表裏面に所定の導体パターンが配置された3つの導体パターン層1を形成する。 [0030] First, using three glass cloth polyimide resin copper-clad laminate MCL-I-67, as shown in FIG. 4 (a), three of predetermined conductor pattern on the front and back surfaces of the insulating plate is arranged forming a conductor pattern layer 1. そして、この3つの導体パターン層1の表裏面に4つの樹脂層2をそれぞれ重ね、さらに最外層の樹脂層2の外側に銅箔3を重ねて、積層一体化して回路基板5を形成する。 Then, overlapping each of the four resin layer 2 on the front and back surfaces of the three conductor patterns layer 1, further superimposed copper foil 3 on the outer side of the resin layer 2 of the outermost layer, to form a circuit board 5 are laminated integrally. なお、 It should be noted that,
樹脂層2は、ガラス布ポリイミド樹脂プリプレグGIA Resin layer 2, glass cloth polyimide resin prepreg GIA
−67を使用する。 Using the -67. また、図4(a)は、積層一体化する前の回路基板5の各層(1、2、3)の配置関係を示す図である。 4 (a) is a diagram showing the arrangement of each layer of the circuit substrate 5 prior to laminating and integrating (1, 2, 3).

【0031】次に、図4(b)に示すように、回路基板5の表裏面を貫通する貫通孔4を形成する。 Next, as shown in FIG. 4 (b), to form the through-hole 4 that penetrates the front and back surfaces of the circuit board 5. 無電界めっきを30μm、電気銅めっきを20μm行って、貫通孔4の内壁と回路基板5の表裏面に銅箔を堆積する。 The electroless plating 30 [mu] m, by performing 20μm copper electroplating to deposit a copper foil on the front and back surfaces of the inner wall and the circuit board 5 of the through-hole 4. 銅箔3の上にエッチングレジストフィルムHP−250を用いて、内層回路10と同一形状のエッチングレジストを形成する。 By using an etching resist film HP-250 on the copper foil 3, to form an etching resist having the same shape as the inner layer circuit 10. このエッチングレジストを用いて内層回路1 Inner layer circuit 1 by using the etching resist
0を形成する。 To form a 0. 以上の工程を経て、図4(b)に示す板厚が約5mmの回路基板5を形成することができる。 Through the above steps, it is possible to plate thickness shown in FIG. 4 (b) to form a circuit board 5 to about 5 mm.

【0032】(試験結果)次に、実施例1、比較例1及び2に係る多層配線基板等について、発明者が行った接続信頼性の試験結果について説明する。 [0032] Then (test results), Example 1, the multilayer wiring board or the like according to Comparative Example 1 and 2, the inventors have connection reliability of the test results will be described were performed. 表1に実施例1、比較例1及び2に係る多層配線基板等の仕様と接続信頼性の試験結果を示す。 Exemplary Table 1 Example 1 illustrates the specifications and connection reliability of the test results of the multilayer wiring board or the like according to Comparative Examples 1 and 2.

【0033】 [0033]

【表1】 [Table 1] 表1に示すように、実施例1、比較例1及び2に係る多層配線基板等の板厚は、すべて5mmである。 As shown in Table 1, the thickness of the multilayer wiring board or the like according to Example 1, Comparative Example 1 and 2 are all 5 mm. 多層配線基板等の表裏面に表出している導体パターン(表面回路)は、実施例1については、銅箔7から形成された導体パターン11であり、比較例1については、接着フィルム13の銅箔から形成された導体パターン11である。 Conductive patterns that are exposed on the front and back surfaces of such a multilayer wiring board (a surface circuit), for example 1, a conductor pattern 11 formed from the copper foil 7, Comparative Example 1, copper adhesive film 13 a conductor pattern 11 formed from the foil. これらの導体パターン11の導体厚はともに24μ Conductor thickness of the conductor pattern 11 are both 24μ
mである。 A m. 一方、比較例2の表面回路は、銅箔3から形成された内部回路10である。 On the other hand, the surface circuit of Comparative Example 2 is an internal circuit 10 formed of copper foil 3. 内部回路10の導体厚は68μmである。 Conductor thickness of the internal circuit 10 is 68 .mu.m. また、導体パターン11のライン/スペースは60μm/60μmであり、内部回路10のライン/スペースは120μm/130μmである。 The line / space of the conductor pattern 11 is 60 [mu] m / 60 [mu] m, line / space of the internal circuit 10 is 120 [mu] m / 130 .mu.m. 貫通孔4の孔径はすべて0.4mmであり、貫通孔4の孔数はすべて1000個である。 All diameter of the through-hole 4 is 0.4 mm, pore number of the through-holes 4 are all 1000. また、実施例1及び比較例1において、導体パターン11と内部回路10間を接続する孔(非貫通孔)9の孔径はともに0.15mm、孔数はともに50個である。 Further, in Example 1 and Comparative Example 1, the diameter of the hole (non-through hole) 9 which connects the conductor pattern 11 and the internal circuit 10 are both 0.15 mm, pore number are both 50.

【0034】接続信頼性の試験方法、試験条件はMIL The connection reliability test methods, test conditions of MIL
−STD−202Method107Bに従った。 According to the -STD-202Method107B. つまり、−65℃で30分/25℃で5分/125℃で30 That is, 30 5 min / 125 ° C. for 30 minutes / 25 ° C. at -65 ° C.
分/25℃/5分の熱サイクルを繰り返し、評価は初期の接続抵抗値から10%上昇するまでのサイクル数で行うこととした。 Min / 25 ° C. / 5 minutes repeated thermal cycling, evaluation was be carried out in number of cycles to 10% increase from the initial connection resistance value. 接続信頼性を示すサイクル数は、比較例2に係る回路基板5が150サイクルであるのに対し、 Number of cycles showing the connection reliability, whereas the circuit board 5 according to Comparative Example 2 is 150 cycles,
実施例1及び比較例1では150サイクル以上の良好な結果が得られた。 Example 1 and Comparative Examples good results over 150 cycles in 1 were obtained. また、ビルドアップ層16の膜厚は、 In addition, the thickness of the build-up layer 16,
比較例1が30〜110μmであるのに対し、実施例1 While Comparative Example 1 is 30~110Myuemu, Example 1
が90〜110μmであった。 There was 90~110μm. 比較例1に比べ実施例1 Example 1 compared with Comparative Example 1
のほうが、均一なビルドアップ層16が形成されることが検証された。 Whichever is that uniform build-up layer 16 is formed it has been verified. つまり、実施例1に係る多層配線基板の製造方法では、ライン/スペース=60μm/60μm That is, in the method for manufacturing a multilayer wiring board according to example 1, line / space = 60 [mu] m / 60 [mu] m
の微細配線形成と接続信頼性が良好で、かつ絶縁層の厚みバラツキが少ない多層配線基板が形成できることが検証された。 Of forming fine wiring and connection reliability is excellent, and the multilayer wiring board is small thickness unevenness of the insulating layer that can be formed is verified.

【0035】以上説明したように、本発明によって微細配線形成と接続信頼性が良好で且つ絶縁層の厚みバラツキが少ない多層配線基板を提供することができる。 [0035] As described above, it is possible to connect reliability fine wiring formed by the present invention is to provide a multilayer wiring board is small thickness variations in the good and the insulating layer.

【0036】 [0036]

【発明の効果】以上説明したように本発明によれば、接続信頼性を低下させることなく、導体パターンの形成精度に優れ、またビルドアップ層の絶縁層厚の制御に優れた多層配線基板の製造方法を提供することができる。 According to the present invention as described above, according to the present invention, connection reliability without lowering the excellent accuracy of forming the conductor patterns, also a multilayer wiring board which is excellent in control of the insulating layer thickness of the build-up layer it is possible to provide a manufacturing method.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の実施例1に係る多層配線基板の構成を示す断面図である。 It is a sectional view showing a multilayer wiring board structure according to Embodiment 1 of the present invention.

【図2】図2(a)乃至(e)は、本発明の実施例1に係る多層配線基板の製造方法における主要な工程を示す工程断面図である。 [2] FIGS. 2 (a) to (e) are process sectional views showing major steps in a method for manufacturing a multilayer wiring board according to Embodiment 1 of the present invention.

【図3】図3(a)乃至(f)は、比較例1に係る多層配線基板の製造方法における主要な工程を示す工程断面図である。 [3] FIGS. 3 (a) to (f) are sectional views showing major steps in a method for manufacturing a multilayer wiring board according to Comparative Example 1.

【図4】図4(a)及び(b)は、比較例2に係る回路基板の製造方法における主要な工程を示す工程断面図である。 [4] FIG. 4 (a) and (b) are process sectional views showing major steps in the method of manufacturing a circuit board according to Comparative Example 2.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 導体パターン層 2 樹脂層 3、7 銅箔 4 貫通孔 5 回路基板 6 不織布プリプレグ 8、14 積層板 9 孔 10 内層回路 11 導体パターン 12、15 多層配線基板 13 接着フィルム First conductor pattern layer 2 resin layer 3 and 7 copper foil 4 through holes 5 circuit board 6 nonwoven prepreg 8,14 laminate 9 hole 10 inner layer circuit 11 conductive patterns 12, 15 multilayer wiring board 13 adhesive film

フロントページの続き (72)発明者 有家 茂晴 茨城県下館市大字小川1500番地 日立化成 工業株式会社総合研究所内 Fターム(参考) 5E346 AA42 CC04 CC10 CC32 DD23 DD44 DD48 EE09 EE13 EE38 GG09 GG15 GG18 GG28 HH03 Front page of the continuation (72) inventor Shigeharu Yuie Ibaraki Prefecture Shimodate City Oaza Ogawa 1500 address Hitachi Chemical Industry Co., Ltd. Research Institute, in the F-term (reference) 5E346 AA42 CC04 CC10 CC32 DD23 DD44 DD48 EE09 EE13 EE38 GG09 GG15 GG18 GG28 HH03

Claims (3)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 1つまたは2つ以上の導体パターン層の表裏面に樹脂層をそれぞれ重ねて加圧・加熱して積層一体化する第1工程と、 積層一体化された前記樹脂層の上に内層回路を形成する第2工程と、 前記導体パターン層及び前記樹脂層を貫通する貫通孔を形成する第3工程と、 前記貫通孔の内壁に導体を堆積して、前記導体パターン層と前記内層回路が相互に電気的に接続された回路基板を形成する第4工程と、 前記回路基板の表面及び裏面のうち少なくとも片面に不織布プリプレグを重ねて加圧・加熱して積層一体化して、前記貫通孔に当該不織布プリプレグが充填され、当該回路基板の少なくとも当該片面にビルドアップ層が形成された積層板を形成する第5工程と、 前記内層回路が表出する孔を選択的に前記ビルドアップ層に形 1. A one or more and the first step of laminating integrally on the front and back surfaces of the conductive pattern layer resin layer was pressed and heated to overlap each on top of the multilayer integrated the resin layer wherein a second step of forming an inner layer circuit, and a third step of forming a through hole penetrating through the conductive pattern layer and the resin layer, and depositing a conductor on the inner wall of the through hole, and said conductive pattern layer a fourth step of the inner layer circuit forming a circuit board electrically connected to each other, and integrally laminated by pressurizing and heating overlaid nonwoven fabric prepreg on at least one of the front and back surfaces of the circuit board, wherein the nonwoven prepreg is filled in the through hole, and a fifth step of forming at least laminate the one side in the build-up layer is formed of the circuit board, selectively the build-up hole in which the inner layer circuit is exposed form a layer する第6工程と、 前記孔の内壁に導体を堆積する第7工程と、 前記ビルドアップ層の上に前記内層回路に接続された導体パターンを形成する第8工程とを有することを特徴とする多層配線基板の製造方法。 And having a sixth step of, a seventh step of depositing a conductor on an inner wall of the hole, and an eighth step of forming a connected conductor pattern on the inner layer circuit on the build-up layer method of manufacturing a multilayer wiring board.
  2. 【請求項2】 前記不織布プリプレグが、ガラス不織布プリプレグであることを特徴とする請求項1記載の多層配線基板の製造方法。 Wherein said non-woven fabric prepreg, a method for manufacturing a multilayer wiring board according to claim 1, characterized in that the nonwoven glass fabric prepreg.
  3. 【請求項3】 前記不織布プリプレグが、有機繊維不織布プリプレグであることを特徴とする請求項1記載の多層配線基板の製造方法。 Wherein the nonwoven fabric prepreg, a method for manufacturing a multilayer wiring board according to claim 1, characterized in that the organic fiber nonwoven fabric prepreg.
JP2000151280A 2000-05-23 2000-05-23 Method for manufacturing multi-layered wiring board Pending JP2001332855A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000151280A JP2001332855A (en) 2000-05-23 2000-05-23 Method for manufacturing multi-layered wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000151280A JP2001332855A (en) 2000-05-23 2000-05-23 Method for manufacturing multi-layered wiring board

Publications (1)

Publication Number Publication Date
JP2001332855A true JP2001332855A (en) 2001-11-30

Family

ID=18656865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000151280A Pending JP2001332855A (en) 2000-05-23 2000-05-23 Method for manufacturing multi-layered wiring board

Country Status (1)

Country Link
JP (1) JP2001332855A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649683B1 (en) 2005-08-17 2006-11-17 삼성전기주식회사 Printed circuit board and method for manufacturing the same
JP2010512644A (en) * 2006-12-11 2010-04-22 インテル・コーポレーション Microelectronic substrate with embedded component and spacer layer and method of forming the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649683B1 (en) 2005-08-17 2006-11-17 삼성전기주식회사 Printed circuit board and method for manufacturing the same
JP2010512644A (en) * 2006-12-11 2010-04-22 インテル・コーポレーション Microelectronic substrate with embedded component and spacer layer and method of forming the same

Similar Documents

Publication Publication Date Title
KR20100017926A (en) A method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
KR100905566B1 (en) Carrier member for transmitting circuits, coreless printed circuit board using the said carrier member, and methods of manufacturing the same
US7002080B2 (en) Multilayer wiring board
US7705247B2 (en) Built-up printed circuit board with stack type via-holes
KR100754080B1 (en) Rigid-flexible printed circuit board and manufacturing method therefor
US5185502A (en) High power, high density interconnect apparatus for integrated circuits
US5137618A (en) Methods for manufacture of multilayer circuit boards
US6548767B1 (en) Multi-layer printed circuit board having via holes formed from both sides thereof
US9029713B2 (en) Printed wiring board and method for manufacturing the same
JP3059568B2 (en) Method for manufacturing a multilayer printed circuit board
JP2587596B2 (en) Method of manufacturing a multilayer circuit board using the same and a circuit board connection material
CN1946270B (en) Printed-wiring board, multilayer printed-wiring board and manufacturing process therefor
JP3112059B2 (en) Thin-film multilayer wiring board and its manufacturing method
TW200524502A (en) Method of providing printed circuit board with conductive holes and board resulting therefrom
US8277668B2 (en) Methods of preparing printed circuit boards and packaging substrates of integrated circuit
JP2874329B2 (en) A method for manufacturing a multilayer printed wiring board
JP2003174265A (en) Multilayer wiring circuit substrate
CN1784121A (en) Method of fabricating printed circuit board having thin core layer
CN1832664A (en) Method of fabricating printed circuit board having embedded multi-layer passive devices
KR100570856B1 (en) Method for fabricating the multi layer PCB in parallel
JPH07170069A (en) Manufacture of multilayer circuit
WO2001045478A1 (en) Multilayered printed wiring board and production method therefor
KR100567087B1 (en) Method for fabricating the multi layer printed circuit board in parallel with improved interconnection
KR100867148B1 (en) Printed circuit board and manufacturing method of the same
US6268070B1 (en) Laminate for multi-layer printed circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20070221

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20090626

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20090630

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20091104

Free format text: JAPANESE INTERMEDIATE CODE: A02