JP2001332742A - Thin film transistor substrate - Google Patents

Thin film transistor substrate

Info

Publication number
JP2001332742A
JP2001332742A JP2000154080A JP2000154080A JP2001332742A JP 2001332742 A JP2001332742 A JP 2001332742A JP 2000154080 A JP2000154080 A JP 2000154080A JP 2000154080 A JP2000154080 A JP 2000154080A JP 2001332742 A JP2001332742 A JP 2001332742A
Authority
JP
Japan
Prior art keywords
signal line
data signal
insulating film
thin film
withstand voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000154080A
Other languages
Japanese (ja)
Inventor
Yayoi Nakamura
やよい 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2000154080A priority Critical patent/JP2001332742A/en
Publication of JP2001332742A publication Critical patent/JP2001332742A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To enhance an insulation breakdown strength between polymerization parts of a data signal line and an auxiliary capacity electrode in a thin film transistor substrate of an active matrix type liquid crystal display panel. SOLUTION: There is consecutively provided an insulation breakdown strength insulation film 14 composed of a film for forming a channel protection film 10 between intersection parts of a sweep signal line 2 and a data signal line 3 and between polymerization parts of the data signal line 3 and an auxiliary capacity electrode 6.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は薄膜トランジスタ
基板に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a thin film transistor substrate.

【0002】[0002]

【従来の技術】アクティブマトリクス型液晶表示パネル
には、薄膜トランジスタ基板と対向基板とを貼り合わ
せ、その間に液晶を封入したものがある。図5は従来の
このような液晶表示パネルにおける薄膜トランジスタ基
板の一例の一部の透過平面図を示し、図6はそのX−X
線に沿う断面図を示したものである。この薄膜トランジ
スタ基板はガラス基板1を備えている。ガラス基板1の
上面側には走査信号ライン2とデータ信号ライン3がマ
トリクス状に設けられ、その各交点近傍には薄膜トラン
ジスタ4、画素電極5および補助容量電極6が設けられ
ている。
2. Description of the Related Art There is an active matrix type liquid crystal display panel in which a thin film transistor substrate and a counter substrate are bonded to each other and liquid crystal is sealed between them. FIG. 5 shows a partial transmission plan view of an example of a thin film transistor substrate in such a conventional liquid crystal display panel, and FIG.
FIG. 3 shows a cross-sectional view along the line. This thin film transistor substrate includes a glass substrate 1. A scanning signal line 2 and a data signal line 3 are provided in a matrix on the upper surface side of the glass substrate 1, and a thin film transistor 4, a pixel electrode 5, and an auxiliary capacitance electrode 6 are provided near each intersection thereof.

【0003】すなわち、ガラス基板1の上面の所定の箇
所にはゲート電極7を含む走査信号ライン2が設けら
れ、他の所定の箇所には後で詳述する補助容量電極6が
設けられている。その上面全体には窒化シリコン等から
なるゲート絶縁膜8が設けられている。ゲート電極7上
におけるゲート絶縁膜8の上面の所定の箇所には真性ア
モルファスシリコンからなる半導体薄膜9が設けられて
いる。半導体薄膜9の上面の所定の箇所には窒化シリコ
ン等からなるチャネル保護膜10が設けられている。チ
ャネル保護膜10の上面の両側およびその両側における
半導体薄膜9の上面にはn型アモルファスシリコンから
なるオーミックコンタクト層11、12が設けられてい
る。
That is, a scanning signal line 2 including a gate electrode 7 is provided at a predetermined location on the upper surface of the glass substrate 1, and an auxiliary capacitance electrode 6, which will be described in detail later, is provided at another predetermined location. . A gate insulating film 8 made of silicon nitride or the like is provided on the entire upper surface. A semiconductor thin film 9 made of intrinsic amorphous silicon is provided at a predetermined position on the gate electrode 7 on the gate electrode 7. At a predetermined position on the upper surface of the semiconductor thin film 9, a channel protective film 10 made of silicon nitride or the like is provided. Ohmic contact layers 11 and 12 made of n-type amorphous silicon are provided on both sides of the upper surface of the channel protective film 10 and on the upper surface of the semiconductor thin film 9 on both sides thereof.

【0004】一方のオーミックコンタクト層11の上面
およびゲート絶縁膜8の上面の所定の箇所にはドレイン
電極13を含むデータ信号ライン3が設けられている。
この場合、データ信号ライン3は、真性アモルファスシ
リコン膜3a、n型アモルファスシリコン膜3b、ドレ
イン電極13形成用のアルミニウム等からなる金属膜3
cの3層構造となっている。真性アモルファスシリコン
膜3aは、半導体薄膜9を形成する際、同時に形成され
るもので、データ信号ライン3に沿って半導体薄膜9と
同一の材料で同一の厚さに形成されている。
A data signal line 3 including a drain electrode 13 is provided at a predetermined position on the upper surface of one ohmic contact layer 11 and on the upper surface of the gate insulating film 8.
In this case, the data signal line 3 is composed of an intrinsic amorphous silicon film 3a, an n-type amorphous silicon film 3b, and a metal film 3 made of aluminum or the like for forming the drain electrode 13.
c has a three-layer structure. The intrinsic amorphous silicon film 3a is formed simultaneously with the formation of the semiconductor thin film 9, and is formed along the data signal line 3 with the same material and the same thickness as the semiconductor thin film 9.

【0005】また、データ信号ライン3と走査信号ライ
ン2との交差部においては、真性アモルファスシリコン
膜3aとn型アモルファスシリコン膜3bとの間に、チ
ャネル保護膜10を形成するためのチャネル保護膜形成
用膜からなる絶縁耐圧向上用絶縁膜14が設けられてい
る。つまり、絶縁耐圧向上用絶縁膜14は、真性アモル
ファスシリコン膜3a上に窒化シリコン等からなる絶縁
膜を堆積し、パターニングにより、チャネル保護膜10
と共に形成されるものであり、チャネル保護膜10と同
一の材料および同一の厚さに形成されている。
At the intersection of the data signal line 3 and the scanning signal line 2, a channel protective film for forming a channel protective film 10 between the intrinsic amorphous silicon film 3a and the n-type amorphous silicon film 3b. An insulating film 14 for improving withstand voltage made of a forming film is provided. That is, the insulating film 14 for improving the withstand voltage is formed by depositing an insulating film made of silicon nitride or the like on the intrinsic amorphous silicon film 3a and patterning the same to form the channel protective film 10.
With the same material and the same thickness as the channel protective film 10.

【0006】他方のオーミックコンタクト層12の上面
にはソース電極15が設けられている。その上面全体に
は窒化シリコン等からなるオーバーコート膜16が設け
られている。オーバーコート膜16の上面の所定の箇所
にはITOからなる画素電極5が設けられている。画素
電極5は、オーバーコート膜16に設けられたコンタク
トホール17を介してソース電極15に接続されてい
る。
A source electrode 15 is provided on the upper surface of the other ohmic contact layer 12. An overcoat film 16 made of silicon nitride or the like is provided on the entire upper surface. A pixel electrode 5 made of ITO is provided at a predetermined position on the upper surface of the overcoat film 16. The pixel electrode 5 is connected to the source electrode 15 via a contact hole 17 provided in the overcoat film 16.

【0007】補助容量電極6は、走査信号ライン2に平
行して配置された直線部6aと、この直線部6aからデ
ータ信号ライン3と重なる位置においてデータ信号ライ
ン3の配列方向に延出された延出部6bとからなってい
る。この場合、延出部6bの幅は、延出部6bの左辺部
および右辺部がデータ信号ライン3の左右両側に配置さ
れた画素電極5のうち左側の画素電極5の右辺部および
右側の画素電極5の左辺部と重なる幅となっている。
The auxiliary capacitance electrode 6 extends in the direction in which the data signal lines 3 are arranged at a position where the storage capacitance electrode 6 overlaps with the data signal line 3 at a position overlapping the straight line portion 6 a arranged in parallel with the scanning signal line 2. And an extension 6b. In this case, the width of the extension portion 6b is determined by the right side portion and the right side pixel portion of the left side pixel electrode 5 among the pixel electrodes 5 arranged on the left and right sides of the data signal line 3 on the left side and right side portion of the extension portion 6b The width overlaps with the left side of the electrode 5.

【0008】そして、隣接する2つの延出部6bおよび
その間の直線部6aからなるほぼコ字状部は画素電極5
の所定の3辺部と重ね合わされ、この重ね合わされた部
分によって補助容量部が形成されている。この場合、こ
のほぼコ字状部の内側の3辺は画素開口部の一部のエッ
ジを形成し、これにより開口率を高くしている。
The substantially U-shaped portion consisting of two adjacent extending portions 6b and a straight portion 6a therebetween is formed by a pixel electrode 5
Are overlapped with predetermined three sides, and the overlapped portion forms an auxiliary capacitance portion. In this case, the three sides inside the substantially U-shaped portion form part of the edge of the pixel opening, thereby increasing the aperture ratio.

【0009】[0009]

【発明が解決しようとする課題】ところで、上記従来の
薄膜トランジスタ基板では、走査信号ライン2とデータ
信号ライン3との交差部間にゲート絶縁膜8のほかに絶
縁耐圧向上用絶縁膜14を設けているので、走査信号ラ
イン2とデータ信号ライン3との交差部間の絶縁耐圧を
向上することができる。一方、データ信号ライン3と補
助容量電極6との間の電位差は比較的小さく、このため
データ信号ライン3と補助容量電極6との重合部間にゲ
ート絶縁膜8のみを設けても、絶縁耐圧上あまり問題は
ない。しかしながら、あまり問題はないとはいっても、
完全ではないので、絶縁耐圧の信頼性が十分であるとは
いえない。この発明の課題は、データ信号ラインと補助
容量電極との重合部間の絶縁耐圧を向上することであ
る。
By the way, in the above-mentioned conventional thin film transistor substrate, an insulating film 14 for improving the withstand voltage is provided in addition to the gate insulating film 8 between the intersections of the scanning signal lines 2 and the data signal lines 3. Therefore, the withstand voltage between the intersections of the scanning signal lines 2 and the data signal lines 3 can be improved. On the other hand, the potential difference between the data signal line 3 and the auxiliary capacitance electrode 6 is relatively small. Therefore, even if only the gate insulating film 8 is provided between the overlapping portions of the data signal line 3 and the auxiliary capacitance electrode 6, the dielectric strength can be reduced. There is not much problem. However, even though there is not much problem,
Since it is not perfect, the reliability of the withstand voltage cannot be said to be sufficient. SUMMARY OF THE INVENTION It is an object of the present invention to improve the withstand voltage between overlapping portions of a data signal line and an auxiliary capacitance electrode.

【0010】[0010]

【課題を解決するための手段】請求項1に記載の発明
は、マトリクス状に設けられた走査信号ラインとデータ
信号ラインの各交点近傍に薄膜トランジスタ、画素電極
および補助容量電極が設けられた薄膜トランジスタ基板
において、前記走査信号ラインおよび前記補助容量電極
と前記データ信号ラインとの間にゲート絶縁膜を設け、
前記走査信号ラインと前記データ信号ラインとの交差部
間および前記データ信号ラインと前記補助容量電極との
重合部間に絶縁耐圧向上用絶縁膜を連続して設けたもの
である。請求項2に記載の発明は、請求項1に記載の発
明において、前記絶縁耐圧向上用絶縁膜を前記ゲート絶
縁膜上に形成したものである。請求項3に記載の発明
は、請求項1に記載の発明において、前記ゲート絶縁膜
上に前記データ信号ラインに沿う半導体薄膜を形成し、
前記絶縁耐圧向上用絶縁膜を前記半導体薄膜上に形成し
たものである。請求項4に記載の発明は、請求項1〜3
のいずれかに記載の発明において、前記絶縁耐圧向上用
絶縁膜を前記データ信号ラインの配列方向ほぼ全域に連
続して設けたものである。請求項5に記載の発明は、請
求項1〜3のいずれかに記載の発明において、前記絶縁
耐圧向上用絶縁膜を前記薄膜トランジスタのチャネル保
護膜を形成するためのチャネル保護膜形成用膜と同一の
材料によって形成したものである。請求項6に記載の発
明は、請求項1〜3のいずれかに記載の発明において、
前記画素電極の側辺部を前記絶縁耐圧向上用絶縁膜と重
合させたものである。そして、請求項1に記載の発明に
よれば、データ信号ラインと補助容量電極との重合部間
に絶縁耐圧向上用絶縁膜を設けているので、データ信号
ラインと補助容量電極との重合部間の絶縁耐圧を向上す
ることができる。この場合、走査信号ラインとデータ信
号ラインとの交差部間およびデータ信号ラインと補助容
量電極との重合部間に絶縁耐圧向上用絶縁膜を連続して
設けているのは、開口率が低下しないようにするためで
ある。
According to a first aspect of the present invention, there is provided a thin film transistor substrate provided with a thin film transistor, a pixel electrode, and an auxiliary capacitance electrode near each intersection of a scanning signal line and a data signal line provided in a matrix. A gate insulating film provided between the scanning signal line and the auxiliary capacitance electrode and the data signal line;
An insulating film for improving withstand voltage is continuously provided between intersections of the scanning signal lines and the data signal lines and between overlapping portions of the data signal lines and the auxiliary capacitance electrodes. According to a second aspect of the present invention, in the first aspect of the present invention, the insulating film for improving withstand voltage is formed on the gate insulating film. According to a third aspect of the present invention, in the first aspect of the invention, a semiconductor thin film is formed along the data signal line on the gate insulating film;
The insulating film for improving the withstand voltage is formed on the semiconductor thin film. The invention according to claim 4 is the invention according to claims 1 to 3.
In the invention described in any one of the above (1) to (4), the insulating film for improving withstand voltage is provided continuously over substantially the entire area in the arrangement direction of the data signal lines. According to a fifth aspect of the present invention, in the first aspect of the present invention, the insulating film for improving withstand voltage is the same as a channel protective film forming film for forming a channel protective film of the thin film transistor. Formed of the above material. The invention according to claim 6 is the invention according to any one of claims 1 to 3,
A side portion of the pixel electrode is overlapped with the insulating film for improving withstand voltage. According to the first aspect of the present invention, since the insulating film for improving the withstand voltage is provided between the overlapping portion of the data signal line and the auxiliary capacitance electrode, the insulating film is provided between the overlapping portion of the data signal line and the auxiliary capacitance electrode. Can be improved in withstand voltage. In this case, since the insulating film for improving the withstand voltage is continuously provided between the intersections of the scanning signal lines and the data signal lines and between the overlapping portions of the data signal lines and the auxiliary capacitance electrodes, the aperture ratio does not decrease. That's why.

【0011】[0011]

【発明の実施の形態】図1はこの発明の一実施形態にお
ける薄膜トランジスタ基板の要部の透過平面図を示し、
図2はそのX−X線に沿う断面図を示したものである。
これらの図において、図5および図6と同一名称部分に
は同一の符号を付し、その説明を適宜省略する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a transparent plan view of a main part of a thin film transistor substrate according to an embodiment of the present invention.
FIG. 2 is a sectional view taken along the line XX.
In these figures, the same reference numerals are given to the same parts as those in FIGS. 5 and 6, and the description thereof will be appropriately omitted.

【0012】この実施形態の薄膜トランジスタ基板で
は、走査信号ライン2とデータ信号ライン3との交差部
間およびデータ信号ライン3と補助容量電極6との重合
部間に、チャネル保護膜10形成用膜からなる絶縁耐圧
向上用絶縁膜14が連続して設けられている。ただし、
この場合も、データ信号ライン3は、真性アモルファス
シリコン膜3a、n型アモルファスシリコン膜3b、ド
レイン電極13形成用のアルミニウム等からなる金属膜
3cの3層構造となっている。このため、絶縁耐圧向上
用絶縁膜14は、真性アモルファスシリコン膜3aとn
型アモルファスシリコン膜3bとの間に設けられてい
る。本発明の実施形態においても、絶縁耐圧向上用絶縁
膜14は、真性アモルファスシリコン膜3a上に窒化シ
リコン等からなる絶縁膜を堆積し、パターニングによ
り、チャネル保護膜10と共に形成されるものであり、
チャネル保護膜10と同一の材料および同一の厚さに形
成されている。
In the thin film transistor substrate of this embodiment, the film for forming the channel protective film 10 is provided between the intersections of the scanning signal lines 2 and the data signal lines 3 and between the overlapping portions of the data signal lines 3 and the auxiliary capacitance electrodes 6. The insulating film 14 for improving the withstand voltage is continuously provided. However,
Also in this case, the data signal line 3 has a three-layer structure of an intrinsic amorphous silicon film 3a, an n-type amorphous silicon film 3b, and a metal film 3c made of aluminum or the like for forming the drain electrode 13. Therefore, the insulating film 14 for improving the withstand voltage is made of the intrinsic amorphous silicon film 3a and n
It is provided between the amorphous silicon film 3b. Also in the embodiment of the present invention, the insulation withstand voltage improving insulating film 14 is formed by depositing an insulating film made of silicon nitride or the like on the intrinsic amorphous silicon film 3a and patterning the same together with the channel protective film 10;
The same material and the same thickness as the channel protective film 10 are formed.

【0013】このように、この実施形態の薄膜トランジ
スタ基板では、データ信号ライン3と補助容量電極6と
の重合部間に絶縁耐圧向上用絶縁膜14を設けているの
で、データ信号ライン3と補助容量電極6との重合部間
の絶縁耐圧を向上することができる。しかも、走査信号
ライン2とデータ信号ライン3との交差部間およびデー
タ信号ライン3と補助容量電極6との重合部間に絶縁耐
圧向上用絶縁膜14を連続して設けているので、次に説
明するように、開口率が低下しないようにすることがで
きる。
As described above, in the thin film transistor substrate of this embodiment, since the insulating film 14 for improving the withstand voltage is provided between the overlapping portions of the data signal lines 3 and the auxiliary capacitance electrodes 6, the data signal lines 3 and the auxiliary capacitances are provided. The withstand voltage between the overlapping portion with the electrode 6 can be improved. In addition, since the insulating film 14 for improving the withstand voltage is continuously provided between the intersections of the scanning signal lines 2 and the data signal lines 3 and between the overlapping portions of the data signal lines 3 and the auxiliary capacitance electrodes 6, As described, the aperture ratio can be prevented from lowering.

【0014】例えば、比較例として、図3に示すよう
に、走査信号ライン2とデータ信号ライン3との交差部
間に絶縁耐圧向上用絶縁膜14Aを設け、データ信号ラ
イン3と補助容量電極6との重合部間に絶縁耐圧向上用
絶縁膜14Bを設けた構造とする。すなわち、絶縁耐圧
向上用絶縁膜を符号14Aで示すものと符号14Bで示
すものとに分離する。すると、両絶縁耐圧向上用絶縁膜
14A、14B間に分離用の最小の隙間Dが形成され
る。そして、絶縁耐圧向上用絶縁膜14Bをデータ信号
ライン3と補助容量電極6との重合部間に設けるには、
データ信号ライン3下の補助容量電極6を走査信号ライ
ン2から隙間Dに応じた分だけ離間させて配置すること
になる。この結果、補助容量電極6の直線部6aの所定
の部分が傾斜部cとなり、開口率が低下する。
For example, as a comparative example, as shown in FIG. 3, an insulating film 14A for improving the withstand voltage is provided between the intersections of the scanning signal line 2 and the data signal line 3, and the data signal line 3 and the auxiliary capacitance electrode 6 are provided. And a structure in which an insulating film 14B for improving withstand voltage is provided between the overlapping portions. That is, the insulating film for improving the withstand voltage is separated into one indicated by reference numeral 14A and one indicated by reference numeral 14B. Then, a minimum separation gap D is formed between the insulating films 14A and 14B for improving the withstand voltage. Then, in order to provide the insulation withstand voltage improving insulating film 14B between the overlapping portion of the data signal line 3 and the auxiliary capacitance electrode 6,
The auxiliary capacitance electrode 6 below the data signal line 3 is arranged to be separated from the scanning signal line 2 by an amount corresponding to the gap D. As a result, a predetermined portion of the linear portion 6a of the auxiliary capacitance electrode 6 becomes the inclined portion c, and the aperture ratio decreases.

【0015】これに対し、図1に示す実施形態の場合に
は、走査信号ライン2とデータ信号ライン3との交差部
間およびデータ信号ライン3と補助容量電極6との重合
部間に絶縁耐圧向上用絶縁膜14を連続して設けている
ので、データ信号ライン3下の補助容量電極6を走査信
号ライン2から離間させて配置することなく、絶縁耐圧
向上用絶縁膜14をデータ信号ライン3と補助容量電極
6との重合部間に設けることができ、したがって開口率
が低下しないようにすることができる。
On the other hand, in the case of the embodiment shown in FIG. 1, the withstand voltage between the intersection between the scanning signal line 2 and the data signal line 3 and the overlap between the data signal line 3 and the auxiliary capacitance electrode 6 are set. Since the insulating film 14 for improvement is provided continuously, the insulating film 14 for improving withstand voltage can be formed on the data signal line 3 without disposing the auxiliary capacitance electrode 6 below the data signal line 3 away from the scanning signal line 2. And the auxiliary capacitance electrode 6 can be provided between the overlapping portions, so that the aperture ratio can be prevented from lowering.

【0016】なお、上記実施形態では、絶縁耐圧向上用
絶縁膜14を走査信号ライン2とデータ信号ライン3と
の交差部間およびデータ信号ライン3と補助容量電極6
との重合部間に連続して設けた場合について説明した
が、これに限定されるものではない。例えば、図4に示
すこの発明の他の実施形態のように、絶縁耐圧向上用絶
縁膜14をデータ信号ライン3の配列方向ほぼ全域に連
続して設けるようにしてもよい。このようにした場合に
は、データ信号ライン3(図2では符号3b、3cで示
すもの)下の絶縁耐圧向上用絶縁膜14に切れ目が無く
なり、データ信号ライン3が断線しにくいようにするこ
とができる。
In the above embodiment, the insulating film 14 for improving the withstand voltage is formed between the intersections between the scanning signal lines 2 and the data signal lines 3 and between the data signal lines 3 and the auxiliary capacitance electrodes 6.
Although the case where it is provided continuously between the overlapping portions is described, the present invention is not limited to this. For example, as in another embodiment of the present invention shown in FIG. 4, the insulating film 14 for improving the withstand voltage may be provided continuously over almost the entire area in the arrangement direction of the data signal lines 3. In this case, the insulating film 14 for improving the withstand voltage under the data signal line 3 (indicated by reference numerals 3b and 3c in FIG. 2) has no break, so that the data signal line 3 is hardly disconnected. Can be.

【0017】また、図4に示す実施形態では、補助容量
電極6の延出部6bを画素電極5の左辺部および右辺部
に沿ってさらに延出するとともに、画素電極5の右辺部
および左辺部を絶縁耐圧向上用絶縁膜14と重合する位
置まで延出している。補助容量電極6は、遮光性の金属
膜で形成されており、上記のように、画素電極5の右辺
部および左辺部を補助容量電極6の延出部6bより外側
に位置する絶縁耐圧向上用絶縁膜14と重合する位置ま
で延出することにより、補助容量電極6の延出部6bと
画素電極5の右辺部または左辺部との間隙が無くなり、
この間の漏れ光を無くすことができる。したがって、通
常、対向基板側にマトリクス状の遮光膜を形成するが、
この対向基板側に形成する遮光膜は、上下のガラス基板
間の位置ずれ分、画素電極5と重合するように形成する
ので、この対向基板側の遮光膜を形成する必要が無くな
る分、開口率を向上することができる。
In the embodiment shown in FIG. 4, the extension 6b of the auxiliary capacitance electrode 6 further extends along the left side and the right side of the pixel electrode 5, and the right side and the left side of the pixel electrode 5 extend. Extend to a position where it overlaps with the insulating film 14 for improving the withstand voltage. The auxiliary capacitance electrode 6 is formed of a light-shielding metal film. As described above, the right and left sides of the pixel electrode 5 are located outside the extension 6b of the auxiliary capacitance electrode 6 for improving the dielectric strength. By extending to the position where it overlaps with the insulating film 14, the gap between the extension 6b of the auxiliary capacitance electrode 6 and the right side or the left side of the pixel electrode 5 is eliminated,
Light leakage during this time can be eliminated. Therefore, usually, a matrix-shaped light shielding film is formed on the counter substrate side,
The light-shielding film formed on the counter substrate side is formed so as to overlap with the pixel electrode 5 by the positional deviation between the upper and lower glass substrates, so that the necessity of forming the light-shielding film on the counter substrate side is eliminated. Can be improved.

【0018】なお、図4に示す実施形態において、画素
電極5と走査信号ライン2との間隙部を、遮光膜で覆っ
てもよく、その場合、遮光膜はガラス基板1側に形成し
てもよくあるいは対向基板に形成してもよい。また、上
記実施形態において、絶縁耐圧向上用絶縁膜14は、ゲ
ート絶縁膜8上に真性アモルファスシリコン膜3aを形
成し、この真性アモルファスシリコン膜3a上に形成す
るものであるが、ゲート絶縁膜8上に直接形成してもよ
いものである。
In the embodiment shown in FIG. 4, the gap between the pixel electrode 5 and the scanning signal line 2 may be covered with a light shielding film. In this case, the light shielding film may be formed on the glass substrate 1 side. Alternatively, it may be formed on a counter substrate. In the above-described embodiment, the insulating film 14 for improving the withstand voltage is obtained by forming the intrinsic amorphous silicon film 3a on the gate insulating film 8 and forming the film on the intrinsic amorphous silicon film 3a. It may be formed directly on top.

【0019】[0019]

【発明の効果】以上説明したように、この発明によれ
ば、データ信号ラインと補助容量電極との重合部間に絶
縁耐圧向上用絶縁膜を設けているので、データ信号ライ
ンと補助容量電極との重合部間の絶縁耐圧を向上するこ
とができる。しかも、走査信号ラインとデータ信号ライ
ンとの交差部間およびデータ信号ラインと補助容量電極
との重合部間に絶縁耐圧向上用絶縁膜を連続して設けて
いるので、開口率が低下しないようにすることができ
る。
As described above, according to the present invention, since the insulating film for improving the withstand voltage is provided between the overlapping portions of the data signal lines and the auxiliary capacitance electrodes, the data signal lines and the auxiliary capacitance electrodes are not connected to each other. The withstand voltage between the overlapping portions can be improved. Moreover, since the insulating film for improving the withstand voltage is continuously provided between the intersections of the scanning signal lines and the data signal lines and between the overlapping portions of the data signal lines and the auxiliary capacitance electrodes, the aperture ratio is not reduced. can do.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施形態における薄膜トランジス
タ基板の要部の透過平面図。
FIG. 1 is a transparent plan view of a main part of a thin film transistor substrate according to an embodiment of the present invention.

【図2】図1のX−X線に沿う断面図。FIG. 2 is a sectional view taken along line XX of FIG. 1;

【図3】比較のために示す図1同様の透過平面図。FIG. 3 is a transmission plan view similar to FIG. 1 shown for comparison.

【図4】この発明の他の実施形態における薄膜トランジ
スタ基板の要部の透過平面図。
FIG. 4 is a transparent plan view of a main part of a thin film transistor substrate according to another embodiment of the present invention.

【図5】従来の薄膜トランジスタ基板の一例の一部の透
過平面図。
FIG. 5 is a partially transparent plan view of an example of a conventional thin film transistor substrate.

【図6】図5のX−X線に沿う断面図。FIG. 6 is a sectional view taken along the line XX of FIG. 5;

【符号の説明】[Explanation of symbols]

1 ガラス基板 2 走査信号ライン 3 データ信号ライン 4 薄膜トランジスタ 5 画素電極 6 補助容量電極 10 チャネル保護膜 14 絶縁耐圧向上用絶縁膜 DESCRIPTION OF SYMBOLS 1 Glass substrate 2 Scan signal line 3 Data signal line 4 Thin film transistor 5 Pixel electrode 6 Auxiliary capacity electrode 10 Channel protective film 14 Insulating film for improving withstand voltage

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H092 GA25 GA26 JA24 JB38 JB69 NA16 5C094 AA10 AA23 AA48 BA03 BA43 CA19 DA15 DB01 DB04 DB10 EA04 EB02 FA01 FA02 FB12 FB14 FB15 5F033 GG04 HH05 HH08 KK05 NN21 RR06 VV15 XX31 5F110 AA26 BB01 CC07 DD02 FF03 GG02 GG15 GG35 HK03 HK09 HK21 HK25 NN02 NN12 NN24 NN72 NN73  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2H092 GA25 GA26 JA24 JB38 JB69 NA16 5C094 AA10 AA23 AA48 BA03 BA43 CA19 DA15 DB01 DB04 DB10 EA04 EB02 FA01 FA02 FB12 FB14 FB15 5F033 GG04 HH05 HH08 KK05 V15 NN21 XX05 DD02 FF03 GG02 GG15 GG35 HK03 HK09 HK21 HK25 NN02 NN12 NN24 NN72 NN73

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 マトリクス状に設けられた走査信号ライ
ンとデータ信号ラインの各交点近傍に薄膜トランジス
タ、画素電極および補助容量電極が設けられた薄膜トラ
ンジスタ基板において、前記走査信号ラインおよび前記
補助容量電極と前記データ信号ラインとの間にゲート絶
縁膜が設けられ、前記走査信号ラインと前記データ信号
ラインとの交差部間および前記データ信号ラインと前記
補助容量電極との重合部間に絶縁耐圧向上用絶縁膜が連
続して設けられていることを特徴とする薄膜トランジス
タ基板。
A thin film transistor substrate provided with a thin film transistor, a pixel electrode, and an auxiliary capacitance electrode near each intersection of a scanning signal line and a data signal line provided in a matrix; A gate insulating film is provided between the data signal line and an insulating film for improving withstand voltage between intersections of the scanning signal line and the data signal line and between overlapping portions of the data signal line and the auxiliary capacitance electrode. Are continuously provided.
【請求項2】 請求項1に記載の発明において、前記絶
縁耐圧向上用絶縁膜は前記ゲート絶縁膜上に形成されて
いることを特徴とする薄膜トランジスタ基板。
2. The thin film transistor substrate according to claim 1, wherein the insulating film for improving withstand voltage is formed on the gate insulating film.
【請求項3】 請求項1に記載の発明において、前記ゲ
ート絶縁膜上に前記データ信号ラインに沿う半導体薄膜
が形成され、前記絶縁耐圧向上用絶縁膜は前記半導体薄
膜上に形成されていることを特徴とする薄膜トランジス
タ基板。
3. The semiconductor device according to claim 1, wherein a semiconductor thin film is formed along the data signal line on the gate insulating film, and the insulating film for improving withstand voltage is formed on the semiconductor thin film. A thin film transistor substrate characterized by the above-mentioned.
【請求項4】 請求項1〜3のいずれかに記載の発明に
おいて、前記絶縁耐圧向上用絶縁膜は前記データ信号ラ
インの配列方向ほぼ全域に連続して設けられていること
を特徴とする薄膜トランジスタ基板。
4. The thin film transistor according to claim 1, wherein the insulating film for improving the withstand voltage is provided continuously substantially over the entire area in the arrangement direction of the data signal lines. substrate.
【請求項5】 請求項1〜3のいずれかに記載の発明に
おいて、前記絶縁耐圧向上用絶縁膜は前記薄膜トランジ
スタのチャネル保護膜を形成するためのチャネル保護膜
形成用膜と同一の材料によって形成されていることを特
徴とする薄膜トランジスタ基板。
5. The insulating film according to claim 1, wherein the withstand voltage improving insulating film is formed of the same material as a channel protective film forming film for forming a channel protective film of the thin film transistor. A thin film transistor substrate characterized in that:
【請求項6】 請求項1〜3のいずれかに記載の発明に
おいて、前記画素電極は、その側辺部が前記絶縁耐圧向
上用絶縁膜と重合していることを特徴とする薄膜トラン
ジスタ基板。
6. The thin film transistor substrate according to claim 1, wherein a side portion of the pixel electrode is overlapped with the insulating film for improving withstand voltage.
JP2000154080A 2000-05-25 2000-05-25 Thin film transistor substrate Pending JP2001332742A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000154080A JP2001332742A (en) 2000-05-25 2000-05-25 Thin film transistor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000154080A JP2001332742A (en) 2000-05-25 2000-05-25 Thin film transistor substrate

Publications (1)

Publication Number Publication Date
JP2001332742A true JP2001332742A (en) 2001-11-30

Family

ID=18659231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000154080A Pending JP2001332742A (en) 2000-05-25 2000-05-25 Thin film transistor substrate

Country Status (1)

Country Link
JP (1) JP2001332742A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101441387B1 (en) * 2007-12-27 2014-09-17 엘지디스플레이 주식회사 Liquid crystal display panel, method for manufacturing the same and method for reparing using the same
US8976331B2 (en) 2006-11-03 2015-03-10 Samsung Display Co., Ltd. Liquid crystal display device and method of repairing bad pixels therein
KR20150042178A (en) * 2015-04-02 2015-04-20 삼성디스플레이 주식회사 Liquid crystal display device
US9140948B2 (en) 2006-08-16 2015-09-22 Samsung Display Co., Ltd. Liquid crystal display panel having a light blocking electrode
KR101803798B1 (en) * 2017-03-07 2017-12-05 삼성디스플레이 주식회사 Liquid crystal display device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9140948B2 (en) 2006-08-16 2015-09-22 Samsung Display Co., Ltd. Liquid crystal display panel having a light blocking electrode
US8976331B2 (en) 2006-11-03 2015-03-10 Samsung Display Co., Ltd. Liquid crystal display device and method of repairing bad pixels therein
US9164344B2 (en) 2006-11-03 2015-10-20 Samsung Display Co., Ltd. Liquid crystal display device and method of repairing bad pixels therein
US9268187B2 (en) 2006-11-03 2016-02-23 Samsung Display Co., Ltd. Liquid crystal display device and method of repairing bad pixels therein
KR101441387B1 (en) * 2007-12-27 2014-09-17 엘지디스플레이 주식회사 Liquid crystal display panel, method for manufacturing the same and method for reparing using the same
KR20150042178A (en) * 2015-04-02 2015-04-20 삼성디스플레이 주식회사 Liquid crystal display device
KR101715836B1 (en) * 2015-04-02 2017-03-14 삼성디스플레이 주식회사 Liquid crystal display device
KR101803798B1 (en) * 2017-03-07 2017-12-05 삼성디스플레이 주식회사 Liquid crystal display device

Similar Documents

Publication Publication Date Title
JP2924506B2 (en) Pixel structure of active matrix liquid crystal display
JP4402197B2 (en) Active matrix display device
KR101293950B1 (en) Display substrate and display panel having the same
EP2477064A1 (en) Liquid crystal display device and method for manufacturing same
US7554618B2 (en) Liquid crystal display device having crosstalk preventing structure
JPH1031235A (en) Liquid crystal display device
JPH05313197A (en) Active matrix substrate
JP3543131B2 (en) Active matrix panel and manufacturing method thereof
JP5066943B2 (en) Liquid crystal display
JP2001332742A (en) Thin film transistor substrate
JP4114409B2 (en) Display device
JP2870072B2 (en) Liquid crystal display
JP2000284723A (en) Display device
KR100537882B1 (en) LCD and its manufacturing method
JP3326832B2 (en) Liquid crystal display
JP4048711B2 (en) Thin film transistor panel
JP4496600B2 (en) Electro-optical device and projector
JPH06160901A (en) Liquid crystal display device
JP2000267594A (en) Display device
JPH0656461B2 (en) Matrix array
JPH06160900A (en) Liquid crystal display device
JP2003195350A (en) Active matrix type display device
JP2000171827A (en) Liquid crystal display panel
JP3867191B2 (en) Active matrix liquid crystal display panel
KR100311213B1 (en) LCD having high aperture ratio and high transmittance and method for manufacturing the same