JP2001327160A - 電源装置 - Google Patents

Abstract

(57)【要約】 【課題】 入力側の充電用のコンデンサを備えた直流入
力型の電源装置において、突入電流の抑制および入力端
子の逆接続に対する電源装置の保護を図りつつ、瞬時停
電による入力側のコンデンサからの電荷流出を防止す
る。 【解決手段】 突入電流の発生時には、抵抗Ｒ₁ で突入
電流を検出することでトランジスタＴ₁ をＯＮさせて、
入力ラインに設けたＦＥＴＱ₁ ・Ｑ₂ の導通を制限する
ことにより、ＦＥＴＱ₁ ・Ｑ₂ のｏｎ抵抗を増大させた
状態で突入電流を抑制する。入力端子が逆の極性で電源
ラインに接続された場合は、ＦＥＴＱ₁ ・Ｑ₂ が逆バイ
アスされてＯＦＦして逆阻止ダイオードとして機能する
ので、電源装置を破壊から防止する。瞬時停電が生じた
場合、放電防止回路１１における抵抗Ｒ₁ でコンデンサ
Ｃ₁ の放電により逆方向に流れてきた放電電流を検出
し、トランジスタＴ₂ をＯＮさせ、ＦＥＴＱ₁ ・Ｑ₂ を
ＯＦＦさせることで、放電電流を阻止する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、突入電流の抑制と
入力端子の逆接続の防止とを併せて実現する電源装置に
関するものである。

【０００２】

【従来の技術】スイッチング電源などの電源装置では、
起動時にインピーダンスの低い入力側コンデンサが充電
される際に瞬時に大きな突入電流が流れ、このような突
入電流により、入力電圧が一瞬低下する。その電圧低下
を検出する安全回路を備えるシステムでは、突入電流に
よる電圧低下が検出されると、その安全回路が作動して
システムを停止させてしまう。このような不都合を回避
するために、従来、電源装置には、突入電流を抑制する
ための各種の対策が講じられてきた。

【０００３】例えば、簡単には、入力ラインに抵抗を挿
入することによってラインインピーダンスを増加させ
て、突入電流を抑制することができる。しかしながら、
単に抵抗を挿入するだけでは、抵抗による損失が常時発
生することになる。

【０００４】このような不都合に対しては、入力ライン
にパワーサーミスタを挿入することによって効果的に突
入電流を抑制することができる。具体的には、突入電流
のような大きな電流が流れるときにパワーサーミスタの
抵抗値が突入電流を抑制し、定常電流によりパワーサー
ミスタの温度が上昇するとパワーサーミスタの抵抗値が
小さくなる。これにより通常動作時における損失を抑制
することができる。

【０００５】しかしながら、パワーサーミスタは、一般
に小容量の電源装置にしか用いることができないだけで
なく、定常電流でも発生するパワーサーミスタのジュー
ル熱が電源装置の各素子に悪影響を及ぼす。したがっ
て、大容量の電源装置やパワーサーミスタの放熱処理が
できない電源装置では、突入電流を抑制するために、パ
ワーサーミスタを用いることができない。

【０００６】一方、ＤＣ−ＤＣコンバータやＤＣ−ＡＣ
インバータのような直流入力型の電源装置が組み込まれ
た機器を電源ラインに接続する場合、作業者が電源装置
の入力端子と電源ラインとの極性を逆にして接続してし
まうことがある。このように逆接続されると、電源装置
は破壊される虞がある。

【０００７】これに対し、簡単には、入力ラインに逆阻
止用のダイオードを挿入して、このような逆接続に対し
て電源装置を保護することができる。しかしながら、大
容量の電源装置では、ダイオードによる熱損失等が問題
となるため、ダイオードを用いることが困難である。

【０００８】そこで、電界効果トランジスタ（ＦＥＴ）
の可変抵抗としての機能を利用することによって、上記
のような不都合を招くことなく、突入電流の抑制と入力
端子の逆接続防止に対する保護とを行うことが考えられ
る。

【０００９】例えば、図７に示すように、電源装置の入
力側回路では、起動時にコンデンサＣ₁₁が急速に充電さ
れる際に生じる突入電流が、ＦＥＴＱ₁₂、抵抗Ｒ₁₁およ
びＦＥＴＱ₁₁を介して流れる。このとき、抵抗Ｒ₁₁の両
端の電位差によって、トランジスタＴ₁₁は、抵抗Ｒ₁₂を
介してバイアスされることによってＯＮする。これによ
って、ＦＥＴＱ₁₁・Ｑ₁₂は、ゲートの電位がトランジス
タＴ₁₁を介して０Ｖに低下することによってＯＦＦす
る。この結果、コンデンサＣ₁₁を介してＦＥＴＱ ₁₁・Ｑ
₁₂に流れる突入電流は、ＦＥＴＱ₁₁・Ｑ₁₂の増大したｏ
ｎ抵抗によって抑制される。

【００１０】一方、入力端子が電源ラインに逆接続され
た場合、入力端子の極性が逆になるので、ＦＥＴＱ₁₁・
Ｑ₁₂が逆バイアスされることによってＯＦＦする。この
とき、ＦＥＴＱ₁₁・Ｑ₁₂が逆阻止ダイオードとして作用
することによって、電源装置を破壊から保護できる。

【００１１】なお、ＦＥＴＱ₁₁・Ｑ₁₂は、それぞれ寄生
ダイオードを有しており、これらの寄生ダイオードが互
いに逆向きになるように、ＦＥＴＱ₁₁・Ｑ₁₂が配置され
ることによって寄生ダイオードの作用が相殺される。こ
れによって、ＦＥＴＱ₁₁・Ｑ ₁₂の可変抵抗としての機能
を寄生ダイオードによって損なうことなく利用すること
ができる。

【００１２】

【発明が解決しようとする課題】一般に、工場等の設備
では、上記のような電源装置が組み込まれた多数の機器
が配置されており、共通の電源ラインから直流電圧が分
配される。このため、各機器が同時に起動するなどによ
って、電源ラインの電圧が瞬時に低下する瞬時停電が発
生することがある。このような瞬時停電により、一般
に、電源装置においては、入力側のコンデンサに蓄積さ
れた電荷が入力ライン側に放出されると、出力電圧が低
下して規定の出力電圧を維持することができなくなる。
一方、上記の構成では、ＦＥＴＱ₁₁・Ｑ₁₂は、入力端子
の極性が逆転するときに逆阻止ダイオードとして作用す
るものの、入力端子の極性が正常な状態でコンデンサＣ
₁₁からの逆向きの放電電流が流れる場合には逆バイアス
されないために、その放電電流を阻止することができな
い。したがって、上記の構成でも、瞬時停電が生じる
と、出力電圧の低下を回避することができない。

【００１３】また、電源装置の出力電圧が所定値以下に
低下するとシステムリセットする機器は、瞬時停電によ
って入力電圧が低下してもリセットしてしまう。瞬時停
電による出力電圧の低下は一時的であるため、長時間に
わたって出力電圧が低下するような場合と異なり、その
ために機器がリセットされることは好ましくない。

【００１４】例えば、図８に示すように、入力電圧（例
えば定格２４Ｖ）が瞬時停電によってごく短い時間ｔ
（例えば１ｍｓ）だけ低下した場合、入力側のコンデン
サに充電された電荷が入力ライン側に流出してしまい、
出力電圧（例えば定格５Ｖ）が低下しはじめる。瞬時停
電が終了した後は、コンデンサが再び充電されるので、
出力電圧が復帰する。しかしながら、コンデンサの放電
による出力電圧の低下により、瞬時停電が発生してから
時間ｔ₁ （ｔ₁ ＞ｔ）が経過して、出力電圧が所定値
（例えば定格出力電圧の９０％）以下になったことが検
出されると、機器がシステムリセットを行う。

【００１５】本発明は、上記の事情に鑑みてなされたも
のであって、突入電流の抑制および入力端子の逆接続に
対する電源装置の保護を図りつつ、瞬時停電による入力
側のコンデンサからの電荷流出を防止することを目的と
している。

【００１６】

【課題を解決するための手段】本発明の電源装置は、上
記の課題を解決するために、入力コンデンサを備えた直
流入力型の電源装置であって、入力ラインに設けられ、
入力ラインの極性が逆転したときに逆バイアスされる電
界効果トランジスタと、突入電流を検出する突入電流検
出手段と、突入電流が検出されると上記電界効果トラン
ジスタの導通を制限する導通制限手段と、入力ラインに
逆方向に流れる電流を検出する逆電流検出手段と、入力
ラインに流れる逆方向の電流が検出されると、上記電界
効果トランジスタを非導通させる非導通手段とを備えて
いることを特徴としている。

【００１７】この構成では、突入電流検出手段によって
突入電流が検出されると、導通制限手段によって電界効
果トランジスタの導通が制限される。これにより、電界
効果トランジスタのｏｎ抵抗が増大し、入力ラインに流
れる突入電流が、その増大したｏｎ抵抗によって抑制さ
れる。飽和領域での電界効果トランジスタのｏｎ抵抗は
一般に小さいので、定常電流が流れているときの発熱や
損失を小さくすることができる。また、電源装置の入力
端子が電源ラインに逆に接続されることによって入力ラ
インの極性が逆転したときには、電界効果トランジスタ
が逆バイアスされてＯＦＦする。これにより、電界効果
トランジスタが逆阻止ダイオードとして作用することに
よって、電源装置を破壊から保護することができる。

【００１８】瞬時停電が生じて入力電圧が低下したと
き、入力コンデンサに充電された電荷が電源ライン側に
放出され、逆方向の放電電流が入力ラインに流れる。こ
のとき、その電流が逆電流検出手段によって検出される
と、非導通手段によって電界効果トランジスタがＯＦＦ
する。これにより、電界効果トランジスタが、放電電流
が入力ラインに流れることを阻止するので、入力コンデ
ンサからの電荷の流出を防止することができる。

【００１９】上記の電源装置においては、上記非導通手
段が上記電界効果トランジスタのゲートとソースまたは
ドレインとの間を短絡するトランジスタを有しているこ
とが好ましい。このように、トランジスタが電界効果ト
ランジスタのゲートとソースまたはドレインとの間を短
絡することによってソースとドレインとの間に電位差が
与えられると、電界効果トランジスタが急速にＯＦＦし
はじめる。

【００２０】

【発明の実施の形態】本発明の実施の一形態について図
１ないし図６に基づいて説明すれば、以下の通りであ
る。

【００２１】本実施の形態に係る電源装置は、図２に示
すように、平滑／充電回路１、スイッチング回路２、出
力トランス３、整流回路４、平滑回路５、出力電圧検出
回路６、フォトカプラ７および制御回路８を備えてい
る。本電源装置は、ＤＣ入力をＤＣ出力に変換するいわ
ゆるＤＣ−ＤＣコンバータである。

【００２２】平滑／充電回路１は、ＤＣ入力を平滑し、
所定の電圧を確保するために、ラインノイズフィルタ、
充電用のコンデンサ等を含んでいる。スイッチング回路
２は、平滑／充電回路１からの直流電圧をスイッチング
するために、スイッチング素子（トランジスタ、電界効
果トランジスタ等）と、これを駆動するための回路とを
有している。

【００２３】出力トランス３は、入力側（１次側）と出
力側（２次側）とを絶縁するためのトランスである。整
流回路４は、スイッチング回路２によるスイッチングで
得られて出力トランス３を経た交流電圧を整流する回路
であり、整流用のダイオード等を備えている。平滑回路
５は、整流された電圧を平滑することによって直流を得
る回路であり、平滑コンデンサ等を含んでいる。ＤＣ出
力は、この平滑回路５から得られる。

【００２４】出力電圧検出回路６は、平滑回路５からの
ＤＣ出力（出力電圧）を１次側にフィードバックするた
めに、出力電圧を検出する回路である。この出力電圧検
出回路６は、出力電圧を分圧する分圧抵抗等を含んでい
る。フィトカプラ７は、出力電圧検出回路６によって検
出された出力電圧を、絶縁を確保した状態で１次側に伝
達するために設けられている。制御回路８は、スイッチ
ング回路２のスイッチング動作を制御する回路である。
この制御回路８は、フィードバックされた出力電圧に基
づいて、出力電圧が規定値となるように、スイッチング
素子に与える駆動パルスのパルス幅を制御する回路（通
常はＩＣにて構成される）を中心に構成されている。

【００２５】ここで、平滑／充電回路１における要部の
構成について説明する。

【００２６】図１に示すように、この平滑／充電回路１
は、抵抗Ｒ₁ 〜Ｒ₃ 、トランジスタＴ₁ 、電界効果トラ
ンジスタ（以降、ＦＥＴと称する）Ｑ₁ ・Ｑ₂ 、ツェナ
ーダイオードＺＤ₁ および放電防止回路１１を備えてい
る。

【００２７】ＦＥＴＱ₁ は、ドレインが−側入力端子に
接続され、ソースが抵抗Ｒ₁ を介してＦＥＴＱ₂ のソー
スに接続され、ゲートが抵抗Ｒ₃ を介して＋側入力端子
に接続されている。また、ＦＥＴＱ₁ は、ソースがツェ
ナーダイオードＺＤ₁ のアノードとトランジスタＴ₁ の
エミッタとに接続され、ゲートがツェナーダイオードＺ
Ｄ₁ のカソードに接続されている。トランジスタＴ
₁ は、ベースが抵抗Ｒ₂ を介してＦＥＴＱ₂ のソースに
接続され、コレクタがＦＥＴＱ₁ ・Ｑ₂ のゲートとツェ
ナーダイオードＺＤ₁ のカソードとに接続されている。
ＦＥＴＱ₂ のドレインは、入力コンデンサとしてのコン
デンサＣ₁ の−側電極に接続されている。コンデンサＣ
₂ の＋側電極は、＋側入力端子に接続されている。

【００２８】抵抗Ｒ₁ は、流れる電流を電圧に変換する
ことで、突入電流を検出する突入電流検出手段としての
機能を有している。この抵抗Ｒ₁ は、突入電流と判定す
べき所定の大きさの電流が流れるときに、その両端にト
ランジスタＴ₁ をＯＮさせることができるだけの電位差
を発生する。トランジスタＴ₁ は、抵抗Ｒ₁ で突入電流
が検出されたときに、ＯＮするように動作して後述のよ
うにＦＥＴＱ₁ ・Ｑ₂の導通を制限することから、導通
制限手段としての機能を有している。

【００２９】放電防止回路１１は、トランジスタＴ₂ お
よび抵抗Ｒ₄ を有している。トランジスタＴ₂ は、コレ
クタがＦＥＴＱ₁ ・Ｑ₂ のゲートに接続され、エミッタ
がＦＥＴＱ₂ のドレインに接続され、ベースが抵抗Ｒ₄
を介して−側入力端子に接続されている。抵抗Ｒ₄ は、
抵抗Ｒ₁ の両端の電位差によってトランジスタＴ₄ のベ
ースに過大な電流が流れないようにベース電流を制限し
てトランジスタＴ₄ を保護するために設けられている。

【００３０】抵抗Ｒ₁ は、−側の入力端子側から流れ込
んでくる逆方向の電流を電圧に変換することで、その電
流を検出する逆電流検出手段としての機能も有してい
る。この抵抗Ｒ₁ は、コンデンサＣ₁ からの放電電流と
判定すべき所定の大きさの電流が流れるときに、その両
端にトランジスタＴ₂ をＯＮさせることができるだけの
電位差を発生する。トランジスタＴ₂ は、抵抗Ｒ₁ で放
電電流が検出されたときに、ＯＮするように動作して後
述のようにＦＥＴＱ₁ ・Ｑ₂ をＯＦＦさせることから、
非導通手段としての機能を有している。

【００３１】上記のように構成される平滑／充電回路１
では、電源装置の起動時にコンデンサＣ₁ が急速に充電
されることによって突入電流が流れる。この突入電流
は、ＦＥＴＱ₁ ・Ｑ₂ および抵抗Ｒ₁ を介して流れる。
このとき、抵抗Ｒ₁ に流れた電流が、抵抗Ｒ₁ の両端の
電位差として検出される。この電位差がトランジスタＴ
₁ のほぼベース−エミッタ間電圧となるように抵抗Ｒ₁
の抵抗値が設定されているので、これによりトランジス
タＴ₁ がバイアスされてＯＮすると、ＦＥＴＱ₁・Ｑ₂
のゲートの電位がトランジスタＴ₁ を介して０Ｖに低下
する。これによってＦＥＴＱ₁ ・Ｑ₂ のＯＮ状態が制限
されて（ＯＦＦ状態には達していない）、そのｏｎ抵抗
が増大するので、コンデンサＣ₁ を介してＦＥＴＱ₁ ・
Ｑ₂ に流れる突入電流が、そのｏｎ抵抗によって抑制さ
れる。このとき、ＦＥＴＱ₁ ・Ｑ₂の上記のｏｎ抵抗に
よる損失（発熱）が生じるが、突入電流が発生するのは
数ｍｓｅｃといったごく短い期間であるため、その影響
は大きくない。

【００３２】通常動作時のＦＥＴＱ₁ ・Ｑ₂ は、飽和領
域でＯＮしているので、そのｏｎ抵抗が小さくなり発熱
がほとんどない。それゆえ、パワーサーミスタのように
通常動作時に温度上昇を招くことなく突入電流のみを抑
制することができる。また、通常動作時には、抵抗Ｒ₁
に定常電流が流れるが、抵抗Ｒ₁ は、通常動作時のパワ
ーサーミスタより抵抗が小さいことから、発熱や損失は
少ない。

【００３３】一方、入力端子が電源ラインに逆接続され
た場合、２つの入力端子の極性が逆になる（入力ライン
の極性が逆転する）ので、ＦＥＴＱ₁ ・Ｑ₂ が逆バイア
スされることによってＯＦＦする。このとき、ＦＥＴＱ
₁ ・Ｑ₂ が逆阻止ダイオードとして作用することによっ
て、電源装置の部品を破壊から保護できる。

【００３４】ＦＥＴＱ₁ ・Ｑ₂ は、電界効果トランジス
タとして一般的な特性として、それぞれ寄生ダイオード
を有しており、これらの寄生ダイオードが互いに逆向き
になるように、ＦＥＴＱ₁ ・Ｑ₂ が配置されることによ
って寄生ダイオードの作用が相殺される。これによっ
て、ＦＥＴＱ₁ ・Ｑ₂ の可変抵抗としての機能を寄生ダ
イオードによって損なうことなく利用することができ
る。

【００３５】瞬時停電が発生した場合は、コンデンサＣ
₁ に充電されていた電荷が放出されて入力ラインには、
＋側の入力端子から−側の入力端子に向かって逆方向の
放電電流が流れようとする。このとき、放電防止回路１
１では、放電電流により生じた抵抗Ｒ₁ の電位差が放電
電流として検出される。その電位差が所定値（トランジ
スタＴ₂ のベース−エミッタ間電圧）に達してトランジ
スタＴ₂ がＯＮしはじめると、ＦＥＴＱ₁ ・Ｑ₂ のそれ
ぞれのドレイン−ソース間に電位差が生じ、ＦＥＴＱ₁
・Ｑ₂ がＯＦＦしはじめる。トランジスタＴ₂ のベース
にさらに大きなバイアスが加わると、ＦＥＴＱ₁ ・Ｑ₂
がある時点で瞬時にＯＦＦする。このようにＦＥＴＱ₁
・Ｑ₂ がＯＦＦすると、瞬時停電のように、一瞬のうち
に放電電流が流れる場合に、上記の放電電流のＦＥＴＱ
₁ ・Ｑ₂ の入力ラインへの流れ込みを素早く阻止するこ
とができる。

【００３６】その後、入力電圧が正常に復帰してから
は、コンデンサＣ₁ への充電が再開されると、上記の放
電電流が抵抗Ｒ₁ で検出されないので、トランジスタＴ
₂ がＯＦＦする。これにより、ＦＥＴＱ₁ ・Ｑ₂ がＯＮ
動作可能な状態に復帰する。

【００３７】図３に示すように、入力電圧（例えば定格
２４Ｖ）が瞬時停電によってごく短い時間ｔ（例えば１
ｍｓ）だけ低下した場合、上記のようにコンデンサＣ₁
からの電荷の流出が阻止されるので、コンデンサＣ₁ の
両端の電圧がほぼ維持され、出力電圧（例えば定格５
Ｖ）は低下しない。また、瞬時停電の時間ｔが８ｍｓに
長くなった場合でも、出力電圧が低下しないことが確認
された。

【００３８】以上に述べたように、本実施の形態に係る
電源装置は、平滑／充電回路１が図１のように構成され
る回路を備えることによって、入力ラインに設けられた
ＦＥＴＱ₁ ・Ｑ₂ によって発熱や損失を招くことなく突
入電流を抑制することができ、入力端子の逆接続時には
ＦＥＴＱ₁ ・Ｑ₂ が逆阻止ダイオードとして機能させて
電源装置を破壊から保護することができる。しかも、平
滑／充電回路１が放電防止回路１１を備えることによっ
て、突入電流発生時とは異なり、トランジスタＴ₂ のＯ
ＮでＦＥＴＱ₁ ・Ｑ₂ がＯＦＦすることで、瞬時停電時
にコンデンサＣ ₁ の放電が防止されるので、電源装置の
出力電圧の低下が回避できる。これにより、本電源装置
が、出力電圧が所定値以下に低下したときにシステムリ
セットを行う機器に組み込まれても、瞬時停電時に出力
電圧が低下しないので、瞬時停電発生時のシステムリセ
ットを回避することができる。その結果、機器の動作を
より安定化することができる。

【００３９】また、抵抗Ｒ₁ が突入電流の検出と逆電流
の検出とを兼ねているので、逆電流の検出に別途部品を
用意する必要がなく、回路構成を簡素化することができ
る。しかも、放電防止回路１１が抵抗Ｒ₄ およびトラン
ジスタＴ₂ によるごく簡単な回路からなるので、瞬時停
電時におけるコンデンサＣ₁ の放電を簡素な構成で防止
することができる。

【００４０】なお、本実施の形態では、放電防止回路１
１以外に、図４ないし図６に示すような放電防止回路１
２〜１５を採用してもよいし、それ以外の構成であって
もよい。これらの構成も、機能的に放電防止回路１１と
同等に構成されていれば、上記と同様に放電電流を阻止
することができるのは勿論である。

【００４１】放電防止回路１２は、トランジスタＴ₃ お
よび抵抗Ｒ₅ を有している。トランジスタＴ₃ は、コレ
クタがＦＥＴＱ₂ のゲートに接続され、エミッタがＦＥ
ＴＱ ₂ のドレインに接続され、ベースがベース電流を制
限する抵抗Ｒ₅ を介して−側入力端子に接続されてい
る。抵抗Ｒ₅ も、前述の抵抗Ｒ₄ と同様に−側の入力端
子から流れ込んでくる電流を検出する逆電流検出手段と
しての機能を有している。

【００４２】この構成でも、瞬時停電時には、抵抗Ｒ₁
が放電電流を検出することによってトランジスタＴ₃ が
ＯＮし、ＦＥＴＱ₁ ・Ｑ₂ がＯＦＦするので、放電電流
を阻止することができる。

【００４３】放電防止回路１３は、トランジスタＴ₄ お
よび抵抗Ｒ₆ を有している。トランジスタＴ₄ は、コレ
クタがＦＥＴＱ₁ ・Ｑ₂ のゲートに接続され、エミッタ
がＦＥＴＱ₂ のドレインに接続され、ベースがベース電
流を制限する抵抗Ｒ₆ を介してＦＥＴＱ₁ のソースに接
続されている。

【００４４】この構成でも、瞬時停電時には、抵抗Ｒ₁
が放電電流を検出することによってトランジスタＴ₄ が
ＯＮし、ＦＥＴＱ₁ ・Ｑ₂ がＯＦＦするので、放電電流
を阻止することができる。

【００４５】放電防止回路１４は、トランジスタＴ₅ お
よび抵抗Ｒ₇ ・Ｒ₈ を有している。トランジスタＴ
₅ は、コレクタがＦＥＴＱ₂ のゲートに接続され、エミ
ッタがＦＥＴＱ₁ のソースに接続され、ベースがベース
電流を制限する抵抗Ｒ₇ を介して−側入力端子に接続さ
れている。抵抗Ｒ₈ は、−側の入力端子とＦＥＴＱ₁ の
ソースとの間に設けられている。この抵抗Ｒ₈ は、逆方
向の電流のみを検出する冗長回路として設けられてい
る。

【００４６】この構成でも、瞬時停電時には、抵抗Ｒ₇
が放電電流を検出することによってトランジスタＴ₃ が
ＯＮし、ＦＥＴＱ₁ ・Ｑ₂ がＯＦＦするので、放電電流
を阻止することができる。

【００４７】

【発明の効果】以上のように、本発明の電源装置は、入
力コンデンサを備えた直流入力型の電源装置であって、
入力ラインに設けられ、入力ラインの極性が逆転したと
きに逆バイアスされる電界効果トランジスタと、突入電
流を検出する突入電流検出手段と、突入電流が検出され
ると上記電界効果トランジスタの導通を制限する導通制
限手段と、入力ラインに逆方向に流れる電流を検出する
逆電流検出手段と、入力ラインに流れる逆方向の電流が
検出されると、上記電界効果トランジスタを非導通させ
る非導通手段とを備えている構成である。

【００４８】これにより、突入電流が流れたときに、導
通が制限された電界効果トランジスタの大きいｏｎ抵抗
によって入力ラインに流れる突入電流を抑制する一方、
通常動作時の定常電流が流れているときに、導通が制限
されない電界効果トランジスタの小さいｏｎ抵抗によっ
て発熱や損失を小さく抑えることができる。また、入力
ラインの極性が逆転したときには電界効果トランジスタ
がＯＦＦすることで電源装置を破壊から保護することが
できる。さらに、瞬時停電が生じて入力電圧が低下した
とき、入力コンデンサから入力ラインに流れる逆方向の
放電電流が検出されると、電界効果トランジスタがＯＦ
Ｆして放電電流の流入を阻止するので、入力コンデンサ
からの電荷の流出を防止することができる。

【００４９】したがって、電界効果トランジスタによ
り、突入電流の抑制および入力ラインの極性逆転に対す
る電源装置の保護を行うだけでなく、瞬時停電による出
力電圧の低下を回避することができ、より信頼性の高い
電源装置を提供することができるという効果を奏する。

【００５０】上記の電源装置においては、上記非導通手
段が上記電界効果トランジスタのゲートとソースまたは
ドレインとの間を短絡するトランジスタを有しているこ
とにより、ソースとドレインとの間に電位差が与えられ
て、電界効果トランジスタがＯＦＦする。したがって、
より簡素な構成で瞬時停電による出力電圧の低下を回避
することができという効果を奏する。

【図面の簡単な説明】

【図１】本発明の実施の一形態に係る電源装置における
平滑／充電回路の主要部の概略構成を示す回路図であ
る。

【図２】本発明の実施の一形態に係る電源装置の概略構
成を示すブロック図である。

【図３】上記電源装置の入力電圧に対する出力電圧の変
化を示すグラフである。

【図４】本発明の実施の一形態に係る電源装置における
平滑／充電回路の主要部の他の概略構成を示す回路図で
ある。

【図５】本発明の実施の一形態に係る電源装置における
平滑／充電回路の主要部の他の概略構成を示す回路図で
ある。

【図６】本発明の実施の一形態に係る電源装置における
平滑／充電回路の主要部のさらに他の概略構成を示す回
路図である。

【図７】従来の電源装置における入力側回路の構成を示
す回路図である。

【図８】図７の入力側回路を備える電源装置の入力電圧
に対する出力電圧の変化を示すグラフである。

【符号の説明】

１１〜１４ 放電防止回路 Ｃ₁ コンデンサ（入力コンデンサ） Ｒ₁ 抵抗（突入電流検出手段、逆電流
検出手段） Ｔ₁ トランジスタ（導通制限手段） Ｔ₂ ・Ｔ₃ 〜Ｔ₅ トランジスタ（非導通手段） Ｑ₁ ・Ｑ₂ 電界効果トランジスタ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5G065 BA00 BA03 BA04 BA06 EA01 GA02 HA11 JA02 KA02 KA05 LA01 MA10 NA01 NA04 NA05 5H007 AA06 CA02 CC01 FA02 FA03 FA12 GA03 5H730 AA20 CC01 FD01 FF19 XC09 XX02 XX15 XX22 XX33 XX35

Claims (2)

【特許請求の範囲】
1. 【請求項１】入力コンデンサを備えた直流入力型の電源
   装置であって、 入力ラインに設けられ、入力ラインの極性が逆転したと
   きに逆バイアスされる電界効果トランジスタと、 突入電流を検出する突入電流検出手段と、 突入電流が検出されると上記電界効果トランジスタの導
   通を制限する導通制限手段と、 入力ラインに逆方向に流れる電流を検出する逆電流検出
   手段と、 入力ラインに流れる逆方向の電流が検出されると、上記
   電界効果トランジスタを非導通させる非導通手段とを備
   えていることを特徴とする電源装置。
2. 【請求項２】上記非導通手段が、上記電界効果トランジ
   スタのゲートとソースまたはドレインとの間を短絡する
   トランジスタを有していることを特徴とする請求項１に
   記載の電源装置。