JP2001326444A - Chip component mounting board - Google Patents

Chip component mounting board

Info

Publication number
JP2001326444A
JP2001326444A JP2000139707A JP2000139707A JP2001326444A JP 2001326444 A JP2001326444 A JP 2001326444A JP 2000139707 A JP2000139707 A JP 2000139707A JP 2000139707 A JP2000139707 A JP 2000139707A JP 2001326444 A JP2001326444 A JP 2001326444A
Authority
JP
Japan
Prior art keywords
chip component
dielectric substrate
gap
chip
mounting board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000139707A
Other languages
Japanese (ja)
Inventor
Toshimasa Tsuchida
敏正 土田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Faurecia Clarion Electronics Co Ltd
Original Assignee
Clarion Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Clarion Co Ltd filed Critical Clarion Co Ltd
Priority to JP2000139707A priority Critical patent/JP2001326444A/en
Publication of JP2001326444A publication Critical patent/JP2001326444A/en
Pending legal-status Critical Current

Links

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a chip component mounting board, by which characteristics of a chip component can be achieved reliably by reducing capacitance in a gap between micro strip lines, and a frequency range used by the chip component can be widened by making a self resonant frequency higher when the chip component is mounted. SOLUTION: There is provided a planar shaped dielectric substrate 1. A ground layer 2 and micro strip lines 3 are formed on the lower surface and the upper surface, respectively, of the dielectric substrate 1. A rectangular parallelepiped shaped through hole 7 is provided from the dielectric substrate 1 through the ground layer 2 in a gap 4 between the micro strip lines 3.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、マイクロストリッ
プラインを用いたチップ部品の実装技術に係り、特に、
静電容量の低減を図ったチップ部品の実装基板に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technology for mounting a chip component using a microstrip line.
The present invention relates to a chip component mounting board for reducing capacitance.

【0002】[0002]

【従来の技術】近年、携帯電話機やディジタルスチルカ
メラなど高周波集積回路を備えた電子機器分野では小形
化及び軽量化が急速に進められている。そのため、これ
らに使われるチップ部品の実装基板についても小形化と
高周波特性の改善が強く要請されている。従来より、基
板上に高周波集積回路を作成する場合、マイクロストリ
ップライン上にチップ部品を実装した基板が広く採用さ
れている。マイクロストリップラインとは高周波の伝送
に使われる同軸ケーブルを切り開いて平面的に展開した
ものと考えてよい。
2. Description of the Related Art In recent years, in the field of electronic equipment having a high-frequency integrated circuit such as a portable telephone and a digital still camera, miniaturization and weight reduction are rapidly progressing. Therefore, there is also a strong demand for miniaturization and improvement of high-frequency characteristics of mounting boards for chip components used in these components. Conventionally, when a high-frequency integrated circuit is formed on a substrate, a substrate on which chip components are mounted on a microstrip line has been widely used. The microstrip line may be considered to be a flat coaxial cable used for high-frequency transmission and developed in a plane.

【0003】ここで、マイクロストリップラインを用い
たチップ部品の実装基板について、図4〜図6を参照し
て具体的に説明する。図4は従来のチップ部品の実装基
板の斜視図、図5は同じく断面図、図6は同じく等価回
路図である。図4及び図5に示すように、アルミナセラ
ミックなどからなる平板状の誘電体基板1が設けられて
いる。この誘電体基板1の下面には導体からなるグラン
ド層2が、上面にはストリップ状の導体線路となるマイ
クロストリップライン3が、それぞれ形成されている。
マイクロストリップライン3は通常、Agペーストなど
で形成した厚膜導体に無電解Cuめっき層が積層されて
構成されている。また、マイクロストリップライン3は
ライン3同士の間にギャップ4を含みつつ所定のランド
パターンを作っている。そして、ギャップ4上方にチッ
プコンデンサなどのチップ部品5が置かれ、はんだ6に
よりマイクロストリップライン3上に実装されている。
Here, a mounting board for chip components using a microstrip line will be specifically described with reference to FIGS. FIG. 4 is a perspective view of a conventional mounting board for chip components, FIG. 5 is a sectional view of the same, and FIG. 6 is an equivalent circuit diagram of the same. As shown in FIGS. 4 and 5, a flat dielectric substrate 1 made of alumina ceramic or the like is provided. A ground layer 2 made of a conductor is formed on the lower surface of the dielectric substrate 1, and a microstrip line 3 serving as a strip-shaped conductor line is formed on the upper surface.
The microstrip line 3 is generally formed by laminating an electroless Cu plating layer on a thick-film conductor formed of an Ag paste or the like. The microstrip line 3 forms a predetermined land pattern while including a gap 4 between the lines 3. A chip component 5 such as a chip capacitor is placed above the gap 4 and mounted on the microstrip line 3 by solder 6.

【0004】このような構成を有するチップ部品の実装
基板では、誘電体基板1の比誘電率や厚さ、あるいはマ
イクロストリップライン3の幅や厚さによって特性イン
ピーダンスが決定される。一般に、高周波が導体線路中
を伝搬する場合、電流は導体中心にはあまり流れず導体
の表面近くに集中する(表皮効果)。周波数が高くなる
ほどその傾向は強くなり、GHzオーダーになると表皮
の深さは数ミクロンになって、電流はほとんど導体線路
の表面だけを流れるようになる。前述したようにマイク
ロストリップライン3の表面は無電解Cuめっき層なの
で、表皮部分の導電率は高い。したがって、表皮効果に
より電流が導体表面に集中しても、伝送損失は比較的少
なく、優れた伝送効率を確保することができる。
In a mounting board for chip components having such a configuration, the characteristic impedance is determined by the relative permittivity and the thickness of the dielectric substrate 1 or the width and the thickness of the microstrip line 3. Generally, when a high frequency propagates in a conductor line, current does not flow much at the center of the conductor and concentrates near the surface of the conductor (skin effect). The higher the frequency, the stronger the tendency. When the frequency is on the order of GHz, the skin depth becomes several microns, and the current almost flows only on the surface of the conductor line. As described above, since the surface of the microstrip line 3 is an electroless Cu plating layer, the conductivity of the skin portion is high. Therefore, even if current concentrates on the conductor surface due to the skin effect, transmission loss is relatively small, and excellent transmission efficiency can be secured.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、以上の
従来技術には次のような問題点があった。すなわち、マ
イクロストリップライン3の先端部が極板となって、ラ
イン3間の空間であるギャップ4はその極板間に誘電率
を持つ誘電体が半分入っているようなコンデンサとな
る。このため、図6に示すように、マイクロストリップ
ライン3間のギャップ4はキャパシタとして働き、静電
容量Cを持つことになる。
However, the above prior art has the following problems. That is, the leading end of the microstrip line 3 is an electrode plate, and the gap 4 as a space between the lines 3 is a capacitor in which a dielectric having a dielectric constant is half filled between the electrode plates. For this reason, as shown in FIG. 6, the gap 4 between the microstrip lines 3 functions as a capacitor and has a capacitance C.

【0006】このギャップ4による静電容量Cと、極板
の表面積S、極板の間隔d、極板間の誘電率εとの関係
式は式(1)の通りである。
The relational expression between the capacitance C due to the gap 4 and the surface area S of the electrode plate, the distance d between the electrode plates, and the dielectric constant ε between the electrode plates is as shown in equation (1).

【数1】 (Equation 1)

【0007】現在、チップ部品5のサイズは、1005
タイプ(チップ寸法 L:1.0mm×W:0.5m
m)から0603タイプ(チップ寸法 L:0.6mm
×W:0.3mm)と呼ばれる非常に小さいものに移行
しており、これに伴ってギャップ4の間隔も狭くなって
いる。上記の式(1)から分かるように、ギャップ4の
間隔つまり極板の間隔dが小さくなると、ギャップ4に
よる静電容量Cは大きくなる。このような静電容量Cの
増大は、チップ部品5の特性が基板上で実現できなくな
るという不具合を招くおそれがあった。
At present, the size of the chip component 5 is 1005
Type (Chip size L: 1.0mm x W: 0.5m
m) to 0603 type (chip size L: 0.6mm)
× W: 0.3 mm), and the gap 4 has been narrowed accordingly. As can be seen from the above equation (1), when the interval between the gaps 4, that is, the interval d between the electrode plates becomes smaller, the capacitance C due to the gap 4 becomes larger. Such an increase in the capacitance C may cause a problem that the characteristics of the chip component 5 cannot be realized on the substrate.

【0008】また、静電容量Cが大きるなると、チップ
部品5実装時の自己共振周波数fが低くなる。チップ部
品5では周波数が高くなるにつれて、電極の導体抵抗や
電極間の静電容量などの寄生成分が表れ、リアクタンス
成分、キャパシタンス成分、インダクタンス成分は純粋
ではなくなり、違った特性を示すようになる。
When the capacitance C increases, the self-resonant frequency f at the time of mounting the chip component 5 decreases. In the chip component 5, as the frequency increases, parasitic components such as the conductor resistance of the electrodes and the capacitance between the electrodes appear, and the reactance component, the capacitance component, and the inductance component become impure and exhibit different characteristics.

【0009】例えば、チップ部品5のインダクタンス成
分Lは高周波では純粋なインダクタンス成分Lとはなら
ず、寄生成分としてキャパシタンス成分Cを持つことに
なる。このとき、インダクタンス成分Lと寄生成分であ
るキャパシタンス成分Cが共振器を構成して共鳴を起こ
し、2つの成分L,C間に共振周波数(これを自己共振
周波数fと呼ぶ)が生じる。
For example, the inductance component L of the chip component 5 does not become a pure inductance component L at a high frequency, but has a capacitance component C as a parasitic component. At this time, the inductance component L and the capacitance component C, which is a parasitic component, form a resonator and cause resonance, and a resonance frequency (referred to as a self-resonance frequency f) is generated between the two components L and C.

【0010】自己共振周波数fは次の式(2)から求め
ることができる。
The self-resonant frequency f can be obtained from the following equation (2).

【数2】 (Equation 2)

【0011】この自己共振周波数fよりも高い周波数信
号に対しては、チップ部品5のインダクタンス成分はキ
ャパシタンス成分として働くことになる。つまり、自己
共振周波数がチップ部品5本来の特性での使用限界とな
っており、この自己共振周波数が低くなるということは
チップ部品5を使用できる周波数範囲は狭くなることに
ほかならない。
For a frequency signal higher than the self-resonant frequency f, the inductance component of the chip component 5 acts as a capacitance component. In other words, the self-resonance frequency is the limit of use in the original characteristics of the chip component 5, and the lower self-resonance frequency is nothing less than the narrower frequency range in which the chip component 5 can be used.

【0012】以上述べたように、チップ部品5の小形化
に伴ってマイクロストリップライン3間のギャップ4が
小さくなると、静電容量Cが増大する。この結果、チッ
プ部品5の特性実現が困難となるだけではなく、チップ
部品5実装時の自己共振周波数が低下してチップ部品5
の使用可能周波数の範囲が狭くなるという問題が生じ
た。
As described above, when the gap 4 between the microstrip lines 3 becomes smaller as the chip component 5 becomes smaller, the capacitance C increases. As a result, not only is it difficult to realize the characteristics of the chip component 5, but also the self-resonant frequency at the time of mounting the chip
However, there is a problem that the range of usable frequencies is narrowed.

【0013】本発明は、このような問題点を解消するた
めに提案されたものであり、その目的は、マイクロスト
リップライン間のギャップにおける静電容量を低減さ
せ、チップ部品の特性を確実に実現させると同時に、チ
ップ部品実装時の自己共振周波数を高めてチップ部品の
使用可能周波数範囲を広げることができるチップ部品の
実装基板を提供することである。
The present invention has been proposed to solve such a problem, and an object of the present invention is to reduce the capacitance in the gap between the microstrip lines and reliably realize the characteristics of the chip component. At the same time, it is an object of the present invention to provide a chip component mounting substrate capable of increasing the self-resonant frequency at the time of mounting the chip component and expanding the usable frequency range of the chip component.

【0014】[0014]

【課題を解決するための手段】上記の目的を達成するた
め、本発明は、平板状の誘電体基板が設けられ、この誘
電体基板の一方の面にグランド層が、他方の面にマイク
ロストリップラインがそれぞれ形成され、前記マイクロ
ストリップライン上にチップ部品が実装されたチップ部
品の実装基板において、次のような技術的特徴を有して
いる。
In order to achieve the above object, the present invention provides a flat dielectric substrate, a ground layer on one surface of the dielectric substrate, and a microstrip on the other surface. A chip component mounting board in which lines are formed and chip components are mounted on the microstrip line has the following technical features.

【0015】請求項1記載の発明は、前記マイクロスト
リップライン間のギャップにあたる前記誘電体基板に、
開口部が設けられたことを特徴としている。
The invention according to claim 1 is characterized in that the dielectric substrate corresponding to a gap between the microstrip lines includes:
An opening is provided.

【0016】このような請求項1記載の発明では、マイ
クロストリップライン間のギャップにあたる誘電体基板
自体に開口部を設けたので、ギャップ間にあった誘電体
基板による誘電率を、それよりも大幅に低い空気の誘電
率に変えることができる。したがって、ギャップによる
静電容量を減らすことができる。この結果、チップ部品
の特性を確実に実現させることが可能となる。また、静
電容量の減少によりチップ部品実装時の自己共振周波数
が高くなるので、チップ部品の使用できる周波数範囲が
広がる。しかも、本発明では、誘電体基板下方の全体に
中空層を設けるのではなく、ギャップに該当する部分の
誘電体基板にのみ開口部を形成するだけなので、実装基
板全体の厚さ寸法が増大することがなく、小形化に寄与
することができる。
According to the first aspect of the present invention, since the opening is provided in the dielectric substrate itself corresponding to the gap between the microstrip lines, the dielectric constant of the dielectric substrate between the gaps is significantly lower than that. Can be changed to the dielectric constant of air. Therefore, the capacitance due to the gap can be reduced. As a result, it is possible to reliably realize the characteristics of the chip component. Further, since the self-resonant frequency at the time of mounting the chip component increases due to the decrease in the capacitance, the frequency range in which the chip component can be used is widened. Moreover, in the present invention, since the opening is formed only in the portion of the dielectric substrate corresponding to the gap instead of providing the hollow layer entirely below the dielectric substrate, the thickness dimension of the entire mounting substrate increases. And can contribute to downsizing.

【0017】請求項2記載の発明は、請求項1記載のチ
ップ部品の実装基板において、前記開口部は、前記誘電
体基板から前記グランド層まで貫通して設けられたこと
を特徴としている。
According to a second aspect of the present invention, in the chip component mounting substrate according to the first aspect, the opening is provided so as to penetrate from the dielectric substrate to the ground layer.

【0018】以上の請求項2記載の発明では、開口部が
誘電体基板からグランド層まで貫通しているため、基板
が軽量化すると共に、空気との接触面積が広くなって放
熱性が向上する。
According to the second aspect of the present invention, since the opening penetrates from the dielectric substrate to the ground layer, the weight of the substrate is reduced, and the contact area with air is increased to improve heat radiation. .

【0019】[0019]

【発明の実施の形態】以下、本発明の実施の形態の一例
を、図1〜図3を参照して具体的に説明する。なお、図
4〜図6に示した従来技術と同一の部材に関しては同一
の符号を付して、説明を省略する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be specifically described below with reference to FIGS. The same members as those in the prior art shown in FIGS. 4 to 6 are denoted by the same reference numerals, and description thereof will be omitted.

【0020】(1)代表的な実施の形態 [構成]本実施の形態は、請求項1及び2を包含してお
り、図1は本実施の形態の斜視図、図2は同じく断面図
である。図1及び図2に示すように、マイクロストリッ
プライン3間のギャップ4にあたる誘電体基板1からグ
ランド層2にわたって、直方体状の貫通穴7が設けられ
ている。
(1) Representative Embodiment [Structure] This embodiment includes claims 1 and 2, FIG. 1 is a perspective view of this embodiment, and FIG. 2 is a sectional view of the same. is there. As shown in FIGS. 1 and 2, a rectangular parallelepiped through hole 7 is provided from the dielectric substrate 1 corresponding to the gap 4 between the microstrip lines 3 to the ground layer 2.

【0021】[作用効果]このような構成を有する本実
施の形態では、マイクロストリップライン3間のギャッ
プ4にあたる誘電体基板1自体に貫通穴7を形成したこ
とにより、ギャップ4間にあった誘電体基板1の持つ誘
電率を、空気の誘電率に変えることができる。空気の誘
電率は1であり、誘電体基板1の誘電率よりも小さい。
したがって、ギャップ4における誘電率が下がり、前記
の式(1)から明らかなようにギャップ4による静電容
量Cが低減する。この結果、チップ部品5の特性が容易
に実現する。
[Effects] In the present embodiment having such a structure, the dielectric substrate 1 itself corresponding to the gap 4 between the microstrip lines 3 is formed with the through hole 7 so that the dielectric substrate between the gaps 4 can be formed. The dielectric constant of 1 can be changed to the dielectric constant of air. The dielectric constant of air is 1, which is smaller than the dielectric constant of the dielectric substrate 1.
Therefore, the dielectric constant in the gap 4 decreases, and the capacitance C due to the gap 4 decreases as is apparent from the above equation (1). As a result, the characteristics of the chip component 5 are easily realized.

【0022】また、ギャップ4による静電容量Cの低減
によりチップ部品5実装時の自己共振周波数が高くな
る。そのため、チップ部品5が使用できる周波数の範囲
を広げることが可能となる。さらに、貫通穴7は誘電体
基板1からグランド層2まで貫通しているので、誘電体
基板1の軽量化及び放熱性が向上する。しかも、本実施
の形態では、誘電体基板1の下方に空気を含む中空層を
設ける必要はなく、ギャップ4に該当する部分の誘電体
基板1にのみ貫通穴7を形成している。そのため、実装
基板全体が中空層によって厚くならず、小形化の障害に
ならない。
Further, the self-resonant frequency at the time of mounting the chip component 5 is increased by the reduction of the capacitance C due to the gap 4. Therefore, it is possible to widen the range of frequencies in which the chip component 5 can be used. Further, since the through hole 7 penetrates from the dielectric substrate 1 to the ground layer 2, the weight and the heat dissipation of the dielectric substrate 1 are improved. Moreover, in the present embodiment, there is no need to provide a hollow layer containing air below the dielectric substrate 1, and the through hole 7 is formed only in the portion of the dielectric substrate 1 corresponding to the gap 4. Therefore, the entire mounting substrate is not thickened by the hollow layer, and does not hinder miniaturization.

【0023】(2)他の実施の形態 本発明は以上の実施の形態に限定されるものではなく、
各部材の形状、大きさ、数量、材質等は適宜変更可能で
あり、実装されるチップ部品の種類もチップコンデサ、
チップインダクタなど適宜選択可能である。例えば、図
3の断面図に示した実施の形態では、ギャップ4にあた
る誘電体基板1に、ある程度の深さに削られて開口部8
が形成されている。このような実施の形態においても、
上記と同様の作用効果を得ることができる。
(2) Other Embodiments The present invention is not limited to the above embodiments,
The shape, size, quantity, material, etc. of each member can be appropriately changed, and the types of chip components to be mounted are also chip capacitors,
A chip inductor or the like can be appropriately selected. For example, in the embodiment shown in the cross-sectional view of FIG. 3, the dielectric substrate 1 corresponding to the gap 4 is cut into a certain depth to form the opening 8.
Are formed. In such an embodiment,
The same operation and effect as described above can be obtained.

【0024】さらに、マイクロストリップライン3の幅
を越えて開口部8を形成すれば、いっそうギャップ4に
よる静電容量Cの低減化を図ることが可能となる。な
お、チップ部品5のはんだ付け方法は、周知のあらゆる
方法によって形成することができる。また、前記の実施
の形態ではいずれも2層基板としたが多層基板であって
も良い。
Furthermore, if the opening 8 is formed beyond the width of the microstrip line 3, the capacitance C due to the gap 4 can be further reduced. In addition, the soldering method of the chip component 5 can be formed by any known method. Further, in each of the above embodiments, a two-layer board is used, but a multi-layer board may be used.

【0025】[0025]

【発明の効果】以上説明したように、本発明のチップ部
品の実装基板によれば、マイクロストリップライン間の
ギャップにあたる誘電体基板自体に、開口部を設けると
いった極めて簡単な構成により、マイクロストリップラ
イン間のギャップにおける静電容量を低減させることが
でき、これによりチップ部品の特性実現が容易になると
同時に、チップ部品実装時の自己共振周波数を高めてチ
ップ部品の使用可能周波数範囲を広げることができる。
As described above, according to the chip component mounting board of the present invention, the microstrip line is formed by a very simple structure such as providing an opening in the dielectric substrate itself corresponding to the gap between the microstrip lines. Capacitance in the gap between them can be reduced, thereby facilitating the realization of the characteristics of the chip component, and at the same time, increasing the self-resonant frequency at the time of mounting the chip component and expanding the usable frequency range of the chip component. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の代表的な実施の形態の斜視図。FIG. 1 is a perspective view of a typical embodiment of the present invention.

【図2】本発明の代表的な実施の形態の断面図。FIG. 2 is a cross-sectional view of a typical embodiment of the present invention.

【図3】本発明の他の実施の形態の断面図。FIG. 3 is a sectional view of another embodiment of the present invention.

【図4】従来のチップ部品の実装基板の斜視図。FIG. 4 is a perspective view of a conventional mounting board for chip components.

【図5】従来のチップ部品の実装基板の断面図。FIG. 5 is a cross-sectional view of a conventional mounting board for chip components.

【図6】従来のチップ部品の実装基板の等価回路図。FIG. 6 is an equivalent circuit diagram of a conventional mounting board for chip components.

【符号の説明】[Explanation of symbols]

1…誘電体基板 2…グランド層 3…マイクロストリップライン 4…ギャップ 5…チップ部品 6…はんだ 7…貫通穴 8…開口部 DESCRIPTION OF SYMBOLS 1 ... Dielectric substrate 2 ... Ground layer 3 ... Microstrip line 4 ... Gap 5 ... Chip component 6 ... Solder 7 ... Through-hole 8 ... Opening

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 平板状の誘電体基板が設けられ、この誘
電体基板の一方の面にグランド層が、他方の面にマイク
ロストリップラインがそれぞれ形成され、前記マイクロ
ストリップライン上にチップ部品が実装されたチップ部
品の実装基板において、 前記マイクロストリップライン間のギャップにあたる前
記誘電体基板に、開口部が設けられたことを特徴とする
チップ部品の実装基板。
1. A planar dielectric substrate is provided, a ground layer is formed on one surface of the dielectric substrate, and a microstrip line is formed on the other surface, and a chip component is mounted on the microstrip line. A chip component mounting board according to claim 1, wherein an opening is provided in said dielectric substrate corresponding to a gap between said microstrip lines.
【請求項2】 前記開口部は、前記誘電体基板から前記
グランド層まで貫通して設けられたことを特徴とする請
求項1記載のチップ部品の実装基板。
2. The mounting board according to claim 1, wherein the opening is provided so as to penetrate from the dielectric substrate to the ground layer.
JP2000139707A 2000-05-12 2000-05-12 Chip component mounting board Pending JP2001326444A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000139707A JP2001326444A (en) 2000-05-12 2000-05-12 Chip component mounting board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000139707A JP2001326444A (en) 2000-05-12 2000-05-12 Chip component mounting board

Publications (1)

Publication Number Publication Date
JP2001326444A true JP2001326444A (en) 2001-11-22

Family

ID=18647106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000139707A Pending JP2001326444A (en) 2000-05-12 2000-05-12 Chip component mounting board

Country Status (1)

Country Link
JP (1) JP2001326444A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009096003A1 (en) * 2008-01-29 2009-08-06 Fujitsu Limited Mounting structure for chip capacitor, electronic device and mounting method
CN106449442A (en) * 2016-11-04 2017-02-22 中国工程物理研究院电子工程研究所 Flip chip interconnection process method for high frequency chip waveguide package
JP2018093339A (en) * 2016-12-01 2018-06-14 住友電気工業株式会社 Driver circuit for optical transmitter
US20190141835A1 (en) * 2017-11-06 2019-05-09 Tdk Corporation Capacitor module, resonator, wireless power transmission device, wireless power reception device, and wireless power transmission system
CN114520212A (en) * 2022-04-20 2022-05-20 之江实验室 Wideband chip packaging structure supporting high-speed signal transmission

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009096003A1 (en) * 2008-01-29 2009-08-06 Fujitsu Limited Mounting structure for chip capacitor, electronic device and mounting method
JPWO2009096003A1 (en) * 2008-01-29 2011-05-26 富士通株式会社 Chip capacitor mounting structure, electronic device and mounting method
CN106449442A (en) * 2016-11-04 2017-02-22 中国工程物理研究院电子工程研究所 Flip chip interconnection process method for high frequency chip waveguide package
JP2018093339A (en) * 2016-12-01 2018-06-14 住友電気工業株式会社 Driver circuit for optical transmitter
US20190141835A1 (en) * 2017-11-06 2019-05-09 Tdk Corporation Capacitor module, resonator, wireless power transmission device, wireless power reception device, and wireless power transmission system
CN109767912A (en) * 2017-11-06 2019-05-17 Tdk株式会社 Capacitance module, resonator and wireless power, power receiving device and electrical power transmission system
US10881002B2 (en) 2017-11-06 2020-12-29 Tdk Corporation Capacitor module, resonator, wireless power transmission device, wireless power reception device, and wireless power transmission system
CN109767912B (en) * 2017-11-06 2021-07-23 Tdk株式会社 Capacitor module, resonator, wireless power supply and receiving device, and power transmission system
CN114520212A (en) * 2022-04-20 2022-05-20 之江实验室 Wideband chip packaging structure supporting high-speed signal transmission
CN114520212B (en) * 2022-04-20 2022-08-23 之江实验室 Wideband chip packaging structure supporting high-speed signal transmission

Similar Documents

Publication Publication Date Title
US8050015B2 (en) Composite electric element
US20050012572A1 (en) Microstrip line, resonator element, filter, high-frequency circuit and electronic device using the same
JP2005198228A (en) Dielectric resonant device having multilayer structure
JP5110807B2 (en) Multilayer capacitor
US6992540B2 (en) Two-port isolator and communication device
JPH06176962A (en) Feedthrough type laminated ceramic capacitor
JP3835437B2 (en) 2-port isolator and communication device
JP2001326444A (en) Chip component mounting board
JP4243443B2 (en) Balun transformer
JP2004363975A (en) High-frequency circuit
JP4693588B2 (en) Bandpass filter
JP2004153607A (en) Chip-shaped antenna element and antenna-mounted printed wiring board
JP2004088744A (en) Two-port isolator and communication apparatus
JP4009178B2 (en) Low pass filter
JPH088499A (en) Printed circuit board structure of distributed constant circuit
JP2004296927A (en) Wiring board for housing electronic component
JP2002026654A (en) Resonator
JP3667158B2 (en) Stripline resonator
JP2002353604A (en) Printed board
JPH06291521A (en) High frequency multi-layer integrated circuit
JPH05102710A (en) High frequency transmission circuit
JPH05275909A (en) Superhigh frequency functional parts
JP2000323326A (en) Inductance element
JP2001016009A (en) Strip line resonator
JP2004260377A (en) Balun transformer