JP2001326361A - 電気光学装置及び電子機器 - Google Patents

電気光学装置及び電子機器

Info

Publication number
JP2001326361A
JP2001326361A JP2000294335A JP2000294335A JP2001326361A JP 2001326361 A JP2001326361 A JP 2001326361A JP 2000294335 A JP2000294335 A JP 2000294335A JP 2000294335 A JP2000294335 A JP 2000294335A JP 2001326361 A JP2001326361 A JP 2001326361A
Authority
JP
Japan
Prior art keywords
region
electro
transistor
optical device
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000294335A
Other languages
English (en)
Other versions
JP4826685B2 (ja
Inventor
Hirotaka Kawada
浩孝 川田
Yasushi Yamazaki
泰志 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000294335A priority Critical patent/JP4826685B2/ja
Publication of JP2001326361A publication Critical patent/JP2001326361A/ja
Application granted granted Critical
Publication of JP4826685B2 publication Critical patent/JP4826685B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 絶縁体層上の半導体層に形成された半導体装
置を含む電気光学装置において、開口率を確保しながら
SOI特有の基板浮遊効果を抑制した電気光学装置を提供
する。 【解決手段】 画素部の半導体層の膜厚を100nm以
下にし、且つ、画素トランジスタに基板浮遊効果の小さ
いPチャネル型のトランジスタを用い、且つArイオン注
入によって再結合中心を導入して、余剰キャリアの蓄積
を防ぎ、ボディコンタクトを設けずに基板浮遊効果を抑
制し、開口率が高く、光リークの少ない電気光学装置を
得る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、絶縁体層上の半導
体層に形成されたMISトランジスタにおいて、基板浮遊
効果を防止した電気光学装置、及び、電子機器に関す
る。
【0002】
【従来の技術】絶縁体上に単結晶シリコン層からなる半
導体層を形成し、その半導体層にトランジスタ等の半導
体デバイスを形成するSOI(Silicon On Insulator)技
術は、素子の高速化や低消費電力化、高集積化等の利点
を有し、液晶装置等の電気光学装置に適用することが可
能である。
【0003】ところで、一般的なバルク半導体部品にあ
って、MISトランジスタのチャネル領域は、下地基板を
通じて、該チャネル領域を所定の電位に保持することが
できるので、チャネル部の電位変化に起因する寄生バイ
ポーラ効果などによって素子の耐圧などの電気的特性が
劣化することはない。
【0004】しかしながら、SOI構造のMISトランジスタ
では、チャネル下部が下地絶縁膜により完全に分離され
ているため、チャネル領域を上記のように所定の電位に
固定させることができず、該チャネル領域が電気的に浮
いた状態となる。このとき、ドレイン領域近傍の電界で
加速されたキャリアと結晶格子との衝突によるインパク
トイオン化現象により発生した余剰キャリアがチャネル
の下部に蓄積する。この際、チャネル下部に余剰キャリ
アが蓄積してチャネル電位が上昇すると、ソース・チャ
ネル・ドレインのNPN(Nチャネル型の場合)構造が見掛
け上のバイポーラ素子として動作するため、異常電流に
より素子のソース・ドレイン間耐圧が劣化するなど電気
的な特性が悪化する、という問題があった。これらのチ
ャネル部が電気的に浮いた状態であることに起因する一
連の現象は、基板浮遊効果と呼ばれる。
【0005】このような問題を解決するため、従来にあ
っては、チャネル領域と所定の経路で電気的に接続され
たボディコンタクト領域を設けるとともに、チャネル領
域に蓄積された余剰キャリアを該ボディコンタクト領域
から引き抜くことにより、基板浮遊効果を抑制してい
た。
【0006】
【発明が解決しようとする課題】しかしながら、液晶装
置などの電気光学装置の画素領域で使用されるMISトラ
ンジスタにボディコンタクト領域を設けると、画素の集
積度を上げることが難しく、特に透過型の場合、開口率
が小さくなってしまう、という問題があった。また、画
素領域以外の周辺駆動回路においても、ボディコンタク
ト領域を設けると、集積化が難しくなる。さらに、投射
型表示装置などの電子機器に用いられる電気光学装置に
おいては、強い光が画素トランジスタのチャネル領域や
LDD(Lightly Doped Drain)領域に光が入射すると
光励起でキャリアが生成して、画素蓄積容量より電荷が
リークする結果、フリッカーなどの表示ムラの原因とな
ってしまう。
【0007】本発明は、かかる事情に鑑みてなされたも
ので、その目的とするところは、SOI特有の基板浮遊効
果を抑制したトランジスタを有する電気光学装置、特
に、光リークが問題となる投射型表示装置などの電子機
器に最適な電気光学装置、および、この電気光学装置を
用いた電子機器を提供することにある。
【0008】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、次のように、絶縁体層上の半導体層に形
成された半導体装置を提供する。
【0009】すなわち、本件の第1の発明は、支持基板
と、前記支持基板上に形成された第1の絶縁体層と、該
第1の絶縁体層上に形成された半導体層とにより構成さ
れた基板上に、複数の走査線と、前記複数の走査線に交
差する複数のデータ線と、前記各走査線と前記各データ
線に接続された画素トランジスタと、前記画素トランジ
スタに接続された画素電極と、前記画素トランジスタを
動作させるための駆動トランジスタを含む周辺回路とを
有する電気光学装置であって、前記画素トランジスタま
たは駆動トランジスタのチャネル領域とソース領域との
接合部分を含む領域、または、前記チャネル領域とドレ
イン領域との接合部分を含む領域のうち、少なくとも一
方の領域の欠陥密度が、前記チャネル領域の欠陥密度よ
り高いことを特徴としている。
【0010】本発明の構成によれば、画素または駆動ト
ランジスタにおいて、チャネル領域よりも欠陥密度が高
い領域がキャリアの再結合中心として働くことによっ
て、余剰キャリアの蓄積を防止して、基板浮遊効果を抑
制することができる。また、ゲート電極で遮光できない
LDD領域に光が入射しで、光励起でキャリアが生成し
ても、上記再結合中心により、リーク電流が流れること
を防止できる。
【0011】本件の第2の発明は、支持基板と、前記支
持基板上に形成された第1の絶縁体層と、該第1の絶縁
体層上に形成された半導体層とにより構成された基板上
に、複数の走査線と、前記複数の走査線に交差する複数
のデータ線と、前記各走査線と前記各データ線に接続さ
れた画素トランジスタと、前記トランジスタに接続され
た画素電極とを有する電気光学装置であって、前記画素
トランジスタのチャネル領域とソース領域との接合部分
を含む領域、または、前記チャネル領域とドレイン領域
との接合部分を含む領域のうち、少なくとも一方の領域
の欠陥密度が、前記チャネル領域の欠陥密度より高いこ
とを特徴としている。
【0012】本発明の構成によれば、画素トランジスタ
において、チャネル領域よりも欠陥密度が高い領域がキ
ャリアの再結合中心として働くことによって、余剰キャ
リアの蓄積を防止し、ボディコンタクトをとらずに基板
浮遊効果を抑制することができ、開口率の高い電気光学
装置が得られる。また、ゲート電極で遮光できないLD
D領域に光が入射しで、光励起でキャリアが生成して
も、上記再結合中心により、リーク電流が流れることを
防止できる。本件の第3の発明は、支持基板と、前記支
持基板上に形成された第1の絶縁体層と、該第1の絶縁
体層上に形成された半導体層とにより構成された基板上
に、複数の走査線と、前記複数の走査線に交差する複数
のデータ線と、前記各走査線と前記各データ線に接続さ
れた画素トランジスタと、前記トランジスタに接続され
た画素電極と、前記画素トランジスタを動作させるため
の駆動トランジスタを含む周辺回路とを有する電気光学
装置であって、前記画素トランジスタまたは駆動トラン
ジスタのチャネル領域とソース領域との接合部分を含む
領域、または、前記チャネル領域とドレイン領域との接
合部分を含む領域のうち、少なくとも一方の領域の欠陥
密度が、前記チャネル領域の欠陥密度より高いことを特
徴としている。
【0013】本発明の構成によれば、画素または駆動ト
ランジスタにおいて、チャネル領域よりも欠陥密度が高
い領域がキャリアの再結合中心として働くことによっ
て、余剰キャリアの蓄積を防止し、ボディコンタクトを
とらずに基板浮遊効果を抑制することができ、さらに、
開口率の高い電気光学装置が得られる。また、ゲート電
極で遮光できないLDD領域に光が入射しで、光励起で
キャリアが生成しても、上記再結合中心により、リーク
電流が流れることを防止できる。また、周辺回路を効率
よくレイアウトできる。
【0014】本件の第4の発明によれば、支持基板と、
前記支持基板上に形成された第1の絶縁体層と、該第1
の絶縁体層上に形成された半導体層とで構成されている
基板上に、複数の走査線と、前記複数の走査線に交差す
る複数のデータ線と、前記各走査線と前記各データ線に
接続された画素トランジスタと、前記画素トランジスタ
に接続された画素電極と、前記画素トランジスタを動作
させるための駆動トランジスタを含む周辺回路とを有す
る電気光学装置であって、前記画素トランジスタまたは
駆動トランジスタのチャネル領域とソース領域との接合
部分よりもチャネル側の領域、または、前記チャネル領
域とドレイン領域との接合部分よりもチャネル側の領域
のうち、少なくとも一方の領域の欠陥密度が、前記チャ
ネル領域の欠陥密度より高い画素または駆動トランジス
タを含むことを特徴としている。
【0015】本発明の構成によれば、画素または駆動ト
ランジスタにおいて、チャネル領域よりも欠陥密度が高
い領域がキャリアの再結合中心として働くことによっ
て、余剰キャリアの蓄積を防止し、基板浮遊効果を抑制
することができる。また、ゲート電極で遮光できないL
DD領域に光が入射しで、光励起でキャリアが生成して
も、上記再結合中心により、リーク電流が流れることを
防止できる。 本発明の第5の発明によれば、支持基板
と、前記支持基板上に形成された第1の絶縁体層と、該
第1の絶縁体層上に形成された半導体層とで構成されて
いる基板上に、複数の走査線と、前記複数の走査線に交
差する複数のデータ線と、前記各走査線と前記各データ
線に接続された画素トランジスタと、前記画素トランジ
スタに接続された画素電極とを有する電気光学装置であ
って、前記画素トランジスタのチャネル領域とソース領
域との接合部分よりもチャネル側の領域、または、前記
チャネル領域とドレイン領域との接合部分よりもチャネ
ル側の領域のうち、少なくとも一方の領域の欠陥密度
が、前記チャネル領域の欠陥密度より高いことを特徴と
している。
【0016】本発明の構成によれば、画素トランジスタ
において、チャネル領域よりも欠陥密度が高い領域がキ
ャリアの再結合中心として働くことによって、余剰キャ
リアの蓄積を防止し、ボディコンタクトをとらずに基板
浮遊効果を抑制することができ、さらに、開口率の高い
電気光学装置が得られる。また、ゲート電極で遮光でき
ないLDD領域に光が入射しで、光励起でキャリアが生
成しても、上記再結合中心により、リーク電流が流れる
ことを防止できるのでフリッカ等のない表示品位の高い
電気光学装置が得られる。本件の第6の発明は、支持基
板と、前記支持基板上に形成された第1の絶縁体層と、
該第1の絶縁体層上に形成された半導体層とで構成され
ている基板上に、複数の走査線と、前記複数の走査線に
交差する複数のデータ線と、前記各走査線と前記各デー
タ線に接続された画素トランジスタと、前記画素トラン
ジスタに接続された画素電極と、前記画素トランジスタ
を動作させるための駆動トランジスタを含む周辺回路と
を有する電気光学装置であって、前記画素トランジスタ
または駆動トランジスタのチャネル領域とソース領域と
の接合部分よりもチャネル側の領域、または、前記チャ
ネル領域とドレイン領域との接合部分よりもチャネル側
の領域のうち、少なくとも一方の領域の欠陥密度が、前
記チャネル領域の欠陥密度より高いことを特徴としてい
る。
【0017】本発明の構成によれば、画素または駆動ト
ランジスタにおいて、チャネル領域よりも欠陥密度が高
い領域がキャリアの再結合中心として働くことによっ
て、余剰キャリアの蓄積を防止し、ボディコンタクトを
とらずに基板浮遊効果を抑制することができ、さらに、
開口率の高い電気光学装置が得られる。また、ゲート電
極で遮光できないLDD領域に光が入射しで、光励起で
キャリアが生成しても、上記再結合中心により、リーク
電流が流れることを防止できる。また、周辺回路を効率
よくレイアウトできる。
【0018】さて、上記いずれかの発明においては、前
記各走査線と前記各データ線に接続された前記画素トラ
ンジスタがPチャネル型である構成が望ましい。この構
成によれば、画素トランジスタの少数キャリアは電子よ
りもインパクトイオン化係数の小さい正孔であるため、
画素トランジスタにNチャネル型を用いる場合よりも基
板浮遊効果が起こりにくく、ボディコンタクトをとらず
にNチャネル型よりも高い電圧で駆動させることがで
き、開口率の高い電気光学装置が得られる。さらに、各
走査線と各データ線に接続されたトランジスタにおい
て、チャネル領域よりも欠陥密度が高い領域がキャリア
の再結合中心として働くことによって、余剰キャリアの
蓄積を防止して、より基板浮遊効果を抑制するため、液
晶の駆動など、高い電圧で駆動させる場合に最適であ
る。また、ゲート電極で遮光できないLDD領域に光が
入射しで、光励起でキャリアが生成しても、上記再結合
中心により、リーク電流が流れることを防止できる。ま
た、このような構成において、前記第1の絶縁体層上に
形成された半導体層のうち、少なくとも、前記各走査線
と前記各データ線に接続された前記画素トランジスタが
形成されている部分の膜厚が100nm以下である構成
が望ましい。この構成によれば、電気光学装置のうち、
少なくとも、各走査線と各データ線に接続された前記ト
ランジスタが形成されている部分(すなわち、光が照射
される部分)の半導体層の膜厚が薄いため、光励起によ
るリーク電流を最小限に抑制することができる。
【0019】上記いずれかの発明においては、前記領域
における欠陥を、Arイオンの注入により導入する構成で
あることが望ましい。この構成によれば、Arイオンの注
入によって導入される欠陥が再結合中心として働く。
【0020】上記いずれかの発明においては、前記支持
基板が単結晶シリコンである構成が望ましい。この構成
によれば、反射型の液晶装置などの電気光学装置に適用
することが可能である。さらに、バルクシリコンの装置
をそのまま使用することができるメリットがある。
【0021】上記いずれかの発明においては、前記支持
基板が石英であり、且つ、第1の絶縁体層上に形成され
た半導体層が単結晶シリコンである構成が望ましい。こ
の構成にによれば、支持基板が透明であるため、透過型
の液晶装置などの電気光学装置に適用可能である。ま
た、支持基板がガラスでは行えない高温プロセスができ
るため、良質の絶縁膜などを得ることができ、信頼性の
高いデバイスを提供できる。さらに、前記半導体層が単
結晶シリコンであるため、駆動周波数を高めた高品質で
高精細な電気光学装置を得ることができる。
【0022】上記いずれかの発明においては、前記支持
基板が石英であり、且つ、第1の絶縁体層上に形成され
た半導体層が多結晶シリコンである構成が望ましい。こ
の構成にによれば、支持基板が透明であるため、透過型
の液晶装置などの電気光学装置に適用可能である。ま
た、支持基板がガラスでは行えない高温プロセスができ
るため、良質の絶縁膜などを得ることができ、信頼性の
高いデバイスを提供できる。さらに、前記半導体層が多
結晶シリコンであるため、基板上に容易に成膜すること
ができ、高精細な電気光学装置を容易に得ることができ
る。
【0023】上記いずれかの発明においては、前記支持
基板がガラスである構成が望ましい。この構成にによれ
ば、支持基板が安価な透明基板であるため、液晶装置な
どの透過型の電気光学装置を低コストで提供できる。
【0024】そして、本発明の電子機器は、光源と、前
記光源から出射される光が入射されて画像情報に対応し
た変調を施す上記電気光学装置と、前記電気光学装置に
より変調された光を投射する投射手段とを具備すること
を特徴としている。
【0025】
【発明の実施の形態】以下に、本発明の実施形態に係る
電気光学装置について、図面を参照して説明する。
【0026】(電気光学装置の構成)図1は、本発明の
一実施形態に係る電気光学装置としての液晶装置のう
ち、画像形成領域の等価回路を示す図である。また、図
3は、同液晶装置におけるトランジスタの構造の一例を
示す平面図であり、図2は、そのA−A’線に沿った断
面図である。
【0027】さて、図1において、本実施形態に係る液
晶装置の画像表示領域を構成する複数の画素は、マトリ
クス状に複数形成された画素電極9aと、画素電極9a
を制御するための画素トランジスタ30とからなり、画
像信号が供給されるデータ線6aが当該画素トランジス
タ30のソースに電気的に接続されている。データ線6
aに書き込まれる画像信号S1、S2、…、Snは、こ
の順に線順次に供給しても構わないし、相隣接する複数
のデータ線6a同士に対して、グループ毎に供給するよ
うにしても良い。
【0028】また、画素トランジスタ30のゲートに走
査線3aが電気的に接続されており、所定のタイミング
で、走査線3aにパルス的に走査信号G1、G2、…、
Gmを、この順に線順次で印加するように構成されてい
る。画素電極9aは、画素トランジスタ30のドレイン
に電気的に接続されており、画素トランジスタ30を一
定期間だけスイッチを閉じることにより、データ線6a
から供給される画像信号S1、S2、…、Snを所定の
タイミングで書き込む。画素電極9aを介して液晶に書
き込まれた所定レベルの画像信号S1、S2、…、Sn
は、対向基板(後述する)に形成された対向電極(後述
する)との間で一定期間保持される。ここで、保持され
た画像信号のリークするのを防ぐために、画素電極9a
および対向電極の間に形成される液晶容量に対して並列
に蓄積容量70が付加されている。この蓄積容量70に
より、保持特性が改善され、コントラスト比の高い液晶
装置が実現できる。
【0029】次に、本実施形態に係るトランジスタの断
面構造について、図2を用いて説明する。なお、図2
は、トランジスタだけを示すものであり、図1における
画素電極9aや、データ線6a、蓄積容量70等につい
ては省略する。
【0030】さて、図2に示されるように、支持基板1
の上には第1の絶縁体層2が形成されており、この第1
の絶縁体層2の上に、Pチャネル型のトランジスタが形
成されている。詳細には、第1の絶縁体層2の上には、
半導体層の所定の領域にN-型のチャネル領域3、P+型の
ソース領域4およびドレイン領域5が設けられ、さら
に、チャネル領域3の上に形成された第2の絶縁体層
(ゲート絶縁膜)6、ゲート電極7とともにMISトラン
ジスタが構成されいる。なお、この図では省略されてい
るが、トランジスタの下側であって、支持基板1と第1
の絶縁体層2との間には、遮光層が設けられている。詳
細には、この遮光膜は、画像表示領域において、トラン
ジスタを、下側から見て覆う位置に設けられている。
【0031】ここで、支持基板1は、単結晶シリコン、
石英基板、ガラス基板のいずれであってもよい。支持基
板1が単結晶シリコンであれば、反射型電気光学装置に
適用可能であり、その場合、半導体層は単結晶シリコン
である。また、支持基板1が石英基板、ガラス基板であ
れば、透過型電気光学装置に適用可能であり、その場
合、半導体層は、単結晶シリコン、多結晶シリコンのい
ずれかである。
【0032】また、半導体層とゲート電極7とを覆うよ
うに層間絶縁膜14が形成されている。なお、図2では
省略されているが、図1におけるデータ線6aが、層間
絶縁膜14に形成されるコンタクトホールを介してソー
ス領域4に接続される一方、図1における画素電極9a
が、同じく層間絶縁膜14に形成されるコンタクトホー
ルを介してドレイン5に接続されている。
【0033】さらに、通常のMISトランジスタと同じ
く、チャネル領域3とソース領域4との間には、LDD(L
ightly Doped Drain)領域9(図2において左側の点線
部)が、ソース領域4よりも低い不純物濃度を有するP-
型の半導体層として形成され、同様に、チャネル領域3
とドレイン領域5との間にも、LDD領域9(図2におい
て右側の点線部)が、ドレイン領域5よりも低い不純物
濃度を有するP-型の半導体層として形成されている。LD
D構造を有することにより、ドレイン近傍の電界分布を
緩和して基板浮遊効果の原因であるインパクトイオン化
を小さくすることができる。さらにPチャネル型トラン
ジスタの少数キャリアは電子よりもインパクトイオン化
係数の小さい正孔であるため、Nチャネル型を用いる場
合よりも基板浮遊効果が起こりにくく、ボディコンタク
トをとらずにNチャネル型よりも高い電圧で駆動させる
ことができる。よって、画素トランジスタ30をPチャ
ネル型にすることにより、開口率の高い電気光学装置が
得られる。
【0034】さらに、チャネル領域3とソース領域4と
の接合部分を含んだ一定幅の領域11(図2において左
側の網掛け部)には、Arイオンが注入されて、その欠陥
密度が、チャネル領域3より高くなっている。同様に、
チャネル領域3とドレイン領域5との接合部分を含んだ
一定幅の領域11(図2において右側の網掛け部)に
も、Arイオンが注入されて、その欠陥密度が、チャネル
領域3より高くなっている。これら2つの領域11は、
図3に示されるように、ゲート電極7に沿って、ソース
領域4の側およびドレイン領域5の側の全域に渡ってそ
れぞれ設けられる。
【0035】ここで、領域11に注入されたArイオンに
より、余剰キャリアの再結合中心が導入され、基板浮遊
効果がよりいっそう抑制される。なお、ソース、ドレイ
ンが入れ替わる画素トランジスタ30では、図2に示さ
れるように、領域11が、ソース領域4の側およびドレ
イン領域5の側の両方にそれぞれ形成することが好まし
い。同様にLDD領域9もソース領域4の側およびドレイ
ン領域5の側の両方にそれぞれ形成することが好まし
い。
【0036】なお、本実施形態において、素子分離はメ
サ分離で行っているが、公知のあらゆる素地分離方法、
例えばLOCOS(Local Oxidation of Silicon)分離やト
レンチ、などを用いても構わない。
【0037】また、本実施形態のトランジスタの耐圧向
上の効果は、Pチャネル型に限ったものではなく、Nチャ
ネル型においてもその効果があるため、N型を用いても
構わない。
【0038】さらに、本実施形態のトランジスタは、部
分空乏型でも完全空乏型でも有効である。部分空乏型で
あれば、チャネル領域3が形成されている部分の半導体
層の膜厚を、100nm〜300nmとするのが好まし
く、完全空乏型であれば、チャネル領域3が形成されて
いる部分の半導体層の膜厚を、30nm〜100nmと
するのが好ましい(代表的には50nm程度)。
【0039】なお、画素トランジスタ部分をほぼ完全に
遮光できる場合は、光励起によるリーク電流を許容でき
る範囲内で画素トランジスタ部分の半導体層の膜厚が厚
い部分空乏型を適用できる。
【0040】また、遮光が完全ではなく迷光が侵入する
場合は、光が照射される画素トランジスタ30では、チ
ャネル領域3が形成されている部分の半導体層の膜厚を
100nm以下にすると、光励起によるリーク電流が抑
制される。光励起により生成されるキャリア数は、半導
体層の膜厚に比例するために、膜厚が薄い方が光リーク
電流は低いが、あまり薄すぎるとトランジスタの閾値電
圧の制御が難しくなるため、50nm程度が好ましい。
また、半導体層膜厚を薄くしたことによってソース・ド
レインなどのシート抵抗の増加が問題になる場合には、
ソース・ドレインをシリサイド化すれば低抵抗化でき
る。
【0041】さらに、部分空乏型トランジスタ、完全空
乏型トランジスタいずれにおいても、ゲート電極で遮光
できないLDD領域に光が入射しで、光励起でキャリア
が生成しても、再結合中心により、リーク電流が流れる
ことを防止できる。
【0042】くわえて、画像表示領域の周辺に、画素ト
ランジスタ30を動作させる駆動トランジスタを含む周
辺回路を設ける場合、光リーク対策の必要な画像表示領
域の画素トランジスタ30にかかる半導体層のみ膜厚を
100nm以下にし、周辺回路を構成する駆動トランジ
スタにかかる半導体層の膜厚は100nm以下でも10
0nm以上でもどちらでもよい。
【0043】また、本実施形態ではボディコンタクトと
組み合わせても構わない。即ち、チャネル領域と所定の
経路で電気的に接続されたボディコンタクト領域をさら
に設けることにより、チャネル領域に蓄積された余剰キ
ャリアをこのボディコンタクト領域から引き抜くこと
で、基板浮遊効果をさらに抑制することが可能である。
【0044】(本実施形態の変形例1)図4は、上述し
た実施形態の変形例1を示すものであり、上述の実施形
態と異なる点のみ説明して、共通部分についてはその説
明を省略する。
【0045】図4に示されるように、この変形例1で
は、LDD領域9(図4において点線部)と、欠陥密度が
チャネル領域3よりも高い領域11(図4において網掛
け部)とが重なっている。即ち、この変形例1では、LD
D領域9の全体にArイオンが注入されている。このよう
な構成によれば、ソース領域4、ドレイン領域5の抵抗
が大きくならない。
【0046】(本実施形態の変形例2)図5は、上述し
た実施形態の変形例2を示すものであり、上述の実施形
態と異なる点のみ説明して、共通部分についてはその説
明を省略する。図5に示されるように、この変形例2で
は、LDD領域9と、ソース領域4またはドレイン領域5
と、領域11とが重なっている。即ち、LDD領域9と、
ソース領域4またはドレイン領域5との全体にわたって
Arイオンが注入されている。このような変形例2によれ
ば、LDD領域9に不純物を注入するためのマスクと、領
域領域11にArイオンを注入するためのマスクとを兼用
できる利点がある。即ち、LDD領域9への不純物を注入
する工程と同一工程で領域11にArイオンを注入するこ
とができ、工程数が増えない。また、ソース領域4、ド
レイン領域5の活性化の後に、領域11にArイオンを注
入する場合において、LDD領域9を形成するためのマス
クを使用できる。
【0047】(本実施形態の変形例3)図6は、上述し
た実施形態の変形例3を示すものであり、上述の実施形
態と異なる点のみ説明して、共通部分についてはその説
明を省略する。
【0048】図6に示されるように、この変形例3で
は、領域11がチャネル領域3内のみに形成されてい
る。即ち、LDD領域9(図6において点線部)と、ソー
ス領域4、ドレイン領域5とにはArイオンが注入されて
いない構成となっている。
【0049】このような構成によれば、欠陥に起因する
リーク電流を最小限に抑えられる。
【0050】(その他)なお、本発明においては、ソー
ス領域およびドレイン領域が入れ替わらないトランジス
タでは、ソース領域またはドレイン領域のうち、一方の
領域だけにチャネル領域3よりも欠陥密度が高い領域1
1を設けても構わない。また、LDD領域9はドレイン側
のみに設けても構わない。また、本発明においては、チ
ャネル領域3よりも欠陥密度が高い領域11を形成する
方法としてArイオンの注入に限ったものではない。シリ
コンや、酸素、炭素、窒素などのイオンを注入してもよ
い。
【0051】(液晶装置の全体構成)次に、実施形態に
係る液晶装置の全体構成について、図7及び図8を参照
して説明する。尚、図7は、トランジスタが形成された
素子基板10を、そこに形成された他の構成要素と共に
対向基板20の側から見た平面図であり、図8は、対向
基板20を含めて示す図7のH−H’断面図である。
【0052】図7に示されるように、対向基板20に
は、シール材52の内側に並行して、第2遮光膜23と
同一或いは異なる材料からなる額縁としての第3遮光膜
53が設けられている。なお、第2遮光膜23は、対向
基板20の側からの入射光が、画素トランジスタ30に
侵入するのを防止したり、画素間の混色を防止したりす
るために、画素電極9aと対向する領域以外の領域に設
けられたものである。
【0053】一方、素子基板10において、シール材5
2の外側の領域には、データ線駆動回路101及び外部
回路接続端子102が素子基板10の一辺に沿って設け
られており、走査線駆動回路104が、この一辺に隣接
する2辺に沿って設けられている。走査線3aに供給さ
れる走査信号遅延が問題にならないのならば、走査線駆
動回路104は片側だけでも良いことは言うまでもな
い。また、データ線駆動回路101を画像表示領域の辺
に沿って両側に配列してもよい。例えば奇数列のデータ
線6aは画像表示領域の一方の辺に沿って配設されたデ
ータ線駆動回路から画像信号を供給し、偶数列のデータ
線6aは前記画像表示領域の反対側の辺に沿って配設さ
れたデータ線駆動回路から画像信号を供給するようにし
てもよい。この様にデータ線6aを櫛歯状に駆動するよ
うにすれば、データ線駆動回路の占有面積を拡張するこ
とができるため、複雑な回路を構成することが可能とな
る。更に素子基板10の残る一辺には、画像表示領域の
両側に設けられた走査線駆動回路104の間をつなぐた
めの複数の配線105が設けられている。また、対向基
板20のコーナー部の少なくとも1箇所においては、素
子基板10と対向基板20との間で電気的導通をとるた
めの上下導通材106が設けられている。そして、図8
に示すように、シール材52とほぼ同じ輪郭を持つ対向
基板20が当該シール材52により素子基板10に固着
されている。
【0054】このような液晶装置の素子基板10上に
は、更に、製造途中や出荷時の当該液晶装置の品質、欠
陥等を検査するための検査回路等が設けられ、データ線
駆動回路101および走査線駆動回路104とともに周
辺回路として形成されている。
【0055】また、データ線駆動回路101および走査
線駆動回路104を素子基板10の上に設ける代わり
に、例えばTAB(テープオートメイテッドボンディン
グ基板)上に実装された駆動用LSIに、素子基板10
の周辺部に設けられた異方性導電フィルムを介して電気
的及び機械的に接続するようにしてもよい。
【0056】また、対向基板20の投射光が入射する側
及び素子基板10の出射光が出射する側には、各々、例
えば、TN(ツイステッドネマティック)モード、ST
N(スーパーTN)モード、D−STN(デュアルスキ
ャン−STN)モード等の動作モードや、ノーマリーホ
ワイトモード/ノーマリーブラックモードの別に応じ
て、偏光フィルム、位相差フィルム、偏光手段などが所
定の方向で配置される。
【0057】以上説明した液晶装置は、例えばカラー液
晶プロジェクタ(投射型表示装置)に適用する場合に
は、3枚の液晶装置がRGB用のライトバルブに各々用
いられる。この場合、各パネルには各々RGB色分解用
のダイクロイックミラーを介して分解された各色の光が
各々入射された後、合成されて投射されることになる。
従って、この場合には、対向基板20には、実施形態の
ようにカラーフィルタは設けられない。
【0058】ただし、実施形態における液晶装置を、液
晶プロジェクタ以外の直視型や反射型のカラー液晶テレ
ビなどのカラー液晶装置として適用する場合には、画素
電極9aと対向する領域であって、第2遮光膜23の形
成されていない領域に、RGBのカラーフィルタをその
保護膜と共に、対向基板20上に形成すれば良い。
【0059】一方、実施形態における液晶装置を、液晶
プロジェクタのライトバルブに適用する場合、対向基板
20上に1画素に1個対応するようにマイクロレンズを
形成してもよい。このようにすれば、入射光の集光効率
を向上することで、明るい液晶装置が実現できる。更に
また、対向基板20上に、何層もの屈折率の相違する干
渉層を堆積することで、光の干渉を利用して、RGB色
を作り出すダイクロイックフィルタを形成してもよい。
このダイクロイックフィルタ付き対向基板によれば、よ
り明るいカラー液晶装置が実現できる。
【0060】(電子機器)次に、上記液晶装置を用いた
電子機器の一例として、投射型表示装置の構成につい
て、図9を参照して説明する。図9は、上述した液晶装
置を3個用意し、夫々RGB用の液晶装置962R、9
62G及び962Bとして用いた投射型液晶装置110
0の光学系の概略構成を示す図である。本例の投射型表
示装置1100の光学系には、光源装置920と、均一
照明光学系923が採用されている。そして、投射型表
示装置1100は、この均一照明光学系923から出射
される光束Wを赤(R)、緑(G)、青(B)に分離す
る色分離光学系924と、各色光束R、G、Bをそれぞ
れ変調するライトバルブ925R、925G、925B
と、変調された後の色光束を再合成する色合成プリズム
910と、合成された光束を投射面100の表面に拡大
投射する投射手段としての投射レンズユニット906を
備えている。また、青色光束Bを対応するライトバルブ
925Bに導く導光系927をも備えている。
【0061】均一照明光学系923は、2つのレンズ板
921、922と反射ミラー931を備えており、反射
ミラー931を挟んで2つのレンズ板921、922が
直交する状態に配置されている。均一照明光学系923
の2つのレンズ板921、922は、それぞれマトリク
ス状に配置された複数の矩形レンズを備えている。光源
装置920から出射された光束は、第1のレンズ板92
1の矩形レンズによって複数の部分光束に分割される。
そして、これらの部分光束は、第2のレンズ板922の
矩形レンズによって3つのライトバルブ925R、92
5G、925B付近で重畳される。従って、均一照明光
学系923を用いることにより、光源装置920が出射
光束の断面内で不均一な照度分布を有している場合で
も、3つのライトバルブ925R、925G、925B
を均一な照明光で照明することが可能となる。
【0062】各色分離光学系924は、青緑反射ダイク
ロイックミラー941と、緑反射ダイクロイックミラー
942と、反射ミラー943とから構成される。まず、
青緑反射ダイクロイックミラー941において、光束W
に含まれている青色光束Bおよび緑色光束Gが直角に反
射され、緑反射ダイクロイックミラー942の側に向か
う。一方、赤色光束Rは、青緑反射ダイクロイックミラ
ー941を通過して、後方の反射ミラー943で直角に
反射されて、赤色光束Rの出射部944から色合成光学
系の側に出射される。
【0063】次に、青緑反射ダイクロイックミラー94
1により反射された青色光束B、緑色光束Gのうち、緑
色光束Gのみが、緑反射ダイクロイックミラー942に
おいて直角に反射されて、緑色光束Gの出射部945か
ら色合成光学系の側に出射される。また、緑反射ダイク
ロイックミラー942を通過した青色光束Bは、青色光
束Bの出射部946から導光系927の側に出射され
る。本例では、均一照明光学素子の光束Wの出射部か
ら、色分離光学系924における各色光束の出射部94
4、945、946までの距離が互いにほぼ等しくなる
ように設定されている。
【0064】色分離光学系924による赤色光束Rの出
射部944の出射側、および、緑色光束Gの出射部94
5の出射側には、それぞれ集光レンズ951、952が
配置されている。したがって、各出射部から出射した赤
色光束R、緑色光束Gは、これらの集光レンズ951、
952にそれぞれ入射して平行化される。
【0065】このように平行化された赤色光束R、緑色
光束Gは、ライトバルブ925R、925Gに入射して
変調され、各色光に対応した画像情報が付加される。す
なわち、これらの液晶装置は、図示しない駆動手段によ
って画像情報に応じてスイッチング制御されて、これに
より、ここを通過する各色光の変調が行われる。
【0066】一方、青色光束Bは、導光系927を介し
て対応するライトバルブ925Bに導かれ、ここにおい
て、同様に画像情報に応じて変調が施される。尚、本例
のライトバルブ925R、925G、925Bは、それ
ぞれさらに入射側偏光手段960R、960G、960
Bと、出射側偏光手段961R、961G、961B
と、これらの間に配置された液晶装置962R、962
G、962Bとからなるものである。
【0067】ところで、導光系927は、青色光束Bの
出射部946の出射側に配置された集光レンズ954
と、入射側反射ミラー971と、出射側反射ミラー97
2と、これらの反射ミラーの間に配置した中間レンズ9
73と、ライトバルブ925Bの手前側に配置した集光
レンズ953とから構成されている。出射部946から
出射された青色光束Bは、導光系927を介して液晶装
置962Bに導かれて変調される。各色光束の光路長、
すなわち、光束Wの出射部から各液晶装置962R、9
62G、962Bまでの距離は、青色光束Bが最も長く
なり、したがって、青色光束の光量損失が最も多くな
る。しかし、導光系927を介在させることにより、光
量損失を抑制することができる。
【0068】各ライトバルブ925R、925G、92
5Bを通って変調された各色光束R、G、Bは、色合成
プリズム910に入射され、ここで合成される。そし
て、この色合成プリズム910によって合成された光が
投射レンズユニット906を介して所定の位置にある投
射面100の表面に拡大投射されるようになっている。
【0069】本例では、液晶装置962R、962G、
962Bには、トランジスタの下側に遮光層が設けられ
ているため、当該液晶装置962R、962G、962
Bからの投射光に基づく液晶プロジェクタ内の投射光学
系による反射光や、投射光が通過する際の素子基板の表
面からの反射光、他の液晶装置から出射した後に投射光
学系を突き抜けてくる投射光の一部等が、戻り光として
素子基板の側から入射しても、画素トランジスタのチャ
ネルに対する遮光を十分に行うことができる。
【0070】このため、小型化に適した色合成プリズム
910を用いても、各液晶装置962R、962G、9
62Bと当該色合成プリズム910との間において、戻
り光防止用のフィルムを別途配置したり、偏光手段に戻
り光防止処理を施したりすることが不要となるので、構
成を小型且つ簡易化する上で大変有利である。
【0071】また、本例では、戻り光によるトランジス
タのチャネル領域への影響を抑えることができるため、
液晶装置に直接戻り光防止処理を施した偏光手段961
R、961G、961Bを貼り付けなくてもよい。そこ
で、図9に示されるように、偏光手段を液晶装置から離
して形成、より具体的には、一方の偏光手段961R、
961G、961Bは色合成プリズム910に貼り付
け、他方の偏光手段960R、960G、960Bは集
光レンズ951、952、953に貼り付けることが可
能である。このように、偏光手段を色合成プリズム91
0あるいは集光レンズ951、952、953に貼り付
けると、偏光手段の熱が、色合成プリズム910あるい
は集光レンズ951、952、953に吸収されるた
め、液晶装置の温度上昇を抑制して、その誤動作を未然
に防止することができる。
【0072】また、図示を省略するが、液晶装置と偏光
手段とを離間形成することにより、液晶装置と偏光手段
との間には空気層ができる。ここに、冷却手段を設け、
液晶装置と偏光手段との間に冷風等の送風を送り込むこ
とにより、液晶装置の温度上昇をさらに抑制して、液晶
装置の温度上昇による誤動作を、より確実に防止するこ
とが可能となる。
【0073】なお、上述した説明にあっては、電気光学
装置を、液晶装置として説明したが、これに限るもので
はなく、エレクトロルミネッセンスや、プラズマディス
プレイ等の種々の電気光学装置にも本発明は適用可能で
ある。
【0074】
【発明の効果】以上説明してきたように本発明によれ
ば、トランジスタにおいて、チャネル領域よりも欠陥密
度が高い領域がキャリアの再結合中心として働くことに
よって、余剰キャリアの蓄積が防止され、基板浮遊効果
を抑制することが可能となる。また、トランジスタに光
が入射した場合においても、上記再結合中心が働き光リ
ーク電流を防ぐことができるため、表示品位の高い電気
光学装置を提供できる。
【図面の簡単な説明】
【図1】 本発明の実施形態に係る液晶装置のうち、画
像形成領域の構成を示す等価回路である。
【図2】 同液晶装置におけるトランジスタの構成を示
す断面図である。
【図3】 同液晶装置におけるトランジスタの構成を示
す平面図である。
【図4】 同実施形態の変形例1におけるトランジスタ
の構成を示す断面図である。
【図5】 同実施形態の変形例2におけるトランジスタ
の構成を示す断面図である。
【図6】 同実施形態の変形例3におけるトランジスタ
の構成を示す断面図である。
【図7】 同液晶装置の構成を示す平面図である。
【図8】 図7のH−H’断面図である。
【図9】 同液晶装置を用いた電子機器の一例である投
射型表示装置の構成を示す平面図である。
【符号の説明】
1…支持基板 2…第1の絶縁体層 3…チャネル領域 4…ソース領域 5…ドレイン領域 6…第2の絶縁体層(ゲート絶縁膜) 7…ゲート電極 9…LDD領域 10…素子基板 11…領域 14…層間絶縁膜 20…対向基板 52…シール材 53…額縁 100…液晶装置 101…データ線駆動回路 102…外部回路接続端子 104…走査線駆動回路 106…上下導通材
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H092 GA59 JA25 JA29 JA38 JA42 JA44 JB13 JB23 JB32 JB33 JB38 KA07 KB14 MA05 MA07 MA13 MA17 MA27 MA28 MA35 MA37 MA41 NA21 NA25 NA27 NA29 PA01 RA05 5C094 AA10 AA21 BA03 BA04 BA43 CA19 DA09 EA03 EA04 EA07 FB14 5F110 AA15 BB02 CC02 DD02 DD03 DD05 GG02 GG12 GG13 GG24 GG25 GG33 GG52 HJ02 HJ13 HJ23 HK40 HM15 NN02 NN41 NN62 NN65 NN66

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 支持基板と、前記支持基板上に形成され
    た第1の絶縁体層と、該第1の絶縁体層上に形成された
    半導体層とにより構成された基板上に、 複数の走査線と、 前記複数の走査線に交差する複数のデータ線と、 前記各走査線と前記各データ線に接続された画素トラン
    ジスタと、 前記画素トランジスタに接続された画素電極と、 前記画素トランジスタを動作させるための駆動トランジ
    スタを含む周辺回路とを有する電気光学装置であって、 前記画素トランジスタまたは駆動トランジスタのチャネ
    ル領域とソース領域との接合部分を含む領域、または、
    前記チャネル領域とドレイン領域との接合部分を含む領
    域のうち、少なくとも一方の領域の欠陥密度が、前記チ
    ャネル領域の欠陥密度より高いことを特徴とする電気光
    学装置。
  2. 【請求項2】 支持基板と、前記支持基板上に形成され
    た第1の絶縁体層と、該第1の絶縁体層上に形成された
    半導体層とにより構成された基板上に、 複数の走査線と、 前記複数の走査線に交差する複数のデータ線と、 前記各走査線と前記各データ線に接続された画素トラン
    ジスタと、 前記トランジスタに接続された画素電極とを有する電気
    光学装置であって、 前記画素トランジスタのチャネル領域とソース領域との
    接合部分を含む領域、または、前記チャネル領域とドレ
    イン領域との接合部分を含む領域のうち、少なくとも一
    方の領域の欠陥密度が、前記チャネル領域の欠陥密度よ
    り高いことを特徴とする電気光学装置。
  3. 【請求項3】 支持基板と、前記支持基板上に形成され
    た第1の絶縁体層と、該第1の絶縁体層上に形成された
    半導体層とにより構成された基板上に、 複数の走査線と、 前記複数の走査線に交差する複数のデータ線と、 前記各走査線と前記各データ線に接続された画素トラン
    ジスタと、 前記トランジスタに接続された画素電極と、 前記画素トランジスタを動作させるための駆動トランジ
    スタを含む周辺回路とを有する電気光学装置であって、 前記画素トランジスタまたは駆動トランジスタのチャネ
    ル領域とソース領域との接合部分を含む領域、または、
    前記チャネル領域とドレイン領域との接合部分を含む領
    域のうち、少なくとも一方の領域の欠陥密度が、前記チ
    ャネル領域の欠陥密度より高いことを特徴とする電気光
    学装置。
  4. 【請求項4】 支持基板と、前記支持基板上に形成され
    た第1の絶縁体層と、該第1の絶縁体層上に形成された
    半導体層とで構成されている基板上に、 複数の走査線と、 前記複数の走査線に交差する複数のデータ線と、 前記各走査線と前記各データ線に接続された画素トラン
    ジスタと、 前記画素トランジスタに接続された画素電極と、 前記画素トランジスタを動作させるための駆動トランジ
    スタを含む周辺回路とを有する電気光学装置であって、 前記画素トランジスタまたは駆動トランジスタのチャネ
    ル領域とソース領域との接合部分よりもチャネル側の領
    域、または、前記チャネル領域とドレイン領域との接合
    部分よりもチャネル側の領域のうち、少なくとも一方の
    領域の欠陥密度が、前記チャネル領域の欠陥密度より高
    い画素または駆動トランジスタを含むことを特徴とする
    電気光学装置。
  5. 【請求項5】 支持基板と、前記支持基板上に形成され
    た第1の絶縁体層と、該第1の絶縁体層上に形成された
    半導体層とで構成されている基板上に、 複数の走査線と、 前記複数の走査線に交差する複数のデータ線と、 前記各走査線と前記各データ線に接続された画素トラン
    ジスタと、 前記画素トランジスタに接続された画素電極とを有する
    電気光学装置であって、 前記画素トランジスタのチャネル領域とソース領域との
    接合部分よりもチャネル側の領域、または、前記チャネ
    ル領域とドレイン領域との接合部分よりもチャネル側の
    領域のうち、少なくとも一方の領域の欠陥密度が、前記
    チャネル領域の欠陥密度より高いことを特徴とする電気
    光学装置。
  6. 【請求項6】 支持基板と、前記支持基板上に形成され
    た第1の絶縁体層と、該第1の絶縁体層上に形成された
    半導体層とで構成されている基板上に、 複数の走査線と、 前記複数の走査線に交差する複数のデータ線と、 前記各走査線と前記各データ線に接続された画素トラン
    ジスタと、 前記画素トランジスタに接続された画素電極と、 前記画素トランジスタを動作させるための駆動トランジ
    スタを含む周辺回路とを有する電気光学装置であって、 前記画素トランジスタまたは駆動トランジスタのチャネ
    ル領域とソース領域との接合部分よりもチャネル側の領
    域、または、前記チャネル領域とドレイン領域との接合
    部分よりもチャネル側の領域のうち、少なくとも一方の
    領域の欠陥密度が、前記チャネル領域の欠陥密度より高
    いことを特徴とする電気光学装置。
  7. 【請求項7】 請求項1乃至請求項6のいずれかに記載
    の電気光学装置において、 前記各走査線と前記各データ線に接続された前記画素ト
    ランジスタがPチャネル型であることを特徴とする電気
    光学装置。
  8. 【請求項8】 請求項7に記載の電気光学装置におい
    て、 前記第1の絶縁体層上に形成された半導体層のうち、少
    なくとも、前記各走査線と前記各データ線に接続された
    前記画素トランジスタが形成されている部分の膜厚が1
    00nm以下であることを特徴とする電気光学装置。
  9. 【請求項9】 請求項1乃至請求項8のいずれかに記載
    の電気光学装置において、 前記領域における欠陥を、Arイオンの注入により導入す
    ることを特徴とする電気光学装置。
  10. 【請求項10】 請求項1乃至請求項9のいずれかに記
    載の電気光学装置において、 前記支持基板が単結晶シリコンであることを特徴とする
    電気光学装置。
  11. 【請求項11】 請求項1乃至請求項9のいずれかに記
    載の電気光学装置において、 前記支持基板が石英であり、且つ、第1の絶縁体層上に
    形成された半導体層が単結晶シリコンであることを特徴
    とする電気光学装置。
  12. 【請求項12】 請求項1乃至請求項9のいずれかに記
    載の電気光学装置において、 前記支持基板が石英であり、且つ、第1の絶縁体層上に
    形成された半導体層が多結晶シリコンであることを特徴
    とする電気光学装置。
  13. 【請求項13】 請求項1及至請求項9のいずれかに記
    載の電気光学装置において、 前記支持基板がガラスであることを特徴とする電気光学
    装置。
  14. 【請求項14】 光源と、 前記光源から出射される光が入射されて画像情報に対応
    した変調を施す、請求項1乃至請求項13のいずれかに
    記載の電気光学装置と、 前記電気光学装置により変調された光を投射する投射手
    段とを具備することを特徴とする電子機器。
JP2000294335A 1999-09-27 2000-09-27 電気光学装置及び電子機器 Expired - Lifetime JP4826685B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000294335A JP4826685B2 (ja) 1999-09-27 2000-09-27 電気光学装置及び電子機器

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP1999273235 1999-09-27
JP27323599 1999-09-27
JP2000067386 2000-03-10
JP2000067386 2000-03-10
JP2000-67386 2000-03-10
JP11-273235 2000-03-10
JP2000294335A JP4826685B2 (ja) 1999-09-27 2000-09-27 電気光学装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2001326361A true JP2001326361A (ja) 2001-11-22
JP4826685B2 JP4826685B2 (ja) 2011-11-30

Family

ID=27336080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000294335A Expired - Lifetime JP4826685B2 (ja) 1999-09-27 2000-09-27 電気光学装置及び電子機器

Country Status (1)

Country Link
JP (1) JP4826685B2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7245330B2 (en) 2001-12-12 2007-07-17 Seiko Epson Corporation Electrooptic device, liquid crystal device, and projection display device with line defects
US7544549B2 (en) 2005-05-31 2009-06-09 Oki Semiconductor Co., Ltd. Method for manufacturing semiconductor device and MOS field effect transistor
US7651645B2 (en) 2004-06-24 2010-01-26 Century Products, Llc Method for molding three-dimensional foam products using a continuous forming apparatus
US7794817B2 (en) 2004-01-23 2010-09-14 Century-Board Usa Llc Filled polymer composite and synthetic building material compositions
US8138234B2 (en) 2006-03-24 2012-03-20 Century-Board Usa, Llc Polyurethane composite materials
US8846776B2 (en) 2009-08-14 2014-09-30 Boral Ip Holdings Llc Filled polyurethane composites and methods of making same
US9481759B2 (en) 2009-08-14 2016-11-01 Boral Ip Holdings Llc Polyurethanes derived from highly reactive reactants and coal ash
US9745224B2 (en) 2011-10-07 2017-08-29 Boral Ip Holdings (Australia) Pty Limited Inorganic polymer/organic polymer composites and methods of making same
US9752015B2 (en) 2014-08-05 2017-09-05 Boral Ip Holdings (Australia) Pty Limited Filled polymeric composites including short length fibers
US9932457B2 (en) 2013-04-12 2018-04-03 Boral Ip Holdings (Australia) Pty Limited Composites formed from an absorptive filler and a polyurethane
US9988512B2 (en) 2015-01-22 2018-06-05 Boral Ip Holdings (Australia) Pty Limited Highly filled polyurethane composites
US10030126B2 (en) 2015-06-05 2018-07-24 Boral Ip Holdings (Australia) Pty Limited Filled polyurethane composites with lightweight fillers
US10138341B2 (en) 2014-07-28 2018-11-27 Boral Ip Holdings (Australia) Pty Limited Use of evaporative coolants to manufacture filled polyurethane composites
US10472281B2 (en) 2015-11-12 2019-11-12 Boral Ip Holdings (Australia) Pty Limited Polyurethane composites with fillers

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7245330B2 (en) 2001-12-12 2007-07-17 Seiko Epson Corporation Electrooptic device, liquid crystal device, and projection display device with line defects
US7794817B2 (en) 2004-01-23 2010-09-14 Century-Board Usa Llc Filled polymer composite and synthetic building material compositions
US7993552B2 (en) 2004-01-23 2011-08-09 Century-Board Usa Llc Filled polymer composite and synthetic building material compositions
US7651645B2 (en) 2004-06-24 2010-01-26 Century Products, Llc Method for molding three-dimensional foam products using a continuous forming apparatus
US10889035B2 (en) 2004-06-24 2021-01-12 Century-Board Corporation Method for molding three-dimensional foam products using a continuous forming apparatus
US10086542B2 (en) 2004-06-24 2018-10-02 Century-Board Usa, Llc Method for molding three-dimensional foam products using a continuous forming apparatus
US7544549B2 (en) 2005-05-31 2009-06-09 Oki Semiconductor Co., Ltd. Method for manufacturing semiconductor device and MOS field effect transistor
US9512288B2 (en) 2006-03-24 2016-12-06 Boral Ip Holdings Llc Polyurethane composite materials
US8299136B2 (en) 2006-03-24 2012-10-30 Century-Board Usa, Llc Polyurethane composite materials
US8138234B2 (en) 2006-03-24 2012-03-20 Century-Board Usa, Llc Polyurethane composite materials
US9139708B2 (en) 2006-03-24 2015-09-22 Boral Ip Holdings Llc Extrusion of polyurethane composite materials
US9481759B2 (en) 2009-08-14 2016-11-01 Boral Ip Holdings Llc Polyurethanes derived from highly reactive reactants and coal ash
US8846776B2 (en) 2009-08-14 2014-09-30 Boral Ip Holdings Llc Filled polyurethane composites and methods of making same
US9745224B2 (en) 2011-10-07 2017-08-29 Boral Ip Holdings (Australia) Pty Limited Inorganic polymer/organic polymer composites and methods of making same
US9932457B2 (en) 2013-04-12 2018-04-03 Boral Ip Holdings (Australia) Pty Limited Composites formed from an absorptive filler and a polyurethane
US10324978B2 (en) 2013-04-12 2019-06-18 Boral Ip Holdings (Australia) Pty Limited Composites formed from an absorptive filler and a polyurethane
US10138341B2 (en) 2014-07-28 2018-11-27 Boral Ip Holdings (Australia) Pty Limited Use of evaporative coolants to manufacture filled polyurethane composites
US9752015B2 (en) 2014-08-05 2017-09-05 Boral Ip Holdings (Australia) Pty Limited Filled polymeric composites including short length fibers
US9988512B2 (en) 2015-01-22 2018-06-05 Boral Ip Holdings (Australia) Pty Limited Highly filled polyurethane composites
US10030126B2 (en) 2015-06-05 2018-07-24 Boral Ip Holdings (Australia) Pty Limited Filled polyurethane composites with lightweight fillers
US10472281B2 (en) 2015-11-12 2019-11-12 Boral Ip Holdings (Australia) Pty Limited Polyurethane composites with fillers

Also Published As

Publication number Publication date
JP4826685B2 (ja) 2011-11-30

Similar Documents

Publication Publication Date Title
JP3573056B2 (ja) 半導体装置、半導体ゲートアレイおよび電気光学装置および電子機器
US6593626B2 (en) Electro-optical device, method for making the same, and electronic apparatus
WO1999047972A1 (fr) Dispositif d'affichage et dispositif de projection a cristaux liquides
JP4092851B2 (ja) 電気光学装置、電気光学装置の製造方法及び電子機器
JP4826685B2 (ja) 電気光学装置及び電子機器
JP2002122888A (ja) 電気光学装置、電子機器、電気光学装置用基板および電気光学装置用基板の製造方法、並びに遮光膜
US20020135549A1 (en) Electro-optical apparatus and electronic unit
JP2002131778A (ja) 電気光学装置用基板およびこれを備えた電気光学装置並びに電子機器
KR100384609B1 (ko) 전기 광학 장치, 전자기기 및 트랜지스터
JP4206595B2 (ja) 電気光学装置、電気光学装置の製造方法及び電子機器
JP2002122857A (ja) 電気光学装置、電子機器、電気光学装置用基板および電気光学装置用基板の製造方法、並びに遮光膜
US7391052B2 (en) TFT structure for suppressing parasitic MOSFET in active display
JP3846117B2 (ja) 液晶装置及び投射型表示装置
JP3520842B2 (ja) 電気光学装置、及びこれを用いた電子機器
JP2000258797A (ja) 電気光学装置、電気光学装置の製造方法及び電子機器
JP3826633B2 (ja) 電気光学装置、電気光学装置の製造方法及び電子機器
JP2002217417A (ja) 電気光学装置用基板、電気光学装置及び電子機器
JP3775177B2 (ja) 電気光学装置、及びこれを用いた電子機器
JP3680848B2 (ja) 薄膜トランジスタを用いた基板、液晶装置、及び電子機器
JP2003084307A (ja) 電気光学装置、その製造方法、および投射型表示装置
JP2001267584A (ja) 電気光学装置用基板の製造方法、及びこの基板を用いた電気光学装置並びに電子機器
JP2002100778A (ja) 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器
JP2003084308A (ja) 電気光学装置および投射型表示装置並びに電子機器
JP2004192003A (ja) 液晶装置及びその製造方法並びに投射型表示装置
JP2002100779A (ja) 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4826685

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250