【書類名】 明細書
【発明の名称】 遊技機
【特許請求の範囲】
【請求項１】 駆動電圧およびバックアップ電圧を供給する電源手段と、
その電源手段から駆動電圧の供給をうけて動作すると共に、その駆動電圧の供給が途絶えても前記バックアップ電圧が供給されることにより記憶内容を保持する記憶手段と、
その記憶手段へ加わるノイズを除去又は抑制するノイズ除去手段とを備えていることを特徴とする遊技機。
【請求項２】
前記ノイズ除去手段は、前記電源手段から前記記憶手段へ駆動電圧が供給されている間、前記駆動電圧とバックアップ電圧との電圧差を小さく維持することにより、前記記憶手段へ加わるノイズを除去又は抑制するものであることを特徴とする請求項１記載の遊技機。
【請求項３】
前記ノイズ除去手段は、前記電源手段による駆動電圧の供給ラインとバックアップ電圧の供給ラインとの間に設けられていることを特徴とする請求項１又は２に記載の遊技機。
【請求項４】
前記ノイズ除去手段は、前記電源手段によるバックアップ電圧の供給ラインと前記記憶手段のグランドラインとの間に設けられていることを特徴とする請求項１から３のいずれかに記載の遊技機。
【請求項５】
前記電源手段による駆動電圧の供給ラインと前記記憶手段のグランドラインとの間に設けられた第２ノイズ除去手段と、
前記電源手段によるバックアップ電圧の供給ラインと前記記憶手段のグランドラインとの間に設けられた第３ノイズ除去手段とを備えていることを特徴とする請求項１から４のいずれかに記載の遊技機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】 本発明は、パチンコ機やスロットマシンなどの遊技機に関し、特に、ノイズによる悪影響を除いて正常に動作することができる遊技機に関するものである。
【０００２】
【従来の技術】 パチンコ機などに代表される遊技機は、主に、遊技の制御を行う主制御基板と、その主制御基板から送信される各種コマンドに基づいて動作する払出制御基板や表示用制御基板、効果音制御基板、ランプ制御基板などと、これらに接続される表示装置や払出装置、遊技球の発射装置などの各種装置によって構成されている。発射装置によって遊技領域へ打ち込まれた遊技球が入賞口へ入賞すると、その入賞信号を主制御基板が検出して、主制御基板から払出制御基板へ賞球の払い出し個数が指示される。この指示により払出制御基板によって払出装置が制御され、賞球の払い出しが行われる。
【０００３】
賞球の払い出しが完了する前に停電が発生すると、停電が解消しても、停電前の入賞に対する賞球の払い出しを行うことはできない。このため、遊技機全体の電源をバックアップして、停電時においても遊技機へ駆動電圧を供給し遊技機が継続して動作できるようにすることも考えられるが、長時間に及ぶ停電ではバックアップ電源もダウンするので、単に、遊技機の電源をバックアップするだけでは対応できない。
【０００４】
【発明が解決しようとする課題】 そこで、例えば、バックアップ電圧を供給することによりデータを保持することができるスタティックＲＡＭなどの不揮発性メモリに、賞球や貸し球の払い出し残数に関するデータを記憶させ、停電中には、このＲＡＭへ僅かなバックアップ電圧を供給して、かかるデータを保持するようにしたパチンコ機が提案されている。しかしながら、かかる構成のパチンコ機において、大きなノイズが加わると、特に、そのノイズがＲＡＭへの書き込み時に加わると、誤ったデータをＲＡＭへ書き込んでしまったり、逆に、大きなノイズがＲＡＭからのデータ読み込み時に加わると、誤ったデータをＲＡＭから読み込んでしまったりして、その結果、遊技機が誤動作するという問題点があった。
【０００５】
本発明は上述した問題点を解決するためになされたものであり、ノイズによる悪影響を除いて正常に動作することができる遊技機を提供することを目的としている。
【０００６】
【課題を解決するための手段】 この目的を達成するために請求項１記載の遊技機は、駆動電圧およびバックアップ電圧を供給する電源手段と、その電源手段から駆動電圧の供給をうけて動作すると共に、その駆動電圧の供給が途絶えても前記バックアップ電圧が供給されることにより記憶内容を保持する記憶手段と、その記憶手段へ加わるノイズを除去又は抑制するノイズ除去手段とを備えている。
【０００７】
この請求項１記載の遊技機によれば、記憶手段は、電源手段から駆動電圧の供給をうけて動作すると共に、その駆動電圧の供給が途絶えると、電源手段から供給されるバックアップ電圧により記憶内容を保持する。この記憶手段へは種々なノイズが加わるが、かかるノイズはノイズ除去手段によって除去又は抑制されるので、遊技機は正常に動作することができる。
請求項２記載の遊技機は、請求項１記載の遊技機において、前記ノイズ除去手段は、前記電源手段から前記記憶手段へ駆動電圧が供給されている間、前記駆動電圧とバックアップ電圧との電圧差を小さく維持することにより、前記記憶手段へ加わるノイズを除去又は抑制するものである。
請求項３記載の遊技機は、請求項１又は２に記載の遊技機において、前記ノイズ除去手段は、前記電源手段による駆動電圧の供給ラインとバックアップ電圧の供給ラインとの間に設けられている。例えば、駆動電圧の供給ラインとバックアップ電圧の供給ラインとの間であって記憶手段に接近して接続されたコンデンサを、ノイズ除去手段として例示することができる。
請求項４記載の遊技機は、請求項１から３のいずれかに記載の遊技機において、前記ノイズ除去手段は、前記電源手段によるバックアップ電圧の供給ラインと前記記憶手段のグランドラインとの間に設けられている。例えば、バックアップ電圧の供給ラインとグランドラインとの間であって記憶手段に接近して接続されたコンデンサや定電圧ダイオードを、ノイズ除去手段として例示することができる。この場合、定電圧ダイオードの電圧値は、電源手段によって供給される駆動電圧の値とほぼ等しくすることが好ましい。
請求項５記載の遊技機は、請求項１から４のいずれかに記載の遊技機において、前記電源手段による駆動電圧の供給ラインと前記記憶手段のグランドラインとの間に設けられた第２ノイズ除去手段と、前記電源手段によるバックアップ電圧の供給ラインと前記記憶手段のグランドラインとの間に設けられた第３ノイズ除去手段とを備えている。例えば、第２および第３ノイズ除去手段として、コンデンサや定電圧ダイオードを例示することができる。
【０００８】
【発明の実施の形態】 以下、本発明の好ましい実施例について、添付図面を参照して説明する。本実施例では、遊技機の一例として弾球遊技機の一種であるパチンコ機、特に、第１種パチンコ遊技機を用いて説明する。なお、本発明を第３種パチンコ遊技機や、コイン遊技機、スロットマシン等の他の遊技機に用いることは、当然に可能である。
【０００９】
図１は、本実施例のパチンコ機Ｐの遊技盤の正面図である。遊技盤１の周囲には、打球が入賞することにより５個から１５個の球が払い出される複数の入賞口２が設けられている。また、遊技盤１の中央には、複数種類の識別情報としての図柄などを表示する液晶（ＬＣＤ）ディスプレイ３が設けられている。このＬＣＤディスプレイ３の表示画面は横方向に３分割されており、３分割された各表示領域において、それぞれ右から左へ横方向にスクロールしながら図柄の変動表示が行われる。
【００１０】
ＬＣＤディスプレイ３の下方には、図柄作動口（第１種始動口）４が設けられ、打球がこの図柄作動口４を通過することにより、前記したＬＣＤディスプレイ３の変動表示が開始される。図柄作動口４の下方には、特定入賞口（大入賞口）５が設けられている。この特定入賞口５は、ＬＣＤディスプレイ３の変動後の表示結果が予め定められた図柄の組み合わせの１つと一致する場合に、大当たりとなって、打球が入賞しやすいように所定時間（例えば、３０秒経過するまで、あるいは、打球が１０個入賞するまで）開放される。
【００１１】
この特定入賞口５内には、Ｖゾーン５ａが設けられており、特定入賞口５の開放中に、打球がＶゾーン５ａ内を通過すると、継続権が成立して、特定入賞口５の閉鎖後、再度、その特定入賞口５が所定時間（又は、特定入賞口５に打球が所定個数入賞するまで）開放される。この特定入賞口５の開閉動作は、最高で１６回（１６ラウンド）繰り返し可能にされており、開閉動作の行われ得る状態が、いわゆる所定の遊技価値の付与された状態（特別遊技状態）である。
【００１２】
また、遊技盤１およびその周辺の各所には、複数のランプ７が配設されている。これらのランプ７は遊技の内容に応じて点灯又は消灯して、遊技の興趣を盛り上げると共に、遊技の進行状況を遊技者に表示する。
【００１３】
図２は、パチンコ機Ｐの電気的な構成を概略的に示したブロック図である。図２に示すように、パチンコ機Ｐは、停電監視回路２０を有すると共に、主制御基板Ｃに、複数の制御基板Ｈ，Ｄ，Ｓ，Ｌが接続されて構成されている。主制御基板Ｃは、遊技内容の制御を行うためのものであり、この主制御基板Ｃに接続された各種スイッチＳＷから出力される信号と、主制御基板Ｃ内に設けられるカウンタ値などとに基づいて、各制御基板Ｈ，Ｄ，Ｓ，Ｌへ制御コマンドを送信して遊技の制御を行っている。
【００１４】
主制御基板Ｃには、ワンチップマイコンとしてのＭＰＵ１１が搭載されている。ＭＰＵ１１は、演算装置としてのＣＰＵと、制御プログラムを記憶するＲＯＭと、制御プログラムの実行時に各種のデータを書き替え可能に記憶するＲＡＭ１２と、タイマ割り込み回路と、フリーランニングカウンタと、ウォッチドッグタイマと、チップセレクトロジックなどとの各種の回路をワンチップに内蔵したものであり、これらの回路の他に、パチンコ機Ｐの遊技の制御（大当たりの有無を決定する制御）に使用される乱数を発生するための乱数発生回路や、このＭＰＵ１１に固有の識別番号（ＩＤ番号）を記憶してその識別番号を所定の操作により出力するＩＤ出力回路を有している。
【００１５】
ＭＰＵ１１は、バックアップ端子ＶＢＢ（図４参照）を有しており、電源断時においても、そのバックアップ端子ＶＢＢからバックアップ電圧が供給されている。よって、停電などの発生によって電源がオフされても、ＭＰＵ１１のＲＡＭ１２のデータは保持（バックアップ）される。ＲＡＭ１２には、賞球の払い出し残数が記憶されるので、停電時においても賞球の払い出し残数を記憶し続けて、停電の解消後に残りの賞球の払い出しを行うことができる。なお、本実施例のＲＡＭ１２は、その全データがバックアップされており、前記した賞球の払い出し残数以外のデータもバックアップされる。しかし、必ずしもＲＡＭ１２の全データをバックアップする必要はなく、全データのバックアップに代えて、ＲＡＭ１２の一部分のデータのみをバックアップするように構成しても良い。
【００１６】
払出制御基板Ｈは、各種スイッチＳＷから出力される信号や主制御基板Ｃから送信される制御コマンドに基づいて、賞球や貸し球の払出制御を行うものであり、主制御基板Ｃの他に、遊技盤１内の遊技領域へ球を発射するための発射モータ１０を制御する発射制御基板Ｂと、賞球や貸し球を払い出すための払出モータ９とが接続されている。
【００１７】
この払出制御基板ＨのＲＡＭ１３は、バックアップ端子ＶＢＢを有しており、電源断時においても、そのバックアップ端子ＶＢＢからバックアップ電圧が供給されている。よって、停電などの発生によって電源がオフされた場合にも、ＲＡＭ１３のデータは保持（バックアップ）される。ＲＡＭ１３には、賞球や貸し球の払い出し残数が記憶されるので、停電時にもこれらを記憶し続けて、停電の解消後に残りの賞球や貸し球を払い出すことができる。なお、本実施例のＲＡＭ１３は、前記したＭＰＵ１１のＲＡＭ１２の場合と同様に、その全データがバックアップされているので、賞球や貸し球の払い出し残数以外のデータもバックアップされる。しかし、必ずしもＲＡＭ１３の全データをバックアップする必要はなく、全データのバックアップに代えて、ＲＡＭ１３の一部分のデータのみをバックアップするように構成しても良い。
【００１８】
主制御基板Ｃおよび払出制御基板Ｈにバックアップされるデータは、パチンコ機Ｐの裏面側に設けられたクリアスイッチＳＷ１を押下することにより、消去（クリア）することができる。なお、かかるバックアップデータのクリアは、そのクリアが誤って行われないように、クリアスイッチＳＷ１が所定のタイミングで操作された場合に限り行われるようにされている。例えば、クリアスイッチＳＷ１を操作した状態で電源が投入された場合や、クリアスイッチＳＷ１を操作した状態で電源がオフされた場合、クリアスイッチＳＷ１が所定時間内に複数回操作された場合、或いは、クリアスイッチＳＷ１を２以上設け、そのクリアスイッチＳＷ１が所定の順序で若しくは同時に操作された場合に、バックアップデータのクリアを行うようにしている。
【００１９】
表示用制御基板Ｄは、主制御基板Ｃから送信される制御コマンドに基づいて、ＬＣＤディスプレイ３の変動表示を制御するためのものである。効果音制御基板Ｓは、主制御基板Ｃから送信される制御コマンドに基づいて、遊技の進行に合わせた効果音をスピーカ６から出力するためのものであり、ランプ制御基板Ｌは、主制御基板Ｃから送信される制御コマンドに基づいて、各ランプ７の点灯及び消灯を制御するためのものである。
【００２０】
これら主制御基板Ｃと各制御基板Ｈ，Ｄ，Ｓ，Ｌとの間には、入力及び出力が固定的なバッファ８がそれぞれ接続されている（図２では１つのみ図示している）。よって、主制御基板Ｃと各制御基板Ｈ，Ｄ，Ｓ，Ｌとの送受信は、主制御基板Ｃから各制御基板Ｈ，Ｄ，Ｓ，Ｌへの一方向にのみ行われ、各制御基板Ｈ，Ｄ，Ｓ，Ｌから主制御基板Ｃへ行うことはできない。
【００２１】
停電監視回路２０は、電源のオフ時または停電の発生時に、停電信号２１を主制御基板Ｃおよび払出制御基板Ｈへ出力すると共に、電源のオン時又は停電信号２１の出力後の所定条件下においてリセット信号２２を各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂへ出力するための回路である。主制御基板Ｃおよび払出制御基板Ｈは、停電監視回路２０から出力される停電信号２１を入力すると、それぞれのＲＡＭ１２，１３に記憶されるバックアップデータを適切に保持するために、パチンコ機Ｐの遊技の制御の終了処理をそれぞれ開始する。後述するように、電源回路３０から主制御基板Ｃおよび払出制御基板Ｈへ供給される制御系の駆動電圧（５ボルト）は、停電の発生後（又は電源のオフ後）においても、所定時間の間、正常動作範囲の電圧値を保つように構成されている。よって、主制御基板Ｃおよび払出制御基板Ｈは、停電信号２１の入力後に、遊技の制御の終了処理を開始しても、十分にその終了処理を完了することができるのである。
【００２２】
次に、図３を参照して、このパチンコ機Ｐの各所への駆動電圧の供給経路について説明する。図３は、パチンコ機Ｐの電源回路３０で生成された駆動電圧が各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂ等へ供給される経路を示した図である。電源回路３０は、外部電源４０から２４ボルトの交流電圧(AC24V)を入力して、３２ボルト(+32V)、２４ボルト(+24V)、１２ボルト(+12V)および５ボルト(+5V)の各直流電圧と、バックアップ用の電圧(VBB)とを生成して、各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂ等へ出力するためのものであり、第１から第４の４つの電源回路３１〜３４を有している。
【００２３】
第１電源回路３１は、外部電源４０から出力される２４ボルトの交流電圧を入力して３３ボルトの直流電圧を生成する３３ボルト生成回路３１ａと、その３３ボルト生成回路３１ａから出力される３３ボルトの直流電圧を入力して１２ボルトの直流電圧を生成する１２ボルト生成回路３１ｂと、その１２ボルト生成回路３１ｂから出力される１２ボルトの直流電圧を入力して５ボルトの直流電圧を生成する５ボルト生成回路３１ｃと、その５ボルト生成回路３１ｃから出力される５ボルトの直流電圧を入力して略５ボルトのバックアップ用電圧を生成するバックアップ電圧生成回路３１ｄと、前述した停電監視回路２０とを備えている。
【００２４】
３３ボルト生成回路３１ａの出力電圧は、１２ボルト生成回路３１ｂの他に、停電監視回路２０へも出力されている。停電が発生（電源のオフを含む。以下同様）すると、外部電源４０からの電力供給が途絶えるので、３３ボルト生成回路３１ａの出力電圧は３３ボルトから低下する。停電監視回路２０では、この３３ボルト生成回路３１ａの出力電圧が略２２ボルト以下になった場合に停電が発生したとして、主制御基板Ｃおよび払出制御基板Ｈへ停電信号２１を出力する。前述した通り、主制御基板Ｃおよび払出制御基板Ｈは、この停電信号２１を入力すると、遊技の制御の終了処理を開始する。
【００２５】
また、停電監視回路２０へは、５ボルト生成回路３１ｃの出力電圧も供給されている。停電監視回路２０では、停電の解消時又は電源のオン時に、３３ボルト生成回路３１ａおよび５ボルト生成回路３１ｃの出力電圧の状態により、各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂへリセット信号２２を出力する。このリセット信号２２の出力によって、各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂで遊技の制御が再開（又は開始）される。
【００２６】
第１電源回路３１の１２ボルト生成回路３１ｂの出力電圧は、主制御基板Ｃのスイッチ用の駆動電圧として、払出制御基板Ｈのスイッチ用および払出モータ駆動用の駆動電圧として、更に、発射制御基板Ｂのタッチセンサ用および発射スイッチ用の駆動電圧として、それぞれ供給される。また、第１電源回路３１の５ボルト生成回路３１ｃの出力電圧は、主制御基板Ｃ、払出制御基板Ｈおよび発射制御基板Ｂのロジック用（制御系）の駆動電圧として供給される。更に、バックアップ電圧生成回路３１ｄの出力電圧は、主制御基板Ｃおよび払出制御基板Ｈの各ＲＡＭ１２，１３のデータのバックアップ用の電圧として供給される。
【００２７】
第２電源回路３２は、外部電源４０から出力される２４ボルトの交流電圧を入力して３３ボルトの直流電圧を生成する３３ボルト生成回路３２ａと、その３３ボルト生成回路３２ａから出力される３３ボルトの直流電圧を入力して３２ボルトの直流電圧を生成する３２ボルト生成回路３２ｂとを備えている。この３２ボルト生成回路３２ｂの出力電圧は、主制御基板Ｃのソレノイド用の駆動電圧として、また、発射制御基板Ｂのハンドルモータ用の駆動電圧として、それぞれ供給される。
【００２８】
第３電源回路３３は、外部電源４０から出力される２４ボルトの交流電圧を入力して３３ボルトの直流電圧を生成する３３ボルト生成回路３３ａと、その３３ボルト生成回路３３ａから出力される３３ボルトの直流電圧を入力して１２ボルトの直流電圧を生成する１２ボルト生成回路３３ｂと、同じく３３ボルト生成回路３３ａから出力される３３ボルトの直流電圧を入力して５ボルトの直流電圧を生成する５ボルト生成回路３３ｃとを備えている。
【００２９】
１２ボルト生成回路３３ｂの出力電圧は、表示用制御基板ＤのＬＣＤ３のバックライト用の駆動電圧として、効果音制御基板Ｓのパワーアンプ用の駆動電圧として、更に、ランプ制御基板ＬのＬＥＤ用の駆動電圧として、それぞれ供給される。また、５ボルト生成回路３３ｃの出力電圧は、主制御基板Ｃのサブ制御基板インターフェイス用の駆動電圧として供給されるほか、表示用制御基板Ｄ、効果音制御基板Ｓおよびランプ制御基板Ｌのロジック用（制御系）の駆動電圧として、それぞれ供給される。
【００３０】
第４電源回路３４は、外部電源４０から出力される２４ボルトの交流電圧を入力して３３ボルトの直流電圧を生成する３３ボルト生成回路３４ａと、その３３ボルト生成回路３４ａから出力される３３ボルトの直流電圧を入力して２４ボルトの直流電圧を生成する２４ボルト生成回路３４ｂとを備えている。この２４ボルト生成回路３４ｂの出力電圧は、ランプ制御基板Ｌのランプ用の駆動電圧として供給される。
【００３１】
次に、上述した本実施例のパチンコ機Ｐにおいて、停電発生時における各所への駆動電圧の供給動作について説明する。停電が発生すると、外部電源４０からの電力供給が途絶えるので、まずはじめに、第１〜第４電源回路３１〜３４の各３３ボルト生成回路３１ａ〜３４ａの出力電圧が低下していく。第１電源回路３４では、この低下によって、３３ボルト生成回路３１ａの出力電圧値が３３ボルトから略２２ボルト以下になると、停電信号２１が停電監視回路２０から主制御基板Ｃおよび払出制御基板Ｈへ出力される。
【００３２】
主制御基板Ｃおよび払出制御基板Ｈのロジック用（制御系）駆動電圧を供給する５ボルト生成回路３１ｃは、１２ボルト生成回路３１ｂの出力電圧に基づいて５ボルトの出力電圧を生成しているので、３３ボルト生成回路３１ａの出力電圧が略２２ボルトに低下しても、正常な５ボルトの電圧を出力している。よって、主制御基板Ｃおよび払出制御基板Ｈの制御系は、この時点において正常動作が可能であるので、停電信号２１を入力すると、それぞれ遊技の制御の終了処理を開始することができる。
【００３３】
その後、時間の経過に伴って、各生成回路３１ａ〜３１ｃ，３２ａ〜３２ｂ，３３ａ〜３３ｃ，３４ａ〜３４ｂの出力電圧は、大きな電圧を出力するものから順に低下して、ダウンしていく（正常動作範囲の電圧を出力できなくなっていく）。
【００３４】
ここで、遊技の制御の終了処理を実行している主制御基板Ｃおよび払出制御基板Ｈの駆動電圧は、第１電源回路３１から供給されているが、この第１電源回路３１からは、他に発射制御基板Ｂへ駆動電圧の供給が行われるのみであり、特に、主制御基板Ｃおよび発射制御基板Ｂの中でも比較的消費電力の大きなソレノイド用（主制御基板Ｃ）やハンドルモータ用（発射制御基板Ｂ）の駆動電圧に至っては、第１電源回路３１ではなく、第２電源回路３２によって供給されている。また、バックライトを含めたＬＣＤ３を駆動する表示用制御基板Ｄ、パワーアンプを含めたスピーカ６を駆動する効果音制御基板Ｓ、及び、ランプ７やＬＥＤを駆動（点灯）するランプ制御基板Ｌの各駆動電圧は、第３および第４電源回路３３，３４から供給されている。更に、払出制御基板Ｈのサブ制御基板インターフェイス用の駆動電圧も、第１電源回路３１ではなく、第３電源回路３３によって供給されている。
【００３５】
最短でも、停電の発生から主制御基板Ｃ及び払出制御基板Ｈによる遊技の制御の終了処理がそれぞれ完了するまでの間は、第１電源回路３１の５ボルト生成回路３１ｃの出力電圧を正常動作範囲の電圧に維持しなければならない。
【００３６】
上述した通り、第１電源回路３１は、第２〜第４電源回路３２〜３４と電気的に独立して構成されており、即ち、駆動電圧の生成元となる３３ボルト生成回路３１ａ〜３４ａが別個に構成されており、かつ、ＬＣＤ３やモータなどの比較的消費電力の大きな装置への駆動電圧の供給は、第２〜第４電源回路３２〜３４により行われている。よって、第１電源回路３１の容量を大きくしなくても、停電発生時のパチンコ機Ｐの作動状況と無関係に、第１電源回路３１の５ボルト生成回路３１ｃの出力電圧を、停電の発生から主制御基板Ｃおよび払出制御基板Ｈによる遊技の制御の終了処理がそれぞれ完了するまでの間、正常動作範囲の電圧に維持することができる。従って、本実施例のパチンコ機Ｐによれば、第１電源回路３１をローコストかつコンパクトに製造することができる。
【００３７】
また、第２〜第４電源回路３２〜３４は、比較的消費電力の大きな装置へ駆動電圧を供給しなければならないが、これらはデータのバックアップとは何ら無関係な部分へ駆動電圧を供給するものなので、停電の発生後、直ちに出力電圧がダウンしても構わない。よって、第２〜第４電源回路３２〜３４についても、その容量を大きくする必要がなく、ローコストかつコンパクトに製造することができる。
【００３８】
次に、図４から図８を参照して、賞球または貸し球の払い出し残数に関するデータ等をバックアップする主制御基板Ｃ及び払出制御基板ＨのＭＰＵ１１（払出制御基板ＨのＭＰＵについては図示せず）に接続されるノイズ除去回路について説明する。本実施例では、かかるノイズ除去回路について、主制御基板ＣのＭＰＵ１１を例にして説明する。なお、当然のことながら、かかるノイズ除去回路は、払出制御基板ＨのＭＰＵにも設けられている。
【００３９】
図４は、第１実施例のＭＰＵ１１に接続されるノイズ除去回路を示した図である。図４に示すように、第１実施例おいて、ＭＰＵ１１のＶＤＤ端子は、第１電源回路３１の５ボルト生成回路３１ｃの出力端と接続されており、その５ボルト生成回路３１ｃから出力される５ボルトの出力電圧が、ＭＰＵ１１へ駆動電圧として入力される。ＭＰＵ１１のＶＢＢ端子は、第１電源回路３１のバックアップ電圧生成回路３１ｄの出力端と接続されており、そのバックアップ電圧生成回路３１ｄから出力される電圧がＭＰＵ１１に内蔵されるＲＡＭ１２のデータをバックアップためのバックアップ用の電圧として入力される。このバックアップ電圧生成回路３１ｄは、図４に示すように、５ボルト生成回路３１ｃから出力される５ボルトの出力電圧をダイオードＤ１のアノードに入力し、０．４７ＦのコンデンサＣ１０が接続された、そのダイオードＤ１のカソードから出力するものである。即ち、コンデンサＣ１０に蓄えられた電荷によって、電源断後にバックアップ電圧が供給されるのである。また、ＭＰＵ１１のＶＳＳ端子はグランドに接続されている。
【００４０】
このＭＰＵ１１のＶＤＤ端子とＶＳＳ端子との間、及び、ＶＢＢ端子とＶＳＳ端子との間には、それぞれ０．１μＦのコンデンサＣ１，Ｃ２が接続されている。また、ＭＰＵ１１のＶＤＤ端子とＶＢＢ端子との間には０．１μＦのコンデンサＣ３が接続されている。
【００４１】
本実施例のＭＰＵ１１は、駆動時において、ＶＤＤ端子とＶＢＢ端子とに入力される電圧を、ＭＰＵ１１に内蔵されるコンパレータ（図示せず）で比較し、両電圧の差が所定値以上である場合に、バックアップＲＡＭ（即ちＲＡＭ１２）へのアクセスを禁止するように構成されている。このためコンデンサＣ１，Ｃ２だけでは、ＭＰＵ１１の駆動中に僅かなノイズが加わるだけで、ＶＤＤ端子とＶＢＢ端子とに入力される電圧の差が所定値以上になることがあり、その場合にはＲＡＭ１２の内容が破壊されてしまう。
【００４２】
これに対し、第１実施例では、コンデンサＣ１，Ｃ２に加え、更に、ＭＰＵ１１のＶＤＤ端子とＶＢＢ端子との間にはコンデンサＣ３が接続されている。よって、ＭＰＵ１１にノイズが加わっても、ＶＤＤ端子とＶＢＢ端子とに入力される電圧の差を所定値以内に止めて（即ち、ＭＰＵ１１に加わるノイズを除去または抑制して）、ＲＡＭ１２のデータを正常にバックアップすることができる。なお、各コンデンサＣ１〜Ｃ３は、ＭＰＵ１１にできる限り接近して接続することにより、そのノイズ除去効果をより向上させることができる。また、各コンデンサＣ１〜Ｃ３に周波数特性の良いものを用いることにより、ノイズ除去効果を一層向上させることができる。
【００４３】
以下、図５から図９を参照して、前記した図４に示す第１実施例の変形例を説明する。なお、第１実施例と同一の部分には同一の符号を付して、その説明は省略する。また、第１電源回路３１の５ボルト生成回路３１ｃおよびバックアップ電圧生成回路３１ｄの図示は省略する。
【００４４】
図５は、第２実施例のＭＰＵ１１に接続されるノイズ除去回路を示した図である。図５に示すように、第２実施例のノイズ除去回路は、前記した第１実施例のコンデンサＣ３に代えて、ＭＰＵ１のＶＢＢ端子とＶＳＳ端子との間に、５ボルトの定電圧ダイオードＺＤ１を接続したものである。よって、ＭＰＵ１１にノイズが加わっても、定電圧ダイオードＺＤ１の作用により、ＶＢＢ端子の電圧が５ボルト以上になることはないので、ＶＤＤ端子とＶＢＢ端子とに入力される電圧の差を所定値以内に止めて、ＲＡＭ１２のデータを正常にバックアップすることができるのである。各コンデンサＣ１，Ｃ２および定電圧ダイオードＺＤ１はＭＰＵ１１にできる限り接近して接続することにより、また、各コンデンサＣ１，Ｃ２に周波数特性の良いものを用いることにより、そのノイズ除去効果をより向上させることができる。
【００４５】
図６は、第３実施例のＭＰＵ１１に接続されるノイズ除去回路を示した図である。図６に示すように、第３実施例のノイズ除去回路は、前記した第１実施例と第２実施例とのノイズ除去回路を組み合わせて構成したものであり、具体的には、第１実施例のノイズ除去回路におけるＭＰＵ１１のＶＢＢ端子とＶＳＳ端子との間に、５ボルトの定電圧ダイオードＺＤ２を追加する形で接続したものである。よって、ＭＰＵ１１にノイズが加わっても、ＶＤＤ端子とＶＢＢ端子とに入力される電圧の差を所定値以内に止めて、ＲＡＭ１２のデータを正常にバックアップすることができる。各コンデンサＣ１〜Ｃ３および定電圧ダイオードＺＤ２は、ＭＰＵ１１にできる限り接近して接続することにより、また、各コンデンサＣ１〜Ｃ３に周波数特性の良いものを用いることにより、そのノイズ除去効果をより向上させることができる。
【００４６】
図７は、第４実施例のＭＰＵ１１に接続されるノイズ除去回路を示した図である。図７に示すように、第４実施例のノイズ除去回路は、第３実施例のノイズ除去回路を変形したものであり、具体的には、ＭＰＵ１１のＶＢＢ端子とＶＳＳ端子との間に接続された定電圧ダイオードＺＤ２に代えて、ＭＰＵ１１のＶＤＤ端子とＶＳＳ端子との間に、５ボルトの定電圧ダイオードＺＤ３を接続したものである。よって、ＭＰＵ１１にノイズが加わっても、ＶＤＤ端子の電圧値を略５ボルトに維持し、ＶＤＤ端子とＶＢＢ端子とに入力される電圧の差を所定値以内に止めて、ＲＡＭ１２のデータを正常にバックアップすることができる。各コンデンサＣ１〜Ｃ３および定電圧ダイオードＺＤ３は、ＭＰＵ１１にできる限り接近して接続することにより、また、各コンデンサＣ１〜Ｃ３に周波数特性の良いものを用いることにより、そのノイズ除去効果をより向上させることができる。
【００４７】
図８は、第５実施例のＭＰＵ１１に接続されるノイズ除去回路を示した図である。図８に示すように、第５実施例のノイズ除去回路は、ＭＰＵ１１のＶＤＤ端子とＶＳＳ端子との間、および、ＶＢＢ端子とＶＳＳ端子との間に、それぞれ５ボルトの定電圧ダイオードＺＤ４，ＺＤ５を接続したものである。よって、ＭＰＵ１１にノイズが加わっても、ＶＤＤ端子とＶＢＢ端子とに入力される電圧の差を所定値以内に止めて、ＲＡＭ１２のデータを正常にバックアップすることができる。各定電圧ダイオードＺＤ４，ＺＤ５は、ＭＰＵ１１にできる限り接近して接続することにより、そのノイズ除去効果をより向上させることができる。
【００４８】
図９は、第６実施例のＭＰＵ１１に接続されるノイズ除去回路を示した図である。図９に示すように、第６実施例のノイズ除去回路は、図８に示す第５実施例のノイズ除去回路に加えて、ＭＰＵ１のＶＤＤ端子とＶＢＢ端子との間に、０．１μＦのコンデンサＣ４を接続したものである。よって、ＭＰＵ１１にノイズが加わっても、ＶＤＤ端子とＶＢＢ端子とに入力される電圧の差を所定値以内に止めて、ＲＡＭ１２のデータを正常にバックアップすることができるのである。各定電圧ダイオードＺＤ４，ＺＤ５およびコンデンサＣ４は、ＭＰＵ１１にできる限り接近して接続することにより、また、コンデンサＣ４に周波数特性の良いものを用いることにより、そのノイズ除去効果をより向上させることができる。
【００４９】
以上、実施例に基づき本発明を説明したが、本発明は上記実施例に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良変形が可能であることは容易に推察できるものである。
【００５０】
例えば、上記実施例では、図４から図９に示すノイズ除去回路については、主制御基板Ｃを例に説明したが、前記した通り、このノイズ除去回路は主制御基板Ｃの他、データをバックアップする払出制御基板Ｈに採用されている。また、ノイズ除去回路は、図４から図９で示したものに必ずしも限られるものではなく、駆動時におけるＭＰＵのＶＤＤ端子とＶＢＢ端子との電圧差が所定電圧値以内に収まるものであれば、他の回路で構成するようにしても良い。
【００５１】
本発明を上記実施例とは異なるタイプのパチンコ機等に実施しても良い。例えば、一度大当たりすると、それを含めて複数回（例えば２回、３回）大当たり状態が発生するまで、大当たり期待値が高められるようなパチンコ機（通称、２回権利物、３回権利物と称される）として実施しても良い。また、大当たり図柄が表示された後に、所定の領域に球を入賞させることを必要条件として特別遊技状態となるパチンコ機として実施しても良い。更に、パチンコ機以外にも、アレパチ、雀球、スロットマシン、いわゆるパチンコ機とスロットマシンとが融合した遊技機などの各種遊技機として実施するようにしても良い。
【００５２】
なお、スロットマシンは、例えばコインを投入して図柄有効ラインを決定させた状態で操作レバーを操作することにより図柄が変動され、ストップボタンを操作することにより図柄が停止されて確定される周知のものである。従って、スロットマシンの基本概念としては、「複数の識別情報からなる識別情報列を変動表示した後に識別情報を確定表示する可変表示手段を備え、始動用操作手段（例えば操作レバー）の操作に起因して識別情報の変動が開始され、停止用操作手段（例えばストップボタン）の操作に起因して、或いは、所定時間経過することにより、識別情報の変動が停止され、その停止時の確定識別情報が特定識別情報であることを必要条件として、遊技者に有利な特別遊技状態を発生させる特別遊技状態発生手段とを備えたスロットマシン」となり、この場合、遊技媒体はコイン、メダル等が代表例として挙げられる。
【００５３】
また、パチンコ機とスロットマシンとが融合した遊技機の具体例としては、複数の図柄からなる図柄列を変動表示した後に図柄を確定表示する可変表示手段を備えており、球打出用のハンドルを備えていないものが挙げられる。この場合、所定の操作（ボタン操作）に基づく所定量の球の投入の後、例えば操作レバーの操作に起因して図柄の変動が開始され、例えばストップボタンの操作に起因して、或いは、所定時間経過することにより、図柄の変動が停止され、その停止時の確定図柄がいわゆる大当たり図柄であることを必要条件として遊技者に有利な大当たり状態が発生させられ、遊技者には、下部の受皿に多量の球が払い出されるものである。
【００５４】
以下に本発明の変形例を示す。請求項１記載の遊技機において、前記ノイズ除去手段は、前記電源手段から前記記憶手段へ駆動電圧が供給されている間、前記駆動電圧とバックアップ電圧との電圧差を小さく維持することにより、前記記憶手段へ加わるノイズを除去又は抑制するものであることを特徴とする遊技機１。記憶手段へ供給される駆動電圧とバックアップ電圧との電圧差が所定電圧値以上となった場合に、記憶手段へのアクセスを禁止する電子デバイスにおいても、ノイズによる悪影響を極力抑えて、記憶手段のデータを正常にバックアップすることができる。なお、電源手段は、１又は２以上の電源基板（或いは電源装置）により構成しても良い。
【００５５】
請求項１記載の遊技機または遊技機１において、前記ノイズ除去手段は、前記電源手段による駆動電圧の供給ラインとバックアップ電圧の供給ラインとの間であって前記記憶手段の近傍に設けられていることを特徴とする遊技機２。例えば、駆動電圧の供給ラインとバックアップ電圧の供給ラインとの間であって記憶手段に接近して接続されたコンデンサがノイズ除去手段として例示される。
【００５６】
請求項１記載の遊技機または遊技機１若しくは２において、前記ノイズ除去手段は、前記電源手段によるバックアップ電圧の供給ラインと前記記憶手段のグランドラインとの間であって前記記憶手段の近傍に設けられていることを特徴とする遊技機３。例えば、バックアップ電圧の供給ラインとグランドラインとの間であって記憶手段に接近して接続された定電圧ダイオードがノイズ除去手段例示される。この場合、定電圧ダイオードの電圧値は、電源手段によって供給される駆動電圧の値とほぼ等しくすることが好ましい。
【００５７】
請求項１記載の遊技機または遊技機２若しくは３において、前記電源手段による駆動電圧の供給ラインと前記記憶手段のグランドラインとの間であって前記記憶手段の近傍に設けられた第２ノイズ除去手段と、前記電源手段によるバックアップ電圧の供給ラインと前記記憶手段のグランドラインとの間であって前記記憶手段の近傍に設けられた第３ノイズ除去手段とを備えていることを特徴とする遊技機４。例えば、第２および第３ノイズ除去手段としてはコンデンサが例示される。
【００５８】
請求項１記載の遊技機または遊技機１において、前記ノイズ除去手段は、前記電源手段による駆動電圧の供給ラインと前記記憶手段のグランドラインとの間および前記電源手段によるバックアップ電圧の供給ラインと前記記憶手段のグランドラインとの間であって、前記記憶手段の近傍にそれぞれ設けられていることを特徴とする遊技機５。例えば、ノイズ除去手段としては、電源手段によって供給される駆動電圧の値とほぼ等しい電圧値の定電圧ダイオードが例示される。
【００５９】
請求項１記載の遊技機または遊技機５において、前記ノイズ除去手段は、前記電源手段による駆動電圧の供給ラインとバックアップ電圧の供給ラインとの間であって前記記憶手段の近傍に設けられていることを特徴とする遊技機６。例えば、駆動電圧の供給ラインとバックアップ電圧の供給ラインとの間であって記憶手段に接近して接続されたコンデンサがノイズ除去手段として例示される。
【００６０】
請求項１記載の遊技機または遊技機１から６のいずれかにおいて、前記記憶手段は、プログラムメモリと演算装置とワークメモリとをワンチップに内蔵するＭＰＵ内に設けられていることを特徴とする遊技機７。このＭＰＵは、プログラムメモリと演算装置とワークメモリとの他に、更にタイマ（カウンタタイマ、ウォッチドッグタイマ等）やフリーランニングカウンタなどのカウンタ、チップセレクトロジック、乱数発生回路、このＭＰＵに固有の識別番号を出力するＩＤ出力回路、などの周辺回路を内蔵したものであっても良い。
【００６１】
請求項１記載の遊技機または遊技機１から７のいずれかにおいて、前記記憶手段は賞球（又は貸し球）の払い出し残数を記憶するものであり、その記憶手段の内容をクリアするためのクリアスイッチを備えていることを特徴とする遊技機８。なお、かかるクリアスイッチによるバックアップデータのクリアは、例えば、次の場合に行うことができる。（１）クリアスイッチが操作された場合。（２）クリアスイッチを操作した状態で電源が投入された場合。（３）クリアスイッチを操作した状態で電源がオフされた場合。この場合には、終了処理においてバックアップデータのクリアが行われるか、或いは、終了処理においては電源オフ時にクリアスイッチが操作されたことを記憶しておき、次の電源投入時にバックアップデータをクリアするようにしても良い。（４）クリアスイッチが所定時間内に複数回操作された場合。（５）クリアスイッチを２以上設け、そのクリアスイッチが所定の順序で、或いは、同時に操作された場合。
【００６２】
請求項１記載の遊技機または遊技機１から８のいずれかにおいて、前記遊技機はパチンコ機であることを特徴とする遊技機９。中でも、パチンコ機の基本構成としては操作ハンドルを備え、その操作ハンドルの操作に応じて球を所定の遊技領域へ発射し、球が遊技領域内の所定の位置に配設された作動口に入賞（又は作動口を通過）することを必要条件として、表示装置において変動表示されている識別情報が所定時間後に確定停止されるものが挙げられる。また、特別遊技状態の発生時には、遊技領域内の所定の位置に配設された可変入賞装置（特定入賞口）が所定の態様で開放されて球を入賞可能とし、その入賞個数に応じた有価価値（景品球のみならず、磁気カードへ書き込まれるデータ等も含む）が付与されるものが挙げられる。
【００６３】
請求項１記載の遊技機または遊技機１から８のいずれかにおいて、前記遊技機はスロットマシンであることを特徴とする遊技機１０。中でも、スロットマシンの基本構成としては、「複数の識別情報からなる識別情報列を変動表示した後に識別情報を確定表示する可変表示手段を備え、始動用操作手段（例えば操作レバー）の操作に起因して、或いは、所定時間経過することにより、識別情報の変動が停止され、その停止時の確定識別情報が特定識別情報であることを必要条件として、遊技者に有利な特別遊技状態を発生させる特別遊技状態発生手段とを備えた遊技機」となる。この場合、遊技媒体はコイン、メダル等が代表例として挙げられる。
【００６４】
請求項１記載の遊技機または遊技機１から８のいずれかにおいて、前記遊技機はパチンコ機とスロットマシンとを融合させたものであることを特徴とする遊技機１１。中でも、融合させた遊技機の基本構成としては、「複数の識別情報からなる識別情報列を変動表示した後に識別情報を確定表示する可変表示手段を備え、始動用操作手段（例えば操作レバー）の操作に起因して識別情報の変動が開始され、停止用操作手段（例えばストップボタン）の操作に起因して、或いは、所定時間経過することにより、識別情報の変動が停止され、その停止時の確定識別情報が特定識別情報であることを必要条件として、遊技者に有利な特別遊技状態を発生させる特別遊技状態発生手段とを備え、遊技媒体として球を使用すると共に、前記識別情報の変動開始に際しては所定数の球を必要とし、特別遊技状態の発生に際しては多くの球が払い出されるように構成されている遊技機」となる。
【００６５】
【発明の効果】 本発明の遊技機によれば、記憶手段は、駆動電圧の供給が途絶えると、電源手段から供給されるバックアップ電圧により記憶内容を保持する（データをバックアップする）。この記憶手段へは種々なノイズが加わるが、かかるノイズはノイズ除去手段によって除去又は抑制されるので、遊技機を正常に動作させることができるという効果がある。例えば、記憶手段への書き込み時に加わるノイズを除去又は抑制して正常なデータを記憶させる一方、記憶手段からのデータの読み込み時に加わるノイズを除去又は抑制して正常なデータを読み込ませることにより、遊技機を正常に動作させることができるのである。
【００６６】
また、電源手段から記憶手段へ駆動電圧が供給されている間に、駆動電圧とバックアップ電圧との電圧差を小さく維持するようにノイズ除去手段を構成することにより、記憶手段へ加わるノイズを除去又は抑制することができる。よって、記憶手段へ供給される駆動電圧とバックアップ電圧との電圧差が所定電圧値以上となった場合に、記憶手段へのアクセスを禁止する電子デバイスにおいても、ノイズによる悪影響を極力抑えて、記憶手段のデータを正常にバックアップすることができるという効果がある。なお、電源手段は、１又は２以上の電源基板（或いは電源装置）により構成しても良い。
【図面の簡単な説明】
【図１】 本発明の一実施例であるパチンコ機の遊技盤の正面図である。
【図２】 パチンコ機の電気的な構成を概略的に示したブロック図である。
【図３】 電源回路で生成された駆動電圧の各制御基板等への供給経路を示した図である。
【図４】 主制御基板のＭＰＵに設けられる第１実施例のノイズ除去回路を示した図である。
【図５】 主制御基板のＭＰＵに設けられる第２実施例のノイズ除去回路を示した図である。
【図６】 主制御基板のＭＰＵに設けられる第３実施例のノイズ除去回路を示した図である。
【図７】 主制御基板のＭＰＵに設けられる第４実施例のノイズ除去回路を示した図である。
【図８】 主制御基板のＭＰＵに設けられる第５実施例のノイズ除去回路を示した図である。
【図９】 主制御基板のＭＰＵに設けられる第６実施例のノイズ除去回路を示した図である。
【符号の説明】
３０ 電源回路
３１ 第１電源回路（電源手段）
３１ｃ ５ボルト生成回路
３１ｄ バックアップ電圧生成回路
１１ ＭＰＵ
１２，１３ ＲＡＭ（記憶手段）
Ｃ１ コンデンサ（ノイズ除去手段、第２ノイズ除去手段）
Ｃ２ コンデンサ（ノイズ除去手段、第３ノイズ除去手段）
Ｃ３，Ｃ４ コンデンサ（ノイズ除去手段）
ＺＤ１〜ＺＤ３ 定電圧ダイオード（ノイズ除去手段）
ＺＤ４ 定電圧ダイオード（ノイズ除去手段、第２ノイズ除去手段）
ＺＤ５ 定電圧ダイオード（ノイズ除去手段、第３ノイズ除去手段）
Ｃ 主制御基板
Ｈ 払出制御基板
Ｐ パチンコ機（遊技機）
[Document name] Specification [Title of invention] Game machine [Claims]
1. A power supply means for supplying a drive voltage and a backup voltage,
Together operate by receiving the supply of the drive voltage from the power supply means, and memorize means for holding the stored contents by said backup voltage is supplied even interrupted the supply of the driving voltage,
A gaming machine including a noise removing means for removing or suppressing noise applied to the storage means.
2.
The noise removing means removes or suppresses noise applied to the storage means by keeping the voltage difference between the driving voltage and the backup voltage small while the driving voltage is supplied from the power supply means to the storage means. The gaming machine according to claim 1, wherein the gaming machine is to be used.
3.
The gaming machine according to claim 1 or 2, wherein the noise removing means is provided between a drive voltage supply line by the power supply means and a backup voltage supply line.
4.
The gaming machine according to any one of claims 1 to 3, wherein the noise removing means is provided between a supply line of a backup voltage by the power supply means and a ground line of the storage means.
5.
A second noise removing means provided between the drive voltage supply line by the power supply means and the ground line of the storage means, and
The game according to any one of claims 1 to 4, wherein the third noise removing means provided between the supply line of the backup voltage by the power supply means and the ground line of the storage means is provided. Machine.
Description: TECHNICAL FIELD [Detailed description of the invention]
[0001]
INDUSTRIAL APPLICABILITY The present invention relates to a gaming machine such as a pachinko machine or a slot machine, and more particularly to a gaming machine capable of operating normally excluding adverse effects due to noise.
0002.
[Conventional Technology] Gaming machines such as pachinko machines mainly use a main control board that controls games, a payout control board that operates based on various commands transmitted from the main control board, and a display device. It is composed of a control board, a sound effect control board, a lamp control board, and various other devices such as a display device, a payout device, and a game ball launching device connected to these. When a game ball driven into the game area by the launcher wins a prize in the winning opening, the main control board detects the winning signal, and the number of prize balls to be paid out is instructed from the main control board to the payout control board. According to this instruction, the payout device is controlled by the payout control board, and the prize balls are paid out.
0003
If a power outage occurs before the payout of the prize balls is completed, even if the power outage is resolved, the prize balls cannot be paid out for the prize before the power outage. For this reason, it is conceivable to back up the power supply of the entire game machine and supply the drive voltage to the game machine even in the event of a power failure so that the game machine can continue to operate. Will also go down, so simply backing up the power supply of the game machine is not enough.
0004
PROBLEM TO BE SOLVED: To store data on the remaining number of prize balls and rental balls in a non-volatile memory such as a static RAM capable of holding data by supplying a backup voltage. A pachinko machine has been proposed in which a small amount of backup voltage is supplied to this RAM to hold such data during a power failure. However, in a pachinko machine with such a configuration, if a large noise is added, especially when the noise is added at the time of writing to the RAM, erroneous data is written to the RAM, or conversely, a large noise is read from the RAM. If it is added occasionally, erroneous data may be read from the RAM, and as a result, there is a problem that the game machine malfunctions.
0005
The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide a game machine capable of operating normally without adverse effects due to noise.
0006
[Means for Solving the Problems] In order to achieve this object, the gaming machine according to claim 1 operates by receiving a power supply means for supplying a drive voltage and a backup voltage and a drive voltage supplied from the power supply means. together comprises a memorize means for holding the stored contents by said backup voltage be interrupted supply of the drive voltage is supplied, and a removal or suppressing noise removal means for noise added to the storage means.
0007
According to the gaming machine according to claim 1, the storage means operates by receiving a drive voltage from the power supply means, and when the supply of the drive voltage is cut off, the storage contents are stored by the backup voltage supplied from the power supply means. To hold. Various noises are added to the storage means, but the noises are removed or suppressed by the noise removing means, so that the gaming machine can operate normally.
The gaming machine according to claim 2 is the gaming machine according to claim 1, wherein the noise removing means is a voltage of the driving voltage and a backup voltage while a driving voltage is supplied from the power supply means to the storage means. By keeping the difference small, noise added to the storage means is removed or suppressed.
The gaming machine according to claim 3 is the gaming machine according to claim 1 or 2, wherein the noise removing means is provided between a drive voltage supply line by the power supply means and a backup voltage supply line. .. For example, a capacitor between the drive voltage supply line and the backup voltage supply line, which is connected close to the storage means, can be exemplified as the noise removing means.
The gaming machine according to claim 4 is the gaming machine according to any one of claims 1 to 3, wherein the noise removing means is provided between a backup voltage supply line by the power supply means and a ground line of the storage means. It is provided. For example, a capacitor or a constant voltage diode between the backup voltage supply line and the ground line and connected close to the storage means can be exemplified as the noise removing means. In this case, it is preferable that the voltage value of the constant voltage diode is substantially equal to the value of the drive voltage supplied by the power supply means.
The gaming machine according to claim 5 is the gaming machine according to any one of claims 1 to 4, wherein a second noise is provided between the supply line of the drive voltage by the power supply means and the ground line of the storage means. It includes a removing means and a third noise removing means provided between the supply line of the backup voltage by the power supply means and the ground line of the storage means. For example, as the second and third noise removing means, a capacitor or a constant voltage diode can be exemplified.
0008
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. In this embodiment, as an example of the gaming machine, a pachinko machine which is a kind of ball gaming machine, particularly a first-class pachinko gaming machine will be described. It is naturally possible to use the present invention for a third-class pachinko gaming machine, a coin gaming machine, a slot machine, and other other gaming machines.
0009
FIG. 1 is a front view of the game board of the pachinko machine P of this embodiment. Around the game board 1, there are a plurality of winning openings 2 in which 5 to 15 balls are paid out when a hit ball is won. Further, in the center of the game board 1, a liquid crystal (LCD) display 3 for displaying a pattern or the like as a plurality of types of identification information is provided. The display screen of the LCD display 3 is divided into three in the horizontal direction, and in each of the three divided display areas, a variable display of a symbol is performed while scrolling from right to left in the horizontal direction.
0010
A symbol operating port (type 1 starting port) 4 is provided below the LCD display 3, and when a hit ball passes through the symbol operating port 4, the variable display of the LCD display 3 is started. A specific winning opening (large winning opening) 5 is provided below the symbol operating opening 4. When the display result after the change of the LCD display 3 matches one of the predetermined combinations of symbols, the specific winning opening 5 becomes a big hit and a predetermined time (for example, 30) so that the hit ball can easily win a prize. It will be released until a second has passed or until 10 hit balls have been won.
0011
A V zone 5a is provided in the specific winning opening 5, and if a hit ball passes through the V zone 5a while the specific winning opening 5 is open, a continuation right is established and the specific winning opening 5 is closed. After that, the specific winning opening 5 is opened again for a predetermined time (or until a predetermined number of hit balls are won in the specific winning opening 5). The opening / closing operation of the specific winning opening 5 can be repeated up to 16 times (16 rounds), and the state in which the opening / closing operation can be performed is a state in which a so-called predetermined game value is given (special game state). is there.
0012
Further, a plurality of lamps 7 are arranged in the game board 1 and various places around the game board 1. These lamps 7 are turned on or off according to the content of the game to excite the interest of the game and display the progress of the game to the player.
0013
FIG. 2 is a block diagram schematically showing the electrical configuration of the pachinko machine P. As shown in FIG. 2, the pachinko machine P has a power failure monitoring circuit 20, and is configured by connecting a plurality of control boards H, D, S, and L to the main control board C. The main control board C is for controlling the game content, and the signals output from various switches SW connected to the main control board C, the counter value provided in the main control board C, and the like are used. Based on this, control commands are transmitted to each of the control boards H, D, S, and L to control the game.
0014.
The MPU 11 as a one-chip microcomputer is mounted on the main control board C. The MPU 11 includes a CPU as an arithmetic unit, a ROM for storing a control program, a RAM 12 for rewritably storing various data when the control program is executed, a timer interrupt circuit, a free running counter, and a watchdog timer. , Chip select logic, etc. are built into one chip, and in addition to these circuits, a random number used for controlling the game of the pachinko machine P (control to determine the presence or absence of a big hit) is generated. It has a random number generation circuit for generating data, and an ID output circuit that stores an identification number (ID number) unique to the MPU 11 and outputs the identification number by a predetermined operation.
0015.
The MPU 11 has a backup terminal VBB (see FIG. 4), and a backup voltage is supplied from the backup terminal VBB even when the power is turned off. Therefore, even if the power is turned off due to the occurrence of a power failure or the like, the data in the RAM 12 of the MPU 11 is retained (backed up). Since the remaining number of prize balls to be paid out is stored in the RAM 12, the remaining number of prize balls to be paid out can be continuously stored even during a power failure, and the remaining prize balls can be paid out after the power failure is resolved. In the RAM 12 of this embodiment, all the data is backed up, and the data other than the remaining number of prize balls to be paid out is also backed up. However, it is not always necessary to back up all the data in the RAM 12, and instead of backing up all the data, only a part of the data in the RAM 12 may be backed up.
0016.
The payout control board H controls payout of prize balls and rental balls based on signals output from various switch SWs and control commands transmitted from the main control board C. In addition to the main control board C, the payout control board H controls payout balls and rental balls. , The launch control board B that controls the launch motor 10 for launching the ball to the game area in the game board 1 and the payout motor 9 for paying out the prize ball or the rental ball are connected.
[0017]
The RAM 13 of the payout control board H has a backup terminal VBB, and a backup voltage is supplied from the backup terminal VBB even when the power is turned off. Therefore, the data in the RAM 13 is retained (backed up) even when the power is turned off due to the occurrence of a power failure or the like. Since the remaining number of prize balls and rental balls to be paid out is stored in the RAM 13, these can be continuously stored even during a power failure, and the remaining prize balls and rental balls can be paid out after the power failure is resolved. Since all the data of the RAM 13 of this embodiment is backed up as in the case of the RAM 12 of the MPU 11 described above, data other than the remaining number of prize balls and rented balls is also backed up. However, it is not always necessary to back up all the data in the RAM 13, and instead of backing up all the data, only a part of the data in the RAM 13 may be backed up.
0018
The data backed up on the main control board C and the payout control board H can be erased (cleared) by pressing the clear switch SW1 provided on the back surface side of the pachinko machine P. It should be noted that the clearing of the backup data is performed only when the clear switch SW1 is operated at a predetermined timing so that the clearing is not performed by mistake. For example, when the power is turned on while the clear switch SW1 is operated, when the power is turned off while the clear switch SW1 is operated, when the clear switch SW1 is operated multiple times within a predetermined time, or Two or more clear switches SW1 are provided, and the backup data is cleared when the clear switches SW1 are operated in a predetermined order or at the same time.
0019
The display control board D is for controlling the variable display of the LCD display 3 based on the control command transmitted from the main control board C. The sound effect control board S is for outputting the sound effect according to the progress of the game from the speaker 6 based on the control command transmitted from the main control board C, and the lamp control board L is the main control board. This is for controlling the lighting and extinguishing of each lamp 7 based on the control command transmitted from C.
0020
A buffer 8 having a fixed input and output is connected between the main control board C and each of the control boards H, D, S, and L (only one is shown in FIG. 2). Therefore, transmission / reception between the main control board C and each control board H, D, S, L is performed only in one direction from the main control board C to each control board H, D, S, L, and each control board H , D, S, L cannot be performed from the main control board C.
0021.
The power failure monitoring circuit 20 outputs a power failure signal 21 to the main control board C and the payout control board H when the power is turned off or when a power failure occurs, and under predetermined conditions when the power is turned on or after the power failure signal 21 is output. This is a circuit for outputting the reset signal 22 to each of the control boards C, H, D, S, L, and B. When the power failure signal 21 output from the power failure monitoring circuit 20 is input to the main control board C and the payout control board H, the game of the pachinko machine P is performed in order to appropriately hold the backup data stored in the respective RAMs 12 and 13. The end processing of the control of is started respectively. As will be described later, the drive voltage (5 volts) of the control system supplied from the power supply circuit 30 to the main control board C and the payout control board H has a predetermined time even after a power failure occurs (or after the power is turned off). During that time, it is configured to maintain the voltage value in the normal operating range. Therefore, even if the main control board C and the payout control board H start the game control end process after the power failure signal 21 is input, the end process can be sufficiently completed.
0022.
Next, with reference to FIG. 3, the supply paths of the drive voltage to various parts of the pachinko machine P will be described. FIG. 3 is a diagram showing a path in which the drive voltage generated by the power supply circuit 30 of the pachinko machine P is supplied to each of the control boards C, H, D, S, L, B and the like. The power supply circuit 30 inputs a 24 volt AC voltage (AC24V) from the external power supply 40, and has 32 volt (+ 32V), 24 volt (+ 24V), 12 volt (+ 12V), and 5 volt (+ 5V). Each DC voltage and backup voltage (VBB) are generated and output to each control board C, H, D, S, L, B, etc., and the first to fourth four It has power circuits 31 to 34.
[0023]
The first power supply circuit 31 is a 33-volt generation circuit 31a that inputs a 24-volt AC voltage output from the external power supply 40 to generate a DC voltage of 33 volts, and a 33-volt generation circuit 31a that is output from the 33-volt generation circuit 31a. A 12-volt generation circuit 31b that generates a 12-volt DC voltage by inputting the DC voltage of the above, and a 12-volt DC voltage that is output from the 12-volt generation circuit 31b is input to generate a 5-volt DC voltage. The volt generation circuit 31c, the backup voltage generation circuit 31d that inputs the 5 volt DC voltage output from the 5 volt generation circuit 31c to generate a backup voltage of approximately 5 volt, and the above-mentioned power failure monitoring circuit 20 I have.
0024
The output voltage of the 33-volt generation circuit 31a is output to the power failure monitoring circuit 20 in addition to the 12-volt generation circuit 31b. When a power failure occurs (including turning off the power supply; the same applies hereinafter), the power supply from the external power supply 40 is interrupted, so that the output voltage of the 33 volt generation circuit 31a drops from 33 volt. The power failure monitoring circuit 20 outputs a power failure signal 21 to the main control board C and the payout control board H, assuming that a power failure occurs when the output voltage of the 33 volt generation circuit 31a becomes approximately 22 volts or less. As described above, the main control board C and the payout control board H start the game control termination process when the power failure signal 21 is input.
0025
Further, the output voltage of the 5-volt generation circuit 31c is also supplied to the power failure monitoring circuit 20. The power failure monitoring circuit 20 resets to each control board C, H, D, S, L, B depending on the output voltage status of the 33 volt generation circuit 31a and the 5 volt generation circuit 31c when the power failure is resolved or the power is turned on. The signal 22 is output. By the output of the reset signal 22, the control of the game is restarted (or started) on each of the control boards C, H, D, S, L, and B.
0026
The output voltage of the 12-volt generation circuit 31b of the first power supply circuit 31 is used as a drive voltage for the switch of the main control board C, as a drive voltage for the switch of the payout control board H and for driving the payout motor, and further as a launch control board. It is supplied as a drive voltage for the touch sensor and the firing switch of B, respectively. Further, the output voltage of the 5-volt generation circuit 31c of the first power supply circuit 31 is supplied as a drive voltage for logic (control system) of the main control board C, the payout control board H, and the emission control board B. Further, the output voltage of the backup voltage generation circuit 31d is supplied as a voltage for backing up the data of the RAMs 12 and 13 of the main control board C and the payout control board H.
[0027]
The second power supply circuit 32 is a 33 volt generation circuit 32a that inputs a 24 volt AC voltage output from the external power supply 40 to generate a 33 volt DC voltage, and a 33 volt generation circuit 32a output from the 33 volt generation circuit 32a. It is provided with a 32 volt generation circuit 32b that inputs the DC voltage of the above and generates a DC voltage of 32 volts. The output voltage of the 32 volt generation circuit 32b is supplied as a drive voltage for the solenoid of the main control board C and as a drive voltage for the handle motor of the launch control board B, respectively.
[0028]
The third power supply circuit 33 is a 33 volt generation circuit 33a that inputs a 24 volt AC voltage output from the external power supply 40 to generate a 33 volt DC voltage, and a 33 volt generation circuit 33a output from the 33 volt generation circuit 33a. The 12-volt generator circuit 33b that inputs the DC voltage of the above to generate a DC voltage of 12 volt and the DC voltage of 33 volt that is also output from the 33-volt generator circuit 33a are input to generate a DC voltage of 5 volt. It is provided with a bolt generation circuit 33c.
[0029]
The output voltage of the 12-volt generation circuit 33b is used as a drive voltage for the backlight of the LCD 3 of the display control board D, as a drive voltage for the power amplifier of the sound effect control board S, and further for the LED of the lamp control board L. It is supplied as a drive voltage. The output voltage of the 5-volt generation circuit 33c is supplied as a drive voltage for the sub-control board interface of the main control board C, and is used for the logic of the display control board D, the sound effect control board S, and the lamp control board L. It is supplied as the drive voltage of the (control system).
[0030]
The fourth power supply circuit 34 is a 33 volt generation circuit 34a that inputs a 24 volt AC voltage output from the external power supply 40 to generate a 33 volt DC voltage, and a 33 volt generation circuit 34a output from the 33 volt generation circuit 34a. It is provided with a 24-volt generation circuit 34b that inputs the DC voltage of the above and generates a DC voltage of 24 volts. The output voltage of the 24-volt generation circuit 34b is supplied as a driving voltage for the lamp of the lamp control board L.
0031
Next, in the pachinko machine P of the present embodiment described above, the operation of supplying the drive voltage to various places when a power failure occurs will be described. When a power failure occurs, the power supply from the external power supply 40 is interrupted, so that the output voltage of each of the 33 volt generation circuits 31a to 34a of the first to fourth power supply circuits 31 to 34 decreases. In the first power supply circuit 34, when the output voltage value of the 33 volt generation circuit 31a drops from 33 volt to about 22 volt or less due to this decrease, the power failure signal 21 is transmitted from the power failure monitoring circuit 20 to the main control board C and the payout control board H. It is output.
[0032]
Since the 5-volt generation circuit 31c that supplies the logic (control system) drive voltage of the main control board C and the payout control board H generates an output voltage of 5 volts based on the output voltage of the 12-volt generation circuit 31b. Even if the output voltage of the 33 volt generation circuit 31a drops to about 22 volt, a normal 5 volt voltage is output. Therefore, since the control systems of the main control board C and the payout control board H can operate normally at this point, when the power failure signal 21 is input, the end processing of the game control can be started respectively.
0033
After that, with the passage of time, the output voltages of the respective generation circuits 31a to 31c, 32a to 32b, 33a to 33c, and 34a to 34b decrease in order from the one that outputs the largest voltage, and then go down (normal). It becomes impossible to output the voltage in the operating range).
0034
Here, the drive voltages of the main control board C and the payout control board H that are executing the end processing of the game control are supplied from the first power supply circuit 31, but other than that from the first power supply circuit 31. Only the drive voltage is supplied to the launch control board B, and in particular, for the solenoid (main control board C) and the handle motor (launch), which consume relatively large amounts of power among the main control board C and the launch control board B. The drive voltage of the control board B) is supplied by the second power supply circuit 32 instead of the first power supply circuit 31. Further, a display control board D for driving the LCD 3 including the backlight, a sound effect control board S for driving the speaker 6 including the power amplifier, and a lamp control board L for driving (lighting) the lamp 7 and the LED. Each drive voltage is supplied from the third and fourth power supply circuits 33 and 34. Further, the drive voltage for the sub-control board interface of the payout control board H is also supplied by the third power supply circuit 33 instead of the first power supply circuit 31.
0035.
At the shortest, the output voltage of the 5-volt generation circuit 31c of the first power supply circuit 31 is within the normal operating range from the occurrence of the power failure to the completion of the game control end processing by the main control board C and the payout control board H. Must be maintained at the voltage of.
0036
As described above, the first power supply circuit 31 is electrically independent of the second to fourth power supply circuits 32 to 34, that is, the 33 volt generation circuits 31a to 34a that are the sources of the drive voltage are generated. The drive voltage is supplied to a device having a relatively large power consumption such as an LCD 3 or a motor, which is configured separately, by the second to fourth power supply circuits 32 to 34. Therefore, even if the capacity of the first power supply circuit 31 is not increased, the output voltage of the 5-volt generation circuit 31c of the first power supply circuit 31 can be changed from the occurrence of the power failure regardless of the operating status of the pachinko machine P at the time of the power failure. The voltage can be maintained in the normal operating range until the end processing of the game control by the main control board C and the payout control board H is completed. Therefore, according to the pachinko machine P of this embodiment, the first power supply circuit 31 can be manufactured at low cost and compactly.
0037
Further, the second to fourth power supply circuits 32 to 34 must supply the drive voltage to the device having a relatively large power consumption, but these supply the drive voltage to a part having nothing to do with the data backup. Therefore, the output voltage may drop immediately after the power failure occurs. Therefore, it is not necessary to increase the capacity of the second to fourth power supply circuits 32 to 34, and the second to fourth power supply circuits 32 to 34 can be manufactured compactly at low cost.
[0038]
Next, with reference to FIGS. 4 to 8, MPU 11 of the main control board C and the payout control board H (the MPU of the payout control board H is shown. The noise removal circuit connected to) will be described. In this embodiment, the noise reduction circuit will be described using the MPU 11 of the main control board C as an example. As a matter of course, such a noise removal circuit is also provided in the MPU of the payout control board H.
[0039]
FIG. 4 is a diagram showing a noise reduction circuit connected to the MPU 11 of the first embodiment. As shown in FIG. 4, in the first embodiment, the VDD terminal of the MPU 11 is connected to the output end of the 5-volt generation circuit 31c of the first power supply circuit 31, and is output from the 5-volt generation circuit 31c. An output voltage of 5 volts is input to the MPU 11 as a drive voltage. The VBB terminal of the MPU 11 is connected to the output terminal of the backup voltage generation circuit 31d of the first power supply circuit 31, and the voltage output from the backup voltage generation circuit 31d is used to back up the data of the RAM 12 built in the MPU 11. It is input as a backup voltage. As shown in FIG. 4, the backup voltage generation circuit 31d inputs a 5 volt output voltage output from the 5 volt generation circuit 31c to the anode of the diode D1, and a 0.47F capacitor C10 is connected to the backup voltage generation circuit 31d. It is output from the cathode of the diode D1. That is, the backup voltage is supplied after the power is cut off by the electric charge stored in the capacitor C10. Further, the VSS terminal of the MPU 11 is connected to the ground.
0040
0.1 μF capacitors C1 and C2 are connected between the VDD terminal and the VSS terminal of the MPU 11 and between the VBB terminal and the VSS terminal, respectively. Further, a 0.1 μF capacitor C3 is connected between the VDD terminal and the VBB terminal of the MPU 11.
[0041]
In the MPU 11 of this embodiment, when the voltages input to the VDD terminal and the VBB terminal are compared by a comparator (not shown) built in the MPU 11 at the time of driving, the difference between the two voltages is equal to or more than a predetermined value. It is configured to prohibit access to the backup RAM (ie, RAM 12). Therefore, with only the capacitors C1 and C2, the difference between the voltages input to the VDD terminal and the VBB terminal may become greater than or equal to a predetermined value even if a slight noise is added while the MPU 11 is being driven. In that case, the RAM 12 The contents of are destroyed.
[0042]
On the other hand, in the first embodiment, in addition to the capacitors C1 and C2, a capacitor C3 is further connected between the VDD terminal and the VBB terminal of the MPU 11. Therefore, even if noise is added to the MPU 11, the difference between the voltages input to the VDD terminal and the VBB terminal is stopped within a predetermined value (that is, the noise applied to the MPU 11 is removed or suppressed), and the data in the RAM 12 is normal. Can be backed up to. By connecting the capacitors C1 to C3 as close as possible to the MPU 11, the noise removing effect can be further improved. Further, by using capacitors C1 to C3 having good frequency characteristics, the noise removal effect can be further improved.
[0043]
Hereinafter, a modified example of the first embodiment shown in FIG. 4 described above will be described with reference to FIGS. 5 to 9. The same parts as those in the first embodiment are designated by the same reference numerals, and the description thereof will be omitted. Further, the 5 volt generation circuit 31c and the backup voltage generation circuit 31d of the first power supply circuit 31 are not shown.
[0044]
FIG. 5 is a diagram showing a noise reduction circuit connected to the MPU 11 of the second embodiment. As shown in FIG. 5, in the noise reduction circuit of the second embodiment, instead of the capacitor C3 of the first embodiment described above, a 5-volt constant voltage diode ZD1 is inserted between the VBB terminal and the VSS terminal of the MPU1. It is connected. Therefore, even if noise is added to the MPU 11, the voltage of the VBB terminal does not exceed 5 volts due to the action of the constant voltage diode ZD1, so that the difference between the voltages input to the VDD terminal and the VBB terminal is within a predetermined value. The data in the RAM 12 can be backed up normally. The noise removal effect should be further improved by connecting the capacitors C1 and C2 and the constant voltage diode ZD1 as close as possible to the MPU 11 and by using capacitors C1 and C2 having good frequency characteristics. Can be done.
0045
FIG. 6 is a diagram showing a noise reduction circuit connected to the MPU 11 of the third embodiment. As shown in FIG. 6, the noise reduction circuit of the third embodiment is configured by combining the noise removal circuits of the first embodiment and the second embodiment described above, and specifically, the first embodiment. In the noise reduction circuit of the example, a 5-volt constant voltage diode ZD2 is additionally connected between the VBB terminal and the VSS terminal of the MPU 11. Therefore, even if noise is added to the MPU 11, the difference between the voltages input to the VDD terminal and the VBB terminal can be stopped within a predetermined value, and the data in the RAM 12 can be backed up normally. The noise removal effect is further improved by connecting the capacitors C1 to C3 and the constant voltage diode ZD2 as close as possible to the MPU 11 and by using the capacitors C1 to C3 having good frequency characteristics. be able to.
[0046]
FIG. 7 is a diagram showing a noise reduction circuit connected to the MPU 11 of the fourth embodiment. As shown in FIG. 7, the noise removing circuit of the fourth embodiment is a modification of the noise removing circuit of the third embodiment, and specifically, is connected between the VBB terminal and the VSS terminal of the MPU 11. Instead of the constant voltage diode ZD2, a 5-volt constant voltage diode ZD3 is connected between the VDD terminal and the VSS terminal of the MPU 11. Therefore, even if noise is added to the MPU 11, the voltage value of the VDD terminal is maintained at about 5 volts, the difference between the voltages input to the VDD terminal and the VBB terminal is stopped within a predetermined value, and the data of the RAM 12 is normally stored. Can be backed up. The noise removal effect is further improved by connecting the capacitors C1 to C3 and the constant voltage diode ZD3 as close as possible to the MPU 11 and by using the capacitors C1 to C3 having good frequency characteristics. be able to.
[0047]
FIG. 8 is a diagram showing a noise reduction circuit connected to the MPU 11 of the fifth embodiment. As shown in FIG. 8, the noise reduction circuit of the fifth embodiment has 5 volt constant voltage diodes ZD4 and ZD5 between the VDD terminal and the VSS terminal of the MPU 11 and between the VBB terminal and the VSS terminal, respectively. Is connected. Therefore, even if noise is added to the MPU 11, the difference between the voltages input to the VDD terminal and the VBB terminal can be stopped within a predetermined value, and the data in the RAM 12 can be backed up normally. By connecting the constant voltage diodes ZD4 and ZD5 as close as possible to the MPU 11, the noise removing effect can be further improved.
0048
FIG. 9 is a diagram showing a noise reduction circuit connected to the MPU 11 of the sixth embodiment. As shown in FIG. 9, in the noise reduction circuit of the sixth embodiment, in addition to the noise reduction circuit of the fifth embodiment shown in FIG. 8, a 0.1 μF capacitor is inserted between the VDD terminal and the VBB terminal of the MPU1. It is the one to which C4 is connected. Therefore, even if noise is added to the MPU 11, the difference between the voltages input to the VDD terminal and the VBB terminal can be stopped within a predetermined value, and the data in the RAM 12 can be backed up normally. The noise reduction effect can be further improved by connecting the constant voltage diodes ZD4, ZD5 and the capacitor C4 as close as possible to the MPU 11 and by using a capacitor C4 having a good frequency characteristic. ..
[0049]
Although the present invention has been described above based on the examples, the present invention is not limited to the above examples, and it is easy that various improvements and modifications can be made without departing from the spirit of the present invention. It can be inferred.
0050
For example, in the above embodiment, the noise reduction circuit shown in FIGS. 4 to 9 has been described by taking the main control board C as an example. However, as described above, this noise reduction circuit backs up data in addition to the main control board C. It is used in the payout control board H. The noise reduction circuit is not necessarily limited to the one shown in FIGS. 4 to 9, as long as the voltage difference between the VDD terminal and the VBB terminal of the MPU during driving is within a predetermined voltage value. It may be configured by another circuit.
0051
The present invention may be carried out on a pachinko machine or the like of a type different from the above-described embodiment. For example, once a jackpot is hit, a pachinko machine (commonly known as a two-time right item, a three-time right item) that raises the expected value of the jackpot until multiple times (for example, two or three times) a big hit state occurs including that. It may be carried out as). Further, after the jackpot symbol is displayed, the pachinko machine may be put into a special gaming state on the condition that the ball is won in a predetermined area. Further, in addition to the pachinko machine, it may be implemented as various game machines such as a pachinko machine, a sparrow ball, a slot machine, a so-called pachinko machine and a slot machine.
[0052]
In the slot machine, for example, the symbol is changed by operating the operation lever in a state where a coin is inserted to determine the symbol effective line, and the symbol is stopped and confirmed by operating the stop button. It is a thing. Therefore, the basic concept of the slot machine is "provided with a variable display means for variablely displaying an identification information string composed of a plurality of identification information and then confirming and displaying the identification information, which is caused by the operation of a starting operation means (for example, an operation lever). Then, the fluctuation of the identification information is started, and the fluctuation of the identification information is stopped due to the operation of the stop operation means (for example, the stop button) or after a predetermined time elapses, and the definite identification information at the time of the stop is stopped. Is a slot machine equipped with a special game state generating means for generating a special game state advantageous to the player on the condition that is specific identification information. In this case, coins, medals, etc. are typical examples of the game medium. Is listed as.
[0053]
Further, as a specific example of a gaming machine in which a pachinko machine and a slot machine are fused, a variable display means for displaying a variable display of a symbol sequence composed of a plurality of symbols and then confirming the symbol is provided, and a handle for launching a ball can be used. Some are not equipped. In this case, after a predetermined amount of balls are thrown in based on a predetermined operation (button operation), the symbol variation is started due to, for example, the operation of the operation lever, and for example, due to the operation of the stop button or a predetermined amount. As time elapses, the fluctuation of the symbol is stopped, and a jackpot state that is advantageous to the player is generated on the condition that the confirmed symbol at the time of the stop is the so-called jackpot symbol, and the player receives the lower tray. A large number of balls are paid out.
0054
A modification of the present invention is shown below. In the gaming machine according to claim 1, the noise removing means maintains a small voltage difference between the driving voltage and the backup voltage while the driving voltage is supplied from the power supply means to the storage means. A game machine 1 for removing or suppressing noise applied to a storage means. Even in electronic devices that prohibit access to the storage means when the voltage difference between the drive voltage supplied to the storage means and the backup voltage exceeds a predetermined voltage value, the adverse effects of noise are suppressed as much as possible, and the storage means Data can be backed up normally. The power supply means may be composed of one or two or more power supply boards (or power supply devices).
0055
In the gaming machine or the gaming machine 1 according to claim 1, the noise removing means is provided between the supply line of the drive voltage by the power supply means and the supply line of the backup voltage and in the vicinity of the storage means. A game machine 2 characterized by this. For example, a capacitor between the drive voltage supply line and the backup voltage supply line, which is connected close to the storage means, is exemplified as the noise removing means.
0056
In the gaming machine or the gaming machine 1 or 2 according to claim 1, the noise removing means is provided between the supply line of the backup voltage by the power supply means and the ground line of the storage means in the vicinity of the storage means. A game machine 3 characterized by being For example, a constant voltage diode between the backup voltage supply line and the ground line and connected close to the storage means is exemplified by the noise removing means. In this case, it is preferable that the voltage value of the constant voltage diode is substantially equal to the value of the drive voltage supplied by the power supply means.
[0057]
In the gaming machine or gaming machine 2 or 3 according to claim 1, a second noise removal provided between the supply line of the drive voltage by the power supply means and the ground line of the storage means and in the vicinity of the storage means. A game characterized in that the means and a third noise removing means provided between the supply line of the backup voltage by the power supply means and the ground line of the storage means and provided in the vicinity of the storage means are provided. Machine 4. For example, capacitors are exemplified as the second and third noise removing means.
0058.
In the gaming machine or the gaming machine 1 according to claim 1, the noise removing means is between a drive voltage supply line by the power supply means and a ground line of the storage means, and a backup voltage supply line by the power supply means and the said. A gaming machine 5 characterized in that it is provided between the ground line of the storage means and in the vicinity of the storage means. For example, as the noise removing means, a constant voltage diode having a voltage value substantially equal to the value of the drive voltage supplied by the power supply means is exemplified.
[0059]
In the gaming machine or the gaming machine 5 according to claim 1, the noise removing means is provided between the drive voltage supply line by the power supply means and the backup voltage supply line in the vicinity of the storage means. A game machine characterized by the above 6. For example, a capacitor between the drive voltage supply line and the backup voltage supply line, which is connected close to the storage means, is exemplified as the noise removing means.
[0060]
The game machine according to claim 1 or any of the game machines 1 to 6, wherein the storage means is provided in an MPU having a program memory, an arithmetic unit, and a work memory built in one chip. Game machine 7. In addition to the program memory, arithmetic unit, and work memory, this MPU also includes counters such as timers (counter timers, watchdog timers, etc.) and free running counters, chip select logic, random number generation circuits, and identification unique to this MPU. Peripheral circuits such as an ID output circuit that outputs a number may be built-in.
[0061]
In any of the game machines or games 1 to 7 according to claim 1, the storage means stores the remaining number of prize balls (or rental balls) to be paid out, and for clearing the contents of the storage means. A game machine 8 characterized by having a clear switch. The backup data can be cleared by the clear switch in the following cases, for example. (1) When the clear switch is operated. (2) When the power is turned on while the clear switch is operated. (3) When the power is turned off while the clear switch is operated. In this case, the backup data should be cleared in the end process, or the clear switch should be remembered when the power was turned off in the end process, and the backup data should be cleared when the power is turned on next time. You can do it. (4) When the clear switch is operated multiple times within the specified time. (5) When two or more clear switches are provided and the clear switches are operated in a predetermined order or at the same time.
[0062]
9. The gaming machine 9 according to claim 1, wherein the gaming machine is a pachinko machine in any of the gaming machines 1 to 8. Among them, the basic configuration of the pachinko machine is provided with an operation handle, and the ball is launched into a predetermined game area according to the operation of the operation handle, and the ball wins a prize in the operation port arranged at a predetermined position in the game area. As a necessary condition (or passing through the operating port), the identification information that is variablely displayed on the display device may be fixedly stopped after a predetermined time. In addition, when a special gaming state occurs, a variable winning device (specific winning opening) arranged at a predetermined position in the gaming area is opened in a predetermined manner to enable a ball to be won, and is valuable according to the number of winnings. Some are given value (including not only prize balls but also data written on a magnetic card).
[0063]
10. The gaming machine 10 according to claim 1, wherein the gaming machine is a slot machine in any of the gaming machines 1 to 8. Among them, the basic configuration of the slot machine is "provided with a variable display means for variablely displaying an identification information string composed of a plurality of identification information and then confirming and displaying the identification information, which is caused by the operation of a starting operation means (for example, an operation lever). Then, or after a predetermined time elapses, the fluctuation of the identification information is stopped, and a special gaming state advantageous to the player is generated on the condition that the definite identification information at the time of the stop is the specific identification information. It is a game machine equipped with a special game state generating means. In this case, coins, medals, and the like are typical examples of the game medium.
[0064]
11. The gaming machine 11 according to claim 1, wherein the gaming machine is a fusion of a pachinko machine and a slot machine in any of the gaming machines 1 to 8. Among them, as a basic configuration of the fused gaming machine, "a variable display means for variablely displaying an identification information string composed of a plurality of identification information and then confirming and displaying the identification information is provided, and a starting operation means (for example, an operation lever) is provided. The fluctuation of the identification information is started due to the operation, and the fluctuation of the identification information is stopped due to the operation of the stop operation means (for example, the stop button) or after a predetermined time elapses. A special gaming state generating means for generating a special gaming state advantageous to the player is provided on the condition that the definite identification information is the specific identification information, the ball is used as the game medium, and the identification information starts to fluctuate. In this case, a predetermined number of balls are required, and a large number of balls are paid out when a special gaming state occurs. "
[0065]
According to the gaming machine of the present invention, when the supply of the driving voltage is cut off, the storage means retains the stored contents (backs up the data) by the backup voltage supplied from the power supply means. Various noises are added to the storage means, and since such noises are removed or suppressed by the noise removing means, there is an effect that the game machine can be operated normally. For example, a game is performed by removing or suppressing noise added when writing to a storage means to store normal data, while removing or suppressing noise added when reading data from a storage means to read normal data. The machine can be operated normally.
[0066]
Further, by configuring the noise removing means so as to keep the voltage difference between the driving voltage and the backup voltage small while the driving voltage is being supplied from the power supply means to the storage means, the noise applied to the storage means can be removed or It can be suppressed. Therefore, even in an electronic device that prohibits access to the storage means when the voltage difference between the drive voltage supplied to the storage means and the backup voltage becomes a predetermined voltage value or more, the adverse effect of noise is suppressed as much as possible and the memory is stored. There is an effect that the data of the means can be backed up normally. The power supply means may be composed of one or two or more power supply boards (or power supply devices).
[Simple explanation of drawings]
FIG. 1 is a front view of a game board of a pachinko machine according to an embodiment of the present invention.
FIG. 2 is a block diagram schematically showing an electrical configuration of a pachinko machine.
FIG. 3 is a diagram showing a supply path of a drive voltage generated by a power supply circuit to each control board or the like.
FIG. 4 is a diagram showing a noise reduction circuit of the first embodiment provided in the MPU of the main control board.
FIG. 5 is a diagram showing a noise reduction circuit of a second embodiment provided in the MPU of the main control board.
FIG. 6 is a diagram showing a noise reduction circuit of a third embodiment provided in the MPU of the main control board.
FIG. 7 is a diagram showing a noise reduction circuit of a fourth embodiment provided in the MPU of the main control board.
FIG. 8 is a diagram showing a noise reduction circuit of a fifth embodiment provided in the MPU of the main control board.
FIG. 9 is a diagram showing a noise reduction circuit of a sixth embodiment provided in the MPU of the main control board.
[Explanation of symbols]
30 Power supply circuit 31 First power supply circuit (power supply means)
31c 5 volt generation circuit 31d Backup voltage generation circuit 11 MPU
12, 13 RAM (storage means)
C1 capacitor (noise removing means, second noise removing means)
C2 capacitor (noise removing means, third noise removing means)
C3, C4 capacitors (noise removal means)
ZD1 to ZD3 constant voltage diodes (noise removal means)
ZD4 Zener diode (noise removing means, second noise removing means)
ZD5 constant voltage diode (noise removing means, third noise removing means)
C Main control board H Payout control board P Pachinko machine (game machine)