JP2001320060A - Thin-film transistor and active matrix type display device - Google Patents

Thin-film transistor and active matrix type display device

Info

Publication number
JP2001320060A
JP2001320060A JP2001069182A JP2001069182A JP2001320060A JP 2001320060 A JP2001320060 A JP 2001320060A JP 2001069182 A JP2001069182 A JP 2001069182A JP 2001069182 A JP2001069182 A JP 2001069182A JP 2001320060 A JP2001320060 A JP 2001320060A
Authority
JP
Japan
Prior art keywords
film transistor
thin film
gate insulating
gate electrode
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001069182A
Other languages
Japanese (ja)
Other versions
JP3435144B2 (en
Inventor
Koyu Cho
宏勇 張
Naoto Kusumoto
直人 楠本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001069182A priority Critical patent/JP3435144B2/en
Publication of JP2001320060A publication Critical patent/JP2001320060A/en
Application granted granted Critical
Publication of JP3435144B2 publication Critical patent/JP3435144B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a thin-film transistor which is excellent in electric characteristics. SOLUTION: This thin film transistor is provided with a gate electrode, a gate insulating film making contact with it, and a crystallized semiconductor film making contact with the gate insulating film. Here, the semiconductor film comprises an impurity region, and the gate electrode has a region overlapped via the impurity region and the gate insulating film.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、多結晶(微結晶)
シリコン薄膜トランジスタの製造方法に関するものであ
る。
TECHNICAL FIELD The present invention relates to a polycrystal (microcrystal).
The present invention relates to a method for manufacturing a silicon thin film transistor.

【0002】[0002]

【従来の技術】多結晶(微結晶)シリコン膜を得る方法
の一つに、成膜されたアモルファスシリコン(以下「a-
Si」という)膜にレーザーを照射することによりa-Siを
結晶化させるという方法があり、一般によく知られてい
る。その技術を利用したレーザー結晶化薄膜トランジス
タは、アモルファスシリコン薄膜トランジスタ(以下
「a-SiTFT」という)に比べて電界効果移動度などの
電気特性が優れているため、アクティブ型液晶ディスプ
レイ(LCD)やイメージセンサーなどの周辺駆動回路
に使われている。
2. Description of the Related Art One of the methods for obtaining a polycrystalline (microcrystalline) silicon film is to form a deposited amorphous silicon (hereinafter referred to as "a-
There is a method in which a-Si is crystallized by irradiating a laser to a film (referred to as “Si”), which is generally well known. Laser-crystallized thin-film transistors using this technology have better electrical properties such as field-effect mobility than amorphous-silicon thin-film transistors (hereinafter a-Si TFTs). It is used for peripheral drive circuits.

【0003】レーザー結晶化薄膜トランジスタの代表的
な作製方法は、先ず出発膜であるアモルファスシリコン
(a-si)膜をレーザーで照射することによって結晶化さ
せ、その後一連の製造プロセスによってデバイス構造を
加工するというものである。製造プロセスの最初または
途中で結晶化工程を行なうことは従来の製造方法の一番
の特徴である。
[0003] A typical method for producing a laser crystallized thin film transistor is firstly to use amorphous silicon as a starting film.
The (a-si) film is crystallized by irradiating the film with a laser, and then the device structure is processed by a series of manufacturing processes. Performing the crystallization step at the beginning or in the middle of the manufacturing process is the main feature of the conventional manufacturing method.

【0004】[0004]

【発明が解決しようとする課題】このような製造方法に
よって薄膜トランジスタを作製した場合、次のような問
題点が生じる。 (1)レーザー結晶化を製造工程の一環として行うこと
により、デバイス完成までTFTの電気特性を評価でき
ず、それを制御することが困難である。 (2)TFT作製当初または途中でレーザー結晶化を行
うため、デバイス構造を完成した後に諸電気特性を修正
することが不可能であり、回路システム全体の歩留りが
悪くなる。
When a thin film transistor is manufactured by such a manufacturing method, the following problems occur. (1) By performing laser crystallization as part of the manufacturing process, the electrical characteristics of the TFT cannot be evaluated until the device is completed, and it is difficult to control it. (2) Since laser crystallization is performed at the beginning or in the middle of TFT fabrication, it is impossible to correct various electrical characteristics after the device structure is completed, and the yield of the entire circuit system deteriorates.

【0005】本発明は、上記の問題点を解決するための
新しい多結晶(微結晶)薄膜トランジスタの作製方法を
提案するものである。
The present invention proposes a new method of fabricating a polycrystalline (microcrystalline) thin film transistor to solve the above problems.

【0006】[0006]

【課題を解決するための手段】本発明はデバイス構造完
成後のレーザー照射による、チャネル形成領域の結晶化
およびソース・ドレインのオーミックコンタクト領域の
活性化を可能とするために、チャネル形成領域およびソ
ース・ドレイン領域のチャネル形成領域側の一部が入射
するレーザー光に対して露呈している構造、またはソー
ス・ドレイン領域がソース・ドレイン電極に対してレー
ザー光入射側に位置し、かつ前記両領域の一部がチャネ
ル形成領域のレーザー光入射側に接する構造の薄膜トラ
ンジスタを用いる。
SUMMARY OF THE INVENTION The present invention provides a method for crystallization of a channel formation region and activation of a source / drain ohmic contact region by laser irradiation after completion of a device structure. A structure in which a part of the drain region on the channel forming region side is exposed to the incident laser light, or the source / drain region is located on the laser light incident side with respect to the source / drain electrodes, and the both regions Is used, a thin film transistor having a structure in which a part thereof is in contact with the laser light incident side of the channel formation region.

【0007】ソース・ドレイン領域の活性化とは、真性
のa-Si膜に種々の方法によって3族または5族の不純物
原子を添加してP型またはN型の特性を得ようとすると
きに、より良好なP型またはN型の特性を得るために不
純物を添加した領域にエネルギーを与え不純物を活性化
させ、膜の導電率を向上させることをいう。
The activation of the source / drain regions means that the P-type or N-type characteristics are obtained by adding a Group III or Group V impurity atom to the intrinsic a-Si film by various methods. In order to obtain better P-type or N-type characteristics, it means that energy is applied to a region to which an impurity is added to activate the impurity and improve the conductivity of the film.

【0008】図1に、デバイス構造完成後にソース・ド
レイン領域となる不純物a-Si層とチャネル形成領域とな
る真性a-Si層に対してレーザー照射によって結晶化及び
活性化を効果的に行うことを可能とする、本願発明のT
FTの構造を示す。
FIG. 1 shows that an impurity a-Si layer serving as a source / drain region and an intrinsic a-Si layer serving as a channel forming region are effectively crystallized and activated by laser irradiation after a device structure is completed. T of the present invention that enables
1 shows the structure of FT.

【0009】図1(a)においてはTFTアイランド上
のソース電極9とドレイン電極10間の距離をソース領
域11とドレイン領域12間の距離より大きくすること
により、基板上部からのレーザー照射によるソース・ド
レイン領域11、12およびチャネル形成領域5の活性
化および結晶化を可能にしている。
In FIG. 1A, the distance between the source electrode 9 and the drain electrode 10 on the TFT island is made larger than the distance between the source region 11 and the drain region 12 so that the source and the source are irradiated by laser from above the substrate. Activation and crystallization of the drain regions 11 and 12 and the channel formation region 5 are enabled.

【0010】この時、充分なエネルギー値をもつレーザ
ー光を照射することによりチャネル形成領域となる真性
a-Si層5のうちのソース領域およびドレイン領域の下側
の部分も結晶化し、良好な特性を持つチャネルを得るこ
とができる。またゲート絶縁膜4とチャネル形成領域と
の界面がチャネル形成領域の下側であるためレーザーの
入射によって界面特性が劣化することがないので、デバ
イスの特性を低下させることがない。
At this time, by irradiating a laser beam having a sufficient energy value, an intrinsic region for forming a channel formation region is obtained.
A portion of the a-Si layer 5 below the source region and the drain region is also crystallized, and a channel having excellent characteristics can be obtained. Further, since the interface between the gate insulating film 4 and the channel formation region is below the channel formation region, the interface characteristics do not deteriorate due to the incidence of the laser, so that the characteristics of the device do not deteriorate.

【0011】レーザー光源によく用いられるUV光はS
iO2 を透過することができるため、パシベイション膜
13が酸化珪素(SiO2 )であればパシベイション膜
上からレーザー照射を行なうことができる。
The UV light often used for a laser light source is S
Since iO 2 can be transmitted, laser irradiation can be performed from the passivation film 13 if the passivation film 13 is silicon oxide (SiO 2 ).

【0012】またこれによりレーザー照射によるa-Si膜
上側表面の乱れを防ぐことができる。すなわち、パシベ
イション膜が酸化珪素であればそのパシベイション膜が
a-Si膜のレーザー結晶化をするときに一般に用いられる
キャップ層といわれる、レーザー照射時に膜上側表面の
乱れを防ぐためにレーザー照射対象となるa-Si膜上に成
膜する酸化珪素膜と同じ役割を果たし、高品質なレーザ
ー結晶化膜を得ることが可能である。
[0012] Thereby, it is possible to prevent the upper surface of the a-Si film from being disturbed by laser irradiation. That is, if the passivation film is silicon oxide, the passivation film
A cap layer commonly used when laser crystallization of a-Si film is the same as the silicon oxide film formed on the a-Si film targeted for laser irradiation to prevent disturbance of the upper surface of the film during laser irradiation It plays a role and makes it possible to obtain a high-quality laser crystallized film.

【0013】またレーザーがガラス基板1を透過できる
ようにレーザーの波長またはガラス基板の材質を選ぶこ
とにより、ガラス基板上にガラス基板からの不純物混入
を防ぐ為に成膜した下地膜2とゲート絶縁膜がレーザー
を透過する材料(例えば酸化珪素)であれば、ゲート電
極3をソース・ドレイン電極間の幅より小さくすること
により基板下部からレーザーを照射してソース・ドレイ
ン電極の下側の不純物領域を結晶化および活性化させる
ことができ、諸特性のより大きな向上を得ることもでき
る。下地膜およびゲート絶縁膜が酸化珪素膜であれば、
それらは同時にキャップ層としても作用し、膜下側表面
の乱れを防ぐことができる。
By selecting the wavelength of the laser or the material of the glass substrate so that the laser can pass through the glass substrate 1, the base insulating film 2 formed on the glass substrate to prevent impurities from entering the glass substrate and the gate insulating film are formed. If the film is made of a material that transmits laser (for example, silicon oxide), the gate electrode 3 is made smaller than the width between the source and drain electrodes to irradiate the laser from the lower part of the substrate to thereby form an impurity region below the source and drain electrodes. Can be crystallized and activated, and a greater improvement in various properties can be obtained. If the base film and the gate insulating film are silicon oxide films,
They also act as a cap layer at the same time, and can prevent disturbance of the surface below the film.

【0014】図1(b)は図1(a)の構造をさらに発
展させ、より効果的なソース領域およびドレイン領域に
対するレーザー活性化を可能とするものである。
FIG. 1B shows a further development of the structure shown in FIG. 1A and enables more effective laser activation for the source region and the drain region.

【0015】図 1(b)においては不純物領域であるソ
ース領域11、ドレイン領域12がソース電極9、ドレ
イン電極10の上部にそれぞれ位置し、かつチャネル形
成領域5の上側に接する構造になっており、ソース・ド
レイン領域に対するレーザー照射は上部からの照射のみ
で完全に行うことができるので図1(a)に比べてより
大きな諸特性の向上と制御しうる値の幅を得ることがで
きる構造となっている。また図1(a)と同様に充分な
エネルギー値をもつレーザー光を照射することによりチ
ャネル形成領域となる真性a-Si層5のうちのソース領域
およびドレイン領域の下側の部分も結晶化し、良好な特
性を持つチャネルを得ることができる。またゲート絶縁
膜4とチャネル形成領域との界面がチャネル形成領域の
下側であるためレーザーの入射によって界面特性が劣化
することがないので、デバイスの特性を低下させる事が
ない。またパシベイション膜が酸化珪素であればレーザ
ー照射時におけるキャップ層として作用し、ソース・ド
レイン領域である不純物a-Si膜およびチャネル形成領域
である真性a-Si膜の上側表面のレーザー照射による乱れ
を防ぐことができる。
In FIG. 1B, the source region 11 and the drain region 12, which are impurity regions, are located above the source electrode 9 and the drain electrode 10, respectively, and are in contact with the upper side of the channel forming region 5. Since the laser irradiation on the source / drain region can be completely performed only by irradiation from above, a structure capable of obtaining a greater improvement in various characteristics and a range of controllable values as compared with FIG. Has become. By irradiating a laser beam having a sufficient energy value as in FIG. 1A, the lower part of the source region and the drain region in the intrinsic a-Si layer 5 serving as a channel forming region is crystallized. A channel having good characteristics can be obtained. Further, since the interface between the gate insulating film 4 and the channel formation region is below the channel formation region, the interface characteristics do not deteriorate due to the incidence of the laser, so that the device characteristics do not deteriorate. If the passivation film is silicon oxide, it acts as a cap layer at the time of laser irradiation, and disturbs the laser irradiation on the upper surface of the impurity a-Si film as the source / drain region and the intrinsic a-Si film as the channel formation region. Can be prevented.

【0016】図1(c)、(d)は図1(a)、(b)
と全く上下逆の構造をしており、レーザーがガラス基板
を透過できるようにレーザーの波長またはガラス基板の
材質を選ぶことにより、主に基板下部からのレーザー照
射をすることによりチャネル形成領域およびソース・ド
レイン領域の結晶化、活性化を可能とするものである。
FIGS. 1C and 1D show FIGS. 1A and 1B, respectively.
The channel is formed upside down with the channel formation region and source by irradiating the laser mainly from the bottom of the substrate by selecting the laser wavelength or the material of the glass substrate so that the laser can pass through the glass substrate. -It enables crystallization and activation of the drain region.

【0017】図1(c)は図1(a)を全く上下逆の構
造にしたものであり、図1(a)と同様にソース電極9
とドレイン電極10間の距離をソース領域11とドレイ
ン領域12間の距離より大きくすることにより基板下部
からのレーザー照射によるソース・ドレイン領域および
チャネル形成領域5の活性化および結晶化を可能にして
いる。
FIG. 1C shows a completely inverted structure of FIG. 1A, and similarly to FIG.
By making the distance between the gate electrode and the drain electrode 10 larger than the distance between the source region 11 and the drain region 12, activation and crystallization of the source / drain region and the channel formation region 5 by laser irradiation from the lower part of the substrate are enabled. .

【0018】この時、充分なエネルギー値をもつレーザ
ー光を照射することによりチャネル形成領域となる真性
a-Si層5のうちのソース領域およびドレイン領域の下側
の部分も結晶化し、良好な特性を持つチャネルを得るこ
とができる。またゲート絶縁膜とチャネル形成領域との
界面がチャネル形成領域の上側であるため下側からのレ
ーザーの入射によって界面特性が劣化することがないの
で、デバイスの特性を低下させる事がない。
At this time, by irradiating a laser beam having a sufficient energy value, the intrinsic property of forming a channel forming region is obtained.
A portion of the a-Si layer 5 below the source region and the drain region is also crystallized, and a channel having excellent characteristics can be obtained. In addition, since the interface between the gate insulating film and the channel formation region is above the channel formation region, the interface characteristics are not deteriorated by the incidence of the laser from below, so that the device characteristics are not reduced.

【0019】さらにガラス基板1上にガラス基板からの
不純物混入を防ぐために成膜した下地膜2が酸化珪素膜
であればそれがキャップ層として作用し、ソース・ドレ
イン領域およびチャネル形成領域である各a-Si膜下側表
面の乱れを防ぐことができる。またパシベイション膜1
3とゲート絶縁膜4がレーザーを透過する材料、例えば
酸化珪素であれば、ゲート電極3をソース・ドレイン電
極間の幅より小さくすることにより基板上部からレーザ
ーを照射してソース・ドレイン電極の上側の不純物領域
を結晶化および活性化させることができ、諸特性のより
大きな向上を得ることもできる。その時パシベイション
膜およびゲート絶縁膜が酸化珪素であれば、それらは同
時にキャップ層としても作用し、レーザー照射によるa-
Si膜上側表面の乱れを防ぐ事ができる。
Further, if the underlying film 2 formed on the glass substrate 1 in order to prevent impurities from being mixed from the glass substrate is a silicon oxide film, it acts as a cap layer, and serves as a source / drain region and a channel forming region. Disturbance on the lower surface of the a-Si film can be prevented. Passivation film 1
When the gate insulating film 3 and the gate insulating film 4 are made of a material that transmits laser, for example, silicon oxide, the gate electrode 3 is made smaller than the width between the source and drain electrodes to irradiate the laser from above the substrate and the upper side of the source and drain electrodes. Can be crystallized and activated, and further improvement in various characteristics can be obtained. At that time, if the passivation film and the gate insulating film are silicon oxide, they simultaneously act as a cap layer, and a-
Disturbance on the upper surface of the Si film can be prevented.

【0020】図1(d)は図1(c)の構造をさらに発
展させ、より効果的なソース領域およびドレイン領域に
対するレーザー活性化を可能とするものである。
FIG. 1D shows a further development of the structure shown in FIG. 1C and enables more effective laser activation for the source region and the drain region.

【0021】図1(d)においては不純物領域であるソ
ース領域11、ドレイン領域12がソース電極9、ドレ
イン電極10の下部にそれぞれ位置し、かつチャネル形
成領域5の両脇下側に接する構造になっているので、ソ
ース・ドレイン領域に対するレーザー照射は下部からの
照射のみで完全に行うことができるので図1(c)に比
べてより大きな諸特性の向上と制御しうる値の幅を得る
ことができる構造となっている。また図1(c)と同様
に充分なエネルギー値をもつレーザー光を照射すること
によりチャネル形成領域となる真性a-Si層のうちのソー
ス領域およびドレイン領域の上側の部分も結晶化し、良
好な特性を持つチャネルを得ることができる。
In FIG. 1D, a source region 11 and a drain region 12, which are impurity regions, are located below the source electrode 9 and the drain electrode 10, respectively, and are in contact with both sides below the channel forming region 5. Therefore, the laser irradiation on the source / drain regions can be completely performed only by irradiation from the lower part, so that a greater improvement in various characteristics and a wider range of controllable values can be obtained as compared with FIG. It has a structure that can be. By irradiating a laser beam having a sufficient energy value in the same manner as in FIG. 1C, a portion above the source region and the drain region in the intrinsic a-Si layer serving as a channel formation region is crystallized, and a favorable A channel having characteristics can be obtained.

【0022】またゲート絶縁膜4とチャネル形成領域と
の界面がチャネル形成領域の上側であるためレーザーの
入射によって界面特性が劣化することがないので、デバ
イスの特性を低下させる事がない。また下地膜が酸化珪
素であればレーザー照射時におけるキャップ層として作
用し、ソース・ドレイン領域である不純物a-Si膜および
チャネル形成領域である真性a-Si膜の下側表面のレーザ
ー照射による乱れを防ぐことができる。
Further, since the interface between the gate insulating film 4 and the channel formation region is above the channel formation region, the interface characteristics are not deteriorated by the incidence of the laser, so that the characteristics of the device are not reduced. If the underlying film is silicon oxide, it acts as a cap layer at the time of laser irradiation, and the lower surface of the impurity a-Si film serving as the source / drain region and the intrinsic a-Si film serving as the channel forming region are disturbed by the laser irradiation. Can be prevented.

【0023】以上のような構造をとることにより、a-Si
薄膜トランジスタのデバイス構造完成後のレーザー照射
によるソース・ドレイン領域およびチャネル形成領域の
活性化、結晶化を行うことができる。
With the above structure, a-Si
Activation and crystallization of the source / drain region and the channel formation region by laser irradiation after the completion of the device structure of the thin film transistor can be performed.

【0024】以上のように、デバイス構造を加工する前
あるいはその途中でレーザー照射を行なうのではなく、
完全なa-SiTFTのプロセスでデバイスを加工し、デバ
イス構造が完成、すなわち不純物半導体層、真性半導体
層、ゲート絶縁膜の形成、ソース・ドレイン領域の形
成、ソース、ドレイン、ゲートの各電極、および保護膜
膜(パシベイション膜)の成膜まで、または回路配線の
形成までを含んだ工程を終了してから、任意の1つまた
は複数のa-SiTFTのソース・ドレイン領域とチャネル
形成領域に対しレーザーを照射することによって薄膜ト
ランジスタのチャネル形成領域の結晶化またはソース・
ドレイン領域の活性化および結晶化を行なう。この時に
電極と配線ができていれば、基板上の任意のa-SiTFT
の電気特性をリアルタイムにモニターしながら最適値に
なるまでレーザー照射を行なう事が可能となる。あるい
はレーザー照射を行なった後電気特性を測定するという
工程を繰り返しながら、所望の特性を持つ薄膜トランジ
スタを得ることができる。
As described above, laser irradiation is not performed before or during processing of a device structure.
The device is processed by the complete a-Si TFT process, and the device structure is completed, that is, the formation of the impurity semiconductor layer, the intrinsic semiconductor layer, the gate insulating film, the formation of the source / drain regions, the source, drain, and gate electrodes, and After completing the process including the formation of the passivation film (passivation film) or the formation of circuit wiring, the laser is applied to the source / drain region and channel formation region of one or more a-Si TFTs. Irradiates the crystallization of the channel formation region of the thin film transistor or the source
Activation and crystallization of the drain region are performed. At this time, if the electrodes and wiring are made, any a-Si TFT on the substrate
It is possible to perform laser irradiation until the optimum value is obtained while monitoring the electrical characteristics of the laser in real time. Alternatively, a thin film transistor having desired characteristics can be obtained by repeating a process of measuring electric characteristics after laser irradiation.

【0025】これにより同一基板上に同一製造工程によ
る復数のa-SiTFTを作製しそのデバイス構造が完成し
た後に、任意の1つまたは複数のa-SiTFTを任意の電
気特性を持つTFTにすることが可能となる。すなわち
同一基板上に異なる電気特性を持つTFTを作製するこ
とが、デバイス構造完成後にレーザー照射をすることで
実現できる。
In this way, a plurality of a-Si TFTs are manufactured on the same substrate by the same manufacturing process, and after the device structure is completed, any one or a plurality of a-Si TFTs are converted into TFTs having arbitrary electric characteristics. It becomes possible. That is, it is possible to manufacture TFTs having different electric characteristics on the same substrate by irradiating a laser after completing the device structure.

【0026】またこれにより同一基板上に同一製造工程
による複数のa-SiTFTを作製しそのデバイス構造が完
成した後、それらのa-SiTFTのうち任意の1つまたは
復数のものをレーザー結晶化による多結晶シリコン薄膜
トランジスタ(以下「 poly-SiTFT」という)とする
ことができ、デバイス構造を作製する工程を分けること
なく同一基板上にa-SiTFTと poly-SiTFTの両方が
混在するシステムを作製することが可能となる。
In addition, a plurality of a-Si TFTs are manufactured on the same substrate by the same manufacturing process and the device structure is completed, and any one or a plurality of the a-Si TFTs is subjected to laser crystallization. A polycrystalline silicon thin film transistor (hereinafter referred to as "poly-SiTFT") can be used to create a system in which both a-SiTFT and poly-SiTFT are mixed on the same substrate without dividing the process of manufacturing the device structure It becomes possible.

【0027】また、レーザー照射は極めて短い時間に行
われるため基板温度をほとんど上昇させることがなく、
poly-SiTFTを低温(室温〜400℃)で作製する事
が可能となり、これによって大面積の poly-SiTFTシ
ステムを石英ガラスのような高価なガラスを用いること
なく安価に作製することが可能となる。
Further, since the laser irradiation is performed in a very short time, the temperature of the substrate hardly rises.
It is possible to fabricate poly-Si TFTs at low temperatures (room temperature to 400 ° C.), thereby making it possible to fabricate large-area poly-Si TFT systems at low cost without using expensive glass such as quartz glass. .

【0028】以下に本発明を用いた実施例を示す。Hereinafter, examples using the present invention will be described.

【0029】[0029]

【実施例】〔実施例1〕本実施例では一体化LCD(液
晶ディスブレイ)システムにおけるa-SiTFTと poly-
SiTFT(多結晶シリコン薄膜トランジスタ)の混合シ
ステムについて説明を行なう。図2に示すような一体化
LCDシステムには画素マトリクス駆動用TFT部分3
0と周辺回路用TFT部分31が必要である。2種類の
TFTに対して動作速度の要求が完全に違っており、画
素駆動用のものは移動度が1cm2/Vs程度であればもう十
分であるが、周辺回路用のTFTは高速動作(数MHZ)
が要求される。このため、画素用TFTはa-Si材料で、
周辺回路用TFTは poly-Si材料で構成するのが望まし
い。
[Embodiment 1] In this embodiment, an a-Si TFT and a poly-Si TFT in an integrated LCD (liquid crystal display) system are used.
A mixed system of SiTFT (polycrystalline silicon thin film transistor) will be described. The integrated LCD system as shown in FIG.
0 and the peripheral circuit TFT portion 31 are required. The requirements for the operation speed are completely different for the two types of TFTs, and for the pixel driving type, a mobility of about 1 cm 2 / Vs is sufficient, but the TFT for the peripheral circuit operates at high speed ( Several MHZ)
Is required. For this reason, the pixel TFT is made of a-Si material,
It is desirable that the TFT for the peripheral circuit is made of a poly-Si material.

【0030】本発明によれば図2に示すようなシステム
をデバイス構造を作製する工程をa-SiTFTと poly-Si
TFTで分けることなく一度に作製することができる。
According to the present invention, a system as shown in FIG.
It can be manufactured at once without dividing by TFT.

【0031】図3はTFTの製造方法を模式的に説明す
る概略図である。この実施例では図1(a)の構造、す
なわち逆スタガ型構造のTFTを用いた。もちろん他の
構造でも良い。図3(A)において石英ガラス等の高価
でない700℃以下、例えば約600℃の熱処理に耐え
うるガラス1上にマグネトロンRF(高周波)スパッタ
法を用いて下地膜2としての酸化珪素(SiO2 )膜を
1000〜3000Å、本実施例では2000Åの厚さ
に形成する。成膜条件は酸素100%雰囲気、成膜温度
150℃、出力400〜800W、圧力0.5Paとし
た。ターゲットに石英または単結晶シリコンを用いた。
成膜速度は30〜100Å/分であった。
FIG. 3 is a schematic diagram schematically illustrating a method of manufacturing a TFT. In this embodiment, a TFT having the structure shown in FIG. 1A, that is, an inverted staggered structure is used. Of course, other structures may be used. In FIG. 3A, silicon oxide (SiO 2 ) as a base film 2 is formed on a glass 1 such as quartz glass which can withstand a heat treatment at an inexpensive temperature of 700 ° C. or less, for example, about 600 ° C. by using a magnetron RF (high frequency) sputtering method. The film is formed to a thickness of 1000 to 3000 °, in this example, 2000 °. The film forming conditions were a 100% oxygen atmosphere, a film forming temperature of 150 ° C., an output of 400 to 800 W, and a pressure of 0.5 Pa. Quartz or single crystal silicon was used as a target.
The deposition rate was 30 to 100 ° / min.

【0032】この上に公知のスパッタ法によりゲート電
極となるクロム(Cr)層3を成膜する。膜厚は800
〜1000Å、本実施例では1000Åとした。これを
第1のフォトマスクP1にてパターニングし第3図
(B)を得た。またゲート電極材料にタンタル(Ta)
を用いてもよい。
A chromium (Cr) layer 3 serving as a gate electrode is formed thereon by a known sputtering method. The film thickness is 800
Å1000 °, and 1000 ° in this embodiment. This was patterned using a first photomask P1 to obtain FIG. 3 (B). Also, tantalum (Ta) is used as a gate electrode material.
May be used.

【0033】またゲート電極材料としてアルミニウム
(Al)を用いた場合、これを第1のフォトマスクP1
にてパターニング後、その表面を陽極酸化してもよい。
When aluminum (Al) is used as the gate electrode material, it is used as the first photomask P1.
After the patterning, the surface may be anodized.

【0034】この上にゲート絶縁膜4として窒化珪素膜
(SiNx )をPCVD法により作製する。膜厚は10
00〜5000Å、本実施例では3000Åとした。原
料ガスにはシラン(SiH4 )とアンモニアガス(NH
3 )を1:3の比で用いた。成膜条件は成膜温度250
〜350℃、本実施例においては260℃、RF周波数
は13.56MHz、RF出力は80W、圧力0.05
Torr、成膜速度は80Å/分であった。
A silicon nitride film (SiN x ) is formed thereon as a gate insulating film 4 by a PCVD method. The film thickness is 10
It was set to 00 to 5000 °, and 3000 ° in this embodiment. The source gases are silane (SiH 4 ) and ammonia gas (NH)
3 ) was used in a ratio of 1: 3. The film forming condition is a film forming temperature of 250.
To 350 ° C., 260 ° C. in this embodiment, RF frequency 13.56 MHz, RF output 80 W, pressure 0.05
Torr and the film formation rate were 80 ° / min.

【0035】この上に真性a-Si層5をPCVD法により
作製する。膜厚は200〜1000Å、本実施例では7
00Åとした。原料ガスにはシラン(SiH4 )を用
い、成膜温度は150〜300℃、本実施例においては
200℃、RF周波数は13.56MHz、RF出力は
35W、圧力は0.5Torr、成膜速度は60Å/分
であった。
An intrinsic a-Si layer 5 is formed thereon by a PCVD method. The film thickness is 200 to 1000 °, and in this embodiment, 7
00 °. Silane (SiH 4 ) is used as a source gas, the film forming temperature is 150 to 300 ° C., in this embodiment, 200 ° C., the RF frequency is 13.56 MHz, the RF output is 35 W, the pressure is 0.5 Torr, and the film forming rate is Was 60 ° / min.

【0036】この上に不純物a-Si層、ここではn+ 型の
a-Si層6をPCVD法により作製する。膜厚は300〜
500Å、本実施例では500Åとした。原料ガスには
シランを用い、N型の不純物としてリンを添加するため
にホスフィン(PH3 )をシランの1%にあたる量を加
える。成膜温度は150〜300℃、本実施例において
は200℃、RF周波数は13.56MHz、RF出力
は40W、圧力は0.5Torr、成膜速度は60Å/
分であった
On top of this, an impurity a-Si layer, here an n + type
The a-Si layer 6 is formed by a PCVD method. The film thickness is 300 ~
The angle was set at 500 °, and in this example, 500 °. Silane is used as a source gas, and phosphine (PH 3 ) is added in an amount corresponding to 1% of silane to add phosphorus as an N-type impurity. The film forming temperature is 150 to 300 ° C., 200 ° C. in this embodiment, the RF frequency is 13.56 MHz, the RF output is 40 W, the pressure is 0.5 Torr, and the film forming speed is 60 ° /
Minutes

【0037】以上のようにゲート絶縁膜4、真性a-Si層
5、n+ a-Si層6を成膜し、図3(C)を得た。これら
はいずれもPCVD法で成膜しているので、マルチチャ
ンバ方式を用いて連続成膜することは有効である。ま
た、他の成膜方法、例えば減圧気相法、スパッタ法、光
CVD法等を用いてもよい。その後、第2のフォトマス
クP2を用いてドライエッチングを行い図3(D)に示
すようなTFTアイランド領域を形成する。
As described above, the gate insulating film 4, the intrinsic a-Si layer 5, and the n + a-Si layer 6 were formed, and FIG. 3C was obtained. Since these are all formed by a PCVD method, it is effective to form a film continuously using a multi-chamber method. Further, another film formation method, for example, a reduced pressure gas phase method, a sputtering method, an optical CVD method, or the like may be used. Thereafter, dry etching is performed using the second photomask P2 to form a TFT island region as shown in FIG.

【0038】次にスパッタ法を用いてソース・ドレイン
電極となるクロム(Cr)層7を形成し図3(E)を得
る。膜厚は500〜1000Å、本実施例では800Å
とした。これを第3のフォトマスクP3にてパターニン
グする。このときレジスト8を剥離せずにn+ a-Si層を
ドライエッチングにてパターニングしてチャネル形成領
域、ソース電極9、ドレイン電極10、およびソース領
域11、ドレイン12領域を形成し、図3(F)を得
る。
Next, a chromium (Cr) layer 7 serving as a source / drain electrode is formed by a sputtering method to obtain FIG. The film thickness is 500 to 1000 °, and 800 ° in this embodiment.
And This is patterned using a third photomask P3. At this time, without removing the resist 8, the n + a-Si layer is patterned by dry etching to form a channel forming region, a source electrode 9, a drain electrode 10, and a source region 11 and a drain 12 region. Obtain F).

【0039】ここでレジストを剥離せずにウェットエッ
チングを行うことにより、ソース・ドレイン電極間をソ
ース・ドレイン領域間より大きくするためのオーバーエ
ッチングを行う。これにより上部からのレーザー照射に
よるソース・ドレイン領域の活性化および結晶化を行う
ことができる。この後レジストを剥離し、図3(G)を
得る。
Here, by performing wet etching without removing the resist, over-etching is performed to make the distance between the source and drain electrodes larger than that between the source and drain regions. Thereby, activation and crystallization of the source / drain regions by laser irradiation from above can be performed. Thereafter, the resist is peeled off to obtain FIG.

【0040】この上に図3(H)に示すようにパシベイ
ション膜として酸化珪素(SiO2)を前述のRFスパ
ッタ法を用いて1000〜3000Å、本実施例では2
000Åの厚さに成膜した。PCVD法等を用いてもよ
い。以上でTFTのデバイス構造が完成した。
[0040] The silicon oxide as Pashibeishon film as shown in FIG. 3 (H) on the (SiO 2) by an RF sputtering method described above 1000 to 3000 .ANG, in this embodiment 2
A film was formed to a thickness of 000 mm. A PCVD method or the like may be used. Thus, the device structure of the TFT is completed.

【0041】この後、配線を行い、測定器を接続してモ
ニターしながら上部からのレーザー照射を行った。測定
器にはHP−4142Bを用いた。レーザーにはエキシ
マレーザー、ここでは波長248nmのKrFエキシマ
レーザーを用いた。この波長範囲内でUV光がTFTの
上部のパシベイション膜を透過することができる。エネ
ルギーEは200〜350mJ/cm2 、照射数1〜5
0SHOTS、照射時の基板温度TS は室温〜400
℃、であった。
Thereafter, wiring was performed, and laser irradiation was performed from above while connecting and monitoring a measuring instrument. HP-4142B was used for the measuring device. The laser used was an excimer laser, here a KrF excimer laser having a wavelength of 248 nm. Within this wavelength range, UV light can pass through the passivation film above the TFT. Energy E is 200-350 mJ / cm 2 , irradiation number 1-5
0 SHOTS, substrate temperature T S during irradiation is room temperature to 400
° C.

【0042】これによってモニターしながらチャネル形
成領域或いはソース・ドレイン領域又はその両方にレー
ザーを照射することにより結晶化、活性化を行うことが
でき、図2の30の画素マトリクス駆動用のTFTにお
いて思いどおりのTFTの諸特性を得ることができた。
この画素マトリクス駆動用のTFTは膨大な数、例えば
640×400=256,000個ものTFTを全て同
じ特性に作らなければならないので歩留りを良くするこ
とが大変困難であったが、本発明による方法を用いるこ
とにより、特性の大きく異なる不良TFTを大幅に減ら
すことができ、著しく歩留りを向上させることができ
た。
With this, crystallization and activation can be performed by irradiating a laser to the channel forming region and / or the source / drain region while monitoring, and the TFT shown in FIG. As described above, various characteristics of the TFT were obtained.
Since a huge number of TFTs for driving the pixel matrix, for example, 640.times.400 = 256,000 TFTs, all have to be made to have the same characteristics, it is very difficult to improve the yield. By using, defective TFTs having greatly different characteristics can be significantly reduced, and the yield can be significantly improved.

【0043】また図2の31の周辺回路用TFT部分に
対し十分なレーザー照射をすることにより著しく特性が
向上し、レーザーを照射する前は電界効果移動度μ1
0.5〜0.8cm2 /vs、スレッシュホルド電圧V
th1 が10〜20Vであったのに対し、レーザー照射後
は電界効果移動度μ2 が10〜100cm2 /vs、ス
レッシュホルド電圧Vth2 が5〜7Vと大きな特性の向
上がみられ、液晶表示装置の周辺回路用TFTとして十
分な高速動作が得られた。a-Si膜で形成されたチャネル
形成領域が結晶化され、キャリア移動度の高い poly-Si
膜となっておりpoly-SiTFTとして十分な特性を得て
いた。
By sufficiently irradiating the peripheral circuit TFT portion 31 in FIG. 2 with laser light, the characteristics are remarkably improved, and before the laser irradiation, the field effect mobility μ 1 is 0.5 to 0.8 cm. 2 / vs, threshold voltage V
Although the th1 was 10 to 20 V, after the laser irradiation, the field effect mobility μ 2 was 10 to 100 cm 2 / vs, the threshold voltage V th2 was 5 to 7 V, and the characteristics were greatly improved. Sufficient high-speed operation was obtained as a TFT for a peripheral circuit of the device. The channel formation region formed by the a-Si film is crystallized and poly-Si with high carrier mobility
It was a film and had sufficient characteristics as a poly-Si TFT.

【0044】この後、基板上にITO(インジューム・
錫酸化物)をスパッタ法により0.1μmの厚みに形成
し、フォトマスクを用いて画素電極を形成した。このI
TOは室温〜150℃で成膜し、200〜400℃の酸
素または大気中のアニールにより成就した。画素電極が
レーザーによって変質しないのであれば、画素電極形成
後にTFTに対するレーザー照射を行ってもよい。
Thereafter, the ITO (Injum ™) is placed on the substrate.
Tin oxide) was formed to a thickness of 0.1 μm by a sputtering method, and a pixel electrode was formed using a photomask. This I
TO was formed at room temperature to 150 ° C. and achieved by annealing at 200 to 400 ° C. in oxygen or atmosphere. If the pixel electrode is not deteriorated by the laser, the TFT may be irradiated with laser after the pixel electrode is formed.

【0045】前記基板上に、オフセット法を用いて、ポ
リイミド前駆体を印刷し、非酸化性雰囲気たとえば窒素
中にて350℃1時間焼成を行った。その後、公知のラ
ビング法を用いて、ポリイミド表面を改質し、少なくと
も初期において、液晶分子を一定方向に配向させる手段
を設けた。このようにして液晶表示装置の一方の基板を
得た。
A polyimide precursor was printed on the substrate by an offset method, and baked at 350 ° C. for 1 hour in a non-oxidizing atmosphere, for example, nitrogen. Thereafter, a known rubbing method was used to modify the surface of the polyimide, and at least initially, a means for aligning liquid crystal molecules in a certain direction was provided. Thus, one substrate of the liquid crystal display device was obtained.

【0046】他方の基板は、ガラス基板の片側全体にI
TOを1μm厚みにスパッタ法を用いて形成しフォトマ
スクを用いて対向電極を形成した。このITOは室温〜
150℃で成膜し、200〜300℃の酸素または大気
中のアニールにより成就し、第2の基板を得た。
The other substrate has an I
TO was formed to a thickness of 1 μm using a sputtering method, and a counter electrode was formed using a photomask. This ITO is at room temperature
A film was formed at 150 ° C. and achieved by annealing at 200 to 300 ° C. in oxygen or air to obtain a second substrate.

【0047】前記基板上に、オフセット法を用いて、ポ
リイミド前駆体を印刷し、非酸化性雰囲気たとえば窒素
中にて350℃1時間焼成を行った。その後、公知のラ
ビング法を用いて、ポリイミド表面を改質し、少なくと
も初期において、液晶分子を一定方向に配向させる手段
を設けた。
A polyimide precursor was printed on the substrate by an offset method, and baked at 350 ° C. for 1 hour in a non-oxidizing atmosphere, for example, nitrogen. Thereafter, a known rubbing method was used to modify the surface of the polyimide, and at least initially, a means for aligning liquid crystal molecules in a certain direction was provided.

【0048】その後ネマチック液晶組成物を前記2枚の
基板で挟持し、外部配線を行い、外側に偏光板をはり、
透過型の液晶表示装置を得た。得られた液晶表示装置は
画素マトリクス駆動用TFTと周辺駆動回路を別々に作
製した物と比較しても全く遜色の無いものであった。
Thereafter, the nematic liquid crystal composition is sandwiched between the two substrates, external wiring is performed, and a polarizing plate is mounted on the outside.
A transmissive liquid crystal display was obtained. The obtained liquid crystal display device was no inferior to those in which a pixel matrix driving TFT and a peripheral driving circuit were separately manufactured.

【0049】以上のようにデバイス構造完成後のレーザ
ー照射によりチャネル形成領域およびソース・ドレイン
領域の結晶化、活性化を行うためには、レーザー光入射
側、ここでは基板上部のパシベイション膜はUV光を透
過するものであることが必要である。またチャネル形成
領域において実際にチャネルとして動作するのはゲート
絶縁膜との界面の部分であるので、チャネル形成領域と
なる真性a-Si層は充分な結晶化を行なうためになるべく
薄い方がよい。
As described above, in order to crystallize and activate the channel formation region and the source / drain region by laser irradiation after the completion of the device structure, the passivation film on the laser light incident side, here, the upper part of the substrate is made of UV light. Is required to be transmitted. In addition, since the channel which actually operates as a channel in the channel formation region is a portion at the interface with the gate insulating film, the intrinsic a-Si layer serving as the channel formation region is preferably as thin as possible to perform sufficient crystallization.

【0050】このようにしてデバイス構造完成後のa-Si
TFTのレーザー照射による諸特性の制御および poly-
SiTFT化が可能になった。また同一基板上の同一デバ
イス構造作製工程でありながらa-SiTFTと poly-SiT
FTとを作り分けることが可能となった。また、多くの
poly-SiTFTを用いた回路システムを室温〜400℃
といった低温で作製する事ができ、石英ガラスのような
高価なガラスを用いずに安価に作製する事が可能となっ
た。
The a-Si after completion of the device structure in this way
Control of various characteristics of TFT by laser irradiation and poly-
SiTFT conversion is now possible. Also, a-Si TFT and poly-SiT
FT and FT can be made separately. Also many
Circuit system using poly-Si TFT at room temperature to 400 ° C
Thus, it is possible to manufacture at low cost without using expensive glass such as quartz glass.

【0051】〔実施例2〕本発明の応用として冗長回路
構成を持つ poly-SiTFT型液晶表示装置を作製したの
で、これを説明する。
Embodiment 2 As an application of the present invention, a poly-Si TFT type liquid crystal display device having a redundant circuit configuration was manufactured and will be described.

【0052】poly-SiTFT型液晶表示装置のような非
常に多くの poly-SiTFTを用いた回路システムでは全
てのTFTが完全に動作するように作ることは非常に困
難で、現実には歩留り向上のために何らかの冗長構成を
とることが多い。a-SiTFT型液晶表示装置における画
素マトリクス駆動用a-SiTFTの冗長構成の一つとして
複数の、例えば2つのTFTを並列に接続し、2つのT
FTをともに動作させることで、何らかの原因で一方が
動作しなくても、もう一方のTFTが動作することで歩
留りを良くすることができるという方法がある。しかし
poly-SiTFTのON電流はTFT1個につき約0.1
mAもありa-SiTFTの約1μAの約100倍であり、
冗長目的のために2倍の数のTFTを動作させているこ
とは大変な電力の無駄となり、1画素につき1つのTF
Tで動作させることが望まれる。
In a circuit system using a very large number of poly-Si TFTs, such as a poly-Si TFT type liquid crystal display device, it is very difficult to make all the TFTs operate completely. For this reason, some redundant configuration is often adopted. As one of the redundant configurations of the a-Si TFT for driving the pixel matrix in the a-Si TFT type liquid crystal display device, a plurality of, for example, two TFTs are connected in parallel, and two TFTs are connected.
By operating both FTs, there is a method in which even if one of them does not operate for some reason, the other TFT operates to improve the yield. However
ON current of poly-Si TFT is about 0.1 per TFT.
There is also mA, which is about 100 times that of about 1 μA of a-Si TFT,
Operating twice as many TFTs for redundancy purposes is a huge waste of power and one TF per pixel.
It is desired to operate at T.

【0053】また一方でレーザー結晶化 poly-SiTFT
回路システムにおいて、全く同じ回路を poly-SiTFT
で二つ作り、並列に接続できるようにしておき、当初は
一方の回路を動作させておき、それが正常に動作しなく
なったとき、あるいは動作チェック時に正常に動作しな
かったとき、他方の回路につなぎ変えるという冗長構成
をとっている場合、両方の回路をレーザー結晶化させた
poly-SiTFTで構成しなければならず、レーザー照射
時間が2倍かかることになり、消費エネルギーも2倍と
なり、作業時間の伸長と製品のコスト高を招くことにな
る。
On the other hand, laser-crystallized poly-Si TFT
In a circuit system, exactly the same circuit is used for poly-Si TFT
And make it possible to connect them in parallel.First, one circuit is operated, and when it does not work properly, or when it does not work properly at the time of operation check, the other circuit In the case of a redundant configuration in which both circuits are switched, laser crystallization was applied to both circuits.
The laser irradiation time must be doubled, the energy consumption also doubled, and the working time is prolonged and the cost of the product is increased.

【0054】本発明による方法を用いることにより以上
のような問題点を解決する事ができる。
The above problems can be solved by using the method according to the present invention.

【0055】図4に本発明を用いて冗長構成を行った p
oly-SiTFT型液晶表示装置を示す。図4および図5に
示すように、この液晶表示装置では画素マトリクス駆動
用TFT部分20中の全てのTFTと周辺回路中のシフ
トレジスタ回路21について、冗長構成をとっている。
画素マトリクス駆動用TFTはTFTが2つ、シフトレ
ジスタ回路は同じ回路が2つの冗長構成である。
FIG. 4 shows a redundant configuration p using the present invention.
1 shows an oly-Si TFT type liquid crystal display device. As shown in FIGS. 4 and 5, in this liquid crystal display device, all the TFTs in the pixel matrix driving TFT portion 20 and the shift register circuit 21 in the peripheral circuit have a redundant configuration.
The pixel matrix driving TFT has a redundant configuration of two TFTs, and the shift register circuit has two identical circuits.

【0056】まず冗長の対象となる全てのTFTを、図
1にあるような本発明による構造で作製し、デバイス構
造完成後にレーザーを照射することで poly-SiTFTと
して動作することができるようにした。TFTの作製は
実施例1で述べたように図3に示した工程で行った。パ
シベイション膜を形成し、画素電極を形成する前の状
態、すなわち図3(H)まで工程を進めた。
First, all the TFTs to be subjected to redundancy are manufactured with the structure according to the present invention as shown in FIG. 1, and after the device structure is completed, it can be operated as a poly-Si TFT by irradiating a laser. . The TFT was manufactured in the steps shown in FIG. 3 as described in Example 1. The process was advanced to the state before the formation of the passivation film and the formation of the pixel electrode, that is, FIG.

【0057】図5に画素マトリクス駆動用TFTの配置
図を示す。ここに示したように、TFTはa-SiTFTで
あり、2つのTFTは並列に接続されている。まずここ
で全ての画素電極に接続されている2つづつのTFTの
うち、どちらか一方、ここでは23のTFTにレーザー
照射を行い poly-SiTFTとする。ここで測定器を接続
し、動作チェックを行った。ここで異常が無ければ、次
の工程へとすすむ。冗長側のTFT24はa-SiTFTで
あるので動作電流が poly-SiTFTに比べ約2桁小さい
のでその影響は実質上無視できる。また閾値電圧が pol
y-SiTFTが0〜約10Vであるのに対しa-SiTFTは
約10〜約20Vであるので並列動作をすることがなく
レーザー結晶化された poly-SiTFTだけが動作するこ
とになる。
FIG. 5 shows an arrangement of the pixel matrix driving TFTs. As shown here, the TFT is an a-Si TFT, and the two TFTs are connected in parallel. First, out of the two TFTs connected to all the pixel electrodes, one of the two TFTs, here, 23 TFTs is irradiated with a laser to obtain a poly-Si TFT. Here, a measuring instrument was connected and an operation check was performed. If there is no abnormality here, the process proceeds to the next step. Since the redundant TFT 24 is an a-Si TFT, the operating current is about two orders of magnitude smaller than that of the poly-Si TFT, so that the effect can be substantially ignored. The threshold voltage is pol
Since the voltage of the y-Si TFT is 0 to about 10 V and the voltage of the a-Si TFT is about 10 to about 20 V, only the laser-crystallized poly-Si TFT operates without parallel operation.

【0058】正常に動作しないTFTがあった場合、そ
のTFTの冗長側のa-SiTFT、ここでは24のTFT
にレーザー照射を行い poly-SiTFTとし、必要であれ
ば冗長側でない方のTFTへの配線、ここではA点をレ
ーザーで焼き切ることで簡単に冗長側への切り替えを行
うことができた。
If there is a malfunctioning TFT, a-Si TFT on the redundant side of the TFT, here 24 TFTs
Then, laser irradiation was performed to obtain a poly-Si TFT, and if necessary, wiring to the TFT on the non-redundant side, here, the point A was burned off with a laser, thereby easily switching to the redundant side.

【0059】このようにすることで冗長側に切り替える
必要が無かった場合において、2つのTFTで冗長構成
をとっていながら1画素を駆動する poly-SiTFTは実
質的に1つとなり、2つの poly-SiTFTを並列に接続
して冗長構成を実現している方法に比べ約半分の消費電
力にすることができた。また冗長側のTFTへの切替え
も1〜数回のレーザー照射で行うことができ、非常に簡
単で効率的な方法が実現できた。
In this way, when there is no need to switch to the redundant side, the number of poly-Si TFTs that drive one pixel while taking a redundant configuration with two TFTs becomes substantially one, and the number of poly-Si TFTs becomes two. The power consumption was reduced to about half that of the method of connecting the SiTFTs in parallel to realize a redundant configuration. Also, switching to the redundant TFT can be performed by one or several laser irradiations, and a very simple and efficient method can be realized.

【0060】次にシフトレジスタの冗長回路はやはり2
つの同じ回路が並列に作られ、TFTは図3(H)の状
態のあとの、電極が接続された状態までa-SiTFTとし
て作られた。コネクタ等で後から接続、切り替えをでき
るようにしておいてもよい。レーザー結晶化はまず一方
の回路、ここでは21回路中の全てのTFTに対して施
し、測定器を接続して動作チェックを行って、正常に動
作すれは次の工程へと進む。
Next, the redundant circuit of the shift register is also 2
Two identical circuits were made in parallel, and the TFT was made as an a-Si TFT until the electrodes were connected after the state of FIG. 3 (H). The connection and switching may be made later by a connector or the like. The laser crystallization is first performed on one of the circuits, here, all the TFTs in the 21 circuits, an operation check is performed by connecting a measuring instrument, and if the operation is normal, the process proceeds to the next step.

【0061】両方の回路が並列に接続されている場合、
冗長回路中のTFTはa-SiTFTであるので動作電流が
poly-SiTFTに比べ約2桁小さいのでその影響は実質
上無視できる。また閾値電圧が poly-SiTFTが0〜約
10Vであるのに対しa-SiTFTは約10〜約20Vで
あるので並列動作をすることがなくレーザー結晶化され
た poly-SiTFTだけが動作することになる。
When both circuits are connected in parallel,
Since the TFT in the redundant circuit is an a-Si TFT, the operating current is
The effect is substantially negligible because it is about two orders of magnitude smaller than poly-Si TFTs. Also, the threshold voltage of the poly-Si TFT is 0 to about 10 V, whereas the a-Si TFT is about 10 to about 20 V, so that only the laser-crystallized poly-Si TFT operates without parallel operation. Become.

【0062】回路が正常に動作しなかった場合、冗長回
路22中のa-SiTFTにレーザー照射を行い poly-SiT
FTとし、必要であれば冗長側でない方の回路への配
線、ここではB点をレーザーで焼き切ることで簡単に冗
長側への切り替えを行うことができた。もちろんコネク
タ等で接続、切り替えを行っても良い。
If the circuit does not operate normally, the a-Si TFT in the redundant circuit 22 is irradiated with a laser to perform poly-SiT.
By switching to the FT and, if necessary, wiring to the circuit on the non-redundant side, here, the point B was burned off with a laser, it was possible to easily switch to the redundant side. Of course, connection and switching may be performed with a connector or the like.

【0063】これによって、レーザー結晶化は冗長側へ
の切替えの必要が出てきた時のみに行えばよく、TFT
製造工程の始めあるいは途中で全てのTFTにレーザー
照射を行う製造工程に比較して、レーザー照射時間が半
分になり、無駄なエネルギーを使わないで済むので、作
業時間の短縮、コストダウン、省エネルギー等を実現す
ることができた。また冗長側への切替え操作は複雑な配
線作業を伴わず非常に簡単にすることができた。
Thus, laser crystallization only needs to be performed when it becomes necessary to switch to the redundant side.
Laser irradiation time is halved compared to the manufacturing process in which laser irradiation is performed on all TFTs at the beginning or in the middle of the manufacturing process, and unnecessary energy is not used. Therefore, work time is reduced, costs are reduced, energy is saved, etc. Was realized. Also, the switching operation to the redundant side could be made very simple without complicated wiring work.

【0064】また、この方法は製造段階だけではなく、
使用中に故障となったものに対しても用いることがで
き、同様な方法で性能を回復することかできる。
This method is not limited to the manufacturing stage,
It can also be used for those that have failed during use, and performance can be restored in a similar manner.

【0065】このように、本発明による構造を用いるこ
とにより、 poly-SiTFTで構成された回路において、
小消費電力化、作業時間の短縮、コストダウン、省エネ
ルギー化といった、効果的な冗長方法を実現することが
可能となった。
As described above, by using the structure according to the present invention, in the circuit constituted by the poly-Si TFT,
It has become possible to realize an effective redundancy method such as lower power consumption, shorter working time, lower cost, and energy saving.

【0066】[0066]

【発明の効果】本発明より提案した作製法を採用するこ
とにより、下記に述べるような優れた効果が得られた。
By employing the manufacturing method proposed by the present invention, the following excellent effects were obtained.

【0067】本発明によればデバイス構造完成後、電気
特性をモニターしながらレーザー照射することによって
回路システムを構成するための最適な薄膜トランジスタ
のバラメータを容易に制御することができた。それによ
って例えばTFT方式の液晶表示装置のような非常に多
くの数のTFTが均一な特性を持つ必要があるものにお
いてTFTの特性のバラツキが発生した時、本発明によ
る方法を用いることによりそれを修正することができ、
品質と歩留りを著しく向上できた。
According to the present invention, after the device structure is completed, the optimum parameters of the thin film transistor for forming the circuit system can be easily controlled by irradiating the laser while monitoring the electrical characteristics. Accordingly, when a large number of TFTs need to have uniform characteristics, such as a TFT type liquid crystal display device, when the characteristics of the TFTs vary, the method according to the present invention is used to reduce such variations. Can be modified,
Quality and yield were significantly improved.

【0068】しかも、デバイス構造上に何ら難しい工程
を加えることなく品質と歩留まりを同時に向上させるこ
とができた。
In addition, the quality and the yield could be simultaneously improved without adding any difficult steps to the device structure.

【0069】また本発明によれば同一基板上の薄膜トラ
ンジスタの移動度を始めとする諸電気特性を自由に制御
することができ、また必要なTFTだけを結晶化させa-
SiTFTと poly-SiTFTの混合システムを実現するこ
とが可能になった
Further, according to the present invention, it is possible to freely control various electrical characteristics such as the mobility of the thin film transistor on the same substrate, and to crystallize only the necessary TFT to obtain a-
It is now possible to realize a mixed system of SiTFT and poly-SiTFT

【0070】また、レーザー照射はごく短時間に行われ
るため基板温度をほとんど上昇せさることがなく、 pol
y-SiTFTを低温(室温〜400℃)で作製する事が可
能となり、これによって大面積の poly-SiTFTシステ
ムを石英ガラスのような高価なガラスを用いることなく
安価に作製することが可能となった。
Further, since the laser irradiation is performed in a very short time, the substrate temperature is hardly increased,
It is possible to manufacture y-Si TFTs at low temperatures (room temperature to 400 ° C.), thereby making it possible to manufacture large-area poly-Si TFT systems at low cost without using expensive glass such as quartz glass. Was.

【0071】本発明によるTFT構造と一般のTFT構
造をa-Siにて同一基板上に作製し、本発明の構造をもっ
たTFTに対してレーザー照射を行うことで、a-SiTF
Tとpoly-SiTFTの混合システムを実現することが可
能であることは言うまでもない。
A TFT structure according to the present invention and a general TFT structure are formed on the same substrate using a-Si, and laser irradiation is performed on the TFT having the structure according to the present invention.
It goes without saying that a mixed system of T and poly-Si TFT can be realized.

【0072】以上のように、本発明は薄膜トランジスタ
の作製方法において数多くのメリットをもたらすことが
でき、その工業上の効果は大きい。
As described above, the present invention can bring a number of advantages in the method of manufacturing a thin film transistor, and has a great industrial effect.

【図面の簡単な説明】[Brief description of the drawings]

【図1】・・・・本願発明の薄膜トランジスタの構造の
FIG. 1 shows an example of the structure of a thin film transistor of the present invention.

【図2】・・・・液晶表示装置の構成FIG. 2 is a configuration of a liquid crystal display device.

【図3】・・・・薄膜トランジスタの作製工程FIG. 3 is a process for manufacturing a thin film transistor.

【図4】・・・・冗長構成を持つ poly-SiTFT駆動型
液晶表示装置
FIG. 4—Poly-Si TFT driven liquid crystal display device with redundant configuration

【図5】・・・・図4の液晶表示装置の画素駆動用TF
Tの冗長構成
5 is a TF for driving a pixel of the liquid crystal display device of FIG.
Redundant configuration of T

【符号の説明】[Explanation of symbols]

1・・・ガラス基板 2・・・下地膜 3・・・ゲート電極 4・・・ゲート絶縁膜 5・・・チャネル形成領域 9・・・ソース電極 10・・・ドレイン電極 11・・・ソース領域 12・・・ドレイン領域 13・・・パシベイション膜 20・・・ poly-SiTFT駆動型液晶表示装置の画素マ
トリクス駆動用 poly-SiTFT部分 21・・・液晶表示装置の周辺回路中のシフトレジスタ
回路 22・・・液晶表示装置の周辺回路中の冗長用シフトレ
ジスタ回路 23・・・液晶表示装置の画素マトリクス駆動用 poly-
SiTFT 24・・・液晶表示装置の画素マトリクス駆動冗長用 p
oly-SiTFT 30・・・液晶表示装置の画素マトリクス駆動用TFT
部分 31・・・液晶表示装置の周辺回路用TFT部分
DESCRIPTION OF SYMBOLS 1 ... Glass substrate 2 ... Base film 3 ... Gate electrode 4 ... Gate insulating film 5 ... Channel formation region 9 ... Source electrode 10 ... Drain electrode 11 ... Source region Reference numeral 12: drain region 13: passivation film 20: poly-Si TFT portion for driving a pixel matrix of a poly-Si TFT drive type liquid crystal display device 21: shift register circuit in a peripheral circuit of the liquid crystal display device 22 ..Redundant shift register circuit in peripheral circuits of liquid crystal display device 23... Poly- for driving pixel matrix of liquid crystal display device
SiTFT 24 ・ ・ ・ redundant pixel matrix drive for liquid crystal display device p
oly-Si TFT 30: TFT for driving the pixel matrix of the liquid crystal display device
Part 31: TFT part for peripheral circuit of liquid crystal display device

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成13年3月26日(2001.3.2
6)
[Submission date] March 26, 2001 (2001.3.2)
6)

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Correction target item name] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【特許請求の範囲】[Claims]

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/78 616V 617J 617M 618Z ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 29/78 616V 617J 617M 618Z

Claims (21)

【特許請求の範囲】[Claims] 【請求項1】 ゲート電極と、前記ゲート電極に接する
ゲート絶縁膜と、前記ゲート絶縁膜に接する結晶化され
た半導体膜とを有する薄膜トランジスタであって、前記
半導体膜は不純物領域を有し、前記ゲート電極は前記不
純物領域と前記ゲート絶縁膜を介して重なっている領域
を有することを特徴とする薄膜トランジスタ。
A thin film transistor including a gate electrode, a gate insulating film in contact with the gate electrode, and a crystallized semiconductor film in contact with the gate insulating film, wherein the semiconductor film has an impurity region; A thin film transistor, wherein the gate electrode has a region overlapping with the impurity region via the gate insulating film.
【請求項2】 ゲート電極と、前記ゲート電極上のゲー
ト絶縁膜と、前記ゲート絶縁膜上の結晶化された半導体
膜とを有する薄膜トランジスタであって、前記半導体膜
は不純物領域を有し、前記ゲート電極は前記不純物領域
と前記ゲート絶縁膜を介して重なっている領域を有する
ことを特徴とする薄膜トランジスタ。
2. A thin film transistor having a gate electrode, a gate insulating film on the gate electrode, and a crystallized semiconductor film on the gate insulating film, wherein the semiconductor film has an impurity region, A thin film transistor, wherein the gate electrode has a region overlapping with the impurity region via the gate insulating film.
【請求項3】 請求項1又は請求項2において、前記ゲ
ート電極の端は、前記不純物領域と前記ゲート絶縁膜を
介して重なっている部分を有することを特徴とする薄膜
トランジスタ。
3. The thin film transistor according to claim 1, wherein an end of the gate electrode has a portion overlapping with the impurity region via the gate insulating film.
【請求項4】 請求項1又は請求項2において、前記不
純物領域の端は前記ゲート電極と前記ゲート絶縁膜を介
して重なっている部分を有することを特徴とする薄膜ト
ランジスタ。
4. The thin film transistor according to claim 1, wherein an end of the impurity region has a portion overlapping with the gate electrode with the gate insulating film interposed therebetween.
【請求項5】 請求項1又は請求項2において、前記ゲ
ート電極の端は、前記不純物領域の下方に存在する部分
を有することを特徴とする薄膜トランジスタ。
5. The thin film transistor according to claim 1, wherein an end of the gate electrode has a portion below the impurity region.
【請求項6】 請求項1乃至5のいずれか一において、
前記薄膜トランジスタの電界効果移動度は10cm2
vs以上であることを特徴とする薄膜トランジスタ。
6. The method according to claim 1, wherein
The field effect mobility of the thin film transistor is 10 cm 2 /
vs. or more.
【請求項7】 請求項1乃至6のいずれか一において、
前記ゲート絶縁膜の厚さは100〜500nmであるこ
とを特徴とする薄膜トランジスタ。
7. The method according to claim 1, wherein
The thin film transistor, wherein the thickness of the gate insulating film is 100 to 500 nm.
【請求項8】 請求項1乃至7のいずれか一において、
前記薄膜トランジスタはチャネル形成領域を有し、前記
チャネル形成領域の厚さは20〜100nmであること
を特徴とする薄膜トランジスタ。
8. The method according to claim 1, wherein
The thin film transistor has a channel formation region, and the thickness of the channel formation region is 20 to 100 nm.
【請求項9】 請求項1乃至8のいずれか一において、
前記ゲート電極の表面は陽極酸化されていることを特徴
とする薄膜トランジスタ。
9. The method according to claim 1, wherein
A thin film transistor, wherein a surface of the gate electrode is anodized.
【請求項10】 請求項1乃至8のいずれか一におい
て、前記ゲート電極としてクロム、タンタル又はアルミ
ニウムを用いることを特徴とする薄膜トランジスタ。
10. The thin film transistor according to claim 1, wherein chromium, tantalum, or aluminum is used for the gate electrode.
【請求項11】 請求項1乃至10のいずれか一におい
て、前記不純物領域はN型の導電型を有することを特徴
とする薄膜トランジスタ。
11. The thin film transistor according to claim 1, wherein the impurity region has N-type conductivity.
【請求項12】 請求項1乃至10のいずれか一におい
て、前記不純物領域はP型の導電型を有することを特徴
とする薄膜トランジスタ。
12. The thin film transistor according to claim 1, wherein the impurity region has a P-type conductivity.
【請求項13】 請求項1乃至10のいずれか一におい
て、前記不純物領域はリンを含むことを特徴とする薄膜
トランジスタ。
13. The thin film transistor according to claim 1, wherein the impurity region contains phosphorus.
【請求項14】 請求項1乃至13のいずれか一におい
て、前記半導体膜はレーザー照射により結晶化されてい
ることを特徴とする薄膜トランジスタ。
14. The thin film transistor according to claim 1, wherein the semiconductor film is crystallized by laser irradiation.
【請求項15】 ゲート電極と、前記ゲート電極に接す
るゲート絶縁膜と、前記ゲート絶縁膜に接する結晶化さ
れた半導体膜とを有する薄膜トランジスタと、画素電極
とを有するアクティブマトリクス型表示装置であって、
前記半導体膜は不純物領域を有し、前記ゲート電極は前
記不純物領域と前記ゲート絶縁膜を介して重なっている
領域を有することを特徴とするアクティブマトリクス型
表示装置。
15. An active matrix display device comprising: a thin film transistor having a gate electrode, a gate insulating film in contact with the gate electrode, a crystallized semiconductor film in contact with the gate insulating film, and a pixel electrode. ,
The active matrix display device, wherein the semiconductor film has an impurity region, and the gate electrode has a region overlapping with the impurity region via the gate insulating film.
【請求項16】 ゲート電極と、前記ゲート電極上のゲ
ート絶縁膜と、前記ゲート絶縁膜上の結晶化された半導
体膜とを有する薄膜トランジスタと、画素電極とを有す
るアクティブマトリクス型表示装置であって、前記半導
体膜は不純物領域を有し、前記ゲート電極は前記不純物
領域と前記ゲート絶縁膜を介して重なっている領域を有
することを特徴とするアクティブマトリクス型表示装
置。
16. An active matrix display device comprising: a thin film transistor having a gate electrode, a gate insulating film on the gate electrode, a crystallized semiconductor film on the gate insulating film, and a pixel electrode. An active matrix display device, wherein the semiconductor film has an impurity region, and the gate electrode has a region overlapping with the impurity region via the gate insulating film.
【請求項17】 ゲート電極と、前記ゲート電極に接す
るゲート絶縁膜と、前記ゲート絶縁膜に接する結晶化さ
れた半導体膜とを有する薄膜トランジスタと、画素電極
と、第1のポリイミド膜とを有する第1の基板と、対向
電極と、第2のポリイミド膜とを有する第2の基板と、
前記第1の基板と前記第2の基板との間に液晶とを有す
るアクティブマトリクス型表示装置であって、前記半導
体膜は不純物領域を有し、前記ゲート電極は前記不純物
領域と前記ゲート絶縁膜を介して重なっている領域を有
することを特徴とするアクティブマトリクス型表示装
置。
17. A thin film transistor including a gate electrode, a gate insulating film in contact with the gate electrode, a crystallized semiconductor film in contact with the gate insulating film, a pixel electrode, and a first polyimide film. A second substrate having one substrate, a counter electrode, and a second polyimide film;
An active matrix display device including a liquid crystal between the first substrate and the second substrate, wherein the semiconductor film has an impurity region, and the gate electrode includes the impurity region and the gate insulating film. An active matrix type display device having an overlapping area via a substrate.
【請求項18】 ゲート電極と、前記ゲート電極上のゲ
ート絶縁膜と、前記ゲート絶縁膜上の結晶化された半導
体膜とを有する薄膜トランジスタと、画素電極と、第1
のポリイミド膜とを有する第1の基板と、対向電極と、
第2のポリイミド膜とを有する第2の基板と、前記第1
の基板と前記第2の基板との間に液晶とを有するアクテ
ィブマトリクス型表示装置であって、前記半導体膜は不
純物領域を有し、前記ゲート電極は前記不純物領域と前
記ゲート絶縁膜を介して重なっている領域を有すること
を特徴とするアクティブマトリクス型表示装置。
18. A thin film transistor having a gate electrode, a gate insulating film on the gate electrode, a crystallized semiconductor film on the gate insulating film, a pixel electrode, and a first electrode.
A first substrate having a polyimide film, a counter electrode,
A second substrate having a second polyimide film;
An active matrix display device having a liquid crystal between the substrate and the second substrate, wherein the semiconductor film has an impurity region, and the gate electrode has the impurity region and the gate insulating film interposed therebetween. An active matrix display device having an overlapping region.
【請求項19】 請求項15乃至18のいずれか一にお
いて、前記薄膜トランジスタは、前記アクティブマトリ
クス型表示装置の画素電極に接続して用いることを特徴
とするアクティブマトリクス型表示装置。
19. The active matrix display device according to claim 15, wherein the thin film transistor is used by being connected to a pixel electrode of the active matrix display device.
【請求項20】 請求項15乃至18のいずれか一にお
いて、前記薄膜トランジスタは、前記アクティブマトリ
クス型表示装置の周辺駆動回路に用いることを特徴とす
るアクティブマトリクス型表示装置。
20. The active matrix display device according to claim 15, wherein the thin film transistor is used for a peripheral driver circuit of the active matrix display device.
【請求項21】 請求項15乃至18のいずれか一にお
いて、前記アクティブマトリクス型表示装置は、同一基
板上に、画素電極に接続して用いる薄膜トランジスタと
周辺駆動回路に用いる薄膜トランジスタとを有し、前記
ゲート電極が前記不純物領域と前記ゲート絶縁膜を介し
て重なっている領域を有する薄膜トランジスタは、前記
画素電極に接続して用いる薄膜トランジスタ又は前記周
辺駆動回路に用いる薄膜トランジスタであることを特徴
とするアクティブマトリクス型表示装置。
21. The active matrix display device according to claim 15, further comprising: a thin film transistor connected to a pixel electrode and a thin film transistor used for a peripheral driver circuit on the same substrate. An active matrix type thin film transistor, wherein the thin film transistor having a region where a gate electrode overlaps with the impurity region via the gate insulating film is a thin film transistor used in connection with the pixel electrode or a thin film transistor used in the peripheral driver circuit. Display device.
JP2001069182A 2001-03-12 2001-03-12 Thin film transistor and active matrix display device Expired - Lifetime JP3435144B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001069182A JP3435144B2 (en) 2001-03-12 2001-03-12 Thin film transistor and active matrix display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001069182A JP3435144B2 (en) 2001-03-12 2001-03-12 Thin film transistor and active matrix display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001033410A Division JP3366626B2 (en) 2001-02-09 2001-02-09 Method for manufacturing thin film transistor and active matrix display device

Publications (2)

Publication Number Publication Date
JP2001320060A true JP2001320060A (en) 2001-11-16
JP3435144B2 JP3435144B2 (en) 2003-08-11

Family

ID=18927249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001069182A Expired - Lifetime JP3435144B2 (en) 2001-03-12 2001-03-12 Thin film transistor and active matrix display device

Country Status (1)

Country Link
JP (1) JP3435144B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040044726A (en) * 2002-11-21 2004-05-31 삼성전자주식회사 Thin film transistor and method for manufacturing thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040044726A (en) * 2002-11-21 2004-05-31 삼성전자주식회사 Thin film transistor and method for manufacturing thereof

Also Published As

Publication number Publication date
JP3435144B2 (en) 2003-08-11

Similar Documents

Publication Publication Date Title
JP3255942B2 (en) Method for manufacturing inverted staggered thin film transistor
US7361566B2 (en) Method of forming poly-silicon thin film transistors
JP3359689B2 (en) Semiconductor circuit and manufacturing method thereof
JP2001217424A (en) Thin film transistor and liquid crystal display using the same
JPH06124890A (en) Fabricating method for film-like semiconductor device
KR20100089895A (en) Thin-film transistor manufacturing method and thin-film transistor
JP3514891B2 (en) Semiconductor device and manufacturing method thereof
JP3430335B2 (en) Method for manufacturing semiconductor device
US7435667B2 (en) Method of controlling polysilicon crystallization
JP3431681B2 (en) Method for manufacturing semiconductor circuit
JP2001320060A (en) Thin-film transistor and active matrix type display device
JP3366626B2 (en) Method for manufacturing thin film transistor and active matrix display device
JP2001028444A (en) Active type display
JP2003023162A (en) Thin film transistor and method for manufacturing the same
JP3431903B2 (en) Semiconductor circuit and semiconductor device
JP3462157B2 (en) Method for manufacturing semiconductor device
JPH06124889A (en) Method for fabricating film-like semiconductor device
JP2005243938A (en) Thin-film transistor and its manufacturing method
JP4087363B2 (en) Semiconductor device
JP2000133590A (en) Semiconductor device and manufacture thereof
JP2000133806A (en) Hydrogenation method of thin-film transistor
JPH10313122A (en) Thin-film transistor
JP2008112807A (en) Method for manufacturing a thin film transistor substrate, and method for manufacturing a display using the same
JPH02305475A (en) Thin film semiconductor element and manufacture thereof
JP2002299628A (en) Semiconductor thin film, semiconductor device and manufacturing method therefor

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090530

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090530

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100530

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100530

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100530

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110530

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110530

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120530

Year of fee payment: 9

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120530

Year of fee payment: 9