JP2001319988A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2001319988A
JP2001319988A JP2000133763A JP2000133763A JP2001319988A JP 2001319988 A JP2001319988 A JP 2001319988A JP 2000133763 A JP2000133763 A JP 2000133763A JP 2000133763 A JP2000133763 A JP 2000133763A JP 2001319988 A JP2001319988 A JP 2001319988A
Authority
JP
Japan
Prior art keywords
semiconductor device
circuit board
sealing portion
mounting
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000133763A
Other languages
Japanese (ja)
Other versions
JP4402806B2 (en
Inventor
Tadashi Uno
正 宇野
Akira Takashima
晃 高島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000133763A priority Critical patent/JP4402806B2/en
Publication of JP2001319988A publication Critical patent/JP2001319988A/en
Application granted granted Critical
Publication of JP4402806B2 publication Critical patent/JP4402806B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device that has a simple configuration applying the structure of a package with a conventional chip size and a small packaging area, and can be vertically packaged for the semiconductor device where a package is vertically arranged to a packaging substrate for reducing the packaging area. SOLUTION: A semiconductor chip 6 is mounted onto a first surface 4a where the wiring pattern of a flexible circuit substrate 4 is formed. A solder ball 8 is formed on a second surface 4b at a side opposite to the first surface. The semiconductor chip 6 is resin-sealed to form a sealing part 10. The side of the surface 4a where the soldering ball 8 is formed is resin-sealed to form a sealing part 12. The circuit substrate 4 is bent for bonding the sealing part 12 to the sealing part 10.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置及び半導
体装置の搭載構造に係わり、特に実装基板に対してパッ
ケージを垂直に配置することにより実装面積を減少した
半導体装置及び半導体装置の実装構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a mounting structure of the semiconductor device, and more particularly to a semiconductor device and a mounting structure of the semiconductor device in which a mounting area is reduced by arranging a package perpendicularly to a mounting substrate.

【0002】[0002]

【従来の技術】実装面に対してパッケージを垂直に配置
した半導体装置は、一般的に縦型実装の半導体装置と称
される。従来の縦型実装の半導体装置として、金属製の
リードフレームを用いてプラスチックパッケージした、
いわゆるSVP(Surface Vertical Package)がメモリ
ー用途として製品化されている。
2. Description of the Related Art A semiconductor device in which a package is arranged perpendicular to a mounting surface is generally called a vertical mounting semiconductor device. As a conventional vertical mounting semiconductor device, a plastic package using a metal lead frame,
A so-called SVP (Surface Vertical Package) has been commercialized as a memory application.

【0003】SVPは同じプラスチックパッケージであ
るTSOP(Thin Small Outline Package)と同様の組
み立て工程により製造可能であり、接続用のリードをパ
ッケージの一辺にまとめて設け、リードの先端部分を実
装面に固定したときにパッケージが実装面に対して垂直
に配置されるように構成したものである。また、実際の
リードと同様な構成のダミーリードを設けてマザーボー
ドへの実装の際に転倒を防止する構成とされている。
[0003] SVP can be manufactured by the same assembling process as TSOP (Thin Small Outline Package), which is the same plastic package. Leads for connection are provided on one side of the package, and the tip of the lead is fixed to the mounting surface. In this case, the package is arranged so as to be perpendicular to the mounting surface. In addition, a dummy lead having a configuration similar to that of an actual lead is provided to prevent tipping when mounting on a motherboard.

【0004】また、特開平10−150065号公報
は、垂直配置可能なチップサイズパッケージを開示して
いる。このチップサイズパッケージでは、フレキシブル
プリント基板上に半導体チップが搭載され、半導体チッ
プ搭載面の反対側の面に配線パターンが形成されてい
る。フレキシブルプリント基板の半導体チップ搭載領域
には、半導体チップの電極に対応した位置に貫通孔が形
成されており、配線パターンの設けられた面に形成され
たパッドと半導体チップの電極とは、貫通孔を通じてボ
ンディングワイヤにより接続されている。
[0004] Japanese Patent Application Laid-Open No. 10-150065 discloses a chip size package that can be vertically arranged. In this chip size package, a semiconductor chip is mounted on a flexible printed board, and a wiring pattern is formed on a surface opposite to a semiconductor chip mounting surface. In the semiconductor chip mounting area of the flexible printed board, through holes are formed at positions corresponding to the electrodes of the semiconductor chip, and the pads formed on the surface on which the wiring pattern is provided and the electrodes of the semiconductor chip are connected to the through holes. Through a bonding wire.

【0005】上述の構成において、フレキシブルプリン
ト基板の一辺側にまとめて実装用半田ボールを形成し、
この部分を半導体チップ側に折り曲げることにより、実
装用半田ボールが形成された面に対して、半導体チップ
の搭載面が垂直になるように構成している。すなわち、
半導体装置を実装面に対して垂直に固定することが可能
となっている。したがって、この特許公報に開示された
半導体装置では、半導体チップの封止に加えて、半導体
チップの搭載面の反対側の面、すなわち、回路パターン
が形成された面も樹脂封止されている。この樹脂封止部
から延出したフレキシブルプリント基板の部分に上述の
半田ボールが形成され、折り曲げられている。したがっ
て、フレキシブルプリント基板は、その回路形成面を外
側にして直角に折り曲げられている。
[0005] In the above configuration, mounting solder balls are formed collectively on one side of the flexible printed circuit board.
This portion is bent toward the semiconductor chip, so that the mounting surface of the semiconductor chip is perpendicular to the surface on which the solder balls for mounting are formed. That is,
The semiconductor device can be fixed vertically to the mounting surface. Therefore, in the semiconductor device disclosed in this patent publication, in addition to the sealing of the semiconductor chip, the surface opposite to the mounting surface of the semiconductor chip, that is, the surface on which the circuit pattern is formed is also resin-sealed. The above-mentioned solder balls are formed on the portion of the flexible printed board extending from the resin sealing portion, and are bent. Therefore, the flexible printed circuit board is bent at a right angle with its circuit forming surface outside.

【0006】[0006]

【発明が解決しようとする課題】上述のSVPにおいて
は、リードのマザーボードへの接合の信頼性を確保する
ために、リードの先端を折り曲げるなどして実装面に平
行となる部分をリードに設け、TSOPと同程度のリー
ド接合面積を確保する必要がある。このため、半導体装
置の製造工程が複雑となり、製造コストの上昇を招いて
いた。
In the above-described SVP, in order to ensure the reliability of joining of the lead to the motherboard, a portion parallel to the mounting surface is provided on the lead by bending the tip of the lead or the like. It is necessary to secure the same lead bonding area as TSOP. For this reason, the manufacturing process of the semiconductor device becomes complicated, and the manufacturing cost is increased.

【0007】また、実装を行う際、転倒防止のために支
え用のリードを設けなければならず、半導体装置の寸法
が大きくなるという問題があった。さらに、外部接続用
のリードはパッケージの一辺にしか設けることができな
いため、端子数の多い半導体装置では、TSOPよりも
実装面積が大きくなってしまうという問題もあった。一
方、特開平10−150065号公報に開示された半導
体装置は、チップ搭載面側の樹脂封止に加えて反対側も
樹脂封止をする必要があり、構造が複雑であり、製造コ
ストが上昇するといる問題が考えられる。また、実装用
半田ボールが形成されるフレキシブルプリント基板の部
分が折り曲げられて半導体チップの封止部及び封止部の
上に設けられた放熱用ヒートシンクに接触しているた
め、実装部分に半導体チップの熱が容易に伝わってしま
い、熱膨張に起因して実装信頼性が低下するという問題
も考えられる。
[0007] Further, when mounting, it is necessary to provide supporting leads in order to prevent overturning, and there is a problem that the size of the semiconductor device becomes large. Furthermore, since external connection leads can be provided only on one side of the package, there is a problem that a semiconductor device having a large number of terminals has a larger mounting area than a TSOP. On the other hand, the semiconductor device disclosed in Japanese Patent Application Laid-Open No. H10-150065 requires resin sealing not only on the chip mounting surface side but also on the opposite side, resulting in a complicated structure and increased manufacturing cost. There is a problem. Also, since the portion of the flexible printed circuit board on which the mounting solder balls are formed is bent and is in contact with the sealing portion of the semiconductor chip and the heat sink for heat radiation provided on the sealing portion, the semiconductor chip is mounted on the mounting portion. Is easily transmitted, and there is a problem that mounting reliability is reduced due to thermal expansion.

【0008】また、特開平10−150065号公報に
開示された半導体装置は、半導体チップの搭載領域内に
おいてワイヤボンディングを行っているが、半導体チッ
プの電極ピッチが狭くなった場合、ワイヤボンディング
用の領域が確保できなくなるという問題も考えられる。
In the semiconductor device disclosed in Japanese Patent Application Laid-Open No. H10-150065, wire bonding is performed in the mounting region of the semiconductor chip. There is also a problem that an area cannot be secured.

【0009】本発明は上記の点に鑑みてなされたもので
あり、従来のチップサイズパッケージの構造を応用した
簡単な構成を有し、実装面積の小さい縦型実装可能な半
導体装置及びそのような半導体装置の実装構造を提供す
ることを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and has a simple structure in which the structure of a conventional chip size package is applied, and has a small mounting area and a vertically mountable semiconductor device. It is an object to provide a mounting structure of a semiconductor device.

【0010】[0010]

【課題を解決するための手段】上記の課題を解決するた
めに本発明では、次に述べる各手段を講じたことを特徴
とするものである。
Means for Solving the Problems In order to solve the above problems, the present invention is characterized by taking the following means.

【0011】請求項1記載の発明は、半導体チップと、
該半導体チップが搭載される第1の面と該第1の面の反
対側の第2の面とを有し、該第2の面に配線パターンが
形成された柔軟性を有する回路基板と、前記第2の面に
形成された外部接続用突起電極とを有する半導体装置で
あって、前記外部接続用突起電極が形成された部分を、
前記外部接続用突起電極が外側となるように前記半導体
チップの方向へ所定の角度で折り曲げたことを特徴とす
るものである。
According to a first aspect of the present invention, there is provided a semiconductor chip comprising:
A flexible circuit board having a first surface on which the semiconductor chip is mounted and a second surface opposite to the first surface, and having a wiring pattern formed on the second surface; A semiconductor device having an external connection protruding electrode formed on the second surface, wherein a portion where the external connection protruding electrode is formed is:
The semiconductor device is characterized by being bent at a predetermined angle in the direction of the semiconductor chip so that the external connection protruding electrode is on the outside.

【0012】請求項2記載の発明は、請求項1記載の半
導体装置であって、前記半導体チップが封止された第1
の封止部と、前記外部接続用突起電極が形成された部分
の第1の面側に形成された配線パターンを封止する第2
の封止部とを有し、前記外部接続用突起電極が形成され
た部分が折り曲げられて前記第2の封止部が接着剤によ
り前記第1の封止部に固定されたことを特徴とするもの
である。
According to a second aspect of the present invention, there is provided the semiconductor device according to the first aspect, wherein the first semiconductor chip is sealed.
And a second portion for sealing the wiring pattern formed on the first surface side of the portion where the external connection projection electrode is formed.
Wherein the portion on which the external connection projecting electrode is formed is bent, and the second sealing portion is fixed to the first sealing portion with an adhesive. Is what you do.

【0013】請求項3記載の発明は、請求項1又は2記
載の半導体装置であって、前記回路基板の第2の面にお
いて前記第1の封止部の反対側に外部接続用電極が形成
されたことを特徴とするものである。
According to a third aspect of the present invention, in the semiconductor device according to the first or second aspect, an electrode for external connection is formed on a second surface of the circuit board on a side opposite to the first sealing portion. It is characterized by having been done.

【0014】上記した各手段は、次のように作用する。Each of the above-mentioned means operates as follows.

【0015】請求項1記載の発明によれば、マザーボー
ド等の実装基板への実装に必要な電極をまとめて回路基
板の一部に形成し、その回路基板の一部を例えば垂直に
折り曲げることとすれば、実装基板上において半導体装
置の占める搭載面積は折り曲げられた部分のみとなる。
したがって、個々の半導体装置の実装面積が減少し、実
装基板の実装密度を高めることができる。
According to the first aspect of the present invention, electrodes necessary for mounting on a mounting board such as a motherboard are collectively formed on a part of a circuit board, and the part of the circuit board is bent, for example, vertically. Then, the mounting area occupied by the semiconductor device on the mounting board is only the bent portion.
Therefore, the mounting area of each semiconductor device is reduced, and the mounting density of the mounting board can be increased.

【0016】半導体チップと外部接続用突起電極とは回
路基板の第1の面に形成された回路パターンにより電気
的に接続される。したがって、回路パターンは回路基板
の折り曲げ部を通過して半導体チップ側から突起電極の
形成された側へと延在している。このような構造におい
て、本発明による半導体装置の回路基板の折り曲げ方向
は、回路パターンが形成されている第1の面が内側に折
り曲げられることとなり、回路パターンにとっては圧縮
方向となる。このため、回路パターンに引張力が加わる
方向に回路基板を折り曲げる構成と比較すると、回路基
板の折り曲げにより回路パターンの断線あるいは損傷の
可能性を低減することができる。
The semiconductor chip and the external connection projecting electrode are electrically connected by a circuit pattern formed on the first surface of the circuit board. Therefore, the circuit pattern extends from the semiconductor chip side to the side where the protruding electrodes are formed, passing through the bent portion of the circuit board. In such a structure, the bending direction of the circuit board of the semiconductor device according to the present invention is such that the first surface on which the circuit pattern is formed is bent inward, which is a compression direction for the circuit pattern. Therefore, as compared with a configuration in which the circuit board is bent in a direction in which a tensile force is applied to the circuit pattern, the possibility of disconnection or damage of the circuit pattern due to the bending of the circuit board can be reduced.

【0017】請求項2記載の発明によれば、回路基板の
外部接続用突起電極の設けられた部分に形成された回路
パターンは、第2の封止部により封止されて保護され
る。また、この第2の封止部を、半導体チップが封止さ
れた第1の封止部に接着することにより、回路基板の外
部接続用突起電極の設けられた部分を所定角度に容易に
固定することができる。また、回路パターンは第2の封
止部により封止されているため、動作時の半導体チップ
からの熱の影響を低減することができる。
According to the second aspect of the present invention, the circuit pattern formed on the portion of the circuit board where the external connection projecting electrode is provided is sealed and protected by the second sealing portion. Further, by bonding the second sealing portion to the first sealing portion in which the semiconductor chip is sealed, the portion of the circuit board provided with the external connection protruding electrodes can be easily fixed at a predetermined angle. can do. Further, since the circuit pattern is sealed by the second sealing portion, the effect of heat from the semiconductor chip during operation can be reduced.

【0018】請求項3記載の発明によれば、回路基板の
第2の面において第1の封止部の反対側に外部接続用電
極が形成されるため、この電極を利用して他の半導体装
置を直接接続する構成とすることができる。したがっ
て、本発明による半導体装置と他の半導体装置とを、実
装基板を介さずに接続することができ、高速な動作が可
能となる。また、例えば、本発明による半導体装置をメ
モリとし、これにマイクロプロセッサを直接接続するこ
とにより、システムLSIを容易に構築することができ
る。
According to the third aspect of the present invention, since the external connection electrode is formed on the second surface of the circuit board on the side opposite to the first sealing portion, another semiconductor is utilized by using this electrode. A configuration in which the devices are directly connected can be adopted. Therefore, the semiconductor device according to the present invention and another semiconductor device can be connected without the interposition of a mounting substrate, and high-speed operation can be performed. Further, for example, by using the semiconductor device according to the present invention as a memory and directly connecting a microprocessor to the memory, a system LSI can be easily constructed.

【0019】[0019]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。
Next, embodiments of the present invention will be described with reference to the drawings.

【0020】図1は本発明の第1の実施の形態による半
導体装置の図である。図1(a)は半導体装置の正面図
であり、図1(b)はその側面図である。本発明の第1
の実施の形態による半導体装置は縦型実装の半導体装置
であり、半導体チップが、マザーボード等の実装基板2
に対して垂直となるように構成されている。
FIG. 1 is a diagram of a semiconductor device according to a first embodiment of the present invention. FIG. 1A is a front view of the semiconductor device, and FIG. 1B is a side view thereof. First of the present invention
The semiconductor device according to the embodiment is a vertically mounted semiconductor device, and the semiconductor chip is mounted on a mounting substrate 2 such as a motherboard.
Is configured to be perpendicular to.

【0021】本発明の第1の実施の形態による半導体装
置は、柔軟性を有する回路基板4と、回路基板4に搭載
された半導体チップ6と、半導体チップ6の搭載された
回路基板の部分に対して垂直に折り曲げられた部分に設
けられた複数の半田ボール(突起電極)8とよりなる。
The semiconductor device according to the first embodiment of the present invention includes a circuit board 4 having flexibility, a semiconductor chip 6 mounted on the circuit board 4, and a portion of the circuit board on which the semiconductor chip 6 is mounted. It is composed of a plurality of solder balls (protruding electrodes) 8 provided in a portion bent perpendicularly to the other.

【0022】回路基板4の半導体チップ6が設けられた
面(第1の面)4aには回路パターン(図示せず)が形
成されており、半導体チップ6と半田ボール8とを電気
的に接続している。半導体チップ6は封止部10(第1
の封止部)により樹脂封止され、半田ボール8が設けら
れた回路基板4の部分の反対側にも封止部12(第2の
封止部)が設けられている。この封止部12は回路パタ
ーンを封止するとともに回路基板4の折り曲げられた部
分を補強するよう作用する。すなわち、封止部12を回
路基板4上に形成することにより、回路基板4の折り曲
げられた部分を平坦に維持することができる。
A circuit pattern (not shown) is formed on the surface (first surface) 4a of the circuit board 4 on which the semiconductor chip 6 is provided, and the semiconductor chip 6 and the solder balls 8 are electrically connected. are doing. The semiconductor chip 6 includes a sealing portion 10 (first
A sealing portion 12 (second sealing portion) is also provided on the opposite side to the portion of the circuit board 4 on which the solder balls 8 are provided, which is resin-sealed by the sealing portion 12. The sealing portion 12 functions to seal the circuit pattern and reinforce the bent portion of the circuit board 4. That is, by forming the sealing portion 12 on the circuit board 4, the bent portion of the circuit board 4 can be maintained flat.

【0023】また、封止部10と封止部12とは回路基
板4が折り曲げられたときに互いに当接するように構成
されている。すなわち、封止部10と封止部12とが当
接することにより、回路基板4の折り曲げ角度が所定の
角度となる。本実施の形態の場合は、封止部10と封止
部12の各々の側面の傾きが回路基板4に対して45度
となっており、これにより、封止部10と封止部12と
が当接したときに回路基板4は90度に折り曲げられる
こととなる。すなわち、半導体チップ6が設けられた部
分の回路基板4と半田ボール8が設けられた部分の回路
基板4とは互いに垂直にとなる。
The sealing portion 10 and the sealing portion 12 are configured so as to abut each other when the circuit board 4 is bent. That is, when the sealing portion 10 and the sealing portion 12 come into contact with each other, the bending angle of the circuit board 4 becomes a predetermined angle. In the case of the present embodiment, the inclination of each side surface of the sealing portion 10 and the sealing portion 12 is 45 degrees with respect to the circuit board 4, whereby the sealing portion 10 and the sealing portion 12 When the contact is made, the circuit board 4 is bent at 90 degrees. That is, the portion of the circuit board 4 where the semiconductor chip 6 is provided and the portion of the circuit board 4 where the solder balls 8 are provided are perpendicular to each other.

【0024】封止部10と封止部12とは当接した状態
で接着剤等により固定され、回路基板4は折り曲げられ
た状態に維持される。この接着剤としては、エポキシ系
又はポリイミド系の接着剤を使用することが好ましい。
The sealing portion 10 and the sealing portion 12 are fixed with an adhesive or the like in contact with each other, and the circuit board 4 is maintained in a bent state. It is preferable to use an epoxy-based or polyimide-based adhesive as the adhesive.

【0025】また、回路基板4はチップサイズパッケー
ジのインターポーザに相当するものであり、90度に折
り曲げることを考慮すると、柔軟性を有するポリイミド
系のフィルムにより形成することが好ましい。
The circuit board 4 corresponds to an interposer of a chip size package, and is preferably formed of a polyimide film having flexibility in consideration of bending at 90 degrees.

【0026】上述のように、回路基板4の半導体チップ
4が搭載される面4aには回路パターンが形成され、回
路パターンは半田ボール8が形成された部分の反対側ま
で延在し、半田ボール8を設けるためのランドに接続さ
れている。したがって、回路パターンは回路基板4の折
り曲げ部を通過して延在することとなり、回路基板4を
折り曲げる際に回路基板4とともに折り曲げられること
となる。
As described above, the circuit pattern is formed on the surface 4a of the circuit board 4 on which the semiconductor chip 4 is mounted, and the circuit pattern extends to the side opposite to the portion where the solder ball 8 is formed. 8 is connected to a land. Therefore, the circuit pattern extends through the bent portion of the circuit board 4 and is folded together with the circuit board 4 when the circuit board 4 is bent.

【0027】もし、回路パターンが回路基板4の面4a
の反対側の面4bに形成されていたとすると、回路基板
4が折り曲げられる際に、折り曲げ部において回路パタ
ーンには引張力作用する。本実施の形態のように回路基
板4を90度に急峻に折り曲げた場合、回路パターンに
は大きな引張力が作用し、回路パターンが断線あるいは
損傷してしまう。
If the circuit pattern is formed on the surface 4a of the circuit board 4,
When the circuit board 4 is bent, a tensile force acts on the circuit pattern at the bent portion. When the circuit board 4 is sharply bent at 90 degrees as in the present embodiment, a large tensile force acts on the circuit pattern, and the circuit pattern is disconnected or damaged.

【0028】しかし、本実施の形態では、回路パターン
は回路基板の面4aに形成されており、回路基板4が折
り曲げられる際に回路パターンには圧縮力が作用する構
成となっている。したがって、回路基板4が折り曲げら
れても回路パターンが断線することはない。
However, in the present embodiment, the circuit pattern is formed on the surface 4a of the circuit board, and a compressive force acts on the circuit pattern when the circuit board 4 is bent. Therefore, even if the circuit board 4 is bent, the circuit pattern does not break.

【0029】回路基板の折り曲げ線に対して回路パター
ンが垂直に延在していると、折り曲げ部での応力の影響
が大きいため、回路パターンを波形あるいはジグザグ状
にすることにより回路パターンに作用する応力を吸収あ
るいは分散することができる。
If the circuit pattern extends perpendicularly to the bending line of the circuit board, the influence of the stress at the bent portion is large. Therefore, the circuit pattern acts on the circuit pattern by forming it into a waveform or zigzag shape. It can absorb or disperse stress.

【0030】本実施の形態において、半田ボール8は、
回路基板4の面4b側、すなわち半導体チップ6が搭載
される面6aの反対側の面の一辺に沿って3列に整列し
た状態で形成されている。半田ボール8の列の数は形成
すべき半田ボール8の数により決まるものであり、任意
の数とすることができる。
In the present embodiment, the solder balls 8
The circuit board 4 is formed so as to be aligned in three rows along one side of the surface 4b of the circuit board 4, that is, the side opposite to the surface 6a on which the semiconductor chip 6 is mounted. The number of rows of the solder balls 8 is determined by the number of the solder balls 8 to be formed, and may be an arbitrary number.

【0031】図2は半田ボール8を効率的に配列した構
成を示す図である。図2(a)は半導体装置の一部の正
面図であり、図2(b)は半導体装置の底面図であり、
図2(c)は半導体装置の一部の側面図である。
FIG. 2 is a diagram showing a configuration in which the solder balls 8 are efficiently arranged. 2A is a front view of a part of the semiconductor device, FIG. 2B is a bottom view of the semiconductor device,
FIG. 2C is a side view of a part of the semiconductor device.

【0032】図2に示す半導体装置では、半田ボール8
を3列の千鳥格子状に配列することにより、半導体装置
の実装に係る面積を縮小している。すなわち、3列の半
田ボール8のうち、真中の一列における半田ボール8の
位置を列の長手方向にずらすことにより、隣接した列の
半田ボール8との距離を確保したまま列の間隔を狭くし
ている。これにより、半導体装置の半田ボール8が設け
られた部分の面積は、単に3列に配置した場合に比較し
て図2(b)及び図2(c)において斜線により示した
部分だけ縮小することができる。したがって、より小さ
な実装面積の半導体装置を達成することができ、実装基
板への実装密度を高めることができる。次に、本実施の
形態による半導体装置の製造方法について図3を参照し
ながら説明する。
In the semiconductor device shown in FIG.
Are arranged in a zigzag pattern in three rows, thereby reducing the area required for mounting the semiconductor device. That is, by shifting the position of the solder ball 8 in the middle row of the three rows of solder balls 8 in the longitudinal direction of the row, the distance between the rows of solder balls 8 can be reduced while maintaining the distance from the solder ball 8 in the adjacent row. ing. Thereby, the area of the portion of the semiconductor device where the solder balls 8 are provided is reduced by the hatched portions in FIGS. 2B and 2C as compared with the case where the solder balls 8 are simply arranged in three rows. Can be. Therefore, a semiconductor device having a smaller mounting area can be achieved, and the mounting density on a mounting substrate can be increased. Next, a method for manufacturing the semiconductor device according to the present embodiment will be described with reference to FIG.

【0033】本実施の形態による半導体装置は、ポリイ
ミド系のフィルム上に複数個の半導体チップを搭載して
同時に複数個製造され、最後に個別の半導体装置に個片
化される。
In the semiconductor device according to the present embodiment, a plurality of semiconductor chips are mounted on a polyimide-based film, and a plurality of semiconductor chips are manufactured at the same time. Finally, individual semiconductor devices are singulated.

【0034】まず、図3(a)に示すように、回路基板
4としてのポリイミド系フィルムに半導体チップ6を搭
載する。回路基板4の半導体チップ搭載面4aには予め
回路パターン(図示せず)が形成されている。回路パタ
ーンは半導体チップ6の電極と接続されるパッドを含ん
でおり、本実施の形態では、パッドは半導体チップ6の
周囲に配置される構成となっている。また、回路パター
ンはハンダボール8が形成される部分まで延在し、半田
ボール8の各々に対応したランド14接続されている。
ランド14の下の回路基板4には貫通孔4cが形成され
ており、この貫通孔4cを介して半田ボール8が設けら
れる。
First, as shown in FIG. 3A, a semiconductor chip 6 is mounted on a polyimide film as a circuit board 4. A circuit pattern (not shown) is formed on the semiconductor chip mounting surface 4a of the circuit board 4 in advance. The circuit pattern includes a pad connected to an electrode of the semiconductor chip 6. In the present embodiment, the pad is arranged around the semiconductor chip 6. The circuit pattern extends to a portion where the solder ball 8 is formed, and is connected to lands 14 corresponding to each of the solder balls 8.
A through hole 4c is formed in the circuit board 4 below the land 14, and a solder ball 8 is provided through the through hole 4c.

【0035】半導体チップ6が搭載されると、図3
(b)に示すように、半導体チップ6の電極と回路基板
4のパッドとをボンディングワイヤ16によりボンディ
ングする。次に、図3(c)に示すように、半導体チッ
プ6を樹脂封止して封止部10を形成するとともに、半
田ボール8の設けられた部分の回路パターンを樹脂封止
して封止部12を形成する。封止部10及び封止部12
の相対する面は略45度に傾斜して形成される。
When the semiconductor chip 6 is mounted, FIG.
As shown in (b), the electrodes of the semiconductor chip 6 and the pads of the circuit board 4 are bonded by bonding wires 16. Next, as shown in FIG. 3C, the semiconductor chip 6 is sealed with a resin to form a sealing portion 10, and the circuit pattern of the portion where the solder balls 8 are provided is sealed with a resin. The part 12 is formed. Sealing part 10 and sealing part 12
Are formed to be inclined at approximately 45 degrees.

【0036】樹脂封止が終了すると、次に図3(d)に
示すように半田ボール8が形成される。半田ボール8は
貫通孔4cを介してランド14に接続されるように形成
される。したがって、半田ボール8の各々は回路パター
ン及びボンディングワイヤ16を介して半導体チップ6
の対応する電極に電気的に接続される。
When the resin sealing is completed, a solder ball 8 is next formed as shown in FIG. The solder balls 8 are formed so as to be connected to the lands 14 via the through holes 4c. Therefore, each of the solder balls 8 is connected to the semiconductor chip 6 via the circuit pattern and the bonding wire 16.
Are electrically connected to the corresponding electrodes.

【0037】半田ボール8の形成が終了すると、図3
(e)に示すように、ポリイミドフィルムは個々の半導
体チップ6に対して個片化される。その後、図3(f)
に示すように、回路基板4の半田ボール8が設けられた
部分は、半導体チップ6の設けられた部分に対して垂直
に折り曲げられる。すなわち、回路基板4の封止部12
が形成された部分は、封止部10が3形成された部分に
対して垂直に折り曲げられる。
When the formation of the solder balls 8 is completed, FIG.
As shown in (e), the polyimide film is separated into individual semiconductor chips 6. Then, FIG.
As shown in (2), the portion of the circuit board 4 where the solder balls 8 are provided is bent perpendicularly to the portion where the semiconductor chip 6 is provided. That is, the sealing portion 12 of the circuit board 4
Is bent perpendicularly to the portion where the sealing portion 10 is formed.

【0038】この折り曲げの際、封止部12の側面が封
止部10の側面に当接するまで封止部12を単に封止部
10の方向に折り曲げることにより、封止部12を封止
部10に対して垂直に配置することができる。すなわ
ち、封止部12の45度に傾斜した側面が、封止部10
の45度に傾斜した側面に当接することにより、封止部
12は封止部10に対して90度に配置される。
At the time of this bending, the sealing portion 12 is simply bent in the direction of the sealing portion 10 until the side surface of the sealing portion 12 comes into contact with the side surface of the sealing portion 10. 10 can be arranged perpendicular to it. That is, the side surface inclined at 45 degrees of the sealing portion 12 is
The sealing portion 12 is disposed at 90 degrees with respect to the sealing portion 10 by contacting the side surface inclined at 45 degrees.

【0039】したがって、封止部12の封止部10に対
する角度は側面の傾斜角度により自動的に設定される。
本実施の形態では、封止部12を封止部10に対して9
0度の角度(垂直)に配置する構成としているが、この
角度に限られることなく、回路基板の折り曲げが可能な
範囲内で任意の角度に設定することができる。
Therefore, the angle of the sealing portion 12 with respect to the sealing portion 10 is automatically set by the inclination angle of the side surface.
In the present embodiment, the sealing portion 12 is
Although it is configured to be disposed at an angle of 0 degrees (vertical), the angle is not limited to this angle, and can be set to an arbitrary angle within a range where the circuit board can be bent.

【0040】上述の本実施例による半導体装置は、半田
ボール8がマザーボード等の実装基板2の対応する電極
に接合されることにより実装基板2に搭載される。した
がって、本実施の形態による半導体装置は、実装基板2
に実装された状態で、半導体チップ6が封止された封止
部10が実装基板2に対して垂直に配置される。
The semiconductor device according to the above-described embodiment is mounted on the mounting substrate 2 by bonding the solder balls 8 to the corresponding electrodes of the mounting substrate 2 such as a motherboard. Therefore, the semiconductor device according to the present embodiment is
The sealing portion 10 in which the semiconductor chip 6 is sealed is vertically arranged with respect to the mounting substrate 2 in a state where the semiconductor chip 6 is mounted.

【0041】図4は、従来のボールグリッドアレイ(B
GA)タイプの半導体装置が実装基板に搭載された状態
を示す図である。図4(a)は従来のBGAタイプの半
導体装置の平面図であり、図4(b)はその側面図であ
る。一方、図5は本実施の形態による半導体装置を、図
4の半導体装置の実装面積と同じ面積に複数個搭載した
状態を示す図である。図5(a)は本実施の形態による
半導体装置の平面図であり、図5(b)はその正面図で
あり、図5(c)はその側面図である。
FIG. 4 shows a conventional ball grid array (B
FIG. 3 is a diagram showing a state in which a GA) type semiconductor device is mounted on a mounting board. FIG. 4A is a plan view of a conventional BGA type semiconductor device, and FIG. 4B is a side view thereof. FIG. 5 is a diagram showing a state in which a plurality of semiconductor devices according to the present embodiment are mounted in the same area as the mounting area of the semiconductor device in FIG. FIG. 5A is a plan view of the semiconductor device according to the present embodiment, FIG. 5B is a front view thereof, and FIG. 5C is a side view thereof.

【0042】図4に示すように、従来のBGAタイプの
半導体装置では、半導体装置全体の面積と実装に要する
面積は等しくなる。一方、図5に示すように、本実施の
形態による半導体装置では、実装に用いられる半田ボー
ル8の設けられる部分に面積は半導体チップ6が封止さ
れた部分の面積(封止部10の面積)の略1/6となっ
ている。すなわち、本実施の形態による半導体装置は、
従来の半導体装置の実装面積に対して6個実装すること
ができ、実装密度は6倍となる。
As shown in FIG. 4, in a conventional BGA type semiconductor device, the area of the entire semiconductor device is equal to the area required for mounting. On the other hand, as shown in FIG. 5, in the semiconductor device according to the present embodiment, the area where the solder ball 8 used for mounting is provided is the area of the part where the semiconductor chip 6 is sealed (the area of the sealing part 10). ) Is about 1/6. That is, the semiconductor device according to the present embodiment
Six semiconductor devices can be mounted with respect to the mounting area of the conventional semiconductor device, and the mounting density becomes six times.

【0043】本実施の形態による半導体装置は、図6
(a)に示すように、単体で実装してもよく、また、複
数個を隣接して実装することもできる。また、実装高さ
が確保できない場合は、図6(b)に示すように、折り
曲げ角度を90度ではなく、例えば60度とすることに
より高さを低くすることもできる。
The semiconductor device according to the present embodiment corresponds to FIG.
As shown in (a), a single unit may be mounted, or a plurality of units may be mounted adjacent to each other. When the mounting height cannot be secured, as shown in FIG. 6B, the height can be reduced by setting the bending angle to 60 degrees instead of 90 degrees, for example.

【0044】また、図6(c)に示すように、実装基板
に垂直な部分を設け、垂直な部分に本実施の形態による
半導体装置を実装し、水平な部分に従来の半導体装置を
実装することにより、容積効率が向上した半導体装置の
実装構造を実現することができる。また、図6(d)に
示すように、実装基板に対向する垂直な部分を設け、本
実施の形態による半導体装置を対向して配置することに
よっても、容積効率が向上した実装構造を実現すること
ができる。
As shown in FIG. 6C, a vertical portion is provided on the mounting substrate, the semiconductor device according to the present embodiment is mounted on the vertical portion, and the conventional semiconductor device is mounted on the horizontal portion. Thus, a semiconductor device mounting structure with improved volumetric efficiency can be realized. In addition, as shown in FIG. 6D, a mounting structure with improved volumetric efficiency is realized by providing a vertical portion facing the mounting substrate and arranging the semiconductor device according to the present embodiment so as to face the mounting substrate. be able to.

【0045】図7は、本実施の形態による半導体装置を
複数個組み合わせて一体化した実装構造の例を示す側面
図である。図7において、本実施の形態による半導体装
置は8個隣接して配置され、半導体装置の各々はホルダ
20により固定されている。すなわち、ホルダ20には
各半導体装置の封止部10を挿入可能なスリットが8個
形成され、各半導体装置の封止部10が対応するスリッ
トに挿入されている。各半導体装置の封止部10は、ホ
ルダ20のスリットに挿入された後、接着剤等により固
定されてもよい。これにより、8個の半導体装置はホル
ダ20により一体的に保持され、あたかもひとつの半導
体装置として取り扱うことができ、実装も一度に行うこ
とができる。
FIG. 7 is a side view showing an example of a mounting structure in which a plurality of semiconductor devices according to the present embodiment are combined and integrated. In FIG. 7, eight semiconductor devices according to the present embodiment are arranged adjacent to each other, and each of the semiconductor devices is fixed by a holder 20. That is, the holder 20 is formed with eight slits into which the sealing portion 10 of each semiconductor device can be inserted, and the sealing portion 10 of each semiconductor device is inserted into the corresponding slit. After the sealing portion 10 of each semiconductor device is inserted into the slit of the holder 20, it may be fixed with an adhesive or the like. As a result, the eight semiconductor devices are integrally held by the holder 20, can be handled as if they were one semiconductor device, and can be mounted at one time.

【0046】なお、ホルダ20を熱伝導率の高い材料に
より形成することにより、ホルダ20を半導体装置の放
熱部材として利用することもできる。ホルダ20に固定
される半導体装置の数は8個に限られるものはなく、任
意の数とすることができる。また、ホルダ20を設けた
場合は、半導体装置の重さに加えてホルダの重さも半田
ボール8に加わることとなるので、半田ボール8を圧縮
強度の高いものとすることが好ましい。例えば、半田ボ
ール8としては共晶半田ボールが一般的であるが、例え
ば、銅製のコアに半田メッキを施したボール電極を用い
ることにより半田ボール8の圧縮強度を高めることがで
き、ホルダ20の重量が加わっても実装時に半田ボール
がつぶれることは無い。
By forming the holder 20 from a material having a high thermal conductivity, the holder 20 can be used as a heat radiating member of a semiconductor device. The number of semiconductor devices fixed to the holder 20 is not limited to eight, and may be any number. Further, when the holder 20 is provided, the weight of the holder is added to the solder ball 8 in addition to the weight of the semiconductor device. Therefore, it is preferable that the solder ball 8 has high compressive strength. For example, a eutectic solder ball is generally used as the solder ball 8. For example, by using a ball electrode in which a copper core is plated with solder, the compressive strength of the solder ball 8 can be increased, and Even if the weight is added, the solder ball does not collapse during mounting.

【0047】次に、本実施の形態による半導体装置の実
装構造の例について説明する。
Next, an example of a mounting structure of the semiconductor device according to the present embodiment will be described.

【0048】図8は本実施の形態による半導体装置とB
GAタイプの半導体装置を組み合わせて一体構造とした
例を示す図であり、図8(a)は、正面図、図8(b)
は側面図を示す。
FIG. 8 shows the semiconductor device according to the present embodiment and B
FIG. 8A is a diagram showing an example in which a GA type semiconductor device is combined to form an integrated structure. FIG. 8A is a front view, and FIG.
Shows a side view.

【0049】図8に示した半導体装置の実装構造では、
本実施の形態による半導体装置における半導体チップの
下の回路基板上にランドを設けて半導体チップの電極と
接続し、かつランドの下の回路基板に貫通孔を設けてお
く。そして、この貫通孔を介して、BGAタイプの半導
体装置22を接続する。
In the mounting structure of the semiconductor device shown in FIG.
In the semiconductor device according to the present embodiment, a land is provided on the circuit board below the semiconductor chip, connected to the electrode of the semiconductor chip, and a through hole is provided in the circuit board below the land. Then, the BGA type semiconductor device 22 is connected through the through hole.

【0050】例えば、本実施の形態による半導体装置を
メモリ装置とし、接続するBGAタイプの半導体装置2
2をマイクロプロセッサとすることにより、容易にシス
テムLSIを構築することができる。このような実装構
造によれば、マイクロプロセッサとメモリ装置との間に
実装基板が介在せず、これらの装置の間の信号経路を短
くできるため、高速な信号のやりとりが可能となり、処
理速度の速いシステムLSIを構築することができる。
For example, the semiconductor device according to the present embodiment is used as a memory device, and a BGA type semiconductor device 2 to be connected.
By using the microprocessor 2 as a microprocessor, a system LSI can be easily constructed. According to such a mounting structure, a mounting board does not intervene between the microprocessor and the memory device, and a signal path between these devices can be shortened. A fast system LSI can be constructed.

【0051】なお、本実施の形態による半導体装置とB
GAタイプの半導体装置22との間の接続に用いられる
突起電極は、本実施の形態による半導体装置に設けられ
ていても、あるいは、BGAタイプの半導体装置に設け
られていてもよい。
The semiconductor device according to the present embodiment and B
The protruding electrodes used for connection with the GA type semiconductor device 22 may be provided on the semiconductor device according to the present embodiment, or may be provided on the BGA type semiconductor device.

【0052】図9は、本実施の形態による半導体装置を
2つ組み合わせて接合した実装構造を示す側面図であ
る。例えば、本実施の形態による半導体装置をメモリ装
置とした場合、これを2つ組み合わせ、共通の端子は直
接メモリ装置同士で接続し、外部からの信号のやりとり
をする端子は、外部接続用端子としておけば、メモリ容
量を2倍としたメモリ装置を容易に構築することができ
る。
FIG. 9 is a side view showing a mounting structure in which two semiconductor devices according to the present embodiment are combined and joined. For example, when the semiconductor device according to the present embodiment is a memory device, two of them are combined, a common terminal is directly connected between the memory devices, and a terminal for exchanging signals from the outside is a terminal for external connection. If this is the case, a memory device with twice the memory capacity can be easily constructed.

【0053】なお、本出願人は、上述の発明の他に以下
の発明を開示する。
The present applicant discloses the following invention in addition to the above-mentioned invention.

【0054】(付記1) 半導体チップと、該半導体チ
ップが搭載される第1の面と該第1の面の反対側の第2
の面とを有し、該第2の面に配線パターンが形成された
柔軟性を有する回路基板と、前記第2の面に形成された
外部接続用突起電極とを有し、前記外部接続用突起電極
が形成された部分を、前記外部接続用突起電極が外側と
なるように前記半導体チップの方向へ所定の角度で折り
曲げたことを特徴とする半導体装置。(1) (付記2) 付記1記載の半導体装置であって、前記半
導体チップが封止された第1の封止部と、前記外部接続
用突起電極が形成された部分の第1の面側に形成された
配線パターンを封止する第2の封止部とを有し、前記外
部接続用突起電極が形成された部分が折り曲げられて前
記第2の封止部が接着剤により前記第1の封止部に固定
されたことを特徴とする半導体装置。(2) (付記3) 付記1又は2記載の半導体装置であって、
前記回路基板の第2の面において前記第1の封止部の反
対側に外部接続用電極が形成されたことを特徴とする半
導体装置。(3) (付記4) 付記3記載の半導体装置であって、前記外
部接続用電極に対して他の半導体装置が接続されたこと
を特徴とする半導体装置。
(Supplementary Note 1) A semiconductor chip, a first surface on which the semiconductor chip is mounted, and a second surface opposite to the first surface.
A flexible circuit board having a wiring pattern formed on the second surface, and an external connection projecting electrode formed on the second surface. A semiconductor device, wherein a portion on which a protruding electrode is formed is bent at a predetermined angle in the direction of the semiconductor chip so that the external connection protruding electrode is on the outside. (1) (Supplementary Note 2) The semiconductor device according to Supplementary Note 1, wherein a first sealing portion in which the semiconductor chip is sealed and a first surface side of a portion where the external connection projecting electrode is formed. And a second sealing portion for sealing the wiring pattern formed on the substrate, wherein a portion where the external connection protruding electrode is formed is bent, and the second sealing portion is bonded to the first sealing portion with an adhesive. A semiconductor device, wherein the semiconductor device is fixed to a sealing portion. (2) (Supplementary Note 3) The semiconductor device according to Supplementary Note 1 or 2, wherein
An external connection electrode is formed on a second surface of the circuit board opposite to the first sealing portion. (3) (Supplementary note 4) The semiconductor device according to supplementary note 3, wherein another semiconductor device is connected to the external connection electrode.

【0055】(付記5) 付記2記載の半導体装置が複
数個整列して基板に搭載され、前記半導体装置の各々の
前記第1の封止部が保持部材に設けられた収容部に挿入
されることにより、前記複数の半導体装置は一体的に保
持されることを特徴とする半導体装置の実装構造。
(Supplementary Note 5) A plurality of the semiconductor devices described in Supplementary Note 2 are aligned and mounted on a substrate, and the first sealing portion of each of the semiconductor devices is inserted into a receiving portion provided in a holding member. The mounting structure of the semiconductor device, wherein the plurality of semiconductor devices are integrally held.

【0056】(付記6) 付記2記載の半導体装置の第
1の封止部の回路基板に他の半導体装置を接続したこと
を特徴とする半導体装置。
(Supplementary Note 6) A semiconductor device, characterized in that another semiconductor device is connected to the circuit board of the first sealing portion of the semiconductor device according to supplementary note 2.

【0057】(付記7) 付記6記載の半導体装置であ
って、該他の半導体装置は付記2記載の半導体装置とは
異なる種類の半導体装置であり、付記2記載の半導体装
置と該他の半導体装置とは協働してシステムLSIを構
築することを特徴とする半導体装置。
(Supplementary Note 7) The semiconductor device according to supplementary note 6, wherein the other semiconductor device is a semiconductor device of a different type from the semiconductor device described in supplementary note 2, and the semiconductor device described in supplementary note 2 and the other semiconductor device are different from each other. A semiconductor device wherein a system LSI is constructed in cooperation with the device.

【0058】(付記8) 半導体チップが実装面に対し
て垂直に配置される半導体装置の製造方法であって、回
路基板の回路形成面に半導体チップを搭載し、該半導体
チップと回路基板上のランドとをワイヤボンディングに
より接続し、前記半導体チップを封止して第1の封止部
を形成する共に、該第1の封止部に隣接して第2の封止
部を形成し、該第2の封止部の回路基板側に突起電極を
形成し、前記第2の封止部を折り曲げて前記第1の封止
部に接合する各工程を含むことを特徴とする半導体装置
の製造方法。
(Supplementary Note 8) A method of manufacturing a semiconductor device in which a semiconductor chip is arranged perpendicular to a mounting surface, wherein the semiconductor chip is mounted on a circuit formation surface of a circuit board, and the semiconductor chip and the semiconductor chip are mounted on the circuit board. Connecting the lands to the lands by wire bonding, sealing the semiconductor chip to form a first sealing portion, and forming a second sealing portion adjacent to the first sealing portion; Manufacturing a semiconductor device, comprising: forming a protruding electrode on a circuit board side of a second sealing portion, bending the second sealing portion, and joining the bent portion to the first sealing portion. Method.

【0059】[0059]

【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。請求項1記載の発
明によれば、マザーボード等の実装基板への実装に必要
な電極をまとめて回路基板の一部に形成し、その回路基
板の一部を例えば垂直に折り曲げることとすれば、実装
基板上において半導体装置の占める搭載面積は折り曲げ
られた部分のみとなる。したがって、個々の半導体装置
の実装面積が減少し、実装基板の実装密度を高めること
ができる。
According to the present invention as described above, the following various effects can be realized. According to the first aspect of the present invention, if electrodes necessary for mounting on a mounting board such as a motherboard are collectively formed on a part of a circuit board, and the part of the circuit board is vertically bent, for example, The mounting area occupied by the semiconductor device on the mounting board is only the bent portion. Therefore, the mounting area of each semiconductor device is reduced, and the mounting density of the mounting board can be increased.

【0060】半導体チップと外部接続用突起電極とは回
路基板の第1の面に形成された回路パターンにより電気
的に接続される。したがって、回路パターンは回路基板
の折り曲げ部を通過して半導体チップ側から突起電極の
形成された側へと延在している。このような構造におい
て、本発明による半導体装置の回路基板の折り曲げ方向
は、回路パターンが形成されている第1の面が内側に折
り曲げられることとなり、回路パターンにとっては圧縮
方向となる。このため、回路パターンに引張力が加わる
方向に回路基板を折り曲げる構成と比較すると、回路基
板の折り曲げにより回路パターンの断線あるいは損傷の
可能性を低減することができる。
The semiconductor chip and the external connection projection electrode are electrically connected by a circuit pattern formed on the first surface of the circuit board. Therefore, the circuit pattern extends from the semiconductor chip side to the side where the protruding electrodes are formed, passing through the bent portion of the circuit board. In such a structure, the bending direction of the circuit board of the semiconductor device according to the present invention is such that the first surface on which the circuit pattern is formed is bent inward, which is a compression direction for the circuit pattern. Therefore, as compared with a configuration in which the circuit board is bent in a direction in which a tensile force is applied to the circuit pattern, the possibility of disconnection or damage of the circuit pattern due to the bending of the circuit board can be reduced.

【0061】請求項2記載の発明によれば、回路基板の
外部接続用突起電極の設けられた部分に形成された回路
パターンは、第2の封止部により封止されて保護され
る。また、この第2の封止部を、半導体チップが封止さ
れた第1の封止部に接着することにより、回路基板の外
部接続用突起電極の設けられた部分を所定角度に容易に
固定することができる。また、回路パターンは第2の封
止部により封止されているため、動作時の半導体チップ
からの熱の影響を低減することができる。
According to the second aspect of the present invention, the circuit pattern formed on the portion of the circuit board provided with the external connection protruding electrodes is sealed and protected by the second sealing portion. Further, by bonding the second sealing portion to the first sealing portion in which the semiconductor chip is sealed, the portion of the circuit board provided with the external connection protruding electrodes can be easily fixed at a predetermined angle. can do. Further, since the circuit pattern is sealed by the second sealing portion, the effect of heat from the semiconductor chip during operation can be reduced.

【0062】請求項3記載の発明によれば、回路基板の
第2の面において第1の封止部の反対側に外部接続用電
極が形成されるため、この電極を利用して他の半導体装
置を直接接続する構成とすることができる。したがっ
て、本発明による半導体装置と他の半導体装置とを、実
装基板を介さずに接続することができ、高速な動作が可
能となる。また、例えば、本発明による半導体装置をメ
モリとし、これにマイクロプロセッサを直接接続するこ
とにより、システムLSIを容易に構築することができ
る。
According to the third aspect of the present invention, since the external connection electrode is formed on the second surface of the circuit board on the side opposite to the first sealing portion, another semiconductor is utilized by utilizing this electrode. A configuration in which the devices are directly connected can be adopted. Therefore, the semiconductor device according to the present invention and another semiconductor device can be connected without the interposition of a mounting substrate, and high-speed operation can be performed. Further, for example, by using the semiconductor device according to the present invention as a memory and directly connecting a microprocessor to the memory, a system LSI can be easily constructed.

【0063】また、付記4記載の発明によれば、実装基
板を介さずに半導体装置同士を接続することができ、信
号経路が短縮されて高速動作が可能となる。また、異種
の半導体装置を接続することにより容易にシステムLS
Iを構築することができる。
Further, according to the invention described in Appendix 4, the semiconductor devices can be connected to each other without the interposition of the mounting board, and the signal path can be shortened to enable high-speed operation. Further, by connecting different types of semiconductor devices, the system LS can be easily configured.
I can be constructed.

【0064】付記5記載の発明によれば、複数の半導体
装置をまとめて一体的に扱うことができ、実装も複数個
の半導体装置をまとめて一度に行うことができる。
According to the invention described in Supplementary Note 5, a plurality of semiconductor devices can be handled collectively and integrally, and a plurality of semiconductor devices can be collectively mounted at once.

【0065】付記6記載の発明によれば、実装基板を介
さずに半導体装置同士を接続することができ、信号経路
が短縮されて高速動作が可能となる。
According to the invention described in Supplementary Note 6, the semiconductor devices can be connected to each other without the intervention of the mounting substrate, and the signal path can be shortened to enable high-speed operation.

【0066】付記7記載の発明によれば、異種の半導体
装置を接続することにより容易にシステムLSIを構築
することができる。
According to the invention described in Supplementary Note 7, a system LSI can be easily constructed by connecting different kinds of semiconductor devices.

【0067】付記8記載の発明によれば、請求項1記載
の発明と同様な効果を達成することができる。
According to the eighth aspect of the invention, the same effect as the first aspect of the invention can be achieved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態による半導体装置を
示す図である。
FIG. 1 is a diagram showing a semiconductor device according to a first embodiment of the present invention.

【図2】本発明の第1の実施の形態による半導体装置の
変形例を示す図である。
FIG. 2 is a diagram showing a modification of the semiconductor device according to the first embodiment of the present invention.

【図3】本発明の第1の実施の形態による半導体装置の
製造工程を示す図である。
FIG. 3 is a view illustrating a manufacturing process of the semiconductor device according to the first embodiment of the present invention;

【図4】BGAタイプの半導体装置の実装構造を説明す
るための図である。
FIG. 4 is a diagram illustrating a mounting structure of a BGA type semiconductor device.

【図5】本発明の第1の実施の形態による半導体装置の
実装構造を説明するための図である。
FIG. 5 is a diagram for explaining a mounting structure of the semiconductor device according to the first embodiment of the present invention.

【図6】本発明の第1の実施の形態による半導体装置の
実装構造を説明するための図である。
FIG. 6 is a diagram for explaining a mounting structure of the semiconductor device according to the first embodiment of the present invention.

【図7】本発明の第1の実施の形態による半導体装置を
複数個まとめて実装する実装構造を説明するための図で
ある。
FIG. 7 is a diagram for explaining a mounting structure in which a plurality of semiconductor devices according to the first embodiment of the present invention are mounted together;

【図8】本発明の第1の実施の形態による半導体装置と
他の半導体装置を組み合わせた構成を説明するための図
である。
FIG. 8 is a diagram illustrating a configuration in which the semiconductor device according to the first embodiment of the present invention and another semiconductor device are combined;

【図9】本発明の第1の実施の形態による半導体装置を
2個組み合わせた構成を説明するための図である。
FIG. 9 is a diagram illustrating a configuration in which two semiconductor devices according to the first embodiment of the present invention are combined.

【符号の説明】[Explanation of symbols]

2 実装基板 4 回路基板 4a,4b 面 4c 貫通孔 6 半導体チップ 8 半田ボール 10,12 封止部 14 ランド 16 ボンディングワイヤ 20 ホルダ 22 半導体装置 Reference Signs List 2 mounting board 4 circuit board 4a, 4b surface 4c through hole 6 semiconductor chip 8 solder ball 10, 12 sealing portion 14 land 16 bonding wire 20 holder 22 semiconductor device

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップと、 該半導体チップが搭載される第1の面と該第1の面の反
対側の第2の面とを有し、該第2の面に配線パターンが
形成された柔軟性を有する回路基板と、 前記第2の面に形成された外部接続用突起電極とを有
し、 前記外部接続用突起電極が形成された部分を、前記外部
接続用突起電極が外側となるように前記半導体チップの
方向へ所定の角度で折り曲げたことを特徴とする半導体
装置。
1. A semiconductor device comprising: a semiconductor chip; a first surface on which the semiconductor chip is mounted; and a second surface opposite to the first surface, wherein a wiring pattern is formed on the second surface. A flexible circuit board, and a projection electrode for external connection formed on the second surface, and a portion where the projection electrode for external connection is formed, wherein the projection electrode for external connection is outside. Wherein the semiconductor device is bent at a predetermined angle in the direction of the semiconductor chip.
【請求項2】 請求項1記載の半導体装置であって、 前記半導体チップが封止された第1の封止部と、前記外
部接続用突起電極が形成された部分の第1の面側に形成
された配線パターンを封止する第2の封止部とを有し、
前記外部接続用突起電極が形成された部分が折り曲げら
れて前記第2の封止部が接着剤により前記第1の封止部
に固定されたことを特徴とする半導体装置。
2. The semiconductor device according to claim 1, wherein a first sealing portion in which the semiconductor chip is sealed, and a first surface side of a portion where the external connection projecting electrode is formed. And a second sealing portion for sealing the formed wiring pattern,
A semiconductor device, wherein a portion where the external connection protruding electrode is formed is bent, and the second sealing portion is fixed to the first sealing portion with an adhesive.
【請求項3】 請求項1又は2記載の半導体装置であっ
て、前記回路基板の第2の面において前記第1の封止部
の反対側に外部接続用電極が形成されたことを特徴とす
る半導体装置。
3. The semiconductor device according to claim 1, wherein an external connection electrode is formed on the second surface of the circuit board on a side opposite to the first sealing portion. Semiconductor device.
JP2000133763A 2000-05-02 2000-05-02 Semiconductor device Expired - Fee Related JP4402806B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000133763A JP4402806B2 (en) 2000-05-02 2000-05-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000133763A JP4402806B2 (en) 2000-05-02 2000-05-02 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2001319988A true JP2001319988A (en) 2001-11-16
JP4402806B2 JP4402806B2 (en) 2010-01-20

Family

ID=18642181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000133763A Expired - Fee Related JP4402806B2 (en) 2000-05-02 2000-05-02 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4402806B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324564A (en) * 2006-06-02 2007-12-13 Chicony Electronics Co Ltd Method of manufacturing electronic module having side contact
KR101099586B1 (en) * 2010-11-12 2011-12-28 앰코 테크놀로지 코리아 주식회사 Semiconductor package for vertical adhesion
JP2013195384A (en) * 2012-03-22 2013-09-30 Toshiba Corp Inspection device, inspection method, and method for manufacturing electronic component

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324564A (en) * 2006-06-02 2007-12-13 Chicony Electronics Co Ltd Method of manufacturing electronic module having side contact
KR101099586B1 (en) * 2010-11-12 2011-12-28 앰코 테크놀로지 코리아 주식회사 Semiconductor package for vertical adhesion
JP2013195384A (en) * 2012-03-22 2013-09-30 Toshiba Corp Inspection device, inspection method, and method for manufacturing electronic component

Also Published As

Publication number Publication date
JP4402806B2 (en) 2010-01-20

Similar Documents

Publication Publication Date Title
US6815251B1 (en) High density modularity for IC's
US6563217B2 (en) Module assembly for stacked BGA packages
US5677569A (en) Semiconductor multi-package stack
US6603198B2 (en) Semiconductor structure having stacked semiconductor devices
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
US7259451B2 (en) Invertible microfeature device packages
JPH10214857A (en) Semiconductor device and its manufacture
JP2007027287A (en) Semiconductor device and its manufacturing process
KR20080073739A (en) Stacked microelectronic packages
JP2001077294A (en) Semiconductor device
JP2001156251A (en) Semiconductor device
JP2007221045A (en) Semiconductor device employing multi-chip structure
JPH10189653A (en) Semiconductor element and circuit module having this semiconductor element
JP4402806B2 (en) Semiconductor device
JP2003078109A (en) Laminated memory device
JPH0851180A (en) Semiconductor device
JP2002026179A (en) Semiconductor device and its manufacturing method
JP2001085604A (en) Semiconductor device
JPH1174302A (en) Resin sealed type semiconductor device
JP2001060600A (en) Semiconductor device
JPH09115951A (en) Semiconductor device and its manufacture
US20070164416A1 (en) Managed memory component
JP2001118978A (en) Semiconductor device
JPH11145370A (en) Semiconductor device
KR20050035647A (en) Ball grid array type stack package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070308

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091027

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091030

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131106

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees