JPH09115951A - Semiconductor device and its manufacture - Google Patents

Semiconductor device and its manufacture

Info

Publication number
JPH09115951A
JPH09115951A JP27448495A JP27448495A JPH09115951A JP H09115951 A JPH09115951 A JP H09115951A JP 27448495 A JP27448495 A JP 27448495A JP 27448495 A JP27448495 A JP 27448495A JP H09115951 A JPH09115951 A JP H09115951A
Authority
JP
Japan
Prior art keywords
lead
foil
shaped
frame
base member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP27448495A
Other languages
Japanese (ja)
Inventor
Kazuto Tsuji
和人 辻
Yoshiyuki Yoneda
義之 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP27448495A priority Critical patent/JPH09115951A/en
Publication of JPH09115951A publication Critical patent/JPH09115951A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Abstract

PROBLEM TO BE SOLVED: To achieve improved package characteristics in all characteristic surfaces such as packaging characteristic for a semiconductor device with a structure which is similar to QTP and its manufacturing method. SOLUTION: In a semiconductor device which is surface-mounted on a packaging substrate, a lead member 4 is constituted of a frame-shaped base member 6 for supporting a resin package 5 on the packaging substrate and a foil-shaped lead 7 which is protected by the frame-shaped base member 6 while being provided inside the frame-shaped base member 6. Also, the foil-shaped lead 7 is curved and protrudes downward from the frame-shaped base member 6 while it is not placed on the packaging substrate yet and at the same time the base member 6 and the foil-shaped lead 7 are flush with the packaging surface since the foil-shaped lead 7 is flexibly deformed in packaged state.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置及びその
製造方法に係り、特にQTP(Quad Tape carrierPackag
e)に類似した構造を有する半導体装置及びその製造方
法に関する。近年、電子機器の小型化,高性能化に伴
い、これに搭載する半導体装置も多ピン化,小型薄型化
される傾向にある。また近年、半導体素子は高速化が急
速に進められており、この高速化に対応するためのノイ
ズ対策等の電気的特性の改善及び熱特性の改善も要求さ
れている。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly to a QTP (Quad Tape carrier Packag).
The present invention relates to a semiconductor device having a structure similar to that of e) and a method of manufacturing the same. 2. Description of the Related Art In recent years, with the downsizing and high performance of electronic devices, the semiconductor devices mounted therein are also tending to have a large number of pins and are small and thin. Further, in recent years, semiconductor devices have been rapidly increased in speed, and in order to cope with this increase in speed, improvement in electrical characteristics such as noise countermeasures and improvement in thermal characteristics are also required.

【0002】[0002]

【従来の技術】従来より、上記した多ピン化,小型薄型
化,及び高速化に対応する半導体装置として、QFP(Q
uad Flat Package),QTP(Quad Tape carrier Packag
e),BGA(Ball Grid Array)等の種々の形態のパッケ
ージが開発されている。
2. Description of the Related Art Conventionally, the QFP (QFP (Q
uad Flat Package), QTP (Quad Tape carrier Packag
Various types of packages such as e) and BGA (Ball Grid Array) have been developed.

【0003】QFPは矩形状の樹脂パッケージの4側面
の夫々からリードが延出した構成とされており、各リー
ドは表面実装に対応するようガルウイング形状に形成さ
れている。また、QTPはリードとしてテープ状の絶縁
フィルムに銅箔等によりリードを形成した構成のTAB
(Tape Automated Bonding)テープを用い、QFPに比べ
てよりリードピッチが狭くなるよう構成したものであ
る。更に、BGAはプリント配線基板の背面側に外部端
子として機能する多数のボールを配設すると共に、表面
側に半導体素子を搭載し樹脂により封止した構成とされ
ている。
The QFP has a structure in which leads extend from each of the four side surfaces of a rectangular resin package, and each lead is formed in a gull-wing shape so as to correspond to surface mounting. In addition, the QTP is a TAB having a lead formed by a copper foil or the like on a tape-shaped insulating film as a lead
(Tape Automated Bonding) tape is used so that the lead pitch is narrower than that of QFP. Further, the BGA has a structure in which a large number of balls functioning as external terminals are arranged on the back surface side of the printed wiring board, and a semiconductor element is mounted on the front surface side and sealed with resin.

【0004】ここで、上記したQFP,QTP,BGA
の夫々における各種特性を下表にまとめて示す。
Here, the above-mentioned QFP, QTP, BGA
The various characteristics of each are summarized in the table below.

【0005】[0005]

【表1】 [Table 1]

【0006】上記の表1より各特性について次のことが
いえる。 (1) 高密度化について 端子を格子状に配置できるBGAが最も効率よく高密度
実装化できる。これに次いで、狭ピッチ化が可能なQT
Pが高密度化できる。 (2) パッケージコストについて 半導体素子以外の構成を、主に単層金属板のリード部
材,ワイヤ,樹脂等で形成するQFPが最もローコスト
となる。また、QFPに対しリード部材を多層基板に代
えた構成を有し、かつボール付け工程が追加されるBG
Aが最もハイコストとなる。また、QTPはリード部材
がTABテープ(多層フィルム)となる点でQFPより
もハイコストとなるが、BGAよりもコストの上昇を抑
えることができる。 (3) 実装コストについて BGA及びQFPは、一括リフロー実装が可能であるた
め実装コストは安くなる。また、一般的にBGAの方が
実装歩留りが良いため、BGAが最もローコストとな
る。これに対し、QTPは通常実装的にアウターリード
を成形しホットバー等による個別実装を行うため、実装
コストは非常に高くなる。 (4) 熱特性について 熱特性に関しては、QFP,QTP,BGAは共に似た
ような特性を示すが、実装基板に実装した場合、実装基
板と半導体素子との距離が短く、よって熱伝達経路の短
いQTPが最も優れている。 (5) 電気的特性について BGAは、基板の多層化により電源,グランド(GN
D)の分離・統合が容易であるが、信号線自体は長さや
配置が一定でなく特性の制御が困難である。これに対
し、QTPは半導体素子から実装基板までの長さが短く
また均一であるため、電気的特性は良好である。 (6) 薄型化について TABテープをリードとして用いるQTPが、他の構成
に比べて圧倒的に有利である。 (7) 実装部信頼性について 温度サイクルに対する実装部の信頼性に関しては、BG
Aはデータが少なく現状での評価は困難である。従っ
て、リスクも大きいと言える。また、QTPはQFPに
比べて応力緩和による延命効果が大きい。
From Table 1 above, the following can be said for each characteristic. (1) Higher density The BGA, which can arrange terminals in a grid pattern, is the most efficient and high-density package. Next to this, QT capable of narrowing pitch
P density can be increased. (2) Package cost The lowest cost is QFP, which is mainly composed of single-layer metal plate lead members, wires, resin, etc., except for semiconductor elements. In addition, a BG having a structure in which the lead member is replaced with a multi-layer substrate with respect to the QFP, and a ball attaching process is added.
A is the highest cost. Further, QTP has a higher cost than QFP in that the lead member is a TAB tape (multilayer film), but it is possible to suppress the cost increase more than BGA. (3) Mounting cost Since BGA and QFP can be collectively reflow mounted, the mounting cost is low. In addition, since BGA generally has a higher mounting yield, BGA has the lowest cost. On the other hand, in QTP, the outer lead is normally formed and individually mounted by a hot bar or the like, so that the mounting cost becomes very high. (4) Regarding thermal characteristics Regarding thermal characteristics, QFP, QTP, and BGA all show similar characteristics, but when mounted on a mounting board, the distance between the mounting board and the semiconductor element is short, so that the heat transfer path Short QTP is the best. (5) Electrical characteristics BGA has a power supply and ground (GN
Although D) is easy to separate and integrate, the signal line itself is not constant in length and arrangement, and it is difficult to control the characteristics. On the other hand, QTP has good electrical characteristics because the length from the semiconductor element to the mounting board is short and uniform. (6) Thinning QTP using TAB tape as a lead is overwhelmingly advantageous as compared with other configurations. (7) Mounting part reliability Regarding the mounting part reliability against temperature cycle, BG
A has few data and is difficult to evaluate under the present conditions. Therefore, it can be said that the risk is high. In addition, QTP has a greater life-prolonging effect due to stress relaxation than QFP.

【0007】以上説明してきたように、QTPは実装コ
ストにおいて他のパッケージ構造に対し劣るものの、他
の特性においては良好な特性を有している。
As described above, although QTP is inferior to other package structures in mounting cost, it has good other characteristics.

【0008】[0008]

【発明が解決しようとする課題】上記のように、QTP
は実装コストを除き良好な特性を示す。このため、QT
Pにおいて実装コストを低減できれば極めて良好な特性
を有したパッケージを実現できる。即ち、QTPを一括
里フロー実装を可能な構成することにより、全ての特性
において満足しうる半導体装置を実現することができ
る。
As described above, the QTP
Shows good characteristics except the mounting cost. Therefore, QT
If the mounting cost can be reduced in P, a package having extremely good characteristics can be realized. That is, a semiconductor device that satisfies all characteristics can be realized by configuring the QTP so that it can be packaged in a single flow.

【0009】そこで、QTPを一括リフロー実装するた
めに解決すべき課題を以下述べる。 (1) リード平坦性の獲得 QTPを一括リフロー実装するためには、QFPのよう
に予めアウターリードを実装し易い形状に成形しておく
必要がある。ところが、QTPのリードは通常銅箔で形
成されており強度が非常に弱い。従って、従来構成のQ
TPでは一括リフロー実装時にリード平坦性を獲得する
ことかぎでき、よって一括リフロー実装を行うことがで
きないという課題があった。 (2) リードの保護 前記したように従来構成のQTPは、リードが銅箔で形
成されているため強度が非常に弱い。このため、リード
成形後実装が行われるまで成形されたアウターリードを
保護する必要がある。しかるに、従来構成のQTPで
は、アウターリードを保護する構成が設けられておら
ず、よってリード成形後実装が行われるまでの間にアウ
ターリードが変形してしまうおそれがあるという課題が
あった。 (3) 狭ピッチ実装への対応 仮に上記の各課題を解決し、QFP並のアウターリード
精度を獲得したとしても、QFPと同等の実装部の配列
ではQFPと同等の高密度化しか実現できない。現時点
では、一括リフロー実装によるQFPの狭ピッチ限界は
約0.3mmであり、個別実装による(即ち、現在行わ
れている実装処理における)QTPの狭ピッチ限界は
0.15mmである。従って、0.15mmの狭ピッチ
を維持しつつ一括リフロー実装を実現できないと、QT
Pを一括リフロー実装を行う意味がなくなってしまう
(高密度ができなくなってしまう)。
Therefore, the problems to be solved in order to implement the QTP batch reflow mounting will be described below. (1) Acquisition of lead flatness In order to carry out reflow soldering of QTP at one time, it is necessary to preliminarily shape the outer lead into a shape that facilitates mounting such as QFP. However, the QTP lead is usually formed of copper foil, and its strength is very weak. Therefore, the Q of the conventional configuration
The TP has a problem that it is only possible to obtain lead flatness at the time of collective reflow mounting, and thus it is impossible to perform collective reflow mounting. (2) Lead protection As described above, the QTP having the conventional structure has very weak strength because the leads are made of copper foil. Therefore, it is necessary to protect the molded outer leads until the mounting is performed after the lead molding. However, the conventional QTP does not have a structure for protecting the outer leads, and thus has a problem that the outer leads may be deformed before mounting after lead molding. (3) Correspondence to narrow pitch mounting Even if the above problems are solved and the outer lead accuracy equal to that of QFP is obtained, the arrangement of the mounting portion equivalent to QFP can achieve only the same high density as QFP. At the present time, the narrow pitch limit of QFP by batch reflow mounting is about 0.3 mm, and the narrow pitch limit of QTP by individual mounting (that is, in the mounting process currently performed) is 0.15 mm. Therefore, if batch reflow mounting cannot be realized while maintaining a narrow pitch of 0.15 mm, QT
It makes no sense to carry out the reflow mounting of P collectively (the high density cannot be achieved).

【0010】本発明は上記の点に鑑みてなされたもので
あり、全ての特性面において良好なパッケージ特性を実
現しうる半導体装置及びその製造方法を提供することを
目的とする。
The present invention has been made in view of the above points, and it is an object of the present invention to provide a semiconductor device and a method of manufacturing the same which can realize good package characteristics in all characteristics.

【0011】[0011]

【課題を解決するための手段】上記課題を解決するため
に本発明では、下記の手段を講じたことを特徴とするも
のである。請求項1記載の発明では、半導体素子と、こ
の半導体素子を搭載するリード部材と、このリード部材
の一部及び半導体素子を封止するパッケージとを具備
し、実装基板に表面実装される半導体装置において、前
記リード部材を、前記パッケージを前記実装基板上に支
持する枠状ベース部材と、この枠状ベース部材の内部に
配設されると共に先端部が前記枠状ベース部材に接続さ
れることにより枠状ベース部材に保護される箔状リード
とにより構成し、かつ、前記実装基板に未装着状態にお
いて、前記箔状リードが湾曲して前記枠状ベース部材よ
り前記実装基板に向け突出するよう構成すると共に、前
記実装基板に装着した状態において、前記箔状リードが
可撓変形することにより前記枠状ベース部材及び前記箔
状リードが前記実装基板の実装面に面一の状態となるよ
う構成したことを特徴とするものである。
Means for Solving the Problems To solve the above problems, the present invention is characterized by taking the following means. According to another aspect of the invention, a semiconductor device is provided which includes a semiconductor element, a lead member for mounting the semiconductor element, and a package for sealing a part of the lead member and the semiconductor element, and which is surface-mounted on a mounting board. In the above, the lead member is disposed inside the frame-shaped base member that supports the package on the mounting substrate, and the tip portion is connected to the frame-shaped base member. And a foil-shaped lead protected by a frame-shaped base member, and the foil-shaped lead is curved and protrudes from the frame-shaped base member toward the mounting board when not mounted on the mounting board. The frame-shaped base member and the foil-shaped leads are mounted on the mounting board by the flexible deformation of the foil-shaped leads when mounted on the mounting board. It is characterized in that it has configured to be dihedral one-state.

【0012】また、請求項2記載の発明では、前記請求
項1記載の半導体装置において、前記リード部材が前記
パッケージの一側面より延出する構成とすると共に、前
記枠状ベース部材により前記パッケージが前記実装基板
に立設した状態で支持される構成としたことを特徴とす
るものである。
According to a second aspect of the invention, in the semiconductor device according to the first aspect, the lead member extends from one side surface of the package, and the package is formed by the frame-shaped base member. The present invention is characterized in that the mounting board is supported in an upright state.

【0013】また、請求項3記載の発明では、前記請求
項1または2記載の半導体装置において、前記箔状リー
ドの最下端部となる部位に、他の部位に比べて機械的強
度が弱くなるよう構成された脆弱部を形成したことを特
徴とするものである。
According to a third aspect of the present invention, in the semiconductor device according to the first or second aspect, the mechanical strength is weaker at the lowermost end portion of the foil-shaped lead as compared with other portions. It is characterized in that a fragile portion configured as described above is formed.

【0014】また、請求項4記載の発明では、前記請求
項3記載の半導体装置において、前記脆弱部の形成位置
を隣接する前記箔状リードで千鳥状に配設し、湾曲した
状態における前記箔状リードの最下端部が千鳥状となる
よう構成したことを特徴とするものである。
According to a fourth aspect of the present invention, in the semiconductor device according to the third aspect, the foil-shaped leads are arranged in a zigzag manner at the positions where the weak portions are formed, and the foil is in a curved state. It is characterized in that the lowermost end portion of the linear lead is staggered.

【0015】また、請求項5記載の発明では、前記請求
項1乃至4のいずれかに記載の半導体装置において、前
記枠状ベース部材を導電性材料により形成すると共に、
前記箔状リードを絶縁材料を介して前記枠状ベース部材
に接続し、前記枠状ベース部材と前記半導体素子を電気
的に接続することにより、前記枠状ベース部材をリード
として用いることを特徴とするものである。
According to a fifth aspect of the invention, in the semiconductor device according to any one of the first to fourth aspects, the frame-shaped base member is formed of a conductive material, and
The foil-shaped lead is connected to the frame-shaped base member via an insulating material, and the frame-shaped base member is electrically connected to the semiconductor element, whereby the frame-shaped base member is used as a lead. To do.

【0016】更に、請求項6記載の発明では、半導体装
置の製造方法において、スリットが形成された枠状ベー
ス部材に、前記スリット内に位置するよう短冊状に複数
の箔状リードを配設することにより平板状のリード部材
を形成するリード部材形成工程と、前記リード部材に半
導体素子を搭載すると共に、前記箔状リードのインナー
リード部と前記半導体素子を電気的に接続する半導体素
子搭載工程と、前記リード部材のインナーリード部及び
前記半導体素子を封止するパッケージを形成するパッケ
ージ形成工程と、前記箔状リードが前記枠状ベース部材
より実装基板に向け突出するよう前記枠状ベース部材を
折曲形成するリード部材成形工程とを有することを特徴
とするものである。
Further, according to the invention of claim 6, in the method of manufacturing a semiconductor device, a plurality of strip-shaped leads are arranged on the frame-shaped base member having the slits so as to be located in the slits. A lead member forming step of forming a flat plate-shaped lead member, and a semiconductor element mounting step of mounting a semiconductor element on the lead member and electrically connecting the inner lead portion of the foil lead and the semiconductor element. A package forming step of forming a package for encapsulating the inner lead portion of the lead member and the semiconductor element, and folding the frame-shaped base member so that the foil-shaped leads protrude from the frame-shaped base member toward the mounting substrate. And a lead member forming step of bending.

【0017】上記の各手段は下記のように作用する。請
求項1記載の発明によれば、パッケージを枠状ベース部
材と、この枠状ベース部材の内部に配設されると共に先
端部が枠状ベース部材と接続された箔状リードとにより
リード部材を構成することにより、箔状リードは枠状ベ
ース部材に保護された構成となる。よって、箔状リード
の成形後実装が行われるまで間、成形された箔状リード
は枠状ベース部材に保護されその変形が防止されるた
め、箔状リード間で短絡が発生したり実装時に接続不良
が発生することを防止することができる。
Each of the above means operates as follows. According to the first aspect of the present invention, the lead member is formed by the frame-shaped base member and the foil-shaped lead which is disposed inside the frame-shaped base member and whose tip is connected to the frame-shaped base member. With this configuration, the foil-shaped lead is protected by the frame-shaped base member. Therefore, the molded foil-shaped leads are protected by the frame-shaped base member and are prevented from being deformed until they are mounted after the foil-shaped leads are molded. It is possible to prevent the occurrence of defects.

【0018】また、箔状リードは先端部が枠状ベース部
材に接続されると共に他端部はパッケージに支持された
構成となるため、実装基板に未装着状態において箔状リ
ードは下に凸の放物線形状を有した状態となる。そし
て、その下端部分は枠状ベース部材より実装基板に向け
突出するよう構成されており、この箔状リードの枠状ベ
ース部材より突出した部分は外部接続端子として機能す
る。
Further, since the tip end of the foil-shaped lead is connected to the frame-shaped base member and the other end is supported by the package, the foil-shaped lead is convex downward when not mounted on the mounting board. The parabolic shape is obtained. The lower end of the foil-shaped lead is projected from the frame-shaped base member toward the mounting substrate, and the portion of the foil-shaped lead projected from the frame-shaped base member functions as an external connection terminal.

【0019】この箔状リードの外部接続端子として機能
する部位は、実装基板に装着する際に可撓変形して実装
基板に電気的に接続されるため、箔状リードの上記枠状
ベース部材からの突出量に若干のバラツキがあっても箔
状リードが可撓変形することによりこのバラツキは吸収
される。即ち、実装状態(リフロー処理を行う前の実装
状態)において、各箔状リードは実装基板に確実に当接
した状態となる。よって、実質的に箔状リードの平坦性
を維持することができ、一括リフロー実装を行うことが
可能となる。
The portion of the foil-shaped lead that functions as an external connection terminal is flexibly deformed when mounted on the mounting board and electrically connected to the mounting board. Even if there is some variation in the amount of protrusion, the variation is absorbed by the flexible deformation of the foil lead. That is, in the mounted state (the mounted state before performing the reflow process), each foil-shaped lead is in a state of reliably contacting the mounting substrate. Therefore, it is possible to substantially maintain the flatness of the foil-shaped leads, and it is possible to carry out the collective reflow mounting.

【0020】更に、前記のように箔状リードは枠状ベー
ス部材に保護されるため、箔状リード自体に変形を防止
するための機械的強度を持たせる必要は無くなる。よっ
て、箔状リードを薄くかつ細く形成することが可能とな
り、リードピッチを狭ピッチ化することができる。これ
により、狭ピッチ実装を可能とすることができる。
Furthermore, since the foil-shaped lead is protected by the frame-shaped base member as described above, it is not necessary to give the foil-shaped lead itself mechanical strength for preventing deformation. Therefore, the foil-shaped leads can be formed thin and thin, and the lead pitch can be narrowed. This enables narrow pitch mounting.

【0021】また、請求項2記載の発明によれば、パッ
ケージの一側面からリード部材が延出する構成とすると
共に、枠状ベース部材によりパッケージが実装基板に立
設した状態で支持される構成としたことにより、パッケ
ージを横設して実装する構成に比べて実装密度を向上さ
せることができる。
According to the second aspect of the present invention, the lead member extends from one side surface of the package, and the package is supported by the frame-shaped base member in an upright state on the mounting substrate. As a result, the packaging density can be improved as compared with the configuration in which the packages are mounted side by side.

【0022】また、請求項3記載の発明によれば、箔状
リードの最下端部となる部位に他の部位に比べて機械的
強度が弱くなるよう構成された脆弱部を形成したことに
より、箔状リードはこの脆弱部を下端として湾曲した形
状を呈する。従って、脆弱部の形成位置を適宜設定する
ことにより、任意の湾曲形状を有した箔状リードを実現
することができる。
According to the third aspect of the invention, the fragile portion is formed at the lowermost portion of the foil-like lead so as to have a mechanical strength lower than that of the other portions. The foil-like lead has a curved shape with the fragile portion being the lower end. Therefore, by appropriately setting the formation position of the fragile portion, it is possible to realize the foil lead having an arbitrary curved shape.

【0023】また、請求項4記載の発明によれば、前記
脆弱部の形成位置を隣接する前記箔状リードで千鳥状に
配設し、湾曲した状態における箔状リードの最下端部が
千鳥状となるよう構成したことにより、実装基板と箔状
リードとの接合(例えば、半田接合)位置を離間させつ
つ、リードピッチを狭ピッチ化することができる。即
ち、箔状リードの狭ピッチ化と実装性の向上を共に図る
ことができる。
Further, according to the invention of claim 4, the positions where the fragile portions are formed are arranged in a zigzag manner by the adjacent foil-shaped leads, and the lowermost end portion of the foil-shaped leads in a curved state is a zigzag shape. With such a configuration, the lead pitch can be narrowed while separating the bonding (for example, solder bonding) positions of the mounting substrate and the foil-shaped leads. That is, it is possible to reduce the pitch of the foil leads and improve the mountability.

【0024】また、請求項5記載の発明によれば、枠状
ベース部材を導電性材料により形成すると共に箔状リー
ドを絶縁材料を介して前記枠状ベース部材に接続し、枠
状ベース部材と半導体素子を電気的に接続することによ
り、枠状ベース部材をリードとして用いることができ
る。これによりリードの本数を増大することができ、半
導体装置と実装基板との間における電気的接続の自由度
を向上させることができる。特に、枠状ベース部材は箔
状リードに対して電気的抵抗が小さいため、電源或いは
グランド用のリードとして用いることにより電気的特性
を向上させることができる。
According to the fifth aspect of the present invention, the frame-shaped base member is formed of a conductive material, and the foil-shaped leads are connected to the frame-shaped base member through an insulating material to form a frame-shaped base member. The frame-shaped base member can be used as a lead by electrically connecting the semiconductor elements. As a result, the number of leads can be increased, and the degree of freedom in electrical connection between the semiconductor device and the mounting substrate can be improved. In particular, since the frame-shaped base member has a smaller electric resistance than the foil-shaped leads, the electric characteristics can be improved by using it as a power or ground lead.

【0025】更に、請求項6記載の発明によれば、リー
ド部材形成工程において、枠状ベース部材に形成された
スリット内に位置するよう箔状リードを配設して平板状
のリード部材を形成し、このリード部材を構成する枠状
ベース部材をリード部材成形工程において折曲形成する
ことにより、枠状ベース部材の成形と箔状リードの成形
(湾曲状とする成形)を一括的に行うことができる。よ
って、リード部材成形の成形処理を容易かつ効率的に行
うことができる。
Further, according to the invention of claim 6, in the lead member forming step, the foil-shaped lead is arranged so as to be positioned in the slit formed in the frame-shaped base member to form the flat lead member. Then, the frame-shaped base member that constitutes this lead member is bent and formed in the lead member molding step, so that the frame-shaped base member and the foil-shaped leads are molded (curved) at the same time. You can Therefore, the molding process of molding the lead member can be performed easily and efficiently.

【0026】[0026]

【発明の実施の形態】次に発明の実施の形態について図
面と共に説明する。図1及び図2は本発明の第1実施例
である半導体装置1を示しており、図1は半導体装置1
の側面図であり図2は半導体装置1の平面図である。こ
の図1及び図2は半導体装置1を実装基板2に実装する
前の状態(未装着状態)を示しており、また図3は半導
体装置1を実装基板2に実装した状態を示している。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will now be described with reference to the drawings. 1 and 2 show a semiconductor device 1 which is a first embodiment of the present invention, and FIG.
2 is a plan view of the semiconductor device 1. FIG. 1 and 2 show a state before the semiconductor device 1 is mounted on the mounting substrate 2 (unmounted state), and FIG. 3 shows a state in which the semiconductor device 1 is mounted on the mounting substrate 2.

【0027】半導体装置1は、大略すると半導体素子3
(図6に現れる),リード部材4,及び樹脂パッケージ
5等により構成されている。半導体素子3は高密度化さ
れた素子であり、これに伴い多数の電極パッドを有して
る。また、樹脂パッケージ5は例えばエポキシ樹脂をト
ランスファーモールドすることにより形成されており、
リード部材4の一部及び半導体素子3を封止することに
よりこれらを保護する機能を奏している。
The semiconductor device 1 is roughly composed of a semiconductor element 3
(Appears in FIG. 6), the lead member 4, the resin package 5, and the like. The semiconductor element 3 is a highly densified element, and accordingly has a large number of electrode pads. The resin package 5 is formed by transfer molding of epoxy resin, for example.
By sealing a part of the lead member 4 and the semiconductor element 3, they have a function of protecting them.

【0028】また、リード部材4は本発明の特徴となる
ものであり、大略すると枠状ベース部材6,箔状リード
7,絶縁材8(図4及び図5に現れる)等により構成さ
れている。このリード部材4は、樹脂パッケージ5内に
埋設された部位において半導体素子2を搭載すると共
に、本実施例においては樹脂パッケージ5の4側面から
夫々外方に延出してアウターリード部を形成している。
The lead member 4 is a feature of the present invention, and is roughly composed of a frame-shaped base member 6, a foil-shaped lead 7, an insulating material 8 (shown in FIGS. 4 and 5) and the like. . The lead member 4 mounts the semiconductor element 2 at a portion embedded in the resin package 5, and in the present embodiment, extends outward from each of the four side surfaces of the resin package 5 to form outer lead portions. There is.

【0029】枠状ベース部材6は例えば42アロイ等の
銅系合金等により形成されており、その厚さは例えば
0.1〜0.2mm程度と比較的厚く設定されている。
この枠状ベース部材6の中央部分には、半導体素子3を
搭載するステージ部9(図6に示す)が形成されると共
に、このステージ部9の外周4方向位置には4個の枠状
部10が形成されている。この枠状部10は、板状の枠
状ベース部材6に矩形スリット11を打ち抜き加工する
ことにより形成される。
The frame-shaped base member 6 is made of, for example, a copper alloy such as 42 alloy, and its thickness is set relatively thick, for example, about 0.1 to 0.2 mm.
A stage portion 9 (shown in FIG. 6) on which the semiconductor element 3 is mounted is formed in the central portion of the frame-shaped base member 6, and four frame-shaped portions are provided at four outer peripheral positions of the stage portion 9. 10 are formed. The frame-shaped portion 10 is formed by punching a rectangular slit 11 in the plate-shaped frame-shaped base member 6.

【0030】また、本実施例においては、この枠状ベー
ス部材6は樹脂パッケージ5内において半導体素子3と
電気的に接続されており、リードとしても機能するよう
構成されている。これにより、箔状リード7に加えて枠
状ベース部材6もリードとして用いることができるため
リードの本数を増大することができ、半導体装置1と実
装基板2との間における電気的接続の自由度を向上させ
ることができる。特に、枠状ベース部材6は箔状リード
7に対して断面積が大きく電気的抵抗が小さいため、電
源或いはグランド用のリードとして用いることにより電
気的特性を向上させることができる。
Further, in this embodiment, the frame-shaped base member 6 is electrically connected to the semiconductor element 3 in the resin package 5 and is configured so as to also function as a lead. As a result, since the frame-shaped base member 6 can be used as a lead in addition to the foil-shaped lead 7, the number of leads can be increased, and the degree of freedom in electrical connection between the semiconductor device 1 and the mounting substrate 2 can be increased. Can be improved. In particular, since the frame-shaped base member 6 has a large cross-sectional area and a small electrical resistance with respect to the foil-shaped leads 7, the electrical characteristics can be improved by using it as a power or ground lead.

【0031】一方、箔状リード7は例えば厚さ0.01
5〜0.075mmの銅箔を短冊状のパターンに形成し
たものであり、インナーリード部7aとアウターリード
部7b(図6に示す)とにより構成されている。インナ
ーリード部7aは、樹脂パッケージ5内において半導体
素子3と電気的に接続されている。
On the other hand, the foil-shaped lead 7 has a thickness of 0.01, for example.
A copper foil of 5 to 0.075 mm is formed in a strip pattern, and is composed of an inner lead portion 7a and an outer lead portion 7b (shown in FIG. 6). The inner lead portion 7 a is electrically connected to the semiconductor element 3 inside the resin package 5.

【0032】この箔状リード7のインナーリード部7a
は樹脂パッケージ5に封止されることにより保持されて
おり、またアウターリード部7bの先端部は枠状ベース
部材6の枠状部10に接着剤としても機能する絶縁材8
により接続(接着)されている。即ち、箔状リード7は
枠状部10の内部に位置するよう配設されており、かつ
箔状リード7は枠状部10に形成された矩形スリット1
1を横架するように配設されている。
The inner lead portion 7a of the foil-shaped lead 7
Is held by being sealed in the resin package 5, and the tip portion of the outer lead portion 7b is attached to the frame-shaped portion 10 of the frame-shaped base member 6 by the insulating material 8 that also functions as an adhesive.
Are connected (adhered) by. That is, the foil-shaped leads 7 are arranged so as to be positioned inside the frame-shaped portion 10, and the foil-shaped leads 7 are arranged in the rectangular slit 1 formed in the frame-shaped portion 10.
It is arranged so that 1 may be crossed.

【0033】従って、厚さが0.015〜0.075m
mと薄く機械的強度の弱い箔状リード7であっても枠状
ベース部材6に保護された構成となり、箔状リード7の
成形処理の後、実装基板2に実装が行われるまで間、後
述する所定形状に成形された箔状リード7は枠状ベース
部材6に保護されその変形が防止される。これにより、
箔状リード7間で短絡が発生したり実装時に接続不良が
発生することを防止することができる。
Therefore, the thickness is 0.015 to 0.075 m.
Even if the foil-shaped lead 7 is thin and has a low mechanical strength, the frame-shaped base member 6 protects the foil-shaped lead 7. After the molding process of the foil-shaped lead 7, the mounting is performed on the mounting substrate 2 as described below. The foil-shaped lead 7 formed into a predetermined shape is protected by the frame-shaped base member 6 and its deformation is prevented. This allows
It is possible to prevent a short circuit from occurring between the foil leads 7 and a connection failure during mounting.

【0034】また、上記のように箔状リード7は枠状ベ
ース部材6に保護されるため、箔状リード7自体に変形
を防止するための機械的強度を持たせる必要はなく、箔
状リード7の箔厚を0.015〜0.075mmと薄く
してもリードとして機能させることができる。これによ
り、箔状リード7の幅寸法を小さくすると共に、隣接す
る箔状リード7間の寸法を小さく設定することが可能と
なる。このため、箔状リード7の狭ピッチ化を図ること
ができ、具体的にはQTPと同程度の狭ピッチ化(0.
15mmの狭ピッチ)を実現することができる。
Since the foil-shaped lead 7 is protected by the frame-shaped base member 6 as described above, it is not necessary to provide the foil-shaped lead 7 itself with mechanical strength for preventing deformation. Even if the foil thickness of 7 is as thin as 0.015 to 0.075 mm, it can function as a lead. This makes it possible to reduce the width dimension of the foil-shaped leads 7 and set the dimension between adjacent foil-shaped leads 7 to be small. Therefore, the pitch of the foil-shaped leads 7 can be narrowed, and specifically, the pitch can be narrowed to the same extent as QTP (0.
A narrow pitch of 15 mm) can be realized.

【0035】尚、上記のように箔状リード7の先端部は
枠状ベース部材6に接続されるが、この接続位置におい
て箔状リード7は絶縁材8を介して枠状ベース部材6と
接続しているため、枠状ベース部材6と箔状リード7と
が電気的に接続されることはない。
The tip of the foil-shaped lead 7 is connected to the frame-shaped base member 6 as described above. At this connection position, the foil-shaped lead 7 is connected to the frame-shaped base member 6 via the insulating material 8. Therefore, the frame-shaped base member 6 and the foil-shaped leads 7 are not electrically connected.

【0036】一方、上記の枠状ベース部材6は、側面視
した状態で略コ字状に折曲形成されている(図1参
照)。この略コ字状に折曲形成された枠状ベース部材6
の下端部分は実装基板2に対し水平に延在する支持部1
2が形成されており、実装基板2へ半導体装置1を実装
する際には、この支持部12が実装基板2に当接するこ
とにより樹脂パッケージ5を実装基板2上に支持する構
成となっている。
On the other hand, the frame-shaped base member 6 is bent and formed in a substantially U shape in a side view (see FIG. 1). The frame-shaped base member 6 bent and formed in a substantially U shape
The lower end portion of the supporting portion 1 extends horizontally with respect to the mounting board 2.
2 is formed, and when the semiconductor device 1 is mounted on the mounting substrate 2, the supporting portion 12 contacts the mounting substrate 2 to support the resin package 5 on the mounting substrate 2. .

【0037】また、前記したように箔状リード7は一端
部が樹脂パッケージ5に保持され、先端部が枠状ベース
部材6に接続された構成とされているため、枠状ベース
部材6を図1に示される形状に折曲することにより下に
凸の放物線状に湾曲する。また、枠状ベース部材6を折
曲することにより、放物線状に湾曲した箔状リード7の
下端部(以下、この下端部を折曲部13という)は、枠
状ベース部材6の支持部12より下方に突出するよう構
成されている。
Further, as described above, the foil-shaped lead 7 is configured such that one end is held by the resin package 5 and the tip is connected to the frame-shaped base member 6, so that the frame-shaped base member 6 is By bending into the shape shown in FIG. 1, a downwardly convex parabola is curved. Further, by bending the frame-shaped base member 6, the lower end portion of the foil-shaped lead 7 curved in a parabolic shape (hereinafter, this lower end portion is referred to as the bent portion 13) is a support portion 12 of the frame-shaped base member 6. It is configured to project further downward.

【0038】尚、上記した枠状ベース部材6及び箔状リ
ード7の表面には、後述する実装基板2に半田付けする
際、半田の接合性を向上させるためにパラジウムめっ
き,金メッキ,或いは半田メッキが行われている。続い
て、上記構成とされた半導体装置1を実装基板2に実装
する方法について説明する。
The surfaces of the frame-shaped base member 6 and the foil-shaped leads 7 are palladium-plated, gold-plated, or solder-plated in order to improve the solder joint property when soldering to a mounting substrate 2 described later. Is being done. Next, a method of mounting the semiconductor device 1 having the above structure on the mounting board 2 will be described.

【0039】半導体装置1を実装基板2に実装するに
は、予め実装基板2に形成された枠状ベース部材6及び
箔状リード7が接続される部位に形成された電極にクリ
ーム半田を塗布しておく。そして、所定位置にクリーム
半田が塗布された実装基板2に半導体装置1を載置す
る。
In order to mount the semiconductor device 1 on the mounting substrate 2, cream solder is applied to the electrodes formed on the mounting substrate 2 and the portions to which the frame-shaped base member 6 and the foil leads 7 are connected in advance. Keep it. Then, the semiconductor device 1 is placed on the mounting substrate 2 on which the cream solder is applied at a predetermined position.

【0040】この搭載処理を行う際、上記したように半
導体装置1は放物線状に湾曲した箔状リード7が枠状ベ
ース部材6の支持部12より下方に突出した構成とされ
ているため、搭載処理に従い先ず下端に位置する折曲部
13が実装基板2と当接する。続いて箔状リード7は半
導体装置1の自重により可撓変形してゆき、やがて枠状
ベース部材6の支持部12が実装基板2に当接する。
When this mounting process is performed, as described above, the semiconductor device 1 is configured such that the parabolic curved foil-shaped leads 7 project downward from the supporting portion 12 of the frame-shaped base member 6. According to the processing, the bent portion 13 located at the lower end first comes into contact with the mounting substrate 2. Subsequently, the foil-shaped leads 7 are flexibly deformed by the weight of the semiconductor device 1, and eventually the supporting portions 12 of the frame-shaped base member 6 come into contact with the mounting substrate 2.

【0041】このように支持部12が実装基板2に当接
することにより、樹脂パッケージ5は枠状ベース部材6
により実装基板2上に支持された構成となる。また、こ
の支持状態において、箔状リード7の実装基板2と当接
している部分及び枠状ベース部材6の支持部12は実装
基板2上で面一となり、外部接続端子として機能する枠
状ベース部材6の支持部12及び箔状リード7の未装着
状態において支持部12より下方に突出した部分は、実
装基板2に接続された状態(仮接続状態)となる。図3
は、半導体装置1が実装基板2上に載置された状態を示
している。
By the support portion 12 coming into contact with the mounting substrate 2 in this way, the resin package 5 becomes a frame-shaped base member 6.
Thus, the structure is supported on the mounting substrate 2. Further, in this supporting state, the portion of the foil-shaped lead 7 that is in contact with the mounting substrate 2 and the supporting portion 12 of the frame-shaped base member 6 are flush with each other on the mounting substrate 2 and function as an external connection terminal. The portions of the member 6 that project downward from the support portion 12 when the support portion 12 and the foil-shaped lead 7 are not mounted are in a state of being connected to the mounting substrate 2 (temporary connection state). FIG.
Shows a state in which the semiconductor device 1 is placed on the mounting substrate 2.

【0042】ところで、上記のように箔状リード7の外
部接続端子として機能する支持部12から下方に突出し
た部位は、実装基板2に装着する際に可撓変形して実装
基板2に接続されるため、箔状リード7の支持部12か
らの突出量に若干のバラツキがあったとしても箔状リー
ド7が可撓変形することによりこのバラツキを吸収させ
ることができる。即ち、実装状態(リフロー処理を行う
前の実装状態)において、各箔状リード7を実装基板2
に確実に当接させることができる。これにより、実質的
に箔状リード7の平坦性は維持されることとなり、一括
リフロー実装を行うことが可能となる。
By the way, the portion of the foil-shaped lead 7 projecting downward from the supporting portion 12 functioning as an external connection terminal is flexibly deformed when mounted on the mounting board 2 and is connected to the mounting board 2. Therefore, even if there is a slight variation in the amount of protrusion of the foil-shaped lead 7 from the support portion 12, the variation can be absorbed by the foil-shaped lead 7 being flexibly deformed. That is, in the mounting state (mounting state before performing the reflow process), each foil-shaped lead 7 is mounted on the mounting substrate 2
Can be reliably brought into contact with. As a result, the flatness of the foil-shaped leads 7 is substantially maintained, and it becomes possible to carry out batch reflow mounting.

【0043】上記したように、本実施例に係る半導体装
置1は、箔状リード7を枠状ベース部材6により保護す
ることにより変形発生を防止すると共に、箔状リード7
を可撓変形可能な構成とすることにより実質的に箔状リ
ード7の平坦性を維持することにより、半導体装置1を
実装基板2に実装するに際し一括リフロー実装を行うこ
とが可能となる。
As described above, in the semiconductor device 1 according to the present embodiment, the foil-shaped leads 7 are protected by the frame-shaped base member 6 to prevent deformation, and the foil-shaped leads 7 are also prevented.
When the semiconductor device 1 is mounted on the mounting substrate 2, batch reflow mounting can be performed by substantially maintaining the flatness of the foil-shaped leads 7 by making the flexible deformation possible.

【0044】よって、半導体装置1を実装基板2に搭載
したのち、半導体装置1を搭載した実装基板2をリフロ
ー炉に装填し一括リフロー処理を行う。これにより、ク
リーム半田内に含まれるバインダーは除去され枠状ベー
ス部材6の支持部12及び箔状リード7の所定部分は実
装基板2に半田付けされる。このように、一括リフロー
実装により半導体装置1を実装基板2に実装することが
可能となることにより実装コストの低減を図ることがで
き、また実装効率の向上を図ることができる。
Therefore, after the semiconductor device 1 is mounted on the mounting substrate 2, the mounting substrate 2 on which the semiconductor device 1 is mounted is loaded in the reflow furnace and a collective reflow process is performed. As a result, the binder contained in the cream solder is removed, and the supporting portions 12 of the frame-shaped base member 6 and the predetermined portions of the foil leads 7 are soldered to the mounting substrate 2. As described above, since the semiconductor device 1 can be mounted on the mounting substrate 2 by the collective reflow mounting, the mounting cost can be reduced and the mounting efficiency can be improved.

【0045】また、図7は一括リフロー処理後における
箔状リード7の半田付け状態を示している。同図に示さ
れるように、箔状リード7は下に凸の放物線形状を有し
ており、かつ半導体装置1を実装基板2に搭載する際に
可撓変形しているため、一括リフロー処理後において半
田フィレットは2箇所に形成されることになる(参照符
号14a,14bで示す)。よって、箔状リード7と実
装基板2との半田付けを確実に行うことができる。
FIG. 7 shows the soldering state of the foil leads 7 after the batch reflow process. As shown in the figure, since the foil-shaped lead 7 has a downwardly convex parabolic shape and is flexibly deformed when the semiconductor device 1 is mounted on the mounting substrate 2, after the batch reflow processing. In, the solder fillet is formed in two places (indicated by reference numerals 14a and 14b). Therefore, the foil-shaped leads 7 and the mounting substrate 2 can be reliably soldered.

【0046】続いて、上記構成を有する半導体装置1の
製造方法について説明する。本実施例に係る半導体装置
1の製造方法は、大略するとリード部材形成工程,半導
体素子搭載工程,パッケージ形成工程,及びリード部材
成形工程等を有している。半導体装置1を製造するに
は、先ずリード部材形成工程を実施してリード部材4を
形成する。リード部材形成工程では、先ず平板状の銅合
金基板にプレス加工を行うことにより、矩形スリット1
1を形成し枠状部10を形成すると共に、不要部分を除
去して全体として十字形状を有する枠状ベース部材6を
形成する。
Next, a method of manufacturing the semiconductor device 1 having the above structure will be described. The manufacturing method of the semiconductor device 1 according to the present embodiment roughly includes a lead member forming step, a semiconductor element mounting step, a package forming step, a lead member forming step, and the like. To manufacture the semiconductor device 1, first, the lead member forming step is performed to form the lead member 4. In the lead member forming step, first, the rectangular slit 1 is formed by pressing a flat copper alloy substrate.
1 is formed to form the frame-shaped portion 10, and unnecessary portions are removed to form the frame-shaped base member 6 having a cross shape as a whole.

【0047】続いて、この枠状ベース部材6の片面に接
着剤としても機能する絶縁材8を塗布し、その上で枠状
ベース部材6の上面に銅箔を接着する。この銅箔は、例
えばその厚さが0.015〜0.075mm程度の薄い
銅箔である。この銅箔にはエッチング処理が行われ、所
定ピッチを有する複数の短冊形状を有する箔状リード7
が形成される。以上の処理を行うことにより、リード部
材4は形成される。尚、この状態において、図4及び図
5に示されるように箔状リード7の先端部は絶縁材8に
より枠状部10に接続(固定)された状態となってい
る。
Subsequently, an insulating material 8 which also functions as an adhesive is applied to one surface of the frame-shaped base member 6, and a copper foil is bonded to the upper surface of the frame-shaped base member 6 on the insulating material 8. This copper foil is a thin copper foil having a thickness of about 0.015 to 0.075 mm, for example. This copper foil is subjected to an etching treatment to form a plurality of strip-shaped foil leads 7 having a predetermined pitch.
Is formed. The lead member 4 is formed by performing the above processing. In this state, as shown in FIGS. 4 and 5, the tip ends of the foil-shaped leads 7 are connected (fixed) to the frame-shaped portion 10 by the insulating material 8.

【0048】上記のリード部材形成工程が終了すると、
続いて半導体素子搭載工程が行われる。半導体素子搭載
工程では、先ずリード部材4を構成する枠状ベース部材
6の中央に形成されたステージ部9に絶縁性のダイボン
ド材を用いて半導体素子3を搭載する。続いて、半導体
素子3の上部に形成されている電極パッドと、リード部
材4を構成する箔状リード7のインナーリード部7aを
ワイヤ15を用いて電気的に接続する。また、上記した
ように本実施例においては、枠状ベース部材6もリード
として用いる構成とされているため、枠状ベース部材6
の所定位置と半導体素子3もワイヤ15を用いて電気的
に接続されている。
When the lead member forming step is completed,
Then, a semiconductor element mounting process is performed. In the semiconductor element mounting step, first, the semiconductor element 3 is mounted on the stage portion 9 formed in the center of the frame-shaped base member 6 forming the lead member 4 using an insulating die-bonding material. Then, the electrode pad formed on the upper part of the semiconductor element 3 and the inner lead portion 7 a of the foil-shaped lead 7 forming the lead member 4 are electrically connected using the wire 15. Further, as described above, in the present embodiment, the frame-shaped base member 6 is also used as the lead, so that the frame-shaped base member 6 is used.
The predetermined position and the semiconductor element 3 are also electrically connected using the wire 15.

【0049】尚、上記した半導体素子搭載工程では、半
導体素子3と箔状リード7とを接合する手段としてワイ
ヤ15を用いた例を示したが、ワイヤ13に代えて半導
体素子3にバンプを形成し、フリップチップ接合により
半導体素子3と箔状リード7とを接合する構成としても
よい。
In the semiconductor element mounting step described above, the wire 15 is used as a means for joining the semiconductor element 3 and the foil lead 7 to each other. However, a bump is formed on the semiconductor element 3 instead of the wire 13. Alternatively, the semiconductor element 3 and the foil-shaped lead 7 may be joined by flip-chip joining.

【0050】上記のように半導体素子3をリード部材4
に搭載する半導体素子搭載工程が終了すると、続いてパ
ッケージ形成工程が実施される。パッケージ形成工程
は、樹脂パッケージ5を形成する工程であり、上記のよ
うに半導体素子3が搭載されたリード部材4をモールド
金型に装填し、トランスファーモールド処理を行うこと
により形成する。
As described above, the semiconductor element 3 is connected to the lead member 4
When the semiconductor element mounting process to be mounted on is completed, the package forming process is subsequently performed. The package forming step is a step of forming the resin package 5, and is formed by loading the lead member 4 on which the semiconductor element 3 is mounted in the mold as described above and performing the transfer molding process.

【0051】このように形成される樹脂パッケージ5
は、半導体素子3,ワイヤ15,及び箔状リード7のイ
ンナーリード部7aを封止し保護するよう構成されてい
る。尚、図4乃至図6はパッケージ形成工程までが実施
された状態を示している。上記のパッケージ形成工程が
終了すると、続いてリード部材成形工程が実施される。
リード部材成形工程では、プレス加工を用いて枠状ベー
ス部材6を図1乃至図3に示されるような略コ字状に折
り曲げ成形する。これにより、枠状ベース部材6には支
持部12が形成される。
Resin package 5 formed in this way
Is configured to seal and protect the semiconductor element 3, the wire 15, and the inner lead portion 7a of the foil lead 7. 4 to 6 show a state where the package forming process has been performed. When the package forming process is completed, the lead member forming process is subsequently performed.
In the lead member forming step, the frame-shaped base member 6 is formed by bending into a substantially U-shape as shown in FIGS. As a result, the support portion 12 is formed on the frame-shaped base member 6.

【0052】しるかに、プレス加工が実施されるのは枠
状ベース部材6のみであり、箔状リード7に対しては直
接成形処理は行わない。よって、このリード部材成形工
程により箔状リード7が損傷するようなことはない。ま
た、上記のように枠状ベース部材6が略コ字状に折り曲
げ成形されることにより、箔状リード7の先端部が接続
されている枠状部10は樹脂パッケージ5に近づくこと
になる。これにより、箔状リード7には撓みが発生し、
よって自己の自重により図1に示される下に凸の放物線
状の湾曲が自然に発生する。
As a matter of fact, the press working is performed only on the frame-shaped base member 6, and the foil-shaped leads 7 are not directly molded. Therefore, the foil-shaped lead 7 is not damaged by this lead member forming step. Further, since the frame-shaped base member 6 is bent and formed in a substantially U-shape as described above, the frame-shaped portion 10 to which the tip ends of the foil leads 7 are connected comes close to the resin package 5. As a result, the foil-shaped lead 7 is bent,
Therefore, the downward convex parabolic curve shown in FIG. 1 naturally occurs due to its own weight.

【0053】この際、枠状ベース部材6を折曲する曲率
を適宜選定することにより、箔状リード7が支持部12
から突出する突出量を任意に設定することができる。よ
って、箔状リード7の支持部12からの突出量は、上記
曲率を適宜設定することにより半導体装置1を実装基板
2に実装する際に隣接する箔状リード7間に緩衝が発生
しない撓みが発生する量に設定されている。
At this time, by appropriately selecting the curvature for bending the frame-shaped base member 6, the foil-shaped lead 7 is supported by the support portion 12.
It is possible to arbitrarily set the amount of protrusion from the. Therefore, the amount of protrusion of the foil-shaped lead 7 from the supporting portion 12 is such that when the semiconductor device 1 is mounted on the mounting substrate 2 by appropriately setting the above-mentioned curvature, a deflection that does not cause a buffer between adjacent foil-shaped leads 7 is generated. The amount is set to occur.

【0054】以上説明した一連の工程を実施することに
より、半導体装置1は製造される。この際、上記したよ
うにリード部材形成工程において、枠状ベース部材6に
形成された矩形スリット11内に位置するよう箔状リー
ド7を形成して平板状のリード部材4を形成し、このリ
ード部材4を構成する枠状ベース部材6のみをリード部
材成形工程において折曲形成することにより、枠状ベー
ス部材6の成形と箔状リード7の成形(湾曲状とする成
形)を一括的に行うことができる。よって、上記の製造
方法を採用することにより、リード部材4の成形処理を
容易かつ効率的に行うことができる。
The semiconductor device 1 is manufactured by carrying out the series of steps described above. At this time, as described above, in the lead member forming step, the foil-shaped lead 7 is formed so as to be positioned inside the rectangular slit 11 formed in the frame-shaped base member 6, and the flat plate-shaped lead member 4 is formed. The frame-shaped base member 6 and the foil-shaped leads 7 are molded at once by bending and forming only the frame-shaped base member 6 that constitutes the member 4 in the lead member molding step. be able to. Therefore, by adopting the above manufacturing method, the molding process of the lead member 4 can be performed easily and efficiently.

【0055】尚、図1乃至図6を用いて説明した実施例
では、箔状リード7が樹脂パッケージ5の4側面から夫
々延出したQTPに類似した構成の半導体装置1を例に
挙げて説明した。しかるに、箔状リード7は必ずしも樹
脂パッケージ5の4側面から延出させる必要はなく、対
向する2側面から延出する構成としてもよい。この構成
では、SOJ(Small Out-line J-leaded package) タイ
プ或いはSOP(SmallOut-line package) タイプの半導
体装置を実現することができる。
In the embodiment described with reference to FIGS. 1 to 6, the semiconductor device 1 having a structure similar to QTP in which the foil-shaped leads 7 extend from the four side surfaces of the resin package 5 is taken as an example. did. However, the foil-shaped leads 7 do not necessarily have to extend from the four side faces of the resin package 5, and may have a configuration of extending from the two opposite side faces. With this configuration, an SOJ (Small Out-line J-leaded package) type or SOP (Small Out-line package) type semiconductor device can be realized.

【0056】また、枠状ベース部材6の折り曲げ形状も
略コ状の形状に限定されるものではなく、上記した枠状
ベース部材6の機能を奏しうる形状であれば、他の形状
としてもよい。続いて、本発明の第2実施例について説
明する。
Further, the bent shape of the frame-shaped base member 6 is not limited to the substantially U-shaped shape, and may be any other shape as long as the above-described function of the frame-shaped base member 6 can be achieved. . Next, a second embodiment of the present invention will be described.

【0057】図8及び図9は本発明の第2実施例に係る
半導体装置20を示している。図8は未装着状態の半導
体装置20であり、(A)は正面図,(B)は側面図,
(C)は底面図を夫々示してる。また、図9は半導体装
置20を実装基板2に実装した状態を示しており、
(A)は正面図,(B)は側面図を夫々示してる。尚、
各図にいおて、第1実施例に係る半導体装置1の構成と
対応する構成については同一符号を附して説明する。
8 and 9 show a semiconductor device 20 according to the second embodiment of the present invention. FIG. 8 shows the semiconductor device 20 in an unmounted state, (A) is a front view, (B) is a side view,
(C) shows the bottom view, respectively. Further, FIG. 9 shows a state in which the semiconductor device 20 is mounted on the mounting substrate 2,
(A) is a front view and (B) is a side view. still,
In each drawing, the same reference numerals are given to the components corresponding to those of the semiconductor device 1 according to the first embodiment.

【0058】本実施例に係る半導体装置20は、リード
部材4が樹脂パッケージ5の一側面のみから延出する構
成とすると共に、リード部材4を構成する枠状ベース部
材6により樹脂パッケージ5が実装基板2に立設した状
態で支持される構成としたことを特徴とするものであ
る。
In the semiconductor device 20 according to this embodiment, the lead member 4 extends from only one side surface of the resin package 5, and the resin package 5 is mounted by the frame-shaped base member 6 forming the lead member 4. It is characterized in that it is configured to be supported on the substrate 2 in an upright state.

【0059】本実施例においても、リード部材4を構成
する箔状リード7は枠状ベース部材6に形成された矩形
スリット11の内部に位置し保護されてており、またそ
の先端部は枠状部10に固定されている。また、図8
(B)に示されるように、箔状リード7は下に凸の放物
線状に湾曲した形状を有しており、その折曲部13を含
む下端の所定範囲は支持部12から下方に向け突出して
いる。
Also in this embodiment, the foil-shaped leads 7 constituting the lead member 4 are positioned and protected inside the rectangular slits 11 formed in the frame-shaped base member 6, and the tips thereof are frame-shaped. It is fixed to the part 10. FIG.
As shown in (B), the foil-shaped lead 7 has a downwardly convex parabolic curved shape, and a predetermined range of the lower end including the bent portion 13 projects downward from the support portion 12. ing.

【0060】一方、図9に示されるように実装状態で
は、支持部12から下方に向け突出した箔状リード7は
可撓変形し、支持部12及び箔状リード7は実装基板2
上で面一の状態となっている。従って、本実施例に係る
半導体装置20でも、実質的にリード平坦性を獲得する
ことができると共に箔状リード7を確実に保護すること
ができ、更にひょうピッチ実装化を実現することができ
る。これにより、半導体装置20を実装基板2に実装す
る際に一括リフロー実装を用いることが可能となり、実
装コストの低減及び実装効率の向上を図ることができ
る。
On the other hand, as shown in FIG. 9, in the mounted state, the foil-shaped leads 7 projecting downward from the supporting portion 12 are flexibly deformed, and the supporting portion 12 and the foil-shaped leads 7 are mounted on the mounting substrate 2.
It is in the same state as above. Therefore, also in the semiconductor device 20 according to the present embodiment, the lead flatness can be substantially obtained, the foil-shaped leads 7 can be surely protected, and the hail pitch mounting can be realized. As a result, it is possible to use collective reflow mounting when mounting the semiconductor device 20 on the mounting substrate 2, and it is possible to reduce the mounting cost and improve the mounting efficiency.

【0061】更に、本実施例に係る半導体装置20は、
枠状ベース部材6により樹脂パッケージ5が実装基板2
に立設した状態で支持させることができる。よって、第
1実施例に示した半導体装置1のように樹脂パッケージ
5を実装基板2に横設(伏せた状態で配設)する構成に
比べて実装スペースを小さくすることができ、半導体装
置20の実装密度を向上させることができる。
Furthermore, the semiconductor device 20 according to the present embodiment is
The resin package 5 is mounted on the mounting substrate 2 by the frame-shaped base member 6.
It can be supported in an upright position. Therefore, the mounting space can be made smaller than that of the semiconductor device 1 shown in the first embodiment in which the resin package 5 is laterally provided on the mounting substrate 2 (disposed in a flat state), and the semiconductor device 20 is provided. The packaging density of can be improved.

【0062】続いて、本発明の第3実施例について説明
する。図10乃至図13は本発明の第3実施例に係る半
導体装置30を示している。本実施例は、特に半導体装
置30の箔状リード31,32に特徴を有しているた
め、各図には箔状リード31を拡大して示している。ま
た、各図において第1実施例に係る半導体装置1と同一
構成については同一符号を附してその説明を省略する。
Next, a third embodiment of the present invention will be described. 10 to 13 show a semiconductor device 30 according to the third embodiment of the present invention. Since the present embodiment is particularly characterized by the foil-shaped leads 31 and 32 of the semiconductor device 30, the foil-shaped leads 31 are shown enlarged in each drawing. In each drawing, the same components as those of the semiconductor device 1 according to the first embodiment are designated by the same reference numerals, and the description thereof will be omitted.

【0063】本実施例に係る半導体装置30は、各図に
示されるように、隣接する箔状リード31,32におい
て折曲部33,34の位置が交互に異ならせることによ
り、千鳥状となるよう構成したことを特徴とするもので
ある。このように、湾曲形状とされた箔状リード31,
32の下端部である折曲部33,34の形成位置を隣接
する箔状リード31,32で異ならせ千鳥状となるよう
構成したことにより、実装基板2と箔状リード31,3
2との半田接合位置を離間させつつ、リードピッチを狭
ピッチ化することができる。
As shown in the respective drawings, the semiconductor device 30 according to the present embodiment has a zigzag shape by alternately changing the positions of the bent portions 33 and 34 in the adjacent foil leads 31 and 32. It is characterized by being configured as described above. In this way, the curved foil-shaped leads 31,
By forming the bent portions 33 and 34, which are the lower end portions of 32, at different positions between the adjacent foil-shaped leads 31 and 32 so as to form a zigzag shape, the mounting substrate 2 and the foil-shaped leads 31 and 3 are formed.
It is possible to narrow the lead pitch while separating the solder joint position with the lead wire 2.

【0064】図13は、折曲部33,34の形成位置を
隣接する箔状リード31,32で異ならせ千鳥状とした
半導体装置30を実装基板2に実装した状態(半田付け
した状態)を示している。同図に示されるように、隣接
する箔状リード31,32で折曲部33,34が千鳥状
となることにより、半田接合位置は離間した構成とな
る。よって、本実施例に係る半導体装置30によれば、
箔状リード31,32の狭ピッチ化と実装性の向上を共
に図ることができる。
FIG. 13 shows a state in which the semiconductor devices 30 having a zigzag shape in which the formation positions of the bent portions 33 and 34 are made different by the adjacent foil leads 31 and 32 are mounted on the mounting substrate 2 (soldered state). Shows. As shown in the drawing, the bent portions 33 and 34 of the adjacent foil leads 31 and 32 have a zigzag shape, so that the solder bonding positions are separated from each other. Therefore, according to the semiconductor device 30 of the present embodiment,
It is possible to reduce the pitch of the foil leads 31 and 32 and improve the mountability.

【0065】続いて、隣接する箔状リード31,32で
折曲部33,34の形成位置を異ならせ千鳥状とするた
めの構成について説明する。前記したように、箔状リー
ド31,32は枠状ベース部材6を所定形状に折曲形成
する際に自重により撓んで下に凸の放物線形状に湾曲す
る。従って、箔状リード31,32が均一な構成であっ
た場合には、各箔状リード31,32はその中心位置が
折曲部33,34となり折曲部33,34の位置は等し
くなり千鳥状とはならない。
Next, a description will be given of a structure in which the bent portions 33 and 34 are formed in different zigzag positions in the adjacent foil leads 31 and 32 so as to form a zigzag shape. As described above, when the frame-shaped base member 6 is bent and formed into a predetermined shape, the foil-shaped leads 31 and 32 are bent by their own weight and curved in a parabolic shape convex downward. Therefore, when the foil-shaped leads 31 and 32 have a uniform structure, the center positions of the foil-shaped leads 31 and 32 are bent portions 33 and 34, and the bent portions 33 and 34 are located at the same position. It does not become a state.

【0066】このため、本実施例においては、枠状ベー
ス部材6の折曲時に箔状リード31,32が下に凸とな
るよう可撓変形(湾曲)する中心位置に、他の部位に比
べて機械的強度が弱くなるよう構成された脆弱部35を
形成した。この脆弱部35は、例えば図14に示される
ように小孔35aであってもよく、また図15に示され
るように幅狭部35bを形成した構成でもよい。
Therefore, in this embodiment, when the frame-shaped base member 6 is bent, the foil-shaped leads 31 and 32 are flexibly deformed (curved) so as to be convex downward, as compared with other portions. The fragile portion 35 is formed so that the mechanical strength is weakened. The fragile portion 35 may be, for example, a small hole 35a as shown in FIG. 14, or may be a structure in which a narrow portion 35b is formed as shown in FIG.

【0067】また本実施では、この脆弱部35の形成位
置を隣接する箔状リード31,32間で千鳥状となるよ
う配設し、下に凸となるよう湾曲した状態における前記
箔状リードの最下端部が千鳥状となるよう構成した。上
記構成とすることにより、箔状リード31,32はこの
脆弱部35を下端として湾曲した形状を呈する。従っ
て、脆弱部35の形成位置を適宜設定することにより任
意の湾曲形状を有した箔状リード31,32を実現する
ことができる。そこで、本実施例では、脆弱部35の形
成位置を隣接する箔状リード31,32で千鳥状に配設
し、湾曲した状態における箔状リード31,32の最下
端部が千鳥状となるよう構成した。これにより、実装基
板2と箔状リード31,32との接合(例えば、半田接
合)位置を離間させつつ、リードピッチを狭ピッチ化す
ることができ、箔状リード31,32の狭ピッチ化と実
装性の向上を共に図ることができる。
Further, in the present embodiment, the formation positions of the fragile portions 35 are arranged in a zigzag pattern between the adjacent foil-shaped leads 31 and 32, and the foil-shaped leads are bent in a downward convex shape. It was configured so that the lowermost end was staggered. With the above configuration, the foil leads 31 and 32 have a curved shape with the fragile portion 35 as the lower end. Therefore, the foil-shaped leads 31 and 32 having an arbitrary curved shape can be realized by appropriately setting the formation position of the fragile portion 35. Therefore, in the present embodiment, the formation positions of the fragile portions 35 are arranged in a staggered manner by the adjacent foil-shaped leads 31 and 32, and the lowermost ends of the foil-shaped leads 31 and 32 in the curved state are in a staggered manner. Configured. As a result, the lead pitch can be narrowed while the joining (for example, solder joining) positions of the mounting substrate 2 and the foil leads 31 and 32 are separated, and the pitch of the foil leads 31 and 32 can be narrowed. It is possible to improve the mountability together.

【0068】[0068]

【発明の効果】上述の如く本発明によれば、下記の種々
の効果を実現することができる。請求項1記載の発明に
よれば、箔状リードは枠状ベース部材に保護された構成
となるため、箔状リード間で短絡が発生したり実装時に
接続不良が発生することを防止することができる。
According to the present invention as described above, the following various effects can be realized. According to the invention described in claim 1, since the foil-shaped leads are protected by the frame-shaped base member, it is possible to prevent a short circuit from occurring between the foil-shaped leads or a connection failure during mounting. it can.

【0069】また、箔状リードは実装基板に装着する際
に可撓変形して実装基板に電気的に接続されるため、実
質的に箔状リードに平坦性を持たせることができ、一括
リフロー実装を行うことが可能となる。更に、前記のよ
うに箔状リードは枠状ベース部材に保護されるため、箔
状リードを薄くかつ細く形成して狭ピッチ化することが
でき、よって狭ピッチ実装を可能とすることができる。
また、請求項2記載の発明によれば、パッケージを横設
して実装する構成に比べて実装密度を向上させることが
できる。
Further, since the foil-shaped leads are flexibly deformed when they are mounted on the mounting substrate and electrically connected to the mounting substrate, the foil-shaped leads can be made substantially flat, and a batch reflow process can be performed. It becomes possible to implement. Further, as described above, since the foil-shaped leads are protected by the frame-shaped base member, the foil-shaped leads can be formed thin and thin to have a narrow pitch, and thus narrow-pitch mounting can be made possible.
Moreover, according to the second aspect of the present invention, it is possible to improve the packaging density as compared with the configuration in which the packages are mounted side by side.

【0070】また、請求項3記載の発明によれば、折曲
部の形成位置を適宜設定することにより、任意の湾曲形
状を有した箔状リードを実現することができる。また、
請求項4記載の発明によれば、実装基板と箔状リードと
の接合位置を離間させつつ、リードピッチを狭ピッチ化
することができ、よって箔状リードの狭ピッチ化と実装
性の向上を共に図ることができる。
According to the third aspect of the invention, the foil-shaped lead having an arbitrary curved shape can be realized by appropriately setting the formation position of the bent portion. Also,
According to the invention described in claim 4, the lead pitch can be narrowed while separating the bonding position between the mounting substrate and the foil-shaped leads, and thus the pitch of the foil-shaped leads can be narrowed and the mountability can be improved. We can work together.

【0071】また、請求項5記載の発明によれば、枠状
ベース部材をリードとして用いることができるため、半
導体装置と実装基板との間における電気的接続の自由度
を向上させることができる。特に、枠状ベース部材は箔
状リードに対して電気的抵抗が小さいため、電源或いは
グランド用のリードとして用いることにより電気的特性
を向上させることができる。
According to the fifth aspect of the invention, since the frame-shaped base member can be used as a lead, the degree of freedom in electrical connection between the semiconductor device and the mounting substrate can be improved. In particular, since the frame-shaped base member has a smaller electric resistance than the foil-shaped leads, the electric characteristics can be improved by using it as a power or ground lead.

【0072】更に、請求項6記載の発明によれば、リー
ド部材形成工程において枠状ベース部材に形成されたス
リット内に位置するよう箔状リードを配設して平板状の
リード部材を形成し、このリード部材を構成する枠状ベ
ース部材をリード部材成形工程において折曲形成するこ
とにより、枠状ベース部材の整形と箔状リードの整形
(湾曲状とする整形)を一括的に行うことができ、よっ
てリード部材成形の整形処理を容易かつ効率的に行うこ
とができる。
Further, according to the sixth aspect of the present invention, in the lead member forming step, the foil-shaped lead is arranged so as to be positioned in the slit formed in the frame-shaped base member to form the flat plate-shaped lead member. By bending and forming the frame-shaped base member that constitutes this lead member in the lead member molding step, shaping of the frame-shaped base member and shaping of the foil-shaped leads (shaping into a curved shape) can be performed collectively. Therefore, the shaping process of the lead member molding can be performed easily and efficiently.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施例である半導体装置の側面図
である。
FIG. 1 is a side view of a semiconductor device according to a first embodiment of the present invention.

【図2】本発明の第1実施例である半導体装置の平面図
である。
FIG. 2 is a plan view of the semiconductor device according to the first embodiment of the present invention.

【図3】本発明の第1実施例である半導体装置を実装基
板に実装した状態を示す側面図である。
FIG. 3 is a side view showing a state in which the semiconductor device according to the first embodiment of the present invention is mounted on a mounting board.

【図4】リード部材整形工程を行う前の状態を示す側面
図である。
FIG. 4 is a side view showing a state before a lead member shaping step is performed.

【図5】リード部材を拡大して示す図である。FIG. 5 is an enlarged view showing a lead member.

【図6】リード部材整形工程を行う前の状態を示す部分
切截した平面図である。
FIG. 6 is a partially cutaway plan view showing a state before a lead member shaping step is performed.

【図7】箔状リードの半田付け部分を拡大して示す図で
ある。
FIG. 7 is an enlarged view showing a soldering portion of a foil lead.

【図8】本発明の第2実施例である半導体装置を示して
おり、(A)は正面図,(B)は側面図,(C)は底面
図である。
FIG. 8 shows a semiconductor device according to a second embodiment of the present invention, in which (A) is a front view, (B) is a side view, and (C) is a bottom view.

【図9】本発明の第2実施例である半導体装置を実装基
板に実装した状態を示しており、(A)は正面図,
(B)は側面図である。
FIG. 9 shows a state in which a semiconductor device according to a second embodiment of the present invention is mounted on a mounting board, (A) is a front view,
(B) is a side view.

【図10】箔状リードを千鳥状に配設した構成を示す側
面図である。
FIG. 10 is a side view showing a configuration in which foil leads are arranged in a staggered pattern.

【図11】箔状リードを千鳥状に配設した構成を示す平
面図である。
FIG. 11 is a plan view showing a configuration in which foil leads are arranged in a staggered pattern.

【図12】箔状リードを千鳥状に配設した構成を示す斜
視図である。
FIG. 12 is a perspective view showing a configuration in which foil leads are arranged in a staggered pattern.

【図13】箔状リードを千鳥状に配設した場合における
半田付け部分を拡大して示す図である。
FIG. 13 is an enlarged view showing a soldering portion when the foil leads are arranged in a zigzag manner.

【図14】箔状リードに折曲部(小孔)を千鳥状に配設
した構成を示す平面図である。
FIG. 14 is a plan view showing a configuration in which bent portions (small holes) are arranged in a zigzag manner on a foil lead.

【図15】箔状リードに折曲部(幅狭部)を千鳥状に配
設した構成を示す平面図である。
FIG. 15 is a plan view showing a configuration in which bent portions (narrow portions) are arranged in a zigzag manner on a foil-shaped lead.

【符号の説明】[Explanation of symbols]

1,20,30 半導体装置 2 実装基板 3 半導体素子 4 リード部材 5 樹脂パッケージ 6 枠状ベース部材 7,31,32 箔状リード 7a インナーリード部 7b アウターリード部 8 絶縁材 10 枠状部 11 矩形スリット 12 支持部 13 折曲部 15 ワイヤ 1, 20, 30 Semiconductor Device 2 Mounting Substrate 3 Semiconductor Element 4 Lead Member 5 Resin Package 6 Frame Base Member 7, 31, 32 Foil Lead 7a Inner Lead Part 7b Outer Lead Part 8 Insulation Material 10 Frame Part 11 Rectangular Slit 12 Supporting part 13 Bending part 15 Wire

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 半導体素子と、該半導体素子を搭載する
リード部材と、該リード部材の一部及び該半導体素子を
封止するパッケージとを具備し、実装基板に表面実装さ
れる半導体装置において、 前記リード部材を、前記パッケージを前記実装基板上に
支持する枠状ベース部材と、該枠状ベース部材の内部に
配設されると共に先端部が前記枠状ベース部材に接続さ
れることにより該枠状ベース部材に保護される箔状リー
ドとにより構成し、 かつ、前記実装基板に未装着状態において、前記箔状リ
ードが湾曲して前記枠状ベース部材より前記実装基板に
向け突出するよう構成すると共に、 前記実装基板に装着した状態において、前記箔状リード
が可撓変形することにより前記枠状ベース部材及び前記
箔状リードが前記実装基板の実装面に面一の状態となる
よう構成したことを特徴とする半導体装置。
1. A semiconductor device comprising a semiconductor element, a lead member for mounting the semiconductor element, and a package for sealing a part of the lead member and the semiconductor element, which is surface-mounted on a mounting substrate, A frame-shaped base member that supports the package on the mounting substrate, and the lead member that is disposed inside the frame-shaped base member and has its tip connected to the frame-shaped base member. And a foil-shaped lead that is protected by the strip-shaped base member, and when not mounted on the mounting substrate, the foil-shaped lead is curved and protrudes from the frame-shaped base member toward the mounting substrate. Along with the mounting on the mounting board, the foil-shaped leads are flexibly deformed so that the frame-shaped base member and the foil-shaped leads are flush with the mounting surface of the mounting board. A semiconductor device characterized by being configured so as to be in a state.
【請求項2】 請求項1記載の半導体装置において、 前記リード部材が前記パッケージの一側面より延出する
構成とすると共に、前記枠状ベース部材により前記パッ
ケージが前記実装基板に立設した状態で支持される構成
としたことを特徴とする半導体装置。
2. The semiconductor device according to claim 1, wherein the lead member extends from one side surface of the package, and the package is erected on the mounting substrate by the frame-shaped base member. A semiconductor device having a structure to be supported.
【請求項3】 請求項1または2記載の半導体装置にお
いて、 前記箔状リードの最下端部となる部位に、他の部位に比
べて機械的強度が弱くなるよう構成された脆弱部を形成
したことを特徴とする半導体装置。
3. The semiconductor device according to claim 1, wherein a fragile portion configured to have a lower mechanical strength than other portions is formed at a lowermost portion of the foil lead. A semiconductor device characterized by the above.
【請求項4】 請求項3記載の半導体装置において、 前記脆弱部の形成位置を隣接する前記箔状リードで千鳥
状に配設し、可撓変形した状態における前記箔状リード
の最下端部が千鳥状となるよう構成したことを特徴とす
る半導体装置。
4. The semiconductor device according to claim 3, wherein the formation positions of the fragile portions are arranged in a zigzag manner by the adjacent foil-shaped leads, and the lowermost end portion of the foil-shaped leads in a flexibly deformed state is A semiconductor device having a zigzag shape.
【請求項5】 請求項1乃至4のいずれかに記載の半導
体装置において、 前記枠状ベース部材を導電性材料により形成すると共
に、前記箔状リードを絶縁材料を介して前記枠状ベース
部材に接続し、 前記枠状ベース部材と前記半導体素子を電気的に接続す
ることにより、前記枠状ベース部材をリードとして用い
ることを特徴とする半導体装置。
5. The semiconductor device according to claim 1, wherein the frame-shaped base member is formed of a conductive material, and the foil-shaped leads are formed on the frame-shaped base member via an insulating material. A semiconductor device, wherein the frame-shaped base member is used as a lead by connecting and electrically connecting the frame-shaped base member and the semiconductor element.
【請求項6】 スリットが形成された枠状ベース部材
に、前記スリット内に位置するよう短冊状に複数の箔状
リードを配設することにより平板状のリード部材を形成
するリード部材形成工程と、 前記リード部材に半導体素子を搭載すると共に、前記箔
状リードのインナーリード部と前記半導体素子を電気的
に接続する半導体素子搭載工程と、 前記リード部材のインナーリード部及び前記半導体素子
を封止するパッケージを形成するパッケージ形成工程
と、 前記箔状リードが前記枠状ベース部材より実装基板に向
け突出するよう前記枠状ベース部材を折曲形成するリー
ド部材成形工程とを具備することを特徴とする半導体装
置の製造方法。
6. A lead member forming step for forming a flat lead member by arranging a plurality of strip-shaped leads in a strip shape so as to be positioned in the slit, on a frame-shaped base member having a slit formed therein. A semiconductor element mounting step of mounting a semiconductor element on the lead member and electrically connecting the inner lead portion of the foil-shaped lead to the semiconductor element; and sealing the inner lead portion of the lead member and the semiconductor element. And a lead member molding step of bending the frame-shaped base member so that the foil-shaped leads project toward the mounting substrate from the frame-shaped base member. Of manufacturing a semiconductor device.
JP27448495A 1995-10-23 1995-10-23 Semiconductor device and its manufacture Withdrawn JPH09115951A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27448495A JPH09115951A (en) 1995-10-23 1995-10-23 Semiconductor device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27448495A JPH09115951A (en) 1995-10-23 1995-10-23 Semiconductor device and its manufacture

Publications (1)

Publication Number Publication Date
JPH09115951A true JPH09115951A (en) 1997-05-02

Family

ID=17542339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27448495A Withdrawn JPH09115951A (en) 1995-10-23 1995-10-23 Semiconductor device and its manufacture

Country Status (1)

Country Link
JP (1) JPH09115951A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809821B1 (en) * 1999-06-30 2008-03-04 가부시키가이샤 히타치세이사쿠쇼 Method of manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809821B1 (en) * 1999-06-30 2008-03-04 가부시키가이샤 히타치세이사쿠쇼 Method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
JP3779789B2 (en) Semiconductor device and manufacturing method thereof
US6414391B1 (en) Module assembly for stacked BGA packages with a common bus bar in the assembly
JP3062192B1 (en) Lead frame and method of manufacturing resin-encapsulated semiconductor device using the same
KR19980070993A (en) Semiconductor device mounting structure and semiconductor device mounting method
JP2895022B2 (en) Manufacturing method of chip scale package
JP3001481B2 (en) Semiconductor device and manufacturing method thereof
JP3072291B1 (en) Lead frame, resin-encapsulated semiconductor device using the same and method of manufacturing the same
JP2008532278A (en) Integrated circuit package device, lead frame and electronic device with additional contact pads
JP3655069B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JP3612155B2 (en) Semiconductor device and lead frame for semiconductor device
JP2003068935A (en) Semiconductor device, lead frame therefor and manufacturing method for the semiconductor device
JP2001024133A (en) Lead frame, resin sealed semiconductor device employing it and manufacture thereof
JP3915337B2 (en) Lead frame and method for manufacturing resin-encapsulated semiconductor device using the same
JPH10256318A (en) Semiconductor device, manufacturing and mounting methods thereof, circuit board mounted with the same, flexible board and manufacture thereof
JP4038021B2 (en) Manufacturing method of semiconductor device
JP3843654B2 (en) Lead frame and method for manufacturing resin-encapsulated semiconductor device using the same
JPH09115951A (en) Semiconductor device and its manufacture
EP0414257B1 (en) Resin sealing type semiconductor device in which a very small semiconductor chip is sealed in package with resin
JPH0547954A (en) Resin sealed semiconductor device
JP3959898B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JPH10154768A (en) Semiconductor device and its manufacturing method
JP3915338B2 (en) Lead frame and method for manufacturing resin-encapsulated semiconductor device using the same
JP2001044326A (en) Semiconductor device and manufacture thereof
JP2504194B2 (en) Method for manufacturing resin-sealed semiconductor device
JP2001319988A (en) Semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030107