JP2001319485A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】 【課題】 一定量のデータが連続して与えられるシステ
ムにおいて、データの書き込み、および消去時間のばら
つきや、データの書き込みエラーに起因するデータの喪
失が発生しない半導体記憶装置を提供する。 【解決手段】 不揮発性メモリ１６におけるデータの書
き込み開始に伴って時間計測を開始するようにＣＰＵ１
２によって制御され、データの書き込み期間を限定する
ためのタイマー１７を備えている。そして、タイマー１
７から割り込み信号が出力された場合、ＣＰＵ１２は、
現在進行中の不揮発性メモリ１６へのデータの書き込み
処理を中止する命令をデータ転送制御回路１５に与えて
データの書き込み処理を中止する。その後、ＣＰＵ１２
は、不揮発性メモリ１６中のデータの書き込み領域を変
更するために代替セクタを設定し、代替セクタに対して
データの再書き込みを行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体記憶装置に関
し、特に、データが連続して与えられるシステムに使用
される半導体記憶装置に関する。

【０００２】

【従来の技術】不揮発性メモリの一種であるフラッシュ
メモリは、ＭＯＳトランジスタのゲート上に誘電体膜を
間に挟んで配設されたフローティングゲートを有した構
成をメモリセルとし、フローティングゲートを介して誘
電体膜に電荷を蓄積することで記憶保持動作を行う。

【０００３】そして、フラッシュメモリなどの不揮発性
メモリにおいては、フラッシュセクタと呼称されるデー
タの所定の量ごとに読み出し、書き込み、消去を行う。
例えば、６４Ｍ（メガ）ビットのＡＮＤ型フラッシュメ
モリでは５１２バイトでフラッシュセクタが構成され
る。

【０００４】そして、フラッシュメモリにおいては、そ
のメモリセルを構成するフローティングゲートに電子を
注入（あるいは電子を引き込む）ための時間がメモリセ
ルごとにばらつくので、データの書き込み、および消去
時間がフラッシュセクタ単位でばらつくことになる。

【０００５】このフラッシュセクタ単位でのばらつき
は、メモリセルにおけるフローティングゲートへの電子
注入特性のばらつきを低減することで、ある程度低減で
きるが、現状では１ｍｓｅｃ〜数１０ｍｓｅｃ程度のば
らつきを有している。

【０００６】また、フラッシュメモリ等の不揮発性メモ
リにおいては、データの書き込み、および消去の回数に
上限があり、かつデータの書き込み、および消去におい
てエラーが発生する可能性が高い。

【０００７】このため、書き込みあるいは消去が一定回
数に達した場合や、エラーが発生した場合にはデータの
書き込み領域を変更する作業が必要になり、データの書
き込み、および消去に必要な時間がさらにばらつくこと
になる。

【０００８】

【発明が解決しようとする課題】昨今では、デジタルス
チルカメラやデジタルビデオカメラなどの画像データを
記憶する外部記憶装置として不揮発性メモリが使用され
つつあるが、上述したような不揮発性メモリ固有の特性
により以下のような問題が発生する。

【０００９】静止画像データであれば、ユーザーが撮影
した例えば写真１枚分のデータをカメラ内に設けられた
バッファメモリ等の内部記憶装置に一旦取り込み、その
後、不揮発性メモリで構成される外部記憶装置にデータ
を書き込む。従って、不揮発性メモリにおいてデータの
書き込み、および消去時間のばらつきにより所定期間内
にデータの書き込みが終了しなくても、データの書き込
みが終了するまでは次の撮影は不能にするように設定し
ておくことで、先のデータの書き込みが終了する前に次
のデータが転送されてきて、次のデータが処理待ちとな
って、その一部を喪失するなどの不具合は防止できる。

【００１０】しかし、動画記録機能を有したデジタルス
チルカメラや、デジタルビデオカメラなどにおいて動画
像データを処理する場合、ユーザーが撮影中は一定量の
データが連続してカメラ内に設けられたバッファメモリ
等の内部記憶装置に転送されることになる。

【００１１】そして、内部記憶装置からは記憶された順
にデータが出力され、外部記憶装置に一定量のデータが
連続して書き込まれることになる。

【００１２】このとき、外部記憶装置の不揮発性メモリ
において、データの書き込み、および消去時間のばらつ
きにより所定期間内にデータの書き込みが終了しない状
態で、次のデータが転送されてくると、次のデータが処
理待ちとなって、その一部を喪失する事態となる。ま
た、先のデータの書き込みに時間を費やすと、次々に与
えられるデータにより内部記憶装置がオーバーフロー
し、オーバーフローしたデータが消えてしまう可能性が
ある。

【００１３】特に、データの書き込みエラーが発生した
場合には、エラーが発生したことを検知した上でデータ
の書き込み領域を変更する作業が必要になり、平均的な
正常な書き込み時間よりも１０倍以上の時間を費やすの
で、後続するデータの喪失量が増大することになる。

【００１４】本発明は上記のような問題点を解消するた
めになされたもので、一定量のデータが連続して与えら
れるシステムにおいて、データの書き込み、および消去
時間のばらつきや、データの書き込みエラーに起因する
データの喪失が発生しない半導体記憶装置を提供するこ
とを目的とする。

【００１５】

【課題を解決するための手段】本発明に係る請求項１記
載の半導体記憶装置は、データ保存用不揮発性メモリ
と、前記データ保存用不揮発性メモリへのデータの書き
込みに際して起動され、設定された所定の時間が経過す
ると、前記データ保存用不揮発性メモリへの前記データ
の書き込みを強制停止させるための割り込み信号を出力
するタイマーと、を備えている。

【００１６】本発明に係る請求項２記載の半導体記憶装
置は、前記割り込み信号を受けて前記データの前記デー
タ保存用不揮発性メモリへの書き込みを強制停止させる
機能(ａ)と、前記強制停止後に、前記データの前記デー
タ保存用不揮発性メモリにおける書き込み領域を変更す
る機能(ｂ)と、前記データを、前記データ保存用不揮発
性メモリの変更後の領域に再書き込みする機能(ｃ)とを
有するマイクロコンピュータをさらに備えている。

【００１７】本発明に係る請求項３記載の半導体記憶装
置は、前記機能(ｂ)が、前記データ保存用不揮発性メモ
リの前記変更後の領域を、前記データ保存用不揮発性メ
モリ内に予め準備された未使用の記憶領域に設定する機
能を含んでいる。

【００１８】本発明に係る請求項４記載の半導体記憶装
置は、データ待避用メモリをさらに備え、前記割り込み
信号を受けて前記データの前記データ保存用不揮発性メ
モリへの書き込みを強制停止させる機能(ａ)と、前記強
制停止後に、前記データを前記データ待避用メモリに再
書き込みする機能(ｂ)とを有するマイクロコンピュータ
をさらに備えている。

【００１９】本発明に係る請求項５記載の半導体記憶装
置は、前記マイクロコンピュータが、前記データ待避用
メモリに再書き込みされた前記データを、前記データ保
存用不揮発性メモリに書き込む機能(ｃ)をさらに備えて
いる。

【００２０】本発明に係る請求項６記載の半導体記憶装
置は、前記データ待避用メモリが、前記データ保存用不
揮発性メモリよりも記憶容量は小さく、かつ、書き込み
動作の速いメモリである。

【００２１】本発明に係る請求項７記載の半導体記憶装
置は、前記データ待避用メモリが不揮発性メモリであっ
て、前記機能(ｂ)が、前記データの再書き込み領域を、
前記不揮発性メモリ内の未使用の記憶領域に設定する機
能を含んでいる。

【００２２】本発明に係る請求項８記載の半導体記憶装
置は、前記データ待避用メモリはランダムアクセスメモ
リである。

【００２３】

【発明の実施の形態】＜序論＞本発明の実施の形態の説
明に先立って、フラッシュメモリ等の不揮発性メモリを
備える半導体記憶装置において、データの書き込みある
いは消去が一定回数に達した場合や、エラーが発生した
場合にデータの書き込み領域を変更する動作について、
本発明に係る半導体記憶装置の基本となる半導体記憶装
置９０の構成に基づいて説明する。

【００２４】図１に半導体記憶装置９０の構成をブロッ
ク図として示す。半導体記憶装置９０は、例えば、デジ
タルスチルカメラやデジタルビデオカメラなどのデジタ
ル映像システムをホスト１とし、当該ホスト１に接続さ
れている。

【００２５】そして、半導体記憶装置９０は、ＣＰＵ１
２からの指示に基づいてホスト１とのデータの受け渡し
を行うホストインタフェース１１と、ホスト１から与え
られたデータを記憶する複数の不揮発性メモリ１６と、
ホスト１から与えられたデータおよび不揮発性メモリ１
６から出力されるデータを一時的に記憶するバッファ１
４とを備えている。

【００２６】なお、バッファ１４と不揮発性メモリ１６
との間でのデータの転送動作は、データ転送制御回路１
５を介して行われる。

【００２７】また、バッファ１４は１のバッファとして
示されているが、バッファ１４を複数のバッファで構成
しても良く、不揮発性メモリ１６は複数が示されている
が、単一の不揮発性メモリで構成されていても良い。

【００２８】データ転送制御回路１５は、ＣＰＵ（Cent
ral Processing Unit）１１からの指示に基づいてデー
タの転送動作を制御する回路であり、アドレスデコーダ
やシーケンサ等を備えている。なお、シーケンサはＣＰ
Ｕ１２の命令に基づいて所定の制御信号ないしは制御信
号波形を生成・出力することによって半導体記憶装置１
００内の各構成を制御する。

【００２９】また、半導体記憶装置１００は、ＣＰＵ１
２からの指示に基づいて、ホスト１から受け取ったデー
タに対するエラー訂正用の符号（ＥＣＣ：Error Correc
tingCodes）を生成したり、当該ＥＣＣに基づいて、不
揮発性メモリ１６から読み出したデータにエラーが発生
していないかを検出・訂正するＥＣＣ回路１３を備えて
いる。なお、ＥＣＣ回路はデータを記憶するシステムに
は一般的に搭載される回路である。

【００３０】次に、図２に示すフローチャートに基づい
て、半導体記憶装置９０におけるデータの書き込み動作
について説明する。

【００３１】まず、ホストインタフェース１１を介して
ホスト１からバッファ１４にデータが入力されると、Ｃ
ＰＵ１２からの指示に基づいてバッファ１４は当該デー
タを記憶するとともに、記憶された順にデータをＥＣＣ
回路１３に対して出力する。

【００３２】ＥＣＣ回路１３では、与えられたデータに
対してＣＰＵ１２からの指示に基づいてエラー訂正用の
符号（ＥＣＣ）を付加してデータ転送制御回路１５に対
して出力する。なお、データを読み出す場合にはＥＣＣ
が付加されたデータに基づいてエラーの有無を確認す
る。

【００３３】以上が、データ書き込みのための所定の準
備動作であり、準備動作後、ステップＳ１に示すように
データ転送制御回路１５は、データの書き込みに先立っ
て、不揮発性メモリ１６の書き込み領域にデータ（旧デ
ータ）が存在する場合は当該データを消去し、代わりに
与えられたデータ（新データ）を書き込む。

【００３４】不揮発性メモリ１６は、旧データの消去お
よび新データの書き込みが正常に終了（平均的な時間で
終了）した場合、および異常終了した場合には、それぞ
れ異なるステータス信号ＧＤおよびＮＧを出力する機能
を有しており、制御回路１５は不揮発性メモリ１６から
のステータス信号を読み出す（ステップＳ２）。

【００３５】そして、ＣＰＵ１２においてステータス信
号の種類の確認を行い（ステップＳ３）、ステータス信
号ＧＤが出力されている場合は、データ転送が正常に終
了したとしてデータ転送動作を終了する。

【００３６】しかし、ステータス信号ＮＧが出力されて
いる場合は、ＣＰＵ１２は、不揮発性メモリ１６中のデ
ータの書き込み領域を変更するために、代替セクタを設
定する（ステップＳ４）。

【００３７】ここで、代替セクタは、不揮発性メモリ１
６中のデータ保存領域とは別個に予め設けられた予備領
域に設定される。なお、予備領域とは不揮発性メモリの
不具合の発生率を考慮して設けられており、一般的には
データ保存領域の数％〜１０％程度の記憶容量を有して
いる。

【００３８】代替セクタが設定されると、ＣＰＵ１２
は、代替セクタにデータ（新データ）の書き込むこと
（再書き込みと呼称）を指示する。なお、代替セクタに
は一度もデータの書き込みは行われていないので、デー
タの書き込みに先立って古いデータを消去する作業は不
要である。

【００３９】また、書き込み対象となっているデータ
は、書き込みが終わるまでバッファ１４内に保存されて
おり、再書き込みに際してはバッファ１４から読み出せ
ば良い。

【００４０】このように、半導体記憶装置９０において
は、不揮発性メモリ１６からのステータス信号の出力を
待って、代替セクタを設定するか否かを決定するので、
数ｍｓｅｃでステータス信号ＧＤが出力される正常終了
の場合は問題ないが、異常終了によりステータス信号Ｎ
Ｇが出力されるには数１０ｍｓｅｃの時間がかかり、さ
らに、再書き込みが必要となるので正常終了時よりも１
０倍以上の時間が必要となる場合があり、一定量のデー
タが連続して与えられるシステムにおいては上述した不
都合が発生する。

【００４１】そこで、発明者は半導体記憶装置９０を基
にして、上述した不都合の発生を防止した半導体記憶装
置を開発した。

【００４２】＜Ａ．実施の形態の半導体記憶装置の構成
＞以下、本発明に係る実施の形態の半導体記憶装置とし
て、図３に半導体記憶装置１００の構成をブロック図と
して示す。

【００４３】なお、半導体記憶装置１００は、図１を用
いて説明した半導体記憶装置９０を基にしているので、
半導体記憶装置９０と同じ構成には同じ符号を付し、重
複する説明は省略する。

【００４４】図３に示すように、半導体記憶装置１００
における特徴的な構成は、不揮発性メモリ１６における
データの書き込み期間を限定するためのタイマー１７で
ある。タイマー１７は、不揮発性メモリ１６（データ保
存用不揮発性メモリ）におけるデータの書き込み開始に
伴って時間計測を開始するようにＣＰＵ１２によって制
御される。

【００４５】図４にタイマー１７の構成の一例をブロッ
ク図で示す。図４に示すようにタイマー１７は、タイム
アウト設定レジスタＴＲおよびカウント動作レジスタＡ
Ｒを備えたタイマー設定部１７１と、タイマー回路ＴＣ
とを主たる構成として備えている。

【００４６】タイムアウト設定レジスタＴＲおよびカウ
ント動作レジスタＡＲは、ＣＰＵ１２によって制御され
るメモリ（図示せず）内の空き領域にマッピングされ、
ＣＰＵ１２からタイムアウト設定レジスタＴＲのアドレ
スがアドレスバスＡＢを通して指定され、データバスＤ
Ｂを通して所定の時間が設定される。また、ＣＰＵ１か
らカウント動作レジスタＡＲに所定の値を設定すること
でタイマー回路ＴＣのカウント開始や、カウント停止を
制御することができる。

【００４７】例えば、カウント動作レジスタＡＲに
「１」をセットすると、カウント開始信号ＣＳ１がタイ
マー回路ＴＣに入力され、タイマー回路ＴＣが時間計測
を開始し、タイムアウト設定レジスタＴＲに設定された
所定の時間に達すると、タイマー回路ＴＣがタイマーカ
ウント終了信号ＴＥをタイマー設定部１７１に出力し、
タイマー設定部１７１は割り込み信号ＩＳをＣＰＵ１２
に向けて出力する構成となっている。また、例えばカウ
ント動作レジスタＡＲに「０」をセットすると、カウン
ト停止信号ＣＳ２がタイマー回路ＴＣに入力され、時間
計測を停止することができる。

【００４８】なお、タイマー１７およびタイマー設定部
１７１はＣＰＵ１２からのリセット信号ＲＳによってリ
セットされる。

【００４９】＜Ｂ．動作＞次に、図５に示すフローチャ
ートに基づいて、半導体記憶装置１００におけるデータ
の書き込み動作について説明する。

【００５０】まず、ホストインタフェース１１を介して
ホスト１からバッファ１にデータが入力されると、ＣＰ
Ｕ１２からの指示に基づいてバッファ１は当該データを
記憶するとともに、記憶された順にデータをＥＣＣ回路
１３に対して出力する。

【００５１】ＥＣＣ回路１３では、与えられたデータに
対してＣＰＵ１２からの指示に基づいてエラー訂正用の
符号（ＥＣＣ）を付加してデータ転送制御回路１５に対
して出力する。なお、データを読み出す場合にはＥＣＣ
が付加されたデータに基づいてエラーの有無を確認す
る。

【００５２】以上の、データ書き込みのための準備動作
の後、あるいは準備動作と併行して、ステップＳ１１に
示すようにＣＰＵ１２がタイマー１７に所定のタイムア
ウト時間を設定する。

【００５３】その後、ステップＳ１２に示すように、Ｃ
ＰＵ１２はデータ転送制御回路１５中のシーケンサ（図
示せず）に対してデータの書き込みを命令する。命令を
受けたシーケンサは、不揮発性メモリ１６に対してデー
タ書き込み信号を生成して出力する。なお、シーケンサ
はデータの書き込みに先立って、不揮発性メモリ１６に
データ（旧データ）が存在する場合は当該データを消去
する消去信号も生成するが、ここでは説明は省いてい
る。

【００５４】そして、ＣＰＵ１２はシーケンサがデータ
書き込み信号を出力するタイミングに合わせてタイマー
１７にカウント開始信号ＣＳ１を与えて時間計測をスタ
ートさせる（ステップＳ１３）。

【００５５】その後、ＣＰＵ１２は不揮発性メモリ１６
からステータス信号が出力されるのを待つが（ステップ
Ｓ１４）、同時にタイマー１７からの割り込み信号ＩＳ
の出力をモニターしている。

【００５６】そして、タイマー１７から割り込み信号Ｉ
Ｓが出力された場合（ステップＳ１５）、現在進行中の
不揮発性メモリ１６へのデータの書き込み処理を中止す
る命令をデータ転送制御回路１５に与えてデータの書き
込み処理を中止する（ステップＳ１６）。

【００５７】その後、ＣＰＵ１２は、不揮発性メモリ１
６中のデータの書き込み領域を変更するために代替セク
タを設定し（ステップＳ１７）、代替セクタに対してス
テップＳ１２以降の動作を繰り返すようにデータ転送制
御回路１５に命令する。

【００５８】なお、代替セクタには一度もデータの書き
込みは行われていないので、データの書き込みに先立っ
てデータを消去する作業は不要であり、また、繰り返し
使用によるメモリセルの性能劣化も発生していないの
で、データの書き込みは平均的な時間、例えば数ｍｓｅ
ｃ以内で終了（正常に終了）する。

【００５９】また、ステップＳ１４において、データの
書き込みが正常に終了してステータス信号ＧＤが与えら
れた場合には、ＣＰＵ１２はタイマー１７にカウント停
止信号ＣＳ２を与えてカウントを停止させる、あるいは
リセット信号ＲＳを与えてリセットすることで、設定し
たタイムアウト時間に達しても割り込み信号ＩＳが出力
されないようにする（ステップＳ１８）。そして、不揮
発性メモリ１６からのステータス信号ＧＤに基づいて、
データ転送が正常に終了したとしてデータ転送動作を終
了する。

【００６０】なお、タイマー１７に設定したタイムアウ
ト時間は、データの書き込みの平均的な時間を若干上回
り、かつステータス信号ＮＧが出力される平均的な時間
より短いように設定されており、また、データの書き込
みが正常に終了して不揮発性メモリ１６からステータス
信号ＧＤが出力された場合は、ＣＰＵ１２はタイマー１
７にカウント停止信号ＣＳ２を与えてカウントを停止さ
せる、あるいはリセット信号ＲＳを与えてリセットする
ことで、設定したタイムアウト時間に達しても割り込み
信号ＩＳが出力されないように構成されている。

【００６１】なお、ＣＰＵ１２はステータス信号ＧＤが
出力されていない場合には、ステップＳ１５において割
り込み信号ＩＳを確認するまでモニターを続ける。

【００６２】＜Ｃ．作用効果＞以上説明したように本発
明に係る実施の形態の半導体記憶装置１００において
は、データの書き込みに費やす時間を制限するために、
予め定めたタイムアウト時間を過ぎた場合にはデータの
書き込みを強制停止させるための割り込み信号ＩＳを発
生するタイマー１７を備えているので、不揮発性メモリ
１７の不具合に起因するデータの書き込みエラーや、不
揮発性メモリ１７のメモリセルの特性のばらつきに起因
するデータの書き込み、および消去時間のばらつきによ
り所定期間内にデータの書き込みが終了しない場合に、
データの書き込みを強制停止させて、代替セクタでのデ
ータの再書き込みを行うことが可能となる。

【００６３】その結果、データの再書き込み終了までに
要する時間は、タイマー１７に設定されたタイムアウト
時間（データの書き込みの平均的な時間、例えば３ｍｓ
ｅｃを若干上回る時間、例えば３．５ｍｓｅｃ）と、代
替セクタでのデータの再書き込みに費やす時間（データ
の書き込みの平均的な時間、例えば３ｍｓｅｃ）との合
計で規定されることになる。

【００６４】従って、データの再書き込み終了までに要
する時間が、正常終了時よりも１０倍以上となる半導体
記憶装置９０と比較して、データの書き込み、および消
去時間のばらつきや、データの書き込みエラーに起因す
るデータの喪失が発生しない半導体記憶装置を得ること
ができる。

【００６５】なお、以上説明した半導体記憶装置１００
は、デジタル映像システムの外部記憶装置として説明し
たが、ホストはデジタル映像システムに限定されるもの
ではなく、デジタル音楽システムやパーソナルコンピュ
ータ等であっても良く、また、外部記憶装置での使用に
限定されるものでもない。

【００６６】＜Ｄ．変形例１＞以上説明した本発明に係
る実施の形態の半導体記憶装置１００においては、予め
定めたタイムアウト時間を過ぎてデータの書き込みを強
制停止した後に、データの再書き込みは、不揮発性メモ
リ１６中のデータ保存領域とは別個に予め設けられた予
備領域に設定される代替セクタに書き込む構成を示し
た。

【００６７】しかし、不揮発性メモリ１６中の代替セク
タに再書き込みを行うと、データの再書き込みに費やす
時間は、不揮発性メモリ１６の書き込み速度によって規
定され、不揮発性メモリ１６におけるデータの書き込み
の平均的な時間よりも大幅に短くなることはない。

【００６８】しかし、図６に示す半導体記憶装置２００
のように、不揮発性メモリ１６とは別個に、不揮発性メ
モリ１６よりも記憶容量は小さくても、データの消去お
よび書き込み速度は不揮発性メモリ１６よりも早いデー
タ待避用不揮発性メモリ２２を設けることで、データの
再書き込み終了までに要する時間を短縮することができ
る。

【００６９】すなわち、データ保存用不揮発性メモリで
ある不揮発性メモリ１６には、データの消去および書き
込み速度もさることながら、大きな記憶容量が要求され
る。そのためには、メモリセルの構成としては、メモリ
セルを構成するトランジスタ（フローティングゲートト
ランジスタ）が複数のしきい値を有する多値メモリを採
用する。

【００７０】一方、データ待避用不揮発性メモリ２２に
はトランジスタが１つのしきい値を有し、トランジスタ
のゲートに所定の電圧を印加するか否かで、「０」およ
び「１」のデータを記憶する、いわゆる２値のフラッシ
ュメモリを採用することで、高速でデータの再書き込み
を行うことができる。

【００７１】なお、図６においては、図３を用いて説明
した半導体記憶装置１００と同じ構成には同じ符号を付
し、重複する説明は省略する。

【００７２】ここで、図７を用いて、多値メモリにおけ
るトランジスタのゲートへのゲート電圧の印加状態と記
憶データとの関係の一例を説明する。なお、以下の説明
においては多値メモリとして４値メモリを示し、トラン
ジスタが３種類のしきい値を有し、そのゲート電圧とし
てＧ１、Ｇ２およびＧ３を印加する場合を説明する。

【００７３】また、図７に示すように、ゲート電圧Ｇ１
が最も低く、ゲート電圧Ｇ３が最も高く、ゲート電圧Ｇ
２は両者の間の電圧値となるように設定されている。

【００７４】図７に示すように、トランジスタ（フロー
ティングゲートトランジスタ）のゲートに、ゲート電圧
Ｇ１、Ｇ２およびＧ３を順に印加（オン）した場合、メ
モリセルに記憶されるデータは、蓄積電荷量に対応し
て、例えば「０１」となる。

【００７５】また、ゲート電圧Ｇ２およびＧ３を順に印
加した（オンの）場合、メモリセルに記憶されるデータ
は、蓄積電荷量に対応して、例えば「００」となる。

【００７６】また、ゲート電圧Ｇ３だけを印加した（オ
ンの）場合、メモリセルに記憶されるデータは、蓄積電
荷量に対応して、例えば「１０」となり、何れのゲート
電圧も印加しない（オフの）場合には、メモリセルに記
憶されるデータは「１１」となる。

【００７７】このように、多値メモリにおいては１つの
メモリセルに２値以上のデータを記憶することにより、
記憶容量を飛躍的に高めることができる。

【００７８】次に、図８および図９に示すフローチャー
トに基づいて、半導体記憶装置２００におけるデータの
書き込み動作について説明する。なお、図８および図９
においては（Ａ）を付した部分どうしで接続される。

【００７９】半導体記憶装置１００と同様のデータ書き
込みのための準備動作を行った後、あるいは準備動作と
併行して、ステップＳ２１に示すようにＣＰＵ１２がタ
イマー１７に所定のタイムアウト時間を設定する。

【００８０】次に、ステップＳ２２に示すように、ＣＰ
Ｕ１２は、ホスト１からのデータの転送要求があるか否
かを確認し、データの転送要求がある場合には、ステッ
プＳ２３に示すように、データ転送制御回路１５中のシ
ーケンサ（図示せず）に対してデータの書き込みを命令
する。命令を受けたシーケンサは、不揮発性メモリ１６
に対してデータ書き込み信号を生成して出力する。な
お、シーケンサはデータの書き込みに先立って、不揮発
性メモリ１６にデータ（旧データ）が存在する場合は当
該データを消去する消去信号も生成するが、ここでは説
明は省いている。

【００８１】そして、ＣＰＵ１２はシーケンサがデータ
書き込み信号を出力するタイミングに合わせてタイマー
１７にカウント開始信号ＣＳ１を与えて時間計測をスタ
ートさせる（ステップＳ２４）。

【００８２】その後、ＣＰＵ１２は不揮発性メモリ１６
からステータス信号が出力されるのを待つが（ステップ
Ｓ２５）、同時にタイマー１７からの割り込み信号ＩＳ
の出力をモニターしている。

【００８３】そして、タイマー１７から割り込み信号Ｉ
Ｓが出力され（ステップＳ２６）、書き込みエラーが発
生したことをＣＰＵ１２が認識すると（ステップＳ２
７）、現在進行中の不揮発性メモリ１６へのデータの書
き込み処理を中止する命令をデータ転送制御回路１５に
与えてデータの書き込み処理を中止し、代わりに、デー
タ待避用不揮発性メモリ２２にデータを書き込む（ステ
ップＳ２８）。

【００８４】なお、この書き込み動作はデータ待避用不
揮発性メモリ２２にとっては始めてであるが、便宜的に
再書き込みと呼称する。

【００８５】データの再書き込みにおいては、データ待
避用不揮発性メモリ２２内の一度もデータの書き込みが
行われていないセクタを使用するので、データの書き込
みに先立ってデータを消去する作業は不要であり、繰り
返し使用によるメモリセルの性能劣化も発生しておら
ず、また不揮発性メモリ２２のデータの消去および書き
込み速度は不揮発性メモリ１６よりも早いので、データ
の書き込みは不揮発性メモリ１６での平均的な時間より
も早く正常に終了する。その後は、再びステップＳ２２
以降の動作を繰り返す。

【００８６】また、ステップＳ２５において、データの
書き込みが正常に終了してステータス信号ＧＤが与えら
れた場合には、ＣＰＵ１２はタイマー１７にカウント停
止信号ＣＳ２を与えてカウントを停止させる、あるいは
リセット信号ＲＳを与えてリセットすることで、設定し
たタイムアウト時間に達しても割り込み信号ＩＳが出力
されないようにする（ステップＳ２９）。その後は、再
びステップＳ２２以降の動作を繰り返す。

【００８７】なお、ステップＳ２２において、ホスト１
からのデータの転送要求がない場合には、図９に示す
（Ａ）に続くステップに進む。

【００８８】図９に示すステップＳ３１において、不揮
発性メモリ１６において書き込みエラーが発生したこと
をＣＰＵ１２が認識している場合には、データ待避用不
揮発性メモリ２２内に再書き込みされたデータを、不揮
発性メモリ１６へと転送し、その中の代替セクタに書き
込む（ステップＳ３２）。

【００８９】なお、不揮発性メモリ１６において書き込
みエラーが発生したことをＣＰＵ１２が認識していない
場合には、データ転送が正常に終了した、あるいはデー
タ転送がないものとしてデータ転送動作を終了する。

【００９０】以上のように、ホスト１から一定量のデー
タが連続して与えられている場合に、不揮発性メモリ１
６におけるデータの書き込み、および消去時間のばらつ
きや、データの書き込みエラーが発生した場合に、デー
タの消去および書き込み速度が不揮発性メモリ１６より
も早いデータ待避用不揮発性メモリ２２にデータを再書
き込みし、その後、ホスト１からのデータの入力が停止
した時点で、不揮発性メモリ１６中の代替セクタに転送
することで、データの再書き込み終了までに要する時間
を短縮し、続いて与えられるデータの喪失が発生する可
能性をさらに低減できる。

【００９１】＜Ｅ．変形例２＞以上説明した本発明に係
る実施の形態の変形例１の半導体記憶装置２００におい
ては、データ待避用メモリとして、２値のフラッシュメ
モリを使用する構成を示したが、データ待避用メモリと
しては高速動作が要求され、しかもデータを一時的に記
憶するだけで良いので、必ずしも不揮発性メモリを使用
しなくても良い。

【００９２】すなわち、図１０に示す半導体記憶装置３
００のように、データ待避用メモリとしてデータ待避用
ＳＲＡＭ（Static Random Access Memory）３２を使用
することで、データ待避用不揮発性メモリ２２を備える
半導体記憶装置２００よりもデータの再書き込み終了ま
でに要する時間をさらに短縮することができる。

【００９３】なお、図１０においては、図６を用いて説
明した半導体記憶装置２００と同じ構成には同じ符号を
付し、重複する説明は省略する。

【００９４】また、ＳＲＡＭは不揮発性メモリに比べ
て、データの書き込み、および消去時間のばらつきや、
使用回数の制限も少なく、データの書き込みエラーが発
生する可能性も小さく、データの再書き込みに不具合が
発生することを考慮しなくて済む。

【００９５】なお、ＳＲＡＭは電源供給が止まれば記憶
内容が消去されるので、電池やバッテリー等で構成され
るバックアップ電源を備えておけば、再書き込みされた
データが失われることを防止できるが、再書き込みされ
たデータは、不揮発性メモリ１６に転送後は記憶してお
く必要はないので、再書き込みされたデータが不揮発性
メモリ１６に転送されるまでは電源供給が停止されない
ようなシステムを組み込むことでバックアップ電源を備
えない構成も可能である。

【００９６】また、ＳＲＡＭの代わりにＤＲＡＭ（Dina
mic Random Access Memory）を使用しても良いことは言
うまでもない。ＤＲＡＭはＳＲＡＭに比べて記憶容量の
割に小型にできるという特徴がある。

【００９７】

【発明の効果】本発明に係る請求項１記載の半導体記憶
装置によれば、データのデータ保存用不揮発性メモリへ
の書き込みに際して起動され、設定された所定の時間が
経過すると割り込み信号を出力して、データ保存用不揮
発性メモリへの書き込みを強制停止させるタイマーを備
えているので、データ保存用不揮発性メモリの不具合に
起因するデータの書き込みエラーや、メモリセルの特性
のばらつきに起因するデータの書き込み、および消去時
間のばらつきによりタイマーで設定された所定の時間内
にデータの書き込みが終了しない場合に、データの書き
込みを強制停止させることができる。従って、後続のデ
ータの書き込みが阻害されて喪失することを防止でき
る。

【００９８】本発明に係る請求項２記載の半導体記憶装
置によれば、割り込み信号を受けてデータの書き込みを
強制停止した後、データのデータ保存用不揮発性メモリ
における書き込み領域を変更し、当該データを、データ
保存用不揮発性メモリの変更後の領域に再書き込みする
ことが可能となるので、データの再書き込み終了までに
要する時間は、タイマーに設定された所定の時間と、変
更後の領域でのデータの再書き込みに費やす時間との合
計で規定されることになり、データの再書き込み終了ま
でに要する時間を短縮して、データの書き込み、および
消去時間のばらつきや、データの書き込みエラーに起因
するデータの喪失が発生しない半導体記憶装置を得るこ
とができる。

【００９９】本発明に係る請求項３記載の半導体記憶装
置によれば、データの再書き込みをデータ保存用不揮発
性メモリの未使用の記憶領域に設定することができ、デ
ータの再書き込みに先立ってデータを消去する作業は不
要となり、また、繰り返し使用による性能劣化も発生し
ていないので、データの再書き込みをデータ保存用不揮
発性メモリの平均的な書き込み時間以内で終了すること
ができる。

【０１００】本発明に係る請求項４記載の半導体記憶装
置によれば、割り込み信号を受けてデータの書き込みを
強制停止した後、データを、データ待避用メモリに再書
き込みすることが可能となるので、データの再書き込み
終了までに要する時間は、タイマーに設定された所定の
時間と、データ待避用メモリでのデータの再書き込みに
費やす時間との合計で規定されることになり、データ待
避用メモリとして、書き込み動作の早いメモリを使用す
ることで、データの再書き込み終了までに要する時間を
短縮して、データの書き込み、および消去時間のばらつ
きや、データの書き込みエラーに起因するデータの喪失
が発生しない半導体記憶装置を得ることができる。

【０１０１】本発明に係る請求項５記載の半導体記憶装
置によれば、データ待避用メモリに再書き込みされたデ
ータをデータ保存用不揮発性メモリに書き込むので、デ
ータ待避用メモリの記憶容量は小さくて済み、書き込み
速度に着目してメモリの種類を選択することができる。

【０１０２】本発明に係る請求項６記載の半導体記憶装
置によれば、データ待避用メモリとして、データ保存用
不揮発性メモリよりも記憶容量が小さく、かつ、書き込
み動作の速いメモリとすることで、データ保存用不揮発
性メモリの平均的な書き込み時間よりも速くデータの再
書き込みが可能となり、データの再書き込みまでの時間
をさらに短縮し、続いて与えられるデータの喪失が発生
する可能性をさらに低減できる。

【０１０３】本発明に係る請求項７記載の半導体記憶装
置によれば、データの再書き込みをデータ保存用不揮発
性メモリの未使用の記憶領域に設定することができ、デ
ータの再書き込みに先立ってデータを消去する作業は不
要となり、また、繰り返し使用による性能劣化も発生し
ていないので、データの再書き込みをデータ保存用不揮
発性メモリの平均的な書き込み時間以内で終了すること
ができる。

【０１０４】本発明に係る請求項８記載の半導体記憶装
置によれば、データ待避用メモリがランダムアクセスメ
モリであるので、データ保存用不揮発性メモリの平均的
な書き込み時間よりも速くデータの再書き込みが可能と
なり、データの再書き込みまでの時間をさらに短縮し、
続いて与えられるデータの喪失が発生する可能性をさら
に低減できる。

【図面の簡単な説明】

【図１】 本発明に係る半導体記憶装置の基本となる半
導体記憶装置の構成を説明するブロック図である。

【図２】 本発明に係る半導体記憶装置の基本となる半
導体記憶装置の動作を説明するフローチャートである。

【図３】 本発明に係る実施の形態の半導体記憶装置の
構成を説明するブロック図である。

【図４】 タイマーの構成を説明するブロック図であ
る。

【図５】 本発明に係る半導体記憶装置の動作を説明す
るフローチャートである。

【図６】 本発明に係る半導体記憶装置の変形例１の構
成を説明するブロック図である。

【図７】 多値メモリの機能を説明する図である。

【図８】 本発明に係る半導体記憶装置の変形例１の動
作を説明するフローチャートである。

【図９】 本発明に係る半導体記憶装置の変形例１の動
作を説明するフローチャートである。

【図１０】 本発明に係る半導体記憶装置の変形例２の
構成を説明するブロック図である。

Claims (8)

【特許請求の範囲】
1. 【請求項１】 データ保存用不揮発性メモリと、 前記データ保存用不揮発性メモリへのデータの書き込み
   に際して起動され、設定された所定の時間が経過する
   と、前記データ保存用不揮発性メモリへの前記データの
   書き込みを強制停止させるための割り込み信号を出力す
   るタイマーと、を備える半導体記憶装置。
2. 【請求項２】 (ａ)前記割り込み信号を受けて前記デー
   タの前記データ保存用不揮発性メモリへの書き込みを強
   制停止させる機能と、 (ｂ)前記強制停止後に、前記データの前記データ保存用
   不揮発性メモリにおける書き込み領域を変更する機能
   と、 (ｃ)前記データを、前記データ保存用不揮発性メモリの
   変更後の領域に再書き込みする機能と、を有するマイク
   ロコンピュータをさらに備える請求項１記載の半導体記
   憶装置。
3. 【請求項３】 前記機能(ｂ)は、 前記データ保存用不揮発性メモリの前記変更後の領域
   を、前記データ保存用不揮発性メモリ内に予め準備され
   た未使用の記憶領域に設定する機能を含む、請求項２記
   載の半導体記憶装置。
4. 【請求項４】 データ待避用メモリをさらに備え、 (ａ)前記割り込み信号を受けて前記データの前記データ
   保存用不揮発性メモリへの書き込みを強制停止させる機
   能と、 (ｂ)前記強制停止後に、前記データを前記データ待避用
   メモリに再書き込みする機能と、を有するマイクロコン
   ピュータをさらに備える請求項１記載の半導体記憶装
   置。
5. 【請求項５】 前記マイクロコンピュータは、 (ｃ)前記データ待避用メモリに再書き込みされた前記デ
   ータを、前記データ保存用不揮発性メモリに書き込む機
   能をさらに備える、請求項４記載の半導体記憶装置。
6. 【請求項６】 前記データ待避用メモリは、 前記データ保存用不揮発性メモリよりも記憶容量は小さ
   く、かつ、書き込み動作の速いメモリである、請求項５
   記載の半導体記憶装置。
7. 【請求項７】 前記データ待避用メモリは不揮発性メモ
   リであって、 前記機能(ｂ)は、 前記データの再書き込み領域を、前記不揮発性メモリ内
   の未使用の記憶領域に設定する機能を含む、請求項６記
   載の半導体記憶装置。
8. 【請求項８】 前記データ待避用メモリはランダムアク
   セスメモリである、請求項６記載の半導体記憶装置。