JP2001311760A - Polishing jig for contact pin of semiconductor ic test socket and semiconductor device with polishing function - Google Patents

Polishing jig for contact pin of semiconductor ic test socket and semiconductor device with polishing function

Info

Publication number
JP2001311760A
JP2001311760A JP2000129239A JP2000129239A JP2001311760A JP 2001311760 A JP2001311760 A JP 2001311760A JP 2000129239 A JP2000129239 A JP 2000129239A JP 2000129239 A JP2000129239 A JP 2000129239A JP 2001311760 A JP2001311760 A JP 2001311760A
Authority
JP
Japan
Prior art keywords
semiconductor
polishing
contact
socket
contact pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000129239A
Other languages
Japanese (ja)
Inventor
Masaharu Mizuta
正治 水田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000129239A priority Critical patent/JP2001311760A/en
Publication of JP2001311760A publication Critical patent/JP2001311760A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a polishing jig for a contact pin of a semiconductor IC test socket effectively removing the solder wastes stuck to the contact pin of the socket used in a final test for a correct judgment on the quality of a semiconductor IC to increase the reliability of the result of the final test, and easy to manufacture at a low cost. SOLUTION: This jig for polishing the contact pin of the socket used when conducting the final test of the semiconductor IC is provided with a terminal pin section 12 matched with the lead of the semiconductor IC. An abrasive grain face 13 for polishing the surface of the contact pin is formed on the portion of the terminal pin section 12 abutting on the contact pin by fixing cemented carbide grains 14 of diamond or the like by electrodeposition.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体ICのファ
イナルテストを実施する場合に使用する半導体ICテス
ト用ソケット(以下、単にソケットという)のコンタク
トピンを研磨するための研磨治具、および上記のコンタ
クトピンの研磨機能付き半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a polishing jig for polishing contact pins of a semiconductor IC test socket (hereinafter, simply referred to as a socket) used for performing a final test of a semiconductor IC. The present invention relates to a semiconductor device having a contact pin polishing function.

【0002】[0002]

【従来の技術】一般に、半導体ICのファイナルテスト
においては、半導体ICのテストボードへの組込みを補
助するために半導体ICに整合したソケットが使用され
ており、このソケットに半導体ICを装填することで、
ソケットのコンタクトピンが半導体ICのリードに電気
的に接触し、この状態で図示しないテスタのプログラム
を動作させて半導体ICの良否の判定が行われる。
2. Description of the Related Art Generally, in a final test of a semiconductor IC, a socket matched to the semiconductor IC is used to assist in assembling the semiconductor IC on a test board, and the socket is loaded with the semiconductor IC. ,
The contact pins of the socket make electrical contact with the leads of the semiconductor IC, and in this state, the program of a tester (not shown) is operated to determine the quality of the semiconductor IC.

【0003】ところで、ソケット1のコンタクトピン2
が半導体IC3のリード4と接触する状態には、図5に
示すように、コンタクトピン2がリード4の下面に当接
する場合と、図6に示すように、コンタクトピン2がリ
ード4の上面に当接する場合とがある。
By the way, the contact pins 2 of the socket 1
5 comes into contact with the lead 4 of the semiconductor IC 3 when the contact pin 2 contacts the lower surface of the lead 4 as shown in FIG. 5 and when the contact pin 2 comes into contact with the upper surface of the lead 4 as shown in FIG. May abut.

【0004】図5、図6に示したいずれの場合にも、ソ
ケット1に半導体IC3を装填するときには、半導体I
C3のリード4がソケット1のコンタクトピン2の上を
滑ってワイピングされた後、コンタクトピン2に圧接さ
れる。
In any of the cases shown in FIGS. 5 and 6, when the semiconductor IC 3 is loaded into the socket 1,
After the lead 4 of C3 slides on the contact pin 2 of the socket 1 and is wiped, it is pressed against the contact pin 2.

【0005】このとき、半導体IC3のリード4の表面
に半田めっきが施されている場合には、このリード4と
接触するコンタクトピン2の部分にリード4の半田屑が
付着する。特に、同じソケット1を使用してファイナル
テストが繰り返されると、コンタクトピン2には半田屑
が多く堆積するようになる。なお、コンタクトピン2
は、導電性を高めるために、銅合金の上にニッケルめっ
きを下地として金めっきが施されているので、元来、半
田は存在しない。
At this time, if the surface of the lead 4 of the semiconductor IC 3 is plated with solder, the solder dust of the lead 4 adheres to the portion of the contact pin 2 which comes into contact with the lead 4. In particular, when the final test is repeated using the same socket 1, a large amount of solder dust accumulates on the contact pins 2. Contact pin 2
Since gold plating is performed on a copper alloy with nickel plating as a base to enhance conductivity, solder does not exist originally.

【0006】この半導体IC3のリード4との接触で生
じる半田屑は、非導電性の酸化物であるため、この半田
屑がソケットのコンタクトピン2と半導体IC3のリー
ド4との間に介在したときには、両者2,4間の接触抵
抗が増加し、ひいてはオープン状態になる。その結果、
半導体IC3自体は本来良品であるにもかかわらず、不
良品であると誤判定されてしまうといった不都合を生じ
る。
[0006] Since the solder dust generated by the contact with the lead 4 of the semiconductor IC 3 is a non-conductive oxide, when the solder waste is interposed between the contact pin 2 of the socket and the lead 4 of the semiconductor IC 3. Then, the contact resistance between the two 2 and 4 increases, and as a result, it becomes an open state. as a result,
Although the semiconductor IC 3 itself is originally a good product, there is a problem that the semiconductor IC 3 is erroneously determined to be a defective product.

【0007】そこで、従来技術では、このようなコンタ
クトピン2への半田屑の付着に起因したファイナルテス
ト時の半導体IC3の誤判定を回避するために、定期的
に次のa,b,cのような処置を講じている。すなわ
ち、 a,ソケット1を取り出して洗浄してコンタクトピン2
に付着している半田屑を除去する。 b,半導体IC3のリード4にダイヤモンド、アルミ
ナ、サファイヤ等の砥粒を付着させた薄肉の研磨プレー
トを貼り付け、この研磨プレートの砥粒面をコンタクト
ピン2に複数回接触させてその表面を研磨してコンタク
トピン2に付着している半田屑を除去する。 c,半導体IC3のリード4にダイヤモンド、アルミ
ナ、サファイヤ等の砥粒を付着させた樹脂製の研磨シー
トを貼り付け、bと同様に、この研磨シートの砥粒面を
コンタクトピン2に複数回接触させてその表面を研磨し
てコンタクトピン2に付着している半田屑を除去する。
Therefore, in the prior art, the following a, b, and c are periodically performed in order to avoid erroneous determination of the semiconductor IC 3 at the time of the final test due to the adhesion of the solder dust to the contact pins 2. We are taking such measures. A. Take out the socket 1 and clean it,
Remove solder dust adhering to the. b. A thin polishing plate on which abrasive grains such as diamond, alumina, and sapphire are adhered to the leads 4 of the semiconductor IC 3, and the abrasive grain surface of the polishing plate is brought into contact with the contact pins 2 a plurality of times to polish the surface. Then, the solder dust adhering to the contact pins 2 is removed. c, a resin-made polishing sheet on which abrasive grains such as diamond, alumina, sapphire, etc. are adhered to the leads 4 of the semiconductor IC 3, and the abrasive grain surface of this polishing sheet is contacted with the contact pins 2 several times in the same manner as in b. Then, the surface is polished to remove solder dust adhering to the contact pins 2.

【0008】このようにして、ソケット1のコンタクト
ピン2に付着する半田屑を除去すれば、半導体IC3の
リード4との電気的な導通を図ることができ、ファイナ
ルテストの評価を正しく行うことが可能となる。
[0008] In this manner, by removing the solder dust adhering to the contact pins 2 of the socket 1, electrical continuity with the leads 4 of the semiconductor IC 3 can be achieved, and the final test can be correctly evaluated. It becomes possible.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、上記a
の対策では、ソケット1を洗浄装置に移して別途、洗浄
作業を行わねばならず、ファイナルテストのスループッ
トが悪くなる。また、上記bおよびcの対策では、研磨
プレートあるいは研磨シートをリード4の先端部の極め
て狭い領域に取り付けねばらず、取付作業が困難となり
手数を要する。特に、図5に示したように、コンタクト
ピン2がリード4の下面に当接するタイプのものでは、
研磨プレートをリード4の下面に取り付ける必要がある
が、半導体IC3が小型でピン数が多いもの(たとえば
48ピンで0.5mmピッチのもの)では、研磨プレー
トを取り付けるのが極めて困難となる。
However, the above a
In the above measure, the socket 1 must be moved to a cleaning device to perform a separate cleaning operation, which lowers the throughput of the final test. Further, in the measures b and c, the polishing plate or the polishing sheet must be attached to an extremely narrow region at the tip of the lead 4, which makes the attaching operation difficult and troublesome. In particular, as shown in FIG. 5, in the type in which the contact pin 2 contacts the lower surface of the lead 4,
It is necessary to attach the polishing plate to the lower surface of the lead 4. However, when the semiconductor IC 3 is small and has a large number of pins (for example, 48 pins and a pitch of 0.5 mm), it becomes extremely difficult to attach the polishing plate.

【0010】本発明は、上記のような課題を解決するた
めになされたものであって、多数のリードを有する小型
の半導体ICを対象としたソケットのコンタクトピンに
対しても、また、半導体ICのリードの上側あるいは下
側に接触するいずれのタイプのコンタクトピンに対して
も、その表面に付着した半田屑などの異物を有効に除去
できるようにして、半導体ICのファイナルテストの結
果の信頼性を高めることができ、しかも、製作が容易な
研磨治具、および研磨機能付き半導体装置を提供するこ
とを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and has been made for a contact pin of a socket intended for a small semiconductor IC having a large number of leads. Regardless of the type of contact pin that contacts the upper or lower side of the lead, the foreign matter such as solder dust attached to the surface can be effectively removed, and the reliability of the final test result of the semiconductor IC It is an object of the present invention to provide a polishing jig and a semiconductor device with a polishing function that can be manufactured easily and can be easily manufactured.

【0011】[0011]

【課題を解決するための手段】請求項1の発明は、半導
体ICのファイナルテストを実施する場合に使用するソ
ケットのコンタクトピンを研磨するための治具であっ
て、前記半導体ICのリードに整合した端子ピン部を有
し、この端子ピン部の前記コンタクトピンに当接する部
分には、コンタクトピンの表面を研磨するための砥粒面
がダイヤモンド等の超硬質粒を電着で固着することによ
り形成されている。
According to a first aspect of the present invention, there is provided a jig for polishing a contact pin of a socket used for performing a final test of a semiconductor IC, the jig being aligned with a lead of the semiconductor IC. In the portion of the terminal pin portion that comes into contact with the contact pin, an abrasive surface for polishing the surface of the contact pin is fixed by electrodeposition of ultra-hard particles such as diamond. Is formed.

【0012】請求項2の発明は、請求項1の構成におい
て、各リードの全ピンをショートさせて作成した半導体
ICの前記リードを、前記端子ピン部としたものであ
る。
According to a second aspect of the present invention, in the configuration of the first aspect, the leads of the semiconductor IC formed by shorting all pins of each lead are used as the terminal pin portions.

【0013】請求項3の発明は、請求項1の構成におい
て、回路不良の半導体ICを用い、この半導体ICのリ
ードの全ピンをショートさせて前記端子ピン部としたも
のである。
According to a third aspect of the present invention, in the configuration of the first aspect, a semiconductor IC having a defective circuit is used, and all pins of leads of the semiconductor IC are short-circuited to form the terminal pin portion.

【0014】請求項4の発明は、請求項1の構成におい
て、ダミーフレームからリードをベンドしてからパッケ
ージを介して全ピンをショートさせて作成した半導体I
Cの前記リードを、前記端子ピン部としたものである。
According to a fourth aspect of the present invention, in the configuration of the first aspect, the semiconductor I is formed by bending a lead from a dummy frame and then shorting all pins via a package.
The lead of C is the terminal pin.

【0015】請求項5の発明は、半導体ICのファイナ
ルテストを実施する場合に使用するソケットのコンタク
トピンに当接する前記半導体ICのリードの部分に、当
該コンタクトピンの表面を研磨するための砥粒面を、ダ
イヤモンド等の超硬質粒を電着で固着することにより形
成して半導体ICテスト用ソケットのコンタクトピンの
研磨機能付き半導体装置としたものである。
According to a fifth aspect of the present invention, there is provided an abrasive grain for polishing a surface of a contact pin of a semiconductor IC, which is in contact with a contact pin of a socket used for performing a final test of the semiconductor IC. The surface is formed by fixing ultra-hard particles such as diamond by electrodeposition to obtain a semiconductor device having a function of polishing contact pins of a semiconductor IC test socket.

【0016】[0016]

【発明の実施の形態】実施の形態1.図1は、本発明の
実施の形態1を示すもので、半導体ICのファイナルテ
ストを実施する場合に使用するソケットのコンタクトピ
ンを研磨する研磨治具を、その一部を切欠して示した側
面図(a)と、そのA部の拡大図(b)である。この実施の
形態の研磨治具10は、半導体ICのファイナルテスト
を実施する場合に使用するソケットのコンタクトピン、
特にここでは、図5に示したような半導体IC3のリー
ド4の下面側に当接するタイプのソケット1のコンタク
トピン2を研磨するためのものであって、樹脂モールド
部11の周側部からはソケット1の各コンタクトピン2
に個別に対応した数の端子ピン部12が突出されてお
り、これらの各端子ピン部12のコンタクトピン2に当
接する先端部の下面には、コンタクトピン2の表面を研
磨するための砥粒面13が形成されている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 FIG. 1 shows a first embodiment of the present invention, in which a polishing jig for polishing a contact pin of a socket used for performing a final test of a semiconductor IC is shown with a part thereof cut away. FIG. 2A is an enlarged view of part A of FIG. The polishing jig 10 of this embodiment includes a contact pin of a socket used for performing a final test of a semiconductor IC,
In particular, here, it is for polishing the contact pins 2 of the socket 1 of the type that comes into contact with the underside of the leads 4 of the semiconductor IC 3 as shown in FIG. Each contact pin 2 of socket 1
The number of terminal pin portions 12 corresponding to each of the contact pins 2 protrudes, and an abrasive grain for polishing the surface of the contact pin 2 is provided on a lower surface of a tip portion of each of the terminal pin portions 12 which contacts the contact pin 2. A surface 13 is formed.

【0017】この砥粒面13は、端子ピン部12の先端
部の下面に、ダイヤモンド、アルミナ、サファイヤなど
の超硬質粒14と共に、ニッケル、クロム、銅、亜鉛等
の金属からなるめっき層15を電着により形成して凹凸
形状としたものである。
The abrasive grain surface 13 has a plating layer 15 made of a metal such as nickel, chromium, copper, zinc, etc., together with ultra-hard grains 14 such as diamond, alumina, sapphire, etc., on the lower surface of the tip of the terminal pin portion 12. It is formed by electrodeposition to have an uneven shape.

【0018】この研磨治具10を用いてソケット1のコ
ンタクトピン2を研磨するには、その端子ピン部12の
砥粒面13に対してコンタクトピン2を複数回繰り返し
て圧接させる。これにより、コンタクトピン2の端部表
面に半田屑などの異物が付着している場合でも、砥粒面
13の凹凸形状によってコンタクトピン2のワイピング
動作時に半田屑などの異物が研磨、除去されるようにな
る。
In order to polish the contact pins 2 of the socket 1 using the polishing jig 10, the contact pins 2 are repeatedly pressed against the abrasive surface 13 of the terminal pin portion 12 a plurality of times. Accordingly, even when foreign matter such as solder dust is attached to the end surface of the contact pin 2, the foreign matter such as solder dust is polished and removed during the wiping operation of the contact pin 2 due to the uneven shape of the abrasive grain surface 13. Become like

【0019】このように、この実施の形態の研磨治具1
0では、その砥粒面13がソケット1のコンタクトピン
2と圧接される際に半田屑などの異物が有効に研磨、除
去されるので、ファイナルテストにおいて半導体IC3
のリード4とソケット1のコンタクトピン2とが良好に
導通するようになり、半導体IC3の良否を正しく判断
することが可能となる。また、半田屑で不良になったソ
ケット1のコンタクトピン2を良好な状態に修復できる
ため、ソケット1のコンタクト寿命を延長することが可
能となる。
As described above, the polishing jig 1 of this embodiment
0, foreign substances such as solder chips are effectively polished and removed when the abrasive grain surface 13 is pressed against the contact pins 2 of the socket 1.
The lead 4 and the contact pin 2 of the socket 1 are satisfactorily conducted, and the quality of the semiconductor IC 3 can be correctly determined. Further, since the contact pins 2 of the socket 1 which have become defective due to the solder dust can be repaired in a good state, the contact life of the socket 1 can be extended.

【0020】なお、図1に示した研磨治具10は、図5
に示したような半導体IC3のリード4の下面側に当接
するコンタクトピン2を研磨するものであったが、図6
に示したような半導体IC3のリード4の上面側に当接
するコンタクトピン2を研磨する研磨治具の場合には、
図2に示すように、端子ピン部12の先端部の上面に同
様な砥粒面13を形成すればよい。
The polishing jig 10 shown in FIG.
As shown in FIG. 6, the contact pins 2 contacting the lower surfaces of the leads 4 of the semiconductor IC 3 are polished.
In the case of a polishing jig for polishing the contact pins 2 which are in contact with the upper surfaces of the leads 4 of the semiconductor IC 3 as shown in FIG.
As shown in FIG. 2, a similar abrasive grain surface 13 may be formed on the upper surface of the tip of the terminal pin portion 12.

【0021】次に、図1および図2に示したような研磨
治具10を製作する手順について、図3に示すフローチ
ャートに沿って説明する。後述の電着を可能とするため
に、各リードの全ピンをショートさせて作成した半導体
ICを樹脂モールドし、次に、各リードを半田めっき処
理をせずにそのままベンドして端子ピン部12とする。
Next, a procedure for manufacturing the polishing jig 10 shown in FIGS. 1 and 2 will be described with reference to a flowchart shown in FIG. In order to enable later-described electrodeposition, a semiconductor IC prepared by short-circuiting all pins of each lead is resin-molded, and then each lead is bent as it is without solder plating to form a terminal pin portion 12. And

【0022】次いで、この端子ピン部12の先端部に砥
粒面13を形成するために複合電気めっき処理を行う。
これには、まず、端子ピン部12の表面の汚れを取り除
いた後、図4に示すように、端子ピン部12に電源の陰
極側18を接続して、電源の陽極側19に接続された陽
極板20と共にめっき槽21の金属めっき浴22中に浸
漬する。その場合、端子ピン部12は砥粒面13が形成
される面が上側になるように浸漬する。すなわち、たと
えば図5に示したタイプのソケット1のコンタクトピン
2を研磨できるようにするには、図4に示すように、端
子ピン部12が上下逆になるようにして金属めっき浴2
2中に浸漬する。また、この場合に使用される金属めっ
き浴22としては、ニッケル、クロム、銅、亜鉛などが
適用される。
Next, a composite electroplating process is performed to form an abrasive grain surface 13 at the tip of the terminal pin portion 12.
To this end, first, after removing dirt from the surface of the terminal pin portion 12, the cathode side 18 of the power supply is connected to the terminal pin portion 12 and the anode side 19 of the power supply is connected as shown in FIG. It is immersed in the metal plating bath 22 of the plating tank 21 together with the anode plate 20. In this case, the terminal pin portion 12 is immersed so that the surface on which the abrasive grain surface 13 is formed faces upward. That is, in order to polish the contact pins 2 of the socket 1 of the type shown in FIG. 5, for example, as shown in FIG.
2 immersion. Further, as the metal plating bath 22 used in this case, nickel, chromium, copper, zinc or the like is applied.

【0023】続いて、めっき槽21中に超硬質粒14を
投入する。この場合の超硬質粒14としては、ダイヤモ
ンド、アルミナ、サファイヤなどの15μm程度の微細
な粒子が使用される。そして、金属めっき浴22を撹拌
器23により撹拌しながら複合電気めっき処理を行う。
これにより、金属めっき浴22中に露出している端子ピ
ン部12の上面側には、金属のめっき層15が電着され
るとともに、超硬質粒14が固着して、所期の研磨治具
10が形成される。
Subsequently, the ultra-hard particles 14 are put into the plating tank 21. In this case, as the ultra-hard particles 14, fine particles of about 15 μm, such as diamond, alumina, and sapphire, are used. Then, the composite electroplating process is performed while the metal plating bath 22 is stirred by the stirrer 23.
As a result, the metal plating layer 15 is electrodeposited on the upper surface side of the terminal pin portion 12 exposed in the metal plating bath 22, and the super-hard grains 14 are adhered to the polishing jig. 10 are formed.

【0024】実施の形態2.上記の説明は、各リードの
全ピンをショートさせて作成した半導体ICのリードを
端子ピン部12としたものであるが、その他、たとえ
ば、リードは健全であるが回路不良の半導体ICを準備
し、この半導体ICのリード表面の半田めっきを除いた
後、リードの全ピンを樹脂モールドごと銅等の金属を上
部から蒸着させて全ピンをショートさせることにより、
図1あるいは図2に示したような樹脂モールド部11か
ら端子ピン部12が突出されたものを作り、これを前述
のように複合電気めっき処理をして図1あるいは図2に
示したような研磨治具10とすることもできる。
Embodiment 2 FIG. In the above description, the lead of the semiconductor IC prepared by shorting all the pins of each lead is used as the terminal pin portion 12. However, for example, a semiconductor IC whose lead is sound but whose circuit is defective is prepared. After removing the solder plating on the surface of the lead of the semiconductor IC, all the pins of the lead are short-circuited by vapor-depositing a metal such as copper together with the resin mold from above.
The terminal pin portion 12 protrudes from the resin mold portion 11 as shown in FIG. 1 or FIG. 2, and this is subjected to a composite electroplating process as described above, and as shown in FIG. 1 or FIG. The polishing jig 10 can also be used.

【0025】実施の形態3.さらには、ダミーフレーム
を収集し、このダミーフレームからリードをベンドして
からパッケージを介して全ピンをショートさせて図1あ
るいは図2に示したような樹脂モールド部11から端子
ピン部12が突出されたものを作り、これを前述のよう
に複合電気めっきして図1あるいは図2に示したような
研磨治具10とすることもできる。
Embodiment 3 Further, the dummy frame is collected, the leads are bent from the dummy frame, and all the pins are short-circuited via the package so that the terminal pin portion 12 protrudes from the resin mold portion 11 as shown in FIG. 1 or FIG. The polishing jig 10 as shown in FIG. 1 or FIG. 2 can also be prepared by subjecting this to a composite electroplating as described above.

【0026】以上のように、本発明の研磨治具10は、
従来のように半導体IC3のリード4に研磨プレートや
研磨シートを取り付けるのではなく、リードに模擬した
端子ピン部12に直接に超硬質粒14を有する砥粒面1
3を一体に形成しているので、多数のリード4を有する
小型の半導体IC3をテスト対象としたソケット1のコ
ンタクトピン2に対しても、また、図5,図6に示した
半導体IC3のリード4の上側あるいは下側に接触する
いずれのタイプのコンタクトピン2に対しても適合した
研磨治具10を容易かつ安価に製作することができる。
As described above, the polishing jig 10 of the present invention
Instead of attaching a polishing plate or a polishing sheet to the leads 4 of the semiconductor IC 3 as in the prior art, the abrasive grain surface 1 having the super-hard grains 14 directly on the terminal pins 12 simulated on the leads.
Since the semiconductor IC 3 is formed integrally, the contact pins 2 of the socket 1 for testing a small semiconductor IC 3 having a large number of leads 4 and the leads of the semiconductor IC 3 shown in FIGS. A polishing jig 10 suitable for any type of contact pin 2 that contacts the upper or lower side of the polishing tool 4 can be easily and inexpensively manufactured.

【0027】実施の形態4.なお、上記の実施の形態で
は、ソケット1のコンタクトピン2を研磨するための専
用の研磨治具10を製作する場合について説明したが、
本発明はこれに限らず、たとえば、正常な半導体IC3
のリード4のコンタクトピン2に当接する部分に、コン
タクトピン2の表面を研磨するための砥粒面を前述の場
合と同じ要領で形成して、コンタクトピン2に対する研
磨機能付き半導体装置として提供することも可能であ
る。
Embodiment 4 In the above-described embodiment, the case has been described where the dedicated polishing jig 10 for polishing the contact pins 2 of the socket 1 is manufactured.
The present invention is not limited to this.
An abrasive grain surface for polishing the surface of the contact pin 2 is formed on the portion of the lead 4 in contact with the contact pin 2 in the same manner as described above, to provide a semiconductor device with a polishing function for the contact pin 2. It is also possible.

【0028】[0028]

【発明の効果】請求項1の発明では、ソケットのコンタ
クトピンに付着している半田屑などの異物を有効に除い
て接触不良を修復させることができるため、ファイナル
テストによる半導体ICの良否の判定を正しく行うこと
ができ、テストの信頼性を高めることができる。また、
ソケットのコンタクト寿命を延長することが可能とな
り、ソケットの洗浄やソケットの交換などといった保守
点検のための手間を省くことができる。さらに、従来の
ように半導体ICのリードに研磨プレートや研磨シート
を取り付けるのではなくて、端子ピン部に直接に超硬質
粒を有する砥粒面を一体形成するので、多数のリードを
有する小型の半導体ICをテスト対象としたソケットの
コンタクトピンに対しても、また、半導体ICのリード
の上側あるいは下側に接触するいずれのタイプのコンタ
クトピンに対してもそれぞれ適合したものを容易かつ安
価に製作することができる。
According to the first aspect of the present invention, foreign matter such as solder dust attached to the contact pins of the socket can be effectively removed to repair the contact failure. Therefore, the quality of the semiconductor IC is determined by the final test. Can be performed correctly, and the reliability of the test can be increased. Also,
It is possible to extend the contact life of the socket, and it is possible to save labor for maintenance and inspection such as cleaning of the socket and replacement of the socket. Furthermore, instead of attaching a polishing plate or a polishing sheet to the leads of a semiconductor IC as in the prior art, instead of integrally forming an abrasive grain surface having ultra-hard grains directly on the terminal pin portion, a small-sized having many leads is provided. Manufactured easily and inexpensively for contact pins of sockets that test semiconductor ICs and for contact pins of any type that contact the upper or lower side of semiconductor IC leads. can do.

【0029】特に、請求項2ないし請求項4の発明のよ
うに、半導体ICを流用したり、あるいは不用品を有効
利用すれば、容易かつ安価に研磨治具を製作することが
できる。
In particular, if a semiconductor IC is diverted or an unusual item is effectively used as in the inventions of claims 2 to 4, a polishing jig can be easily and inexpensively manufactured.

【0030】さらに、請求項5の発明のように、正常な
半導体ICのリードの先端に同じ砥粒面を形成すれば、
ソケットのコンタクトピンに対する研磨機能付き半導体
装置として提供することも可能となる。
Further, if the same abrasive grain surface is formed at the tip of the lead of a normal semiconductor IC as in the invention of claim 5,
It is also possible to provide a semiconductor device with a polishing function for the contact pins of the socket.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施の形態1における研磨治具を一
部切欠して示す側面図(a)と、そのA部の拡大図(b)で
ある。
FIG. 1 is a side view (a) showing a polishing jig according to Embodiment 1 of the present invention with a part cut away, and an enlarged view (A) of an A portion thereof.

【図2】 本発明の実施の形態2における研磨治具を一
部切欠して示す側面図である。
FIG. 2 is a side view of a polishing jig according to a second embodiment of the present invention, which is partially cut away.

【図3】 本発明の実施の形態の研磨治具の製作手順を
示すフローチャートである。
FIG. 3 is a flowchart showing a procedure for manufacturing a polishing jig according to the embodiment of the present invention.

【図4】 本発明の実施の形態の研磨治具の製作手順に
おいて、複合電気めっき処理により砥粒面を形成する方
法の説明図である。
FIG. 4 is an explanatory diagram of a method of forming an abrasive grain surface by a composite electroplating process in a manufacturing procedure of the polishing jig according to the embodiment of the present invention.

【図5】 ファイナルテストに使用するソケットのコン
タクトピンが半導体ICのリードの下面に接触している
状態を示す断面図である。
FIG. 5 is a cross-sectional view showing a state in which a contact pin of a socket used for a final test is in contact with a lower surface of a lead of a semiconductor IC.

【図6】 コンタクトピンがリードの上面に接触してい
る状態を示す断面図である。
FIG. 6 is a cross-sectional view showing a state where a contact pin is in contact with an upper surface of a lead.

【符号の説明】[Explanation of symbols]

1 ソケット、2 コンタクトピン、3 半導体IC、
4 リード、10研磨治具、11 樹脂モールド部、1
2 端子ピン部、13 砥粒面、14 超硬質粒、15
めっき層。
1 socket, 2 contact pins, 3 semiconductor IC,
4 Lead, 10 polishing jig, 11 resin mold part, 1
2 terminal pin part, 13 abrasive grain surface, 14 super hard grain, 15
Plating layer.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 半導体ICのファイナルテストを実施す
る場合に使用するソケットのコンタクトピンを研磨する
ための治具であって、前記半導体ICのリードに整合し
た端子ピン部を有し、この端子ピン部の前記コンタクト
ピンに当接する部分には、コンタクトピンの表面を研磨
するための砥粒面が、ダイヤモンド等の超硬質粒を電着
で固着することにより形成されていることを特徴とする
半導体ICテスト用ソケットのコンタクトピンの研磨治
具。
1. A jig for polishing a contact pin of a socket used when a final test of a semiconductor IC is performed, the jig having a terminal pin portion aligned with a lead of the semiconductor IC. A semiconductor portion, wherein an abrasive grain surface for polishing the surface of the contact pin is formed by fixing an ultra-hard grain such as diamond by electrodeposition on a portion of the portion contacting the contact pin. Polishing jig for contact pins of IC test socket.
【請求項2】 各リードの全ピンをショートさせて作成
した半導体ICの前記リードを、前記端子ピン部とした
ことを特徴とする請求項1に記載の半導体ICテスト用
ソケットのコンタクトピンの研磨治具。
2. The polishing of contact pins of a semiconductor IC test socket according to claim 1, wherein the leads of the semiconductor IC prepared by shorting all pins of each lead are used as the terminal pin portions. jig.
【請求項3】 回路不良の半導体ICを用い、この半導
体ICのリードの全ピンをショートさせて前記端子ピン
部としたことを特徴とする請求項1に記載の半導体IC
テスト用ソケットのコンタクトピンの研磨治具。
3. The semiconductor IC according to claim 1, wherein a semiconductor IC having a defective circuit is used, and all the pins of the lead of the semiconductor IC are short-circuited to form the terminal pin portion.
Polishing jig for contact pin of test socket.
【請求項4】 ダミーフレームからリードをベンドして
からパッケージを介して全ピンをショートさせて作成し
た半導体ICの前記リードを、前記端子ピン部としたこ
とを特徴とする請求項1に記載の半導体ICテスト用ソ
ケットのコンタクトピンの研磨治具。
4. The terminal according to claim 1, wherein the lead of the semiconductor IC formed by bending a lead from the dummy frame and shorting all pins via a package is used as the terminal pin portion. Polishing jig for contact pin of socket for semiconductor IC test.
【請求項5】 半導体ICのファイナルテストを実施す
る場合に使用するソケットのコンタクトピンに当接する
前記半導体ICのリードの部分には、当該コンタクトピ
ンの表面を研磨するための砥粒面が、ダイヤモンド等の
超硬質粒を電着で固着することにより形成されているこ
とを特徴とする半導体ICテスト用ソケットのコンタク
トピンの研磨機能付き半導体装置。
5. An abrasive grain surface for polishing the surface of a contact pin of a semiconductor IC, which is in contact with a contact pin of a socket used for performing a final test of the semiconductor IC, is formed of diamond. A semiconductor device having a function of polishing contact pins of a socket for semiconductor IC test, wherein the semiconductor device is formed by fixing ultra-hard particles such as particles by electrodeposition.
JP2000129239A 2000-04-28 2000-04-28 Polishing jig for contact pin of semiconductor ic test socket and semiconductor device with polishing function Pending JP2001311760A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000129239A JP2001311760A (en) 2000-04-28 2000-04-28 Polishing jig for contact pin of semiconductor ic test socket and semiconductor device with polishing function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000129239A JP2001311760A (en) 2000-04-28 2000-04-28 Polishing jig for contact pin of semiconductor ic test socket and semiconductor device with polishing function

Publications (1)

Publication Number Publication Date
JP2001311760A true JP2001311760A (en) 2001-11-09

Family

ID=18638542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000129239A Pending JP2001311760A (en) 2000-04-28 2000-04-28 Polishing jig for contact pin of semiconductor ic test socket and semiconductor device with polishing function

Country Status (1)

Country Link
JP (1) JP2001311760A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008039650A (en) * 2006-08-08 2008-02-21 Ueno Seiki Kk Test contact
CN113352212A (en) * 2021-06-03 2021-09-07 国网河南省电力公司商丘供电公司 Network connector deaerator

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008039650A (en) * 2006-08-08 2008-02-21 Ueno Seiki Kk Test contact
CN113352212A (en) * 2021-06-03 2021-09-07 国网河南省电力公司商丘供电公司 Network connector deaerator

Similar Documents

Publication Publication Date Title
US7025600B2 (en) Semiconductor device having external contact terminals and method for using the same
JP2006507506A (en) Probe array and manufacturing method thereof
JPH11133062A (en) Probe card and method for forming it
KR101019554B1 (en) Probe and menufacturing method of the same
TW201346288A (en) A method for manufacturing a semiconductor device
JP2008281413A (en) Cleaning device for probe
JP2001311760A (en) Polishing jig for contact pin of semiconductor ic test socket and semiconductor device with polishing function
KR101398180B1 (en) The repairing method of test board for semiconductor device
JP2007003252A (en) Probe card and method for testing semiconductor integrated circuit
KR100375177B1 (en) Method of inspecting semiconductor device
JP2010038803A (en) Contact probe and method for manufacturing the same
KR20100137240A (en) Probe assembly for accurate soldering
JP4266331B2 (en) Manufacturing method of probe unit
JP2008096293A (en) Manufacturing method of contact for inspection, contact for inspection, tool for inspection, and inspection device
KR102528957B1 (en) The Repairing Method of Multilayer Test Board for Semiconductor Device
JP2010002184A (en) Contact probe
KR100971732B1 (en) Method for bonding probe and method for repairing probe card having the same
KR101164415B1 (en) Probe card
JP3792580B2 (en) Contact probe and manufacturing method thereof
JP3204146B2 (en) Contact probe, method of manufacturing the same, and probe device provided with contact probe
JPH10221370A (en) Contact probe and its manufacture, and probe apparatus having contact probe
KR20130042994A (en) Driving integrated circuit for testing display panel and method for preparing the same
JPH11233220A (en) Method for repairing defective contact of open-type socket for semiconductor evaluation test device and grinding sheet for repairing defective contact
JP4074287B2 (en) Manufacturing method of probe unit
JP2001305181A (en) Burn-in board checker and burn-in board check method for semiconductor integrated circuit

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060123