JP2001311752A - Electrostatic capacity detecting device - Google Patents
Electrostatic capacity detecting deviceInfo
- Publication number
- JP2001311752A JP2001311752A JP2000324646A JP2000324646A JP2001311752A JP 2001311752 A JP2001311752 A JP 2001311752A JP 2000324646 A JP2000324646 A JP 2000324646A JP 2000324646 A JP2000324646 A JP 2000324646A JP 2001311752 A JP2001311752 A JP 2001311752A
- Authority
- JP
- Japan
- Prior art keywords
- detection
- read
- signal
- capacitance
- switch element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
- G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
- G06V40/12—Fingerprints or palmprints
- G06V40/13—Sensors therefor
- G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、被検体と検出電
極とによって形成される静電容量を検出する装置に関
し、特に、被検体である指の初期帯電状態に依存せず
に、指紋の凹凸による静電容量の違いを検出して、電気
的に指紋画像パターンを得るために利用できる静電容量
検出装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for detecting a capacitance formed by an object and a detection electrode, and more particularly, to a method of detecting the unevenness of a fingerprint without depending on the initial charge state of a finger as an object. The present invention relates to a capacitance detection device that can be used to detect a difference in capacitance due to a fingerprint and to electrically obtain a fingerprint image pattern.
【０００２】[0002]
【従来の技術】情報化社会の発展にともない、ネットワ
ークへの不正ログインの防止、電子商取引等での本人証
明、各種行政システムにおける本人証明、クレジットカ
ード等の他人利用の防止など、指紋照合による個人識別
は簡便で信頼性の高いセキュリティチェックの手段とさ
れている。2. Description of the Related Art With the development of an information-oriented society, fingerprint identification, such as prevention of unauthorized log-in to networks, identification of individuals in electronic commerce, identification of individuals in various administrative systems, and prevention of use of others such as credit cards. Identification is a simple and reliable means of security check.
【０００３】図１０は、従来から広く利用されている指
紋入力装置の基本構成図である。この装置において、発
光ダイオード（ＬＥＤ）７１は、指７０が接触している
プリズム７２に対して発光する。その光が、プリズム７
２の指７０が接触している反射面で反射して９０°偏向
してレンズ７３へ向かう。そして、レンズ７３が指７０
の指紋の凹凸情報を表す光信号を集光して、撮像素子で
あるＣＣＤ（Charge Coupled Device）７４の受光面上
に結像させる。ＣＣＤ７４は、その結像された光の強度
分布を電気信号に変換する。それによって、電気的な指
紋情報が得られる。FIG. 10 is a basic configuration diagram of a fingerprint input device that has been widely used in the past. In this device, a light emitting diode (LED) 71 emits light to a prism 72 with which a finger 70 is in contact. The light is reflected by the prism 7
The second finger 70 is reflected by the reflecting surface with which it is in contact and is deflected by 90 ° toward the lens 73. And the lens 73 is the finger 70
The optical signal representing the unevenness information of the fingerprint is condensed to form an image on the light receiving surface of a CCD (Charge Coupled Device) 74 as an image sensor. The CCD 74 converts the formed light intensity distribution into an electric signal. Thereby, electrical fingerprint information is obtained.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、このよ
うな従来の指紋入力装置は、体積が大きく重量もあり、
しかも経済的にも高価であった。情報化社会の発展にと
もない、ネットワークの末端に位置する機器には、携帯
電話のように移動しながらでもアクセスできる端末機器
も出現し、そのセキュリティチェックの問題が重視され
るようになってきた。しかし、そのセキュリティチェッ
クのために、上述したような従来の指紋入力装置を携帯
型端末機器に付加することは困難であった。However, such a conventional fingerprint input device has a large volume and a large weight.
Moreover, it was economically expensive. With the development of the information-oriented society, terminal devices that can be accessed while moving, such as mobile phones, have emerged as devices located at the end of the network, and the security check problem has become more important. However, it has been difficult to add the above-described conventional fingerprint input device to a portable terminal device for the security check.
【０００５】すなわち、図１０に示した従来から広く利
用されている指紋入力装置は、光学的に指紋を撮像する
ため、比較的大きなプリズムやレンズが必要であり、且
つそれらと光源とを３次元的に配置する必要があるた
め、必然的に装置は大きく重くなる。また、精密な光学
的位置合わせなどの高度な組み立て工数も多く、部品点
数も多いために高価であった。That is, the fingerprint input device widely used in the related art shown in FIG. 10 requires a relatively large prism or lens for optically capturing a fingerprint, and a three-dimensional light source and a light source are required. Because of the necessity of a special arrangement, the apparatus is inevitably large and heavy. In addition, the number of advanced assembly steps such as precise optical alignment is large, and the number of parts is large, so that it is expensive.
【０００６】さらに、撮像素子であるＣＣＤを駆動させ
るためには、一般的に３電源を必要とし、数１００ｍＷ
の消費電力を必要とする。また、ＬＥＤを発光させるた
めにも電力を必要とするため、電池で駆動する携帯機器
に使用することは困難であった。Further, in order to drive a CCD which is an image pickup device, three power supplies are generally required, and several hundred mW
Power consumption. In addition, since power is also required to cause LEDs to emit light, it has been difficult to use them in portable devices driven by batteries.
【０００７】そこで、例えば特開平８−３０５８３２号
公報（ＪＰ，８−３０５８３２，Ａ）に見られるよう
に、静電容量検出方式によるフラットな形状の指紋入力
装置が提案されている。それは、基板上に多数の検出電
極とスイッチ素子とを２次元に配列し、それをＹ配線と
Ｘ配線により、静電容量検出回路と駆動回路に接続して
構成されている。In view of the above, for example, as disclosed in Japanese Patent Application Laid-Open No. 8-305832 (JP, 8-305832, A), a flat-shaped fingerprint input device using a capacitance detection method has been proposed. It is configured by arranging a large number of detection electrodes and switch elements two-dimensionally on a substrate, and connecting them to a capacitance detection circuit and a drive circuit by Y wiring and X wiring.
【０００８】そして、この装置の上に指が置かれて、そ
の指との間の静電容量を検出する時には、まず、ある一
本のＹ配線をオフ状態にして、Ｘ配線の寄生容量をある
電位にプリチャージする。次に、このＹ配線をオン状態
にして，指と検出電極との間に形成される静電容量と上
記寄生容量とによってその電荷を分配させ、このときの
X配線の電位変化によって指との間の静電容量を検出す
る。そして，多数の検出電極と指との間の静電容量を検
出することによって、指紋の情報を入力することができ
る。When a finger is placed on this device and the capacitance between the finger and the finger is detected, first, one Y wiring is turned off to reduce the parasitic capacitance of the X wiring. Precharge to a certain potential. Next, the Y wiring is turned on, and the charge is distributed by the electrostatic capacitance formed between the finger and the detection electrode and the parasitic capacitance.
The capacitance between the X-wiring and the finger is detected by the change in the potential of the X wiring. Then, fingerprint information can be input by detecting the capacitance between a large number of detection electrodes and the finger.
【０００９】しかしながら、このような従来の装置で
は、指と検出電極との間の静電容量と寄生容量とによる
電荷分配の際のX配線の電位変化は、指の初期の帯電状
態に依存する。そして、指の帯電状態はまちまちである
ため、正確な静電容量を検出することは困難であった。
また、各検出電極からの静電容量を検出するごとに、そ
の読み出しのためのＸ配線とその寄生容量に電荷を注入
してプリチャージしなければならないので、検出速度が
遅く、検出中に指が動いてしまうと指紋に対応した正確
な静電容量の分布を入力することができなくなるという
問題もあった。However, in such a conventional device, the potential change of the X wiring at the time of charge distribution due to the electrostatic capacitance and the parasitic capacitance between the finger and the detection electrode depends on the initial charge state of the finger. . Since the charging state of the finger varies, it has been difficult to accurately detect the capacitance.
Further, every time the capacitance from each detection electrode is detected, it is necessary to inject a charge into the X wiring for reading the data and the parasitic capacitance and precharge the same, so that the detection speed is low, and the finger is not detected during the detection. There is also a problem that if the data moves, it becomes impossible to input an accurate distribution of the capacitance corresponding to the fingerprint.
【００１０】このため、特開平１１−１９０７０号公報
（ＪＰ，１１−１９０７０，Ａ）には、静電容量検出方
式による指紋入力装置におけるこのような問題を改善す
るためのための提案がなされている。それは、多数の検
出電極の回りに網目状もしくは櫛状の電極を設け、その
電極に高周波発生器によって高周波を印加し、指に向か
って高周波を放射する。それによって、指の帯電状態に
影響されずに、正確な静電容量の検出が可能になるとの
ことである。しかし、網目状もしくは櫛状の電極を設け
たり、高周波発生器を必要とするため、コスト高にな
り、小型化および薄型化に不利になる。また、静電容量
の検出と読み出しには、前述の従来例と同様に高速化が
難しいという問題があった。[0010] For this reason, Japanese Patent Application Laid-Open No. 11-19070 (JP, 11-19070, A) proposes to improve such a problem in a fingerprint input device using a capacitance detection method. I have. That is, a mesh-like or comb-like electrode is provided around a number of detection electrodes, a high frequency is applied to the electrode by a high-frequency generator, and the high frequency is radiated toward a finger. As a result, it is possible to accurately detect the capacitance without being affected by the charge state of the finger. However, since a mesh-shaped or comb-shaped electrode is provided or a high-frequency generator is required, the cost increases, which is disadvantageous for miniaturization and thinning. Further, there is a problem that it is difficult to speed up the detection and reading of the capacitance as in the above-described conventional example.
【００１１】この発明は、このような問題を解決するた
めになされたものであり、小型、薄型、軽量で、消費電
力が少なく、しかも安価に製造できる静電容量検出装置
を提供し、特に被検体の初期の電位に影響されずに、高
速で電気的に指紋画像パターンを得ることが可能で、携
帯機器にも搭載できる静電容量検出装置を提供すること
を目的とする。The present invention has been made to solve such a problem, and provides a small, thin, light-weight, low power consumption, and inexpensive capacitance detection device. An object of the present invention is to provide a capacitance detection device which can obtain a fingerprint image pattern at high speed without being affected by an initial potential of a sample and can be mounted on a portable device.
【００１２】[0012]
【課題を解決するための手段】この発明は上記の目的を
達成するため、次のように構成した静電容量検出装置を
提供する。半導体基板上に、保護層を介して被検体と接
触または近接させることにより静電容量素子を構成する
検出電極と、この検出電極にバイアス電荷を注入するバ
イアス用スイッチ素子と、上記検出電極に蓄積された信
号電荷を信号検出用のタイミング信号を受けて転送させ
る電荷転送用スイッチ素子と、この電荷転送用スイッチ
素子を介して転送された信号電荷を電圧信号に変換する
容量素子と、この容量素子の保持電圧を受けてそれを増
幅するソースフォロワ増幅素子と、このソースフォロワ
増幅素子のソース側に設けられる読み出し選択用スイッ
チ素子と、前記容量素子にリセット電位を与えるリセッ
ト用スイッチ素子とを設ける。SUMMARY OF THE INVENTION In order to achieve the above object, the present invention provides a capacitance detecting device configured as follows. A detection electrode that forms a capacitance element by being brought into contact with or close to a subject via a protective layer on a semiconductor substrate, a bias switch element that injects a bias charge into the detection electrode, and accumulated on the detection electrode A charge transfer switch element for receiving and transferring the transferred signal charge by receiving a timing signal for signal detection, a capacitor element for converting the signal charge transferred via the charge transfer switch element into a voltage signal, and a capacitor element A source follower amplifying element that receives and amplifies the holding voltage, a read selection switch element provided on the source side of the source follower amplifying element, and a reset switch element that applies a reset potential to the capacitor.
【００１３】さらに、上記の構成からなる静電容量検出
装置を個々の検出セルとして、２次元状に複数個配列し
て検出領域とし、その検出領域の読み出し行を選択する
読出行選択手段と、読み出し列を選択する読出列選択手
段とを備えた静電容量検出装置を構成することもでる。
その場合、上記読出行選択手段を、上記各検出セルの読
み出し選択用スイッチ素子を読み出し行ごとに制御する
第１のシフトレジスタとし、上記読出列選択手段を、上
記各検出セルの読み出し選択用スイッチ素子からの出力
信号を読み出し列ごとにまとめて送出する垂直信号線
と、一本の検出信号出力線と、各垂直信号線と一本の検
出信号出力線との間にそれぞれ設けた列選択用スイッチ
素子と、その各列選択用スイッチ素子を制御する第２の
シフトレジスタとによって構成するとよい。Further, read-out row selecting means for selecting a read-out row of the detection area by arranging a plurality of the capacitance detection devices having the above-mentioned configuration as individual detection cells in a two-dimensional manner as a detection area, It is also possible to configure a capacitance detecting device including a read column selecting means for selecting a read column.
In this case, the readout row selecting means is a first shift register for controlling the readout selecting switch element of each of the detection cells for each readout row, and the readout column selecting means is provided as a readout selecting switch of each of the detection cells. A vertical signal line for transmitting output signals from the elements collectively for each read column, one detection signal output line, and a column selection line provided between each vertical signal line and one detection signal output line. The switch element and a second shift register for controlling each column selecting switch element may be used.
【００１４】上記バイアス用スイッチ素子、電荷転送用
スイッチ素子、リセット用スイッチ素子、ソースフォロ
ワ増幅素子、読み出し選択用スイッチ、および読出列選
択用スイッチ素子は、いずれもＭＯＳトランジスタで構
成するとよい。また、上記静電容量検出装置における、
各リセット用スイッチ素子と、リセット電源線およびリ
セットゲート制御線を省略することもできる。あるい
は、各バイアス用スイッチ素子と、バイアス電源線およ
びバイアスゲート制御線を省略してもよい。The bias switch element, the charge transfer switch element, the reset switch element, the source follower amplifying element, the read selection switch, and the read column selection switch element may all be constituted by MOS transistors. Further, in the capacitance detection device,
Each reset switch element, the reset power supply line and the reset gate control line may be omitted. Alternatively, each bias switch element, the bias power supply line and the bias gate control line may be omitted.
【００１５】この発明による静電容量検出装置では、被
検体と検出電極によって被検体の凹凸に応じた静電容量
素子を構成し、そこに電荷を注入して、各検出セル内に
設けた検出回路でその信号を検出し、その信号をソース
フォロワ増幅素子で増幅して出力する。その際、被検体
との間に静電容量素子を形成する検出電極は、信号検出
前に規定電位を保持するので、被検体の初期の帯電状態
に影響されない正確な容量検出が可能である。この検出
セルを２次元状に複数個配列して検出領域を構成して
も、その各単位セルごとに被検体の凹凸に応じた静電容
量素子に電荷注入と信号検出を行うので、読み出しのた
めの配線とその寄生容量に電荷を注入して信号検出を行
う従来の静電容量検出装置と比べ、高速に動作させるこ
とが可能である。また、消費電力も少なくて済む。In the capacitance detecting device according to the present invention, a capacitance element corresponding to the unevenness of the object is constituted by the object and the detection electrode, and a charge is injected into the capacitance element and the detection element is provided in each detection cell. The signal is detected by a circuit, and the signal is amplified by a source follower amplifier and output. At this time, since the detection electrode forming the capacitance element with the subject holds the specified potential before signal detection, accurate capacitance detection can be performed without being affected by the initial charged state of the subject. Even if a plurality of the detection cells are arranged two-dimensionally to form a detection area, charge injection and signal detection are performed on the capacitance element according to the unevenness of the subject for each unit cell, so that the readout is performed. It can be operated at a higher speed than a conventional electrostatic capacitance detection device that performs signal detection by injecting an electric charge into a wiring and a parasitic capacitance thereof. Also, power consumption is reduced.
【００１６】[0016]
【発明の実施の形態】以下、この発明による静電容量検
出装置の実施の形態について、図面を参照しながら説明
する。 〔第１の実施形態：図１から図３〕まず、この発明によ
る静電容量検出装置の第１の実施形態について、図１か
ら図３によって説明する。図１はその静電容量検出装置
の構成を示す回路図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an embodiment of a capacitance detecting device according to the present invention will be described with reference to the drawings. [First Embodiment: FIGS. 1 to 3] First, a first embodiment of a capacitance detecting device according to the present invention will be described with reference to FIGS. FIG. 1 is a circuit diagram showing the configuration of the capacitance detection device.
【００１７】この図１において、１−１１は１行１列目
の検出セル、１−１２は１行２列目の検出セル、１−２
１は２行１列目の検出セル、１−２２は２行２列目の検
出セルであり、説明の便宜上、検出セルを２行２列に配
置した場合を例示的に示しているが、実際にはもっと多
くの検出セルを２次元状に配列して検出領域を形成す
る。なお、各検出セルもこの発明による１個の静電容量
検出装置を構成しており、特にその配列位置を区別する
必要がない場合は、検出電極１という。In FIG. 1, reference numeral 1-11 denotes a detection cell in the first row and the first column, 1-12 denotes a detection cell in the first row and the second column, and 1-2.
Reference numeral 1 denotes a detection cell in the second row and the first column, and 1-22 denotes a detection cell in the second row and the second column. For convenience of explanation, a case where the detection cells are arranged in the second row and the second column is exemplarily shown. In practice, more detection cells are two-dimensionally arranged to form a detection area. Note that each detection cell also constitutes one capacitance detection device according to the present invention, and is referred to as a detection electrode 1 when it is not particularly necessary to distinguish its arrangement position.
【００１８】この各検出セル１はそれぞれ、検出電極１
１と、この検出電極１１にバイアス電源線３よりバイア
ス電位Ｖｂによる電荷を注入するバイアス用スイッチ素
子１５と、検出電極１１に蓄積された信号電荷を電圧信
号に変換する容量素子１２と、検出電極１１に蓄積され
た信号電荷をその容量素子１２に伝える電荷転送用スイ
ッチ素子１４と、その容量素子１２の保持電圧がゲート
に供給されるソースフォロワ増幅素子１３と、容量素子
１２にリセット電源線４よりリセット電位Ｖｒを与える
リセット用スイッチ素子１６と、ソースフォロワ増幅素
子１３のソース側に設けられた読み出し選択用スイッチ
素子１７とから構成されている。Each of the detection cells 1 has a detection electrode 1
1, a bias switch element 15 for injecting a charge with a bias potential Vb from the bias power supply line 3 to the detection electrode 11, a capacitance element 12 for converting signal charges accumulated in the detection electrode 11 into a voltage signal, A charge transfer switch element for transmitting the signal charges accumulated in the capacitor 11 to the capacitor element 12, a source follower amplifier element 13 for supplying the gate voltage of the capacitor element 12, and a reset power supply line 4 to the capacitor element 12. It is composed of a reset switch element 16 for giving a reset potential Vr and a read select switch element 17 provided on the source side of the source follower amplifier 13.
【００１９】図１において、検出セル１−１１を構成す
る上記検出電極および各素子にのみ符号を付している
が、他の検出セル１−１２，１−２１，１−２２につい
ても全く同じ構成であるので、符号を省略している。こ
れらの各検出セル１１を構成する検出電極１１および各
素子１２〜１７は、全て半導体基板上に設けられてお
り、その上に保護膜が被覆されている。そして、各検出
電極１１は、その保護膜を介して指などの被検体と接触
または近接させることによって静電容量素子を構成す
る。In FIG. 1, reference numerals are given only to the detection electrodes and each element constituting the detection cell 1-11, but the same applies to the other detection cells 1-12, 1-21, 1-22. Symbols are omitted because of the configuration. The detection electrodes 11 and the elements 12 to 17 constituting each of the detection cells 11 are all provided on a semiconductor substrate, and are covered with a protective film. Each detection electrode 11 forms a capacitance element by contacting or approaching a subject such as a finger through the protective film.
【００２０】また、ソースフォロワ増幅素子１３、電荷
転送用スイッチ素子１４、バイアス用スイッチ素子１
５、リセット用スイッチ素子１６、および読み出し選択
用スイッチ素子１７の各素子は、いずれもｎチャネルＭ
ＯＳトランジスタによって構成されている。各検出セル
１のソースフォロワ増幅素子１３のドレイン端子は、電
源線２に共通接続されており、電源電圧Ｖｄｄが印加さ
れる。各検出セル１の電荷転送用スイッチ素子１４のゲ
ートは、転送ゲート制御線２４に共通接続されており、
転送ゲート制御信号ＴＣにより全検出セル１が一括制御
される。A source follower amplifier 13, a charge transfer switch 14, a bias switch 1
5, the switch element 16 for reset, and the switch element 17 for read selection are all n-channel M
It is composed of OS transistors. The drain terminal of the source follower amplifier 13 of each detection cell 1 is commonly connected to the power supply line 2, and the power supply voltage Vdd is applied. The gate of the charge transfer switch element 14 of each detection cell 1 is commonly connected to a transfer gate control line 24,
All the detection cells 1 are controlled collectively by the transfer gate control signal TC.
【００２１】また、各検出セル１のリセット用スイッチ
素子１６のゲートは、リセットゲート制御線２３と共通
接続されており、リセットゲート制御信号ＲＣにより全
検出セル１が一括制御される。さらに、各検出セル１の
バイアス用スイッチ素子１５のゲートは、バイアスゲー
ト制御線２２と共通接続されており、バイアスゲート制
御信号ＢＣにより全検出セル１が一括制御される。The gates of the reset switch elements 16 of the detection cells 1 are commonly connected to a reset gate control line 23, and all the detection cells 1 are collectively controlled by a reset gate control signal RC. Further, the gate of the bias switch element 15 of each detection cell 1 is commonly connected to the bias gate control line 22, and all the detection cells 1 are collectively controlled by the bias gate control signal BC.
【００２２】一方、検出セル１−１１と１−１２の各読
み出し選択用スイッチ素子１７のゲートは、第１のシフ
トレジスタ５の水平アドレス線６−１に共通接続され、
１行目の検出セル１−１１と１−１２が同時に制御さ
れ、検出セル１−２１と１−２２の各読み出し選択用ス
イッチ素子１７のゲートは、第１のシフトレジスタ５の
水平アドレス線６−２に共通接続され、２行目の検出セ
ル１−２１と１−２２が同時に制御される。そして、第
１のシフトレジスタ５から水平アドレス線６−１，６−
２に出力されるアドレスパルスにより、各検出セル１の
読み出し選択用スイッチ素子１７が行毎に順次選択され
る。この第１のシフトレジスタ５が読出行選択手段であ
る。On the other hand, the gates of the read selection switch elements 17 of the detection cells 1-11 and 1-12 are commonly connected to the horizontal address line 6-1 of the first shift register 5,
The detection cells 1-11 and 1-12 in the first row are simultaneously controlled, and the gates of the read selection switch elements 17 of the detection cells 1-21 and 1-22 are connected to the horizontal address line 6 of the first shift register 5. -2, and the detection cells 1-21 and 1-22 in the second row are simultaneously controlled. Then, the horizontal address lines 6-1 and 6-
2, the read selection switch elements 17 of each detection cell 1 are sequentially selected for each row. The first shift register 5 is a read-out row selecting means.
【００２３】その選択された検出セル１の読み出し選択
用スイッチ素子１７は導通し、ソースフォロワ増幅素子
１３のソースは読み出し選択用スイッチ素子１７を介し
て垂直信号線７−１，７−２にそれぞれ接続される。す
なわち、１列目の検出セル１−１１と１−２１のソース
フォロワ増幅素子１３のソースは垂直信号線７−１に、
２列目の検出セル１−２１と１−２２のソースフォロワ
増幅素子１３のソースは垂直信号線７−２に、それぞれ
接続される。The read selection switch element 17 of the selected detection cell 1 is turned on, and the source of the source follower amplifier 13 is connected to the vertical signal lines 7-1 and 7-2 via the read selection switch element 17, respectively. Connected. That is, the source of the source follower amplifier 13 of the detection cells 1-11 and 1-21 in the first column is connected to the vertical signal line 7-1.
The sources of the source follower amplifying elements 13 of the detection cells 1-21 and 1-22 in the second column are connected to the vertical signal line 7-2, respectively.
【００２４】そして、その垂直信号線７−１は列選択用
スイッチ素子１８−１を介して、垂直信号線７−２は列
選択用スイッチ素子１８−２を介して、それぞれ一本の
検出信号出力線２０に共通に接続されている。この検出
信号出力線２０は、定電流源負荷１９を介して接地され
ると共に、信号出力端子２１に接続されている。また、
各列選択用スイッチ素子１８−１，１８−２のゲート
は、第２のシフトレジスタ８の垂直アドレス線９−１，
９−２にそれぞれ接続されている。そして、第２のシフ
トレジスタ８から各垂直アドレス線９−１，９−２に出
力されるアドレス信号により、各列選択用スイッチ素子
１８−１，１８−２が順次選択されて、各検出セル１に
よる検出信号を検出信号出力線２０に順次出力する。The vertical signal line 7-1 is connected via a column selecting switch element 18-1, and the vertical signal line 7-2 is connected via a column selecting switch element 18-2. Commonly connected to the output line 20. The detection signal output line 20 is grounded via a constant current source load 19 and is connected to a signal output terminal 21. Also,
The gates of the column selection switch elements 18-1 and 18-2 are connected to the vertical address lines 9-1 and 9-1 of the second shift register 8, respectively.
9-2. Each of the column selection switch elements 18-1 and 18-2 is sequentially selected by an address signal output from the second shift register 8 to each of the vertical address lines 9-1 and 9-2. 1 are sequentially output to the detection signal output line 20.
【００２５】これらの垂直信号線７−１，７−２、検出
信号出力線２０、列選択用のスイッチ素子１８−１，１
８−２、および第２のシフトレジスタ８等によって、読
出列選択手段を構成している。なお、列選択用スイッチ
素子１８−１，１８−２も、ｎチャネルＭＯＳトランジ
スタによって構成されている。The vertical signal lines 7-1 and 7-2, the detection signal output line 20, and the switch elements 18-1 and 1 for column selection are provided.
8-2, the second shift register 8, and the like constitute read column selection means. The column selection switch elements 18-1 and 18-2 are also configured by n-channel MOS transistors.
【００２６】この第１の実施形態の静電容量検出装置に
よる静電容量検出動作について、図２および図３も用い
て説明する。図１の検出セル１が静電容量を検出する動
作を図２に示す。これは、図１における検出セル１の検
出電極１１と、電荷転送用スイッチ素子１４のゲートＧ
１１と、容量素子１２が接続するソースフォロワ増幅素
子１３のゲートＧ１３の電位分布図である。The capacitance detecting operation of the capacitance detecting device according to the first embodiment will be described with reference to FIGS. FIG. 2 shows an operation of detecting the capacitance by the detection cell 1 of FIG. This is because the detection electrode 11 of the detection cell 1 in FIG.
11 is a potential distribution diagram of the gate G 13 of the source follower amplifier element 13 capacitor 12 is connected.
【００２７】図２の（ａ）は、バイアス用スイッチ素子
１５、電荷転送用スイッチ素子１４、およびリセット用
スイッチ素子１６がオフの状態で、被検体が検出電極１
１上に保護層を介して接触した直後の様子であり、検出
電極１１の電位は電荷の供給源と接続していないため被
検体の帯電状態に応じて決まる。FIG. 2A shows a state in which the switch element 15 for bias, the switch element 14 for charge transfer, and the switch element 16 for reset are in the off state, and the object is the detection electrode 1.
This is a state immediately after contacting the first electrode through the protective layer. Since the potential of the detection electrode 11 is not connected to the charge supply source, it is determined according to the charged state of the subject.
【００２８】次いで、バイアス用スイッチ素子１５をオ
ン状態とし、検出電極１１にバイアス電源線４からバイ
アス電荷を注入する。そうすると、被検体の帯電状態に
応じて決まっていた検出電極１１の電位は、図２の
（ｂ）に示すようにバイアス電位Ｖｂに設定される。ま
た、被検体と検出電極１１とによって形成される静電容
量に応じた電荷量が蓄積されることになる。そして、リ
セット用スイッチ素子１６をオン状態とし、ソースフォ
ロワ増幅素子１３のゲートに接続する容量素子１２の保
持電圧がリセット電位Ｖｒとなるように、電荷量をリセ
ットする。Next, the bias switch element 15 is turned on, and a bias charge is injected into the detection electrode 11 from the bias power supply line 4. Then, the potential of the detection electrode 11 determined according to the charged state of the subject is set to the bias potential Vb as shown in FIG. In addition, a charge amount corresponding to the capacitance formed by the subject and the detection electrode 11 is accumulated. Then, the reset switch element 16 is turned on, and the charge amount is reset so that the holding voltage of the capacitor element 12 connected to the gate of the source follower amplifier element 13 becomes the reset potential Vr.
【００２９】続いて、バイアス用スイッチ素子１５およ
びリセット用スイッチ素子１６をオフ状態にし、電荷転
送用スイッチ素子１４をオン状態とすると、被検体１１
と検出電極１１とによって形成される静電容量とソース
フォロワ増幅素子１３のゲートに接続する容量素子１２
との間で電荷を分配させる。このとき、図２の（ｃ）に
示すように、容量素子１２の保持電圧は検出電極１１に
蓄積されている電荷量に応じて変動するので、ソースフ
ォロワ増幅素子１３のゲートＧ１３の電位の変化量とし
て信号を出力することにより、被検体と検出電極１１と
によって形成される静電容量が求まる。検出領域を構成
する各の検出セル１−１１，１−１２，１−２１，１−
２２における静電容量検出動作は上述のとおりであり、
同じである。Subsequently, when the bias switch element 15 and the reset switch element 16 are turned off and the charge transfer switch element 14 is turned on, the subject 11
And the capacitance formed by the detection electrode 11 and the capacitor 12 connected to the gate of the source follower amplifier 13
And distribute the charge between them. At this time, as shown in FIG. 2 (c), the holding voltage of the capacitor 12 varies depending on the amount of charges accumulated in the detection electrodes 11, the potential of the gate G 13 of the source follower amplifier element 13 By outputting a signal as the amount of change, the capacitance formed by the subject and the detection electrode 11 is obtained. Each of the detection cells 1-11, 1-12, 1-21, 1- 1 constituting the detection area
The capacitance detection operation at 22 is as described above,
Is the same.
【００３０】次に、この各検出セル１による静電容量検
出信号の読み出し動作について、図３のタイミングチャ
ートによって説明する。図１に示した静電容量検出装置
の各検出セル１−１１，１−１２，１−２１，１−２２
を含む検出領域に被検体が接触した状態から検出を開始
する。Next, the read operation of the capacitance detection signal by each detection cell 1 will be described with reference to the timing chart of FIG. Each detection cell 1-11, 1-12, 1-21, 1-22 of the capacitance detection device shown in FIG.
The detection is started from a state in which the subject comes into contact with the detection region including.
【００３１】まず、バイアスゲート制御信号ＢＣの電位
をハイレベルとし、全ての検出セル１のバイアス用スイ
ッチ素子１５をオン状態にし、各検出電極１１に被検体
との間に形成する静電容量に応じたバイアス電荷をバイ
アス電源線３より注入し、図２の（ｂ）に示したように
各検出電極１１をバイアス電位Ｖｂにセットする。この
とき、同時にリセットゲート制御信号ＲＣも電位をハイ
レベルとし、全ての検出セル１のソースフォロワ増幅素
子１３のゲートに接続する容量素子１２の保持電圧がリ
セット電位Ｖｒとなるように電荷量をリセットする（図
３の時点ｔ１）。First, the potential of the bias gate control signal BC is set to the high level, the bias switch elements 15 of all the detection cells 1 are turned on, and the capacitance formed between each detection electrode 11 and the subject is reduced. A corresponding bias charge is injected from the bias power supply line 3, and each detection electrode 11 is set to the bias potential Vb as shown in FIG. At this time, the potential of the reset gate control signal RC is also set to the high level at the same time, and the charge amount is reset so that the holding voltage of the capacitor 12 connected to the gates of the source follower amplifiers 13 of all the detection cells 1 becomes the reset potential Vr. (Time t1 in FIG. 3).
【００３２】次に、転送ゲート制御信号ＴＣの電位をハ
イレベルとし、全ての検出セル１の電荷転送用スイッチ
素子１４をオン状態にする。それによって、各検出セル
１において、被検体と検出電極１１とによって形成され
る静電容量とソースフォロワ増幅素子１３のゲートに接
続する容量素子１２との間で電荷を分配させる。このと
き、検出電極１１に蓄積されている電荷量が被検体の凹
凸に応じて各検出セル１−１１，１−１２，１−２１，
１−２２ごとに異なると、容量素子１２の保持電圧も検
出セル１−１１，１−１２，１−２１，１−２２ごとに
異なる。この保持電圧が図２の（ｃ）に示したようにソ
ースフォロワ増幅素子１３のゲートに印加される。つま
り、被検体と検出電極１１とによって形成される静電容
量に蓄積された電荷量を電圧信号に変換したことになる
（図３の時点ｔ２）。Next, the potential of the transfer gate control signal TC is set to a high level, and the charge transfer switch elements 14 of all the detection cells 1 are turned on. Thereby, in each detection cell 1, electric charge is distributed between the capacitance formed by the subject and the detection electrode 11 and the capacitance element 12 connected to the gate of the source follower amplification element 13. At this time, the amount of electric charge stored in the detection electrode 11 varies depending on the unevenness of the subject, so that each detection cell 1-11, 1-12, 1-21,.
If different for each 1-22, the holding voltage of the capacitive element 12 also differs for each of the detection cells 1-11, 1-12, 1-21, 1-22. This holding voltage is applied to the gate of the source follower amplifier 13 as shown in FIG. That is, the amount of charge accumulated in the capacitance formed by the subject and the detection electrode 11 is converted into a voltage signal (time t2 in FIG. 3).
【００３３】続いて、検出信号の読み出しを行う。ま
ず、読出行選択手段である図１に示した第１のシフトレ
ジスタ５から、水平アドレス線６−１をハイレベルにす
るアドレスパルス６０１（図３に示す）を印加する。そ
れによって、１行目の検出セル１−１１と１−１２の読
み出し選択用トランジスタ１７をオン状態にし、検出セ
ル１−１１と１−１２のソースフォロワ増幅素子１３の
ソースは、読み出し選択用トランジスタ１７を介して、
それぞれ垂直信号線７−１又は７−２に接続される。Subsequently, the detection signal is read. First, an address pulse 601 (shown in FIG. 3) for setting the horizontal address line 6-1 to a high level is applied from the first shift register 5 shown in FIG. As a result, the read selection transistors 17 of the detection cells 1-11 and 1-12 in the first row are turned on, and the sources of the source follower amplifiers 13 of the detection cells 1-11 and 1-12 are connected to the read selection transistors. Via 17,
Each is connected to a vertical signal line 7-1 or 7-2.
【００３４】この状態で、図１に示した読出列選択手段
の第２のシフトレジスタ８から、垂直信号線９−１をハ
イレベルにするアドレスパルス９０１（図３に示す）を
印加して、列選択用スイッチ素子１８−１をオン状態に
する。それによって、検出セル１−１１のソースフォロ
ワ増幅素子１３と定電流負荷１９とによってソースフォ
ロワ回路が構成される。それによって、その検出セル１
−１１のソースフォロワ増幅素子１３のゲート電圧、す
なわち被検体と検出電極１１とによって形成される静電
容量に蓄積された電荷量に応じた電圧が、出力線２０に
現れる（図３の時点ｔ３）。それを信号出力端子２１か
ら出力させる。In this state, an address pulse 901 (shown in FIG. 3) for making the vertical signal line 9-1 high is applied from the second shift register 8 of the read column selecting means shown in FIG. The column selection switch element 18-1 is turned on. Thus, a source follower circuit is configured by the source follower amplifier 13 and the constant current load 19 of the detection cell 1-11. Thereby, the detection cell 1
The gate voltage of the source follower amplifying element 13 of −11, that is, a voltage corresponding to the amount of charge accumulated in the capacitance formed by the subject and the detection electrode 11 appears on the output line 20 (time t3 in FIG. 3). ). It is output from the signal output terminal 21.
【００３５】次いで、第２のシフトレジスタ８から図３
に示すアドレスパルス９０２を垂直信号線９−２に印加
すると、列選択用スイッチ素子１８−２がオン状態にな
り、検出セル１−１２のソースフォロワ増幅素子１３と
定電流負荷１９とによってソースフォロワ回路が構成さ
れる。それによって、そのソースフォロワ増幅素子１３
のゲート電圧、すなわち被検体と検出電極１１とによっ
て形成される静電容量に蓄積された電荷量に応じた電圧
が、出力線２０に現れる。それを信号出力端子２１から
出力させる。このようにして、１行目の検出セル１−１
１と１−１２による１ライン分の検出信号を、検出信号
出力線２０に順次読み出して信号出力端子２１から順次
取り出すことができる。Next, from the second shift register 8 to FIG.
Is applied to the vertical signal line 9-2, the column selecting switch element 18-2 is turned on, and the source follower amplifier 13 and the constant current load 19 of the detection cell 1-12 cause the source follower. A circuit is configured. Thereby, the source follower amplifying element 13
, That is, a voltage corresponding to the amount of charge accumulated in the capacitance formed by the subject and the detection electrode 11 appears on the output line 20. It is output from the signal output terminal 21. In this manner, the detection cells 1-1 in the first row
The detection signals for one line by 1 and 1-12 can be sequentially read out to the detection signal output line 20 and sequentially taken out from the signal output terminal 21.
【００３６】続いて、第１のシフトレジスタ５から図３
に示すアドレスパルス６０２を水平アドレス線６−２に
印加し、次いで、第２のシフトレジスタ８から図３に示
すアドレスパルス９０１を垂直アドレス線９−１に、ア
ドレスパルス９０２を垂直アドレス線９−２に順次印加
する。それによって、上述の１行目と同様にして、２行
目の検出セル１−２１と１−２２による１ライン分の検
出信号を、検出信号出力線２０に順次読み出して、信号
出力端子２１から順次取り出すことができる。Subsequently, from the first shift register 5 to FIG.
Is applied to the horizontal address line 6-2, the address pulse 901 shown in FIG. 3 is applied to the vertical address line 9-1 from the second shift register 8, and the address pulse 902 is applied to the vertical address line 9-. 2 sequentially. Thereby, similarly to the above-described first row, the detection signals for one line by the detection cells 1-21 and 1-22 of the second row are sequentially read out to the detection signal output line 20 and are output from the signal output terminal 21. Can be taken out sequentially.
【００３７】このようにして、検出領域に２次元に配置
されているすべての検出セル１による、被検体と検出電
極１１とによって形成される静電容量の検出信号を読み
出すことができる。上述した実施形態では２行２列の場
合を例示して説明したが、行数および列数もっと多い配
列になっても、同様に読み出すことができる。In this manner, the detection signal of the capacitance formed by the subject and the detection electrode 11 by all the detection cells 1 arranged two-dimensionally in the detection area can be read. In the above-described embodiment, the case of two rows and two columns has been described as an example. However, even if the number of rows and columns is larger, the data can be similarly read.
【００３８】〔第２の実施形態：図４から図６〕次に、
この発明による静電容量検出装置の第２の実施形態につ
いて、図４から図６によって説明する。図４はその静電
容量検出装置の構成を示す回路図である。この図４にお
いて、図１と同じ部分には同一の符号を付してあり、そ
れらの説明は省略する。[Second Embodiment: FIGS. 4 to 6] Next,
A second embodiment of the capacitance detection device according to the present invention will be described with reference to FIGS. FIG. 4 is a circuit diagram showing a configuration of the capacitance detection device. 4, the same parts as those in FIG. 1 are denoted by the same reference numerals, and the description thereof will be omitted.
【００３９】この第２の実施形態の静電容量検出装置
は、図１に示した第１の実施形態の静電容量検出装置か
ら、各検出セル１内のリセット用スイッチ素子１６を省
略するとともに、リセット電源線４およびリセットゲー
ト制御線２３も除去したものであり、その他の構成は第
１の実施形態の静電容量検出装置と同じである。The capacitance detecting device of the second embodiment differs from the capacitance detecting device of the first embodiment shown in FIG. 1 in that the reset switch element 16 in each detection cell 1 is omitted. , The reset power supply line 4 and the reset gate control line 23 are also removed, and the other configurations are the same as those of the capacitance detection device of the first embodiment.
【００４０】次に、この第２の実施形態の静電容量検出
装置の動作を説明する。まず、図４における各検出セル
１が静電容量を検出する動作を、図５によって説明す
る。これは、図４の検出電極１１と電荷転送用スイッチ
素子１４のゲートＧ１４と容量素子１２が接続するソー
スフォロワ増幅素子１３のゲートＧ１３の電位分布図で
ある。図５の（ａ）では、図４におけるバイアス用スイ
ッチ素子１５および電荷転送用スイッチ素子１４がオフ
の状態で、被検体が検出電極１１上に保護層を介して接
触した直後の様子であり、検出電極１１の電位は電荷の
供給源と接続していないため被検体の帯電状態に応じて
決まる。Next, the operation of the capacitance detecting device according to the second embodiment will be described. First, the operation in which each detection cell 1 in FIG. 4 detects the capacitance will be described with reference to FIG. This is a potential distribution diagram of the gate G 13 of the source follower amplifier element 13 which gates G 14 and capacitor 12 of the detection electrode 11 and the charge transfer switch 14 of Figure 4 is connected. FIG. 5A shows a state immediately after the subject comes into contact with the detection electrode 11 via the protective layer with the bias switch element 15 and the charge transfer switch element 14 in FIG. Since the potential of the detection electrode 11 is not connected to the charge supply source, it is determined according to the charged state of the subject.
【００４１】次いで、バイアス電源線３の電位をリセッ
ト電圧に設定したのち、バイアス用スイッチ素子１５と
電荷転送用スイッチ素子１４をオン状態にして、図５
（ｂ）に示すように、ソースフォロワ増幅素子１３のゲ
ートＧ１３に接続する容量素子１２の保持電圧がリセッ
ト電位Ｖｒとなるように、バイアス電源線４から電荷を
注入して電荷量をリセットする。Next, after setting the potential of the bias power supply line 3 to the reset voltage, the bias switch element 15 and the charge transfer switch element 14 are turned on, and FIG.
(B), as the holding voltage of the capacitor 12 connected to the gate G 13 of the source follower amplifier element 13 is reset potential Vr, and injecting charges from the bias power supply line 4 for resetting the charge quantity .
【００４２】次いで、電荷転送用スイッチ素子１４をオ
フ状態にし、バイアス電源線３の電位をバイアス電圧Ｖ
ｂに設定する。それによって、検出電極１１にはバイア
ス電源線４からバイアス電荷が注入され、図５（ｃ）に
示すようにバイアス電位Ｖｂに設定される。つまり、被
検体と検出電極１１とによって形成される静電容量に応
じた電荷量が蓄積されることになる。Next, the charge transfer switch element 14 is turned off, and the potential of the bias power supply line 3 is changed to the bias voltage V.
Set to b. As a result, a bias charge is injected from the bias power supply line 4 into the detection electrode 11, and is set to the bias potential Vb as shown in FIG. That is, a charge amount corresponding to the capacitance formed by the subject and the detection electrode 11 is accumulated.
【００４３】続いて、バイアス用スイッチ素子１５をオ
フ状態にし、電荷転送用スイッチ素子１４をオン状態に
する。そうすると、被検体と検出電極１１とによつて形
成される静電容量と、ソースフォロワ増幅素子１３のゲ
ートＧ１３に接続する容量素子１２との間で電荷を分配
する。このとき、容量素子１２の保持電圧は検出電極１
１に蓄積されている電荷量に応じて変動するので、図５
（ｄ）に示すソースフォロワ増幅素子１３のゲートＧ
１３の電位の変化量として信号を出力することにより、
被検体と検出電極１１とによって形成される静電容量が
求まる。Subsequently, the bias switch element 15 is turned off, and the charge transfer switch element 14 is turned on. Then, to share charge between the capacitance formed by One Manzanillo and the detecting electrode 11 and the specimen, a capacitor 12 connected to the gate G 13 of the source follower amplifier element 13. At this time, the holding voltage of the capacitance element 12 is
5 varies according to the amount of electric charge stored in FIG.
The gate G of the source follower amplifier 13 shown in FIG.
By outputting a signal as the amount of change in the potential of No. 13 ,
The capacitance formed by the subject and the detection electrode 11 is obtained.
【００４４】次に、その各検出セル１−１１，１−１
２，１−２１，１−２２による検出信号の読み出し動作
を説明する。図６はその読み出し動作のタイミングチャ
ートを示す。各検出セル１における静電容量の検出動作
は前述の通りであり、被検体が各検出電極１１上に保護
膜を介して接触した状態から検出を開始する。Next, each of the detection cells 1-11, 1-1
The read operation of the detection signal by 2, 1-21 and 1-22 will be described. FIG. 6 shows a timing chart of the read operation. The detection operation of the capacitance in each detection cell 1 is as described above, and the detection is started from a state where the subject comes into contact with each detection electrode 11 via the protective film.
【００４５】まず、図４におけるバイアス電源線３の電
位をリセット電圧Ｖｒに設定する。次いで、バイアスゲ
ート制御信号ＢＣと転送ゲート制御信号ＴＣの電位をハ
イレベルにし、各検出セル１−１１，１−１２，１−２
１，１−２２のバイアス用スイッチ素子１５と電荷転送
用スイッチ素子１４をオン状態にし、全検出セル１のソ
ースフォロワ増幅素子１３のゲートに接続する容量素子
１２の保持電圧がリセット電位Ｖｒとなるように電荷量
をリセットする（図６のｔ１）。First, the potential of the bias power supply line 3 in FIG. 4 is set to the reset voltage Vr. Next, the potentials of the bias gate control signal BC and the transfer gate control signal TC are set to the high level, and the detection cells 1-11, 1-12, and 1-2 are set.
The bias switch elements 15 and the charge transfer switch elements 14 of 1 and 1-22 are turned on, and the holding voltage of the capacitance element 12 connected to the gates of the source follower amplifier elements 13 of all the detection cells 1 becomes the reset potential Vr. The charge amount is reset as described above (t1 in FIG. 6).
【００４６】そして、転送ゲート制御信号ＴＣの電位を
ローレベルにとした後に、バイアス電源線３の電位をバ
イアス電圧に設定する。それによって、検出電極１１
に、被検体との間で形成する静電容量に応じたバイアス
電荷をバイアス電源線３より注入し、バイアス電位Ｖｂ
にセットする（図６のｔ２）。Then, after the potential of the transfer gate control signal TC is set to the low level, the potential of the bias power supply line 3 is set to the bias voltage. Thereby, the detection electrode 11
, A bias charge corresponding to the capacitance formed with the subject is injected from the bias power supply line 3, and the bias potential Vb
(T2 in FIG. 6).
【００４７】次に、転送ゲート制御信号ＴＣの電位をハ
イレベルにし、各検出セル１の電荷転送用トランジスタ
１４をオン状態にする。それによって、各検出セル１に
おいて被検体と検出電極１１とによって形成される静電
容量と、ソースフォロワ増幅素子１３のゲートに接続す
る容量素子１２との間で電荷を分配させる。このとき、
検出電極１１に蓄積されている電荷量が、被検体の凹凸
に応じて検出セル１−１１，１−１２，１−２１，１−
２２ごとに異なると、その各容量素子１２の保持電圧も
検出セル１毎に異なる。この保持電圧がソースフォロワ
増幅素子１３のゲートに印加される。つまり、被検体と
検出電極１１とによって形成される静電容量に蓄積され
た電荷量を電圧信号に変換したことになる（図のｔ
３）。Next, the potential of the transfer gate control signal TC is set to the high level, and the charge transfer transistor 14 of each detection cell 1 is turned on. As a result, charge is distributed between the capacitance formed by the subject and the detection electrode 11 in each detection cell 1 and the capacitance element 12 connected to the gate of the source follower amplification element 13. At this time,
The amount of electric charge accumulated in the detection electrode 11 varies depending on the unevenness of the object.
If the voltage is different for each detection cell 22, the holding voltage of each capacitance element 12 is also different for each detection cell 1. This holding voltage is applied to the gate of the source follower amplifier 13. That is, the amount of charge accumulated in the capacitance formed by the subject and the detection electrode 11 is converted into a voltage signal (t in the figure).
3).
【００４８】続いて、検出その各検出セル１による検出
信号の読み出しを行う。ここからの、第１のシフトレジ
スタ５がアドレスパルス６０１，６０２を順次出力し、
第２のシフトレジスタ８がアドレスパルス９０１，９０
２を順次出力することによる読み出し動作は、図３によ
って説明した第１の実施形態の場合と同じであるから、
その説明を省略する。上述した実施形態では２行２列の
場合を例示して説明したが、実際には検出領域にもっと
多くの検出セル１が配列されている。Subsequently, the detection signal is read out by each detection cell 1 in the detection. From here, the first shift register 5 sequentially outputs the address pulses 601 and 602,
The second shift register 8 receives the address pulses 901, 90
The read operation by sequentially outputting 2 is the same as in the first embodiment described with reference to FIG.
The description is omitted. In the above-described embodiment, the case of two rows and two columns has been described as an example. However, actually, more detection cells 1 are arranged in the detection area.
【００４９】〔第３の実施形態：図７から図９〕次に、
この発明による静電容量検出装置の第３の実施形態を、
図７から図９によって説明する。図７はその静電容量検
出装置の構成を示す回路図である。この図７において、
図１と同じ部分には同一の符号を付してあり、それらの
説明は省略する。[Third Embodiment: FIGS. 7 to 9]
A third embodiment of the capacitance detection device according to the present invention
This will be described with reference to FIGS. FIG. 7 is a circuit diagram showing a configuration of the capacitance detection device. In this FIG.
The same parts as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.
【００５０】この第３の実施形態の静電容量検出装置
は、図１に示した第１の実施形態の静電容量検出装置か
ら、各検出セル１内のバイアス用スイッチ素子１５を省
略するとともに、バイアス電源線３およびバイアスゲー
ト制御線２２も除去したものであり、その他の構成は、
第１の実施形態の静電容量検出装置と同じである。The capacitance detecting device of the third embodiment is different from the capacitance detecting device of the first embodiment shown in FIG. 1 in that the bias switch element 15 in each detection cell 1 is omitted. , The bias power supply line 3 and the bias gate control line 22 are also removed.
This is the same as the capacitance detection device of the first embodiment.
【００５１】次に、この第３の実施形態の静電容量検出
装置の動作を説明する。まず、図７における各検出セル
１が静電容量を検出する動作を、図８によって説明す
る。これは、図７の検出電極１１と電荷転送用スイッチ
素子１４のゲートＧ１４と容量素子１２が接続するソー
スフォロワ増幅素子１３のゲートＧ１３の電位分布図で
ある。Next, the operation of the capacitance detecting device according to the third embodiment will be described. First, the operation in which each detection cell 1 in FIG. 7 detects the capacitance will be described with reference to FIG. This is a potential distribution diagram of the gate G 13 of the source follower amplifier element 13 which gates G 14 and capacitor 12 of the detection electrode 11 and the charge transfer switch 14 of Figure 7 is connected.
【００５２】図８の（ａ）は、リセット用スイッチ素子
１６および電荷転送用スイッチ素子１４がオフの状態
で、被検体が検出電極１１上に保護層を介して接触した
直後の様子であり、検出電極１１の電位は電荷の供給源
と接続していないため被検体の帯電状態に応じて決ま
る。FIG. 8A shows a state immediately after the subject comes into contact with the detection electrode 11 via the protective layer in a state where the reset switch element 16 and the charge transfer switch element 14 are off. Since the potential of the detection electrode 11 is not connected to the charge supply source, it is determined according to the charged state of the subject.
【００５３】次いで、リセット電源線４の電位をバイア
ス電圧Ｖｂに設定した後、リセット用スイッチ素子１６
と電荷転送用スイッチ素子１４をオン状態にし、検出電
極１１にリセット電源線４からバイアス電荷を注入す
る。そうすると、被検体の帯電状態に応じて決まってい
た検出電極１１の電位は、図８の（ｂ）に示すようにバ
イアス電位Ｖｂに設定される。その後、電荷転送用スイ
ッチ素子１４をオフ状態にし、検出電極１１に被検体と
検出電極１１とによって形成される静電容量に応じた電
荷量を蓄積する。Next, after setting the potential of the reset power supply line 4 to the bias voltage Vb, the reset switch element 16
Then, the charge transfer switch element 14 is turned on, and a bias charge is injected into the detection electrode 11 from the reset power supply line 4. Then, the potential of the detection electrode 11 determined according to the charged state of the subject is set to the bias potential Vb as shown in FIG. 8B. Thereafter, the charge transfer switch element 14 is turned off, and the detection electrode 11 accumulates a charge amount corresponding to the capacitance formed by the subject and the detection electrode 11.
【００５４】また、リセット電源線４の電位をリセット
電圧Ｖｒに設定し、図８の（ｃ）に示すように、ソース
フォロワ増幅素子１３のゲートＧ１３に接続する容量素
子１２の保持電圧がリセット電位Ｖｒとなるように電荷
量をリセットする。続いて、リセット用スイッチ素子１
６をオフ状態にし、電荷転送用スイッチ素子１４をオン
状態にする。そうすると、被検体と検出電極１１とによ
って形成される静電容量と、ソースフォロワ増幅素子１
３のゲートＧ１３に接続する容量素子１２との間で電荷
を分配する。[0054] Also, to set the potential of the reset power supply line 4 to the reset voltage Vr, as shown in (c) of FIG. 8, reset the holding voltage of the capacitor 12 connected to the gate G 13 of the source follower amplifier element 13 The charge amount is reset so as to become the potential Vr. Subsequently, the reset switch element 1
6 is turned off, and the charge transfer switch element 14 is turned on. Then, the capacitance formed by the object and the detection electrode 11 and the source follower amplification element 1
To share charge between 3 capacitive element 12 connected to the gate G 13 of the.
【００５５】このとき、容量素子１２の保持電圧は検出
電極１１に蓄積されている電荷量に応じて変動するの
で、図８の（ｄ）に示すように、ソースフォロワ増幅素
子１３のゲートＧ１３の電位の変化量として信号を出力
することによって、被検体と検出電極１１とによって形
成される静電容量が求まる。At this time, the holding voltage of the capacitance element 12 varies according to the amount of electric charge accumulated in the detection electrode 11, so that the gate G 13 of the source follower amplification element 13 as shown in FIG. By outputting a signal as the amount of change in the potential of the sample, the capacitance formed by the subject and the detection electrode 11 is obtained.
【００５６】次に、このようにして検出した各検出セル
による静電容量検出信号を読み出す動作を、図９のタイ
ミングチャートを用いて説明する。検出領域に配列され
た各検出セル１−１１，１−１２，１−２１，１−２２
における静電容量検出動作は、前述したとおりである。
そして、被検体が保護層を介して検出電極上に接触した
状態から検出を開始する。Next, the operation of reading out the capacitance detection signal by each detection cell thus detected will be described with reference to the timing chart of FIG. Each detection cell 1-11, 1-12, 1-21, 1-22 arranged in the detection area
Is as described above.
Then, detection is started from a state where the subject comes into contact with the detection electrode via the protective layer.
【００５７】まず、リセット電源線４の電位をバイアス
電圧Ｖｂに設定する。次いで、リセットゲート制御信号
ＲＣと転送ゲート制御信号ＴＣと電位をハイレベルに
し、各検出セル１のリセット用スイッチ素子１６と電荷
転送用スイッチ素子１４をオン状態にし、全ての検出セ
ル１の検出電極１１がバイアス電位Ｖｂになるように電
荷を注入する（図９の時点ｔ１）。次に、転送ゲート制
御信号ＴＣの電位をローレベルにした後に、リセット電
源線４の電位をリセット電圧Ｖｒに設定する。それによ
って、全ての検出セル１のソースフォロワ増幅素子１３
のゲートＧ１３に接続する容量素子１２の保持電圧は、
リセット電位Ｖｒにリセットされる。First, the potential of the reset power supply line 4 is set to the bias voltage Vb. Next, the reset gate control signal RC, the transfer gate control signal TC, and the potential are set to the high level, the reset switch elements 16 and the charge transfer switch elements 14 of each detection cell 1 are turned on, and the detection electrodes of all the detection cells 1 are turned on. Charge is injected so that 11 becomes the bias potential Vb (time t1 in FIG. 9). Next, after setting the potential of the transfer gate control signal TC to low level, the potential of the reset power supply line 4 is set to the reset voltage Vr. Thereby, the source follower amplification elements 13 of all the detection cells 1
The hold voltage of the capacitor 12 connected to the gate G 13,
It is reset to the reset potential Vr.
【００５８】一方、検出電極１１には被検体との間に形
成される静電容量に応じた電荷量が蓄積されている（図
９の時点ｔ２）。次に、リセットゲート制御信号ＲＣの
電位をローレベルにし、リセット用スイッチ素子１６を
オフ状態にする。そして、転送ゲート制御信号ＴＣの電
位をハイレベルにし、各検出セル１の電荷転送用スイッ
チ素子１４をオン状態にする。On the other hand, a charge amount corresponding to the capacitance formed between the detection electrode 11 and the subject is accumulated (time t2 in FIG. 9). Next, the potential of the reset gate control signal RC is set to low level, and the reset switch element 16 is turned off. Then, the potential of the transfer gate control signal TC is set to the high level, and the charge transfer switch element 14 of each detection cell 1 is turned on.
【００５９】それによって、各検出セル１において、容
量素子１２と、被検体と検出電極１１とによって形成さ
れる静電容量との間で電荷を分配する。このとき、検出
電極１１に蓄積されている電荷量が被検体の凹凸に応じ
て、検出セル１−１１，１−１２，１−２１，１−２２
毎に異なると、容量素子１２の保持電圧も各検出セル１
毎に異なる。この保持電圧がソースフォロワ増幅素子１
３のゲートＧ１３に印加される。Thus, in each detection cell 1, charge is distributed between the capacitance element 12 and the capacitance formed by the subject and the detection electrode 11. At this time, the amount of electric charge accumulated in the detection electrode 11 varies depending on the unevenness of the subject, and the detection cells 1-11, 1-12, 1-21, 1-22.
If the voltage is different for each detection cell 1,
Different for each. This holding voltage is applied to the source follower amplifier 1
It applied to the third gate G 13.
【００６０】つまり、被検体と検出電極１１とによって
形成される静電容量に蓄積された電荷量を電圧信号に変
換したことになる（図９の時点ｔ３）。続いて、その各
検出セル１による検出信号の読み出しを行う。ここから
の、第１のシフトレジスタ５がアドレスパルス６０１，
６０２を順次出力し、第２のシフトレジスタ８がアドレ
スパルス９０１，９０２を順次出力することによる読み
出し動作は、図３によって説明した第１の実施形態の場
合と同じであるから、説明を省略する。That is, the amount of charge accumulated in the capacitance formed by the subject and the detection electrode 11 is converted into a voltage signal (time t3 in FIG. 9). Subsequently, the detection signal is read out by each of the detection cells 1. From here, the first shift register 5 outputs the address pulse 601,
The read operation by sequentially outputting 602 and the second shift register 8 sequentially outputting the address pulses 901 and 902 is the same as that of the first embodiment described with reference to FIG. .
【００６１】上述した実施形態では２行２列の場合を例
示して説明したが、実際には検出領域にもっと多くの検
出セル１が配列されている。しかし、１個の検出セル１
でも、この発明による静電容量検出装置を構成してい
る。また、これらの各実施形態における読出行選択手段
と読出し列選択手段として、第１，第２のシフトレジス
タに代えて、それぞれデコーダを用いることにより、各
検出セル１の読み出しもランダムアクセスが可能にな
る。In the above-described embodiment, the case of two rows and two columns has been described as an example. However, actually, more detection cells 1 are arranged in the detection area. However, one detection cell 1
However, this constitutes the capacitance detection device according to the present invention. In addition, by using a decoder instead of the first and second shift registers as the read-out row selecting means and the read-out column selecting means in each of these embodiments, it is possible to perform random access for reading out each detection cell 1. Become.
【００６２】さらに、上述した各実施の形態において
は、各検出セル１を構成するソースフォロワ増幅素子１
３、電荷転送用スイッチ素子１４、バイアス用スイッチ
素子１５、リセット用スイッチ素子１６、および読み出
し選択用スイッチ素子１７と、列選択用スイッチ素子１
８−１，１８−２は、いずれもｎチャネルＭＯＳトラン
ジスタ（ＦＥＴ）として説明を行ったが、ｎチャネルＭ
ＯＳトランジスタとｐチャネルＭＯＳトランジスタを組
み合わせて用いてもよい。あるいは、ｐチャネルＭＯＳ
トランジスタのみで構成してもよい。ただし、ｐチャネ
ルＭＯＳトランジスタのゲート制御信号の極性は、ｎチ
ャネルＭＯＳトランジスタのゲート制御信号の場合とは
逆極性になる。Further, in each of the above-described embodiments, the source follower amplifying element 1
3. Switch element 14 for charge transfer, switch element 15 for bias, switch element 16 for reset, switch element 17 for reading selection, and switch element 1 for column selection
8-1 and 18-2 have been described as n-channel MOS transistors (FETs).
The OS transistor and the p-channel MOS transistor may be used in combination. Alternatively, p-channel MOS
You may comprise only a transistor. However, the polarity of the gate control signal of the p-channel MOS transistor is opposite to the polarity of the gate control signal of the n-channel MOS transistor.
【００６３】[0063]
【発明の効果】以上説明してきたように、この発明によ
る静電容量検出装置は、光学的撮像技術を用いずに、被
検体の凹凸を静電容量の差で検出するので、半導体基板
上に平面状の装置として実現することができる。したが
って、これを用いれば小型、薄型、軽量の指紋情報入力
装置を実現することができ、携帯機器に搭載することも
可能になる。As described above, the capacitance detecting device according to the present invention detects the unevenness of the subject by the difference in capacitance without using the optical imaging technology, and therefore, the capacitance detecting device is provided on the semiconductor substrate. It can be realized as a planar device. Therefore, if this is used, a small, thin, and lightweight fingerprint information input device can be realized, and can be mounted on a portable device.
【００６４】さらに、この静電容量検出装置を構成する
各スイッチ素子および増幅素子を全てＭＯＳトランジス
タ（ＦＥＴ）で構成することができ、それによって単一
電源で動作が可能であり、ＣＣＤを用いるより低消費電
力である。また、光源も不要であるから、光源を発光さ
せるための電力も消費しない。しかも、被検体の帯電状
態に影響されずに、正確な容量の検出が可能であり、高
い画質の検出像の入力が可能となる。さらに、各検出セ
ルごとに、被検体と検出電極とによって形成される静電
容量素子に電荷注入と信号検出を行うので、読み出しの
ための配線とその寄生容量に電荷を注入して信号検出を
行う静電容量検出装置に比べて、高速に動作させること
が可能である。Further, each of the switching elements and the amplifying elements constituting the capacitance detecting device can be constituted by MOS transistors (FETs), which can be operated by a single power supply, and can be operated by using a CCD. Low power consumption. Further, since a light source is not required, power for emitting light from the light source is not consumed. In addition, the capacitance can be accurately detected without being affected by the charged state of the subject, and a high-quality detection image can be input. Furthermore, for each detection cell, charge injection and signal detection are performed on the capacitance element formed by the subject and the detection electrode, so that charge detection is performed by injecting charge into the readout wiring and its parasitic capacitance. It is possible to operate at a higher speed as compared with a capacitance detecting device that performs the operation.
【図１】この発明による静電容量検出装置の第１の実施
形態の構成を示す回路図である。FIG. 1 is a circuit diagram showing a configuration of a first embodiment of a capacitance detection device according to the present invention.
【図２】図１に示した静電容量検出装置の各検出セルに
よる静電容量検出動作を説明するための図である。FIG. 2 is a diagram for explaining a capacitance detection operation by each detection cell of the capacitance detection device shown in FIG.
【図３】同じく図１に示した静電容量検出装置全体によ
る静電容量検出装置の動作を説明するためのタイミング
図である。FIG. 3 is a timing chart for explaining the operation of the capacitance detection device by the whole capacitance detection device shown in FIG. 1;
【図４】この発明による静電容量検出装置の第２の実施
形態の構成を示す回路図である。FIG. 4 is a circuit diagram showing a configuration of a second embodiment of the capacitance detection device according to the present invention.
【図５】図４に示した静電容量検出装置の各検出セルに
よる静電容量検出動作を説明するための図である。FIG. 5 is a diagram for explaining a capacitance detection operation by each detection cell of the capacitance detection device shown in FIG. 4;
【図６】同じく図４に示した静電容量検出装置全体によ
る静電容量検出装置の動作を説明するためのタイミング
図である。FIG. 6 is a timing chart for explaining the operation of the capacitance detection device by the whole capacitance detection device shown in FIG. 4;
【図７】この発明による静電容量検出装置の第３の実施
形態の構成を示す回路図である。FIG. 7 is a circuit diagram showing a configuration of a third embodiment of the capacitance detection device according to the present invention.
【図８】図７に示した静電容量検出装置の各検出セルに
よる静電容量検出動作を説明するための図である。FIG. 8 is a diagram for explaining a capacitance detection operation by each detection cell of the capacitance detection device shown in FIG. 7;
【図９】同じく図７に示した静電容量検出装置全体によ
る静電容量検出装置の動作を説明するためのタイミング
図である。9 is a timing chart for explaining the operation of the capacitance detection device by the whole capacitance detection device shown in FIG. 7;
【図１０】従来の指紋入力装置の構成を説明するための
図である。FIG. 10 is a diagram illustrating a configuration of a conventional fingerprint input device.
１：検出セル ２：電源 ３：バイアス電源線 ４：リセット電源線 ５：第１のシフトレジスタ ６：水平アドレス線 ７：垂直信号線 ８：第２のシフトレジスタ ９：垂直アドレス線 １１：検出電極 １２：容量素子 １３：ソースフォロワ増幅素子 １４：電荷転送用スイッチ素子 １５：バイアス用スイッチ素子 １６：リセット用スイッチ素子 １７：読み出し選択用スイッチ素子 １８：読出列選択用スイッチ素子 １９：定電流負荷 ２０：検出信号出力線 ２１：信号出力端子 ２２：バイアスゲート制御線 ２３：リセットゲート制御線 ２４：転送ゲート制御線 1: Detection cell 2: Power supply 3: Bias power supply line 4: Reset power supply line 5: First shift register 6: Horizontal address line 7: Vertical signal line 8: Second shift register 9: Vertical address line 11: Detection electrode 12: Capacitance element 13: Source follower amplification element 14: Charge transfer switch element 15: Bias switch element 16: Reset switch element 17: Read selection switch element 18: Read column selection switch element 19: Constant current load 20 : Detection signal output line 21: signal output terminal 22: bias gate control line 23: reset gate control line 24: transfer gate control line
─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成１３年３月７日（２００１．３．７）[Submission date] March 7, 2001 (2001.3.7)
【手続補正１】[Procedure amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】特許請求の範囲[Correction target item name] Claims
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【特許請求の範囲】[Claims]
【手続補正２】[Procedure amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１２[Correction target item name] 0012
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【００１２】[0012]
【課題を解決するための手段】この発明は上記の目的を
達成するため、次のように構成した静電容量検出装置を
提供する。半導体基板上に、保護膜を介して被検体と接
触または近接させることにより静電容量素子を構成する
検出電極と、この検出電極にバイアス電荷を注入するバ
イアス用スイッチ素子と、上記検出電極に蓄積された信
号電荷を信号検出用のタイミング信号を受けて転送させ
る電荷転送用スイッチ素子と、この電荷転送用スイッチ
素子を介して転送された信号電荷を電圧信号に変換する
容量素子と、この容量素子の保持電圧を受けてそれを増
幅するソースフォロワ増幅素子と、このソースフォロワ
増幅素子のソース側に設けられる読み出し選択用スイッ
チ素子と、前記容量素子にリセット電位を与えるリセッ
ト用スイッチ素子とを設ける。SUMMARY OF THE INVENTION In order to achieve the above object, the present invention provides a capacitance detecting device configured as follows. A detection electrode that forms a capacitance element by being brought into contact with or close to a subject via a protective film on a semiconductor substrate, a bias switch element that injects a bias charge into the detection electrode, and accumulated on the detection electrode. A charge transfer switch element for receiving and transferring the transferred signal charge by receiving a timing signal for signal detection, a capacitor element for converting the signal charge transferred via the charge transfer switch element into a voltage signal, and a capacitor element A source follower amplifying element that receives and amplifies the holding voltage, a read selection switch element provided on the source side of the source follower amplifying element, and a reset switch element that applies a reset potential to the capacitor.
【手続補正３】[Procedure amendment 3]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１４[Correction target item name] 0014
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【００１４】上記バイアス用スイッチ素子、電荷転送用
スイッチ素子、リセット用スイッチ素子、ソースフォロ
ワ増幅素子、読み出し選択用スイッチ素子、および読出
列選択用スイッチ素子は、いずれもＭＯＳトランジスタ
で構成するとよい。また、上記静電容量検出装置におけ
る、各リセット用スイッチ素子と、リセット電源線およ
びリセットゲート制御線を省略することもできる。ある
いは、各バイアス用スイッチ素子と、バイアス電源線お
よびバイアスゲート制御線を省略してもよい。The bias switching element, the charge transfer switching element, the reset switching element, the source follower amplifying element, the read selection switch element , and the read column selection switch element may all be constituted by MOS transistors. Further, in the capacitance detecting device, each reset switch element, the reset power supply line, and the reset gate control line can be omitted. Alternatively, each bias switch element, the bias power supply line and the bias gate control line may be omitted.
【手続補正４】[Procedure amendment 4]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１９[Correction target item name] 0019
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【００１９】図１において、検出セル１−１１を構成す
る上記検出電極および各素子にのみ符号を付している
が、他の検出セル１−１２，１−２１，１−２２につい
ても全く同じ構成であるので、符号を省略している。こ
れらの各検出セル１を構成する検出電極１１および各素
子１２〜１７は、全て半導体基板上に設けられており、
その上に保護膜が被覆されている。そして、各検出電極
１１は、その保護膜を介して指などの被検体と接触また
は近接させることによって静電容量素子を構成する。In FIG. 1, reference numerals are given only to the detection electrodes and each element constituting the detection cell 1-11, but the same applies to the other detection cells 1-12, 1-21, 1-22. Symbols are omitted because of the configuration. The detection electrode 11 and each of the elements 12 to 17 constituting each of these detection cells 1 are all provided on a semiconductor substrate,
A protective film is coated thereon. Each detection electrode 11 forms a capacitance element by contacting or approaching a subject such as a finger through the protective film.
【手続補正５】[Procedure amendment 5]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００２８[Correction target item name] 0028
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【００２８】次いで、バイアス用スイッチ素子１５をオ
ン状態とし、検出電極１１にバイアス電源線３からバイ
アス電荷を注入する。そうすると、被検体の帯電状態に
応じて決まっていた検出電極１１の電位は、図２の
（ｂ）に示すようにバイアス電位Ｖｂに設定される。ま
た、被検体と検出電極１１とによって形成される静電容
量に応じた電荷量が蓄積されることになる。そして、リ
セット用スイッチ素子１６をオン状態とし、ソースフォ
ロワ増幅素子１３のゲートに接続する容量素子１２の保
持電圧がリセット電位Ｖｒとなるように、電荷量をリセ
ットする。Next, the bias switch element 15 is turned on, and a bias charge is injected into the detection electrode 11 from the bias power supply line 3 . Then, the potential of the detection electrode 11 determined according to the charged state of the subject is set to the bias potential Vb as shown in FIG. In addition, a charge amount corresponding to the capacitance formed by the subject and the detection electrode 11 is accumulated. Then, the reset switch element 16 is turned on, and the charge amount is reset so that the holding voltage of the capacitor element 12 connected to the gate of the source follower amplifier element 13 becomes the reset potential Vr.
【手続補正６】[Procedure amendment 6]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００３３[Correction target item name] 0033
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【００３３】続いて、検出信号の読み出しを行う。ま
ず、読出行選択手段である図１に示した第１のシフトレ
ジスタ５から、水平アドレス線６−１をハイレベルにす
るアドレスパルス６０１（図３に示す）を印加する。そ
れによって、１行目の検出セル１−１１と１−１２の読
み出し選択用スイッチ素子１７をオン状態にし、検出セ
ル１−１１と１−１２のソースフォロワ増幅素子１３の
ソースは、読み出し選択用スイッチ素子１７を介して、
それぞれ垂直信号線７−１又は７−２に接続される。Subsequently, the detection signal is read. First, an address pulse 601 (shown in FIG. 3) for setting the horizontal address line 6-1 to a high level is applied from the first shift register 5 shown in FIG. As a result, the detection cells 1-11 and 1-12 in the first row are read.
The switch element 17 for judging selection is turned on, and the sources of the source follower amplifier elements 13 of the detection cells 1-11 and 1-12 are connected via the switch element 17 for read selection .
Each is connected to a vertical signal line 7-1 or 7-2.
【手続補正７】[Procedure amendment 7]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００４０[Correction target item name] 0040
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【００４０】次に、この第２の実施形態の静電容量検出
装置の動作を説明する。まず、図４における各検出セル
１が静電容量を検出する動作を、図５によって説明す
る。これは、図４の検出電極１１と電荷転送用スイッチ
素子１４のゲートＧ１４と容量素子１２が接続するソー
スフォロワ増幅素子１３のゲートＧ１３の電位分布図で
ある。図５の（ａ）では、図４におけるバイアス用スイ
ッチ素子１５および電荷転送用スイッチ素子１４がオフ
の状態で、被検体が検出電極１１上に保護膜を介して接
触した直後の様子であり、検出電極１１の電位は電荷の
供給源と接続していないため被検体の帯電状態に応じて
決まる。Next, the operation of the capacitance detecting device according to the second embodiment will be described. First, the operation in which each detection cell 1 in FIG. 4 detects the capacitance will be described with reference to FIG. This is a potential distribution diagram of the gate G 13 of the source follower amplifier element 13 which gates G 14 and capacitor 12 of the detection electrode 11 and the charge transfer switch 14 of Figure 4 is connected. FIG. 5A shows a state immediately after the subject comes into contact with the detection electrode 11 via the protective film in a state where the bias switch element 15 and the charge transfer switch element 14 in FIG. Since the potential of the detection electrode 11 is not connected to the charge supply source, it is determined according to the charged state of the subject.
【手続補正８】[Procedure amendment 8]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００４１[Correction target item name] 0041
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【００４１】次いで、バイアス電源線３の電位をリセッ
ト電圧に設定したのち、バイアス用スイッチ素子１５と
電荷転送用スイッチ素子１４をオン状態にして、図５
（ｂ）に示すように、ソースフォロワ増幅素子１３のゲ
ートＧ１３に接続する容量素子１２の保持電圧がリセッ
ト電位Ｖｒとなるように、バイアス電源線３から電荷を
注入して電荷量をリセットする。Next, after setting the potential of the bias power supply line 3 to the reset voltage, the bias switch element 15 and the charge transfer switch element 14 are turned on, and FIG.
(B), as the holding voltage of the capacitor 12 connected to the gate G 13 of the source follower amplifier element 13 is reset potential Vr, and injecting charges from the bias power supply line 3 for resetting the charge quantity .
【手続補正９】[Procedure amendment 9]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００４７[Correction target item name] 0047
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【００４７】次に、転送ゲート制御信号ＴＣの電位をハ
イレベルにし、各検出セル１の電荷転送用スイッチ素子
１４をオン状態にする。それによって、各検出セル１に
おいて被検体と検出電極１１とによって形成される静電
容量と、ソースフォロワ増幅素子１３のゲートに接続す
る容量素子１２との間で電荷を分配させる。このとき、
検出電極１１に蓄積されている電荷量が、被検体の凹凸
に応じて検出セル１−１１，１−１２，１−２１，１−
２２ごとに異なると、その各容量素子１２の保持電圧も
検出セル１毎に異なる。この保持電圧がソースフォロワ
増幅素子１３のゲートに印加される。つまり、被検体と
検出電極１１とによって形成される静電容量に蓄積され
た電荷量を電圧信号に変換したことになる（図６のｔ
３）。Next, the potential of the transfer gate control signal TC is set to the high level, and the charge transfer switch element 14 of each detection cell 1 is turned on. As a result, charge is distributed between the capacitance formed by the subject and the detection electrode 11 in each detection cell 1 and the capacitance element 12 connected to the gate of the source follower amplification element 13. At this time,
The amount of electric charge accumulated in the detection electrode 11 varies depending on the unevenness of the object.
If the voltage is different for each detection cell 22, the holding voltage of each capacitance element 12 is also different for each detection cell 1. This holding voltage is applied to the gate of the source follower amplifier 13. That is, the amount of charge accumulated in the capacitance formed by the subject and the detection electrode 11 is converted into a voltage signal (t in FIG. 6 ) .
3).
【手続補正１０】[Procedure amendment 10]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００５２[Correction target item name] 0052
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【００５２】図８の（ａ）は、リセット用スイッチ素子
１６および電荷転送用スイッチ素子１４がオフの状態
で、被検体が検出電極１１上に保護膜を介して接触した
直後の様子であり、検出電極１１の電位は電荷の供給源
と接続していないため被検体の帯電状態に応じて決ま
る。FIG. 8A shows a state immediately after the subject comes into contact with the detection electrode 11 via the protective film in a state where the reset switch element 16 and the charge transfer switch element 14 are off. Since the potential of the detection electrode 11 is not connected to the charge supply source, it is determined according to the charged state of the subject.
【手続補正１１】[Procedure amendment 11]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００５６[Correction target item name] 0056
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【００５６】次に、このようにして検出した各検出セル
による静電容量検出信号を読み出す動作を、図９のタイ
ミングチャートを用いて説明する。検出領域に配列され
た各検出セル１−１１，１−１２，１−２１，１−２２
における静電容量検出動作は、前述したとおりである。
そして、被検体が保護膜を介して検出電極上に接触した
状態から検出を開始する。Next, the operation of reading out the capacitance detection signal by each detection cell thus detected will be described with reference to the timing chart of FIG. Each detection cell 1-11, 1-12, 1-21, 1-22 arranged in the detection area
Is as described above.
Then, detection is started from a state where the subject comes into contact with the detection electrode via the protective film .
Claims (13)
と接触または近接させることにより静電容量素子を構成
する検出電極と、 この検出電極にバイアス電荷を注入するバイアス用スイ
ッチ素子と、 前記検出電極に蓄積された信号電荷を信号検出用のタイ
ミング信号を受けて転送させる電荷転送用スイッチ素子
と、 この電荷転送用スイッチ素子を介して転送された信号電
荷を電圧信号に変換する容量素子と、 この容量素子の保持電圧を受けてそれを増幅するソース
フォロワ増幅素子と、 このソースフォロワ増幅素子のソース側に設けられる読
み出し選択用スイッチ素子と、 前記容量素子にリセット電位を与えるリセット用スイッ
チ素子と、を設けたことを特徴とする静電容量検出装
置。1. A detection electrode constituting a capacitance element by contacting or approaching a subject via a protective layer on a semiconductor substrate; a bias switch element for injecting a bias charge into the detection electrode; A charge transfer switch element for transferring a signal charge accumulated in the detection electrode by receiving a timing signal for signal detection, and a capacitance element for converting the signal charge transferred via the charge transfer switch element into a voltage signal A source follower amplifying element for receiving and amplifying the holding voltage of the capacitive element; a read selecting switch element provided on the source side of the source follower amplifying element; and a reset switch for applying a reset potential to the capacitive element An electrostatic capacitance detection device comprising: an element;
り静電容量素子を構成する検出電極と、 この検出電極にバイアス電荷を注入するバイアス用スイ
ッチ素子と、 前記検出電極に蓄積された信号電荷を信号検出用のタイ
ミング信号を受けて転送させる電荷転送用スイッチ素子
と、 この電荷転送用スイッチ素子を介して転送された信号電
荷を電圧信号に変換する容量素子と、 この容量素子の保持電圧を受けてそれを増幅するソース
フォロワ増幅素子と、 このソースフォロワ増幅素子のソース側に設けられる読
み出し選択用スイッチ素子と、 前記容量素子にリセット電位を与えるリセット用スイッ
チ素子と、を含む検出セルを２次元状に複数個配列して
なる検出領域と、 前記検出領域の読み出し行を選択する読出行選択手段
と、 前記検出領域の読み出し列を選択する読出列選択手段
と、を備えたことを特徴とする静電容量検出装置。2. A detection electrode constituting a capacitance element by contacting or approaching a subject via a protective layer on a semiconductor substrate; a bias switch element for injecting a bias charge into the detection electrode; A charge transfer switch element for transferring a signal charge accumulated in the detection electrode by receiving a timing signal for signal detection, and a capacitance element for converting the signal charge transferred via the charge transfer switch element into a voltage signal A source follower amplifying element for receiving and amplifying the holding voltage of the capacitive element; a read selecting switch element provided on the source side of the source follower amplifying element; and a reset switch for applying a reset potential to the capacitive element A detection area in which a plurality of detection cells each including an element are two-dimensionally arranged; and a readout row of the detection area is selected. A read row selection means, the detection area capacitance detection device comprising a read column selection means, further comprising a selecting a read column of.
いて、 前記読出行選択手段が、前記各検出セルの前記読み出し
選択用スイッチ素子を読み出し行ごとに制御する第１の
シフトレジスタであり、 前記読出列選択手段が、前記各検出セルの前記読み出し
選択用スイッチ素子からの出力信号を読み出し列ごとに
まとめて送出する垂直信号線と、一本の検出信号出力線
と、前記各垂直信号線と前記一本の検出信号出力線との
間にそれぞれ設けた列選択用スイッチ素子と、その各列
選択用スイッチ素子を制御する第２のシフトレジスタと
からなることを特徴とする静電容量検出装置。3. The capacitance detection device according to claim 2, wherein the read-out row selection unit is a first shift register that controls the read-out selection switch element of each of the detection cells for each read-out row. A vertical signal line for transmitting the output signals from the read selection switch elements of the detection cells collectively for each read column, one detection signal output line, and each of the vertical signal lines; And a second shift register for controlling each of the column selection switch elements provided between each of the lines and the one detection signal output line. Detection device.
静電容量検出装置において、 前記バイアス用スイッチ素子、前記電荷転送用スイッチ
素子、前記リセット用スイッチ素子、前記ソースフォロ
ワ増幅素子、および前記読み出し選択用スイッチは、い
ずれもＭＯＳトランジスタである静電容量検出装置。4. The capacitance detection device according to claim 1, wherein the bias switch element, the charge transfer switch element, the reset switch element, the source follower amplifier element, And a capacitance detection device wherein each of the read selection switches is a MOS transistor.
り静電容量素子を構成する検出電極と、 この検出電極にバイアス電荷を注入するバイアス用スイ
ッチ素子と、 前記検出電極に蓄積された信号電荷を信号検出用のタイ
ミング信号を受けて転送させる電荷転送用スイッチ素子
と、 この電荷転送用スイッチ素子を介して転送された信号電
荷を電圧信号に変換する容量素子と、 この容量素子の保持電圧を受けてそれを増幅するソース
フォロワ増幅素子と、 このソースフォロワ増幅素子のソース側に設けられる読
み出し選択用スイッチ素子と、 を設けたことを特徴とする静電容量検出装置。5. A detection electrode constituting a capacitance element by contacting or approaching a subject through a protective layer on a semiconductor substrate, a bias switch element for injecting a bias charge into the detection electrode, A charge transfer switch element for transferring a signal charge accumulated in the detection electrode by receiving a timing signal for signal detection, and a capacitance element for converting the signal charge transferred via the charge transfer switch element into a voltage signal A source follower amplifying element that receives and amplifies the holding voltage of the capacitive element; and a read-selection switch element provided on the source side of the source follower amplifying element. Detection device.
り静電容量素子を構成する検出電極と、 この検出電極にバイアス電荷を注入するバイアス用スイ
ッチ素子と、 前記検出電極に蓄積された信号電荷を信号検出用のタイ
ミング信号を受けて転送させる電荷転送用スイッチ素子
と、 この電荷転送用スイッチ素子を介して転送された信号電
荷を電圧信号に変換する容量素子と、 この容量素子の保持電圧を受けてそれを増幅するソース
フォロワ増幅素子と、 このソースフォロワ増幅素子のソース側に設けられる読
み出し選択用スイッチ素子と、 を含む検出セルを２次元状に複数個配列してなる検出領
域と、 前記検出領域の読み出し行を選択する読出行選択手段
と、 前記検出領域の読み出し列を選択する読出列選択手段
と、を備えたことを特徴とする静電容量検出装置。6. A detection electrode constituting a capacitance element by contacting or approaching a subject via a protective layer on a semiconductor substrate, a bias switch element for injecting a bias charge into the detection electrode, A charge transfer switch element for transferring a signal charge accumulated in the detection electrode by receiving a timing signal for signal detection, and a capacitance element for converting the signal charge transferred via the charge transfer switch element into a voltage signal A source follower amplifying element for receiving and amplifying the holding voltage of the capacitive element; and a read selection switch element provided on the source side of the source follower amplifying element. Detection areas arranged in a row, read-out row selection means for selecting a read-out row in the detection area, and a read-out row for selecting a read-out row in the detection area And a selection unit.
いて、 前記読出行選択手段が、前記各検出セルの前記読み出し
選択用スイッチ素子を読み出し行ごとに制御する第１の
シフトレジスタであり、 前記読出列選択手段が、前記各検出セルの前記読み出し
選択用スイッチ素子からの出力信号を読み出し列ごとに
まとめて送出す垂直信号線と、一本の検出信号出力線
と、前記各垂直信号線と前記一本の検出信号出力線との
間にそれぞれ設けた列選択用スイッチ素子と、その各列
選択用スイッチ素子を制御する第２のシフトレジスタと
からなることを特徴とする静電容量検出装置。7. The capacitance detection device according to claim 6, wherein the read row selection unit is a first shift register that controls the read selection switch element of each of the detection cells for each read row. A vertical signal line for transmitting the output signals from the read selection switch elements of the detection cells collectively for each read column, one detection signal output line, and each of the vertical signal lines; And a second shift register for controlling each of the column selection switch elements provided between each of the lines and the one detection signal output line. Detection device.
静電容量検出装置において、 前記バイアス用スイッチ素子、前記電荷転送用スイッチ
素子、前記ソースフォロワ増幅素子、および前記読み出
し選択用スイッチは、いずれもＭＯＳトランジスタであ
る静電容量検出装置。8. The capacitance detection device according to claim 5, wherein the bias switch element, the charge transfer switch element, the source follower amplifier element, and the read selection switch. Is a capacitance detection device, both of which are MOS transistors.
り静電容量素子を構成する検出電極と、 この検出電極に蓄積された信号電荷を信号検出用のタイ
ミング信号を受けて転送させる電荷転送用スイッチ素子
と、 この電荷転送用スイッチ素子を介して転送された信号電
荷を電圧信号に変換する容量素子と、 この容量素子の保持電圧を受けてそれを増幅するソース
フォロワ増幅素子と、 この増幅素子のソース側に設けられる読み出し選択用ス
イッチ素子と、 前記容量素子にリセット電位を与えるリセット用スイッ
チ素子と、を設けたことを特徴とする静電容量検出装
置。9. A detection electrode constituting a capacitance element by contacting or approaching a subject via a protective layer on a semiconductor substrate, and a signal charge accumulated in the detection electrode is used for signal detection timing. A charge transfer switch element for receiving and transferring a signal, a capacitor element for converting a signal charge transferred via the charge transfer switch element into a voltage signal, and receiving and amplifying a holding voltage of the capacitor element An electrostatic capacitance detection device comprising: a source follower amplifier; a read selection switch provided on a source side of the amplifier; and a reset switch for applying a reset potential to the capacitor.
り静電容量素子を構成する検出電極と、 この検出電極に蓄積された信号電荷を信号検出用のタイ
ミング信号を受けて転送させる電荷転送用スイッチ素子
と、 この電荷転送用スイッチ素子を介して転送された信号電
荷を電圧信号に変換する容量素子と、 この容量素子の保持電圧を受けてそれを増幅するソース
フォロワ増幅素子と、 このソースフォロワ増幅素子のソース側に設けられる読
み出し選択用スイッチ素子と、 前記容量素子にリセット電位を与えるリセット用スイッ
チ素子と、を含む検出セルを２次元状に複数個配列して
なる検出領域と、 前記検出領域の読み出し行を選択する読出行選択手段
と、 前記検出領域の読み出し列を選択する読出列選択手段
と、を備えたことを特徴とする静電容量検出装置。10. A detection electrode constituting a capacitance element by contacting or approaching a subject via a protective layer on a semiconductor substrate, and a signal charge accumulated in the detection electrode is used for signal detection timing. A charge transfer switch element for receiving and transferring a signal, a capacitor element for converting a signal charge transferred via the charge transfer switch element into a voltage signal, and receiving and amplifying a holding voltage of the capacitor element A plurality of two-dimensionally arranged detection cells each including a source follower amplification element, a read selection switch element provided on the source side of the source follower amplification element, and a reset switch element for applying a reset potential to the capacitance element A read area for selecting a read row of the detection area, and a read column for selecting a read column of the detection area The electrostatic capacitance detection device, characterized in that it comprises a-option means.
において、 前記読出行選択手段が、前記各検出セルの前記読み出し
選択用スイッチ素子を読み出し行ごとに制御する第１の
シフトレジスタであり、 前記読出列選択手段が、前記各検出セルの前記読み出し
選択用スイッチ素子からの出力信号を読み出し列ごとに
まとめて送出す垂直信号線と、一本の検出信号出力線
と、前記各垂直信号線と前記一本の検出信号出力線との
間にそれぞれ設けた列選択用スイッチ素子と、その各列
選択用スイッチ素子を制御する第２のシフトレジスタと
からなることを特徴とする静電容量検出装置。11. The capacitance detection device according to claim 10, wherein the read-out row selection unit is a first shift register that controls the read-out selection switch element of each of the detection cells for each read-out row. A vertical signal line for transmitting the output signals from the read selection switch elements of the detection cells collectively for each read column, one detection signal output line, and each of the vertical signal lines; And a second shift register for controlling each of the column selection switch elements provided between each of the lines and the one detection signal output line. Detection device.
載の静電容量検出装置において、 前記電荷転送用スイッチ素子、前記リセット用スイッチ
素子、前記ソースフォロワ増幅素子、および前記読み出
し選択用スイッチは、いずれもＭＯＳトランジスタであ
る静電容量検出装置。12. The capacitance detection device according to claim 9, wherein the charge transfer switch element, the reset switch element, the source follower amplifier element, and the read selection switch. Is a capacitance detection device, both of which are MOS transistors.
記載の静電容量検出装置において、 前記列選択用スイッチ素子がＭＯＳトランジスタである
静電容量検出装置。13. The capacitance detection device according to claim 3, wherein the column selection switch element is a MOS transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000324646A JP2001311752A (en) | 1999-10-26 | 2000-10-24 | Electrostatic capacity detecting device |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30387299 | 1999-10-26 | ||
| JP11-303872 | 2000-02-23 | ||
| JP2000-45305 | 2000-02-23 | ||
| JP2000045305 | 2000-02-23 | ||
| JP2000324646A JP2001311752A (en) | 1999-10-26 | 2000-10-24 | Electrostatic capacity detecting device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001311752A true JP2001311752A (en) | 2001-11-09 |
Family
ID=27338639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000324646A Pending JP2001311752A (en) | 1999-10-26 | 2000-10-24 | Electrostatic capacity detecting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001311752A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003004697A (en) * | 2000-12-22 | 2003-01-08 | Seiko Epson Corp | Sensor cell |
| JP2005061878A (en) * | 2003-08-19 | 2005-03-10 | Seiko Epson Corp | Electrostatic capacity detector |
| JP2005077102A (en) * | 2003-08-29 | 2005-03-24 | Seiko Epson Corp | Electrostatic capacity detector |
| US7127089B2 (en) | 2002-03-04 | 2006-10-24 | Seiko Epson Corporation | Electrostatic capacitance detection device |
| KR101210473B1 (en) | 2011-04-26 | 2012-12-10 | 실리콘 디스플레이 (주) | Capacitive Fingerprint Sensor |
| WO2013176302A1 (en) * | 2012-05-22 | 2013-11-28 | 실리콘 디스플레이 (주) | Capacitive fingerprint sensor |
| WO2016163775A1 (en) * | 2015-04-08 | 2016-10-13 | 실리콘 디스플레이 (주) | Capacitive fingerprint sensor |
| CN111033454A (en) * | 2017-08-29 | 2020-04-17 | 阿尔卑斯阿尔派株式会社 | Input device |
-
2000
- 2000-10-24 JP JP2000324646A patent/JP2001311752A/en active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003004697A (en) * | 2000-12-22 | 2003-01-08 | Seiko Epson Corp | Sensor cell |
| US7127089B2 (en) | 2002-03-04 | 2006-10-24 | Seiko Epson Corporation | Electrostatic capacitance detection device |
| JP2005061878A (en) * | 2003-08-19 | 2005-03-10 | Seiko Epson Corp | Electrostatic capacity detector |
| JP4517599B2 (en) * | 2003-08-19 | 2010-08-04 | セイコーエプソン株式会社 | Capacitance detection device |
| JP2005077102A (en) * | 2003-08-29 | 2005-03-24 | Seiko Epson Corp | Electrostatic capacity detector |
| JP4539044B2 (en) * | 2003-08-29 | 2010-09-08 | セイコーエプソン株式会社 | Capacitance detection device |
| KR101210473B1 (en) | 2011-04-26 | 2012-12-10 | 실리콘 디스플레이 (주) | Capacitive Fingerprint Sensor |
| WO2013176302A1 (en) * | 2012-05-22 | 2013-11-28 | 실리콘 디스플레이 (주) | Capacitive fingerprint sensor |
| US8766651B2 (en) | 2012-05-22 | 2014-07-01 | Silicon Display Technology | Capacitive fingerprint sensor |
| CN104662430A (en) * | 2012-05-22 | 2015-05-27 | 硅显示技术有限公司 | Capacitive fingerprint sensor |
| WO2016163775A1 (en) * | 2015-04-08 | 2016-10-13 | 실리콘 디스플레이 (주) | Capacitive fingerprint sensor |
| US10354115B2 (en) | 2015-04-08 | 2019-07-16 | Silicon Display Technology | Capacitive fingerprint sensor |
| CN111033454A (en) * | 2017-08-29 | 2020-04-17 | 阿尔卑斯阿尔派株式会社 | Input device |
| CN111033454B (en) * | 2017-08-29 | 2023-03-28 | 阿尔卑斯阿尔派株式会社 | Input device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108280432B (en) | Fingerprint identification detection circuit, driving method thereof and display device | |
| KR101095720B1 (en) | Display device having image sensor | |
| JP3858263B2 (en) | Fingerprint image input device and electronic device using the same | |
| KR101014019B1 (en) | Image sensor and display | |
| US20130287274A1 (en) | Methods and Apparatuses of Unified Capacitive Based Sensing of Touch and Fingerprint | |
| US11010579B2 (en) | Fingerprint sensor module and fingerprint recognition apparatus having same | |
| US7173607B2 (en) | Signal detector | |
| US6448790B1 (en) | Electrostatic capacitance detecting device | |
| CN110008860B (en) | Fingerprint identification framework and touch panel | |
| KR20200022060A (en) | Fingerprinting device and method for driving the fingerprinting device | |
| EP1041356A1 (en) | Uneveness detecting sensor, fingerprint ID system and personal ID system | |
| Hashido et al. | A capacitive fingerprint sensor chip using low-temperature poly-Si TFTs on a glass substrate and a novel and unique sensing method | |
| JP4145587B2 (en) | Display device | |
| RU2473110C2 (en) | Display | |
| WO2019127576A1 (en) | Light sensing method for photosensitive device | |
| JP2002287887A (en) | Device for detecting electrostatic capacity | |
| JP2001311752A (en) | Electrostatic capacity detecting device | |
| WO2019127577A1 (en) | Optical sensing method for photosensitive device | |
| CN108133194B (en) | Photosensitive circuit, photosensitive device and electronic equipment | |
| US11749659B2 (en) | Input sensing device and a display device including the same | |
| JP4382330B2 (en) | Display device | |
| KR20170111805A (en) | Unit pixel of fingerprint sensor and fingerprint sensor including the same | |
| CN108108714B (en) | Sensitization drive circuit, sensitization device and electronic equipment | |
| CN108229387B (en) | Photosensitive drive circuit, photosensitive device and electronic equipment | |
| JP2001102558A (en) | Photosensor system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070606 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091201 |