JP2001308691A - 負荷駆動回路 - Google Patents

負荷駆動回路

Info

Publication number
JP2001308691A
JP2001308691A JP2000115605A JP2000115605A JP2001308691A JP 2001308691 A JP2001308691 A JP 2001308691A JP 2000115605 A JP2000115605 A JP 2000115605A JP 2000115605 A JP2000115605 A JP 2000115605A JP 2001308691 A JP2001308691 A JP 2001308691A
Authority
JP
Japan
Prior art keywords
temperature
transistor
circuit
load
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000115605A
Other languages
English (en)
Other versions
JP4106853B2 (ja
Inventor
Nobutada Ueda
展正 植田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2000115605A priority Critical patent/JP4106853B2/ja
Publication of JP2001308691A publication Critical patent/JP2001308691A/ja
Application granted granted Critical
Publication of JP4106853B2 publication Critical patent/JP4106853B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

(57)【要約】 【課題】 互いに近接した複数のスイッチング素子を高
温による破壊から保護するために異常温度を検出して通
電を停止させるにあたり、正常動作しているスイッチン
グ素子の通電を停止することのない負荷駆動回路を提供
する。 【解決手段】 本負荷駆動回路1では、互いに近接して
いる第1トランジスタ11および第2トランジスタ21
の一方が異常状態であるために、2つのトランジスタが
同時に異常温度となった場合、まず温度比較回路61に
て高温側のトランジスタを判定し、保護回路71がその
トランジスタに対応するゲート駆動回路による駆動指令
信号の出力を停止させる。これにより、異常状態のトラ
ンジスタによる温度上昇を抑制でき、トランジスタを高
温による破壊から保護できる。また、低温側の正常なト
ランジスタの通電は停止されないため、正常なトランジ
スタによる負荷の駆動制御が継続でき、負荷駆動回路の
制御性能が低下しない。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、複数の負荷にそれ
ぞれ独立して電流を供給することで負荷を駆動する負荷
駆動回路であり、スイッチング素子の温度検出機能を備
えた負荷駆動回路に関する。
【0002】
【従来の技術】従来より、高精度の電流制御や電流検出
を行い、負荷に電力供給することで負荷を駆動する負荷
駆動回路があり、例えばバイポーラトランジスタやMO
SFET等の半導体素子からなるスイッチング素子を用
いたものが知られている。また、負荷駆動回路には、複
数のスイッチング素子を備えて、複数の負荷をそれぞれ
独立して駆動制御する多チャンネル負荷駆動回路があ
る。
【0003】そして、負荷駆動回路において、例えば、
グランドショート(接地短絡)等の異常が発生した場
合、スイッチング素子に規格値以上の過電流が流れるこ
とになり、スイッチング素子の温度が過度に上昇して素
子の破壊に至ることがある。こうした問題に対して、電
流検出手段を設けてスイッチング素子に流れる電流を検
出し、過電流が流れた時に通電を停止する保護手段を備
えて、スイッチング素子の破壊を防ぐよう構成された負
荷駆動回路がある。
【0004】また、スイッチング素子は、過電流よりも
小さい通常電流が流れる場合にも発熱するが、ヒートシ
ンク等を設けて放熱することで、スイッチング素子の温
度が過度に上昇することを防いでいる。しかし、スイッ
チング素子の発熱量は、電流値が大きくなるほど増大す
るため、規格値に近い比較的大きな電流が長時間流れる
場合には、放熱が不十分となり、時間経過に伴いスイッ
チング素子の温度が上昇して、スイッチング素子が正常
動作できない状態に陥ることがある。つまり、半導体素
子はある一定温度以上(例えば150℃以上)となると
半導体としての性質が失われてしまうため、半導体とし
ての性質を維持できる最高温度(所定温度)よりも高い
異常温度となったスイッチング素子は、正常な動作が不
可能になるのである。さらに温度が上昇すると、スイッ
チング素子が破壊されることになる。
【0005】このような問題を解決するために、スイッ
チング素子の温度を検出する温度検出手段を備えると共
に、スイッチング素子が異常温度となるとスイッチング
素子の通電を停止させる保護手段を備えた負荷駆動回路
がある。この負荷駆動回路によれば、保護手段がスイッ
チング素子の通電を停止することで、スイッチング素子
の過度な温度上昇を防ぎ、負荷駆動回路を正常に動作さ
せることができる。
【0006】
【発明が解決しようとする課題】しかしながら、上記従
来の複数のスイッチング素子を備えた負荷駆動回路で
は、スイッチング素子が互いに近接して備えられている
場合、1つのスイッチング素子が異常状態となり温度が
上昇して異常温度となる場合に、その熱が伝導して他の
スイッチング素子においても異常温度を検出することが
ある。つまり、発熱しているスイッチング素子のみなら
ず、発熱していないスイッチング素子まで通電を停止す
ることになる。
【0007】これは、正常に動作しているスイッチング
素子を、停止させる必要が無いにも拘わらず強制的に停
止させることになり、負荷の駆動制御ができない状態と
なるため、負荷駆動回路の制御性能を低下させることに
なる。また、近年、より多くの負荷を制御するために、
1つの負荷駆動回路(ICパッケージ)に内蔵されるス
イッチング素子の個数を増加させる要求や、また、省ス
ペース化のために負荷駆動回路を小型化する要求が大き
くなっている。このため、スイッチング素子間の距離は
小さくなりつつあり、上述のように近接する他のスイッ
チング素子の発熱により異常温度を検出して、正常動作
しているスイッチング素子まで通電を停止してしまう可
能性がさらに高くなる。
【0008】本発明は、こうした問題に鑑みなされたも
のであり、互いに近接した複数のスイッチング素子を備
えた負荷駆動回路において、スイッチング素子の異常温
度を検出して通電を停止させるにあたり、正常動作して
いるスイッチング素子の通電を停止することのない負荷
駆動回路を提供することを目的とする。
【0009】
【課題を解決するための手段】かかる目的を達成するた
め、本発明(請求項1)の負荷駆動回路によれば、発熱
しているスイッチング素子を判定して通電を停止させる
ことで、さらに温度上昇する事が無くなり、スイッチン
グ素子を高温による破壊から保護することができる。ま
た、他からの熱伝導によって異常温度となるスイッチン
グ素子は、通電が強制的に停止されないため、負荷の駆
動制御を継続することができ、スイッチング素子におけ
る必要のない通電停止を行うことが無くなるため、負荷
駆動回路の制御性能を低下させることがない。
【0010】ここで、例えば、近接する2つのスイッチ
ング素子の両方が同時に異常状態(例えば、接地短絡な
ど)となった場合、両者とも発熱することになるが、保
護手段を、単に、最も高温となっている1つのスイッチ
ング素子の通電停止しか行わないように構成すると、他
方のスイッチング素子を高温による破壊から保護するこ
とができなくなる。
【0011】そこで、保護手段としては、請求項2に記
載のように構成すると良い。このような本発明(請求項
2)の負荷駆動回路によれば、複数のスイッチング素子
が同時に異常状態となり温度が上昇した場合であって
も、異常温度となった全てのスイッチング素子の通電を
停止させることができ、高温による破壊からスイッチン
グ素子を保護することができる。また、正常に動作して
いるスイッチング素子における必要のない通電停止を行
わないため、負荷駆動回路の制御性能を低下させること
がない。
【0012】なお、異常温度になった後、温度比較手段
の比較結果に拘わらず駆動手段による駆動指令信号の出
力を停止させるまでの一定時間については、スイッチン
グ素子が破壊されない時間、すなわち、スイッチング素
子が異常温度に達した後破壊されるまでの時間よりも短
い時間を設定すると良い。
【0013】
【発明の実施の形態】以下に、本発明の実施例を図面と
共に説明する。図1は、第1負荷LL1および第2負荷
LL2の駆動制御を行うための負荷駆動回路の概略構成
図であり、本負荷駆動回路は、温度検出機能を備えてい
る。
【0014】図1に示すように、本実施例の負荷駆動回
路は、図示しない直流電源からの出力(例えば、電源電
圧12[v])Vcが供給された電源ラインLVからの
電流を第1負荷LL1に供給するための第1通電経路を
通電・遮断するnチャネル型パワーMOSFETからな
る第1トランジスタ11と、第1トランジスタ11を駆
動するための第1駆動指令信号S1を出力する第1ゲー
ト駆動回路15と、を備える。
【0015】そして、第1ゲート駆動回路15は、図示
しない制御ロジックからの指令信号に基づき、第1トラ
ンジスタ11を駆動可能な第1駆動指令信号S1を出力
する。なお、制御ロジックは、例えばマイコンで構成さ
れており、第1負荷LL1を制御するための処理を実行
して、第1ゲート駆動回路15に対して指令信号を出力
している。
【0016】また、第1トランジスタ11は、ゲートが
第1ゲート駆動回路15における第1駆動指令信号S1
の出力端子に接続され、ドレインが電源ラインLVに接
続され、ソースが第1負荷LL1に接続されている。そ
して、第1駆動指令信号S1がハイレベルとなると、第
1トランジスタ11はオン状態となり第1通電経路に電
流が流れて、電源ラインLVから第1負荷LL1へ電流
が供給される。
【0017】さらに、本負荷駆動回路は、第1負荷LL
1とは異なる第2負荷LL2に電源ラインLVからの電
流を供給するための第2通電経路を通電・遮断するnチ
ャネル型パワーMOSFETからなる第2トランジスタ
21と、第2トランジスタ21を駆動するための第2駆
動指令信号S2を出力する第2ゲート駆動回路25と、
を備える。
【0018】なお、第2トランジスタ21は、第1トラ
ンジスタ11と同様のnチャネル型パワーMOSFET
で構成されており、また、第1トランジスタ11と第2
トランジスタ21は互いに近接した位置に備えられてい
る。そして、第2ゲート駆動回路25は、図示しない制
御ロジックからの指令信号に基づき、第2トランジスタ
21を駆動可能な第2駆動指令信号S2を出力する。な
お、制御ロジックは、前述の第1負荷LL1を制御する
ための処理に加えて、第2負荷LL2を制御するための
処理を実行して、第2ゲート駆動回路25に対して指令
信号を出力している。
【0019】また、第2トランジスタ21は、ゲートが
第2ゲート駆動回路25における第2駆動指令信号S2
の出力端子に接続され、ドレインが電源ラインLVに接
続され、ソースが第2負荷LL2に接続されている。そ
して、第2駆動指令信号S2がハイレベルとなると、第
2トランジスタ21はオン状態となり第2通電経路に電
流が流れて、電源ラインLVから第2負荷LL2へ電流
が供給される。
【0020】よって、本負荷駆動回路1では、図示しな
い制御ロジックからの指令信号に基づいて第1ゲート駆
動回路15および第2ゲート駆動回路25が、それぞれ
第1駆動指令信号S1および第2駆動指令信号S2をハ
イレベルとすると、第1トランジスタ11および第2ト
ランジスタ21がオン状態となり、電源ラインLVから
第1負荷LL1および第2負荷LL2への電力供給が行
われる。
【0021】さらに、本負荷駆動回路1は、第1トラン
ジスタ11の近傍に備えられた4個のダイオード素子か
らなる第1ダイオード31と、第2トランジスタ21の
近傍に備えられた4個のダイオード素子からなる第2ダ
イオード41と、電源ラインLVと第1ダイオード31
との間に設けられて第1ダイオード31に定電流を供給
する定電流源T1と、電源ラインLVと第2ダイオード
41との間に設けられて第2ダイオード41に定電流を
供給する定電流源T2と、を備えている。そして、第1
ダイオード31は、アノードが定電流源T1に接続さ
れ、カソードが接地されており、第2ダイオード41
は、アノードが定電流源T2に接続され、カソードが接
地されている。
【0022】ここで、ダイオード素子の順方向電圧には
温度特性(1素子あたり:−2[mV/℃])があるこ
とから、第1ダイオード31および第2ダイオード41
の順方向電圧には、−8[mV/℃]の温度特性があ
る。このため、第1ダイオード31の両端には第1トラ
ンジスタ11の温度に応じた順方向電圧が発生し、第2
ダイオード41の両端には第2トランジスタ21の温度
に応じた順方向電圧が発生する。つまり、第1トランジ
スタ11の温度が上昇すると、その温度上昇に応じて第
1ダイオード31のアノードの電位V1が低下し、ま
た、第2トランジスタ21の温度が上昇すると、その温
度上昇に応じて第2ダイオード41のアノードの電位V
2が低下する。そして、第1トランジスタ11と第2ト
ランジスタ21とに温度差がある場合には、電位V1と
電位V2との間に電位差が生じることになる。
【0023】また、本負荷駆動回路1には、第1ダイオ
ード31の順方向電圧に基づき第1トランジスタ11の
異常温度を検出する第1コンパレータ33と、第2ダイ
オード41の順方向電圧に基づき第2トランジスタ21
の異常温度を検出する第2コンパレータ43と、異常温
度を検出するための基準電位Vthを出力する定電圧源
51と、が備えられている。
【0024】そして、第1コンパレータ33は、反転入
力端子(−)が第1ダイオード31のアノードに接続さ
れ、非反転入力端子(+)が基準電位Vthである定電
圧源51の正極に接続されており、第2コンパレータ4
3は、反転入力端子(−)が第2ダイオード41のアノ
ードに接続され、非反転入力端子(+)が基準電位Vt
hである定電圧源51の正極に接続されている。また、
定電圧源51は、第1トランジスタ11および第2トラ
ンジスタ21が正常動作可能な温度の最高温度(所定温
度)となるときに、第1ダイオード31および第2ダイ
オード41の両端に発生する順方向電圧と等しい電圧を
基準電位Vthとして出力するように構成されている。
【0025】よって、第1トランジスタ11が所定温度
よりも高温になると、第1ダイオード31の順方向電圧
が定電圧源51の出力電圧よりも低下することになり、
第1コンパレータ33の出力端子から出力される第1温
度異常信号S3がハイレベルとなる。また、同様に、第
2トランジスタ21が所定温度よりも高温になると、第
2ダイオード41の順方向電圧が定電圧源51の出力電
圧よりも低下することになり、第2コンパレータ43の
出力端子から出力される第2温度異常信号S4がハイレ
ベルとなる。
【0026】さらに、本負荷駆動回路1には、第1トラ
ンジスタ11と第2トランジスタ21との温度を比較す
る温度比較回路61と、第1コンパレータ33,第2コ
ンパレータ43および温度比較回路61からのそれぞれ
の出力信号に基づき、第1ゲート駆動回路15および第
2ゲート駆動回路25による駆動指令信号の出力を停止
させる保護回路71と、が備えられている。
【0027】そして、温度比較回路61には、反転入力
端子(−)が第1ダイオード31のアノードに接続さ
れ、非反転入力端子(+)が第2ダイオード41のアノ
ードに接続された第3比較器(以下、第3コンパレータ
という)63と、第3コンパレータ63の出力端子に入
力端子が接続された反転回路65と、が備えられ、第3
コンパレータ63と反転回路65の出力端子がそれぞれ
保護回路71に接続されている。
【0028】よって、第1ダイオード31が第2ダイオ
ード41よりも順方向電圧が低い場合、つまり、第1ト
ランジスタ11が第2トランジスタ21よりも高温とな
る場合には、第3コンパレータ63の出力端子から出力
される第1比較信号S5がハイレベルとなる。また、第
2ダイオード41が第1ダイオード31よりも順方向電
圧が低い場合、つまり、第2トランジスタ21が第1ト
ランジスタ11よりも高温となる場合には、反転回路6
5の出力端子から出力される第2比較信号S6がハイレ
ベルとなる。
【0029】また、保護回路71は、第1温度異常信号
S3と第1遅延回路D1による第1温度異常信号S3の
遅延信号とが入力される第1論理積(AND)回路A1
と、第1温度異常信号S3と第1比較信号S5とが入力
される第2論理積回路A2と、第2温度異常信号S4と
第2比較信号S6とが入力される第3論理積回路A3
と、第2温度異常信号S4と第2遅延回路D2による第
2温度異常信号S4の遅延信号とが入力される第4論理
積回路A4と、を備えている。
【0030】なお、第1遅延回路D1および第2遅延回
路D2による遅延時間は、第1トランジスタ11および
第2トランジスタ21を構成するMOSFETが、異常
温度に達した後破壊されるまでの時間よりも短い時間、
すなわち、第1トランジスタ11および第2トランジス
タ21が高温により破壊されない時間が設定されてい
る。
【0031】さらに、保護回路71は、第1論理積回路
A1と第2論理積回路A2のそれぞれの出力信号が入力
され、第1ゲート駆動回路15に出力信号を出力する第
1論理和(OR)回路O1と、第3論理積回路A3と第
4論理積回路A4のそれぞれの出力信号が入力され、第
2ゲート駆動回路25に出力信号を出力する第2論理和
回路O2と、を備えている。
【0032】そして、2つのトランジスタがともに異常
温度となり、かつ、第1トランジスタ11が第2トラン
ジスタ21よりも高温である状態となった直後には、第
1温度異常信号S3,第2温度異常信号S4および第1
比較信号S5がハイレベルとなることから、第2論理積
回路A2の出力信号がハイレベルとなり、第1論理和回
路O1の出力信号がハイレベルとなる。つまり、保護回
路71は、第1ゲート駆動回路15に対する出力信号を
ハイレベルとして、第1トランジスタ11への第1駆動
指令信号S1の出力を停止させるのである。
【0033】このように、2つのトランジスタがともに
異常温度となり、かつ、第1トランジスタ11が第2ト
ランジスタ21よりも高温である状態となるのは、第1
トランジスタ11が異常状態となり発熱していることが
原因と考えられるため、保護回路71が第1トランジス
タ11への通電を停止させて発熱を停止させることで、
温度上昇を防ぐことができる。
【0034】また、このとき、第1トランジスタ11だ
けでなく、第2トランジスタ21も異常状態であると、
第2トランジスタ21の温度は低下せず、異常温度の状
態が継続することになる。そして、第2遅延回路D2に
よる遅延時間が経過した後も、第2温度異常信号S4が
ハイレベルである時には、第2遅延回路D2の出力信号
がハイレベルとなる。これに伴い、第4論理積回路A4
の出力信号がハイレベルとなり、さらに、第2論理和回
路O2の出力信号がハイレベルとなる。
【0035】つまり、保護回路71は、第2ゲート駆動
回路25に対する出力信号をハイレベルとして、第2ト
ランジスタ21への第2駆動指令信号S2の出力を停止
させるのである。この結果、第1トランジスタ11およ
び第2トランジスタ21の両方が通電停止されるため、
発熱を抑えることができ、各トランジスタの温度上昇を
防ぐことができる。
【0036】一方、2つのトランジスタがともに異常温
度となり、かつ、第2トランジスタ21が第1トランジ
スタ11よりも高温である状態となった直後には、第1
温度異常信号S3,第2温度異常信号S4および第2比
較信号S6がハイレベルとなることから、第3論理積回
路A3の出力信号がハイレベルとなり、第2論理和回路
O2の出力信号がハイレベルとなる。つまり、保護回路
71は、第2ゲート駆動回路25に対する出力信号をハ
イレベルとして、第2トランジスタ21への第2駆動指
令信号S2の出力を停止させるのである。これにより、
第2トランジスタ21への通電が停止されて発熱が抑え
られるため、第2トランジスタ21の温度上昇を防ぐこ
とができる。
【0037】また、このとき、第2トランジスタ21だ
けでなく、第1トランジスタ11も異常状態であると、
第1遅延回路D1による遅延時間が経過した後も、第1
温度異常信号S3がハイレベルとなる。これにより、第
1遅延回路D1の出力信号がハイレベルとなるため、第
1論理積回路A1の出力信号がハイレベルとなり、さら
に、第1論理和回路O1の出力信号がハイレベルとな
る。つまり、保護回路71は、第1ゲート駆動回路15
に対する出力信号をハイレベルとして、第1トランジス
タ11への第1駆動指令信号S1の出力を停止させるの
である。この結果、第1トランジスタ11および第2ト
ランジスタ21の両方が通電停止されるため、発熱を抑
えることができ、各トランジスタの温度上昇を防ぐこと
ができる。
【0038】よって、保護回路71は、第1トランジス
タ11および第2トランジスタ21が同時に異常状態と
なった場合には、まず高温であるトランジスタへの通電
を停止し、そのあと、遅延回路による遅延時間が経過す
ると、低温側のトランジスタも通電を停止して、2つの
トランジスタを高温による破壊から保護するのである。
そのあと時間経過により、ダイオードによる検出温度が
異常温度よりも低下すると、そのトランジスタに対応す
るゲート駆動回路への保護回路71からの信号出力が停
止するため、そのトランジスタは、制御ロジックからの
指令信号に基づいて制御される。
【0039】また、1つのトランジスタのみが異常状態
となったときには、高温側のトランジスタの通電を停止
することで温度上昇が停止し、時間経過とともに温度が
低下することから、低温側の正常なトランジスタの通電
が停止されることはないため、正常なトランジスタによ
る負荷の駆動制御は継続することができる。
【0040】以上、説明したように、本実施例の負荷駆
動回路は、互いに近接した位置に備えられた第1トラン
ジスタ11および第2トランジスタ21を用いて、第1
負荷LL1および第2負荷LL2を駆動制御すると共
に、温度上昇によるトランジスタの破壊を防ぐために、
異常温度であるトランジスタの通電を停止させている。
【0041】そして、1つのトランジスタが異常状態と
なり、2つのトランジスタが同時に異常温度となった場
合、その直後は、温度比較回路61にてそれぞれの検出
温度を比較して発熱源である高温側のトランジスタを判
定し、そのトランジスタに対応するゲート駆動回路によ
る駆動指令信号の出力を停止させて、そのトランジスタ
への通電を停止させる。また、異常温度となった直後
は、低温側のトランジスタについては、対応する駆動手
段による駆動指令信号の出力を停止させない。
【0042】これにより、発熱しているトランジスタ
は、通電が停止されて発熱が抑えられるため、さらに温
度上昇することは無く、トランジスタを高温による破壊
から保護できる。また、熱伝導によって異常温度となっ
たもう1つのトランジスタは、通電が強制的に停止され
ないため、負荷の駆動制御を継続することができる。
【0043】したがって、本実施例の負荷駆動回路によ
れば、発熱しているトランジスタを判定して通電を停止
させることで、トランジスタを高温による破壊から保護
することができる。また、一方のトランジスタからの熱
伝導により異常温度となったトランジスタの通電を強制
的に停止させることがないことから、トランジスタにお
ける必要のない通電停止を行うことが無くなるため、負
荷駆動回路の制御性能を低下させることがない。
【0044】また、2つのトランジスタが同時に異常状
態となり、2つのトランジスタが同時に異常温度となっ
た場合には、まず高温であるトランジスタへの通電を停
止し、そのあと、もう一方のトランジスタが異常温度と
なった後一定時間が経過すると、低温側のトランジスタ
についても通電を停止して、2つのトランジスタの通電
が停止される。よって、本実施例の負荷駆動回路によれ
ば、2つのトランジスタが同時に異常状態となり温度が
上昇した場合であっても、2つのトランジスタの通電を
停止させることができ、高温による破壊からトランジス
タを保護することができる。
【0045】なお、本負荷駆動回路1においては、第1
ゲート駆動回路15および第2ゲート駆動回路25が特
許請求の範囲における駆動手段に相当し、電源ラインL
Vが直流電源に相当し、第1トランジスタ11および第
2トランジスタ21がスイッチング素子に相当し、温度
比較回路61が温度比較手段に相当し、保護回路71が
保護手段に相当する。また、第1ダイオード31と第1
コンパレータ33、および第2ダイオード41と第2コ
ンパレータ43が、特許請求の範囲における異常温度判
定手段に相当する。
【0046】以上、本発明の一実施例について説明した
が、本発明は上記実施例に限定されるものではなく、種
々の態様を採ることができる。例えば、制御対象となる
負荷は2個に限ることはなく、さらに多数の負荷の駆動
制御を行う負荷駆動回路の場合には、トランジスタ、ゲ
ート駆動回路、温度検出用のダイオード、コンパレータ
などは、負荷の個数に応じて備え、また、温度比較回
路、保護回路については、負荷の個数に応じた構成のも
のを使用すればよい。
【0047】また、第1ダイオード31および第2ダイ
オード41を構成するダイオード素子は4個に限ること
はなく、第1トランジスタ11および第2トランジスタ
21の温度変化に対する順方向電圧の変化量が、コンパ
レータが検出可能な変化量となるように個数を設定する
と良い。
【0048】さらに、上記実施例では、第1トランジス
タおよび第2トランジスタとしてnチャネル型MOSF
ETを用いた負荷駆動回路について説明したが、これら
のトランジスタは、pチャネル型MOSFETを用いて
構成しても良く、また、バイポーラトランジスタを用い
ても良い。さらに、上記実施例では、第1トランジスタ
および第2トランジスタが、通電経路において負荷より
も高電位側に設けられたハイサイドスイッチとして備え
られているが、これらトランジスタがローサイドスイッ
チとして備えられた負荷駆動回路に本発明を適用するこ
ともできる。
【図面の簡単な説明】
【図1】 実施例の負荷駆動回路の概略構成図である。
【符号の説明】
1…負荷駆動回路、11…第1トランジスタ、15…第
1ゲート駆動回路、21…第2トランジスタ、25…第
2ゲート駆動回路、31…第1ダイオード、33…第1
コンパレータ、41…第2ダイオード、43…第2コン
パレータ、51…定電圧電源、61…温度比較回路、7
1…保護回路、LL1…第1負荷、LL2…第2負荷、
LV…電源ライン。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 直流電源から複数の負荷への各通電経路
    に設けられ、制御端子に入力される駆動指令信号に基づ
    き前記各通電経路を通電・遮断する複数のスイッチング
    素子と、 該スイッチング素子に対応して備えられ、前記負荷を駆
    動制御するために、前記スイッチング素子に対して駆動
    指令信号を出力する複数の駆動手段と、 前記スイッチング素子に対応して備えられ、前記スイッ
    チング素子の温度を検出し、該検出温度が前記スイッチ
    ング素子が正常動作可能な所定温度より高い異常温度で
    あることを判定する複数の異常温度判定手段と、 を備えて、複数の負荷をそれぞれ独立して駆動するとと
    もに前記各スイッチング素子の温度検出を行う負荷駆動
    回路であって、 複数の前記スイッチング素子の各温度を比較する温度比
    較手段と、 前記異常温度判定手段にて異常温度と判定され、かつ、
    前記温度比較手段にて最も高温と判定された前記スイッ
    チング素子について、対応する前記駆動手段による前記
    駆動指令信号の出力を停止させることで、該スイッチン
    グ素子を保護する保護手段と、 を備えたことを特徴とする負荷駆動回路。
  2. 【請求項2】 前記保護手段は、前記検出温度が異常温
    度となった後一定時間を経過した前記スイッチング素子
    について、前記温度比較手段による比較結果に拘わら
    ず、当該スイッチング素子に対応する前記駆動手段によ
    る前記駆動指令信号の出力を停止させること、を特徴と
    する請求項1に記載の負荷駆動回路。
JP2000115605A 2000-04-17 2000-04-17 負荷駆動回路 Expired - Fee Related JP4106853B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000115605A JP4106853B2 (ja) 2000-04-17 2000-04-17 負荷駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000115605A JP4106853B2 (ja) 2000-04-17 2000-04-17 負荷駆動回路

Publications (2)

Publication Number Publication Date
JP2001308691A true JP2001308691A (ja) 2001-11-02
JP4106853B2 JP4106853B2 (ja) 2008-06-25

Family

ID=18627214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000115605A Expired - Fee Related JP4106853B2 (ja) 2000-04-17 2000-04-17 負荷駆動回路

Country Status (1)

Country Link
JP (1) JP4106853B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016063495A1 (ja) * 2014-10-22 2016-04-28 株式会社デンソー 温度保護装置
JP2016082464A (ja) * 2014-10-20 2016-05-16 株式会社オートネットワーク技術研究所 通電制御装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016082464A (ja) * 2014-10-20 2016-05-16 株式会社オートネットワーク技術研究所 通電制御装置
WO2016063495A1 (ja) * 2014-10-22 2016-04-28 株式会社デンソー 温度保護装置
JP2016086453A (ja) * 2014-10-22 2016-05-19 株式会社デンソー 温度保護装置
CN107078730A (zh) * 2014-10-22 2017-08-18 株式会社电装 温度保护装置
CN107078730B (zh) * 2014-10-22 2020-12-22 株式会社电装 温度保护装置

Also Published As

Publication number Publication date
JP4106853B2 (ja) 2008-06-25

Similar Documents

Publication Publication Date Title
JP4836694B2 (ja) 電力供給制御装置
JP4776368B2 (ja) 電力供給回路のオン故障検出装置
JP2005109162A (ja) 出力mosトランジスタの過電圧保護回路
US9608622B2 (en) Drive device for insulated-gate semiconductor element, and power converter
JPH05299991A (ja) モノリシックパワーmos集積回路
US10586791B2 (en) Adaptive thermal overshoot and current limiting protection for MOSFETs
JP2004080346A (ja) 電流制限回路およびそれを備えた出力回路
EP4203314A1 (en) Over current protection for negative load current of power device gate drivers
JP2016143799A (ja) 異常検出回路
JP4479570B2 (ja) 保護機能付きスイッチング回路および保護回路
KR100271690B1 (ko) 보호회로를 구비하는 반도체 장치 및 전자시스템
JP2016116151A (ja) 半導体装置および電流制限方法
US8045311B2 (en) Load driving and diagnosis system and control method
US7724047B2 (en) Semiconductor integrated circuit driving external FET and power supply incorporating the same
JP2009148043A (ja) スイッチ出力回路
JPH05304450A (ja) 保護回路を具備する半導体装置および電子システム
JP2000308253A (ja) 電源供給制御装置および電源供給制御方法
JP4106853B2 (ja) 負荷駆動回路
US11916544B2 (en) Short circuit detection and limiting channel current in transistor before turn off in short circuit condition
US6762576B2 (en) Motor driving device for supplying driving current to a three-phase motor through output transistors
JP2005236731A (ja) 過電流保護回路及び半導体装置
CN110581654B (zh) 电力用半导体装置
JP2020031449A (ja) 負荷駆動回路
US20150155856A1 (en) Circuitry and method for operating such circuitry
JP4007227B2 (ja) 誘導性負荷制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080324

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees