JP2001308278A - Semiconductor integrated circuit - Google Patents

Semiconductor integrated circuit

Info

Publication number
JP2001308278A
JP2001308278A JP2000126094A JP2000126094A JP2001308278A JP 2001308278 A JP2001308278 A JP 2001308278A JP 2000126094 A JP2000126094 A JP 2000126094A JP 2000126094 A JP2000126094 A JP 2000126094A JP 2001308278 A JP2001308278 A JP 2001308278A
Authority
JP
Japan
Prior art keywords
wiring
signal
block
circuit
functional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000126094A
Other languages
Japanese (ja)
Other versions
JP3616306B2 (en
Inventor
Osamu Manba
修 萬羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000126094A priority Critical patent/JP3616306B2/en
Publication of JP2001308278A publication Critical patent/JP2001308278A/en
Application granted granted Critical
Publication of JP3616306B2 publication Critical patent/JP3616306B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor integrated circuit for which connection testing between each functional block can be carried out easily without activat ing a plurality of functional blocks simultaneously. SOLUTION: If a selected signal TEST is in an active state, a loopback circuit 14 forms a wiring path of a wiring 13a to a wiring 14a and then to a wiring 13d. If an output signal of a first functional block and an input signal of the first functional block are at the same level, it can be determined that the connection of this wiring path is normal. If the selected signal TEST is in a non-active state, each wiring 13c, 13d is interconnected by means of the loopback circuit 14, and the wiring 14a and the wiring 13d are separated. Then, by measuring an input signal of a block 15 and an output signal of the block 15 in a condition activating a second functional block 12 by using a test program, it can be determined that the connection of the wiring path in the block 15 is normal.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、複数の機能ブロックを
1チップ上に集積したASICなどの半導体集積回路に
関し、特に各機能ブロック間の接続テストを容易に行え
るようにした半導体集積回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit such as an ASIC in which a plurality of functional blocks are integrated on a single chip, and more particularly to a semiconductor integrated circuit capable of easily performing a connection test between functional blocks.

【0002】[0002]

【従来の技術】ASIC(Application Specific IC )
などの半導体集積回路は、例えばCPUコアを中心に通
信用回路、データ処理用回路などの複数の機能ブロック
を1チップ上に集積したものである。このような半導体
集積回路の各機能ブロックの動作テストを行うために、
各機能ブロックの入力もしくは出力と並列に接続したテ
スト端子を設け、これらのテスト端子を介して各機能ブ
ロックの入出力を検査している。
2. Description of the Related Art ASIC (Application Specific IC)
Such a semiconductor integrated circuit is a circuit in which a plurality of functional blocks such as a communication circuit and a data processing circuit centering on a CPU core are integrated on one chip. In order to perform an operation test of each functional block of such a semiconductor integrated circuit,
Test terminals connected in parallel with the input or output of each functional block are provided, and input / output of each functional block is inspected via these test terminals.

【0003】また、各機能ブロック間を接続する信号伝
達用配線の接続状態をテストする場合は、各機能ブロッ
クを同時に動作させ、各機能ブロックの相互間の動作が
正常に行われるか否かを検査している。
When testing the connection state of the signal transmission wiring connecting the functional blocks, the functional blocks are simultaneously operated to determine whether or not the mutual operation of the functional blocks is performed normally. Inspection.

【0004】[0004]

【発明が解決しようとする課題】ところが、このような
半導体集積回路の各機能ブロック間の接続テスト方法で
は、複数の機能ブロックを同時に動作させるためのプロ
グラムを格別に作成する必要がある。
However, in such a connection test method between functional blocks of a semiconductor integrated circuit, it is necessary to specially create a program for simultaneously operating a plurality of functional blocks.

【0005】また、機能ブロックはIP(Information
Provider)コアとして組み込まれることが多い。このI
Pコアのテスト用プログラムは回路と共に各IPペンダ
より製造側に供給される。さらには、IPペンダによっ
ては機能ブロックの内部情報を公開しないものもある。
このような理由から各機能ブロック間の接続テストを行
うためのプログラムを作成することは非常に困難であっ
た。
[0005] The functional block is an IP (Information).
Provider) is often incorporated as a core. This I
The test program for the P core is supplied to the manufacturing side from each IP pendor together with the circuit. Furthermore, some IP pendants do not disclose the internal information of the function block.
For these reasons, it has been very difficult to create a program for performing a connection test between each functional block.

【0006】そこで、本発明は、上記従来の問題に鑑み
なされたもので、複数の機能ブロックを同時に動作させ
ることなく、各機能ブロック間の接続テストを容易に行
うことが可能な半導体集積回路を提供することを目的と
する。
In view of the above, the present invention has been made in view of the above-mentioned conventional problems, and provides a semiconductor integrated circuit capable of easily performing a connection test between functional blocks without simultaneously operating a plurality of functional blocks. The purpose is to provide.

【0007】[0007]

【課題を解決するための手段】上記課題を解決するため
に、本発明は、第1及び第2機能ブロックと、前記第1
及び第2機能ブロック間を接続する信号伝達用配線とを
少なくとも備える半導体集積回路において、前記第2機
能ブロックから前記信号伝達用配線を介して前記第1機
能ブロックへと伝達されてきた信号を遮断するととも
に、この遮断された信号に代わって、前記第1機能ブロ
ックから出力された信号を前記信号伝達用配線を介して
前記第1機能ブロックに返還して入力させるループバッ
ク回路を備えている。
In order to solve the above-mentioned problems, the present invention provides first and second functional blocks, and the first and second functional blocks.
And a signal transmission line for connecting between the second function blocks, wherein a signal transmitted from the second function block to the first function block via the signal transmission line is blocked. In addition, a loopback circuit is provided for returning the signal output from the first function block to the first function block via the signal transmission wiring and inputting the signal instead of the cut-off signal.

【0008】このような本発明によれば、ループバック
回路は、第2機能ブロックから信号伝達用配線を介して
第1機能ブロックへと伝達されてきた信号を遮断すると
ともに、この信号に代わって、第1機能ブロックから出
力された信号を信号伝達用配線を介して第1機能ブロッ
クに返還して入力させている。この状態で、第1機能ブ
ロックに入力される信号と出力される信号を比較すれ
ば、この信号が伝達される配線経路の接続状態を判定す
ることができる。また、ループバック回路によって第2
機能ブロックからの信号を遮断しない場合は、このルー
プバック回路を通じて第2機能ブロックの機能を確認す
ることにより、このループバック回路を含む第2機能ブ
ロック近辺の配線経路の接続状態を判定することができ
る。この結果として、第1及び第2機能ブロック間の信
号伝達用配線全体の接続状態を判定することができる。
According to the present invention, the loop-back circuit cuts off the signal transmitted from the second functional block to the first functional block via the signal transmission wiring, and replaces the signal. The signal output from the first functional block is returned to the first functional block via the signal transmission wiring and input. In this state, by comparing the signal input to the first functional block with the output signal, the connection state of the wiring path to which the signal is transmitted can be determined. In addition, the second
When the signal from the function block is not interrupted, the connection state of the wiring path near the second function block including the loopback circuit can be determined by confirming the function of the second function block through the loopback circuit. it can. As a result, it is possible to determine the connection state of the entire signal transmission wiring between the first and second functional blocks.

【0009】なお、本発明は、半導体集積回路上の多数
の機能ブロックのうちの一組の第1及び第2機能ブロッ
クのみに限定されるものでなく、複数組の第1及び第2
機能ブロックに適用することが可能であり、また複数組
の第1及び第2機能ブロックが相互に重複した関係であ
っても構わない。
It should be noted that the present invention is not limited to only one set of first and second functional blocks among a large number of functional blocks on a semiconductor integrated circuit, but a plurality of sets of first and second functional blocks.
The present invention can be applied to functional blocks, and a plurality of sets of first and second functional blocks may have a mutually overlapping relationship.

【0010】また、本発明は、第1及び第2機能ブロッ
クと、前記第1及び第2機能ブロック間を接続する信号
伝達用配線とを少なくとも備える半導体集積回路におい
て、前記第2機能ブロックから出力された信号を遮断す
るとともに、この遮断された信号に代わって、前記第1
機能ブロックから前記信号伝達用配線を介して前記第2
機能ブロックへと伝達されてきた信号を該第2機能ブロ
ックの出力とするスルー回路を備えている。
According to another aspect of the present invention, there is provided a semiconductor integrated circuit having at least first and second functional blocks and a signal transmission line connecting between the first and second functional blocks. And the first signal is replaced by the first signal.
The second from the functional block via the signal transmission wiring
A through circuit is provided for making a signal transmitted to the functional block an output of the second functional block.

【0011】このような本発明によれば、スルー回路
は、第2機能ブロックから出力された信号を遮断すると
ともに、この遮断された信号に代わって、第1機能ブロ
ックから信号伝達用配線を介して第2機能ブロックへと
伝達されてきた信号を第2機能ブロックの出力としてい
る。この状態で、第1機能ブロックから出力される信号
と第2機能ブロックの出力を比較すれば、この信号が伝
達される配線経路の接続状態を判定することができる。
また、スルー回路によって信号を遮断しない場合は、こ
のスルー回路を通じて第2機能ブロックの機能をテスト
することにより、このスルー回路を含む第2機能ブロッ
ク近辺の配線経路の接続状態を判定することができる。
この結果として、第1及び第2機能ブロック間の信号伝
達用配線全体の接続状態を判定することができる。
According to the present invention, the through circuit cuts off the signal output from the second function block and replaces the cut-off signal with the signal from the first function block via the signal transmission wiring. Thus, the signal transmitted to the second functional block is used as the output of the second functional block. In this state, by comparing the signal output from the first functional block with the output of the second functional block, it is possible to determine the connection state of the wiring path to which this signal is transmitted.
If the signal is not cut off by the through circuit, the connection state of the wiring path near the second functional block including the through circuit can be determined by testing the function of the second functional block through the through circuit. .
As a result, it is possible to determine the connection state of the entire signal transmission wiring between the first and second functional blocks.

【0012】なお、本発明は、半導体集積回路上の多数
の機能ブロックのうちの一組の第1及び第2機能ブロッ
クのみに限定されるものでなく、複数組の第1及び第2
機能ブロックに適用することが可能であり、また複数組
の第1及び第2機能ブロックが相互に重複した関係であ
っても構わない。
It should be noted that the present invention is not limited to only one set of first and second functional blocks among a large number of functional blocks on a semiconductor integrated circuit, but a plurality of sets of first and second functional blocks.
The present invention can be applied to functional blocks, and a plurality of sets of first and second functional blocks may have a mutually overlapping relationship.

【0013】以上説明したように本発明においては、従
来のように接続テストのためのプログラムを格別に作成
する必要がない。また、本発明は各機能ブロックの動作
テストを妨げないため、本発明を適用したとしても、I
Pベンダ等から供給される機能ブロックのテスト用プロ
グラムを修正する必要がない。
As described above, in the present invention, it is not necessary to specially create a program for a connection test unlike the related art. Further, since the present invention does not hinder the operation test of each functional block, even if the present invention is applied,
There is no need to modify the function block test program supplied from the P vendor or the like.

【0014】[0014]

【発明の実施の形態】以下、本発明の実施形態を添付図
面を参照して詳細に説明する。図1は、本発明の半導体
集積回路の第1実施形態を示すブロック図である。図1
に示すように本実施形態の半導体集積回路は、1チップ
上に集積されたものであって、第1機能ブロック11、
第2機能ブロック12、第1及び第2機能ブロック1
1,12間を接続する信号伝達用配線13、及び信号伝
達用配線13に設けられたループバック回路14を備え
ている。
Embodiments of the present invention will be described below in detail with reference to the accompanying drawings. FIG. 1 is a block diagram showing a first embodiment of the semiconductor integrated circuit of the present invention. FIG.
As shown in FIG. 1, the semiconductor integrated circuit according to the present embodiment is integrated on one chip, and includes a first functional block 11,
Second function block 12, first and second function blocks 1
A signal transmission line 13 connecting between the signal transmission lines 1 and 12 and a loopback circuit 14 provided on the signal transmission line 13 are provided.

【0015】信号伝送用配線13は、第1機能ブロック
11と第2機能ブロック12間で信号を伝達する各配線
13a,13b,13c,13dからなる。各配線13
c,13d間にはループバック回路14が挿入され、各
配線13a,13b間から分岐した配線14aがループ
バック回路14に接続されている。
The signal transmission wiring 13 includes wirings 13a, 13b, 13c and 13d for transmitting signals between the first function block 11 and the second function block 12. Each wiring 13
A loopback circuit 14 is inserted between c and 13d, and a wiring 14a branched from between the wirings 13a and 13b is connected to the loopback circuit 14.

【0016】このような構成において、通常動作時に
は、ループバック回路14に加えられているセレクト信
号TESTを非アクティブ状態とする。この非アクティ
ブ状態のセレクト信号TESTに応答してループバック
回路14は、各配線13c,13dを相互接続するとと
もに、配線14aを各配線13c,13dのいずれから
も切り離す。この状態では、第1機能ブロック11から
第2機能ブロック12への信号の伝達を各配線13a,
13bを通じて行うことができ、また第2機能ブロック
12から第1機能ブロック11への信号の伝達を各配線
13c,13dを通じて行うことができる。
In such a configuration, during a normal operation, the select signal TEST applied to the loopback circuit 14 is set to an inactive state. In response to the select signal TEST in the inactive state, the loopback circuit 14 interconnects the wirings 13c and 13d and disconnects the wiring 14a from each of the wirings 13c and 13d. In this state, the signal transmission from the first function block 11 to the second function block 12
13b, and transmission of a signal from the second functional block 12 to the first functional block 11 can be performed through each of the wirings 13c and 13d.

【0017】次に、第1及び第2機能ブロック11,1
2間の信号伝送用配線13の接続状態をテストするため
の手順を述べる。
Next, the first and second functional blocks 11, 1
A procedure for testing the connection state of the signal transmission wiring 13 between the two will be described.

【0018】まず、セレクト信号TESTをアクティブ
状態とする。これに応答してループバック回路14は、
各配線13c,13d間を切り離すとともに、配線14
aを配線13dに接続する。各配線13c,13d間の
切り離しにより、第2機能ブロック12から第1機能ブ
ロック11への信号の伝達が遮断される。また、配線1
4aを配線13dに接続したことにより、配線13a→
配線14a→配線13dという配線経路が形成され、こ
の配線経路を通じて、第1機能ブロック11から出力さ
れた信号が該第1機能ブロック11に返還されて入力さ
れる。
First, the select signal TEST is activated. In response, the loopback circuit 14
While separating between the wirings 13c and 13d, the wiring 14
a is connected to the wiring 13d. By the disconnection between the wirings 13c and 13d, transmission of a signal from the second function block 12 to the first function block 11 is cut off. Also, wiring 1
4a connected to the wiring 13d, the wiring 13a →
A wiring path from the wiring 14a to the wiring 13d is formed, and a signal output from the first function block 11 is returned to the first function block 11 and input through the wiring path.

【0019】ここで、第1機能ブロック11の出力を信
号アとし、第1機能ブロック11の入力を信号オとす
る。これらの信号ア,オを比較し、この結果として両者
の信号ア,オが同じレベルであれば、配線13a→配線
14a→配線13dという配線経路の接続が正常である
と判定することができる。また、両者の信号ア,オが同
じレベルでなければ、この配線経路の接続が異常である
と判定することができる。両者の信号ア,オを比較する
には、この比較のためのテストプログラムを第1機能ブ
ロック11で実行したり、第1機能ブロック11の入出
力に並列接続した各テスト端子を設け、これらのテスト
端子を介して両者の信号ア,オを比較すれば良い。
Here, the output of the first functional block 11 is a signal A, and the input of the first functional block 11 is a signal A. These signals A and O are compared, and as a result, if the two signals A and O are at the same level, it can be determined that the connection of the wiring path of the wiring 13a → the wiring 14a → the wiring 13d is normal. If the signals A and O are not at the same level, it can be determined that the connection of the wiring path is abnormal. To compare the two signals A and O, a test program for this comparison is executed in the first functional block 11 or test terminals connected in parallel to the input and output of the first functional block 11 are provided. What is necessary is just to compare the two signals A and O via the test terminal.

【0020】次に、セレクト信号TESTを非アクティ
ブ状態とする。この場合は、先に述べたようにループバ
ック回路14によって各配線13c,13dが相互接続
されるとともに配線14aと配線13d間が切り離され
る。
Next, the select signal TEST is made inactive. In this case, as described above, the wirings 13c and 13d are interconnected by the loopback circuit 14, and the wiring 14a is separated from the wiring 13d.

【0021】ここで、第2機能ブロック12の入力を信
号イとし、第2機能ブロック12の出力を信号ウとす
る。また、第2機能ブロック12及びループバック回路
14を含むブロック15の入力を信号イ’とし、ブロッ
ク15の出力を信号ウ’とする。ブロック15内の配線
経路の接続が正常であれば、各信号ウ,ウ’の論理レベ
ルが一致し、かつ各信号イ,イ’の論理レベルが一致す
る。従って、第2機能ブロック12をテストプログラム
により動作させた状態でブロック15の信号イ’と信号
ウ’を測定することにより、第2機能ブロック12の動
作が正常であるか否かを判定することができ、この動作
が正常であれば、更にはブロック15内での配線経路の
接続が正常であると判定することができる。また、第2
機能ブロック12の動作が異常であると判定されれば、
ブロック15内での配線経路の接続に異常が発生してい
る可能性がある。
Here, the input of the second functional block 12 is defined as a signal A, and the output of the second functional block 12 is defined as a signal C. The input of the block 15 including the second functional block 12 and the loopback circuit 14 is defined as a signal A ′, and the output of the block 15 is defined as a signal C ′. If the connection of the wiring path in the block 15 is normal, the logic levels of the signals c and c ′ match, and the logic levels of the signals a and b ′ match. Therefore, it is determined whether or not the operation of the second function block 12 is normal by measuring the signals A ′ and C ′ of the block 15 while the second function block 12 is operated by the test program. If this operation is normal, it can be further determined that the connection of the wiring path in the block 15 is normal. Also, the second
If it is determined that the operation of the function block 12 is abnormal,
There is a possibility that an abnormality has occurred in the connection of the wiring path in the block 15.

【0022】こうして配線13a→配線14a→配線1
3dという配線経路の接続が正常であり、かつブロック
15内での配線経路の接続が正常であることが明らかに
なれば、信号伝達用配線13全体の接続が正常であると
言える。このようなテストに際しては、従来のように第
1及び第2機能ブロック11,12を同時に動作させる
必要がなく、また従来のよう接続テストのためのプログ
ラムを格別に作成する必要がない。
Thus, the wiring 13a → the wiring 14a → the wiring 1
If it is clear that the connection of the wiring path 3d is normal and that the connection of the wiring path in the block 15 is normal, it can be said that the connection of the entire signal transmission wiring 13 is normal. In such a test, there is no need to simultaneously operate the first and second functional blocks 11 and 12, unlike the conventional case, and it is not necessary to specially create a program for the connection test as in the conventional case.

【0023】なお、本実施形態では一組の第1及び第2
機能ブロックを例示しているが、本発明はこれに限定さ
れるものでなく、複数組の第1及び第2機能ブロックに
適用することが可能であり、また複数組の第1及び第2
機能ブロックが相互に重複した関係であっても構わな
い。
In this embodiment, one set of the first and second sets is used.
Although the functional blocks are illustrated, the present invention is not limited to this. The present invention can be applied to a plurality of sets of first and second functional blocks, and a plurality of sets of first and second sets.
The functional blocks may have a mutually overlapping relationship.

【0024】図2は、本発明の半導体集積回路の第2実
施形態を示すブロック図である。本実施形態の半導体集
積回路は、第1機能ブロック21、第2機能ブロック2
2、第1及び第2機能ブロック21,22間を接続する
信号伝達用配線23、及び信号伝達用配線23に設けら
れたスルー回路24を備えている。
FIG. 2 is a block diagram showing a second embodiment of the semiconductor integrated circuit according to the present invention. The semiconductor integrated circuit according to the present embodiment includes a first function block 21 and a second function block 2.
2, a signal transmission wiring 23 connecting the first and second functional blocks 21 and 22 and a through circuit 24 provided in the signal transmission wiring 23.

【0025】信号伝送用配線23は、各配線23a,2
3b,23c,23dからなる。各配線23c,23d
間にはスルー回路24が挿入され、各配線23a,23
bから分岐した配線24aがスルー回路24に接続され
ている。
The signal transmission wiring 23 is composed of the respective wirings 23a, 23a
3b, 23c and 23d. Each wiring 23c, 23d
A through circuit 24 is inserted between the wirings 23 a and 23.
The wiring 24 a branched from the line b is connected to the through circuit 24.

【0026】このような構成において、通常動作時に
は、スルー回路24に加えられているセレクト信号TE
STを非アクティブ状態とする。これに応答してスルー
回路24は、各配線23c,23dを相互接続するとと
もに、配線24aを各配線23c,23dのいずれから
も切り離す。この状態では、第1機能ブロック21から
各配線23a,23bを通じて第2機能ブロック22へ
と信号を伝達することができ、また第2機能ブロック2
2から各配線23c,23dを通じて信号を伝達するこ
とができる。
In such a configuration, during normal operation, the select signal TE applied to the through circuit 24 is
ST is made inactive. In response, the through circuit 24 interconnects the wirings 23c and 23d and disconnects the wiring 24a from both of the wirings 23c and 23d. In this state, a signal can be transmitted from the first function block 21 to the second function block 22 through the wirings 23a and 23b, and the second function block 2
2, signals can be transmitted through the wirings 23c and 23d.

【0027】次に、信号伝送用配線23の接続状態をテ
ストするための手順を述べる。
Next, a procedure for testing the connection state of the signal transmission wiring 23 will be described.

【0028】まず、セレクト信号TESTをアクティブ
状態とする。これに応答してスルー回路24は、各配線
23c,23d間を切り離すとともに、配線24aを配
線23dに接続する。各配線23c,23d間の切り離
しにより、第2機能ブロック22からの信号の出力が遮
断される。また、配線24aを配線23dに接続したこ
とにより、配線23a→配線24a→配線23dという
配線経路が形成され、この配線経路を通じて、第1機能
ブロック21から出力された信号が伝達される。
First, the select signal TEST is activated. In response, the through circuit 24 disconnects the wirings 23c and 23d and connects the wiring 24a to the wiring 23d. The disconnection between the wirings 23c and 23d interrupts the output of the signal from the second functional block 22. Further, by connecting the wiring 24a to the wiring 23d, a wiring path of the wiring 23a → the wiring 24a → the wiring 23d is formed, and a signal output from the first functional block 21 is transmitted through this wiring path.

【0029】ここで、第1機能ブロック21の出力を信
号カとし、第2機能ブロック22及びスルー回路24を
含むブロック25の出力を信号ク’とする。これらの信
号カ,ク’を比較し、この結果として両者の信号カ,
ク’が同じレベルであれば、配線23a→配線24a→
配線23dという配線経路の接続が正常であると判定す
ることができる。また、両者の信号カ,ク’が同じレベ
ルでなければ、この配線経路の接続が異常であると判定
することができる。
Here, the output of the first functional block 21 is defined as a signal F, and the output of the block 25 including the second functional block 22 and the through circuit 24 is defined as a signal Q '. These signal powers are compared, and as a result, both signal powers are compared.
If the ク ′ is the same level, the wiring 23a → the wiring 24a →
It can be determined that the connection of the wiring route of the wiring 23d is normal. If the two signals are not at the same level, it can be determined that the connection of this wiring path is abnormal.

【0030】次に、セレクト信号TESTを非アクティ
ブ状態とする。この場合は、先に述べたようにスルー回
路24によって各配線23c,23dが相互接続される
とともに配線24aと配線23d間が切り離される。
Next, the select signal TEST is made inactive. In this case, as described above, the wirings 23c and 23d are interconnected by the through circuit 24 and the wiring 24a and the wiring 23d are separated.

【0031】ここで、第2機能ブロック22の入力を信
号キとし、第2機能ブロック22の出力を信号クとす
る。また、ブロック25の入力を信号キ’とし、先に述
べたようにブロック25の出力を信号ク’とする。ブロ
ック25内の配線経路の接続が正常であれば、各信号
キ,キ’の論理レベルが一致し、かつ各信号ク,ク’の
論理レベルが一致する。従って、第2機能ブロック22
をテストプログラムにより動作させた状態でブロック2
5の各信号キ’,ク’を測定することにより、第2機能
ブロック22の動作が正常であるか否かを判定すること
ができ、この動作が正常であれば、更にはブロック25
内での配線経路の接続が正常であると判定することがで
きる。また、第2機能ブロック22の動作が異常である
と判定されれば、ブロック25内での配線経路の接続に
異常が発生している可能性がある。
Here, the input of the second function block 22 is defined as a signal G, and the output of the second function block 22 is defined as a signal G. In addition, the input of the block 25 is defined as a signal 、, and the output of the block 25 is defined as a signal 'as described above. If the connection of the wiring path in the block 25 is normal, the logic levels of the signals K and K ′ match, and the logic levels of the signals K and K ′ match. Therefore, the second function block 22
Block 2 in a state where is operated by the test program
By measuring each of the signals' ′ and の ′, it is possible to determine whether the operation of the second function block 22 is normal or not.
It can be determined that the connection of the wiring path in the inside is normal. If it is determined that the operation of the second function block 22 is abnormal, there is a possibility that an abnormality has occurred in the connection of the wiring path in the block 25.

【0032】こうして配線23a→配線24a→配線2
3dという信号の配線経路の接続が正常であり、かつブ
ロック25内での配線経路の接続が正常であることが明
らかになれば、信号伝達用配線23全体の接続が正常で
あると判定することができる。しかも、従来のように第
1及び第2機能ブロック21,22を同時に動作させる
必要がなく、接続テストのためのプログラムを格別に作
成する必要がない。
Thus, the wiring 23a → the wiring 24a → the wiring 2
If it is clear that the connection of the wiring path of the signal 3d is normal and that the connection of the wiring path in the block 25 is normal, it is determined that the connection of the entire signal transmission wiring 23 is normal. Can be. Moreover, unlike the related art, there is no need to operate the first and second functional blocks 21 and 22 simultaneously, and it is not necessary to specially create a program for a connection test.

【0033】なお、本実施形態では一組の第1及び第2
機能ブロックを例示しているが、本発明はこれに限定さ
れるものでなく、複数組の第1及び第2機能ブロックに
適用することが可能であり、また複数組の第1及び第2
機能ブロックが相互に重複した関係であっても構わな
い。
In this embodiment, a set of the first and second sets
Although the functional blocks are illustrated, the present invention is not limited to this. The present invention can be applied to a plurality of sets of first and second functional blocks, and a plurality of sets of first and second sets.
The functional blocks may have a mutually overlapping relationship.

【0034】図3は、本発明の半導体集積回路の第3実
施形態を示すブロック図である。本実施形態の半導体集
積回路は、第1機能ブロック31、第2機能ブロック3
2、第1及び第2機能ブロック31,32間を接続する
信号伝達用配線33、及び信号伝達用配線33に設けら
れたループバック回路34とスルー回路35を備えてい
る。
FIG. 3 is a block diagram showing a third embodiment of the semiconductor integrated circuit according to the present invention. The semiconductor integrated circuit according to the present embodiment includes a first function block 31 and a second function block 3.
2, a signal transmission line 33 connecting between the first and second functional blocks 31 and 32, and a loopback circuit 34 and a through circuit 35 provided in the signal transmission line 33.

【0035】信号伝送用配線33は、各配線33a,3
3b,33c,33d,33e,33fからなる。各配
線33c,33d間にはループバック回路34が挿入さ
れ、各配線33a,33bから分岐した配線34aがル
ープバック回路34に接続されている。また、各配線3
3e,33f間にはスルー回路35が挿入され、各配線
33a,33bから分岐した配線35aがスルー回路3
5に接続されている。
The signal transmission wiring 33 is composed of each of the wirings 33a, 33
3b, 33c, 33d, 33e, and 33f. A loop-back circuit 34 is inserted between the wirings 33c and 33d, and a wiring 34a branched from the wirings 33a and 33b is connected to the loop-back circuit 34. In addition, each wiring 3
A through circuit 35 is inserted between 3e and 33f, and a wiring 35a branched from each of the wirings 33a and 33b is connected to the through circuit 3.
5 is connected.

【0036】このような構成において、通常動作時に
は、セレクト信号TESTを非アクティブ状態とする。
これに応答してループバック回路34は、各配線33
c,33dを相互接続するとともに、配線34aを各配
線33c,33dのいずれからも切り離す。また、スル
ー回路35は、各配線33e,33fを相互接続すると
ともに、配線35aを各配線33e,33fのいずれか
らも切り離す。この状態では、第1及び第2機能ブロッ
ク31,32間で信号の授受を行うことができ、また第
2機能ブロック32から各配線33e,33fを通じて
信号を伝達することができる。
In such a configuration, during a normal operation, the select signal TEST is set to an inactive state.
In response, the loopback circuit 34
The wirings c and 33d are interconnected, and the wiring 34a is cut off from each of the wirings 33c and 33d. The through circuit 35 interconnects the wirings 33e and 33f and disconnects the wiring 35a from both of the wirings 33e and 33f. In this state, signals can be transmitted and received between the first and second functional blocks 31 and 32, and signals can be transmitted from the second functional block 32 through the wirings 33e and 33f.

【0037】次に、信号伝送用配線33の接続状態をテ
ストするための手順を述べる。まず、セレクト信号TE
STをアクティブ状態とする。これに応答してループバ
ック回路34は、各配線33c,33d間を切り離すと
ともに、配線34aを配線33dに接続する。これによ
り、第2機能ブロック32から第1機能ブロック31へ
の信号の伝達が遮断されるとともに、配線33a→配線
34a→配線33dという配線経路が形成され、この配
線経路を通じて、第1機能ブロック31から出力された
信号が該第1機能ブロック31に返還されて入力され
る。このとき、第1機能ブロック31から出力される信
号サと第1機能ブロック31に入力される信号セを比較
し、両者の信号サ,セが同じレベルであれば、配線33
a→配線34a→配線33dという配線経路の接続が正
常であると判定することができる。
Next, a procedure for testing the connection state of the signal transmission wiring 33 will be described. First, the select signal TE
ST is set to the active state. In response, the loopback circuit 34 disconnects the wirings 33c and 33d, and connects the wiring 34a to the wiring 33d. As a result, transmission of signals from the second function block 32 to the first function block 31 is cut off, and a wiring path of the wiring 33a → the wiring 34a → the wiring 33d is formed. Are output to the first functional block 31 and input. At this time, the signal output from the first functional block 31 and the signal input to the first functional block 31 are compared.
It can be determined that the connection of the wiring route of a → the wiring 34a → the wiring 33d is normal.

【0038】また、アクティブ状態のセレクト信号TE
STに応答してスルー回路35は、各配線33e,33
f間を切り離すとともに、配線35aを配線33fに接
続する。これにより、第2機能ブロック32からの信号
の出力が遮断されるとともに、配線33a→配線35a
→配線33fという配線経路が形成され、この配線経路
を通じて、第1機能ブロック31から出力された信号が
伝達される。このとき、第1機能ブロック31から出力
される信号サと、第2機能ブロック32及びスルー回路
35を含むブロック36から出力される信号タ’を比較
し、両者の信号サ,タ’が同じレベルであれば、配線3
3a→配線35a→配線33fという配線経路の接続が
正常であると判定することができる。
The select signal TE in the active state
In response to ST, the through circuit 35 is connected to each of the wirings 33e and 33e.
f, and the wiring 35a is connected to the wiring 33f. Thereby, the output of the signal from the second functional block 32 is cut off, and the wiring 33a → the wiring 35a
→ A wiring path of the wiring 33f is formed, and a signal output from the first functional block 31 is transmitted through this wiring path. At this time, the signal output from the first functional block 31 is compared with the signal output from the block 36 including the second functional block 32 and the through circuit 35, and both signals are output at the same level. Then, wiring 3
It can be determined that the connection of the wiring route of 3a → wire 35a → wire 33f is normal.

【0039】次に、セレクト信号TESTを非アクティ
ブ状態とする。この場合は、先に述べたようにループバ
ック回路34によって各配線33c,33dが相互接続
されるとともに配線34aと配線33d間が切り離され
る。また、スルー回路35によって各配線33e,33
fが相互接続されるとともに配線35aと配線33f間
が切り離される。
Next, the select signal TEST is made inactive. In this case, as described above, the wirings 33c and 33d are interconnected by the loopback circuit 34, and the wiring 34a and the wiring 33d are disconnected. Further, each wiring 33e, 33 is provided by the through circuit 35.
f are interconnected, and the wiring 35a and the wiring 33f are disconnected.

【0040】ここで、第2機能ブロック32の入力を信
号シとし、第2機能ブロック32の各出力を各信号ス,
タとする。また、ブロック36の入力を信号シ’とし、
ブロック36の出力を各信号ス’,タ’とする。ブロッ
ク36内の配線経路の接続が正常であれば、各信号シ,
シ’の論理レベルが一致し、かつ各信号ス,ス’の論理
レベルが一致し、かつ各信号タ,タ’の論理レベルが一
致する。従って、第2機能ブロック32をテストプログ
ラムにより動作させた状態でブロック36の各信号
シ’,タ’,ス’を測定することにより、第2機能ブロ
ック32の動作が正常であるか否かを判定することがで
き、この動作が正常であると判定されれば、更にはブロ
ック36内での配線経路の接続が正常であると判定する
ことができる。
Here, the input of the second functional block 32 is used as a signal, and each output of the second functional block 32 is used as a signal.
Data. Further, the input of the block 36 is defined as a signal
The output of the block 36 is referred to as each signal ','. If the connection of the wiring route in the block 36 is normal, each signal
, The logic levels of the signals S and S 'match, and the logic levels of the signals S and T' match. Therefore, by measuring each signal S ′, T ′, and S ′ of the block 36 while the second function block 32 is operated by the test program, it is determined whether the operation of the second function block 32 is normal. If it is determined that this operation is normal, it can be further determined that the connection of the wiring path in the block 36 is normal.

【0041】こうして配線33a→配線34a→配線3
3dという配線経路及び配線33a→配線35a→配線
33fという配線経路の接続が正常であり、かつブロッ
ク36内での配線経路の接続が正常であることが明らか
になれば、信号伝達用配線33全体の接続が正常である
と判定することができる。
Thus, the wiring 33a → the wiring 34a → the wiring 3
If it is clear that the connection of the wiring path of 3d and the wiring path of the wiring 33a → the wiring 35a → the wiring 33f is normal and that the connection of the wiring path in the block 36 is normal, the entire signal transmission wiring 33 is provided. Can be determined to be normal.

【0042】なお、本実施形態では一組の第1及び第2
機能ブロックを例示しているが、本発明はこれに限定さ
れるものでなく、複数組の第1及び第2機能ブロックに
適用することが可能であり、また複数組の第1及び第2
機能ブロックが相互に重複した関係であっても構わな
い。
In this embodiment, one set of the first and second sets
Although the functional blocks are illustrated, the present invention is not limited to this. The present invention can be applied to a plurality of sets of first and second functional blocks, and a plurality of sets of first and second sets.
The functional blocks may have a mutually overlapping relationship.

【0043】また、ブロック36から出力された信号
タ’を第1機能ブロック31の信号サと同様に扱って、
この信号タ’を後段の機能ブロック(図示せず)のルー
プバック回路やスルー回路に入力させれば、各機能ブロ
ック間の接続テストを広範囲にかつ簡単に行うことがで
きる。
Further, by treating the signal output from the block 36 in the same manner as the signal of the first functional block 31,
If this signal is input to a loop-back circuit or a through circuit of a subsequent functional block (not shown), a connection test between the functional blocks can be performed in a wide range and easily.

【0044】更に、第1機能ブロック31から出力され
た同一の信号をループバック回路34及びスルー回路3
5に入力させているが、相互に異なるそれぞれの信号を
各回路34,35に入力させ、これにより2つの配線経
路の接続を個別にテストしても良い。
Further, the same signal output from the first functional block 31 is transmitted to the loopback circuit 34 and the through circuit 3.
5, the signals different from each other may be input to each of the circuits 34 and 35 so that the connection between the two wiring paths may be individually tested.

【0045】また、配線の数が増大する場合は、入力側
の配線数と出力側の配線数のうちの少ない方を適宜に分
岐して、両者の配線数を調整し、入力側の各配線と出力
側の各配線を適宜に組み合わせた上で、ループバック回
路及びスルー回路を構成する。
If the number of wires increases, the smaller of the number of wires on the input side and the number of wires on the output side is appropriately branched, and the number of wires is adjusted. The loop-back circuit and the through circuit are configured by appropriately combining the wirings on the output side and the output side.

【0046】更に、第1機能ブロック31から出力され
る信号サに相当するものがない回路構成の場合は、テス
ト端子を半導体集積回路の外部に設け、このテスト端子
を通じて信号サを供給しても良い。同様に、信号セを観
測できるような第1機能ブロック31に相当するものが
ない場合も、テスト端子を半導体集積回路の外部に設
け、このテスト端子を通じて信号セを観測しても良い。
Further, in the case of a circuit configuration in which there is no equivalent to the signal output from the first functional block 31, even if a test terminal is provided outside the semiconductor integrated circuit and the signal is supplied through this test terminal, good. Similarly, when there is no equivalent to the first functional block 31 capable of observing the signal cell, a test terminal may be provided outside the semiconductor integrated circuit, and the signal cell may be observed through the test terminal.

【0047】[0047]

【発明の効果】以上説明したように本発明によれば、複
数の機能ブロックを同時に動作させることなく、また複
数の機能ブロックを同時に動作させるためのプログラム
を格別に作成する必要がないので、各機能ブロック間の
接続テストを容易に行うことができる。更に、各請求項
1及び2に記載の2つの発明を組み合わせることによ
り、半導体集積回路がどのような構成であっても、各機
能ブロック間の接続テストを可能にする。
As described above, according to the present invention, it is not necessary to create a program for simultaneously operating a plurality of function blocks without operating a plurality of function blocks at the same time. A connection test between functional blocks can be easily performed. Further, by combining the two inventions described in the first and second aspects, a connection test between the functional blocks can be performed regardless of the configuration of the semiconductor integrated circuit.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は本発明の半導体集積回路の第1実施形態
を示すブロック図である。
FIG. 1 is a block diagram showing a first embodiment of a semiconductor integrated circuit of the present invention.

【図2】図2は本発明の半導体集積回路の第2実施形態
を示すブロック図である。
FIG. 2 is a block diagram showing a second embodiment of the semiconductor integrated circuit of the present invention.

【図3】図3は本発明の半導体集積回路の第3実施形態
を示すブロック図である。
FIG. 3 is a block diagram showing a third embodiment of the semiconductor integrated circuit of the present invention.

【符号の説明】[Explanation of symbols]

11,21,31 第1機能ブロック 12,22,32 第2機能ブロック 13,23,33 信号伝達用配線 14,34 ループバック回路 24,35 スルー回路 11, 21, 31 First functional block 12, 22, 32 Second functional block 13, 23, 33 Wiring for signal transmission 14, 34 Loopback circuit 24, 35 Through circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 第1及び第2機能ブロックと、前記第1
及び第2機能ブロック間を接続する信号伝達用配線とを
少なくとも備える半導体集積回路において、 前記第2機能ブロックから前記信号伝達用配線を介して
前記第1機能ブロックへと伝達されてきた信号を遮断す
るとともに、この遮断された信号に代わって、前記第1
機能ブロックから出力された信号を前記信号伝達用配線
を介して前記第1機能ブロックに返還して入力させるル
ープバック回路を備えることを特徴とする半導体集積回
路。
A first and second functional block;
And a signal transmission line for connecting between the second function blocks, wherein a signal transmitted from the second function block to the first function block via the signal transmission line is blocked. And, in place of this blocked signal, the first
A semiconductor integrated circuit, comprising: a loopback circuit that returns a signal output from a functional block to the first functional block via the signal transmission wiring and inputs the signal to the first functional block.
【請求項2】 第1及び第2機能ブロックと、前記第1
及び第2機能ブロック間を接続する信号伝達用配線とを
少なくとも備える半導体集積回路において、 前記第2機能ブロックから出力された信号を遮断すると
ともに、この遮断された信号に代わって、前記第1機能
ブロックから前記信号伝達用配線を介して前記第2機能
ブロックへと伝達されてきた信号を該第2機能ブロック
の出力とするスルー回路を備えることを特徴とする半導
体集積回路。
2. The first and second functional blocks and the first and second functional blocks.
And a signal transmission line for connecting between the second functional blocks, wherein the signal output from the second functional block is interrupted, and the first function is substituted for the interrupted signal. A semiconductor integrated circuit, comprising: a through circuit that outputs a signal transmitted from a block to the second functional block via the signal transmission wiring to the second functional block.
JP2000126094A 2000-04-26 2000-04-26 Semiconductor integrated circuit Expired - Fee Related JP3616306B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000126094A JP3616306B2 (en) 2000-04-26 2000-04-26 Semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000126094A JP3616306B2 (en) 2000-04-26 2000-04-26 Semiconductor integrated circuit

Publications (2)

Publication Number Publication Date
JP2001308278A true JP2001308278A (en) 2001-11-02
JP3616306B2 JP3616306B2 (en) 2005-02-02

Family

ID=18635935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000126094A Expired - Fee Related JP3616306B2 (en) 2000-04-26 2000-04-26 Semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JP3616306B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007212273A (en) * 2006-02-09 2007-08-23 Nec Electronics Corp Semiconductor integrated circuit and testing method therefor
JP5269896B2 (en) * 2008-06-02 2013-08-21 株式会社アドバンテスト Test wafer unit and test system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007212273A (en) * 2006-02-09 2007-08-23 Nec Electronics Corp Semiconductor integrated circuit and testing method therefor
JP5269896B2 (en) * 2008-06-02 2013-08-21 株式会社アドバンテスト Test wafer unit and test system

Also Published As

Publication number Publication date
JP3616306B2 (en) 2005-02-02

Similar Documents

Publication Publication Date Title
KR20080018133A (en) Semiconductor device, semiconductor integrated circuit, and bump resistance measurement method
JP2008286553A (en) Semiconductor integrated circuit module
JP6859672B2 (en) Information processing device and failure detection method for information processing device
JP2010118408A (en) Semiconductor device and method of manufacturing semiconductor device
JP3616306B2 (en) Semiconductor integrated circuit
CN116266543A (en) Three-dimensional stacked chip, bonding test method thereof and test machine
US6300787B1 (en) System and method for observing information transmitted between two integrated circuits
JP3844300B2 (en) LSI with connection inspection function
JP4278360B2 (en) Multi-chip package LSI test circuit
TWI443355B (en) Boundary scan test apparatus and method for embedded substrate
JPH1038977A (en) Incorporated integrated circuit
JP2024038925A (en) Semiconductor devices and semiconductor device testing methods
JPH02112777A (en) Semiconductor integrated circuit
JP2003004808A (en) Semiconductor device and method of testing the same
JP2000230965A (en) Semiconductor integrated circuit device
JPH07167920A (en) Lsi
CN117790473A (en) Chip, testing method thereof and related device
JPH07294604A (en) Testing circuit for lsi
KR100230411B1 (en) Semicomductor device
JP2002139546A (en) Test circuit
JP2004069642A (en) Semiconductor integrated circuit device
JP2924946B2 (en) Semiconductor device and inspection method thereof
JP2002357641A (en) Semiconductor device
JP4013821B2 (en) Test circuit and test method for switch circuit
JP2001343432A (en) Boundary scanning circuit and method

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041026

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041104

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081112

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees