JP2001308252A - Lead frame for semiconductor ic and semiconductor device - Google Patents

Lead frame for semiconductor ic and semiconductor device

Info

Publication number
JP2001308252A
JP2001308252A JP2000123639A JP2000123639A JP2001308252A JP 2001308252 A JP2001308252 A JP 2001308252A JP 2000123639 A JP2000123639 A JP 2000123639A JP 2000123639 A JP2000123639 A JP 2000123639A JP 2001308252 A JP2001308252 A JP 2001308252A
Authority
JP
Japan
Prior art keywords
lead
lead frame
semiconductor
solder
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000123639A
Other languages
Japanese (ja)
Inventor
Masaharu Mizuta
正治 水田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000123639A priority Critical patent/JP2001308252A/en
Publication of JP2001308252A publication Critical patent/JP2001308252A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

PROBLEM TO BE SOLVED: To prevent contact failures from being generated due to foreign matter adhesion to a contact pin that contacts with an IC lead in an IC final test. SOLUTION: A conductive metal 10 hardly solder-plated is fixed on the area A of the lead frame 11 welded by the contact pin 3 of an IC socket.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、半導体ICのリ
ードフレームに関するものであり、ICのファイナルテ
スト時において、ICリードと接触するコンタクトピン
に異物が付着することでコンタクト不良が発生するのを
防止することを目的としたものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame for a semiconductor IC, and prevents a contact defect from occurring due to foreign matter adhering to a contact pin that comes into contact with an IC lead during a final test of the IC. It is intended to do so.

【0002】[0002]

【従来の技術】ICのファイナルテストには、ICに整
合するICソケットが使用され、ICのリードにICソ
ケットのコンタクトピンを押し当て電気的導通をもたせ
てテスターのプログラムを動作させて良否の判定が行わ
れる。ICソケットのコンタクトピンがICのリードと
コンタクトする状態には、大別して、図9のように、コ
ンタクトピンがリードの下(裏面)に当たる場合と、図
10のように、リードの上に当たる場合とがある。これ
らの図において、1はIC、2はリード、3はコンタク
トピン、4は押え部材(ラッチ)、5はシーティングプ
レーンを示している。いずれの場合にも、通常、半田め
っきされたICのリードが、金メッキされたコンタクト
ピンの上を滑りながらコンタクト(圧接)するため、コ
ンタクトピン上にリードの半田屑が付着して、コンタク
ト抵抗値が増大したり、オープンになったりする不具合
が発生していた。
2. Description of the Related Art In a final test of an IC, an IC socket matching the IC is used, and a contact pin of the IC socket is pressed against a lead of the IC to provide electrical continuity and a program of a tester is operated to judge the quality. Is performed. The state in which the contact pin of the IC socket contacts the lead of the IC is roughly classified into a case where the contact pin hits the bottom (back surface) of the lead as shown in FIG. 9 and a case where the contact pin hits the top of the lead as shown in FIG. There is. In these figures, 1 indicates an IC, 2 indicates a lead, 3 indicates a contact pin, 4 indicates a pressing member (latch), and 5 indicates a seating plane. In either case, the solder-plated IC leads usually make contact (press-contact) while sliding over the gold-plated contact pins, so that the solder debris of the leads adheres to the contact pins and the contact resistance value Problems, such as an increase in the number of devices and an opening.

【0003】そこで従来は、このコンタクトピンに付着
した半田屑を除去したり、洗浄、研磨等で除去する方法
がとられていた。コンタクトピン3は、通常、金めっき
をされており、図11(a)のように、ICのリード2の
半田めっき6(点線で示す)の成分の錫,鉛と不導体の
金属間化合物を形成し易く、コンタクト不良の大きな原
因になっている。図11(b)の7は、コンタクト不良の
原因になる、コンタクトピン3上に付着した半田と金の
金属間化合物を示している。
[0003] Therefore, conventionally, a method of removing the solder dust attached to the contact pin, or removing it by washing, polishing or the like has been adopted. The contact pins 3 are usually plated with gold. As shown in FIG. 11A, tin and lead as components of the solder plating 6 (indicated by dotted lines) of the leads 2 of the IC and an intermetallic compound of a nonconductor are used. It is easy to form and is a major cause of contact failure. Reference numeral 7 in FIG. 11B indicates an intermetallic compound of solder and gold adhered on the contact pin 3, which causes a contact failure.

【0004】ところで、以上のようなコンタクト不良の
大きな原因は、半導体ICの製造方法にあるといえる。
即ち、従来の半導体ICは、鉄系又は銅系のリードフレ
ームを使用したICの半田めっきされた(全体的に)リ
ードに、ICソケットのコンタクトピンをコンタクトさ
せてテストする。このようにリードに半田めっきされて
いるため、コンタクトする部分に半田屑が付着して、コ
ンタクト不良になる訳である。ここで、図12に、IC
の製造とそのテストの工程のフローチャートを示すと、
図において、(1)はリードフレームにICチップをダ
イボンド、ワイヤーボンド等をする工程、(2)はチッ
プを封止するモールドの工程、(3)は半田めっきをす
る工程、(4)はリードベンドをする工程、(5)はI
Cのリードにソケットのコンタクトピンを圧接させてテ
ストする工程である。
A major cause of the above-mentioned contact failure can be said to be a semiconductor IC manufacturing method.
That is, a conventional semiconductor IC is tested by contacting a contact pin of an IC socket with a solder-plated (overall) lead of an IC using an iron-based or copper-based lead frame. Since the leads are plated with solder as described above, solder dust adheres to the contacting portions, resulting in poor contact. Here, FIG.
The flowchart of the manufacturing and testing process of
In the figure, (1) is a step of die-bonding and wire-bonding an IC chip to a lead frame, (2) is a step of molding a chip, (3) is a step of solder plating, and (4) is a lead. Bending step, (5) is I
This is a test step in which the contact pins of the socket are pressed against the leads of C to test.

【0005】[0005]

【発明が解決しようとする課題】以上のように、従来の
ICのリードは全面的に半田めっきされているため、金
めっきのコンタクトピンに半田が付着し易く、コンタク
ト不良を発生させていた。
As described above, since the leads of the conventional IC are entirely plated with solder, the solder is liable to adhere to the gold-plated contact pins, resulting in poor contact.

【0006】この発明は、以上のような問題点を解決す
るためになされたもので、ICのリードのコンタクトす
る部分に、半田が付き難く、かつ電気的には良好な導電
性の金属を固着することで、コンタクトピンとの圧接時
に、半田屑等の異物でコンタクト不良をおこすことのな
いようにしたものである。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and a conductive metal which is hard to be soldered and electrically good is fixed to a contact portion of a lead of an IC. By doing so, it is possible to prevent foreign matter such as solder dust from causing a contact failure at the time of press contact with the contact pin.

【0007】[0007]

【課題を解決するための手段】この発明の請求項1に係
る半導体ICのリードフレームは、後でリードベンドさ
れてリードとなる部分のうち、テスト用のICソケット
のコンタクトピンが圧接するリードフレームの領域を、
予め、半田めっきされ難い、導電性の金属を固着させ、
その他の部分は半田めっきされているものである。
According to a first aspect of the present invention, there is provided a lead frame for a semiconductor IC, in which a contact pin of a test IC socket is pressed against a part of a lead which is to be bent later and becomes a lead. Area
In advance, a conductive metal that is difficult to be plated with solder is fixed,
Other parts are plated with solder.

【0008】この発明の請求項2に係る半導体ICのリ
ードフレームは、導電性の金属を、スパッタ(真空蒸
着)法を用いて固着したものである。
A lead frame of a semiconductor IC according to a second aspect of the present invention is one in which a conductive metal is fixed by using a sputtering (vacuum vapor deposition) method.

【0009】この発明の請求項3に係る半導体ICのリ
ードフレームは、半田めっきされ難く、導電性の良いタ
ングステン、アルミ、クロムを使用したものである。
According to a third aspect of the present invention, the lead frame of the semiconductor IC is made of tungsten, aluminum or chromium which is hard to be plated with solder and has good conductivity.

【0010】この発明の請求項4に係る半導体装置は、
半導体ICのリードフレームを備えたものである。
According to a fourth aspect of the present invention, there is provided a semiconductor device comprising:
It has a semiconductor IC lead frame.

【0011】[0011]

【発明の実施の形態】実施の形態1.図1は、本発明の
リードフレームを使用したICの製造方法の一実施形態
を説明するフローチャートであり、(1a)はリードフ
レームの穴乃至は溝を明ける前又は後に、後工程でIC
のリードになる部分にタングステン、アルミ、クロム等
の半田めっきされ難くかつ導電性の金属10をスパッタ
方法等で固着させる工程であり、図2は該工程における
リードフレーム11の部分的にスパッタする領域Aを示
した平面図である。次に(2a)は、チップを封止する
モールド工程であり、図3はその詳細を示した平面図
で、部分的にスパッタされたリード領域を示したもので
ある。(3a)は、半田めっきする工程であり、図4は
該工程におけるICの付いたリードフレームの断面図で
あって、リードのうち、部分的にスパッタされたリード
領域A(この部分にコンタクトピンが圧接する)には半
田めっき6されていないことを示しており、このタング
ステン、アルミなどは半田を付けない性質をもつため、
これらの固着部分10は露出している。(4)は、リー
ドベンドする工程(図5)、(5)は、ICのリードに
ソケットのコンタクトピンを押し当ててテストする工程
である(図6)。なお、図7(a)は、コンタクトピン3
の先にコンタクト不良の原因となる異物の付着状態を示
した従来のリードフレームを使用したICの場合であっ
て、半田めっきによる半田屑6aがコンタクトピンに付
着している。図7(b)は、本発明のリードフレームを使
用したICの場合であって、半田は当然のこと、金に馴
染まないタングステン等の異物は付着していない。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 FIG. 1 is a flowchart illustrating an embodiment of a method for manufacturing an IC using a lead frame according to the present invention. FIG. 1 (a) shows an IC before or after drilling holes or grooves in a lead frame, and
2 is a step of fixing a conductive metal 10 which is difficult to be plated with solder such as tungsten, aluminum, chromium or the like by a sputtering method or the like on a part to be a lead, and FIG. It is the top view which showed A. Next, (2a) shows a molding step for sealing the chip, and FIG. 3 is a plan view showing details of the molding step, showing a lead region partially sputtered. (3a) is a step of solder plating, and FIG. 4 is a cross-sectional view of a lead frame provided with an IC in this step. Indicates that no solder plating 6 is applied. Since tungsten, aluminum, and the like have a property of not soldering,
These fixing portions 10 are exposed. The step (4) is a step of lead bending (FIG. 5), and the step (5) is a step of pressing a contact pin of a socket against a lead of an IC for testing (FIG. 6). FIG. 7A shows contact pins 3
In the case of an IC using a conventional lead frame showing a state of attachment of a foreign substance causing a contact failure, a solder waste 6a by solder plating is attached to the contact pin. FIG. 7 (b) shows the case of an IC using the lead frame of the present invention, in which no foreign matter such as tungsten, which is not compatible with gold, adheres, not to mention the solder.

【0012】なお、上記実施の形態の場合にも、従来例
の場合と同様に、図8に示すように、ICをプリント基
板8に半田付けする場合、リードの裏面、側面には半田
めっきがなされているので、良好なフィレット9が形成
され、実装上の問題は無い。
In the case of the above embodiment, as in the case of the conventional example, when the IC is soldered to the printed circuit board 8, as shown in FIG. As a result, a good fillet 9 is formed, and there is no mounting problem.

【0013】[0013]

【発明の効果】以上のように、本発明では、ICリード
のコンタクトピンが圧接する部分に、半田めっきされ難
く、そして導電性が良い、タングステン、アルミ、クロ
ム等の金属を蒸着したので、コンタクトピンとの圧接時
に、コンタクト抵抗が大きくなったり、オープンになる
等のコンタクト上の問題は発生せず、かつICをプリン
ト基板に半田付けする場合、リードの裏面と側面には半
田めっきされているので、実装上の問題はない。
As described above, according to the present invention, a metal such as tungsten, aluminum, chromium or the like, which is hard to be plated with solder and has good conductivity, is deposited on a portion of the IC lead to which the contact pin is pressed. There are no contact problems such as increased contact resistance or openness when pressed against pins, and when soldering an IC to a printed circuit board, the back and side surfaces of the leads are plated with solder. There are no implementation issues.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1によるICの製造の
工程を示す概略フローチャートである。
FIG. 1 is a schematic flowchart showing a process of manufacturing an IC according to a first embodiment of the present invention.

【図2】 この発明の実施の形態1により、リードフレ
ームに金属を固着させる領域を示す平面図である。
FIG. 2 is a plan view showing a region where a metal is fixed to a lead frame according to the first embodiment of the present invention.

【図3】 この発明の実施の形態1によるモールド工程
における平面図である。
FIG. 3 is a plan view in a molding step according to Embodiment 1 of the present invention;

【図4】 この発明の実施の形態1による半田めっき工
程におけるICの付いたリードフレームの断面図であ
る。
FIG. 4 is a cross-sectional view of a lead frame with an IC in a solder plating step according to Embodiment 1 of the present invention;

【図5】 この発明の実施の形態1によるリードベンド
工程を示す正面図である。
FIG. 5 is a front view showing a lead bending step according to the first embodiment of the present invention.

【図6】 この発明の実施の形態1による半導体ICの
テスト工程を示す正面図である。
FIG. 6 is a front view showing a test step of the semiconductor IC according to the first embodiment of the present invention;

【図7】 ICソケットのコンタクトピンがICのリー
ドとコンタクトするときのコンタクトピンの従来例(a)
と本実施形態(b)における状態を示す断面図である。
FIG. 7 shows a conventional example of a contact pin when a contact pin of an IC socket contacts an IC lead (a).
FIG. 4 is a cross-sectional view illustrating a state according to the present embodiment (b).

【図8】 ICをプリント基板に半田付けした状態を示
す断面図である。
FIG. 8 is a cross-sectional view showing a state where the IC is soldered to a printed circuit board.

【図9】 ICソケットのコンタクトピンがICのリー
ドとコンタクトする状態を示す断面図である。
FIG. 9 is a cross-sectional view showing a state in which a contact pin of an IC socket contacts an IC lead.

【図10】 ICソケットのコンタクトピンがICのリ
ードとコンタクトする状態を示す断面図である。
FIG. 10 is a cross-sectional view showing a state where a contact pin of an IC socket contacts an IC lead.

【図11】 従来のリードとコンタクトピンの接触態様
を示す断面図(a)とその不具合例を示す斜視図(b)
である。
FIG. 11A is a cross-sectional view showing a conventional contact state between a lead and a contact pin, and FIG.
It is.

【図12】 従来のICの製造工程とテスト工程を示す
フローチャートである。
FIG. 12 is a flowchart showing a conventional IC manufacturing process and a test process.

【符号の説明】[Explanation of symbols]

1 IC、3 コンタクトピン、6 半田、10 金属
固着部分、11 リードフレーム。
1 IC, 3 contact pins, 6 solder, 10 metal fixing part, 11 lead frame.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 半導体IC用のリードフレームにおい
て、後でリードベンドされてリードとなる部分のうち、
テスト用のICソケットのコンタクトピンが圧接するリ
ードフレームの領域を、予め、半田めっきされ難い、導
電性の金属を固着させ、その他の部分は半田めっきされ
ていることを特徴とする半導体ICのリードフレーム。
In a lead frame for a semiconductor IC, a part of a lead frame which is later lead bent and becomes a lead is provided.
A semiconductor IC lead characterized in that an area of a lead frame to which a contact pin of a test IC socket is pressed against is fixed in advance with a conductive metal which is difficult to be plated with solder, and the other parts are plated with solder. flame.
【請求項2】 導電性の金属を、スパッタ(真空蒸着)
法を用いて固着したことを特徴とする請求項1記載の半
導体ICのリードフレーム。
2. A conductive metal is sputtered (vacuum deposition).
2. The lead frame of a semiconductor IC according to claim 1, wherein the lead frame is fixed by a method.
【請求項3】 半田めっきされ難く、導電性の良いタン
グステン、アルミ、クロムを使用したことを特徴とする
請求項1または請求項2記載の半導体ICのリードフレ
ーム。
3. The semiconductor IC lead frame according to claim 1, wherein tungsten, aluminum, or chromium, which is difficult to be plated with solder and has high conductivity, is used.
【請求項4】 請求項1記載の半導体ICのリードフレ
ームを備えたことを特徴とする半導体装置。
4. A semiconductor device comprising the semiconductor IC lead frame according to claim 1.
JP2000123639A 2000-04-25 2000-04-25 Lead frame for semiconductor ic and semiconductor device Pending JP2001308252A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000123639A JP2001308252A (en) 2000-04-25 2000-04-25 Lead frame for semiconductor ic and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000123639A JP2001308252A (en) 2000-04-25 2000-04-25 Lead frame for semiconductor ic and semiconductor device

Publications (1)

Publication Number Publication Date
JP2001308252A true JP2001308252A (en) 2001-11-02

Family

ID=18633912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000123639A Pending JP2001308252A (en) 2000-04-25 2000-04-25 Lead frame for semiconductor ic and semiconductor device

Country Status (1)

Country Link
JP (1) JP2001308252A (en)

Similar Documents

Publication Publication Date Title
JP2825085B2 (en) Semiconductor device mounting structure, mounting board, and mounting state inspection method
JP2002005960A (en) Probe card and its manufacturing method
JP2002158264A (en) Probe card and its manufacturing method
US5677203A (en) Method for providing known good bare semiconductor die
JPH053052A (en) Detachable package
JP2704796B2 (en) Jig for plating semiconductor wafers
JP2001308252A (en) Lead frame for semiconductor ic and semiconductor device
US5670418A (en) Method of joining an electrical contact element to a substrate
JP4308716B2 (en) Manufacturing method of semiconductor package
JP4266331B2 (en) Manufacturing method of probe unit
JP2008060510A (en) Method for manufacturing semiconductor chip mounted circuit and mounted circuit therefor
JP2001035578A (en) Socket for testing electronic circuit device and manufacture thereof
JP3084434B2 (en) BGA socket
JP2002277485A (en) Probe card, probe pin, and method for manufacturing the probe card and the probe pin
JPH09232057A (en) Ic socket
US6376054B1 (en) Surface metallization structure for multiple chip test and burn-in
JP3078252B2 (en) Test method for semiconductor device
JP3204146B2 (en) Contact probe, method of manufacturing the same, and probe device provided with contact probe
JP2003068736A (en) Semiconductor device and its manufacturing method
JPH06232317A (en) Multiterminal electronic part and manufacturing method thereof
JP2006005166A (en) Manufacturing method of semiconductor device
JP2001308251A (en) Lead frame of semiconductor ic, its manufacturing method and semiconductor device
US20040175937A1 (en) Metallic coating for electrical connectors
JP3449997B2 (en) Semiconductor device test method and test board
JP2002357632A (en) Test method of semiconductor ic and ic socket

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Effective date: 20060123

Free format text: JAPANESE INTERMEDIATE CODE: A7421