JP2001306409A - 携帯可能な記憶装置及びそれを用いた情報処理システム - Google Patents
携帯可能な記憶装置及びそれを用いた情報処理システムInfo
- Publication number
- JP2001306409A JP2001306409A JP2000120882A JP2000120882A JP2001306409A JP 2001306409 A JP2001306409 A JP 2001306409A JP 2000120882 A JP2000120882 A JP 2000120882A JP 2000120882 A JP2000120882 A JP 2000120882A JP 2001306409 A JP2001306409 A JP 2001306409A
- Authority
- JP
- Japan
- Prior art keywords
- capacity
- storage device
- flash memory
- memory elements
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 従来のフラッシュメモリ素子の書換保証回数
よも多くの書換が可能となる携帯可能な記憶装置、及び
それを用いた情報処理システムを実現する。 【解決手段】 フラッシュＡＴＡカード１は、２２個の
２５６Ｍｂ（３２ＭＢ）ＡＮＤ型フラッシュメモリ素子
４ａ〜４ｖを用いて６４０ＭＢのユーザデータ領域Ａを
確保するようにしているため、各フラッシュメモリ素子
４ａ〜４ｖには６４０ＭＢ／２２＝２９．１ＭＢのユー
ザデータ容量を割り振ればよい。そのため、各フラッシ
ュメモリ素子毎に、（３２ＭＢ−２９．１ＭＢ）／２
９．１ＭＢ＝０．１０、即ち１０％の代替用の余剰領域
Ｂを設けることができ、従来のフラッシュメモリ素子の
書換可能回数以上の書換が可能となる。
よも多くの書換が可能となる携帯可能な記憶装置、及び
それを用いた情報処理システムを実現する。 【解決手段】 フラッシュＡＴＡカード１は、２２個の
２５６Ｍｂ（３２ＭＢ）ＡＮＤ型フラッシュメモリ素子
４ａ〜４ｖを用いて６４０ＭＢのユーザデータ領域Ａを
確保するようにしているため、各フラッシュメモリ素子
４ａ〜４ｖには６４０ＭＢ／２２＝２９．１ＭＢのユー
ザデータ容量を割り振ればよい。そのため、各フラッシ
ュメモリ素子毎に、（３２ＭＢ−２９．１ＭＢ）／２
９．１ＭＢ＝０．１０、即ち１０％の代替用の余剰領域
Ｂを設けることができ、従来のフラッシュメモリ素子の
書換可能回数以上の書換が可能となる。
Description
【０００１】
【発明の属する技術分野】この発明は、フラッシュメモ
リを搭載したフラッシュＡＴＡカード、あるいはハード
ディスク装置との物理的・電気的インターフェース互換
のフラッシュドライブ等の携帯可能な記憶装置、及びそ
れを用いた情報処理システムに関するものである。
リを搭載したフラッシュＡＴＡカード、あるいはハード
ディスク装置との物理的・電気的インターフェース互換
のフラッシュドライブ等の携帯可能な記憶装置、及びそ
れを用いた情報処理システムに関するものである。
【０００２】
【従来の技術】現在電気的に消去・書き込みが可能な不
揮発性メモリとしてフラッシュメモリ素子が一般に知ら
れている。このフラッシュメモリ素子のメモリセルは、
コントロールゲートとフローティングゲートの二重ゲー
ト構造のメモリトランジスタから構成される。このメモ
リトランジスタにおいては、電気的に絶縁されたフロー
ティングゲートへの電子の注入／引き抜きにより、メモ
リトランジスタのしきい値が変化することを利用して、
しきい値の高い状態に“０”（あるいは“１”）、しき
い値の低い状態に“１”（あるいは“０”）を対応させ
てデータが記憶される。
揮発性メモリとしてフラッシュメモリ素子が一般に知ら
れている。このフラッシュメモリ素子のメモリセルは、
コントロールゲートとフローティングゲートの二重ゲー
ト構造のメモリトランジスタから構成される。このメモ
リトランジスタにおいては、電気的に絶縁されたフロー
ティングゲートへの電子の注入／引き抜きにより、メモ
リトランジスタのしきい値が変化することを利用して、
しきい値の高い状態に“０”（あるいは“１”）、しき
い値の低い状態に“１”（あるいは“０”）を対応させ
てデータが記憶される。
【０００３】さらに近年では、一つのメモリセルに四つ
のしきい値を書き分け、２ビット／セルの情報を記憶す
る多値フラッシュメモリも製品化されている。尚、フロ
ーティングゲートへの電子の注入は、ホットエレクトロ
ンを注入する方法と、トンネル現象を利用する方法があ
り、フローティングゲートからの電子の引き抜きは、ト
ンネル現象を利用する方法が一般的である。
のしきい値を書き分け、２ビット／セルの情報を記憶す
る多値フラッシュメモリも製品化されている。尚、フロ
ーティングゲートへの電子の注入は、ホットエレクトロ
ンを注入する方法と、トンネル現象を利用する方法があ
り、フローティングゲートからの電子の引き抜きは、ト
ンネル現象を利用する方法が一般的である。
【０００４】このような構造をもつフラッシュメモリ素
子のメモリトランジスタでは、データの書き込み／消
去、すなわち、フローティングゲートへの電子の注入／
引き抜きが繰り返されると、フローティングゲートと基
板間の絶縁酸化膜の劣化が生じ、ある回数の書き込み／
消去を繰り返すと、以降の書換ができなくなってしま
う。
子のメモリトランジスタでは、データの書き込み／消
去、すなわち、フローティングゲートへの電子の注入／
引き抜きが繰り返されると、フローティングゲートと基
板間の絶縁酸化膜の劣化が生じ、ある回数の書き込み／
消去を繰り返すと、以降の書換ができなくなってしま
う。
【０００５】図３は、フラッシュメモリ素子の書換回数
に対する欠陥セクタ発生率を示したものである。安定し
たプロセスで製造されたフラッシュメモリ素子は、図示
するとおり、ある一定の書換回数までは、書換回数にほ
ぼ比例して欠陥セクタ数が増加する（領域Ｘ）。そし
て、上記一定の書換回数を超えると急激に欠陥セクタ数
が増加し（領域Ｙ）、使用不可となる。
に対する欠陥セクタ発生率を示したものである。安定し
たプロセスで製造されたフラッシュメモリ素子は、図示
するとおり、ある一定の書換回数までは、書換回数にほ
ぼ比例して欠陥セクタ数が増加する（領域Ｘ）。そし
て、上記一定の書換回数を超えると急激に欠陥セクタ数
が増加し（領域Ｙ）、使用不可となる。
【０００６】このようなフラッシュメモリ素子は、デバ
イスのタイプにもよるが、例えば従来の２５６ＭｂＡＮ
Ｄ型フラッシュメモリ素子では、使用可能セクタ数の
１．８％の余剰セクタ領域を備えておき、書換により発
生する欠陥セクタをこの余剰セクタで代替することによ
って、現在のところ書換回数は１００，０００回が保証
されている。
イスのタイプにもよるが、例えば従来の２５６ＭｂＡＮ
Ｄ型フラッシュメモリ素子では、使用可能セクタ数の
１．８％の余剰セクタ領域を備えておき、書換により発
生する欠陥セクタをこの余剰セクタで代替することによ
って、現在のところ書換回数は１００，０００回が保証
されている。
【０００７】
【発明が解決しようとする課題】しかし、このような従
来のフラッシュメモリ素子をそのまま複数個用いて記憶
装置を構成すると、その記憶装置の書換可能回数はフラ
ッシュメモリ素子の書換可能回数と同じ回数となってし
まうという問題点があった。
来のフラッシュメモリ素子をそのまま複数個用いて記憶
装置を構成すると、その記憶装置の書換可能回数はフラ
ッシュメモリ素子の書換可能回数と同じ回数となってし
まうという問題点があった。
【０００８】この発明はこのような問題を解決するため
になされたもので、従来のフラッシュメモリ素子の書換
保証回数よりも多くの書換が可能となる携帯可能な記憶
装置、及びそれを用いた情報処理システムを実現するこ
とを目的とする。
になされたもので、従来のフラッシュメモリ素子の書換
保証回数よりも多くの書換が可能となる携帯可能な記憶
装置、及びそれを用いた情報処理システムを実現するこ
とを目的とする。
【０００９】
【課題を解決するための手段】この発明に係る携帯可能
な記憶装置は、複数のメモリ素子から構成され公称容量
に加えて余剰容量を有するメモリを備え、かつ、上記余
剰容量を上記メモリに発生した欠陥に対する代替容量と
して用いるものである。
な記憶装置は、複数のメモリ素子から構成され公称容量
に加えて余剰容量を有するメモリを備え、かつ、上記余
剰容量を上記メモリに発生した欠陥に対する代替容量と
して用いるものである。
【００１０】又、公称容量に加え余剰容量をそれぞれ有
する複数のメモリ素子を備え、かつ、上記余剰容量を上
記複数のメモリ素子のいずれかに発生した欠陥に対する
代替容量として用いるものである。
する複数のメモリ素子を備え、かつ、上記余剰容量を上
記複数のメモリ素子のいずれかに発生した欠陥に対する
代替容量として用いるものである。
【００１１】又、複数のメモリ素子のうちの欠陥が発生
したメモリ素子が有する余剰容量を、該欠陥に対する代
替容量として用いるものである。
したメモリ素子が有する余剰容量を、該欠陥に対する代
替容量として用いるものである。
【００１２】又、複数のメモリ素子のそれぞれが有する
余剰容量は同量であるものである。
余剰容量は同量であるものである。
【００１３】又、複数のメモリ素子のいずれかに該メモ
リ素子が有する余剰容量を越える欠陥が生じた場合、上
記複数のメモリ素子のうちの他のメモリ素子が有する余
剰容量を、上記欠陥に対する代替容量として用いるもの
である。
リ素子が有する余剰容量を越える欠陥が生じた場合、上
記複数のメモリ素子のうちの他のメモリ素子が有する余
剰容量を、上記欠陥に対する代替容量として用いるもの
である。
【００１４】この発明に係る情報処理システムは、上記
いずれかの携帯可能な記憶装置と、この携帯可能な記憶
装置に対し該記憶装置の動作を指定する信号を出力し、
かつ該記憶装置に対するデータの読み出し／書き込み処
理を行うホスト装置とを備えたものである。
いずれかの携帯可能な記憶装置と、この携帯可能な記憶
装置に対し該記憶装置の動作を指定する信号を出力し、
かつ該記憶装置に対するデータの読み出し／書き込み処
理を行うホスト装置とを備えたものである。
【００１５】
【発明の実施の形態】実施の形態１．図１は、本実施の
形態における情報処理システムの機能ブロック図であ
る。この情報処理システムは、携帯可能な記憶装置１
と、この記憶装置１に対して情報の読出し・書き込み等
の動作を指定する信号を出力し、かつ該記憶装置に対す
るデータの読み出し／書き込み処理を行うホスト装置２
とを備えたものである。尚、本実施の形態においては、
携帯可能な記憶装置１としてフラッシュＡＴＡ（＝ＡＴ
Ａｔｔａｃｈｍｅｎｔ）カードを例に、以下説明を行
う。
形態における情報処理システムの機能ブロック図であ
る。この情報処理システムは、携帯可能な記憶装置１
と、この記憶装置１に対して情報の読出し・書き込み等
の動作を指定する信号を出力し、かつ該記憶装置に対す
るデータの読み出し／書き込み処理を行うホスト装置２
とを備えたものである。尚、本実施の形態においては、
携帯可能な記憶装置１としてフラッシュＡＴＡ（＝ＡＴ
Ａｔｔａｃｈｍｅｎｔ）カードを例に、以下説明を行
う。
【００１６】携帯可能な記憶装置であるフラッシュＡＴ
Ａカード１は、フラッシュＡＴＡ制御回路３、及びフラ
ッシュメモリ４とを備えている。そして、このフラッシ
ュメモリ４は、多値（４値）のメモリセルを採用した２
２個の２５６ＭｂＡＮＤ型フラッシュメモリ素子４ａ〜
４ｖを実装したものであり、合計で６４０ＭＢ（公称容
量）のユーザデータ領域を有するものである。
Ａカード１は、フラッシュＡＴＡ制御回路３、及びフラ
ッシュメモリ４とを備えている。そして、このフラッシ
ュメモリ４は、多値（４値）のメモリセルを採用した２
２個の２５６ＭｂＡＮＤ型フラッシュメモリ素子４ａ〜
４ｖを実装したものであり、合計で６４０ＭＢ（公称容
量）のユーザデータ領域を有するものである。
【００１７】また、フラッシュＡＴＡ制御回路３は、ホ
ストインタフェース回路５、ＣＰＵ６、セクタバッファ
７、フラッシュメモリ制御回路８、ＣＰＵ用メインメモ
リ（ＲＯＭ／ＲＡＭ）９、バス・タイミング制御回路１
０、および、ＥＣＣ回路１１から構成されたものであ
り、これらを一つのＩＣに集積可能である。
ストインタフェース回路５、ＣＰＵ６、セクタバッファ
７、フラッシュメモリ制御回路８、ＣＰＵ用メインメモ
リ（ＲＯＭ／ＲＡＭ）９、バス・タイミング制御回路１
０、および、ＥＣＣ回路１１から構成されたものであ
り、これらを一つのＩＣに集積可能である。
【００１８】次に、本実施の形態における情報処理シス
テムの動作について説明する。まず、ホスト装置２から
は、論理的なセクタアドレスと読出し・書き込み等の動
作を指定するコマンドが発行される。そして、フラッシ
ュＡＴＡ制御回路３内のＣＰＵ６により、与えられた論
理セクタアドレスに対応するフラッシュメモリ４の物理
アドレスが算出され、ホスト装置２からのコマンドに応
じてフラッシュメモリ４の動作が制御される。
テムの動作について説明する。まず、ホスト装置２から
は、論理的なセクタアドレスと読出し・書き込み等の動
作を指定するコマンドが発行される。そして、フラッシ
ュＡＴＡ制御回路３内のＣＰＵ６により、与えられた論
理セクタアドレスに対応するフラッシュメモリ４の物理
アドレスが算出され、ホスト装置２からのコマンドに応
じてフラッシュメモリ４の動作が制御される。
【００１９】尚、フラッシュＡＴＡカード１とホスト装
置２との電気的、および物理的インタフェース仕様は、
ＪＥＩＤＡ（社団法人日本電子工業振興協会）、および
ＰＣＭＣＩＡ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ
Ｍｅｍｏｒｙ Ｃａｒｄ Ｉｎｔｅｒｎａｔｉｏｎａｌ
Ａｓｓｏｃｉａｔｉｏｎ）の二つの団体により、ＰＣ
Ｃａｒｄ ＡＴＡ Ｓｐｅｃｉｆｉｃａｔｉｏｎとし
て標準化されているため、その詳細についての説明は省
略する。
置２との電気的、および物理的インタフェース仕様は、
ＪＥＩＤＡ（社団法人日本電子工業振興協会）、および
ＰＣＭＣＩＡ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ
Ｍｅｍｏｒｙ Ｃａｒｄ Ｉｎｔｅｒｎａｔｉｏｎａｌ
Ａｓｓｏｃｉａｔｉｏｎ）の二つの団体により、ＰＣ
Ｃａｒｄ ＡＴＡ Ｓｐｅｃｉｆｉｃａｔｉｏｎとし
て標準化されているため、その詳細についての説明は省
略する。
【００２０】ここで、上記２５６ＭｂＡＮＤ型フラッシ
ュメモリ素子４ａ〜４ｖのそれぞれは、２ＫＢのセクタ
単位で消去可能であり、かつ１６３８４セクタを有して
いるが、初期的に２％までの不良セクタを許容したＭＧ
Ｍ（Ｍｏｓｔｌｙ ｇｏｏｄｍｅｍｏｒｙ）デバイスで
ある。
ュメモリ素子４ａ〜４ｖのそれぞれは、２ＫＢのセクタ
単位で消去可能であり、かつ１６３８４セクタを有して
いるが、初期的に２％までの不良セクタを許容したＭＧ
Ｍ（Ｍｏｓｔｌｙ ｇｏｏｄｍｅｍｏｒｙ）デバイスで
ある。
【００２１】また、各フラッシュメモリ素子４ａ〜４ｖ
の書換回数に対する欠陥セクタの発生率は、先に図３に
て示したような関係を有する。そして、従来のフラッシ
ュメモリ素子における書換保証回数（１００，０００
回）に対する代替セクタ数（良セクタの１．８％）は、
前記領域Ｘにおいて十分にマージンを有する値に設定さ
れている。そのため、フラッシュＡＴＡカード１におい
て、領域Ａの範囲内で代替セクタ数を１．８％より多く
準備して使用すれば、従来のフラッシュメモリ素子の書
換保証回数以上の書換が可能となる。
の書換回数に対する欠陥セクタの発生率は、先に図３に
て示したような関係を有する。そして、従来のフラッシ
ュメモリ素子における書換保証回数（１００，０００
回）に対する代替セクタ数（良セクタの１．８％）は、
前記領域Ｘにおいて十分にマージンを有する値に設定さ
れている。そのため、フラッシュＡＴＡカード１におい
て、領域Ａの範囲内で代替セクタ数を１．８％より多く
準備して使用すれば、従来のフラッシュメモリ素子の書
換保証回数以上の書換が可能となる。
【００２２】図２に、図１で使用するフラッシュメモリ
素子４ａ〜４ｖのセクタ使用状態を示す。フラッシュメ
モリ４は、２２個の２５６Ｍｂ（３２ＭＢ）ＡＮＤ型フ
ラッシュメモリ素子４ａ〜４ｖを用いて６４０ＭＢのユ
ーザデータ領域（図中、符号Ａにて示す。）を確保する
ようにしているため、各フラッシュメモリ素子４ａ〜４
ｖには６４０ＭＢ／２２＝２９．１ＭＢのユーザデータ
容量を割り振ればよい。そのため、各フラッシュメモリ
素子毎に、（３２ＭＢ−２９．１ＭＢ）／２９．１ＭＢ
＝０．１０、即ち１０％の余剰領域（図中、符号Ｂにて
示す。）を設けることができる。そして、この余剰領域
Ｂのセクタをを欠陥セクタの代替セクタとして用いるこ
とで、従来のフラッシュメモリ素子の書換保証回数以上
の書換が可能となる。
素子４ａ〜４ｖのセクタ使用状態を示す。フラッシュメ
モリ４は、２２個の２５６Ｍｂ（３２ＭＢ）ＡＮＤ型フ
ラッシュメモリ素子４ａ〜４ｖを用いて６４０ＭＢのユ
ーザデータ領域（図中、符号Ａにて示す。）を確保する
ようにしているため、各フラッシュメモリ素子４ａ〜４
ｖには６４０ＭＢ／２２＝２９．１ＭＢのユーザデータ
容量を割り振ればよい。そのため、各フラッシュメモリ
素子毎に、（３２ＭＢ−２９．１ＭＢ）／２９．１ＭＢ
＝０．１０、即ち１０％の余剰領域（図中、符号Ｂにて
示す。）を設けることができる。そして、この余剰領域
Ｂのセクタをを欠陥セクタの代替セクタとして用いるこ
とで、従来のフラッシュメモリ素子の書換保証回数以上
の書換が可能となる。
【００２３】このように、本実施の形態においては、ユ
ーザデータ領域だけでなく、１．８％より多くの余剰領
域も有するフラッシュメモリ４を搭載してカード１を構
成し、この余剰領域を欠陥発生時の代替セクタとして使
用するようにしたため、カード１として、従来のフラッ
シュメモリ素子の書換可能回数以上の書換が可能になる
という効果が得られる。
ーザデータ領域だけでなく、１．８％より多くの余剰領
域も有するフラッシュメモリ４を搭載してカード１を構
成し、この余剰領域を欠陥発生時の代替セクタとして使
用するようにしたため、カード１として、従来のフラッ
シュメモリ素子の書換可能回数以上の書換が可能になる
という効果が得られる。
【００２４】また、本実施の形態においては、各フラッ
シュメモリ素子４ａ〜４ｖ毎に分散させて代替用の余剰
セクタを持たせるようにした。これにより、全余剰セク
タ（６４０ＭＢ×０．１＝６４ＭＢ、即ちフラッシュメ
モリ素子２個分の容量）を２個のフラッシュメモリ素子
に集中させる場合に比べて、代替用メモリ素子の故障に
伴うカードとしての信頼性低下の危険度を分散させるこ
とができる。
シュメモリ素子４ａ〜４ｖ毎に分散させて代替用の余剰
セクタを持たせるようにした。これにより、全余剰セク
タ（６４０ＭＢ×０．１＝６４ＭＢ、即ちフラッシュメ
モリ素子２個分の容量）を２個のフラッシュメモリ素子
に集中させる場合に比べて、代替用メモリ素子の故障に
伴うカードとしての信頼性低下の危険度を分散させるこ
とができる。
【００２５】さらに、代替用余剰セクタを各フラッシュ
メモリ素子４ａ〜４ｖに分散配置し、かつ、各フラッシ
ュメモリ素子４ａ〜４ｖで発生した欠陥を同一フラッシ
ュメモリ素子上の余剰セクタで代替するように管理・制
御しているので、欠陥の生じた論理アドレスに対応する
代替セクタの物理アドレスを指し示すアドレスのビット
数を小さくでき、各メモリ素子毎に配置する論理／物理
アドレス変換用のテーブルの容量を小さくすることが可
能となり、そのため、各フラッシュメモリ素子４ａ〜４
ｖにおける記憶容量を有効に利用することが可能とな
る。
メモリ素子４ａ〜４ｖに分散配置し、かつ、各フラッシ
ュメモリ素子４ａ〜４ｖで発生した欠陥を同一フラッシ
ュメモリ素子上の余剰セクタで代替するように管理・制
御しているので、欠陥の生じた論理アドレスに対応する
代替セクタの物理アドレスを指し示すアドレスのビット
数を小さくでき、各メモリ素子毎に配置する論理／物理
アドレス変換用のテーブルの容量を小さくすることが可
能となり、そのため、各フラッシュメモリ素子４ａ〜４
ｖにおける記憶容量を有効に利用することが可能とな
る。
【００２６】なお、この場合、あるフラッシュメモリ素
子（例えば、４ａ）の代替セクタを全て使い切った後、
さらに同一フラッシュメモリ素子（例えば、４ａ）内で
欠陥が生じた場合には、他のまだ余剰セクタを有するフ
ラッシュメモリ素子（例えば、４ｂ）の余剰セクタで代
替するように制御することで、全ての余剰セクタを余す
ことなく使用することも可能となる。
子（例えば、４ａ）の代替セクタを全て使い切った後、
さらに同一フラッシュメモリ素子（例えば、４ａ）内で
欠陥が生じた場合には、他のまだ余剰セクタを有するフ
ラッシュメモリ素子（例えば、４ｂ）の余剰セクタで代
替するように制御することで、全ての余剰セクタを余す
ことなく使用することも可能となる。
【００２７】又、本実施の形態において、各フラッシュ
メモリ素子４ａ〜４ｖに、それぞれ同量（３２ＭＢ−２
９．１ＭＢ＝２．９ＭＢ）の余剰容量を設けているの
で、各フラッシュメモリ素子４ａ〜４ｖにおける欠陥発
生率が同等である場合においては、各フラッシュメモリ
素子毎に余剰容量を異ならせる場合に比べて、余剰容量
を代替容量として有効に利用することができる。
メモリ素子４ａ〜４ｖに、それぞれ同量（３２ＭＢ−２
９．１ＭＢ＝２．９ＭＢ）の余剰容量を設けているの
で、各フラッシュメモリ素子４ａ〜４ｖにおける欠陥発
生率が同等である場合においては、各フラッシュメモリ
素子毎に余剰容量を異ならせる場合に比べて、余剰容量
を代替容量として有効に利用することができる。
【００２８】
【発明の効果】この発明に係る携帯可能な記憶装置は、
複数のメモリ素子から構成され公称容量に加えて余剰容
量を有するメモリを備え、かつ、上記余剰容量を上記メ
モリに発生した欠陥に対する代替容量として用いるの
で、従来のフラッシュメモリ素子の書換保証回数以上の
書換が可能となる。
複数のメモリ素子から構成され公称容量に加えて余剰容
量を有するメモリを備え、かつ、上記余剰容量を上記メ
モリに発生した欠陥に対する代替容量として用いるの
で、従来のフラッシュメモリ素子の書換保証回数以上の
書換が可能となる。
【００２９】又、公称容量に加え余剰容量をそれぞれ有
する複数のメモリ素子を備え、かつ、上記余剰容量を上
記複数のメモリ素子のいずれかに発生した欠陥に対する
代替容量として用いるので、代替容量として利用する領
域を特定のメモリ素子に集中させる場合に比べ、メモリ
素子の故障に伴う信頼性低下の危険度を分散させること
ができる。
する複数のメモリ素子を備え、かつ、上記余剰容量を上
記複数のメモリ素子のいずれかに発生した欠陥に対する
代替容量として用いるので、代替容量として利用する領
域を特定のメモリ素子に集中させる場合に比べ、メモリ
素子の故障に伴う信頼性低下の危険度を分散させること
ができる。
【００３０】又、複数のメモリ素子のうちの欠陥が発生
したメモリ素子が有する余剰容量を、該欠陥に対する代
替容量として用いるので、各メモリ素子における記憶容
量を有効に利用することができる。
したメモリ素子が有する余剰容量を、該欠陥に対する代
替容量として用いるので、各メモリ素子における記憶容
量を有効に利用することができる。
【００３１】又、複数のメモリ素子のそれぞれが有する
余剰容量は同量であるので、各メモリ素子における欠陥
発生率が同等である場合においては、各メモリ素子毎に
余剰容量を異ならせる場合に比べて、余剰容量を有効に
利用することができる。
余剰容量は同量であるので、各メモリ素子における欠陥
発生率が同等である場合においては、各メモリ素子毎に
余剰容量を異ならせる場合に比べて、余剰容量を有効に
利用することができる。
【００３２】又、複数のメモリ素子のいずれかに該メモ
リ素子が有する余剰容量を越える欠陥が生じた場合、上
記複数のメモリ素子のうちの他のメモリ素子が有する余
剰容量を、上記欠陥に対する代替容量として用いるの
で、上記余剰容量を代替容量として有効に利用すること
が可能となる。
リ素子が有する余剰容量を越える欠陥が生じた場合、上
記複数のメモリ素子のうちの他のメモリ素子が有する余
剰容量を、上記欠陥に対する代替容量として用いるの
で、上記余剰容量を代替容量として有効に利用すること
が可能となる。
【００３３】この発明に係る情報処理システムは、上記
いずれかの携帯可能な記憶装置と、この携帯可能な記憶
装置に対し該記憶装置の動作を指定する信号を出力し、
かつ該記憶装置に対するデータの読み出し／書き込み処
理を行うホスト装置とを備えたので、代替容量として利
用する領域を特定のメモリ素子に集中させる場合に比
べ、メモリ素子の故障に伴う信頼性低下の危険度を分散
させることができる。
いずれかの携帯可能な記憶装置と、この携帯可能な記憶
装置に対し該記憶装置の動作を指定する信号を出力し、
かつ該記憶装置に対するデータの読み出し／書き込み処
理を行うホスト装置とを備えたので、代替容量として利
用する領域を特定のメモリ素子に集中させる場合に比
べ、メモリ素子の故障に伴う信頼性低下の危険度を分散
させることができる。
【図１】 この発明の実施の形態１における情報処理シ
ステムの機能ブロック図である。
ステムの機能ブロック図である。
【図２】 この発明の実施の形態１における、携帯可能
な記憶装置（フラッシュＡＴＡカード）が有する各フラ
ッシュメモリ素子のセクタ使用状況を示す図である。
な記憶装置（フラッシュＡＴＡカード）が有する各フラ
ッシュメモリ素子のセクタ使用状況を示す図である。
【図３】 フラッシュメモリ素子の書換回数に対する欠
陥セクタの発生率を示すグラフである。
陥セクタの発生率を示すグラフである。
１ 携帯可能な記憶装置、 ２ ホスト装
置、３ フラッシュＡＴＡ制御回路、 ４ フラッ
シュメモリ、４ａ〜４ｖ フラッシュメモリ素子、 ５
ホストインタフェース回路、６ ＣＰＵ、
７ セクタバッファ、８ フラッシュメ
モリ制御回路、 ９ ＣＰＵ用メインメモリ、１０
バス・タイミング制御回路、 １１ ＥＣＣ回路。
置、３ フラッシュＡＴＡ制御回路、 ４ フラッ
シュメモリ、４ａ〜４ｖ フラッシュメモリ素子、 ５
ホストインタフェース回路、６ ＣＰＵ、
７ セクタバッファ、８ フラッシュメ
モリ制御回路、 ９ ＣＰＵ用メインメモリ、１０
バス・タイミング制御回路、 １１ ＥＣＣ回路。
Claims (6)
- 【請求項１】 複数のメモリ素子から構成され公称容量
に加えて余剰容量を有するメモリを備え、かつ、上記余
剰容量を上記メモリに発生した欠陥に対する代替容量と
して用いることを特徴とする携帯可能な記憶装置。 - 【請求項２】 公称容量に加え余剰容量をそれぞれ有す
る複数のメモリ素子を備え、かつ、上記余剰容量を上記
複数のメモリ素子のいずれかに発生した欠陥に対する代
替容量として用いることを特徴とする携帯可能な記憶装
置。 - 【請求項３】 複数のメモリ素子のうちの欠陥が発生し
たメモリ素子が有する余剰容量を、該欠陥に対する代替
容量として用いることを特徴とする請求項２記載の携帯
可能な記憶装置。 - 【請求項４】 複数のメモリ素子のそれぞれが有する余
剰容量は同量であることを特徴とする請求項３記載の携
帯可能な記憶装置。 - 【請求項５】 複数のメモリ素子のいずれかに該メモリ
素子が有する余剰容量を越える欠陥が生じた場合、上記
複数のメモリ素子のうちの他のメモリ素子が有する余剰
容量を、上記欠陥に対する代替容量として用いることを
特徴とする請求項３記載の携帯可能な記憶装置。 - 【請求項６】 請求項１乃至５のいずれか１項に記載の
携帯可能な記憶装置と、この携帯可能な記憶装置に対し
該記憶装置の動作を指定する信号を出力し、かつ該記憶
装置に対するデータの読み出し／書き込み処理を行うホ
スト装置とを備えた情報処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000120882A JP2001306409A (ja) | 2000-04-21 | 2000-04-21 | 携帯可能な記憶装置及びそれを用いた情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000120882A JP2001306409A (ja) | 2000-04-21 | 2000-04-21 | 携帯可能な記憶装置及びそれを用いた情報処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001306409A true JP2001306409A (ja) | 2001-11-02 |
Family
ID=18631624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000120882A Pending JP2001306409A (ja) | 2000-04-21 | 2000-04-21 | 携帯可能な記憶装置及びそれを用いた情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001306409A (ja) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04369750A (ja) * | 1991-06-18 | 1992-12-22 | Sanyo Electric Co Ltd | 半導体メモリシステム |
| JPH0546489A (ja) * | 1991-08-09 | 1993-02-26 | Toshiba Corp | メモリカード装置 |
| JPH05204561A (ja) * | 1991-11-26 | 1993-08-13 | Hitachi Ltd | フラッシュメモリを記憶媒体とした半導体ディスク |
| JPH05314019A (ja) * | 1992-05-08 | 1993-11-26 | Toshiba Corp | メモリカード装置 |
| JPH06332806A (ja) * | 1993-05-25 | 1994-12-02 | Hitachi Ltd | フラッシュメモリを記憶媒体とする記憶システムおよびその制御方法 |
| JPH0785691A (ja) * | 1993-09-16 | 1995-03-31 | Hitachi Ltd | 半導体メモリ装置 |
| JPH0798998A (ja) * | 1993-06-30 | 1995-04-11 | Intel Corp | 不揮発性メモリ |
| JPH1196081A (ja) * | 1997-09-22 | 1999-04-09 | Chishiki Joho Kenkyusho:Kk | 記憶装置の制御方法および記憶装置ならびに記憶装置の製造方法 |
-
2000
- 2000-04-21 JP JP2000120882A patent/JP2001306409A/ja active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04369750A (ja) * | 1991-06-18 | 1992-12-22 | Sanyo Electric Co Ltd | 半導体メモリシステム |
| JPH0546489A (ja) * | 1991-08-09 | 1993-02-26 | Toshiba Corp | メモリカード装置 |
| JPH05204561A (ja) * | 1991-11-26 | 1993-08-13 | Hitachi Ltd | フラッシュメモリを記憶媒体とした半導体ディスク |
| JPH05314019A (ja) * | 1992-05-08 | 1993-11-26 | Toshiba Corp | メモリカード装置 |
| JPH06332806A (ja) * | 1993-05-25 | 1994-12-02 | Hitachi Ltd | フラッシュメモリを記憶媒体とする記憶システムおよびその制御方法 |
| JPH0798998A (ja) * | 1993-06-30 | 1995-04-11 | Intel Corp | 不揮発性メモリ |
| JPH0785691A (ja) * | 1993-09-16 | 1995-03-31 | Hitachi Ltd | 半導体メモリ装置 |
| JPH1196081A (ja) * | 1997-09-22 | 1999-04-09 | Chishiki Joho Kenkyusho:Kk | 記憶装置の制御方法および記憶装置ならびに記憶装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9075740B2 (en) | Memory system | |
| JP4486938B2 (ja) | メモリのページサイズおよび／またはブロックサイズとは異なるサイズを有するデータセクタを備えた不揮発性メモリシステムの処理技法 | |
| US7102943B2 (en) | Non-volatile semiconductor memory device | |
| US7330995B2 (en) | Nonvolatile memory apparatus which prevents destruction of write data caused by power shutdown during a writing process | |
| US9703698B2 (en) | Data writing method, memory controller and memory storage apparatus | |
| US8140742B2 (en) | System for accessing non volatile memory | |
| CN107957959B (zh) | 具有文件级安全擦除的存储器系统及其操作方法 | |
| JP4570891B2 (ja) | 記憶装置 | |
| CN107402716B (zh) | 数据写入方法、存储器控制电路单元与存储器储存装置 | |
| US9141476B2 (en) | Method of storing system data, and memory controller and memory storage apparatus using the same | |
| US9383929B2 (en) | Data storing method and memory controller and memory storage device using the same | |
| US20190065361A1 (en) | Method for writing data into flash memory module and associated flash memory controller and electronic device | |
| JP2006018373A (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
| CN112860194B (zh) | 存储器控制方法、存储器存储装置及存储器控制电路单元 | |
| US9778862B2 (en) | Data storing method for preventing data losing during flush operation, memory control circuit unit and memory storage apparatus | |
| TW201926049A (zh) | 用來於一記憶裝置中進行系統備份的方法、相關記憶裝置及其控制器、以及相關電子裝置 | |
| JP4442771B2 (ja) | 記憶装置及びコントローラ | |
| US9760456B2 (en) | Memory management method, memory storage device and memory control circuit unit | |
| JP4433792B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
| US20090300272A1 (en) | Method for increasing reliability of data accessing for a multi-level cell type non-volatile memory | |
| JP2009266125A (ja) | メモリシステム | |
| JP2001306409A (ja) | 携帯可能な記憶装置及びそれを用いた情報処理システム | |
| JP4332108B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
| US20120311243A1 (en) | Method for increasing reliability of data accessing for a multi-level cell type non-volatile memory | |
| CN116126210A (zh) | 数据存取方法、存储器存储装置及存储器控制器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060228 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070131 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100519 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100727 |