JP2001290123A - 液晶パネル駆動用半導体集積回路 - Google Patents
液晶パネル駆動用半導体集積回路Info
- Publication number
- JP2001290123A JP2001290123A JP2000105317A JP2000105317A JP2001290123A JP 2001290123 A JP2001290123 A JP 2001290123A JP 2000105317 A JP2000105317 A JP 2000105317A JP 2000105317 A JP2000105317 A JP 2000105317A JP 2001290123 A JP2001290123 A JP 2001290123A
- Authority
- JP
- Japan
- Prior art keywords
- negative
- positive
- polarity
- selector
- data latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 液晶パネル駆動用半導体集積回路を小さい面
積で構成できるようにする。 【解決手段】 デジタル画像データを保持するデータラ
ッチＬＴの下段及び直上に正極性階調電圧線が配置され
各階調の正極性のアナログ階調電圧を選択する正極性セ
レクタＰＳＥＬを組とし、データラッチＬＴの上段及び
直上に負極性階調電圧線が配置され各階調の負極性のア
ナログ階調電圧を選択する負極性セレクタＮＳＥＬを組
として、上記２つの組を垂直方向に一直線上に配置する
とともに、その一直線上に配置した構成を水平方向に複
数組並べて構成することにより、階調電圧線に対して水
平方向の長さを短くすることができるようにする。
積で構成できるようにする。 【解決手段】 デジタル画像データを保持するデータラ
ッチＬＴの下段及び直上に正極性階調電圧線が配置され
各階調の正極性のアナログ階調電圧を選択する正極性セ
レクタＰＳＥＬを組とし、データラッチＬＴの上段及び
直上に負極性階調電圧線が配置され各階調の負極性のア
ナログ階調電圧を選択する負極性セレクタＮＳＥＬを組
として、上記２つの組を垂直方向に一直線上に配置する
とともに、その一直線上に配置した構成を水平方向に複
数組並べて構成することにより、階調電圧線に対して水
平方向の長さを短くすることができるようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶パネル駆動用
半導体集積回路に関し、特に、デジタル画像データを基
にアナログ階調電圧を液晶パネルに出力する液晶パネル
駆動用半導体集積回路に関する。
半導体集積回路に関し、特に、デジタル画像データを基
にアナログ階調電圧を液晶パネルに出力する液晶パネル
駆動用半導体集積回路に関する。
【０００２】
【従来の技術】図１２は、従来技術による液晶表示装置
の構成図である。液晶表示装置は、ＴＦＴ液晶パネルＰ
ＮＬ及び液晶パネル駆動用半導体集積回路４０を有す
る。半導体集積回路４０は、データラッチ部ＬＴ、セレ
クタ部ＳＥＬ、オペアンプ部ＯＰ、出力切替部ＳＷを有
する。データラッチ部ＬＴには、２×ｍ個のデータラッ
チＬＴ１〜ＬＴ４が水平方向に配列されている。セレク
タ部ＳＥＬには、２×ｍ個のセレクタＳＥＬ１〜ＳＥＬ
４が水平方向に配列されている。オペアンプ部ＯＰに
は、２×ｍ個のオペアンプＯＰ１〜ＯＰ４が水平方向に
配列されている。出力切替部ＳＷには、ｍ個の出力切替
部ＳＷ１，ＳＷ２が水平方向に配列されている。
の構成図である。液晶表示装置は、ＴＦＴ液晶パネルＰ
ＮＬ及び液晶パネル駆動用半導体集積回路４０を有す
る。半導体集積回路４０は、データラッチ部ＬＴ、セレ
クタ部ＳＥＬ、オペアンプ部ＯＰ、出力切替部ＳＷを有
する。データラッチ部ＬＴには、２×ｍ個のデータラッ
チＬＴ１〜ＬＴ４が水平方向に配列されている。セレク
タ部ＳＥＬには、２×ｍ個のセレクタＳＥＬ１〜ＳＥＬ
４が水平方向に配列されている。オペアンプ部ＯＰに
は、２×ｍ個のオペアンプＯＰ１〜ＯＰ４が水平方向に
配列されている。出力切替部ＳＷには、ｍ個の出力切替
部ＳＷ１，ＳＷ２が水平方向に配列されている。
【０００３】半導体集積回路４０は、例えば３８４出力
の場合、数値ｍが１９２になる。なお、図１２では、図
の簡略化のために、水平方向の数を減らして示してい
る。
の場合、数値ｍが１９２になる。なお、図１２では、図
の簡略化のために、水平方向の数を減らして示してい
る。
【０００４】データラッチ部ＬＴには、直上に配置され
るデータラッチ線が配線コンタクト部１（●印で示す）
で接続され、負極性データラッチＬＴ１，ＬＴ３と正極
性データラッチＬＴ２，ＬＴ４とが交互に水平方向に２
×ｍ個配列されている。負極性データラッチＬＴ１，Ｌ
Ｔ３は、所定階調の負極性のアナログ階調電圧を発生さ
せるためのｎビット（６４階調の場合は６ビット）のデ
ジタル画像データを外部から入力して保持する。正極性
データラッチＬＴ２，ＬＴ４は、所定階調の正極性のア
ナログ階調電圧を発生させるためのｎビットのデジタル
画像データを外部から入力して保持する。
るデータラッチ線が配線コンタクト部１（●印で示す）
で接続され、負極性データラッチＬＴ１，ＬＴ３と正極
性データラッチＬＴ２，ＬＴ４とが交互に水平方向に２
×ｍ個配列されている。負極性データラッチＬＴ１，Ｌ
Ｔ３は、所定階調の負極性のアナログ階調電圧を発生さ
せるためのｎビット（６４階調の場合は６ビット）のデ
ジタル画像データを外部から入力して保持する。正極性
データラッチＬＴ２，ＬＴ４は、所定階調の正極性のア
ナログ階調電圧を発生させるためのｎビットのデジタル
画像データを外部から入力して保持する。
【０００５】セレクタ部ＳＥＬには、負極性セレクタＳ
ＥＬ１，ＳＥＬ３と正極性セレクタＳＥＬ２，ＳＥＬ４
とが交互に水平方向に２×ｍ個配列されている。負極性
セレクタＳＥＬ１，ＳＥＬ３はＮチャネルＭＯＳトラン
ジスタにより構成され、正極性セレクタＳＥＬ２，ＳＥ
Ｌ４はＰチャネルＭＯＳトランジスタにより構成され
る。セレクタＳＥＬ１〜ＳＥＬ４の直上には、例えば６
４階調の場合、６４×２本の正極性及び負極性階調電圧
線ＬＮが配置される。負極性セレクタＳＥＬ１，ＳＥＬ
３には６４本の負極性階調電圧線ＬＮが配線コンタクト
部１で接続され、正極性セレクタＳＥＬ１，ＳＥＬ３に
は６４本の正極性階調電圧線ＬＮが配線コンタクト部１
で接続されている。
ＥＬ１，ＳＥＬ３と正極性セレクタＳＥＬ２，ＳＥＬ４
とが交互に水平方向に２×ｍ個配列されている。負極性
セレクタＳＥＬ１，ＳＥＬ３はＮチャネルＭＯＳトラン
ジスタにより構成され、正極性セレクタＳＥＬ２，ＳＥ
Ｌ４はＰチャネルＭＯＳトランジスタにより構成され
る。セレクタＳＥＬ１〜ＳＥＬ４の直上には、例えば６
４階調の場合、６４×２本の正極性及び負極性階調電圧
線ＬＮが配置される。負極性セレクタＳＥＬ１，ＳＥＬ
３には６４本の負極性階調電圧線ＬＮが配線コンタクト
部１で接続され、正極性セレクタＳＥＬ１，ＳＥＬ３に
は６４本の正極性階調電圧線ＬＮが配線コンタクト部１
で接続されている。
【０００６】負極性セレクタＳＥＬ１，ＳＥＬ３は、負
極性階調電圧線ＬＮ上に発生させられる例えば６Ｖから
０Ｖまでの負極性のアナログ階調電圧を基に、データラ
ッチＬＴ１，ＬＴ３が保持するデジタル画像データに応
じて所定の階調の負極性アナログ階調電圧を選択する。
正極性セレクタＳＥＬ２，ＳＥＬ４は、正極性階調電圧
線ＬＮ上に発生させられる例えば６Ｖから１２Ｖまでの
正極性のアナログ階調電圧を基に、データラッチＬＴ
２，ＬＴ４が保持するデジタル画像データに応じて所定
の階調の正極性アナログ階調電圧を選択する。
極性階調電圧線ＬＮ上に発生させられる例えば６Ｖから
０Ｖまでの負極性のアナログ階調電圧を基に、データラ
ッチＬＴ１，ＬＴ３が保持するデジタル画像データに応
じて所定の階調の負極性アナログ階調電圧を選択する。
正極性セレクタＳＥＬ２，ＳＥＬ４は、正極性階調電圧
線ＬＮ上に発生させられる例えば６Ｖから１２Ｖまでの
正極性のアナログ階調電圧を基に、データラッチＬＴ
２，ＬＴ４が保持するデジタル画像データに応じて所定
の階調の正極性アナログ階調電圧を選択する。
【０００７】オペアンプ部ＯＰには、負極性オペアンプ
ＯＰ１，ＯＰ３と正極性オペアンプＯＰ２，ＯＰ４とが
交互に水平方向に２×ｍ個配列されている。負極性オペ
アンプＯＰ１，ＯＰ３は、負極性セレクタＳＥＬ１，Ｓ
ＥＬ３により選択された負極性アナログ階調電圧を増幅
して出力する。正極性オペアンプＯＰ２，ＯＰ４は、正
極性セレクタＳＥＬ２，ＳＥＬ４により選択された正極
性アナログ階調電圧を増幅して出力する。
ＯＰ１，ＯＰ３と正極性オペアンプＯＰ２，ＯＰ４とが
交互に水平方向に２×ｍ個配列されている。負極性オペ
アンプＯＰ１，ＯＰ３は、負極性セレクタＳＥＬ１，Ｓ
ＥＬ３により選択された負極性アナログ階調電圧を増幅
して出力する。正極性オペアンプＯＰ２，ＯＰ４は、正
極性セレクタＳＥＬ２，ＳＥＬ４により選択された正極
性アナログ階調電圧を増幅して出力する。
【０００８】出力切替部ＳＷには、出力切替部ＳＷ１，
ＳＷ２が水平方向にｍ個配列されている。出力切替部Ｓ
Ｗ１は、負極性オペアンプＯＰ１から出力される負極性
アナログ階調電圧及び正極性オペアンプＯＰ２から出力
される正極性アナログ階調電圧の信号経路をストレート
又はクロスに切り替えて液晶パネルＰＮＬに出力する。
出力切替部ＳＷ２は、負極性オペアンプＯＰ３から出力
される負極性アナログ階調電圧及び正極性オペアンプＯ
Ｐ４から出力される正極性アナログ階調電圧の信号経路
をストレート又はクロスに切り替えて液晶パネルＰＮＬ
に出力する。液晶パネルＰＮＬは、赤色と緑色と青色の
３色からなる各画素を各色について所定の階調電圧で液
晶表示を行う。
ＳＷ２が水平方向にｍ個配列されている。出力切替部Ｓ
Ｗ１は、負極性オペアンプＯＰ１から出力される負極性
アナログ階調電圧及び正極性オペアンプＯＰ２から出力
される正極性アナログ階調電圧の信号経路をストレート
又はクロスに切り替えて液晶パネルＰＮＬに出力する。
出力切替部ＳＷ２は、負極性オペアンプＯＰ３から出力
される負極性アナログ階調電圧及び正極性オペアンプＯ
Ｐ４から出力される正極性アナログ階調電圧の信号経路
をストレート又はクロスに切り替えて液晶パネルＰＮＬ
に出力する。液晶パネルＰＮＬは、赤色と緑色と青色の
３色からなる各画素を各色について所定の階調電圧で液
晶表示を行う。
【０００９】
【発明が解決しようとする課題】半導体集積回路４０
は、データラッチ部ＬＴ、セレクタ部ＳＥＬ及びオペア
ンプ部ＯＰの縦方向に並ぶ列が水平方向に２×ｍ組（例
えば３８４組）繰り返し並ぶため、水平方向の長さ２４
が長い長方形の半導体集積回路４０が形成される。例え
ば、水平方向の長さ２４が約１５ｍｍであり、垂直方向
の長さが約２ｍｍである。この半導体集積回路４０は、
面積が比較的大きいので、より小さい面積の半導体集積
回路４０の開発が望まれている。特に、半導体集積回路
４０の水平方向の長さを短くすることが望まれている。
は、データラッチ部ＬＴ、セレクタ部ＳＥＬ及びオペア
ンプ部ＯＰの縦方向に並ぶ列が水平方向に２×ｍ組（例
えば３８４組）繰り返し並ぶため、水平方向の長さ２４
が長い長方形の半導体集積回路４０が形成される。例え
ば、水平方向の長さ２４が約１５ｍｍであり、垂直方向
の長さが約２ｍｍである。この半導体集積回路４０は、
面積が比較的大きいので、より小さい面積の半導体集積
回路４０の開発が望まれている。特に、半導体集積回路
４０の水平方向の長さを短くすることが望まれている。
【００１０】また、負極性セレクタＳＥＬ１，ＳＥＬ３
の直上では、負極性階調電圧線ＬＮは配線コンタクト部
１において負極性セレクタＳＥＬ１，ＳＥＬ３と接続さ
れているが、正極性階調電圧線ＬＮは負極性セレクタＳ
ＥＬ１，ＳＥＬ３と接続されておらず、その領域（図上
の斜線領域）が未使用領域２として無駄になってしま
う。同様に、正極性セレクタＳＥＬ２，ＳＥＬ４にも、
無駄な未使用領域２が生じてしまう。
の直上では、負極性階調電圧線ＬＮは配線コンタクト部
１において負極性セレクタＳＥＬ１，ＳＥＬ３と接続さ
れているが、正極性階調電圧線ＬＮは負極性セレクタＳ
ＥＬ１，ＳＥＬ３と接続されておらず、その領域（図上
の斜線領域）が未使用領域２として無駄になってしま
う。同様に、正極性セレクタＳＥＬ２，ＳＥＬ４にも、
無駄な未使用領域２が生じてしまう。
【００１１】また、ＮチャネルＭＯＳトランジスタで構
成される負極性セレクタＳＥＬ１，ＳＥＬ３とＰチャネ
ルＭＯＳトランジスタで構成される正極性セレクタＳＥ
Ｌ２，ＳＥＬ４とが交互に配置されるため、異なるチャ
ネルタイプのセレクタ間の距離２３をある程度以上は広
げなければならず、半導体集積回路４０の水平方向の長
さ２４を必要以上に長くせざるを得ない。
成される負極性セレクタＳＥＬ１，ＳＥＬ３とＰチャネ
ルＭＯＳトランジスタで構成される正極性セレクタＳＥ
Ｌ２，ＳＥＬ４とが交互に配置されるため、異なるチャ
ネルタイプのセレクタ間の距離２３をある程度以上は広
げなければならず、半導体集積回路４０の水平方向の長
さ２４を必要以上に長くせざるを得ない。
【００１２】本発明の目的は、液晶パネル駆動用半導体
集積回路を小さい面積で構成できるようにすることであ
る。
集積回路を小さい面積で構成できるようにすることであ
る。
【００１３】
【課題を解決するための手段】本発明の液晶パネル駆動
用半導体集積回路は、外部から入力されるｎビットのデ
ジタル画像データを保持するデータラッチと、各階調の
アナログ階調電圧が生じる階調電圧線が直上に配置さ
れ、前記データラッチが保持したｎビットのデジタル画
像データに応じていずれかのアナログ階調電圧を選択す
るセレクタとに関して、同一極性の階調電圧線のみが直
上に配置されたセレクタを組とし、正極性の組と負極性
の組とを前記階調電圧線に対して垂直方向に並べて配置
する。
用半導体集積回路は、外部から入力されるｎビットのデ
ジタル画像データを保持するデータラッチと、各階調の
アナログ階調電圧が生じる階調電圧線が直上に配置さ
れ、前記データラッチが保持したｎビットのデジタル画
像データに応じていずれかのアナログ階調電圧を選択す
るセレクタとに関して、同一極性の階調電圧線のみが直
上に配置されたセレクタを組とし、正極性の組と負極性
の組とを前記階調電圧線に対して垂直方向に並べて配置
する。
【００１４】本発明は上記技術手段より成るので、セレ
クタの直上に配置されている階調電圧線が同一極性のも
のだけで済み、セレクタの未使用領域をなくすことが可
能となる。また、異なるタイプのセレクタを交互に配置
しなくても済むので、同タイプのトランジスタをまとめ
て配置することが可能となり、素子間隔を短くすること
が可能となる。
クタの直上に配置されている階調電圧線が同一極性のも
のだけで済み、セレクタの未使用領域をなくすことが可
能となる。また、異なるタイプのセレクタを交互に配置
しなくても済むので、同タイプのトランジスタをまとめ
て配置することが可能となり、素子間隔を短くすること
が可能となる。
【００１５】
【発明の実施の形態】以下、本発明の一実施形態を図面
に基づいて説明する。 （第１の実施形態）図１は、第１の実施形態による液晶
表示装置の構成例を示す図である。液晶表示装置は、Ｔ
ＦＴ液晶パネルＰＮＬ及び液晶パネル駆動用半導体集積
回路３０を有する。半導体集積回路３０は、負極性セレ
クタ部（Ｎチャネルセレクタ部）ＮＳＥＬ、データラッ
チ部ＬＴ、正極性セレクタ部（Ｐチャネルセレクタ部）
ＰＳＥＬ、オペアンプ部ＯＰ、出力切替部ＳＷを有す
る。本実施形態では、図１２のセレクタ部ＳＥＬが、負
極性セレクタ部ＮＳＥＬと正極性セレクタ部ＰＳＥＬと
に分割されている。また、ＴＦＴ液晶パネルＰＮＬは、
図１２に示したものと同様のものである。
に基づいて説明する。 （第１の実施形態）図１は、第１の実施形態による液晶
表示装置の構成例を示す図である。液晶表示装置は、Ｔ
ＦＴ液晶パネルＰＮＬ及び液晶パネル駆動用半導体集積
回路３０を有する。半導体集積回路３０は、負極性セレ
クタ部（Ｎチャネルセレクタ部）ＮＳＥＬ、データラッ
チ部ＬＴ、正極性セレクタ部（Ｐチャネルセレクタ部）
ＰＳＥＬ、オペアンプ部ＯＰ、出力切替部ＳＷを有す
る。本実施形態では、図１２のセレクタ部ＳＥＬが、負
極性セレクタ部ＮＳＥＬと正極性セレクタ部ＰＳＥＬと
に分割されている。また、ＴＦＴ液晶パネルＰＮＬは、
図１２に示したものと同様のものである。
【００１６】データラッチ部ＬＴには、直上に配置され
るデータラッチ線が配線コンタクト部１（●印で示す）
で接続される。データラッチ部ＬＴは、上段に負極性デ
ータラッチＬＴ１，ＬＴ３が水平方向にｍ個配列され、
その下段に隣接して正極性データラッチＬＴ２，ＬＴ４
が水平方向にｍ個配列されている。負極性データラッチ
ＬＴ１，ＬＴ３は、所定階調の負極性のアナログ階調電
圧を発生させるためのｎビット（６４階調の場合は６ビ
ット）のデジタル画像データを外部から入力して保持す
る。正極性データラッチＬＴ２，ＬＴ４は、所定階調の
正極性のアナログ階調電圧を発生させるためのｎビット
のデジタル画像データを外部から入力して保持する。
るデータラッチ線が配線コンタクト部１（●印で示す）
で接続される。データラッチ部ＬＴは、上段に負極性デ
ータラッチＬＴ１，ＬＴ３が水平方向にｍ個配列され、
その下段に隣接して正極性データラッチＬＴ２，ＬＴ４
が水平方向にｍ個配列されている。負極性データラッチ
ＬＴ１，ＬＴ３は、所定階調の負極性のアナログ階調電
圧を発生させるためのｎビット（６４階調の場合は６ビ
ット）のデジタル画像データを外部から入力して保持す
る。正極性データラッチＬＴ２，ＬＴ４は、所定階調の
正極性のアナログ階調電圧を発生させるためのｎビット
のデジタル画像データを外部から入力して保持する。
【００１７】負極性セレクタ部ＮＳＥＬは、Ｎチャネル
ＭＯＳトランジスタ（転送ゲート）により構成され、負
極性セレクタＳＥＬ１，ＳＥＬ３が水平方向にｍ個配列
されている。負極性セレクタＳＥＬ１，ＳＥＬ３の直上
には、ｍ／３本（例えば６４本）の負極性階調電圧線Ｎ
ＬＮが水平方向に延びるように垂直方向に並んで配置さ
れており、負極性セレクタＳＥＬ１，ＳＥＬ３にはｍ／
３本の負極性階調電圧線ＮＬＮが配線コンタクト部１で
接続されている。
ＭＯＳトランジスタ（転送ゲート）により構成され、負
極性セレクタＳＥＬ１，ＳＥＬ３が水平方向にｍ個配列
されている。負極性セレクタＳＥＬ１，ＳＥＬ３の直上
には、ｍ／３本（例えば６４本）の負極性階調電圧線Ｎ
ＬＮが水平方向に延びるように垂直方向に並んで配置さ
れており、負極性セレクタＳＥＬ１，ＳＥＬ３にはｍ／
３本の負極性階調電圧線ＮＬＮが配線コンタクト部１で
接続されている。
【００１８】負極性セレクタＳＥＬ１，ＳＥＬ３は、負
極性階調電圧線ＮＬＮ上に発生させられる例えば６Ｖか
ら０Ｖまでの負極性のアナログ階調電圧を基に、負極性
データラッチＬＴ１，ＬＴ３から信号線３を介して与え
られるデジタル画像データに応じて所定の階調を示す負
極性アナログ階調電圧を選択し、信号線４を介してオペ
アンプ部ＯＰに供給する。
極性階調電圧線ＮＬＮ上に発生させられる例えば６Ｖか
ら０Ｖまでの負極性のアナログ階調電圧を基に、負極性
データラッチＬＴ１，ＬＴ３から信号線３を介して与え
られるデジタル画像データに応じて所定の階調を示す負
極性アナログ階調電圧を選択し、信号線４を介してオペ
アンプ部ＯＰに供給する。
【００１９】図２は、負極性セレクタ（Ｎチャネルセレ
クタ）ＳＥＬ１及びそれに接続される階調電圧発生部５
の回路図である。階調電圧発生部５の端子Ｖ+には例え
ば６Ｖが印加され、端子Ｖ-には例えば０Ｖが印加され
る。端子Ｖ+と端子Ｖ-の間には、ラダー抵抗６が接続さ
れる。ラダー抵抗６を抵抗分割するように、ラダー抵抗
６にはｍ／３本（例えば６４本）の負極性階調電圧線Ｎ
ＬＮが接続され、例えば６Ｖから０Ｖまでの間で６４階
調分の負極性のアナログ階調電圧が発生させられる。
クタ）ＳＥＬ１及びそれに接続される階調電圧発生部５
の回路図である。階調電圧発生部５の端子Ｖ+には例え
ば６Ｖが印加され、端子Ｖ-には例えば０Ｖが印加され
る。端子Ｖ+と端子Ｖ-の間には、ラダー抵抗６が接続さ
れる。ラダー抵抗６を抵抗分割するように、ラダー抵抗
６にはｍ／３本（例えば６４本）の負極性階調電圧線Ｎ
ＬＮが接続され、例えば６Ｖから０Ｖまでの間で６４階
調分の負極性のアナログ階調電圧が発生させられる。
【００２０】６４階調（６ビット）の場合には、各負極
性階調電圧線ＮＬＮには６個のＮチャネルＭＯＳトラン
ジスタ（転送ゲート）Ｔｒが直列に接続される。Ｎチャ
ネルＭＯＳトランジスタＴｒは、６行６４列の２次元行
列として配置され、各トランジスタＴｒのゲートには、
負極性データラッチＬＴ１（図１）からの信号線３が接
続される。信号線３に供給されるデジタル画像データに
応じて、６４本の負極性階調電圧線ＮＬＮのうちのいず
れか一本が選択されて、信号線４を介して所定階調のア
ナログ階調電圧が負極性オペアンプＯＰ１（図１）に出
力される。負極性セレクタＳＥＬ３の構成は、上記の負
極性セレクタＳＥＬ１の構成と同様である。
性階調電圧線ＮＬＮには６個のＮチャネルＭＯＳトラン
ジスタ（転送ゲート）Ｔｒが直列に接続される。Ｎチャ
ネルＭＯＳトランジスタＴｒは、６行６４列の２次元行
列として配置され、各トランジスタＴｒのゲートには、
負極性データラッチＬＴ１（図１）からの信号線３が接
続される。信号線３に供給されるデジタル画像データに
応じて、６４本の負極性階調電圧線ＮＬＮのうちのいず
れか一本が選択されて、信号線４を介して所定階調のア
ナログ階調電圧が負極性オペアンプＯＰ１（図１）に出
力される。負極性セレクタＳＥＬ３の構成は、上記の負
極性セレクタＳＥＬ１の構成と同様である。
【００２１】図１に戻り、正極性セレクタ部ＰＳＥＬ
は、ＰチャネルＭＯＳトランジスタ（転送ゲート）によ
り構成され、正極性セレクタＳＥＬ２，ＳＥＬ４が水平
方向にｍ個配列されている。正極性セレクタＳＥＬ２，
ＳＥＬ４の直上には、ｍ／３本（例えば６４本）の正極
性階調電圧線ＰＬＮが水平方向に延びるように垂直方向
に並んで配置されており、正極性セレクタＳＥＬ２，Ｓ
ＥＬ４にはｍ／３本の正極性階調電圧線ＰＬＮが配線コ
ンタクト部１で接続されている。
は、ＰチャネルＭＯＳトランジスタ（転送ゲート）によ
り構成され、正極性セレクタＳＥＬ２，ＳＥＬ４が水平
方向にｍ個配列されている。正極性セレクタＳＥＬ２，
ＳＥＬ４の直上には、ｍ／３本（例えば６４本）の正極
性階調電圧線ＰＬＮが水平方向に延びるように垂直方向
に並んで配置されており、正極性セレクタＳＥＬ２，Ｓ
ＥＬ４にはｍ／３本の正極性階調電圧線ＰＬＮが配線コ
ンタクト部１で接続されている。
【００２２】正極性セレクタＳＥＬ２，ＳＥＬ４は、正
極性階調電圧線ＰＬＮ上に発生させられる例えば６Ｖか
ら１２Ｖまでの正極性のアナログ階調電圧を基に、正極
性データラッチＬＴ２，ＬＴ４が保持するデジタル画像
データに応じて所定の階調を示す正極性アナログ階調電
圧を選択する。正極性セレクタＳＥＬ２，ＳＥＬ４及び
それに接続される階調電圧発生部は、図２に示したもの
と同様であるが、トランジスタＴｒがＮチャネルではな
くＰチャネルにより構成され、端子Ｖ-には６Ｖが印加
され、端子Ｖ+には１２Ｖが印加される点が異なる。こ
の場合、階調電圧生成部５は、６Ｖから１２Ｖまでの正
極性階調電圧を発生させる。
極性階調電圧線ＰＬＮ上に発生させられる例えば６Ｖか
ら１２Ｖまでの正極性のアナログ階調電圧を基に、正極
性データラッチＬＴ２，ＬＴ４が保持するデジタル画像
データに応じて所定の階調を示す正極性アナログ階調電
圧を選択する。正極性セレクタＳＥＬ２，ＳＥＬ４及び
それに接続される階調電圧発生部は、図２に示したもの
と同様であるが、トランジスタＴｒがＮチャネルではな
くＰチャネルにより構成され、端子Ｖ-には６Ｖが印加
され、端子Ｖ+には１２Ｖが印加される点が異なる。こ
の場合、階調電圧生成部５は、６Ｖから１２Ｖまでの正
極性階調電圧を発生させる。
【００２３】オペアンプ部ＯＰには、上段に正極性（ハ
イレベル側）のオペアンプＯＰ２，ＯＰ４が水平方向に
ｍ個配列され、その下に隣接して負極性（ローレベル
側）のオペアンプＯＰ１，ＯＰ３が水平方向にｍ個配列
されている。負極性オペアンプＯＰ１，ＯＰ３は、負極
性セレクタＳＥＬ１，ＳＥＬ３により選択された負極性
アナログ階調電圧を増幅して出力する。正極性オペアン
プＯＰ２，ＯＰ４は、正極性セレクタＳＥＬ２，ＳＥＬ
４により選択された正極性アナログ階調電圧を増幅して
出力する。
イレベル側）のオペアンプＯＰ２，ＯＰ４が水平方向に
ｍ個配列され、その下に隣接して負極性（ローレベル
側）のオペアンプＯＰ１，ＯＰ３が水平方向にｍ個配列
されている。負極性オペアンプＯＰ１，ＯＰ３は、負極
性セレクタＳＥＬ１，ＳＥＬ３により選択された負極性
アナログ階調電圧を増幅して出力する。正極性オペアン
プＯＰ２，ＯＰ４は、正極性セレクタＳＥＬ２，ＳＥＬ
４により選択された正極性アナログ階調電圧を増幅して
出力する。
【００２４】出力切替部ＳＷには、出力切替部ＳＷ１，
ＳＷ２が水平方向にｍ個配列されている。出力切替部Ｓ
Ｗ１は、負極性オペアンプＯＰ１から出力される負極性
アナログ階調電圧及び正極性オペアンプＯＰ２から出力
される正極性アナログ階調電圧の信号経路をストレート
又はクロスに切り替えて液晶パネルＰＮＬに出力する。
出力切替部ＳＷ２は、負極性オペアンプＯＰ３から出力
される負極性アナログ階調電圧及び正極性オペアンプＯ
Ｐ４から出力される正極性アナログ階調電圧の信号経路
をストレート又はクロスに切り替えて液晶パネルＰＮＬ
に出力する。液晶パネルＰＮＬは、赤色と緑色と青色の
３色からなる各画素を各色について所定の階調電圧で液
晶表示を行う。
ＳＷ２が水平方向にｍ個配列されている。出力切替部Ｓ
Ｗ１は、負極性オペアンプＯＰ１から出力される負極性
アナログ階調電圧及び正極性オペアンプＯＰ２から出力
される正極性アナログ階調電圧の信号経路をストレート
又はクロスに切り替えて液晶パネルＰＮＬに出力する。
出力切替部ＳＷ２は、負極性オペアンプＯＰ３から出力
される負極性アナログ階調電圧及び正極性オペアンプＯ
Ｐ４から出力される正極性アナログ階調電圧の信号経路
をストレート又はクロスに切り替えて液晶パネルＰＮＬ
に出力する。液晶パネルＰＮＬは、赤色と緑色と青色の
３色からなる各画素を各色について所定の階調電圧で液
晶表示を行う。
【００２５】本実施形態では、正極性セレクタＳＥＬ
２，ＳＥＬ４及び正極性データラッチＬＴ２，ＬＴ４を
正極性の組とし、負極性セレクタＳＥＬ１，ＳＥＬ３及
び負極性データラッチＬＴ１，ＬＴ３を負極性の組とし
て、正極性データラッチＬＴ２，ＬＴ４と負極性データ
ラッチＬＴ１，ＬＴ３とが正極性階調電圧線ＰＬＮ及び
負極性階調電圧線ＮＬＮに対して垂直方向に隣接するよ
うに、正極性の組及び負極性の組を同一直線上に配置す
る。そして、この垂直方向に一直線上に配置した構成を
一組として、正極性階調電圧線ＰＬＮ及び負極性階調電
圧線ＮＬＮに対して水平方向に複数組並べて配置する。
２，ＳＥＬ４及び正極性データラッチＬＴ２，ＬＴ４を
正極性の組とし、負極性セレクタＳＥＬ１，ＳＥＬ３及
び負極性データラッチＬＴ１，ＬＴ３を負極性の組とし
て、正極性データラッチＬＴ２，ＬＴ４と負極性データ
ラッチＬＴ１，ＬＴ３とが正極性階調電圧線ＰＬＮ及び
負極性階調電圧線ＮＬＮに対して垂直方向に隣接するよ
うに、正極性の組及び負極性の組を同一直線上に配置す
る。そして、この垂直方向に一直線上に配置した構成を
一組として、正極性階調電圧線ＰＬＮ及び負極性階調電
圧線ＮＬＮに対して水平方向に複数組並べて配置する。
【００２６】これにより、半導体集積回路３０は、負極
性セレクタ部ＮＳＥＬ、データラッチ部ＬＴ、正極性セ
レクタ部ＰＳＥＬ及びオペアンプ部ＯＰの縦方向に並ぶ
列が水平方向にｍ組（例えば１９２組）繰り返し並ぶ。
図１２に示す半導体集積回路４０は水平方向に２×ｍ組
（例えば３８４組）が並ぶが、本実施形態の半導体集積
回路３０は水平方向にｍ組（例えば１９２組）が並ぶの
で、図１２に示すものよりも水平方向の長さ２２が約１
／２になる。すなわち、本実施形態の水平方向の長さ２
２は、図１２の水平方向の長さ２４の約１／２になり、
半導体集積回路３０の面積を小さくすることができる。
なお、半導体集積回路３０の垂直方向の長さは、図１２
のものに比べてほとんど変わらない。
性セレクタ部ＮＳＥＬ、データラッチ部ＬＴ、正極性セ
レクタ部ＰＳＥＬ及びオペアンプ部ＯＰの縦方向に並ぶ
列が水平方向にｍ組（例えば１９２組）繰り返し並ぶ。
図１２に示す半導体集積回路４０は水平方向に２×ｍ組
（例えば３８４組）が並ぶが、本実施形態の半導体集積
回路３０は水平方向にｍ組（例えば１９２組）が並ぶの
で、図１２に示すものよりも水平方向の長さ２２が約１
／２になる。すなわち、本実施形態の水平方向の長さ２
２は、図１２の水平方向の長さ２４の約１／２になり、
半導体集積回路３０の面積を小さくすることができる。
なお、半導体集積回路３０の垂直方向の長さは、図１２
のものに比べてほとんど変わらない。
【００２７】また、図１２の半導体集積回路４０では、
セレクタ部ＳＥＬの直上に配置された階調電圧線ＬＮが
セレクタ部ＳＥＬに接続されていない未使用領域（図上
の斜線領域）２が生じていたが、本実施形態の半導体集
積回路３０ではそのような未使用領域がなくなり、負極
性セレクタ部ＮＳＥＬ及び正極性セレクタ部ＰＳＥＬの
配線を効率的にレイアウトすることができ、全体とし
て、半導体集積回路３０の面積を小さくすることができ
る。
セレクタ部ＳＥＬの直上に配置された階調電圧線ＬＮが
セレクタ部ＳＥＬに接続されていない未使用領域（図上
の斜線領域）２が生じていたが、本実施形態の半導体集
積回路３０ではそのような未使用領域がなくなり、負極
性セレクタ部ＮＳＥＬ及び正極性セレクタ部ＰＳＥＬの
配線を効率的にレイアウトすることができ、全体とし
て、半導体集積回路３０の面積を小さくすることができ
る。
【００２８】また、図１２の半導体集積回路４０では、
異なるチャネルタイプのセレクタＳＥＬ間の距離２３を
ある程度以上は広げなければならなかったが、本実施形
態では負極性セレクタＳＥＬ１及びＳＥＬ３は同じＮチ
ャネルタイプのトランジスタを用いているため、セレク
タＳＥＬ１及びＳＥＬ３の間の距離２１を短くすること
ができる。同様に、正極性セレクタＳＥＬ２及びＳＥＬ
４も同じＰチャネルタイプのトランジスタを用いている
ため、セレクタＳＥＬ２及びＳＥＬ４の間の距離を短く
することができるので、半導体集積回路３０の面積をよ
り小さくすることができる。
異なるチャネルタイプのセレクタＳＥＬ間の距離２３を
ある程度以上は広げなければならなかったが、本実施形
態では負極性セレクタＳＥＬ１及びＳＥＬ３は同じＮチ
ャネルタイプのトランジスタを用いているため、セレク
タＳＥＬ１及びＳＥＬ３の間の距離２１を短くすること
ができる。同様に、正極性セレクタＳＥＬ２及びＳＥＬ
４も同じＰチャネルタイプのトランジスタを用いている
ため、セレクタＳＥＬ２及びＳＥＬ４の間の距離を短く
することができるので、半導体集積回路３０の面積をよ
り小さくすることができる。
【００２９】（第２の実施形態）図３は、第２の実施形
態による液晶表示装置の構成例を示す図である。液晶表
示装置は、ＴＦＴ液晶パネルＰＮＬ及び液晶パネル駆動
用半導体集積回路３０を有する。本実施形態は、第１の
実施形態（図１）と比べて、負極性セレクタ部ＮＳＥＬ
とデータラッチ部ＬＴの上段との上下位置を逆にすると
ともに、正極性セレクタ部ＰＳＥＬとデータラッチ部Ｌ
Ｔの下段との上下位置とを逆にしたものである。
態による液晶表示装置の構成例を示す図である。液晶表
示装置は、ＴＦＴ液晶パネルＰＮＬ及び液晶パネル駆動
用半導体集積回路３０を有する。本実施形態は、第１の
実施形態（図１）と比べて、負極性セレクタ部ＮＳＥＬ
とデータラッチ部ＬＴの上段との上下位置を逆にすると
ともに、正極性セレクタ部ＰＳＥＬとデータラッチ部Ｌ
Ｔの下段との上下位置とを逆にしたものである。
【００３０】本実施形態の半導体集積回路３０は、負極
性データラッチ部ＮＬＴ、負極性セレクタ部ＮＳＥＬ、
正極性セレクタ部ＰＳＥＬ、正極性データラッチ部ＰＬ
Ｔ、オペアンプ部ＯＰ、出力切替部ＳＷがこの順に垂直
方向に並んでいる。負極性データラッチ部ＮＬＴには負
極性データラッチＬＴ１，ＬＴ３が水平方向にｍ個配列
され、正極性データラッチ部ＰＬＴには正極性データラ
ッチＬＴ２，ＬＴ４が水平方向にｍ個配列されている。
性データラッチ部ＮＬＴ、負極性セレクタ部ＮＳＥＬ、
正極性セレクタ部ＰＳＥＬ、正極性データラッチ部ＰＬ
Ｔ、オペアンプ部ＯＰ、出力切替部ＳＷがこの順に垂直
方向に並んでいる。負極性データラッチ部ＮＬＴには負
極性データラッチＬＴ１，ＬＴ３が水平方向にｍ個配列
され、正極性データラッチ部ＰＬＴには正極性データラ
ッチＬＴ２，ＬＴ４が水平方向にｍ個配列されている。
【００３１】本実施形態では、正極性セレクタＰＳＥＬ
及び正極性データラッチＰＬＴを正極性の組とし、負極
性セレクタＮＳＥＬ及び負極性データラッチＮＬＴを負
極性の組として、正極性セレクタＰＳＥＬと負極性セレ
クタＮＳＥＬとが階調電圧線ＮＬＮ，ＰＬＮに対して垂
直方向に隣接するように、正極性の組及び負極性の組を
一直線上に配置する。そして、この垂直方向に一直線上
に配置した構成を一組として、正極性階調電圧線ＰＬＮ
及び負極性階調電圧線ＮＬＮに対して水平方向に複数組
並べる。この構成は、第１の実施形態（図１）に対して
配置のみが異なり、第１の実施形態と等価な動作及び効
果を奏する。
及び正極性データラッチＰＬＴを正極性の組とし、負極
性セレクタＮＳＥＬ及び負極性データラッチＮＬＴを負
極性の組として、正極性セレクタＰＳＥＬと負極性セレ
クタＮＳＥＬとが階調電圧線ＮＬＮ，ＰＬＮに対して垂
直方向に隣接するように、正極性の組及び負極性の組を
一直線上に配置する。そして、この垂直方向に一直線上
に配置した構成を一組として、正極性階調電圧線ＰＬＮ
及び負極性階調電圧線ＮＬＮに対して水平方向に複数組
並べる。この構成は、第１の実施形態（図１）に対して
配置のみが異なり、第１の実施形態と等価な動作及び効
果を奏する。
【００３２】（第３の実施形態）図４は、第３の実施形
態による液晶表示装置の構成例を示す図である。液晶表
示装置は、ＴＦＴ液晶パネルＰＮＬ及び液晶パネル駆動
用半導体集積回路３０を有する。本実施形態は、第２の
実施形態（図３）と比べて、正極性セレクタ部ＰＳＥＬ
と正極性データラッチ部ＰＬＴとの上下位置を逆にした
ものである。
態による液晶表示装置の構成例を示す図である。液晶表
示装置は、ＴＦＴ液晶パネルＰＮＬ及び液晶パネル駆動
用半導体集積回路３０を有する。本実施形態は、第２の
実施形態（図３）と比べて、正極性セレクタ部ＰＳＥＬ
と正極性データラッチ部ＰＬＴとの上下位置を逆にした
ものである。
【００３３】本実施形態の半導体集積回路３０は、負極
性データラッチ部ＮＬＴ、負極性セレクタ部ＮＳＥＬ、
正極性データラッチ部ＰＬＴ、正極性セレクタ部ＰＳＥ
Ｌ、オペアンプ部ＯＰ、出力切替部ＳＷがこの順に垂直
方向に並んでいる。
性データラッチ部ＮＬＴ、負極性セレクタ部ＮＳＥＬ、
正極性データラッチ部ＰＬＴ、正極性セレクタ部ＰＳＥ
Ｌ、オペアンプ部ＯＰ、出力切替部ＳＷがこの順に垂直
方向に並んでいる。
【００３４】本実施形態では、正極性セレクタＰＳＥＬ
及び正極性データラッチＰＬＴを正極性の組とし、負極
性セレクタＮＳＥＬ及び負極性データラッチＮＬＴを負
極性の組として、正極性及び負極性の異なる組のセレク
タＳＥＬ１，ＳＥＬ３とデータラッチＬＴ２，ＬＴ４と
が垂直方向に隣接するように、正極性の組及び負極性の
組を一直線上に配置する。そして、この垂直方向に一直
線上に配置した構成を一組として、正極性階調電圧線Ｐ
ＬＮ及び負極性階調電圧線ＮＬＮに対して水平方向に複
数組並べて配置する。この構成は、第１の実施形態（図
１）に対して配置のみが異なり、第１の実施形態と等価
な動作及び効果を奏する。
及び正極性データラッチＰＬＴを正極性の組とし、負極
性セレクタＮＳＥＬ及び負極性データラッチＮＬＴを負
極性の組として、正極性及び負極性の異なる組のセレク
タＳＥＬ１，ＳＥＬ３とデータラッチＬＴ２，ＬＴ４と
が垂直方向に隣接するように、正極性の組及び負極性の
組を一直線上に配置する。そして、この垂直方向に一直
線上に配置した構成を一組として、正極性階調電圧線Ｐ
ＬＮ及び負極性階調電圧線ＮＬＮに対して水平方向に複
数組並べて配置する。この構成は、第１の実施形態（図
１）に対して配置のみが異なり、第１の実施形態と等価
な動作及び効果を奏する。
【００３５】（第４の実施形態）図５は、第４の実施形
態による液晶表示装置の構成例を示す図である。液晶表
示装置は、ＴＦＴ液晶パネルＰＮＬ及び液晶パネル駆動
用半導体集積回路３０を有する。本実施形態は、第２の
実施形態（図３）に対して、負極性セレクタ部ＮＳＥＬ
を第１の負極性セレクタ部ＮＳＥＬａと第２の負極性セ
レクタ部ＮＳＥＬｂに分割し、正極性セレクタ部ＰＳＥ
Ｌを第１の正極性セレクタ部ＰＳＥＬａと第２の正極性
セレクタ部ＰＳＥＬｂに分割した点が異なる。上記のセ
レクタの分割は、例えば、階調値の順番で半分に分けて
分割する。
態による液晶表示装置の構成例を示す図である。液晶表
示装置は、ＴＦＴ液晶パネルＰＮＬ及び液晶パネル駆動
用半導体集積回路３０を有する。本実施形態は、第２の
実施形態（図３）に対して、負極性セレクタ部ＮＳＥＬ
を第１の負極性セレクタ部ＮＳＥＬａと第２の負極性セ
レクタ部ＮＳＥＬｂに分割し、正極性セレクタ部ＰＳＥ
Ｌを第１の正極性セレクタ部ＰＳＥＬａと第２の正極性
セレクタ部ＰＳＥＬｂに分割した点が異なる。上記のセ
レクタの分割は、例えば、階調値の順番で半分に分けて
分割する。
【００３６】本実施形態の半導体集積回路３０は、第１
の負極性セレクタ部ＮＳＥＬａ、負極性データラッチ部
ＮＬＴ、第２の負極性セレクタ部ＮＳＥＬｂ、第１の正
極性セレクタ部ＰＳＥＬａ、正極性データラッチ部ＰＬ
Ｔ、第２の正極性セレクタ部ＰＳＥＬｂ、オペアンプ部
ＯＰ、出力切替部ＳＷがこの順に垂直方向に並んでい
る。第１の負極性セレクタ部ＮＳＥＬａと第２の負極性
セレクタ部ＮＳＥＬｂとは、間に負極性データラッチ部
ＮＬＴを挟むように垂直方向に配列される。第１の正極
性セレクタ部ＰＳＥＬａと第２の正極性セレクタ部ＰＳ
ＥＬｂとは、間に正極性データラッチ部ＰＬＴを挟むよ
うに垂直方向に配列される。
の負極性セレクタ部ＮＳＥＬａ、負極性データラッチ部
ＮＬＴ、第２の負極性セレクタ部ＮＳＥＬｂ、第１の正
極性セレクタ部ＰＳＥＬａ、正極性データラッチ部ＰＬ
Ｔ、第２の正極性セレクタ部ＰＳＥＬｂ、オペアンプ部
ＯＰ、出力切替部ＳＷがこの順に垂直方向に並んでい
る。第１の負極性セレクタ部ＮＳＥＬａと第２の負極性
セレクタ部ＮＳＥＬｂとは、間に負極性データラッチ部
ＮＬＴを挟むように垂直方向に配列される。第１の正極
性セレクタ部ＰＳＥＬａと第２の正極性セレクタ部ＰＳ
ＥＬｂとは、間に正極性データラッチ部ＰＬＴを挟むよ
うに垂直方向に配列される。
【００３７】本実施形態では、正極性データラッチＰＬ
Ｔを第１及び第２の正極性セレクタ部ＰＳＥＬａ，ＰＳ
ＥＬｂの間に挟んだものを正極性の組とし、負極性デー
タラッチＮＬＴを第１及び第２の負極性セレクタ部ＮＳ
ＥＬａ，ＮＳＥＬｂの間に挟んだものを負極性の組と
し、正極性の組と負極性の組とを垂直方向の同一線上に
配列する。そして、この垂直方向に同一線上に配置した
ものを一組として、正極性階調電圧線ＰＬＮ及び負極性
階調電圧線ＮＬＮに対して水平方向に複数組並べて配置
する。この際、第２の負極性セレクタ部ＮＳＥＬｂと第
１の正極性セレクタ部ＰＳＥＬａとが垂直方向に隣接す
るように正極性の組と負極性の組とが配列される。この
構成は、第１の実施形態（図１）に対して配置のみが異
なり、第１の実施形態と等価な動作及び効果を奏する。
Ｔを第１及び第２の正極性セレクタ部ＰＳＥＬａ，ＰＳ
ＥＬｂの間に挟んだものを正極性の組とし、負極性デー
タラッチＮＬＴを第１及び第２の負極性セレクタ部ＮＳ
ＥＬａ，ＮＳＥＬｂの間に挟んだものを負極性の組と
し、正極性の組と負極性の組とを垂直方向の同一線上に
配列する。そして、この垂直方向に同一線上に配置した
ものを一組として、正極性階調電圧線ＰＬＮ及び負極性
階調電圧線ＮＬＮに対して水平方向に複数組並べて配置
する。この際、第２の負極性セレクタ部ＮＳＥＬｂと第
１の正極性セレクタ部ＰＳＥＬａとが垂直方向に隣接す
るように正極性の組と負極性の組とが配列される。この
構成は、第１の実施形態（図１）に対して配置のみが異
なり、第１の実施形態と等価な動作及び効果を奏する。
【００３８】（第５の実施形態）図６は、第５の実施形
態による液晶表示装置の構成例を示す図である。液晶表
示装置は、ＴＦＴ液晶パネルＰＮＬ及び液晶パネル駆動
用半導体集積回路３０を有する。本実施形態は、第１の
実施形態（図１）に対して、データラッチ部ＬＴの上段
部を第１の負極性データラッチ部ＮＬＴａと第２の負極
性データラッチ部ＮＬＴｂに分割するとともに、データ
ラッチ部ＬＴの下段部を第１の正極性データラッチ部Ｐ
ＬＴａと第２の正極性データラッチ部ＰＬＴｂに分割し
た点が異なる。上記のデータラッチの分割は、例えば、
デジタル画像データ（ｎビット信号）の順番で半分に分
けて分割する。なお、データラッチＮＬＴａ，ＮＬＴ
ｂ，ＰＬＴａ，ＰＬＴｂは、上記の分割によりそれぞれ
面積が半分になる。
態による液晶表示装置の構成例を示す図である。液晶表
示装置は、ＴＦＴ液晶パネルＰＮＬ及び液晶パネル駆動
用半導体集積回路３０を有する。本実施形態は、第１の
実施形態（図１）に対して、データラッチ部ＬＴの上段
部を第１の負極性データラッチ部ＮＬＴａと第２の負極
性データラッチ部ＮＬＴｂに分割するとともに、データ
ラッチ部ＬＴの下段部を第１の正極性データラッチ部Ｐ
ＬＴａと第２の正極性データラッチ部ＰＬＴｂに分割し
た点が異なる。上記のデータラッチの分割は、例えば、
デジタル画像データ（ｎビット信号）の順番で半分に分
けて分割する。なお、データラッチＮＬＴａ，ＮＬＴ
ｂ，ＰＬＴａ，ＰＬＴｂは、上記の分割によりそれぞれ
面積が半分になる。
【００３９】本実施形態の半導体集積回路３０は、第１
の負極性データラッチ部ＮＬＴａ、負極性セレクタ部Ｎ
ＳＥＬ、第２の負極性データラッチ部ＮＬＴｂ、第１の
正極性データラッチ部ＰＬＴａ、正極性セレクタ部ＰＳ
ＥＬ、第２の正極性データラッチ部ＰＬＴｂ、オペアン
プ部ＯＰ、出力切替部ＳＷがこの順に垂直方向に並んで
いる。第１の負極性データラッチ部ＮＬＴａと第２の負
極性データラッチ部ＮＬＴｂとは、間に負極性セレクタ
部ＮＳＥＬを挟むように垂直方向に配列される。第１の
正極性データラッチ部ＰＬＴａと第２の正極性データラ
ッチ部ＰＬＴｂとは、間に正極性セレクタ部ＰＳＥＬを
挟むように垂直方向に配列される。
の負極性データラッチ部ＮＬＴａ、負極性セレクタ部Ｎ
ＳＥＬ、第２の負極性データラッチ部ＮＬＴｂ、第１の
正極性データラッチ部ＰＬＴａ、正極性セレクタ部ＰＳ
ＥＬ、第２の正極性データラッチ部ＰＬＴｂ、オペアン
プ部ＯＰ、出力切替部ＳＷがこの順に垂直方向に並んで
いる。第１の負極性データラッチ部ＮＬＴａと第２の負
極性データラッチ部ＮＬＴｂとは、間に負極性セレクタ
部ＮＳＥＬを挟むように垂直方向に配列される。第１の
正極性データラッチ部ＰＬＴａと第２の正極性データラ
ッチ部ＰＬＴｂとは、間に正極性セレクタ部ＰＳＥＬを
挟むように垂直方向に配列される。
【００４０】本実施の形態では、正極性セレクタＰＳＥ
Ｌを第１及び第２の正極性データラッチ部ＰＬＴａ，Ｐ
ＬＴｂの間に挟んだものを正極性の組とし、負極性セレ
クタＮＳＥＬを第１及び第２の負極性データラッチ部Ｎ
ＬＴａ，ＮＬＴｂの間に挟んだものを負極性の組とし、
正極性の組と負極性の組とを垂直方向の同一直線上に配
列する。そして、この垂直方向に同一直線上に配置した
ものを一組として、正極性階調電圧線ＰＬＮ及び負極性
階調電圧線ＮＬＮに対して水平方向に複数組並べて配置
する。その際、第２の負極性データラッチ部ＮＬＴｂと
第１の正極性データラッチ部ＰＬＴａとが垂直方向に隣
接するように正極性の組と負極性の組とを配列したもの
を一組とする。この構成は、第１の実施形態（図１）に
対して配置のみが異なり、第１の実施形態と等価な動作
及び効果を奏する。
Ｌを第１及び第２の正極性データラッチ部ＰＬＴａ，Ｐ
ＬＴｂの間に挟んだものを正極性の組とし、負極性セレ
クタＮＳＥＬを第１及び第２の負極性データラッチ部Ｎ
ＬＴａ，ＮＬＴｂの間に挟んだものを負極性の組とし、
正極性の組と負極性の組とを垂直方向の同一直線上に配
列する。そして、この垂直方向に同一直線上に配置した
ものを一組として、正極性階調電圧線ＰＬＮ及び負極性
階調電圧線ＮＬＮに対して水平方向に複数組並べて配置
する。その際、第２の負極性データラッチ部ＮＬＴｂと
第１の正極性データラッチ部ＰＬＴａとが垂直方向に隣
接するように正極性の組と負極性の組とを配列したもの
を一組とする。この構成は、第１の実施形態（図１）に
対して配置のみが異なり、第１の実施形態と等価な動作
及び効果を奏する。
【００４１】（第６の実施形態）図７は、第６の実施形
態による液晶表示装置の構成例を示す図である。液晶表
示装置は、ＴＦＴ液晶パネルＰＮＬ及び液晶パネル駆動
用半導体集積回路３０を有する。第１の実施形態（図
１）では負極性データラッチＬＴ１，ＬＴ３と正極性デ
ータラッチＬＴ２，ＬＴ４とをそれぞれ垂直方向に隣接
させたが、本実施形態では、負極性データラッチＬＴ
１，ＬＴ３と正極性データラッチＬＴ２，ＬＴ４とをそ
れぞれ水平方向に隣接させる。
態による液晶表示装置の構成例を示す図である。液晶表
示装置は、ＴＦＴ液晶パネルＰＮＬ及び液晶パネル駆動
用半導体集積回路３０を有する。第１の実施形態（図
１）では負極性データラッチＬＴ１，ＬＴ３と正極性デ
ータラッチＬＴ２，ＬＴ４とをそれぞれ垂直方向に隣接
させたが、本実施形態では、負極性データラッチＬＴ
１，ＬＴ３と正極性データラッチＬＴ２，ＬＴ４とをそ
れぞれ水平方向に隣接させる。
【００４２】本実施形態の半導体集積回路３０は、負極
性セレクタ部ＮＳＥＬ、データラッチ部ＬＴ、正極性セ
レクタ部ＰＳＥＬ、オペアンプ部ＯＰ、出力切替部ＳＷ
がこの順に垂直方向に並んでいる。このうち、データラ
ッチ部ＬＴでは、負極性データラッチＬＴ１，ＬＴ３と
正極性データラッチＬＴ２，ＬＴ４とがそれぞれ交互に
水平方向に配列されている。
性セレクタ部ＮＳＥＬ、データラッチ部ＬＴ、正極性セ
レクタ部ＰＳＥＬ、オペアンプ部ＯＰ、出力切替部ＳＷ
がこの順に垂直方向に並んでいる。このうち、データラ
ッチ部ＬＴでは、負極性データラッチＬＴ１，ＬＴ３と
正極性データラッチＬＴ２，ＬＴ４とがそれぞれ交互に
水平方向に配列されている。
【００４３】本実施形態では、負極性データラッチＬＴ
１，ＬＴ３と正極性データラッチＬＴ２，ＬＴ４とを、
正極性階調電圧線ＰＬＮ及び負極性階調電圧線ＮＬＮに
対して水平方向に隣接させて配置する。この構成は、第
１の実施形態（図１）に対して配置のみが異なり、第１
の実施形態と等価な動作及び効果を奏する。
１，ＬＴ３と正極性データラッチＬＴ２，ＬＴ４とを、
正極性階調電圧線ＰＬＮ及び負極性階調電圧線ＮＬＮに
対して水平方向に隣接させて配置する。この構成は、第
１の実施形態（図１）に対して配置のみが異なり、第１
の実施形態と等価な動作及び効果を奏する。
【００４４】（第７の実施形態）図８は、第７の実施形
態による液晶表示装置の構成例を示す図である。液晶表
示装置は、ＴＦＴ液晶パネルＰＮＬ及び液晶パネル駆動
用半導体集積回路３０を有する。第５の実施形態（図
６）では第２の負極性データラッチＬＴ１ｂ，ＬＴ３ｂ
と第１の正極性データラッチＬＴ２ａ，ＬＴ４ａとをそ
れぞれ垂直方向に隣接させたが、本実施形態では、第２
の負極性データラッチＬＴ１ｂ，ＬＴ３ｂと第１の正極
性データラッチＬＴ２ａ，ＬＴ４ａとをそれぞれ水平方
向に隣接させる。
態による液晶表示装置の構成例を示す図である。液晶表
示装置は、ＴＦＴ液晶パネルＰＮＬ及び液晶パネル駆動
用半導体集積回路３０を有する。第５の実施形態（図
６）では第２の負極性データラッチＬＴ１ｂ，ＬＴ３ｂ
と第１の正極性データラッチＬＴ２ａ，ＬＴ４ａとをそ
れぞれ垂直方向に隣接させたが、本実施形態では、第２
の負極性データラッチＬＴ１ｂ，ＬＴ３ｂと第１の正極
性データラッチＬＴ２ａ，ＬＴ４ａとをそれぞれ水平方
向に隣接させる。
【００４５】本実施形態の半導体集積回路３０は、第１
の負極性データラッチ部ＮＬＴ、負極性セレクタ部ＮＳ
ＥＬ、第２の負極性及び第１の正極性データラッチ部Ｎ
ＰＬＴ、正極性セレクタ部ＰＳＥＬ、第２の正極性デー
タラッチ部ＰＬＴ、オペアンプ部ＯＰ、出力切替部ＳＷ
がこの順に垂直方向に並んでいる。このうち、第２の負
極性及び第１の正極性データラッチ部ＮＰＬＴでは、第
２の負極性データラッチＬＴ１ｂ，ＬＴ３ｂと第１の正
極性データラッチＬＴ２ａ，ＬＴ４ａとがそれぞれ交互
に水平方向に配列される。
の負極性データラッチ部ＮＬＴ、負極性セレクタ部ＮＳ
ＥＬ、第２の負極性及び第１の正極性データラッチ部Ｎ
ＰＬＴ、正極性セレクタ部ＰＳＥＬ、第２の正極性デー
タラッチ部ＰＬＴ、オペアンプ部ＯＰ、出力切替部ＳＷ
がこの順に垂直方向に並んでいる。このうち、第２の負
極性及び第１の正極性データラッチ部ＮＰＬＴでは、第
２の負極性データラッチＬＴ１ｂ，ＬＴ３ｂと第１の正
極性データラッチＬＴ２ａ，ＬＴ４ａとがそれぞれ交互
に水平方向に配列される。
【００４６】本実施形態では、第２の負極性データラッ
チＮＬＴ１ｂ，ＮＬＴ３ｂと第１の正極性データラッチ
ＰＬＴ１ａ，ＰＬＴ３ａとを、正極性階調電圧線ＰＬＮ
及び負極性階調電圧線ＮＬＮに対して水平方向に隣接さ
せて配置する。この構成は、第１の実施形態（図１）に
対して配置のみが異なり、第１の実施形態と等価な動作
及び効果を奏する。
チＮＬＴ１ｂ，ＮＬＴ３ｂと第１の正極性データラッチ
ＰＬＴ１ａ，ＰＬＴ３ａとを、正極性階調電圧線ＰＬＮ
及び負極性階調電圧線ＮＬＮに対して水平方向に隣接さ
せて配置する。この構成は、第１の実施形態（図１）に
対して配置のみが異なり、第１の実施形態と等価な動作
及び効果を奏する。
【００４７】（第８の実施形態）図９は、第８の実施形
態による液晶表示装置の構成例を示す図である。液晶表
示装置は、ＴＦＴ液晶パネルＰＮＬ及び液晶パネル駆動
用半導体集積回路３０を有する。半導体集積回路３０
は、データラッチ部及びセレクタ部１１、オペアンプ部
ＯＰ及び出力切替部ＳＷを有する。データラッチ部及び
セレクタ部１１は、第１〜第７の実施形態で示したデー
タラッチ部及びセレクタ部のいずれかの組み合わせであ
ってもよい。
態による液晶表示装置の構成例を示す図である。液晶表
示装置は、ＴＦＴ液晶パネルＰＮＬ及び液晶パネル駆動
用半導体集積回路３０を有する。半導体集積回路３０
は、データラッチ部及びセレクタ部１１、オペアンプ部
ＯＰ及び出力切替部ＳＷを有する。データラッチ部及び
セレクタ部１１は、第１〜第７の実施形態で示したデー
タラッチ部及びセレクタ部のいずれかの組み合わせであ
ってもよい。
【００４８】オペアンプ部ＯＰは、負極性オペアンプＯ
Ｐ１，ＯＰ３と正極性オペアンプＯＰ２，ＯＰ４とを有
する。負極性オペアンプＯＰ１，ＯＰ３を上段に配置
し、その下に隣接して正極性オペアンプＯＰ２，ＯＰ４
を配置している。
Ｐ１，ＯＰ３と正極性オペアンプＯＰ２，ＯＰ４とを有
する。負極性オペアンプＯＰ１，ＯＰ３を上段に配置
し、その下に隣接して正極性オペアンプＯＰ２，ＯＰ４
を配置している。
【００４９】第１〜第８の実施形態では、負極性オペア
ンプＯＰ１，ＯＰ３と正極性オペアンプＯＰ２，ＯＰ４
とを、正極性階調電圧線ＰＬＮ及び負極性階調電圧線Ｎ
ＬＮに対して垂直方向に隣接させて配置する。この構成
は、第１の実施形態と等価な動作及び効果を奏する。
ンプＯＰ１，ＯＰ３と正極性オペアンプＯＰ２，ＯＰ４
とを、正極性階調電圧線ＰＬＮ及び負極性階調電圧線Ｎ
ＬＮに対して垂直方向に隣接させて配置する。この構成
は、第１の実施形態と等価な動作及び効果を奏する。
【００５０】（第９の実施形態）図１０は、第９の実施
形態による液晶表示装置の構成例を示す図である。液晶
表示装置は、ＴＦＴ液晶パネルＰＮＬ及び液晶パネル駆
動用半導体集積回路３０を有する。第８の実施形態（図
９）では負極性オペアンプＯＰ１，ＯＰ３と正極性オペ
アンプＯＰ２，ＯＰ４とを垂直方向に隣接させて配置し
たが、本実施形態では、負極性オペアンプＯＰ１，ＯＰ
３と正極性オペアンプＯＰ２，ＯＰ４とをそれぞれ水平
方向に交互に隣接させて配置する。
形態による液晶表示装置の構成例を示す図である。液晶
表示装置は、ＴＦＴ液晶パネルＰＮＬ及び液晶パネル駆
動用半導体集積回路３０を有する。第８の実施形態（図
９）では負極性オペアンプＯＰ１，ＯＰ３と正極性オペ
アンプＯＰ２，ＯＰ４とを垂直方向に隣接させて配置し
たが、本実施形態では、負極性オペアンプＯＰ１，ＯＰ
３と正極性オペアンプＯＰ２，ＯＰ４とをそれぞれ水平
方向に交互に隣接させて配置する。
【００５１】本実施形態では、正極性オペアンプＯＰ
２，ＯＰ４と負極性オペアンプＯＰ１，ＯＰ３とを、正
極性階調電圧線ＰＬＮ及び負極性階調電圧線ＮＬＮに対
して水平方向に隣接させて配置する。この構成は、第１
の実施形態と等価な動作及び効果を奏する。
２，ＯＰ４と負極性オペアンプＯＰ１，ＯＰ３とを、正
極性階調電圧線ＰＬＮ及び負極性階調電圧線ＮＬＮに対
して水平方向に隣接させて配置する。この構成は、第１
の実施形態と等価な動作及び効果を奏する。
【００５２】（第１０の実施形態）図１１（Ａ）は、上
記の第１〜第９の実施形態の液晶パネル駆動用半導体集
積回路（液晶ドライバ）３０の配置例を示す平面図であ
る。半導体集積回路３０は、データラッチ部及びセレク
タ部を有する領域３０ａと、オペアンプ部及び出力切替
部を有する領域３０ｂとを有する。
記の第１〜第９の実施形態の液晶パネル駆動用半導体集
積回路（液晶ドライバ）３０の配置例を示す平面図であ
る。半導体集積回路３０は、データラッチ部及びセレク
タ部を有する領域３０ａと、オペアンプ部及び出力切替
部を有する領域３０ｂとを有する。
【００５３】本実施形態では、正極性及び負極性データ
ラッチ並びに正極性及び負極性セレクタの領域３０ａ
を、正極性及び負極性オペアンプ並びに出力切替部の領
域３０ｂの片側のみに隣接するように配置する。
ラッチ並びに正極性及び負極性セレクタの領域３０ａ
を、正極性及び負極性オペアンプ並びに出力切替部の領
域３０ｂの片側のみに隣接するように配置する。
【００５４】図１１（Ｂ）は、第１０の実施形態による
液晶パネル駆動用半導体集積回路（液晶ドライバ）３０
の配置例を示す平面図である。本実施形態は、第１０の
実施形態（図１１）のデータラッチ部及びセレクタ部の
領域３０ａを、第１のデータラッチ部及びセレクタ部の
領域３１ａと第２のデータラッチ部及びセレクタ部の領
域３１ｂとに分割する。オペアンプ部及び出力切替部の
領域３０ｂを間に挟んで、第１のデータラッチ部及びセ
レクタ部の領域３１ａと第２のデータラッチ部及びセレ
クタ部の領域３１ｂとを領域３０ｂの両側に隣接して配
置する。
液晶パネル駆動用半導体集積回路（液晶ドライバ）３０
の配置例を示す平面図である。本実施形態は、第１０の
実施形態（図１１）のデータラッチ部及びセレクタ部の
領域３０ａを、第１のデータラッチ部及びセレクタ部の
領域３１ａと第２のデータラッチ部及びセレクタ部の領
域３１ｂとに分割する。オペアンプ部及び出力切替部の
領域３０ｂを間に挟んで、第１のデータラッチ部及びセ
レクタ部の領域３１ａと第２のデータラッチ部及びセレ
クタ部の領域３１ｂとを領域３０ｂの両側に隣接して配
置する。
【００５５】本実施形態では、正極性及び負極性データ
ラッチ並びに正極性及び負極性セレクタの領域３１ａ，
３１ｂを、正極性及び負極性オペアンプ並びに出力切替
部の領域３０ｂの両側に隣接するように配置する。この
構成は、第１の実施形態と等価な動作及び効果を奏す
る。
ラッチ並びに正極性及び負極性セレクタの領域３１ａ，
３１ｂを、正極性及び負極性オペアンプ並びに出力切替
部の領域３０ｂの両側に隣接するように配置する。この
構成は、第１の実施形態と等価な動作及び効果を奏す
る。
【００５６】また、本実施形態では、オペアンプ部及び
出力切替部の領域３０ｂが半導体集積回路３０の中央部
に配置され、出力切替部ＳＷの出力端子を有する領域３
０ｂにボンディングパッドを設けることができるので、
フリップチップを形成しやすい。すなわち、通常のデュ
アルライン型ＩＣ等を形成する場合にはボンディングパ
ッドを半導体集積回路３０の端に設けることが好ましい
が、フリップチップを形成する場合には半導体集積回路
３０の中央部にボンディングパッドを設け、リードフレ
ームを使わずに、ＴＡＢ等により直接配線することによ
り、パッケージサイズを小さくすることができる。
出力切替部の領域３０ｂが半導体集積回路３０の中央部
に配置され、出力切替部ＳＷの出力端子を有する領域３
０ｂにボンディングパッドを設けることができるので、
フリップチップを形成しやすい。すなわち、通常のデュ
アルライン型ＩＣ等を形成する場合にはボンディングパ
ッドを半導体集積回路３０の端に設けることが好ましい
が、フリップチップを形成する場合には半導体集積回路
３０の中央部にボンディングパッドを設け、リードフレ
ームを使わずに、ＴＡＢ等により直接配線することによ
り、パッケージサイズを小さくすることができる。
【００５７】以上詳しく説明したように、第１〜第１０
の実施形態では、正極性の組と負極性の組とを水平方向
に並列に配列するので、半導体集積回路３０の水平方向
の長さは、図１２の半導体集積回路４０の水平方向の長
さの１／２になり、半導体集積回路３０の面積を小さく
することができる。
の実施形態では、正極性の組と負極性の組とを水平方向
に並列に配列するので、半導体集積回路３０の水平方向
の長さは、図１２の半導体集積回路４０の水平方向の長
さの１／２になり、半導体集積回路３０の面積を小さく
することができる。
【００５８】また、図１２の半導体集積回路４０では、
未使用領域（図上の斜線領域）２が生じていたが、本実
施形態の半導体集積回路３０ではそのような未使用領域
がなくなり、負極性セレクタ部ＮＳＥＬ及び正極性セレ
クタ部ＰＳＥＬの配線を効率的にレイアウトすることが
でき、全体として、半導体集積回路３０の面積を小さく
することができる。
未使用領域（図上の斜線領域）２が生じていたが、本実
施形態の半導体集積回路３０ではそのような未使用領域
がなくなり、負極性セレクタ部ＮＳＥＬ及び正極性セレ
クタ部ＰＳＥＬの配線を効率的にレイアウトすることが
でき、全体として、半導体集積回路３０の面積を小さく
することができる。
【００５９】また、図１２の半導体集積回路４０では、
異なるチャネルタイプのセレクタＳＥＬ間の距離をある
程度以上は広げなければならなかったが、本実施形態の
半導体集積回路３０では水平方向に隣接するセレクタは
同じチャネルタイプのトランジスタを用いているため、
水平方向に隣接するセレクタ間の距離を短くすることが
でき、半導体集積回路３０の面積をより小さくすること
ができる。
異なるチャネルタイプのセレクタＳＥＬ間の距離をある
程度以上は広げなければならなかったが、本実施形態の
半導体集積回路３０では水平方向に隣接するセレクタは
同じチャネルタイプのトランジスタを用いているため、
水平方向に隣接するセレクタ間の距離を短くすることが
でき、半導体集積回路３０の面積をより小さくすること
ができる。
【００６０】なお、上記実施例は、何れも本発明を実施
するにあたっての具体化のほんの一例を示したものに過
ぎず、これらによって本発明の技術的範囲が限定的に解
釈されてはならないものである。すなわち、本発明はそ
の精神、またはその主要な特徴から逸脱することなく、
様々な形で実施することができる。
するにあたっての具体化のほんの一例を示したものに過
ぎず、これらによって本発明の技術的範囲が限定的に解
釈されてはならないものである。すなわち、本発明はそ
の精神、またはその主要な特徴から逸脱することなく、
様々な形で実施することができる。
【００６１】本発明の様々な形態をまとめると、以下の
ようになる。 （付記１）外部から入力されるｎビットのデジタル画像
データを保持するデータラッチと、各階調のアナログ階
調電圧が生じる階調電圧線が直上に配置され、前記デー
タラッチが保持したｎビットのデジタル画像データに応
じていずれかのアナログ階調電圧を選択するセレクタと
に関して、同一極性の階調電圧線のみが直上に配置され
たセレクタを組とし、正極性の組と負極性の組とを前記
階調電圧線に対して垂直方向に並べて配置したことを特
徴とする液晶パネル駆動用半導体集積回路。 （付記２）外部から入力されるｎビットのデジタル画像
データを保持するデータラッチと、各階調の正極性のア
ナログ階調電圧を正極性階調電圧線上に発生させる正極
性階調電圧発生部と、各階調の負極性のアナログ階調電
圧を負極性階調電圧線上に発生させる負極性階調電圧発
生部と、直上に前記負極性階調電圧線が配置されずに前
記正極性階調電圧線が配置され、前記データラッチが保
持したｎビットのデジタル画像データに応じて、前記正
極性階調電圧発生部により発生させられる各階調の正極
性のアナログ階調電圧を選択する正極性セレクタと、直
上に前記正極性階調電圧線が配置されずに前記負極性階
調電圧線が配置され、前記データラッチが保持したｎビ
ットのデジタル画像データに応じて、前記負極性階調電
圧発生部により発生させられる各階調の負極性のアナロ
グ階調電圧を選択する負極性セレクタと、前記正極性セ
レクタ及び前記負極性セレクタにより選択された正極性
アナログ階調電圧及び負極性アナログ階調電圧を増幅し
て出力するオペアンプと、前記オペアンプにより出力さ
れる正極性アナログ階調電圧及び負極性アナログ階調電
圧の信号経路をストレート又はクロスに切り替えて液晶
パネルに出力する出力切替部とを備えたことを特徴とす
る液晶パネル駆動用半導体集積回路。
ようになる。 （付記１）外部から入力されるｎビットのデジタル画像
データを保持するデータラッチと、各階調のアナログ階
調電圧が生じる階調電圧線が直上に配置され、前記デー
タラッチが保持したｎビットのデジタル画像データに応
じていずれかのアナログ階調電圧を選択するセレクタと
に関して、同一極性の階調電圧線のみが直上に配置され
たセレクタを組とし、正極性の組と負極性の組とを前記
階調電圧線に対して垂直方向に並べて配置したことを特
徴とする液晶パネル駆動用半導体集積回路。 （付記２）外部から入力されるｎビットのデジタル画像
データを保持するデータラッチと、各階調の正極性のア
ナログ階調電圧を正極性階調電圧線上に発生させる正極
性階調電圧発生部と、各階調の負極性のアナログ階調電
圧を負極性階調電圧線上に発生させる負極性階調電圧発
生部と、直上に前記負極性階調電圧線が配置されずに前
記正極性階調電圧線が配置され、前記データラッチが保
持したｎビットのデジタル画像データに応じて、前記正
極性階調電圧発生部により発生させられる各階調の正極
性のアナログ階調電圧を選択する正極性セレクタと、直
上に前記正極性階調電圧線が配置されずに前記負極性階
調電圧線が配置され、前記データラッチが保持したｎビ
ットのデジタル画像データに応じて、前記負極性階調電
圧発生部により発生させられる各階調の負極性のアナロ
グ階調電圧を選択する負極性セレクタと、前記正極性セ
レクタ及び前記負極性セレクタにより選択された正極性
アナログ階調電圧及び負極性アナログ階調電圧を増幅し
て出力するオペアンプと、前記オペアンプにより出力さ
れる正極性アナログ階調電圧及び負極性アナログ階調電
圧の信号経路をストレート又はクロスに切り替えて液晶
パネルに出力する出力切替部とを備えたことを特徴とす
る液晶パネル駆動用半導体集積回路。
【００６２】（付記３）前記データラッチは、正極性の
アナログ階調電圧を発生させるためのデジタル画像デー
タを保持する正極性データラッチと、負極性のアナログ
階調電圧を発生させるためのデジタル画像データを保持
する負極性データラッチとを含み、前記正極性セレクタ
は、前記正極性データラッチが保持したデジタル画像デ
ータに応じて前記正極性のアナログ階調電圧を選択し、
前記負極性セレクタは、前記負極性データラッチが保持
したデジタル画像データに応じて前記負極性のアナログ
階調電圧を選択し、前記オペアンプは、前記正極性セレ
クタにより選択された正極性アナログ階調電圧を増幅し
て出力する正極性オペアンプと、前記負極性セレクタに
より選択された負極性アナログ階調電圧を増幅して出力
する負極性オペアンプとを含むことを特徴とする付記２
記載の液晶パネル駆動用半導体集積回路。 （付記４）前記正極性セレクタはＰチャネルの転送ゲー
トにより構成され、前記負極性セレクタはＮチャネルの
転送ゲートにより構成されていることを特徴とする付記
２記載の液晶パネル駆動用半導体集積回路。
アナログ階調電圧を発生させるためのデジタル画像デー
タを保持する正極性データラッチと、負極性のアナログ
階調電圧を発生させるためのデジタル画像データを保持
する負極性データラッチとを含み、前記正極性セレクタ
は、前記正極性データラッチが保持したデジタル画像デ
ータに応じて前記正極性のアナログ階調電圧を選択し、
前記負極性セレクタは、前記負極性データラッチが保持
したデジタル画像データに応じて前記負極性のアナログ
階調電圧を選択し、前記オペアンプは、前記正極性セレ
クタにより選択された正極性アナログ階調電圧を増幅し
て出力する正極性オペアンプと、前記負極性セレクタに
より選択された負極性アナログ階調電圧を増幅して出力
する負極性オペアンプとを含むことを特徴とする付記２
記載の液晶パネル駆動用半導体集積回路。 （付記４）前記正極性セレクタはＰチャネルの転送ゲー
トにより構成され、前記負極性セレクタはＮチャネルの
転送ゲートにより構成されていることを特徴とする付記
２記載の液晶パネル駆動用半導体集積回路。
【００６３】（付記５）前記正極性データラッチ及び前
記正極性セレクタを一組として前記正極性階調電圧線に
対して水平方向に複数並べ、前記負極性データラッチ及
び前記負極性セレクタを一組として前記負極性階調電圧
線に対して水平方向に複数並べて配置したことを特徴と
する付記３記載の液晶パネル駆動用半導体集積回路。 （付記６）前記正極性セレクタ及び前記正極性データラ
ッチを正極性の組とし、前記負極性セレクタ及び前記負
極性データラッチを負極性の組として、前記正極性デー
タラッチと前記負極性データラッチとが隣接するように
前記正極性の組及び前記負極性の組を配置してこれを一
組とし、前記正極性階調電圧線及び前記負極性階調電圧
線に対して水平方向に複数組並べて配置したことを特徴
とする付記３記載の液晶パネル駆動用半導体集積回路。
記正極性セレクタを一組として前記正極性階調電圧線に
対して水平方向に複数並べ、前記負極性データラッチ及
び前記負極性セレクタを一組として前記負極性階調電圧
線に対して水平方向に複数並べて配置したことを特徴と
する付記３記載の液晶パネル駆動用半導体集積回路。 （付記６）前記正極性セレクタ及び前記正極性データラ
ッチを正極性の組とし、前記負極性セレクタ及び前記負
極性データラッチを負極性の組として、前記正極性デー
タラッチと前記負極性データラッチとが隣接するように
前記正極性の組及び前記負極性の組を配置してこれを一
組とし、前記正極性階調電圧線及び前記負極性階調電圧
線に対して水平方向に複数組並べて配置したことを特徴
とする付記３記載の液晶パネル駆動用半導体集積回路。
【００６４】（付記７）前記正極性データラッチと前記
負極性データラッチとを、前記正極性階調電圧線及び前
記負極性階調電圧線に対して垂直方向に隣接させて配置
したことを特徴とする付記６記載の液晶パネル駆動用半
導体集積回路。 （付記８）前記正極性データラッチと前記負極性データ
ラッチとを、前記正極性階調電圧線及び前記負極性階調
電圧線に対して水平方向に隣接させて配置したことを特
徴とする付記６記載の液晶パネル駆動用半導体集積回
路。
負極性データラッチとを、前記正極性階調電圧線及び前
記負極性階調電圧線に対して垂直方向に隣接させて配置
したことを特徴とする付記６記載の液晶パネル駆動用半
導体集積回路。 （付記８）前記正極性データラッチと前記負極性データ
ラッチとを、前記正極性階調電圧線及び前記負極性階調
電圧線に対して水平方向に隣接させて配置したことを特
徴とする付記６記載の液晶パネル駆動用半導体集積回
路。
【００６５】（付記９）前記正極性セレクタ及び前記正
極性データラッチを正極性の組とし、前記負極性セレク
タ及び前記負極性データラッチを負極性の組として、前
記正極性セレクタと前記負極性セレクタとが隣接するよ
うに前記正極性の組及び前記負極性の組を配置してこれ
を一組とし、前記正極性階調電圧線及び前記負極性階調
電圧線に対して水平方向に複数組並べて配置したことを
特徴とする付記３記載の液晶パネル駆動用半導体集積回
路。 （付記１０）前記正極性セレクタ及び前記正極性データ
ラッチを正極性の組とし、前記負極性セレクタ及び前記
負極性データラッチを負極性の組として、前記正極性及
び負極性の異なる組のセレクタとデータラッチとが隣接
するように前記正極性の組及び前記負極性の組を配置し
てこれを一組とし、前記正極性階調電圧線及び前記負極
性階調電圧線に対して水平方向に複数組並べて配置した
ことを特徴とする付記３記載の液晶パネル駆動用半導体
集積回路。
極性データラッチを正極性の組とし、前記負極性セレク
タ及び前記負極性データラッチを負極性の組として、前
記正極性セレクタと前記負極性セレクタとが隣接するよ
うに前記正極性の組及び前記負極性の組を配置してこれ
を一組とし、前記正極性階調電圧線及び前記負極性階調
電圧線に対して水平方向に複数組並べて配置したことを
特徴とする付記３記載の液晶パネル駆動用半導体集積回
路。 （付記１０）前記正極性セレクタ及び前記正極性データ
ラッチを正極性の組とし、前記負極性セレクタ及び前記
負極性データラッチを負極性の組として、前記正極性及
び負極性の異なる組のセレクタとデータラッチとが隣接
するように前記正極性の組及び前記負極性の組を配置し
てこれを一組とし、前記正極性階調電圧線及び前記負極
性階調電圧線に対して水平方向に複数組並べて配置した
ことを特徴とする付記３記載の液晶パネル駆動用半導体
集積回路。
【００６６】（付記１１）前記正極性セレクタは第１の
正極性セレクタ部と第２の正極性セレクタ部とを有し、
前記負極性セレクタは第１の負極性セレクタ部と第２の
負極性セレクタ部とを有し、前記正極性データラッチを
前記第１及び第２の正極性セレクタ部の間に挟んだもの
を正極性の組とし、前記負極性データラッチを前記第１
及び第２の負極性セレクタ部の間に挟んだものを負極性
の組とし、前記正極性の組と前記負極性の組とを配置し
てこれを一組とし、前記正極性階調電圧線及び前記負極
性階調電圧線に対して水平方向に複数組並べて配置した
ことを特徴とする付記３記載の液晶パネル駆動用半導体
集積回路。 （付記１２）前記第２の正極性セレクタ部と前記第１の
負極性セレクタ部とが隣接するように前記正極性の組と
前記負極性の組とを配置してこれを一組とし、前記正極
性階調電圧線及び前記負極性階調電圧線に対して水平方
向に複数組並べて配置したことを特徴とする付記１１記
載の液晶パネル駆動用半導体集積回路。
正極性セレクタ部と第２の正極性セレクタ部とを有し、
前記負極性セレクタは第１の負極性セレクタ部と第２の
負極性セレクタ部とを有し、前記正極性データラッチを
前記第１及び第２の正極性セレクタ部の間に挟んだもの
を正極性の組とし、前記負極性データラッチを前記第１
及び第２の負極性セレクタ部の間に挟んだものを負極性
の組とし、前記正極性の組と前記負極性の組とを配置し
てこれを一組とし、前記正極性階調電圧線及び前記負極
性階調電圧線に対して水平方向に複数組並べて配置した
ことを特徴とする付記３記載の液晶パネル駆動用半導体
集積回路。 （付記１２）前記第２の正極性セレクタ部と前記第１の
負極性セレクタ部とが隣接するように前記正極性の組と
前記負極性の組とを配置してこれを一組とし、前記正極
性階調電圧線及び前記負極性階調電圧線に対して水平方
向に複数組並べて配置したことを特徴とする付記１１記
載の液晶パネル駆動用半導体集積回路。
【００６７】（付記１３）前記正極性データラッチは第
１の正極性データラッチ部と第２の正極性データラッチ
部とを有し、前記負極性データラッチは第１の負極性デ
ータラッチ部と第２の負極性データラッチ部とを有し、
前記正極性セレクタを前記第１及び第２の正極性データ
ラッチ部の間に挟んだものを正極性の組とし、前記負極
性セレクタを前記第１及び第２の負極性データラッチ部
の間に挟んだものを負極性の組とし、前記正極性の組と
前記負極性の組とを配置してこれを一組とし、前記正極
性階調電圧線及び前記負極性階調電圧線に対して水平方
向に複数組並べて配置したことを特徴とする付記３記載
の液晶パネル駆動用半導体集積回路。 （付記１４）前記第２の正極性データラッチ部と前記第
１の負極性データラッチ部とが隣接するように前記正極
性の組と前記負極性の組とを配置してこれを一組とし、
前記正極性階調電圧線及び前記負極性階調電圧線に対し
て水平方向に複数組並べて配置したことを特徴とする付
記１３記載の液晶パネル駆動用半導体集積回路。
１の正極性データラッチ部と第２の正極性データラッチ
部とを有し、前記負極性データラッチは第１の負極性デ
ータラッチ部と第２の負極性データラッチ部とを有し、
前記正極性セレクタを前記第１及び第２の正極性データ
ラッチ部の間に挟んだものを正極性の組とし、前記負極
性セレクタを前記第１及び第２の負極性データラッチ部
の間に挟んだものを負極性の組とし、前記正極性の組と
前記負極性の組とを配置してこれを一組とし、前記正極
性階調電圧線及び前記負極性階調電圧線に対して水平方
向に複数組並べて配置したことを特徴とする付記３記載
の液晶パネル駆動用半導体集積回路。 （付記１４）前記第２の正極性データラッチ部と前記第
１の負極性データラッチ部とが隣接するように前記正極
性の組と前記負極性の組とを配置してこれを一組とし、
前記正極性階調電圧線及び前記負極性階調電圧線に対し
て水平方向に複数組並べて配置したことを特徴とする付
記１３記載の液晶パネル駆動用半導体集積回路。
【００６８】（付記１５）前記第２の正極性データラッ
チ部と前記第１の負極性データラッチ部とを、前記正極
性階調電圧線及び前記負極性階調電圧線に対して垂直方
向に隣接させて配置したことを特徴とする付記１３記載
の液晶パネル駆動用半導体集積回路。 （付記１６）前記第２の正極性データラッチ部と前記第
１の負極性データラッチ部とを、前記正極性階調電圧線
及び前記負極性階調電圧線に対して水平方向に隣接させ
て配置したことを特徴とする付記１３記載の液晶パネル
駆動用半導体集積回路。
チ部と前記第１の負極性データラッチ部とを、前記正極
性階調電圧線及び前記負極性階調電圧線に対して垂直方
向に隣接させて配置したことを特徴とする付記１３記載
の液晶パネル駆動用半導体集積回路。 （付記１６）前記第２の正極性データラッチ部と前記第
１の負極性データラッチ部とを、前記正極性階調電圧線
及び前記負極性階調電圧線に対して水平方向に隣接させ
て配置したことを特徴とする付記１３記載の液晶パネル
駆動用半導体集積回路。
【００６９】（付記１７）前記正極性オペアンプと前記
負極性オペアンプとを、前記正極性階調電圧線及び前記
負極性階調電圧線に対して垂直方向に隣接させて配置し
たことを特徴とする付記３記載の液晶パネル駆動用半導
体集積回路。 （付記１８）前記正極性オペアンプと前記負極性オペア
ンプとを、前記正極性階調電圧線及び前記負極性階調電
圧線に対して水平方向に隣接させて配置したことを特徴
とする付記３記載の液晶パネル駆動用半導体集積回路。
負極性オペアンプとを、前記正極性階調電圧線及び前記
負極性階調電圧線に対して垂直方向に隣接させて配置し
たことを特徴とする付記３記載の液晶パネル駆動用半導
体集積回路。 （付記１８）前記正極性オペアンプと前記負極性オペア
ンプとを、前記正極性階調電圧線及び前記負極性階調電
圧線に対して水平方向に隣接させて配置したことを特徴
とする付記３記載の液晶パネル駆動用半導体集積回路。
【００７０】（付記１９）前記正極性及び負極性データ
ラッチ並びに前記正極性及び負極性セレクタの領域を、
前記正極性及び負極性オペアンプ並びに出力切替部の領
域の片側のみに隣接するように配置したことを特徴とす
る付記３記載の液晶パネル駆動用半導体集積回路。 （付記２０）前記正極性及び負極性データラッチ並びに
前記正極性及び負極性セレクタの領域を、前記正極性及
び負極性オペアンプ並びに出力切替部の領域の両側に隣
接するように配置したことを特徴とする付記３記載の液
晶パネル駆動用半導体集積回路。
ラッチ並びに前記正極性及び負極性セレクタの領域を、
前記正極性及び負極性オペアンプ並びに出力切替部の領
域の片側のみに隣接するように配置したことを特徴とす
る付記３記載の液晶パネル駆動用半導体集積回路。 （付記２０）前記正極性及び負極性データラッチ並びに
前記正極性及び負極性セレクタの領域を、前記正極性及
び負極性オペアンプ並びに出力切替部の領域の両側に隣
接するように配置したことを特徴とする付記３記載の液
晶パネル駆動用半導体集積回路。
【００７１】
【発明の効果】以上説明したように本発明によれば、階
調電圧線に対して水平方向の長さを大幅に短くすること
ができ、全体として液晶パネル駆動用半導体集積回路の
面積を小さくすることができる。
調電圧線に対して水平方向の長さを大幅に短くすること
ができ、全体として液晶パネル駆動用半導体集積回路の
面積を小さくすることができる。
【図１】第１の実施形態による液晶表示装置の構成例を
示す図である。
示す図である。
【図２】階調電圧発生部及びセレクタの構成例を示す回
路図である。
路図である。
【図３】第２の実施形態による液晶表示装置の構成例を
示す図である。
示す図である。
【図４】第３の実施形態による液晶表示装置の構成例を
示す図である。
示す図である。
【図５】第４の実施形態による液晶表示装置の構成例を
示す図である。
示す図である。
【図６】第５の実施形態による液晶表示装置の構成例を
示す図である。
示す図である。
【図７】第６の実施形態による液晶表示装置の構成例を
示す図である。
示す図である。
【図８】第７の実施形態による液晶表示装置の構成例を
示す図である。
示す図である。
【図９】第８の実施形態による液晶表示装置の構成例を
示す図である。
示す図である。
【図１０】第９の実施形態による液晶表示装置の構成例
を示す図である。
を示す図である。
【図１１】第１０の実施形態による液晶パネル駆動用半
導体集積回路の構成例を示す平面図である。
導体集積回路の構成例を示す平面図である。
【図１２】従来技術による液晶表示装置の構成例を示す
図である。
図である。
１ 配線コンタクト部 ２ 未使用領域 ５ 階調電圧発生部 ６ ラダー抵抗 １１ データラッチ部及びセレクタ部 ３０，４０ 液晶パネル駆動用半導体集積回路 Ｔｒ トランジスタ ＳＥＬ セレクタ部 ＮＳＥＬ 負極性セレクタ部 ＰＳＥＬ 正極性セレクタ部 ＬＮ 階調電圧線 ＮＬＮ 負極性階調電圧線 ＰＬＮ 正極性階調電圧線 ＬＴ データラッチ部 ＮＬＴ 負極性データラッチ部 ＰＬＴ 正極性データラッチ部 ＯＰ オペアンプ部 ＳＷ 出力切替部 ＰＮＬ ＴＦＴ液晶パネル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鵜戸 真也 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 2H093 NA16 NA31 NA53 NC34 ND42 5C006 AA01 AA02 AA16 AA22 AC02 AF83 BB16 BC02 BC06 BC12 BC13 BF04 BF24 BF25 BF49 EB05 FA41 5C080 AA10 BB05 DD22 DD30 FF09 JJ02 KK02 KK43
Claims (9)
- 【請求項１】 外部から入力されるｎビットのデジタル
画像データを保持するデータラッチと、各階調のアナロ
グ階調電圧が生じる階調電圧線が直上に配置され、前記
データラッチが保持したｎビットのデジタル画像データ
に応じていずれかのアナログ階調電圧を選択するセレク
タとに関して、 同一極性の階調電圧線のみが直上に配置されたセレクタ
を組とし、正極性の組と負極性の組とを前記階調電圧線
に対して垂直方向に並べて配置したことを特徴とする液
晶パネル駆動用半導体集積回路。 - 【請求項２】 外部から入力されるｎビットのデジタル
画像データを保持するデータラッチと、 各階調の正極性のアナログ階調電圧を正極性階調電圧線
上に発生させる正極性階調電圧発生部と、 各階調の負極性のアナログ階調電圧を負極性階調電圧線
上に発生させる負極性階調電圧発生部と、 直上に前記負極性階調電圧線が配置されずに前記正極性
階調電圧線が配置され、前記データラッチが保持したｎ
ビットのデジタル画像データに応じて、前記正極性階調
電圧発生部により発生させられる各階調の正極性のアナ
ログ階調電圧を選択する正極性セレクタと、 直上に前記正極性階調電圧線が配置されずに前記負極性
階調電圧線が配置され、前記データラッチが保持したｎ
ビットのデジタル画像データに応じて、前記負極性階調
電圧発生部により発生させられる各階調の負極性のアナ
ログ階調電圧を選択する負極性セレクタと、 前記正極性セレクタ及び前記負極性セレクタにより選択
された正極性アナログ階調電圧及び負極性アナログ階調
電圧を増幅して出力するオペアンプと、 前記オペアンプにより出力される正極性アナログ階調電
圧及び負極性アナログ階調電圧の信号経路をストレート
又はクロスに切り替えて液晶パネルに出力する出力切替
部とを備えたことを特徴とする液晶パネル駆動用半導体
集積回路。 - 【請求項３】 前記データラッチは、正極性のアナログ
階調電圧を発生させるためのデジタル画像データを保持
する正極性データラッチと、負極性のアナログ階調電圧
を発生させるためのデジタル画像データを保持する負極
性データラッチとを含み、 前記正極性セレクタは、前記正極性データラッチが保持
したデジタル画像データに応じて前記正極性のアナログ
階調電圧を選択し、 前記負極性セレクタは、前記負極性データラッチが保持
したデジタル画像データに応じて前記負極性のアナログ
階調電圧を選択し、 前記オペアンプは、前記正極性セレクタにより選択され
た正極性アナログ階調電圧を増幅して出力する正極性オ
ペアンプと、前記負極性セレクタにより選択された負極
性アナログ階調電圧を増幅して出力する負極性オペアン
プとを含むことを特徴とする請求項２記載の液晶パネル
駆動用半導体集積回路。 - 【請求項４】 前記正極性データラッチ及び前記正極性
セレクタを一組として前記正極性階調電圧線に対して水
平方向に複数並べ、前記負極性データラッチ及び前記負
極性セレクタを一組として前記負極性階調電圧線に対し
て水平方向に複数並べて配置したことを特徴とする請求
項３記載の液晶パネル駆動用半導体集積回路。 - 【請求項５】 前記正極性セレクタ及び前記正極性デー
タラッチを正極性の組とし、前記負極性セレクタ及び前
記負極性データラッチを負極性の組として、前記正極性
データラッチと前記負極性データラッチとが隣接するよ
うに前記正極性の組及び前記負極性の組を配置してこれ
を一組とし、前記正極性階調電圧線及び前記負極性階調
電圧線に対して水平方向に複数組並べて配置したことを
特徴とする請求項３記載の液晶パネル駆動用半導体集積
回路。 - 【請求項６】 前記正極性セレクタ及び前記正極性デー
タラッチを正極性の組とし、前記負極性セレクタ及び前
記負極性データラッチを負極性の組として、前記正極性
セレクタと前記負極性セレクタとが隣接するように前記
正極性の組及び前記負極性の組を配置してこれを一組と
し、前記正極性階調電圧線及び前記負極性階調電圧線に
対して水平方向に複数組並べて配置したことを特徴とす
る請求項３記載の液晶パネル駆動用半導体集積回路。 - 【請求項７】 前記正極性セレクタ及び前記正極性デー
タラッチを正極性の組とし、前記負極性セレクタ及び前
記負極性データラッチを負極性の組として、前記正極性
及び負極性の異なる組のセレクタとデータラッチとが隣
接するように前記正極性の組及び前記負極性の組を配置
してこれを一組とし、前記正極性階調電圧線及び前記負
極性階調電圧線に対して水平方向に複数組並べて配置し
たことを特徴とする請求項３記載の液晶パネル駆動用半
導体集積回路。 - 【請求項８】 前記正極性セレクタは第１の正極性セレ
クタ部と第２の正極性セレクタ部とを有し、前記負極性
セレクタは第１の負極性セレクタ部と第２の負極性セレ
クタ部とを有し、 前記正極性データラッチを前記第１及び第２の正極性セ
レクタ部の間に挟んだものを正極性の組とし、前記負極
性データラッチを前記第１及び第２の負極性セレクタ部
の間に挟んだものを負極性の組とし、前記正極性の組と
前記負極性の組とを配置してこれを一組とし、前記正極
性階調電圧線及び前記負極性階調電圧線に対して水平方
向に複数組並べて配置したことを特徴とする請求項３記
載の液晶パネル駆動用半導体集積回路。 - 【請求項９】 前記正極性データラッチは第１の正極性
データラッチ部と第２の正極性データラッチ部とを有
し、前記負極性データラッチは第１の負極性データラッ
チ部と第２の負極性データラッチ部とを有し、 前記正極性セレクタを前記第１及び第２の正極性データ
ラッチ部の間に挟んだものを正極性の組とし、前記負極
性セレクタを前記第１及び第２の負極性データラッチ部
の間に挟んだものを負極性の組とし、前記正極性の組と
前記負極性の組とを配置してこれを一組とし、前記正極
性階調電圧線及び前記負極性階調電圧線に対して水平方
向に複数組並べて配置したことを特徴とする請求項３記
載の液晶パネル駆動用半導体集積回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000105317A JP3864031B2 (ja) | 2000-04-06 | 2000-04-06 | 液晶パネル駆動用半導体集積回路 |
| US09/733,075 US6864873B2 (en) | 2000-04-06 | 2000-12-11 | Semiconductor integrated circuit for driving liquid crystal panel |
| TW089126917A TW552572B (en) | 2000-04-06 | 2000-12-15 | Semiconductor integrated circuit for driving liquid crystal panel |
| KR1020010002343A KR100746933B1 (ko) | 2000-04-06 | 2001-01-16 | 액정 패널 구동용 반도체 집적 회로 |
| US10/930,856 US7460097B2 (en) | 2000-04-06 | 2004-09-01 | Semiconductor integrated circuit for driving liquid crystal panel |
| KR1020070030391A KR100786167B1 (ko) | 2000-04-06 | 2007-03-28 | 디스플레이용 계조 배선, 액정 디스플레이용 드라이버 및액정 디스플레이용 드라이버의 스트레스 시험 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000105317A JP3864031B2 (ja) | 2000-04-06 | 2000-04-06 | 液晶パネル駆動用半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001290123A true JP2001290123A (ja) | 2001-10-19 |
| JP3864031B2 JP3864031B2 (ja) | 2006-12-27 |
Family
ID=18618704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000105317A Expired - Fee Related JP3864031B2 (ja) | 2000-04-06 | 2000-04-06 | 液晶パネル駆動用半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3864031B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009156924A (ja) * | 2007-12-25 | 2009-07-16 | Nec Electronics Corp | 複数の出力を備えた信号線駆動装置 |
| KR100951204B1 (ko) * | 2002-11-08 | 2010-04-05 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | 표시 장치의 구동 방법, 표시 장치의 구동 회로, 및 ｄ/ａ변환기 |
| JP2011133543A (ja) * | 2009-12-22 | 2011-07-07 | Renesas Electronics Corp | 半導体装置 |
-
2000
- 2000-04-06 JP JP2000105317A patent/JP3864031B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100951204B1 (ko) * | 2002-11-08 | 2010-04-05 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | 표시 장치의 구동 방법, 표시 장치의 구동 회로, 및 ｄ/ａ변환기 |
| US7903071B2 (en) | 2002-11-08 | 2011-03-08 | Fujitsu Semiconductor Limited | Driver IC for display and display including same |
| US7978168B2 (en) | 2002-11-08 | 2011-07-12 | Fujitsu Semiconductor Limited | D/A converter |
| JP2009156924A (ja) * | 2007-12-25 | 2009-07-16 | Nec Electronics Corp | 複数の出力を備えた信号線駆動装置 |
| US8384642B2 (en) | 2007-12-25 | 2013-02-26 | Renesas Electronics Corporation | Signal line driving device comprising a plurality of outputs |
| JP2011133543A (ja) * | 2009-12-22 | 2011-07-07 | Renesas Electronics Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3864031B2 (ja) | 2006-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7474306B2 (en) | Display panel including a plurality of drivers having common wires each for providing reference voltage | |
| US7567244B2 (en) | Semiconductor integrated circuit for driving a liquid crystal display | |
| US5196738A (en) | Data driver circuit of liquid crystal display for achieving digital gray-scale | |
| US5995073A (en) | Method of driving a liquid crystal display device with voltage polarity reversal | |
| US6995741B2 (en) | Driving circuit and driving method | |
| KR100437947B1 (ko) | 액정표시장치 | |
| KR101037554B1 (ko) | 액티브 매트릭스 디스플레이 장치 및 그의 구동 방법 | |
| US9601076B2 (en) | Source driver that generates from image data an interpolated output signal for use by a flat panel display and methods thereof | |
| US7411596B2 (en) | Driving circuit for color image display and display device provided with the same | |
| US6970152B1 (en) | Stacked amplifier arrangement for graphics displays | |
| US20020180720A1 (en) | Operational amplifier circuit, driving circuit and driving method | |
| US8633887B2 (en) | Data drive IC of liquid crystal display and driving method thereof | |
| JP2003208132A (ja) | 液晶駆動回路 | |
| US8605070B2 (en) | Operational amplifier and display panel driving device | |
| US6552710B1 (en) | Driver unit for driving an active matrix LCD device in a dot reversible driving scheme | |
| JP2001290123A (ja) | 液晶パネル駆動用半導体集積回路 | |
| JP3481166B2 (ja) | 液晶駆動装置 | |
| JP2004029409A (ja) | 液晶表示装置およびその駆動回路 | |
| JP2006517687A (ja) | データ線の容量を用いた集積デジタル・アナログ変換器を付けた液晶ディスプレー | |
| JP2000163018A (ja) | 集積回路装置およびそれを用いた液晶表示装置 | |
| JP4675485B2 (ja) | 液晶駆動用半導体集積回路および液晶表示装置 | |
| JP2000221927A (ja) | 集積回路装置およびそれを用いた液晶表示装置 | |
| JP2011117993A (ja) | 信号線駆動回路および表示装置、並びに電子機器 | |
| JP5354899B2 (ja) | 表示パネルのデータ線駆動回路、ドライバ回路、表示装置 | |
| JP3762419B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041105 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060811 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060905 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061002 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131006 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |