JP2001285364A - スイッチング装置とその方法 - Google Patents

スイッチング装置とその方法

Info

Publication number
JP2001285364A
JP2001285364A JP2001052146A JP2001052146A JP2001285364A JP 2001285364 A JP2001285364 A JP 2001285364A JP 2001052146 A JP2001052146 A JP 2001052146A JP 2001052146 A JP2001052146 A JP 2001052146A JP 2001285364 A JP2001285364 A JP 2001285364A
Authority
JP
Japan
Prior art keywords
data packet
output
input
permission information
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001052146A
Other languages
English (en)
Other versions
JP3606565B2 (ja
Inventor
Ronald P Luijten
ロナルド・ピィ・ルーテン
Michel Colmant
マイケル・コーマント
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2001285364A publication Critical patent/JP2001285364A/ja
Application granted granted Critical
Publication of JP3606565B2 publication Critical patent/JP3606565B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3027—Output queuing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H04L49/254—Centralised controller, i.e. arbitration or scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3018—Input queuing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/50—Overload detection or protection within a single switching element
    • H04L49/505—Corrective measures
    • H04L49/508—Head of Line Blocking Avoidance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5629—Admission control
    • H04L2012/5631—Resource management and allocation
    • H04L2012/5632—Bandwidth allocation
    • H04L2012/5635—Backpressure, e.g. for ABR
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5651—Priority, marking, classes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5679—Arbitration or scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management
    • H04L2012/5683—Buffer or queue management for avoiding head of line blocking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/20—Support for services
    • H04L49/201—Multicast operation; Broadcast operation

Abstract

(57)【要約】 【課題】 数個の入力ポートと数個の出力ポートを含む
スイッチング装置を提供すること。 【解決手段】 入力ポートはそれぞれ対応するスイッチ
・アダプタに接続できる。少なくとも１つのスイッチ・
コントローラにより入力ポートから出力ポートへ着信す
るデータ・パケットのルーティングが制御される。各出
力ポートで輻輳コントローラが構成され、動作時に、ス
イッチ・アダプタが出力ポートにデータ・パケットを送
信できるかどうかを通知する許可情報が生成される。各
入力ポートについて、データ・パケット・アクセス・コ
ントローラにより、動作時に、データ・パケットの送信
が許可されていないにもかかわらずデータ・パケットが
入力ポートで受信された場合にデータ・パケットが非承
認とマークされる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、数個の入力ポート
と数個の出力ポートを持ち、出力ポートのうちの指定ポ
ートへの着信データ・パケットの転送、及びそこから後
続のデバイスへの転送がそのヘッダに従って決定され
る、データ・パケット用スイッチング装置に関する。ス
イッチング装置の入力ポートはスイッチ・アダプタに接
続することができる。本発明は特に、交換網を介してデ
ータ・パケットをルーティングするスイッチング装置に
関する。装置はスイッチ・アダプタに輻輳が通知された
場合にデータ・パケットが処理されるのを防ぐ機構を備
える。データ・パケットとしては、特にＡＴＭセル、ま
たはイーサネット（登録商標）・フレームが使用でき
る。
【０００２】
【従来の技術】アナログ信号、英数字データ等の情報の
高速交換は、通信ネットワークで重要なタスクである。
情報交換のため様々な方向から回線や転送リンクが相互
接続されるネットワーク・ノードは、転送遅延の原因に
なることが少なくない。ノードにトラフィックが集中し
すぎ、また特にトラフィックの大半がリンクのうち僅か
な経路しか通過しない場合、遅延時間が長くなり、或い
は情報が失われることさえある。従って、高速ルーティ
ングを可能にするスイッチング・ノードが求められる。
【０００３】欧州特許第３１２６２８号は、通信ネット
ワークの複数の着信転送リンクと送信転送リンクを相互
接続する、または着信と送信のコンピュータ、ワークス
テーション接続リンク間でデータを交換するスイッチン
グ装置について説明している。更にこれまでのパケット
形式についても説明している。
【０００４】www.zurich.ibm.com/Technology/ATM/SWOC
PWPには従来のスイッチング技術の概要が記載されてお
り、ＰＲＩＺＭＡチップへの組み込みが説明されてい
る。このテーマに関しては、W. E. Denzel、A. P. J. E
ngbersen、I. Iliadisによる"Aflexible shared-buffer
switch for ATM at Gbit/s rates"（Computer Network
s and ISDN Systems、[0169-7552/94]、Elsevier Scien
ce B. V. 、Vol. 27、No. 4、pp. 611-624）からも情報
が得られる。
【０００５】ＰＲＩＺＭＡチップは、共有される共通出
力バッファを含み、ポート速度３００Ｍビット毎秒乃至
４００Ｍビット毎秒の１６の入力ポートと１６の出力ポ
ートを持つ。スイッチの原理は、まず着信パケットを完
全パラレルＩ／Ｏルーティング・ツリーを通してルーテ
ィングし、ルーティングされたパケットを出力バッファ
のキューに入れる。チップはこれに加えて、データ（ペ
イロード）と制御（ヘッダ）の流れの分離を利用する。
動的に共有される出力バッファ・ストレージにはペイロ
ードのみ格納される。ＰＲＩＺＭＡチップのアーキテク
チャはスケーラブルであり、よって、ポート速度、ポー
ト数、及びデータ・スループットを向上させることので
きる複数の拡張機能を提供する。これらの拡張機能は、
ＰＲＩＺＭＡをモジュール形式で利用することにより実
現することができる。シングルステージまたはマルチス
テージの交換網もモジュール形式で構成することができ
る。
【０００６】ＰＲＩＺＭＡチップは、特にＡＴＭ、つま
り非同期転送モードにもとづくブロードバンドの電気通
信に適している。ただしその概念はＡＴＭ志向アーキテ
クチャの環境に限定されない。ＡＴＭは、セルとも呼ば
れる固定長の短いパケットをもとにし、将来普及が予想
されるＢＩＳＤＮ（ブロードバンド・サービス統合デジ
タル網）の統合交換転送規格として適用されるとみられ
ている。輻輳を解消するためのＰＲＩＺＭＡのトポロジ
とキュー構成は、高度な並列性を採用している。ルーテ
ィング機能は、ハードウェア・レベルにおいて分散方式
で実行され、セルフ・ルーティングと呼ばれる。ＡＴＭ
パケットはいくつかのパケット・タイプに分けられ、特
にペイロード・サイズの異なるパケット・タイプに分け
られる。ＰＲＩＺＭＡチップは、ペイロードが最大６４
バイトまでのパケットを処理するものであるが、１２バ
イト、１６バイト、３２バイト、４８バイト等、他のパ
ケット・ペイロードも転送できる。
【０００７】１つのスイッチング装置に複数のデータ・
ソースが接続される場合、各ソースに特定の帯域幅が割
当てられる。これは超えられないか僅かに超えられるの
みであり、そうでなければスイッチング装置の性能は低
下し、遅延時間が長くなるかデータが失われることもあ
る。データ・ソースは、データを提供する企業であり、
帯域幅利用ポリシの適用を受ける。通常はこのポリシに
より企業が割当てられた帯域幅レベルを超えた場合には
ペナルティ料金が課される。割当てられた帯域幅未満に
とどまるデータ・ソースからのデータ・パケットを処理
し、割当てられた帯域幅を超えて届いたデータ・パケッ
トについては、必要なら処理品質のみ落とすという面
で、データ・ソースを公平に扱うことはスイッチング装
置の役割である。このいわゆるサービス品質は、データ
・パケットに関して公平な取り扱いを受ける権利を得て
いる顧客の利益を守る上では重要である。不公平な取り
扱いは顧客の不満と利益の損失につながる。データ・パ
ケットのスイッチング装置への着信の流れを制御するこ
とについては、米国特許第５４９３５６６号に、入力バ
ッファと出力バッファをフィードバック・ループで組み
合わせたパケット・スイッチを通してデータ・セルの流
れを制御する装置が説明されている。出力バッファの充
塞（fullness）レベルが継続的に監視され、スイッチの
入力側のアクセス装置に報告される。アクセス装置は入
力バッファと、出力バッファの充塞レベルが既定レベル
を超えたときは、データ・セルの流れを止めてデータ・
セルを入力バッファに維持するスロットル装置を含む。
出力バッファの充塞を示す状態メッセージが、入力バッ
ファのセルによりアドレス指定されている出力バッファ
を示すアクセス・メッセージと比較され、アドレス指定
されていて出力バッファから溢れるセルのみ、スロット
ル装置により停止される。
【０００８】
【発明が解決しようとする課題】後に述べた従来技術に
従ったスロットル装置は、スイッチング装置自体に送ら
れたデータ・パケットの速度を制御するスイッチ・アダ
プタの一部である。スイッチング装置側には、何らかの
理由により報告された出力バッファ状態に従ってデータ
・パケット・ストリームを制限しないアダプタに対処す
る機構がない。
【０００９】請求項１及び請求項９に従った本発明の目
的は、接続された全てのデータ・ソースに公平な取り扱
いとサービス品質を保証するため、欠陥のあるスイッチ
・アダプタまたは他の理由からバックプレッシャがある
にもかかわらずデータ・パケットを送信し続けるスイッ
チ・アダプタに対応するスイッチング装置及びその方法
を提供することである。
【００１０】
【課題を解決するための手段】本発明は、数個の入力ポ
ートと数個の出力ポートを含むスイッチング装置を対象
とする。入力ポートはそれぞれ対応するスイッチ・アダ
プタに接続できる。少なくとも１つのスイッチ・コント
ローラにより、着信データ・パケットの入力ポートから
出力ポートへのルーティングが制御される。出力ポート
毎に輻輳コントローラが構成される。輻輳コントローラ
は、動作時、出力ポートへのデータ・パケットの送信を
スイッチ・アダプタに許可するかどうかを示す許可情報
を生成する。入力ポート毎に、データ・パケット・アク
セス・コントローラが動作時、データ・パケットの送信
を許可されていないにもかかわらず入力ポートでデータ
・パケットが受信された場合、データ・パケットを非承
認とマークする。このマークは、データ・パケットのル
ーティングを防ぐため使用できる。承認はスイッチング
装置に属するデータ・パケット・アクセス・コントロー
ラにより行われる。ここで有益な事として、フロー制御
遅延、つまりデータ・パケット・アクセス・コントロー
ラ側で非承認パケットが受信された時間と、スイッチ・
アダプタが非承認の通知を受けた後に最初のデータ・パ
ケットが送信され得る時間の差が、データ・パケット・
アクセス・コントローラ側で考慮される。
【００１１】入力バッファを使用する共通出力バッファ
方式では、本発明を次のように実装することができる。
出力キューや共通出力バッファについては、共通出力バ
ッファの占有されたアドレスそれぞれの出力キューで占
有場所のしきい値を超えたことを入力バッファに通知す
るため、輻輳コントローラの形で許可手段が与えられ
る。入力バッファがこのバックプレッシャに対応するこ
とは、データ・パケット・アクセス・コントローラによ
り保証される。アクセス・コントローラは、バックプレ
ッシャが否定的許可情報の形で発行されたにもかかわら
ず着信したデータ・パケットを非承認とマークする。マ
ルチキャスト・データ・パケットでは、その順序情報を
マルチキャスト・データ・パケットが着信する出力ポー
トの出力キューそれぞれに入力でき、マルチキャスト・
データ・パケットのアドレスは、マルチキャスト・デー
タ・パケットの全ての順序情報が出力ルータにより正常
に処理されたとき、別のデータ・パケットのアドレス・
マネージャによってのみ解除できる。
【００１２】データ・パケットの内容からデータ・パケ
ット宛先情報が抽出される。データ・パケットによって
処理の優先順位が異なる場合、優先順位のクラス毎、及
び出力ポート毎に、別々の入力キューを与えることがで
きる。
【００１３】データ・パケットの宛先である出力ポート
に従って、各入力ポートで、スイッチング装置の出力ポ
ートと少なくとも同じくらい、多くの入力キューを含む
入力バッファの入力キューにデータ・パケットをソート
し、対応する入力バッファの入力キューからのデータ・
パケットをルータに多重化することは有益である。出力
バッファを使用するルータ構成の場合、多重化されたデ
ータ・パケットの順序を制御するため、入力ポート毎に
独立したコントローラを使用することが可能である。ま
たデータ・パケット宛先情報に従って、ルータを介して
出力ポートの少なくとも１つの専用出力ポート及び少な
くとも１つの出力バッファにデータ・パケットをルーテ
ィングできる。
【００１４】
【発明の実施の形態】以下、本発明の様々な実施例につ
いて説明する。
【００１５】図１は、入力バッファを使用しデータ・パ
ケットを処理するスイッチング装置１０を示す。スイッ
チング装置１０に着信するデータ・パケットは、転送す
るデータ（ペイロードとも呼ばれる）及びデータ・パケ
ット・ヘッダを含む。ヘッダは、パケット・タイプ、完
全性チェックサム、及びデータ・パケットの宛先アドレ
ス（データ・パケット宛先情報ともいう）等、データ・
パケットに関する様々な情報を含む。
【００１６】図１の構成に含まれるスイッチング装置１
０は、クロスバー・スイッチング装置等であり、Ｎ個の
入力ポート２０、Ｎ個の出力ポート３０を備える。各入
力ポート２０側に、"ＩＢ"と記したＦＩＦＯキューの形
で実装される入力バッファ１１を含むスイッチ・アダプ
タ１９が構成される。スイッチ・アダプタ１９はそれぞ
れ、対応するアダプタ入力ライン５０に接続される。入
力バッファ１１はそれぞれ複数の入力キュー１２に分け
られる。つまり各入力バッファ１１は、出力ポート３０
毎に必ず前記のような１つの入力キュー１２を持つ。従
って各入力バッファ１１は、ここではＮ個の入力キュー
１２を含む。１つの入力バッファ１１のこれら入力キュ
ー１２はそれぞれ、同じ１つの出力ポート３０に向かう
着信したデータ・パケットを格納するものである。従っ
て着信したデータ・パケットは、その宛先出力ポート３
０に従って各入力バッファ１１でソートされる。そのた
めスイッチ・アダプタ１９は、アダプタ入力ライン５０
に届いたデータ・パケットを、その宛先に従って入力キ
ュー１２に配布するための配布者２７を含む。入力キュ
ー１２の出力側では、特定の時点でスイッチング装置１
０にデータ・パケットを転送することのできる入力キュ
ー１２をその時点で接続するため、セレクタ２６が用い
られる。
【００１７】スイッチ・アダプタ１９は全て、"Ｃ"と示
した共通制御ユニット（コントローラ）２５に接続さ
れ、コントローラ２５はスイッチング装置１０に接続さ
れる。コントローラ２５の目的は、アダプタ入力ライン
５０を介して届き、出力ポート３０に届く予定のデータ
・パケットをこれら出力ポート３０まで導くことであ
る。データ・パケットは、出力ポート３０から他のスイ
ッチング装置や受信デバイス等、後続のデバイスに配信
することができる。
【００１８】この構成では、"最初にバッファ、次にス
イッチ"の機能が得られる。これは、出力ポート３０が
他のデータ・パケットを受信中であるため、着信したデ
ータ・パケットをその宛先である出力ポート３０に直ち
に送信できない場合である。着信したデータ・パケット
は、スイッチング装置１０に達するため通過する必要の
あるパスが空くまで、対応する入力バッファ１１に保持
される。コントローラ２５は、タスクを引き継いで各デ
ータ・パケット・ヘッダに含まれるデータ・パケット宛
先情報に従って入力ポート２０と出力ポート３０間に必
要な接続に備え、対応する入力バッファ１１の次のデー
タ・パケット用のパスがいつ空くかを入力バッファ１１
に通知する。これによりこのデータ・パケットを入力バ
ッファ１１から取得してその宛先、つまりターゲット出
力ポート３０に送ることができる。
【００１９】特定の出力ポート３０に向かっているデー
タ・パケットが、その出力ポート３０がその時間に他の
データ・パケットを処理しているためにブロックされた
場合、この構成では、同じ出力ポート３０に向かってい
るデータ・パケットは、ラインの先頭でブロックしてい
るデータ・パケットによりブロックされるデータ・パケ
ットだけであり、他の出力ポート３０に向かっているデ
ータ・パケットは、宛先出力ポート３０へのパスが空い
たときに個別に処理でき、スイッチング装置１０に転送
することができる。理論上、これは理想的な性能曲線に
なり、理論上の最大スループットは１００％である。前
記構成を使用する現実的アプローチでは、このスイッチ
ング装置１０に可能な最大データ・パケット・トラフィ
ックの４０％乃至５０％の負荷を課すことを推奨するこ
とになる。この範囲を超えると遅延対負荷曲線が急峻に
なるからである。つまり、入力バッファ・スペースによ
るが負荷が少し増えると、遅延及び使用される入力バッ
ファ・スペースは大幅に増加する。遅延が負荷に大きく
依存する状態は実用上望ましくない。これは遅延対負荷
曲線の平坦な部分でスイッチング装置１０を使用するこ
とが望ましいことを意味する。つまり、この制限がある
とき、入力／出力ポート数１６、ポート速度１ギガビッ
ト毎秒（Ｇｂｐｓ）のクロスバ・スイッチング装置１０
は、合計１６×１Ｇｂｐｓのトラフィックを処理するこ
とはできず、その４０％乃至５０％である６．５ギガビ
ット毎秒乃至８ギガビット毎秒しか処理できない。
【００２０】更に、有限な入力バッファ１１スペースで
は、データが失われる可能性が大きくなる。ブロッキン
グのために入力バッファ・スペースが埋まり、一旦入力
バッファが一杯になると着信するデータ・パケットが失
われるからである。この可能性はマルチキャスト・パケ
ットでも大きくなる。
【００２１】データ・パケットのブロッキングによる輻
輳の場合にデータの喪失を避けるため許可機構と呼ば
れ、輻輳コントローラ（後述）により実行されるデータ
・パケット・フロー制御機構が追加される。任意の出力
ポート３０からコントローラ２５に送信される許可情報
ＧＲが生成され、コントローラ２５がこの許可情報ＧＲ
を全ての入力バッファに配布する。許可情報ＧＲには２
つの状態がある。許可、つまり入力バッファ１１がデー
タ・パケットを送信できる状態と、不許可、つまり入力
バッファ１１がデータ・パケットを送信できなくなる状
態である。許可状態は肯定的許可情報ＧＲと呼ばれ、不
許可状態は否定的許可情報ＧＲと呼ばれる。否定的許可
情報ＧＲは、否定的許可情報ＧＲを発行した出力ポート
３０が着信データ・パケットを受信できなくなり、従っ
て、新しく発行される肯定的許可情報ＧＲによりデータ
・パケットの送信を再開できることの通知を入力バッフ
ァ１１が受け取るまで、入力バッファ１１が対応する出
力ポート３０へのデータ・パケットの送信を停止しなけ
ればならないことを入力バッファ１１に通知する。許可
情報ＧＲは、ここでは各出力ポート３０に付属する輻輳
コントローラ６０により発行される。輻輳コントローラ
６０によりオーバーフローまたは輻輳と解釈された状態
になるとすぐ、輻輳コントローラ６０が肯定的許可情報
ＧＲを否定的許可情報ＧＲに切り替える。輻輳コントロ
ーラ６０は、輻輳またはオーバーフローが解消したこと
を検出すると直ちに、否定的許可情報ＧＲを肯定的許可
情報ＧＲに切り替える。実装形態や安全マージンによる
が、切り替えのしきい値は通常、最大占有度より低い。
切り替えに関しては、異なる２つのしきい値を使用して
切り替えのヒステリシスを取ることができる。
【００２２】スイッチング装置１０は、入力ポート２０
毎にデータ・パケット・アクセス・コントローラ４０を
含む。アクセス・コントローラ４０は、入力ポート２０
毎に許可情報ＧＲも受信する。データ・パケット・アク
セス・コントローラ４０のタスクは、否定的許可情報Ｇ
Ｒが入力バッファ１１に送信されたにもかかわらず入力
バッファ１１から着信するデータ・パケットが認識され
るようにすることである。その後スイッチング装置１０
による処理を拒否することができる。それらのデータ・
パケットは従って、非承認として分類されマークされ
る。
【００２３】このケースは、例えばスイッチ・アダプタ
１９に欠陥があり、否定的許可情報ＧＲに反応しないと
きに発生する。マークされたデータ・パケットが破棄さ
れると、データ・パケット・アクセス・コントローラ４
０による制御機構が働き、そのような不適合にもかかわ
らずデータ・パケット・トラフィック・ポリシが適用さ
れ、ポリシに従ったデータ・パケットのみ処理される。
つまり宛先出力ポート３０に転送される。他の場合、ス
イッチング装置１０は、データ・パケット・トラフィッ
ク・ポリシに従っていないデータ・パケットを処理する
が、データ・パケット・トラフィック・ポリシに従って
動作するスイッチ・アダプタ１９に使用できる帯域幅が
影響を受ける。全てのスイッチ・アダプタ１９、及びス
イッチ・アダプタ１９を介してデータ・パケットを送信
するユーザに対してサービス品質を保証するには、デー
タ・パケット・トラフィック・ポリシに準拠する必要が
ある。
【００２４】このステージのデータ・パケット・アクセ
ス・コントローラ４０は、非承認データ・パケットを認
識するという点で、データ・パケット分類器として機能
する。この認識は次に別の目的に使用することができ
る。非承認データ・パケットが着信したという事実を対
応するスイッチ・アダプタ１９または他のデバイスに通
信することができ、それらのデバイスは、何かが正常に
動作していないことを認識する。データ・パケット・ア
クセス・コントローラ４０は、従って診断システムとし
て機能し、スイッチ・アダプタ１９の不具合が検出され
る結果、そのスイッチ・アダプタ１９を交換または修復
することができる。帯域幅が課金される業務環境の場
合、欠陥のあるスイッチ・アダプタの所有者は、限度を
超える帯域幅の利用に対して料金を課されることがあ
る。マークされたデータ・パケットの最も有効な利用法
は、スループットの遅延やポリシ準拠型データ・パケッ
トの処理の拒否を避けるため、そのデータ・パケットを
破棄することである。マークを使用するかどうかは、プ
ログラミング及びスイッチング装置１０の設計により決
定される。スイッチング装置は、従って、非承認データ
・パケットが自動的に破棄されるように設計することが
できる。また欠陥のあるスイッチ・アダプタ１９または
スイッチ・アダプタ１９の更に上流に配置されたデバイ
スとの通信を行える。スイッチング装置は、データ・パ
ケットを処理するか破棄するかを決定するため、フロー
制御ユニット（後述）を含む。
【００２５】データ・パケットのヘッダの、データ・パ
ケットの宛先を決定する部分は、パケットが出力ポート
３０に届いた後は不要になるので、この部分のスペース
を許可情報ＧＲを入れるために使用できる。このスペー
スは大きく、１つの出力ポート３０の許可情報ＧＲだけ
ではなく、全ての出力ポート３０の許可情報ＧＲも、１
つのデータ・パケットのヘッダに収まる。各入力ポート
２０について、対応する許可情報ＧＲの状態を１ビット
で表すことができる。従ってデータ・パケット・ヘッダ
は、全ての入力ポート２０の許可状態を示すビットマッ
プを含む。許可情報ＧＲの許可／不許可状態に加えて、
許可情報ＧＲの環境に関する情報を生成して転送するこ
とも考えられる。例えば、許可情報ＧＲは、適用可能な
しきい値に応じて変更することができる。生成されヘッ
ダに置かれる情報は、キューに入ったデータ・パケット
の数だけ上回ったしきい値をバイナリ・コードの形で含
むことができる（後述）。
【００２６】変更されたデータ・パケットは、出力ポー
ト３０から後のデバイスに送信される。出力ポート３０
と入力ポート２０を統一することは一般的であり効果的
なので、ここではヘッダーに許可情報ＧＲを含む変更さ
れたデータ・パケットは、入力ポート２０に自動的に届
き、入力ポート２０はヘッダーから許可情報ＧＲを読取
り、新しい許可情報ＧＲを得ることができる。この更新
はデータ・パケット毎に行えるので、スイッチ・アダプ
タ１９には、許可情報ＧＲの変更が連続的に通知され
る。
【００２７】図２は、データ・パケット・アクセス・コ
ントローラ４０の実施例を示す。データ・パケット・ア
クセス・コントローラ４０はアクセス・ゲート４１とカ
ウンタ４２の形の有限状態機械を含む。カウンタ４２の
出力はアクセス・ゲート４１に接続され、ゲート４１の
他の入力はスイッチ・アダプタ１９から着信するデータ
・パケット（ＤＰ）を受け取る。カウンタ４２は、否定
的許可情報ＧＲが生成され送信された後に、それにもか
かわらずデータ・パケットが準拠型として受け入れられ
る時間枠を用意する。時間枠が用意されるのは、許可情
報ＧＲが送信された時間と入力バッファ１１に届いた時
間プラス、その時間より前に送信されたデータ・パケッ
トがスイッチング装置１０に届くため必要な時間に差が
あるためである。この差によりフロー制御遅延が決定さ
れる。その時点は可変であり、可能な範囲内の最も新し
い時間を選択すること、つまりデータ・パケットが入力
バッファ１１からデータ・パケット・アクセス・コント
ローラ４０に届くまでの最大時間を用いることは、最適
なソリューションとみなされる。ただしその場合、非承
認データ・パケットは、非承認にもかかわらず受け入れ
られ処理される。しかし、準拠型データ・パケットが非
承認として処理され、破棄や偽シグナリングの形の"報
復的"処置に用いられることはない。カウンタ４２は従
って、フロー制御遅延のこの上限に設定することがで
き、データ・パケット・アクセス・コントローラ４０で
許可情報ＧＲが受信される毎に開始され、許可情報ＧＲ
が否定から肯定に切り替えられるとすぐリセットされ
る。
【００２８】許可情報ＧＲが送信された時間と、許可情
報ＧＲが入力バッファ１１に達する前にその入力バッフ
ァ１１から送信された最後のデータ・パケットが、許可
情報ＧＲを送信した出力ポート３０に届いた時間の差
は、往復遅延と呼ばれる。
【００２９】許可情報ＧＲは、ここでは、１つの出力ポ
ート３０及び対応する入力ポート２０に対する許可情報
ＧＲを表す１ビットの形で与えられる。否定的許可情報
ＧＲは、１つの出力ポート３０のバッファまたは１つの
出力ポート３０の後のバッファに格納されたデータ・パ
ケットの量が既定第１しきい値を超えたときに生成され
る。この第１しきい値は、入力バッファ１１で否定的許
可情報ＧＲにより不許可を指定するとき、入力アダプタ
つまりスイッチ・アダプタ１９から送信されるデータ・
パケットをバッファに格納できるよう、出力ポート３０
のバッファの実際の大きさより低く設定される。許可情
報ＧＲの否定から肯定への切り替えは、第２しきい値の
アンダーフローによりトリガすることができる。第２し
きい値は第１しきい値と同じでもよく、同じでなくても
よい。前記のように、このようなしきい値は、オーバー
フロー或いはアンダーフローを予測して複数実装するこ
とができ、許可情報ＧＲを切り替える原因はどのしきい
値かという情報をスイッチ・アダプタ１９に伝えること
ができる。
【００３０】宛先毎のソートはまた、ＶＯＱ（仮想出力
キューイング）と呼ばれる。コントローラ２５は、最大
Ｎ2個のリクエストを処理する必要があるが、それでは
入力／出力ポート３０が増えて装置が複雑になる。これ
自体は大きな問題にはならないが、一般には、どの時点
でもどのような環境下でも入力キュー１２毎に公平な取
り扱いを実現し、スイッチング装置の能力を最大限に活
用することが望ましい。その場合、どの時点でも各出力
ポート３０に、配信するデータ・パケットが存在するこ
とになる。この野心的な目標は、コントローラ２５にと
っては容易なタスクではなく、コントローラ２５がかな
り複雑になる。
【００３１】この構成の複雑さは、優先順位の異なるデ
ータ・パケットに対応するよう設計されると、つまり優
先順位毎に入力キュー１２が与えられると、更に大きく
なる。入力バッファ１１当たりの入力キュー１２の数
は、優先順位の数を出力ポート３０の数に掛けた値にな
る。
【００３２】次の例のスイッチング装置１０は、非承認
データ・パケットを自動的に破棄するように設計されて
いるとする。
【００３３】他の方法は、第１にキュー配置、次にバッ
ファ格納である。理論上、このモデルは純粋な出力バッ
ファ装置に辿り着く。ただし実際には、バッファ・サイ
ズが制限される。有限な出力バッファでは、データ・パ
ケットが出力バッファに届いても、出力バッファがすで
に埋まっていてパケットが失われる可能性がある。有限
な出力バッファは無限な入力バッファと組み合わせられ
るが、もちろん実際には有限な入力バッファでも実現さ
れる。この構成を図３に示す。これは図１とは異なり、
スイッチング装置１０はクロスバ・スイッチング装置で
はなく、ルーティング・スイッチング装置１０（ルータ
１０ともいう）である。ルータ１０と出力ポート３０そ
れぞれの間に"ＯＢ"と示した出力バッファ３５が置かれ
る。ルータ１０に届いたデータ・パケットは、宛先の出
力ポート３０にルーティングされ、そこで対応する出力
バッファ３５に格納される。
【００３４】またここでは、考えられる出力バッファ・
オーバーフローを処理する許可機構が採用される。各出
力バッファ３５に定義済み第１しきい値があり、これを
超えると許可情報ＧＲが肯定から否定に切り替えられ、
第２しきい値ではこれが逆になる。許可情報ＧＲはコン
トローラ２５を介して全ての入力バッファ１１に送られ
る。否定的許可情報ＧＲでは、出力バッファ３５により
否定的許可情報ＧＲがトリガまたは発行された出力ポー
ト３０へのデータ・パケットの送信の停止が、全ての入
力バッファ１１に要求される。
【００３５】データ・パケット・アクセス・コントロー
ラ４０のタスクは、ここでも、入力バッファ１１に否定
的許可情報ＧＲが送られたにもかかわらず入力バッファ
１１から届くデータ・パケットを拒否することである。
これらのデータ・パケットは非承認として分類され、任
意破棄される。前記のように、データ・パケット・アク
セス・コントローラ４０は、許可情報ＧＲへの準拠を保
証するよう機能する。
【００３６】入力バッファ１１は、入力バッファ１１と
スイッチング装置１０間の接続ラインが比較的少ないた
め、スイッチング装置１０から比較的簡単に物理的に分
離できるので、比較的安価なメモリ・チップで実現する
ことができ、従ってバッファ・サイズは、実際には、出
力バッファ３５の場合より同じ価格でかなり大きくする
ことができる。従ってこの機構では、有限な入力バッフ
ァ１１は、理論上無限な入力バッファ１１の近似として
好ましい。前記の構成にはしかし２つ欠点がある。第１
に、ルータ１０は、複雑さがＮ2に比例して大きくなる
機能を実現する必要がある。第２に、スイッチング装置
１０を最適な形では使用できない。マルチキャスト・ト
ラフィックがないと仮定すると、各入力ポート２０につ
いて、１つの出力ポート３０に送るデータ・パケットは
どの時点でも１つのみである。従って入力ポート２０毎
に、どの時点でもルータ１０のＮ−１個の出力ラインが
使用されない。つまりＮ2個の出力ラインのうちＮ個の
ラインしか使用されない。更に出力バッファ３５自体も
最適な形で使用されない。入力ポート２０が２つ以上、
同じ出力ポート３０にデータ・パケットを送信する場
合、その時点で他に少なくとも１つの出力ポート３０は
データ・パケットを受信せず、その結果、出力バッファ
・スペースの必要は少なくなる。各出力ポート３０に別
に出力バッファ３５がある場合、使用頻度の高い出力ポ
ート３０に利用できるバッファ・スペースが、使用頻度
の低い出力ポート３０を犠牲にして一時的に増える可能
性はない。
【００３７】図４の構成では、全ての出力ポート３０間
で出力バッファ・スペースを動的に共有することがで
き、同時に前記のＮ2の割合で増加する複雑さの問題も
解決される。図４の構成は、Ｎ個の入力バッファ１１を
含み、ルータは入力ルータ１３と出力ルータ１４に分け
られる。入力ルータ１３の出力側には"ＣＯＢ"と示した
共通出力バッファ３５が１つのみ置かれる。これは"Ｉ
Ｒ"と示した入力ルータ１３から着信した全てのデータ
・パケットを扱う。共通出力バッファ３５の出力側に
は、"ＯＲ"と示した出力ルータ１４が１つのみ置かれ
る。入力ルータ１３と出力バッファ３５に並列に"ＡＭ"
と示したアドレス・マネージャ１６が配置され、入力ル
ータ１３と出力ルータ１４に接続される。アドレス・マ
ネージャ１６は"ＯＱＭ"と示した出力キュー・マネージ
ャ１７に接続され、マネージャ１７は全ての入力バッフ
ァ及びアドレス・マネージャ１６から入力を受け取る。
出力ポート３０毎に"ＯＱ"と示した出力キュー１８が含
まれる。キュー１８は出力ルータ１４に入力を与える。
【００３８】この構成は、入力ポート２０毎に、仮想出
力キューを持つ入力バッファ１１を含む。つまり各出力
キュー１８に対する各入力バッファ１１に入力キュー１
２を持つ。入力バッファ１１は入力ルータ１３に接続さ
れ、入力ルータ１３に共通出力バッファ３５と出力ルー
タ１４が続く。各入力バッファ１１には専用の入力コン
トローラ２５があり、入力バッファ１１の異なる入力キ
ュー１２から送信されるデータ・パケットの順序が制御
される。
【００３９】着信するデータ・パケットは全て入力ルー
タ１３を介して共通出力バッファ３５にルーティングさ
れる。アドレス・マネージャ１６は入力ルータ１３に、
共通出力バッファ３５のどの場所に、つまりどのアドレ
スに、着信データ・パケットが格納されるかの情報を与
える。またこのアプローチは、入力バッファ１１がその
情報を得、入力ルータ１３に与えるように設計すること
もできる。
【００４０】特定の出力ポート３０に向かう各データ・
パケットが出力バッファ３５のどのアドレスに格納され
ているかの情報が出力キュー・マネージャ１７に、具体
的にはその出力キュー１８に書込まれる。この情報は順
序情報と呼ばれる。順序情報は、共通出力バッファ３５
に格納されるデータ・パケットそれぞれについて、その
データ・パケットが送信される出力キュー１８の１箇所
に置かれる。アドレスは従って対応する出力ポート３
０、つまり対応アドレスに格納されたパケットが向かう
出力ポート３０に従ってソートされる。これは、各出力
ポート３０が、その出力ポート３０に届くデータ・パケ
ットのアドレスを、対応出力キュー１８から取得するこ
とを意味する。アドレス・マネージャ１６はここで、出
力キュー１８毎に一度に１アドレスを同時に処理する。
これはまた、各入力ポート２０毎に１アドレスが常に使
用できる状態に保たれ、これは対応データ・パケットが
届く前に行えることを意味する。入力ポート２０のライ
ン先頭に届く各データ・パケットには、従って、入力ル
ータ１３により導かれる宛先アドレスが用意される。こ
れらＮ個のアドレスは、アドレス・マネージャ１６によ
り出力キュー・マネージャ１７にも与えられ、マネージ
ャ１７は入力として更にＮ個のデータ・パケット宛先情
報を受け取る。これは、届いた全てのデータ・パケット
の順序情報をどの出力キュー１８に入力するかを判定す
るためのマスクになる。全ての入力ポート２０に対する
アドレスの並列処理により、データ・パケット処理が速
くなり、また公平になる。アドレスが使用できない場合
については後述する。
【００４１】従って、アドレス・マネージャ１６によ
り、全ての着信データ・パケットにアドレスが与えられ
る。このアドレスでデータ・パケットが共通出力バッフ
ァ３５に格納されるので、アドレスはパケットが向かう
出力ポート３０に対応する出力キュー１８内の場所に格
納される。従って情報、つまりデータ・パケット宛先情
報はパケット・ヘッダから抽出される。出力ルータ１４
は最終宛先のために機能する。つまり各出力ポート３０
について対応する出力キュー１８から次のアドレスを取
得し、そのアドレスのデータ・パケットをフェッチし、
そのデータ・パケットの宛先である出力ポート３０に送
る。フェッチ・スループットはここでは、非破壊的読取
りプロセスであり、共通出力バッファ３５に一度だけ格
納されるが、そのデータ・パケットを受信する必要のあ
る全ての出力ポート３０が受け取るまで数回読出される
点で、処理対象のマルチキャスト・データ・パケットに
対応する。出力バッファ３５からデータ・パケットが読
出された後、対応するアドレスが解除される。つまりこ
のアドレスはアドレス・マネージャ１６に戻され、アド
レス・マネージャ１６は再びこのアドレスを入力ポート
２０の１つに割当てることができ、次に届くデータ・パ
ケットが処理される。マルチキャスト・データ・パケッ
トの場合はカウンタ（図示せず）が用いられる。カウン
タは、データ・パケットが格納されてからそのデータ・
パケットが転送される出力ポート３０の数に設定され、
そのデータ・パケットが出力ルータ１４によりフェッチ
される毎に減分される。カウンタの値がそのデータ・パ
ケットについて０に達すると、対応するアドレスを解除
することができる。共通出力バッファ３５は従って、出
力バッファ３５と入力ルータ１３間にＮ2個の接続では
なく、Ｎ個の接続しか必要としないという点で有益であ
る。つまり入力ルータ１３と出力バッファ３５のインタ
フェースに必要なリソースが、Ｎ2からＮに少なくな
る。
【００４２】出力バッファ３５の共有原理について説明
する。出力キュー１８は、合計で出力バッファ３５のア
ドレスよりも多いキューイング場所を持つ。その場合、
入力ポート２０から見ると、各出力ポート３０について
出力バッファ３５のスペースは、出力バッファ３５を出
力ポート３０数で等しく割っただけの場合よりも大き
い。この構成には、極端なトラフィック・パターンの変
化を考慮した場合、かなり柔軟性があるので、データ・
パケットの総トラフィックが出力バッファ３５の現実の
最大容量を超えない限り性能は向上する。特にトラフィ
ック・バーストの処理効率が向上する。出力ポート３０
でその公平な分量よりも多くの出力バッファ・スペース
を使用できるようにすることによって、データ・パケッ
トが失われる可能性が小さくなるからである。
【００４３】しかし、この共有原理にはホギングの可能
性もある。つまり、それを防ぐ他の機構がない場合、使
用頻度の高い出力ポート３０では、出力バッファ３５の
共有メモリ全体が占有され、他の出力ポート３０を使用
できなくなることがある。更に、共有により作られるの
は、現実の出力バッファ・スペースよりも大きい仮想出
力バッファ・スペースのみであることを考慮する必要が
ある。これは、入力ポート２０が仮想出力バッファ・ス
ペースを実出力バッファ・スペースを超える程度まで占
有しようとする可能性があることを意味する。
【００４４】またここでは、出力バッファのオーバーフ
ロー、つまり出力キュー・オーバーフローの可能性を処
理する許可機構が採用される。各出力キュー１８には、
それを超えると否定的許可情報ＧＲが生成される定義済
み第１しきい値、及びそれを下回ると肯定的許可情報Ｇ
Ｒが生成される第２しきい値があり、許可情報ＧＲは全
ての入力バッファ１１に送られる。否定的許可情報ＧＲ
では、全ての入力バッファ１１が出力キュー１８により
否定的許可情報ＧＲが発行された出力ポート３０へのデ
ータ・パケットの送信を中止する。更に共有の場合、出
力バッファ３５に予想されるオーバーフローも監視する
必要がある。共有の場合には、全ての出力キュー１８の
場所の数の合計は、出力バッファ３５のアドレス数より
多いので、出力バッファ３５は完全に埋められ得るが、
出力キュー１８はそこに格納されたデータ・パケットの
しきい値に達しないことがある。従って出力バッファ３
５は、占有されたアドレスに対して第３しきい値を持
つ。このしきい値に達すると、メモリ・フルのバックプ
レッシャが否定的許可情報ＧＲの形で、全ての入力バッ
ファ１１に対して生成され、その場合は全て入力ルータ
１３を介した出力バッファ３５へのデータ・パケットの
送信を停止する必要がある。つまりどの入力バッファ１
１からでも１つのパケットも送信できない。占有された
アドレス数が第３しきい値またはこれとは異なる第４し
きい値を下回るとすぐ、通常の動作を再開することがで
きる。
【００４５】従って、特定の出力キュー１８が一杯のと
き、つまりその出力キュー１８の特定のしきい値を超え
た場合、従ってまた別のデータ・パケットをその出力キ
ュー１８に送信できる場合、入力バッファ１１へのシグ
ナリングに対応するフィードバック機構が構成される。
特定の出力キュー１８で非許可条件が成立すると、つま
り対応するしきい値を超えると、否定的許可情報ＧＲが
発行され、各入力コントローラ２５が反応する。つまり
その出力キュー１８に属する出力ポート３０に向かうデ
ータ・パケットは入力バッファ１１から送信されなくな
る。つまり占有された出力キュー１８に対する入力キュ
ー１２からのデータ・パケットは保留され、他の入力キ
ュー１２はデータ・パケットの送信を継続することがで
きる。
【００４６】この実施例のマルチキャスト・データ・パ
ケットの場合、許可情報の生成を変更することができ
る。つまりそのために出力キュー１８側で許可情報が生
成されることはないか、その許可情報は無視される。マ
ルチキャスト・データ・パケットの場合、マルチキャス
ト・データ・パケットが向かう各出力キュー１８にエン
トリが作成されるので、出力キュー１８のうち１つのみ
オーバーフローがあって否定的許可情報がトリガされる
とき、マルチキャスト・データ・パケットが非承認とマ
ークされる可能性が出力キュー１８の数とともに大きく
なる。これはマルチキャスト・データ・パケットに対す
る極端且つ不公平なバックプレッシャにつながり得る。
この問題は、共通出力バッファ３５からの許可情報のみ
を使用することで解決される。マルチキャスト・データ
・パケットのこの優先的処理の対策として、マルチキャ
スト・データ・パケット用のカウンタまたはバッファを
別に構成することができる。これは、既定の数またはし
きい値に達したときに、否定的許可情報を生成するの
で、処理されるマルチキャスト・データ・パケットの数
が制限される。
【００４７】図１及び図３に示した仮想出力キュー・モ
デルとは対照的に、ここでは中央コントローラが用いら
れない。その代わり各入力バッファ１１に専用の入力コ
ントローラ２５が用いられる。これは他の入力コントロ
ーラ２５とは独立に動作する。これはこの構成が、その
データ・パケットの出力キュー１８と共通出力バッファ
３５がまだ十分なスペースを維持しているとき、つまり
否定的許可情報ＧＲが生成されていないとき、全ての入
力バッファ１１で入力ルータ１３を介してデータ・パケ
ットを独立に送信できるようにする入力ルータ１３を含
むという事実による。入力コントローラ２５の独立性に
より制御リソース全体の複雑さが大幅に減少する。ここ
では、各入力コントローラ２５は、着信するデータ・パ
ケットを、公平さの有無にかかわらず、ラウンド・ロビ
ン、優先順位等の既定の判定ポリシに従って処理するだ
けでよい。入力コントローラ２５はそれぞれ、それによ
って格納されたパケットのどれを次に入力ルータ１３に
送信するかを個別に判定する。
【００４８】入力コントローラ２５に、出力キュー１８
の占有状態についてより詳しい情報を入力コントローラ
２５に与える信号をフィードバックすることによって、
装置に更に改良を加えることができる。目的は、どの時
点でもどの出力ポート３０でも、データ・パケットを次
のステージに配信することなので、出力キュー１８が空
またはほとんど空であるという情報も入力コントローラ
２５に送信でき、好適には、対応する出力ポート３０に
向かうデータ・パケットを入力ルータ１３に送信するた
め用いられる。出力キュー１８の状態情報は、例えば占
有度０または０に近いしきい値等のしきい値を追加する
ことによって抽出することができる。空またはほとんど
空の出力キュー１８は従って、入力コントローラ２５に
報告され、コントローラ２５は、出力キュー１８がデー
タ・パケットを可能な限り早く受け取るようそのポリシ
を採用する。このようなしきい値を使用することで、入
力コントローラ２５に対して詳細な状態報告が可能にな
る。コントローラ２５はこの状態報告を各出力キュー１
８に使用でき、データ・パケットの多重化ポリシに影響
を与えることができる。この状態報告は、従って許可情
報ＧＲの一種の対極として働き、低負荷アラームまたは
負荷を最大にするスケジューリング・フィードバック信
号として使用できる。
【００４９】マルチキャスト・データ・パケットを処理
する機構は、ここでは、図１及び図３による構成と同じ
である。各入力バッファ１１が出力ポート３０当たり及
び優先順位当たり１つの入力キュー１２を含み、複数の
優先順位を処理することができる。つまり出力ポート３
０が８つで優先順位が４つのとき、各入力バッファ１１
は３２の入力キュー１２を含む。否定的許可情報ＧＲは
ここでは、入力バッファにより選択的に配布することが
できる。つまり特定の出力キュー１８から発生した否定
的許可情報ＧＲは、入力バッファ１１の対応する入力キ
ュー１２にのみ、また複数の優先順位がある場合は対応
する複数の入力キュー１２まで案内される。従って、他
の入力キュー１２はどれもこの否定的許可情報によって
ブロックされず、共通出力バッファ３５へのデータ・パ
ケットの送信を続けることができる。スループットは、
ここに適用される共通出力バッファの原理と組み合わせ
ることで、図１及び図３の構成よりも向上する。
【００５０】ただし、ここで一見驚くような結果が現れ
る。予想に反して共有密度が高くなると性能が低下する
のである。これは次のように説明することができる。ス
イッチング装置１０はここでは、その最大負荷容量近く
まで駆使される。つまり出力キュー１８はそのしきい値
近くまで埋められる。これは選択的許可情報ＧＲにより
ライン先頭のブロッキングが回避されるためである。共
有の結果、１つの出力ポート３０及びその出力キュー１
８の過負荷がバッファに格納され、他の出力キュー１８
で使用できる容量が無駄になる。共有はそのメリットを
時間を無作為に選んで活用する限りは十分有効である。
仮想出力バッファ・スペースは実バッファ・スペースよ
り大きいので、出力キュー１８には、出力バッファ３５
の場所より多いアドレスが供給されるというリスクが存
在する。これはもちろん出力バッファ許可機構により防
ぐことができる。仮想出力キューには、この構成と組み
合わせたとき、入力キュー１２が対応する出力キュー１
８で使用できる容量に応じて正確に制御されるという効
果がある。共有原理により増加するこの容量について
は、出力バッファ３５が一杯になるため否定的許可情報
ＧＲが流れる可能性がある。また、共有ファクタ、つま
り仮想出力バッファ・スペースに占める実バッファ・ス
ペースの割合が高ければ高いほど、この可能性は大きく
なり、よって一般的トラフィックでは全体の性能が低下
することもまた明らかである。
【００５１】仮想出力キューを持つ入力バッファ１１
は、共有の有無にかかわらず、出力バッファ３５と同じ
原理を適用して、共通入力バッファ１１の形でも実現す
ることができる。つまり着信するデータ・パケットは共
通入力バッファ１１に格納でき、そのアドレスはそこで
別の入力キュー１２に格納され、それらデータ・パケッ
トが向かう出力ポートに従って順序付けられる。
【００５２】図４の構成は、仮想出力キューなしに実現
することもでき、その場合、各入力ポート２０にキュー
が１つの入力バッファ１１が得られる。
【００５３】ここに提示した発明では、交換網とも呼ば
れる構成の、例えば１６×１６つまり１６個の入力ポー
ト２０と１６個の出力ポート３０から、３２×３２へス
ケーリングするには、全てのスイッチ・アダプタ１９で
そのキュー構造のみ変更すればよく、アダプタ上の入力
バッファ１１を変更する必要はない。注意して見れば、
これは、この入力バッファ１１を入力キュー１２の集合
として管理するリンク・リストの実際の数をプログラム
できるようにする必要があることを意味する。いずれに
しろ、スイッチ・アダプタ１９では、複雑さがＮ次でス
ケーリングされる。すなわち宛先の数を倍にすること
は、入力キュー１２と出力キュー１８の数を倍にするこ
とである。従来のＶＯＱ構成では、スイッチの入力ポー
ト２０と出力ポート３０の数を倍にするには、リクエス
ト数を２乗する必要がある。つまり１６×１６のコント
ローラは２５６のリクエストを受け取り、３２×３２の
コントローラは１０２４のリクエストを受け取る。
【００５４】マルチキャスト・データ・パケットを考慮
すると、従来のＶＯＱ構成では、マルチキャスト・デー
タ・パケットに特別な処理が必要になる。スイッチング
装置１０はその場合、内部バッファを持たない。これ
は、マルチキャスト・データ・パケットを送信するため
に、このデータ・パケットが向かう全ての出力ポート３
０を空けておく必要があることを意味する。その場合ス
イッチ・コントローラ２５が複雑になる。つまりマルチ
キャスト・データ・パケットを転送することを認識する
必要があり、他のスイッチ・アダプタ１９はデータ・パ
ケットをマルチキャスト・データ・パケットの宛先であ
る出力ポート３０の１つに送信しないようにする必要が
あり、マルチキャスト・パケットを送信するスイッチ・
アダプタ１９に送信許可を与える必要があり、更にスイ
ッチング装置１０に複数のクロスポイントを設定する必
要がある。これは、このスイッチ・コントローラ２５が
単純なロジックで構成される限り可能であるが、パイプ
ライン処理が行われ、最適な公平性と優先順位処理を図
る洗練されたアルゴリズムで実行されると、実に複雑な
作業になる。現在の慣行では、独立したマルチキャスト
・キューが形成され、全てのアダプタがこれにマルチキ
ャスト・データ・パケットを入れる。これでは非マルチ
キャスト・トラフィックとマルチキャスト・トラフィッ
クの関係が完全に壊れる。従ってこれは最適なソリュー
ションとみなすことはできない。具体的には、２つのマ
ルチキャスト・データ・パケットの宛先が重複する少な
くとも１つの出力ポート３０があるとき、その２つのマ
ルチキャスト・データ・パケットを、１つは第１スイッ
チ・アダプタ１９から、もう１つは別のスイッチ・アダ
プタ１９から送信することはできない。その場合スルー
プットは重大な影響を受ける。
【００５５】図３に従った構成の場合、スイッチ・アダ
プタ１９に送信するマルチキャスト・データ・パケット
があり、このデータ・パケットのコピーを受け取る出力
キュー１８により、そのしきい値を超えたことが通知さ
れないとき、データ・パケットは送信することができ
る。複数のスイッチ・アダプタは複数のマルチキャスト
・データ・パケットを同時に送信でき、実際にどこに送
るかを互いに知っている必要はない。潜在的衝突は出力
バッファ３５により解決される。仮想出力キューと共有
出力バッファつまり共通出力バッファ３５を持つスイッ
チング装置１０は、マルチキャスト・データ・パケット
を処理する上で良好な環境を備える。他のスイッチング
装置１０とは異なり、データ・パケットを数回複製する
必要がないからであり、従ってバッファ・スペースが節
約されるからである。それでもマルチキャスト・データ
・パケットはユニキャスト・パケットと同じように処理
することができる。これによりトラフィックの制御とポ
リシの設定が容易になる。これによりリアルタイム動作
が改良され、マルチキャスト・データ・パケットが、別
処理プロセスのため人工的に加わった遅延の影響を受け
なくなる。
【００５６】各優先順位に入力キュー１２を使用するこ
とで、優先順位の低いデータ・パケットによる優先順位
の高いデータ・パケットのブロッキングが避けられ、こ
れもスイッチング装置１０のサービス品質向上に寄与す
る。
【００５７】本発明に従ったスイッチング装置１０の性
能は様々な方法により向上させることができる。入力ポ
ート２０と出力ポート３０の数を増やす場合、スイッチ
ング装置１０はマルチステージまたはシングルステージ
の構成にすることができる。マルチステージ構成では、
必要になるスイッチング装置１０の数は、これに匹敵す
るシングルステージ構成の場合に比べて急増することは
ない。つまりマルチステージ構成では、ポート数が増え
ても必要になるスイッチング装置１０数はシングルステ
ージ構成よりも少ない。
【００５８】ただし、マルチステージ構成の性能は低
い。遅延が大きくなるからであり、１つの接続によって
出力キュー１８がフルに使用されることから他の宛先の
データ・パケットの処理が妨げられるか、または出力バ
ッファ３５がフルに使用されることからスイッチング装
置の全ての入力がブロックされ、前のステージにその影
響が及び、否定的許可情報ＧＲが発行される可能性があ
るためである。この性能低下は、スピードアップ・ファ
クタによりある程度まで補うことができる。これはスイ
ッチング装置１０がその環境よりも高速に動作すること
を意味する。その場合、最後のステージから送り出さ
れ、より低い速度で次のハードウェア環境に渡される、
より高速に着信するデータ・パケットをキューに入れる
ためスイッチング装置１０の後に出力バッファ３５が必
要である。また、スイッチ内部のメモリが増える可能性
もある。その場合出力バッファ３５がフルに使用される
可能性は少なくなる。しかしメモリをこのように大きく
するにはかなりコストがかかり、そのメモリはいくらか
物理的に制限される。スイッチング装置のメモリをメモ
リ拡張モードにより増やすと物理的制限はなくなるがコ
ストは変わらない。マルチステージ構成で、後のスイッ
チング装置１０が使用中の場合、つまりその出力バッフ
ァ３５が一杯でアドレスを使用できないか、または出力
キュー１８が一杯のとき、全ての入力に対して否定的許
可情報ＧＲを生成できる。この許可情報ＧＲはまた前の
全てのスイッチング装置１０に転送される。出力キュー
１８が一杯のとき、許可情報ＧＲは、一杯の出力キュー
１８に向かうデータ・パケットのみ選択的にブロックす
ることができる。出力バッファ３５が完全に占有されて
いる場合、全ての入力バッファ１１がブロックされる。
否定的許可情報ＧＲにより、前段のスイッチング装置１
０がブロックされ、このスイッチング装置１０はセルを
送信できなくなる。
【００５９】ここに示したスイッチング装置１０は、従
来の技術の項で述べたＰＲＩＺＭＡアーキテクチャによ
る方法等、これまでの拡張方法でスケーリングが可能で
ある。従って高速化、ポートの拡張、性能向上、メモリ
の拡張（ここでは比較的大きい出力バッファ・スペー
ス）、リンク並列化、マスタ／スレーブ・モード、或い
はそれらの組み合わせ等を適用することができる。
【００６０】前記の複数の実施例は、部分的または全体
的に組み合わせることができる。
【００６１】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００６２】（１）スイッチング装置であって、それぞ
れ対応するスイッチ・アダプタに接続可能な数個の入力
ポート及び数個の出力ポートと、前記入力ポートから前
記出力ポートへ着信したデータ・パケットのルーティン
グを制御する少なくとも１つのスイッチ・コントローラ
と、各出力ポートに対して用いられ、動作時に前記スイ
ッチ・アダプタが前記データ・パケットを前記出力ポー
トに送信することを許可されているかどうかを通知する
許可情報ＧＲを生成する輻輳コントローラと、前記入力
ポートのそれぞれに対して用いられ、前記データ・パケ
ットの送信が許可されていないにもかかわらず、前記入
力ポートでデータ・パケットが受信された場合、動作時
に、該データ・パケットを非承認とマークするデータ・
パケット・アクセス・コントローラと、を含む、スイッ
チング装置。 （２）前記データ・パケット・アクセス・コントローラ
は、タイマを含み、該タイマは、前記データ・パケット
の送信が許可されないにもかかわらず、既定の時間間隔
が過ぎる前、不許可を通知する許可情報ＧＲが生成され
た後に前記入力ポートに届いた前記データ・パケットが
マークされないようにし、該時間間隔は、好適には、該
許可情報ＧＲが生成された時点と、該許可情報ＧＲが入
力バッファの１つに届く直前に該入力バッファの１つか
ら前記スイッチング装置に送信されているデータ・パケ
ットが、前記データ・パケット・アクセス・コントロー
ラに届く最も新しい時点との差である、前記（１）記載
のスイッチング装置。 （３）前記輻輳コントローラは前記出力ポートの出力バ
ッファに割当てられ、好適には第１しきい値に対するバ
ッファ占有度のオーバーフロー或いは第２しきい値に対
するバッファ占有度のアンダーフローによりトリガされ
る、前記（１）または（２）に記載のスイッチング装
置。 （４）前記許可情報ＧＲは前記出力ポート当たり１ビッ
トまたは複数ビットを含む、前記（１）乃至（３）のい
ずれかに記載のスイッチング装置。 （５）前記スイッチング装置の全ての出力ポートの前記
許可情報ＧＲは、好適にはビットマップの形で各スイッ
チ・アダプタに通信可能である、前記（１）乃至（４）
のいずれかに記載のスイッチング装置。 （６）前記スイッチ・アダプタを介して前記出力ポート
から送信される前記データ・パケットは、前記許可情報
ＧＲを含む、前記（１）乃至（５）のいずれかに記載の
スイッチング装置。 （７）前記出力バッファは前記データ・パケットのアド
レスを持つ共通出力バッファであり、前記スイッチング
装置は、入力ルータ、出力ルータ、該共通出力バッファ
の前記アドレスの使用を管理するアドレス・マネージ
ャ、及び該共通出力バッファで前記データ・パケットを
どのアドレスに格納するかについての順序情報を、該出
力ルータに接続された出力キューに入力する出力キュー
・マネージャを含む、前記（１）乃至（６）のいずれか
に記載のスイッチング装置。 （８）前記出力キューは、前記順序情報に対して、合計
で前記共通出力バッファのアドレスより多いキューイン
グ場所を与える、前記（７）記載のスイッチング装置。 （９）数個の入力ポートと数個の出力ポートを持つスイ
ッチング装置を通してデータ・パケットのルーティング
を制御する方法であって、該入力ポートはそれぞれ対応
するスイッチ・アダプタに接続でき、少なくとも１つの
スイッチ・コントローラで該入力ポートから該出力ポー
トへ着信するデータ・パケットのルーティングを制御
し、各出力ポートに対して、前記スイッチ・アダプタが
前記データ・パケットを前記出力ポートへ送信すること
を許可されているかどうかを通知する許可情報ＧＲを生
成するステップと、前記データ・パケットの送信が許可
されていないにもかかわらず前記入力ポートで受信され
たデータ・パケットを非承認とマークするステップと、
を含む、方法。 （１０）前記データ・パケットの送信が許可されていな
いにもかかわらず前記入力ポートに届いたデータ・パケ
ットは、不許可を通知する許可情報が生成された時間の
後、既定の時間間隔が過ぎるまでマークされない、前記
（９）記載の方法。 （１１）前記許可情報ＧＲは、前記出力ポートでの出力
バッファのバッファ占有度の、第１しきい値或いは第２
しきい値に対する関係によって決定される、前記（９）
または（１０）に記載の方法。 （１２）前記許可情報ＧＲは前記出力ポート当たりの許
可ビットの形で生成される、前記（９）乃至（１１）の
いずれかに記載の方法。 （１３）前記スイッチング装置の全ての出力ポートの許
可情報ＧＲは、好適にはビットマップの形で各スイッチ
・アダプタに通知される、前記（９）乃至（１２）のい
ずれかに記載の方法。 （１４）前記許可情報ＧＲは、前記データ・パケット
に、好適には前記スイッチ・アダプタを介して前記出力
ポートから送信されるヘッダに挿入することによって、
前記スイッチ・アダプタに通知される、前記（９）乃至
（１３）のいずれかに記載の方法。
【図面の簡単な説明】
【図１】仮想出力キューを持つクロスバ・スイッチの構
成を示す図である。
【図２】データ・パケット・アクセス・コントローラの
実施例を示す図である。
【図３】単一出力バッファを持つルータ・ベースのスイ
ッチ構成を示す図である。
【図４】共有出力バッファを持つルータ・ベースのスイ
ッチ構成を示す図である。
【符号の説明】
１０ スイッチング装置 １１ 入力バッファ １２ 入力キュー １３ 入力ルータ １４ 出力ルータ １６ アドレス・マネージャ １７ 出力キュー・マネージャ １８ 出力キュー １９ スイッチ・アダプタ ２０ 入力ポート ２５ 共通制御ユニット（コントローラ） ２６ セレクタ ２７ 配布者 ３０ 出力ポート ３５ 出力バッファ ４０ データ・パケット・アクセス・コントローラ ４１ アクセス・ゲート ４２ カウンタ ５０ アダプタ入力ライン ６０ 輻輳コントローラ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル・コーマント スイス、チューリッヒ シィ・エイチ− 8044、トーブルストラッセ 91

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】スイッチング装置であって、 それぞれ対応するスイッチ・アダプタに接続可能な数個
    の入力ポート及び数個の出力ポートと、 前記入力ポートから前記出力ポートへ着信したデータ・
    パケットのルーティングを制御する少なくとも１つのス
    イッチ・コントローラと、 各出力ポートに対して用いられ、動作時に前記スイッチ
    ・アダプタが前記データ・パケットを前記出力ポートに
    送信することを許可されているかどうかを通知する許可
    情報ＧＲを生成する輻輳コントローラと、 前記入力ポートのそれぞれに対して用いられ、前記デー
    タ・パケットの送信が許可されていないにもかかわら
    ず、前記入力ポートでデータ・パケットが受信された場
    合、動作時に、該データ・パケットを非承認とマークす
    るデータ・パケット・アクセス・コントローラと、 を含む、スイッチング装置。
  2. 【請求項２】前記データ・パケット・アクセス・コント
    ローラは、タイマを含み、該タイマは、前記データ・パ
    ケットの送信が許可されないにもかかわらず、既定の時
    間間隔が過ぎる前、不許可を通知する許可情報ＧＲが生
    成された後に前記入力ポートに届いた前記データ・パケ
    ットがマークされないようにし、該時間間隔は、好適に
    は、該許可情報ＧＲが生成された時点と、該許可情報Ｇ
    Ｒが入力バッファの１つに届く直前に該入力バッファの
    １つから前記スイッチング装置に送信されているデータ
    ・パケットが、前記データ・パケット・アクセス・コン
    トローラに届く最も新しい時点との差である、請求項１
    記載のスイッチング装置。
  3. 【請求項３】前記輻輳コントローラは前記出力ポートの
    出力バッファに割当てられ、好適には第１しきい値に対
    するバッファ占有度のオーバーフロー或いは第２しきい
    値に対するバッファ占有度のアンダーフローによりトリ
    ガされる、請求項１または請求項２に記載のスイッチン
    グ装置。
  4. 【請求項４】前記許可情報ＧＲは前記出力ポート当たり
    １ビットまたは複数ビットを含む、請求項１乃至請求項
    ３のいずれかに記載のスイッチング装置。
  5. 【請求項５】前記スイッチング装置の全ての出力ポート
    の前記許可情報ＧＲは、好適にはビットマップの形で各
    スイッチ・アダプタに通信可能である、請求項１乃至請
    求項４のいずれかに記載のスイッチング装置。
  6. 【請求項６】前記スイッチ・アダプタを介して前記出力
    ポートから送信される前記データ・パケットは、前記許
    可情報ＧＲを含む、請求項１乃至請求項５のいずれかに
    記載のスイッチング装置。
  7. 【請求項７】前記出力バッファは前記データ・パケット
    のアドレスを持つ共通出力バッファであり、前記スイッ
    チング装置は、入力ルータ、出力ルータ、該共通出力バ
    ッファの前記アドレスの使用を管理するアドレス・マネ
    ージャ、及び該共通出力バッファで前記データ・パケッ
    トをどのアドレスに格納するかについての順序情報を、
    該出力ルータに接続された出力キューに入力する出力キ
    ュー・マネージャを含む、請求項１乃至請求項６のいず
    れかに記載のスイッチング装置。
  8. 【請求項８】前記出力キューは、前記順序情報に対し
    て、合計で前記共通出力バッファのアドレスより多いキ
    ューイング場所を与える、請求項７記載のスイッチング
    装置。
  9. 【請求項９】数個の入力ポートと数個の出力ポートを持
    つスイッチング装置を通してデータ・パケットのルーテ
    ィングを制御する方法であって、該入力ポートはそれぞ
    れ対応するスイッチ・アダプタに接続でき、少なくとも
    １つのスイッチ・コントローラで該入力ポートから該出
    力ポートへ着信するデータ・パケットのルーティングを
    制御し、 各出力ポートに対して、前記スイッチ・アダプタが前記
    データ・パケットを前記出力ポートへ送信することを許
    可されているかどうかを通知する許可情報ＧＲを生成す
    るステップと、 前記データ・パケットの送信が許可されていないにもか
    かわらず前記入力ポートで受信されたデータ・パケット
    を非承認とマークするステップと、 を含む、方法。
  10. 【請求項１０】前記データ・パケットの送信が許可され
    ていないにもかかわらず前記入力ポートに届いたデータ
    ・パケットは、不許可を通知する許可情報が生成された
    時間の後、既定の時間間隔が過ぎるまでマークされな
    い、請求項９記載の方法。
  11. 【請求項１１】前記許可情報ＧＲは、前記出力ポートで
    の出力バッファのバッファ占有度の、第１しきい値或い
    は第２しきい値に対する関係によって決定される、請求
    項９または請求項１０に記載の方法。
  12. 【請求項１２】前記許可情報ＧＲは前記出力ポート当た
    りの許可ビットの形で生成される、請求項９乃至請求項
    １１のいずれかに記載の方法。
  13. 【請求項１３】前記スイッチング装置の全ての出力ポー
    トの許可情報ＧＲは、好適にはビットマップの形で各ス
    イッチ・アダプタに通知される、請求項９乃至請求項１
    ２のいずれかに記載の方法。
  14. 【請求項１４】前記許可情報ＧＲは、前記データ・パケ
    ットに、好適には前記スイッチ・アダプタを介して前記
    出力ポートから送信されるヘッダに挿入することによっ
    て、前記スイッチ・アダプタに通知される、請求項９乃
    至請求項１３のいずれかに記載の方法。
JP2001052146A 2000-03-06 2001-02-27 スイッチング装置とその方法 Expired - Fee Related JP3606565B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP00810186 2000-03-06
EP00810186.7 2000-03-06

Publications (2)

Publication Number Publication Date
JP2001285364A true JP2001285364A (ja) 2001-10-12
JP3606565B2 JP3606565B2 (ja) 2005-01-05

Family

ID=8174584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001052146A Expired - Fee Related JP3606565B2 (ja) 2000-03-06 2001-02-27 スイッチング装置とその方法

Country Status (4)

Country Link
US (1) US6999415B2 (ja)
JP (1) JP3606565B2 (ja)
AT (1) ATE331369T1 (ja)
DE (1) DE60120807T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013162446A (ja) * 2012-02-08 2013-08-19 Nec Engineering Ltd ネットワーク障害対処方法、ネットワーク及びホスト

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60107828T2 (de) * 2001-06-18 2005-06-16 Alcatel Strömungs- und Verstopfungsregelung in einem geschalteten Netzwerk
US7120113B1 (en) 2001-07-16 2006-10-10 Juniper Networks, Inc. Systems and methods for limiting low priority traffic from blocking high priority traffic
US20030016625A1 (en) * 2001-07-23 2003-01-23 Anees Narsinh Preclassifying traffic during periods of oversubscription
US7274692B1 (en) * 2001-10-01 2007-09-25 Advanced Micro Devices, Inc. Method and apparatus for routing packets that have multiple destinations
JP3914771B2 (ja) * 2002-01-09 2007-05-16 株式会社日立製作所 パケット通信装置及びパケットデータ転送制御方法
US8046404B1 (en) * 2002-03-29 2011-10-25 Graphics Properties Holdings, Inc. System and method for discarding frames of an image during transport across a network link
US7151777B2 (en) * 2002-04-04 2006-12-19 Fujitsu Limited Crosspoint switch having multicast functionality
GB0226249D0 (en) * 2002-11-11 2002-12-18 Clearspeed Technology Ltd Traffic handling system
US7349416B2 (en) * 2002-11-26 2008-03-25 Cisco Technology, Inc. Apparatus and method for distributing buffer status information in a switching fabric
US7496032B2 (en) * 2003-06-12 2009-02-24 International Business Machines Corporation Method and apparatus for managing flow control in a data processing system
US20050036502A1 (en) * 2003-07-23 2005-02-17 International Business Machines Corporation System and method for handling multicast traffic in a shared buffer switch core collapsing ingress VOQ's
US7735114B2 (en) * 2003-09-04 2010-06-08 Foundry Networks, Inc. Multiple tiered network security system, method and apparatus using dynamic user policy assignment
US7570654B2 (en) * 2003-12-22 2009-08-04 Intel Corporation Switching device utilizing requests indicating cumulative amount of data
US7623524B2 (en) * 2003-12-22 2009-11-24 Intel Corporation Scheduling system utilizing pointer perturbation mechanism to improve efficiency
US20050232259A1 (en) * 2004-04-19 2005-10-20 Inching Chen Method and apparatus for data routing
US7355975B2 (en) * 2004-04-30 2008-04-08 International Business Machines Corporation Method and apparatus for group communication with end-to-end reliability
US8018851B1 (en) * 2004-06-30 2011-09-13 Marvell Israel (Misl) Ltd. Flow control for multiport PHY
US7742486B2 (en) * 2004-07-26 2010-06-22 Forestay Research, Llc Network interconnect crosspoint switching architecture and method
US7680053B1 (en) * 2004-10-29 2010-03-16 Marvell International Ltd. Inter-device flow control
US7813348B1 (en) 2004-11-03 2010-10-12 Extreme Networks, Inc. Methods, systems, and computer program products for killing prioritized packets using time-to-live values to prevent head-of-line blocking
US8072887B1 (en) * 2005-02-07 2011-12-06 Extreme Networks, Inc. Methods, systems, and computer program products for controlling enqueuing of packets in an aggregated queue including a plurality of virtual queues using backpressure messages from downstream queues
US8559443B2 (en) 2005-07-22 2013-10-15 Marvell International Ltd. Efficient message switching in a switching apparatus
CA2562634A1 (en) * 2005-11-28 2007-05-28 Tundra Semiconductor Corporation Method and switch for broadcasting packets
US7738473B2 (en) * 2006-04-20 2010-06-15 Forestay Research, Llc Multicast switching in a credit based unicast and multicast switching architecture
US20070248111A1 (en) * 2006-04-24 2007-10-25 Shaw Mark E System and method for clearing information in a stalled output queue of a crossbar
US8736627B2 (en) * 2006-12-19 2014-05-27 Via Technologies, Inc. Systems and methods for providing a shared buffer in a multiple FIFO environment
WO2008089514A1 (en) * 2007-01-24 2008-07-31 Vaughan William Wittorff Control of data in communication networks
US8971346B2 (en) 2007-04-30 2015-03-03 Hand Held Products, Inc. System and method for reliable store-and-forward data handling by encoded information reading terminals
US7830875B2 (en) * 2007-06-13 2010-11-09 Juniper Networks, Inc. Autonegotiation over an interface for which no autonegotiation standard exists
JP4703751B2 (ja) * 2009-09-09 2011-06-15 株式会社東芝 電子機器
US8819161B1 (en) 2010-01-18 2014-08-26 Marvell International Ltd. Auto-syntonization and time-of-day synchronization for master-slave physical layer devices
CN102164067B (zh) * 2010-02-20 2013-11-06 华为技术有限公司 交换网流控实现方法、交换设备及系统
US9660940B2 (en) 2010-12-01 2017-05-23 Juniper Networks, Inc. Methods and apparatus for flow control associated with a switch fabric
DE102012207380A1 (de) * 2012-05-03 2013-11-07 Siemens Aktiengesellschaft Verfahren zum Verteilen von Datenströmen in einem Netzwerkelement
US9426081B2 (en) * 2013-06-01 2016-08-23 Microsoft Technology Licensing, Llc Management of multilevel queues for shared network adapters
US10270713B2 (en) * 2014-12-16 2019-04-23 Oracle International Corporation Scheduling packets with multiple destinations in a virtual output queue network switch
US11275632B2 (en) 2018-09-14 2022-03-15 Advanced Micro Devices, Inc. Broadcast command and response
JP7180485B2 (ja) * 2019-03-22 2022-11-30 株式会社デンソー 中継装置およびキュー容量制御方法
CN113010173A (zh) 2019-12-19 2021-06-22 超威半导体(上海)有限公司 并行处理中矩阵数据广播的方法
CN113094099A (zh) 2019-12-23 2021-07-09 超威半导体(上海)有限公司 矩阵数据广播架构
US11403221B2 (en) 2020-09-24 2022-08-02 Advanced Micro Devices, Inc. Memory access response merging in a memory hierarchy

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6108303A (en) * 1995-12-06 2000-08-22 Pmc-Sierra Ltd. Method and apparatus for traffic control in a cell-based network
US5668797A (en) * 1995-12-06 1997-09-16 Pmc-Sierra, Inc. Traffic controller for cell-based transmission
US5831971A (en) * 1996-08-22 1998-11-03 Lucent Technologies, Inc. Method for leaky bucket traffic shaping using fair queueing collision arbitration
US6608813B1 (en) * 1998-11-04 2003-08-19 Agere Systems Inc Method and apparatus for achieving fault tolerance in packet switching systems with inverse multiplexing
JP3246457B2 (ja) * 1998-11-13 2002-01-15 日本電気株式会社 優先予約スケジューリング方式およびその方法
US6781986B1 (en) * 1999-06-25 2004-08-24 Nortel Networks Limited Scalable high capacity switch architecture method, apparatus and system
CA2292828A1 (en) * 1999-12-22 2001-06-22 Nortel Networks Corporation Method and apparatus for traffic flow control in data switches

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013162446A (ja) * 2012-02-08 2013-08-19 Nec Engineering Ltd ネットワーク障害対処方法、ネットワーク及びホスト

Also Published As

Publication number Publication date
DE60120807T2 (de) 2006-12-28
DE60120807D1 (de) 2006-08-03
US6999415B2 (en) 2006-02-14
JP3606565B2 (ja) 2005-01-05
ATE331369T1 (de) 2006-07-15
US20010021174A1 (en) 2001-09-13

Similar Documents

Publication Publication Date Title
JP3606565B2 (ja) スイッチング装置とその方法
JP4006205B2 (ja) 別々の出力バッファを備えたスイッチング構成および方法
US7324460B2 (en) Event-driven flow control for a very high-speed switching node
EP1728366B1 (en) A method for congestion management of a network, a signalling protocol, a switch, an end station and a network
US7349416B2 (en) Apparatus and method for distributing buffer status information in a switching fabric
JP4080888B2 (ja) 別々の出力を有するスイッチング機構及び方法
CA2271883C (en) Many dimensional congestion detection system and method
US7843816B1 (en) Systems and methods for limiting low priority traffic from blocking high priority traffic
US7050440B2 (en) Method and structure for variable-length frame support in a shared memory switch
US7796610B2 (en) Pipeline scheduler with fairness and minimum bandwidth guarantee
US5742606A (en) Switching apparatus and method for multiple traffic classes
US6944170B2 (en) Switching arrangement and method
US20040151197A1 (en) Priority queue architecture for supporting per flow queuing and multiple ports
US7738473B2 (en) Multicast switching in a credit based unicast and multicast switching architecture
JP2001292164A (ja) パケット・スイッチおよびその切替方法
EP1356640B1 (en) Modular and scalable switch and method for the distribution of fast ethernet data frames
US6574232B1 (en) Crossbar switch utilizing broadcast buffer and associated broadcast buffer management unit
EP1133110B1 (en) Switching device and method
US6046982A (en) Method and apparatus for reducing data loss in data transfer devices
EP1198098B1 (en) Switching arrangement and method with separated output buffers
EP1209865A2 (en) Method and structure for variable-length frame support in a shared memory switch

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040419

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040419

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20040419

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040902

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040916

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040916

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20040916

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041004

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071015

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081015

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081015

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091015

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091015

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101015

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101015

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111015

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121015

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121015

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees