JP2001284805A - Multilayer wiring board and its manufacturing method - Google Patents

Multilayer wiring board and its manufacturing method

Info

Publication number
JP2001284805A
JP2001284805A JP2000094092A JP2000094092A JP2001284805A JP 2001284805 A JP2001284805 A JP 2001284805A JP 2000094092 A JP2000094092 A JP 2000094092A JP 2000094092 A JP2000094092 A JP 2000094092A JP 2001284805 A JP2001284805 A JP 2001284805A
Authority
JP
Japan
Prior art keywords
wiring
wiring board
ceramic substrate
core
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000094092A
Other languages
Japanese (ja)
Inventor
Keizo Kawamura
敬三 川村
Hiroshi Kishi
弘志 岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2000094092A priority Critical patent/JP2001284805A/en
Publication of JP2001284805A publication Critical patent/JP2001284805A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a multilayer wiring board wherein manufacturing is easy, heat dissipating property and high density of wiring are realized and high precision wiring is enabled, and to provide a manufacturing method of the multilayer wiring board. SOLUTION: A core wiring board 8 is provided with a ceramics substrate 1 composed of ceramics capable of cutting, wiring patterns 5 formed on both surfaces of the substrate 1, and a through hole conductor 4 connecting parts of the wiring patterns 5 of both the surfaces. A build-up wiring layer 16 on the core wiring board 8 is provided with resin insulating layers 9 formed on the core wiring board 8, a wiring pattern 11 which is formed between the layers 9 or on the surface of the layer 9, and through hole conductor 13 connecting parts of the wiring patterns 5, 11 of both surfaces.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、セラミックス基板
に配線パターンはスルーホール導体を設けたものをコア
配線基板とし、このコア配線基板上に、樹脂絶縁層と配
線パターンとを有するビルドアップ配線層を形成した多
層配線基板とその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a core wiring board having a through-hole conductor provided on a ceramic substrate, and a build-up wiring layer having a resin insulating layer and a wiring pattern on the core wiring board. And a method for manufacturing the same.

【0002】[0002]

【従来の技術】近年、MPU、チップセット、ビデオチ
ップ等の半導体素子の高速動作化、半導体チップの高集
積化が進んでいる。これにより、多層配線基板において
は、搭載チップの発熱量の増大およびチップの入出力端
子の多ビン化、挟ビッチ化が進んでいる。このため、半
導体素子を搭載する多層配線基板には、放熱性の向上に
加えて、半導体チップの多ピン化、挟ピッチ化に対応す
るためのファインラインの形成技術と基板の多層化技術
が望まれている。
2. Description of the Related Art In recent years, high-speed operation of semiconductor devices such as MPUs, chip sets, and video chips and high integration of semiconductor chips have been advanced. As a result, in the multilayer wiring board, the amount of heat generated by the mounted chip has been increased, the number of input / output terminals of the chip has been increased, and the number of bits has been reduced. For this reason, a multilayer wiring board on which a semiconductor element is mounted is required to have not only improved heat dissipation, but also a fine line formation technique and a multilayered board technique to cope with the increase in the number of pins and the narrow pitch of the semiconductor chip. It is rare.

【0003】従来の配線基板は、主としてガラス布基材
エポキシ多層プリント配線基板とセラミックス多層配線
基板とに大別される。ガラス布基材エポキシ多層プリン
ト配線基板は、比較的安価なことから、民生機器を中心
に多用されている。厚さ100〜200μm程度のガラ
ス布基材エポキシシート上に、Cu箔を張り付け、フォ
トリソグラフ法等を使用して配線パターンとなる導体層
を形成する。このシートを複数枚積層圧着して多層配線
基板を得る。このガラス布基材エポキシ多層プリント配
線基板は、ライン幅50μm、ラインスペース50μm
程度の微細配線を容易に形成することができる利点を有
する。
Conventional wiring boards are mainly classified into glass cloth base epoxy multilayer printed wiring boards and ceramic multilayer wiring boards. 2. Description of the Related Art Epoxy multilayer printed circuit boards made of glass cloth are widely used mainly for consumer equipment because they are relatively inexpensive. A copper foil is stuck on a glass cloth base epoxy sheet having a thickness of about 100 to 200 μm, and a conductor layer serving as a wiring pattern is formed by using a photolithographic method or the like. A plurality of the sheets are laminated and pressed to obtain a multilayer wiring board. This glass cloth base epoxy multilayer printed wiring board has a line width of 50 μm and a line space of 50 μm.
This has an advantage that a minute wiring can be easily formed.

【0004】また、前記ガラス布基材エポキシ多層プリ
ント配線基板の実装密度を上げるために、多層または単
層のガラス布基材エポキシ多層プリント配線基板の上
に、ガラス布を含まないエポキシ樹脂やポリイミド樹脂
を塗布するか、またはシートと銅箔を交互に積層し、圧
着し、基板上に一層以上のビルドアップ配線層を付加す
るビルドアップ配線基板がある。このガラス布基材エポ
キシプリント配線基板をコア基板とするビルドアップ配
線基板において、導体層は、前記のガラス布基材エポキ
シ多層プリント配線基板と同様に、フォトリソグラフ法
等を使用して形成する。
Further, in order to increase the mounting density of the glass cloth-based epoxy multilayer printed wiring board, an epoxy resin or polyimide containing no glass cloth is placed on the multilayer or single-layer glass cloth-based epoxy multilayer printed wiring board. There is a build-up wiring board in which a resin is applied or a sheet and a copper foil are alternately laminated and pressed, and one or more build-up wiring layers are added on the board. In the build-up wiring board having the glass cloth base epoxy printed wiring board as a core board, the conductor layer is formed by using a photolithographic method or the like, similarly to the glass cloth base epoxy multilayer printed wiring board.

【0005】セラミックス多層配線基板は、アルミナ等
のセラミックスグリーンシート上に、W、Mo等の導電
ペーストを印刷し、積層後、電極とセラミックスを同時
焼成して多層基板としたものである。また、導体として
より抵抗値の低いAg、Cuを使用するために、Ag、
Cuの融点よりも焼結温度が低い低温焼成セラミックス
を使用した多層配線基板も開発されている。
[0005] The ceramic multilayer wiring substrate is a multilayer substrate obtained by printing a conductive paste such as W or Mo on a ceramic green sheet of alumina or the like, laminating the electrodes, and simultaneously firing the electrodes and ceramics. Further, in order to use Ag and Cu having lower resistance values as conductors, Ag,
A multilayer wiring board using low-temperature fired ceramics having a lower sintering temperature than the melting point of Cu has also been developed.

【0006】アルミナ系多層配線基板の熱伝導率は約2
0W/m・Kであり、低温焼成基板の熱伝導率は2〜5
W/m・Kであり、ガラス布基材エポキシ多層プリント
配線基板等の樹脂系基板の熱伝導率と比較して1桁以上
高い値を持つ。また、セラミックス多層配線基板は、内
部の一部の絶縁層のみ貫通するインナービアホール(イ
ンナースルーホール導体)の形成も可能であり、内層部
の配線密度を高くすることができる。このため、セラミ
ックス基板は、高速で動作し、発熱量が大きい半導体チ
ップを搭載するのに適し、主として大規模な半導体のパ
ッケージ材料として使用されてきた。
The thermal conductivity of an alumina-based multilayer wiring board is about 2
0 W / m · K, and the thermal conductivity of the low-temperature fired substrate is 2 to 5
W / m · K, which is at least one digit higher than the thermal conductivity of a resin-based substrate such as a glass cloth base epoxy multilayer printed wiring board. In the ceramic multilayer wiring board, an inner via hole (inner through-hole conductor) penetrating only a part of the inner insulating layer can be formed, and the wiring density of the inner layer can be increased. Therefore, the ceramic substrate is suitable for mounting a semiconductor chip which operates at high speed and generates a large amount of heat, and has been mainly used as a package material for a large-scale semiconductor.

【0007】さらに、前記のセラミツクス多層配線基板
の欠点を改善するものとして、多層または単層のセラミ
ックス配線基板上に樹脂系のビルドアップ層を形成した
ビルドアップ配線基板もある。このセラミックス配線基
板をコア基板とするビルドアップ配線基板では、半導体
チップからの放熱は、セラミックス基板に接続された放
熱用スルーホール導体(放熱用ビアホール)を介してお
こなわれる。
Further, as a measure for improving the above-mentioned drawbacks of the ceramic multilayer wiring board, there is a build-up wiring board in which a resin-based build-up layer is formed on a multilayer or single-layer ceramic wiring board. In the build-up wiring board using the ceramic wiring board as a core substrate, heat radiation from the semiconductor chip is performed via heat-radiating through-hole conductors (heat-radiating via holes) connected to the ceramic substrate.

【0008】[0008]

【発明が解決しようとしている課題】前記ガラス布基材
エポキシ多層プリント配線基板において、配線パターン
の各層間の導通は、基板を圧着し、一体化した後にドリ
ル等で基板にスルーホールを形成し、無電解メッキ等の
方法でスルーホール導体を形成することによりなされ
る。このため、全層にわたって貫通するスルーホール導
体のみを形成することが能であり、内部の一部の絶縁層
のみを貫通するインナービアホール(インナースルーホ
ール導体)を形成することができない。このため、内層
部の配線密度を高めることが困難である。半導体チップ
の多ピン、挟ピッチ化に対応するためには、微細配線が
形成可能なことに加えて、内層部の配線の高密度が欠か
せず、従来のガラエポキシ多層P板ではこれに対応でき
ない。
In the above-mentioned glass cloth-based epoxy multilayer printed wiring board, conduction between the layers of the wiring pattern is determined by forming a through hole in the board with a drill or the like after pressing and integrating the board. This is performed by forming a through-hole conductor by a method such as electroless plating. Therefore, it is possible to form only a through-hole conductor penetrating all layers, and it is not possible to form an inner via hole (inner through-hole conductor) penetrating only a part of the inner insulating layer. For this reason, it is difficult to increase the wiring density of the inner layer. In order to cope with the multi-pin, narrow pitch of semiconductor chips, in addition to the ability to form fine wiring, the high density of the wiring in the inner layer is indispensable, and the conventional glass epoxy multilayer P board supports this Can not.

【0009】また、ガラス布基材エポキシ多層プリント
配線基板の基板材料の熱伝導率は0.2〜0.6W/m
・K程度であり、後述のセラミックス基板と比較して低
い。このため、高速で動作する半導体チップを搭載した
場合に放熱性が悪く、蓄熱されやすいという課題もあ
る。
The thermal conductivity of the substrate material of the glass cloth base epoxy multilayer printed wiring board is 0.2 to 0.6 W / m.
-It is about K, which is lower than that of a ceramic substrate described later. For this reason, when a semiconductor chip operating at high speed is mounted, there is a problem that heat dissipation is poor and heat is easily stored.

【0010】さらに、前記のガラス布基材エポキシプリ
ント配線基板をコア基板とするビルトアップ配線基板
は、付加された配線層にインナースルーホールを形成す
ることが可能となりる。そのため、ガラス布基材エポキ
シ多層プリント配線基板の課題であった内層部配線の高
密度化が可能であり、挟ピッチ、多端子の半導体チップ
を高密度に実装することが可能となる。しかし、ガラス
布基材エポキシ多層プリント配線基板と同様に、基板材
料の熱伝導率が低く、高速で動作させる半導体チップを
搭載した場合の放熱性が低いという課題は残る。
Further, in the built-up wiring board using the above-mentioned glass cloth base epoxy printed wiring board as a core board, an inner through hole can be formed in the added wiring layer. Therefore, it is possible to increase the density of the inner layer wiring, which has been a problem of the glass cloth base epoxy multilayer printed wiring board, and it is possible to mount a semiconductor chip having a narrow pitch and multiple terminals at a high density. However, as in the case of an epoxy multilayer printed wiring board made of a glass cloth base material, there remains a problem that the thermal conductivity of the board material is low and the heat dissipation when a semiconductor chip operated at high speed is mounted is low.

【0011】他方、セラミックス多層配線基板は、導電
粒子を有機ビヒクル中に分散させた導電ペーストを使用
し、これをセラミックスグリーンシート上に印刷し、こ
のグリーンシートを積層し、圧着した後、セラミックス
と前記導電ペーストとを同時焼成して得られる。このた
め、焼成後の内部の配線パターンは、導電ペーストの印
刷時より15〜20%程度収縮する。そしてこの収縮率
は、工程条件を厳密に管理しても、±0.3%程度のば
らつきを生じる。仮に、基板の寸法を100mm角とし
た場合、±300μmもの寸法誤差を生ずることにな
る。このような理由から、セラミックス多層配線基板上
に多ビン、挟ピッチの半導体を実装する場合、基板寸法
は、50mm角程度が限界であった。また、セラミック
ス系の多層基板は、前記のような製造工程を経るため、
樹脂系の配線基板と比較して製造コストが1桁以上高
く、民生分野の電子機器の配線基板として使用されるこ
とは少ない。
On the other hand, a ceramic multilayer wiring board uses a conductive paste in which conductive particles are dispersed in an organic vehicle, prints this on a ceramic green sheet, laminates the green sheets, presses the green sheets, and forms a ceramic paste. It is obtained by simultaneously firing the conductive paste. For this reason, the internal wiring pattern after baking shrinks by about 15 to 20% as compared to when the conductive paste is printed. The shrinkage ratio varies about ± 0.3% even if the process conditions are strictly controlled. If the size of the substrate is 100 mm square, a dimensional error of ± 300 μm occurs. For these reasons, when mounting a multi-bin, narrow-pitch semiconductor on a ceramic multilayer wiring board, the board size is limited to about 50 mm square. In addition, since the ceramic-based multilayer substrate goes through the manufacturing process as described above,
The manufacturing cost is one order of magnitude higher than that of resin-based wiring boards, and is rarely used as wiring boards for consumer electronic devices.

【0012】さらに、前記のセラミックス基板をコア基
板とするビルドアップ配線基板は、セラミツクス基板上
に直接半導体が実装されないので、セラミツクス基板の
内層部の配線パターンに要求される寸法精度は緩和きれ
る。しかし、セラミツクス材料の機械加工性が悪く、焼
成前のグリーンシートの状態でスルーホールの穿孔加工
を行こなわなければならない。このため焼成後の寸法ば
らっきは大きい。そのため、せいぜいセラミックス多層
配線基板の寸法比で倍程度の100mm角程度の基板が
実用上の限界となっている。
Further, in the build-up wiring substrate using the above-mentioned ceramic substrate as a core substrate, since the semiconductor is not directly mounted on the ceramic substrate, the dimensional accuracy required for the wiring pattern in the inner layer portion of the ceramic substrate can be relaxed. However, the machinability of the ceramic material is poor, and it is necessary to perform through-hole processing in a green sheet state before firing. Therefore, the dimensional variation after firing is large. For this reason, a substrate having a size of about 100 mm square, which is about twice as large as the dimensional ratio of the ceramic multilayer wiring board, is a practical limit.

【0013】本発明は、従来における前記の多層配線基
板における課題に鑑み、製造の容易性、放熱性及び配線
の高密度性を備え、配線の高精度化が可能な多層配線基
板とその製造方法を提供することを目的とする。
The present invention has been made in view of the above-mentioned problems in the conventional multi-layer wiring board, and has a multi-layer wiring board which is easy to manufacture, has good heat dissipation, and has high density of wiring, and which can achieve high-precision wiring, and a method of manufacturing the same. The purpose is to provide.

【0014】[0014]

【課題を解決するための手段】本発明では、前記の目的
を達成するため、セラミックス基板1の両面に配線パタ
ーン5を形成し、これらの配線パターン5の一部をセラ
ミックス基板1に貫通して形成したスルーホール導体4
で接続したものをコア配線基板8とする。さらに、この
コア配線基板8の両面に樹脂絶縁層9、9…、この樹脂
絶縁層9、9…の上に形成された配線パターン11及び
これら配線パターン11の一部を樹脂絶縁層9、9…を
貫通して接続するスルーホール導体13とを有するビル
トアップ配線層16を1層以上設ける。
According to the present invention, in order to achieve the above object, a wiring pattern 5 is formed on both surfaces of a ceramic substrate 1 and a part of the wiring pattern 5 is penetrated through the ceramic substrate 1. Formed through-hole conductor 4
What is connected by is referred to as a core wiring board 8. Further, on both surfaces of the core wiring board 8, the resin insulating layers 9, 9,..., The wiring patterns 11 formed on the resin insulating layers 9, 9,. Is provided with one or more built-up wiring layers 16 having through-hole conductors 13 that penetrate and connect through.

【0015】セラミックス基板1には、ガラス系セラミ
ックス等からなる易切削材を使用し、焼成の後ドリル加
工等でスルーホール2の形成を可能とする。これによ
り、焼成済みのセラミックス基板1に配線パターン5と
スルーホール導体4を形成するようにし、配線の高精度
化を図る。
The ceramic substrate 1 is made of an easy-to-cut material made of glass ceramics or the like. After firing, the through holes 2 can be formed by drilling or the like. As a result, the wiring pattern 5 and the through-hole conductor 4 are formed on the fired ceramics substrate 1, and the precision of the wiring is improved.

【0016】また、ビルトアップ配線層16には、半導
体チップ等の発熱性電子部品18が搭載されるビルトア
ップ配線層16の表面部分からコア配線基板8に達する
放熱用スルーホール導体15を形成する。これにより、
発熱性電子部品18で発生した熱を、放熱用スルーホー
ル導体15を介して熱伝導良好なセラミックス基板1へ
伝熱し、放熱を図る。
Further, in the built-up wiring layer 16, a through-hole conductor 15 for heat radiation which reaches the core wiring board 8 from a surface portion of the built-up wiring layer 16 on which a heat-generating electronic component 18 such as a semiconductor chip is mounted is formed. . This allows
The heat generated in the heat-generating electronic component 18 is transferred to the ceramic substrate 1 having good heat conduction via the heat-radiating through-hole conductors 15 so as to release the heat.

【0017】すなわち、本発明による多層基板は、コア
配線基板8と、このコア基板8上に形成された少なくと
も一層以上のビルドアップ配線層16とを有する。前記
コア配線基板8は、切削加工が可能な焼結済のセラミッ
クスからなるセラミックス基板1と、その両面に形成さ
れた配線パターン5と、前記セラミックス基板1に貫通
して形成され、その両面の配線パターン5の一部を接続
するスルーホール導体4とを有する。また、前記ビルド
アップ配線層16は、前記コア配線基板8上に形成され
た樹脂絶縁層9と、この樹脂絶縁層9の層間またはその
表面に形成された配線パターン11と、前記樹脂絶縁層
9に貫通して形成され、その両面の配線パターン5、1
1の一部を接続するスルーホール導体13とを有する。
That is, the multilayer board according to the present invention has the core wiring board 8 and at least one or more build-up wiring layers 16 formed on the core board 8. The core wiring board 8 includes a ceramic substrate 1 made of sintered ceramics capable of being cut and processed, a wiring pattern 5 formed on both surfaces thereof, and a wiring penetrating the ceramic substrate 1, and wiring on both surfaces thereof. And a through-hole conductor 4 for connecting a part of the pattern 5. The build-up wiring layer 16 includes a resin insulating layer 9 formed on the core wiring substrate 8, a wiring pattern 11 formed between or on the surfaces of the resin insulating layer 9, and the resin insulating layer 9. And the wiring patterns 5, 1 on both surfaces thereof.
1 and a through-hole conductor 13 for connecting a part of the through hole conductor 13.

【0018】前記樹脂絶縁層9には、それを貫通して前
記ビルドアップ配線層16の表面からコア配線基板8に
達する放熱用スルーホール導体15を形成する。前記放
熱用スルーホール導体15は、ビルドアップ配線層16
の表面上の発熱性電子部品18が搭載される位置に設け
る。これにより、ビルドアップ配線層16の表面上に搭
載された半導体チップ等の発熱性電子部品18から放出
される熱が放熱用スルーホール導体15を介して熱伝導
が良好なセラミックス基板1側に円滑に放出される。
In the resin insulating layer 9, a through-hole conductor 15 for heat radiation which penetrates the resin insulating layer 9 and reaches from the surface of the build-up wiring layer 16 to the core wiring board 8 is formed. The heat-radiating through-hole conductor 15 has a build-up wiring layer 16.
At a position where the heat-generating electronic component 18 is mounted on the surface of the device. As a result, heat released from the heat-generating electronic components 18 such as semiconductor chips mounted on the surface of the build-up wiring layer 16 is smoothly transferred to the ceramic substrate 1 having good heat conduction through the heat-radiating through-hole conductors 15. Will be released.

【0019】このような多層基板を製造するには、まず
コア配線基板8を得る。このコア配線基板8を得る工程
は、セラミックス基板1を得る工程と、このセラミック
ス基板1にスルーホール2を形成する工程と、このセラ
ミックス基板1の両面と前記スルーホール2とにそれぞ
れ配線パターン5とスルーホール導体4とを形成する工
程とを有する。次に、このコア配線基板8上にビルドア
ップ配線層16を形成する。このビルドアップ配線層1
6を形成する工程は、前記コア配線基板8上に樹脂絶縁
層9を形成する工程と、この樹脂絶縁層9にスルーホー
ル12、14を形成する工程と、この樹脂絶縁層9の表
面と前記スルーホール12、14にそれぞれ配線パター
ン11、スルーホール導体13及び放熱用スルーホール
導体15を形成する工程とを有する。
In order to manufacture such a multilayer board, first, a core wiring board 8 is obtained. The step of obtaining the core wiring board 8 includes a step of obtaining the ceramic substrate 1, a step of forming the through hole 2 in the ceramic substrate 1, and a step of forming the wiring pattern 5 on both surfaces of the ceramic substrate 1 and the through hole 2. Forming a through-hole conductor 4. Next, a build-up wiring layer 16 is formed on the core wiring board 8. This build-up wiring layer 1
6, a step of forming a resin insulating layer 9 on the core wiring board 8, a step of forming through holes 12 and 14 in the resin insulating layer 9, a step of forming a surface of the resin insulating layer 9 and Forming a wiring pattern 11, a through-hole conductor 13, and a heat-dissipating through-hole conductor 15 in the through holes 12, 14, respectively.

【0020】前記のコア配線基板8を得る工程におい
て、セラミックス基板1としてガラス系セラミックスの
ように、切削加工が可能な焼結済のセラミックスを使用
する。そして、この切削可能な焼結済みのセラミックス
からなるセラミックス基板1を孔明け加工することによ
りセラミックス基板1のスルーホール2を形成する。こ
れにより、焼成後の配線パターン5とスルーホール導体
4の形成を可能とし、配線の高精度化を図る。
In the step of obtaining the core wiring substrate 8, a sintered ceramic that can be machined, such as a glass-based ceramic, is used as the ceramic substrate 1. Then, a through-hole 2 of the ceramic substrate 1 is formed by making a hole in the ceramic substrate 1 made of sintered ceramics that can be cut. Thereby, the wiring pattern 5 and the through-hole conductor 4 after firing can be formed, and the precision of the wiring is improved.

【0021】ビルドアップ配線層16を形成する工程を
複数回行うことにより、コア配線基板8上に複数層のビ
ルドアップ配線層16を形成する。この工程を経て、ビ
ルドアップ配線層16の内部に配線パターン11を形成
することが出来ると共に、単一層の樹脂絶縁層9のみを
貫通して配線パターン11を導通するスルーホール導体
13(いわゆる単層ビアホール)を形成することもでき
る。
By performing the step of forming the build-up wiring layer 16 a plurality of times, a plurality of build-up wiring layers 16 are formed on the core wiring board 8. Through this step, the wiring pattern 11 can be formed inside the build-up wiring layer 16, and the through-hole conductor 13 (so-called single-layer conductor) penetrating only the single-layer resin insulating layer 9 and conducting the wiring pattern 11 can be formed. Via holes) can also be formed.

【0022】[0022]

【発明の実施の形態】次に、図面を参照しながら、本発
明の実施の形態について、具体的且つ詳細に説明する。
本発明による多層配線基板を製造するには、まず、図3
に示すような手順でコア配線基板8を作る。そのため
に、図3(a)に示すような焼成されたセラミックス基
板1を用意する。
Embodiments of the present invention will now be described specifically and in detail with reference to the drawings.
To manufacture the multilayer wiring board according to the present invention, first, FIG.
The core wiring board 8 is manufactured by the procedure shown in FIG. For this purpose, a fired ceramic substrate 1 as shown in FIG. 3A is prepared.

【0023】このコア配線基板8の主体となるセラミッ
クス基板1には、焼成済みの易切削性セラミックスを用
いる。例えば、アルミナ(Al23)、シリカ(SiO
2 )とB23、CaO、MgOを主成分とするガラスに
マイカの粒子を分散させたガラス−マイカ系セラミック
ス基板や、アルミナ(Al23)、シリカ(SiO2
とB23、CaO、MgOを主成分とするガラスに、M
gSiO3またはCaSiO3の粒子を分散させたガラス
セラミックス基板が適当である。
As the ceramic substrate 1, which is the main component of the core wiring substrate 8, fired and easy-to-cut ceramic is used. For example, alumina (Al 2 O 3 ), silica (SiO
2 ) and a glass-mica-based ceramics substrate in which mica particles are dispersed in glass mainly containing B 2 O 3 , CaO, and MgO, alumina (Al 2 O 3 ), silica (SiO 2 )
And glass containing B 2 O 3 , CaO and MgO as main components,
A glass ceramic substrate in which gSiO 3 or CaSiO 3 particles are dispersed is suitable.

【0024】このような易切削性のセラミックス基板1
は、電着ダイヤモンドドリル等を使用し、図3(b)に
示すように、前記のセラミックス基板1の所定の位置に
スルーホール導体4の下孔として0.4mmφ程度の大
きさのスルーホール2を穿孔することができる。
Such an easily-cuttable ceramic substrate 1
As shown in FIG. 3B, a through hole 2 having a size of about 0.4 mmφ is formed at a predetermined position of the ceramic substrate 1 as a pilot hole of the through hole conductor 4 by using an electrodeposited diamond drill or the like. Can be perforated.

【0025】次に、スクリーン印刷法により、前記セラ
ミックス基板1の表面に所定のパターンに従ってAgペ
ースト等の導電ペーストを印刷すると共に、スルーホー
ル2の周面に導電ペーストを塗布し、これら導電ペース
トを焼き付け、配線パターン5とスルーホール導体4と
を形成する。
Next, a conductive paste such as an Ag paste is printed on the surface of the ceramic substrate 1 according to a predetermined pattern by a screen printing method, and a conductive paste is applied to a peripheral surface of the through hole 2. Baking is performed to form the wiring pattern 5 and the through-hole conductor 4.

【0026】このように、焼成済みの易切削性セラミッ
クス基板1では、電着ダイヤモンドドリルを使用して焼
結後のセラミックス基板1にスルーホール2を形成した
後、配線パターン5と共にスルーホール導体4を形成す
ることができる。これにより、セラミックス基板1の焼
成時の収縮等による寸法精度の低下がなく、高精度且つ
高歩留まりでコア配線基板8を作ることができるという
有利な点がある。
As described above, in the fired easy-to-cut ceramic substrate 1, the through-hole 2 is formed in the sintered ceramic substrate 1 using an electrodeposited diamond drill, and the through-hole conductor 4 is formed together with the wiring pattern 5. Can be formed. Accordingly, there is an advantage that the core wiring substrate 8 can be manufactured with high accuracy and high yield without a decrease in dimensional accuracy due to shrinkage or the like during firing of the ceramic substrate 1.

【0027】また、高精度で配線パターン5とスルーホ
ール導体4の形成ができるので、その分大きなサイズの
コア配線基板8を作るることができる。例えば、縦横2
00mm〜500mm程度のセラミックス基板1を使用
し、精度の高いパターン印刷を施したコア配線基板8を
得ることができる。
Further, since the wiring pattern 5 and the through-hole conductor 4 can be formed with high precision, the core wiring board 8 having a larger size can be manufactured. For example, 2
Using the ceramic substrate 1 of about 00 mm to 500 mm, it is possible to obtain the core wiring substrate 8 on which pattern printing with high accuracy is performed.

【0028】さらに、前記のようなセラミックス基板1
の熱伝導率は、2.0W/m・K程度であり、樹脂系基
板に比べて熱伝導が良く、後述するように、高速で動作
する半導体チップ等の発熱性電子部品18を搭載したと
きの放熱性にも優れている。しかも、セラミックス基板
1は、薄くても大きな強度が確保でき、配線基板自体の
厚みを薄くすることができる。例えば、セラミックス基
板1の厚さは0.1mm程度のものが使用できる。最後
に、図3(d)に示すようにして、スルーホール2にエ
ポキシ樹脂からなる封止部材7を埋め込み、コア配線基
板8が得られる。
Further, the ceramic substrate 1 as described above
Has a thermal conductivity of about 2.0 W / m · K, has better heat conductivity than a resin-based substrate, and has a high-speed heat-generating electronic component 18 such as a semiconductor chip, as described later. Also has excellent heat dissipation. In addition, even if the ceramic substrate 1 is thin, a large strength can be secured, and the thickness of the wiring substrate itself can be reduced. For example, a ceramic substrate 1 having a thickness of about 0.1 mm can be used. Finally, as shown in FIG. 3D, a sealing member 7 made of epoxy resin is embedded in the through hole 2 to obtain a core wiring board 8.

【0029】次に、このコア配線基板8を使用し、図4
に示すような手順により、その上にビルドアップ配線層
16を1層以上形成する。図4は、コア配線基板8の片
面に2層のビルドアップ配線層16を形成する工程を示
している。まず、Cu箔等の金属箔10の片面に熱可塑
性樹脂を塗布し、図4(a)に示すようにして、この熱
可塑性樹脂を前記のコア基板8の片面上に圧着する。熱
可塑性樹脂はビルドアップ配線層16の樹脂絶縁層9と
なる。
Next, using this core wiring board 8, FIG.
According to the procedure shown in (1), one or more build-up wiring layers 16 are formed thereon. FIG. 4 shows a step of forming two build-up wiring layers 16 on one surface of the core wiring substrate 8. First, a thermoplastic resin is applied to one surface of a metal foil 10 such as a Cu foil, and this thermoplastic resin is pressed onto one surface of the core substrate 8 as shown in FIG. The thermoplastic resin becomes the resin insulating layer 9 of the build-up wiring layer 16.

【0030】次に、図4(b)に示すように、この樹脂
絶縁層9にスルーホール12、14を形成する位置の金
属箔10を除去した後、レーザー加工機を用いて樹脂絶
縁層9の所定の位置にスルーホール12、14を形成す
る。次に、図4(c)に示すようにして、無電解メッキ
により前記のスルーホール12、14に導電層を形成
し、スルーホール導体13と放熱用スルーホール導体1
5をそれぞれ形成し、1層目のビルトアップ配線層16
を形成した。
Next, as shown in FIG. 4B, after removing the metal foil 10 at positions where the through holes 12 and 14 are to be formed in the resin insulating layer 9, the resin insulating layer 9 is formed using a laser processing machine. Are formed at predetermined positions. Next, as shown in FIG. 4C, a conductive layer is formed in the through holes 12 and 14 by electroless plating, and the through hole conductor 13 and the heat dissipation through hole conductor 1 are formed.
5 are formed, and the first built-up wiring layer 16 is formed.
Was formed.

【0031】さらに図4(d)に示すように、前記ビル
トアップ配線層16の上に、配線パターン11、スルー
ホール導体13及び放熱用スルーホール導体15を有す
るもう1層のビルトアップ配線層16を形成する。必要
に応じてこれを繰り返すことにより、ビルトアップ配線
層16を複数層形成するができる。
As shown in FIG. 4D, another built-up wiring layer 16 having a wiring pattern 11, a through-hole conductor 13 and a heat-radiating through-hole conductor 15 is provided on the built-up wiring layer 16. To form By repeating this as necessary, a plurality of built-up wiring layers 16 can be formed.

【0032】なお、上下のビルトアップ配線層16の放
熱用スルーホール導体15は同じ位置に設け、コア配線
基板8の表面から上層のビルトアップ配線層16の表面
に達するように貫通して形成する。また、この放熱用ス
ルーホール導体15は、最上層のビルトアップ配線層1
6の表面に半導体チップ等の発熱性電子部品18を搭載
する位置に設ける。
The heat-radiating through-hole conductors 15 of the upper and lower built-up wiring layers 16 are provided at the same position, and are formed so as to penetrate from the surface of the core wiring board 8 to the surface of the upper built-up wiring layer 16. . The heat-radiating through-hole conductor 15 is formed on the uppermost build-up wiring layer 1.
6 is provided at a position where a heat-generating electronic component 18 such as a semiconductor chip is mounted on the surface of 6.

【0033】図1は、前述と同様の工程により、ビルド
アップ配線層16をコア配線基板8の他方の面にも2層
設けた例である。これにより、多層配線基板が完成す
る。図2は、この多層配線基板の両面に電子部品を搭載
した例であり、図2において上面側には、受動部品であ
るチップ状電子部品17と共に、半導体チップ等の発熱
性電子部品18が搭載されている。また、この多層配線
基板の図2において下面側にも、半導体チップ等の発熱
性電子部品18が搭載されている。
FIG. 1 shows an example in which two layers of the build-up wiring layer 16 are provided on the other surface of the core wiring board 8 by the same process as described above. Thus, a multilayer wiring board is completed. FIG. 2 shows an example in which electronic components are mounted on both surfaces of the multilayer wiring board. In FIG. 2, a heat-generating electronic component 18 such as a semiconductor chip is mounted on the upper surface side together with a chip-shaped electronic component 17 which is a passive component. Have been. A heat-generating electronic component 18 such as a semiconductor chip is also mounted on the lower surface of the multilayer wiring board in FIG.

【0034】前述した通り、放熱用スルーホール導体1
5は、最上層のビルトアップ配線層16の表面に半導体
チップ等の発熱性電子部品18を搭載する位置に設けら
れている。発熱性電子部品18から発生した熱は、熱伝
導率の低い樹脂絶縁層9、9を貫通する前記の放熱用ス
ルーホール導体15を介して熱伝導良好なセラミックス
基板1側に伝達され、放熱される。前述したようなセラ
ミックス基板1の熱伝導率は、2.0W/m・K程度で
あり、伝熱性、放熱性に優れている。
As described above, the through-hole conductor 1 for heat radiation
Reference numeral 5 is provided at a position where a heat-generating electronic component 18 such as a semiconductor chip is mounted on the surface of the uppermost built-up wiring layer 16. The heat generated from the heat-generating electronic component 18 is transmitted to the ceramic substrate 1 having good heat conductivity through the heat-radiating through-hole conductors 15 penetrating the resin insulating layers 9 having low heat conductivity, and is radiated. You. The thermal conductivity of the ceramic substrate 1 as described above is about 2.0 W / m · K, and is excellent in heat conductivity and heat dissipation.

【0035】[0035]

【実施例】次に、本発明の実例について、具体的な数値
をあげながら詳細に説明する。 (実施例1)セラミックス基板1として、縦横200m
m、厚さ0.2mmの四珪素マイカの結晶化度が50%
のガラス−マイカ系基板を使用した。このセラミックス
基板1の熱伝導率をレーザーフラッシュ法により測定し
たところ、2.0W/m・Kであった。
Next, an example of the present invention will be described in detail with specific numerical values. (Example 1) As the ceramic substrate 1, 200 m in length and width
m, the crystallinity of 0.2mm thick tetrasilicon mica is 50%
Was used. When the thermal conductivity of the ceramic substrate 1 was measured by a laser flash method, it was 2.0 W / m · K.

【0036】電着ダイヤモンドドリルを使用した孔明け
加工により、前記のセラミックス基板1の所定の位置に
0.4mmφのスルーホール2を穿孔し、スルーホール
導体4の下孔を形成した。この時のドリルの寿命は、約
10000孔/本であった。
By drilling using an electrodeposited diamond drill, a through hole 2 having a diameter of 0.4 mm was drilled at a predetermined position on the ceramic substrate 1 to form a pilot hole of the through hole conductor 4. The life of the drill at this time was about 10,000 holes / hole.

【0037】次に、スクリーン印刷法により、所定のパ
ターンに従って前記セラミックス基板1の表面にAgペ
ーストを印刷すると共に、スルーホール2の周面にAg
ペーストを塗布し、これらAgペーストを焼成し、配線
パターン5とスルーホール導体4とを形成した。その
後、スルーホール2にエポキシ樹脂からなる封止部材7
を埋め込み、コア配線基板8を得た。
Next, an Ag paste is printed on the surface of the ceramic substrate 1 according to a predetermined pattern by a screen printing method, and the Ag paste is printed on the peripheral surface of the through hole 2.
A paste was applied, and the Ag paste was fired to form a wiring pattern 5 and a through-hole conductor 4. Then, a sealing member 7 made of epoxy resin is formed in the through hole 2.
Was embedded to obtain a core wiring board 8.

【0038】他方、金属箔10としてCu箔の片面に熱
可塑性樹脂を塗布し、この熱可塑性樹脂を前記のコア基
板8の片面上に圧着し、この熱可塑性樹脂を樹脂絶縁層
9とした。次に、この樹脂絶縁層9にスルーホール1
2、14を形成する位置の金属箔10を除去した後、レ
ーザー加工機を用いて樹脂絶縁層9の所定の位置にスル
ーホール12、14を形成した。次に、このスルーホー
ル12、14に無電解メッキにより導電層を形成し、ス
ルーホール導体13と放熱用スルーホール導体15をそ
れぞれ形成し、ビルトアップ配線層16を形成した。
On the other hand, a thermoplastic resin was applied to one surface of a Cu foil as the metal foil 10, and the thermoplastic resin was pressed on one surface of the core substrate 8 to form a resin insulating layer 9. Next, the through hole 1 is formed in the resin insulating layer 9.
After removing the metal foil 10 at the positions where the metal foils 2 and 14 were to be formed, the through holes 12 and 14 were formed at predetermined positions of the resin insulating layer 9 using a laser processing machine. Next, a conductive layer was formed in the through holes 12 and 14 by electroless plating, a through hole conductor 13 and a heat dissipation through hole conductor 15 were formed, and a built-up wiring layer 16 was formed.

【0039】前記と同じ方法で、前記ビルトアップ配線
層16の上に、配線パターン11、スルーホール導体1
3及び放熱用スルーホール導体15を有するもう1層の
ビルトアップ配線層16を形成した、上下のビルトアッ
プ配線層16の放熱用スルーホール導体15は同じ位置
に設け、コア配線基板8の表面から上層のビルトアップ
配線層16の表面に達するように貫通して形成した。
In the same manner as described above, the wiring pattern 11 and the through-hole conductor 1 are formed on the built-up wiring layer 16.
3 and another built-up wiring layer 16 having a heat-radiating through-hole conductor 15 are formed. The heat-radiating through-hole conductors 15 of the upper and lower built-up wiring layers 16 are provided at the same position. The through-hole was formed so as to reach the surface of the upper built-up wiring layer 16.

【0040】前述のセラミックス基板の熱伝導率は2W
/m・Kであり、樹脂系基板に比べて放熱性が高い。し
かも、大型基板から一括して多数の多層配線基板を複数
個取りできるので、低コストな多層配線基板が得られ
る。
The thermal conductivity of the above ceramic substrate is 2 W
/ M · K, and has a higher heat radiation property than the resin-based substrate. In addition, since a large number of multilayer wiring boards can be collectively obtained from a large-sized board, a low-cost multilayer wiring board can be obtained.

【0041】(実施例2)セラミックス基板1として、
縦横300mm、厚さ0.2mmのガラス−CaSiO
3 系セラミックス基板を使用した。このセラミックス基
板1の熱伝導率をレーザーフラッシュ法により測定した
ところ、2.0W/m・Kであった。
(Example 2) As a ceramic substrate 1,
Glass-CaSiO with 300mm length and 0.2mm thickness
A 3 ceramic substrate was used. When the thermal conductivity of the ceramic substrate 1 was measured by a laser flash method, it was 2.0 W / m · K.

【0042】電着ダイヤモンドドリルを使用した穿孔加
工により、前記のセラミックス基板1の所定の位置に
0.4mmφのスルーホール2を穿孔し、スルーホール
導体4の下孔を形成した。この時のドリルの寿命は、約
3000孔/本であった。以下、実施例1と同様の方法
で多層配線基板を作製した。
By drilling using an electrodeposited diamond drill, a through hole 2 of 0.4 mmφ was drilled at a predetermined position on the ceramic substrate 1 to form a pilot hole of the through hole conductor 4. The life of the drill at this time was about 3000 holes / piece. Hereinafter, a multilayer wiring board was manufactured in the same manner as in Example 1.

【0043】(実施例3)セラミックス基板1として、
縦横500mm、厚さ0.25mmのガラス−MgSi
3 系セラミックス基板を使用した。このセラミックス
基板1の熱伝導率をレーザーフラッシュ法により測定し
たところ、2.7W/m・Kであった。
Example 3 As the ceramic substrate 1,
Glass-MgSi with vertical and horizontal 500mm, thickness 0.25mm
An O 3 -based ceramic substrate was used. The thermal conductivity of the ceramic substrate 1 measured by a laser flash method was 2.7 W / m · K.

【0044】電着ダイヤモンドドリルを使用した穿孔加
工により、前記のセラミックス基板1の所定の位置に
0.4mmφのスルーホール2を穿孔し、スルーホール
導体4の下孔を形成した。この時のドリルの寿命は、約
2500孔/本であった。以下、実施例1と同様の方法
で多層配線基板を作製した。
By drilling using an electrodeposited diamond drill, a through hole 2 of 0.4 mmφ was drilled at a predetermined position on the ceramic substrate 1 to form a pilot hole of the through hole conductor 4. The life of the drill at this time was about 2500 holes / hole. Hereinafter, a multilayer wiring board was manufactured in the same manner as in Example 1.

【0045】(比較例1)セラミックス基板1として、
縦横300mm、厚さ0.2mmのアルミナ基板(純度
98%)を使用した。このセラミックス基板1の熱伝導
率をレーザーフラッシュ法により測定したところ、20
W/m・Kであった。
Comparative Example 1 As the ceramic substrate 1,
An alumina substrate (purity 98%) having a length and width of 300 mm and a thickness of 0.2 mm was used. The thermal conductivity of the ceramic substrate 1 was measured by a laser flash method.
W / m · K.

【0046】電着ダイヤモンドドリルを使用した穿孔加
工により、前記のセラミックス基板1の所定の位置に
0.4mmφのスルーホール2を穿孔し、スルーホール
導体4の下孔を形成しようとした。しかし、電着ダイヤ
モンドの磨耗が激しく、5孔加工したときにドリルが折
損した。このため、多層基板を形成することができなか
った。
A through hole 2 having a diameter of 0.4 mm was drilled at a predetermined position on the ceramic substrate 1 by a drilling process using an electrodeposited diamond drill to form a pilot hole for the through hole conductor 4. However, the electrodeposited diamond was severely worn and the drill was broken when five holes were drilled. For this reason, a multilayer substrate could not be formed.

【0047】(比較例2)縦横300mm、厚さ0.2
mmのアルミナ(純度98%)からなるセラミックス基
板1を得るため。セラミックスグリーンシートに、レー
ザー加工機を使用してスルーホールの下孔を形成し、こ
れらセラミックスグリーンシートを大気中で1550℃
で焼成した。
(Comparative Example 2) 300 mm in length and width, 0.2 in thickness
mm to obtain a ceramic substrate 1 made of alumina (purity: 98%). A through hole is formed in a ceramic green sheet using a laser processing machine, and the ceramic green sheet is heated at 1550 ° C. in air.
Was fired.

【0048】焼成後の基板、20枚について孔位置精度
を計測したところ、ばらつきは±0.4%、基準位置に
対する孔位置ズレの最大値は、1080μmであった。
このため、前記セラミックスグリーンシートを積層し、
圧着した後、これを大気中で1550℃で焼成して得ら
れたセラミックス基板は、マスクによる露光およびスク
リーン印刷は不可能であり、多層配線基板を製造するこ
とはできない。
When the hole position accuracy was measured for 20 baked substrates, the variation was ± 0.4%, and the maximum value of the hole position deviation from the reference position was 1080 μm.
For this reason, the ceramic green sheets are laminated,
The ceramic substrate obtained by sintering it at 1550 ° C. in the air after pressure bonding cannot be used for exposure and screen printing with a mask, so that a multilayer wiring board cannot be manufactured.

【0049】[0049]

【発明の効果】以上説明した通り、本発明による多層配
線基板とその製造方法では、易切削材であるセラミック
ス基板1を使用したコア配線基板8とその上に形成され
た樹脂絶縁層を有するビルドアップ配線層16とによ
り、多層配線基板を容易に製造することができる。しか
も、放熱性が良好で、高密度且つ高精度な配線が可能な
多層配線基板を得ることができる。
As described above, in the multilayer wiring board and the method of manufacturing the same according to the present invention, the build having the core wiring board 8 using the ceramic substrate 1 which is an easy-to-cut material and the resin insulating layer formed thereon is provided. With the up wiring layer 16, a multilayer wiring board can be easily manufactured. In addition, it is possible to obtain a multilayer wiring board that has good heat dissipation and enables high-density and high-precision wiring.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による多層配線基板の例を示す縦断側面
図である。
FIG. 1 is a vertical sectional side view showing an example of a multilayer wiring board according to the present invention.

【図2】同多層配線基板上に電子部品を搭載した例を示
す縦断側面図である。
FIG. 2 is a vertical sectional side view showing an example in which electronic components are mounted on the multilayer wiring board.

【図3】同多層配線基板のコア配線基板を作る工程を手
順に従って示す縦断側面図である。
FIG. 3 is a vertical sectional side view showing a step of manufacturing a core wiring board of the multilayer wiring board according to a procedure.

【図4】同多層配線基板のコア配線基板上にビルドアッ
プ配線層を形成する工程を手順に従って示す縦断側面図
であ
FIG. 4 is a longitudinal sectional side view showing a step of forming a build-up wiring layer on a core wiring board of the multilayer wiring board according to a procedure;

【符号の説明】[Explanation of symbols]

1 セラミックス基板 4 スルーホール導体 5 配線パターン 8 コア配線基板 9 樹脂絶縁層 4 配線パターン 11 配線パターン 12 スルーホール 13 スルーホール導体 14 スルーホール 15 放熱用スルーホール導体 16 ビルドアップ配線層 18 発熱性電子部品 REFERENCE SIGNS LIST 1 ceramic substrate 4 through-hole conductor 5 wiring pattern 8 core wiring board 9 resin insulating layer 4 wiring pattern 11 wiring pattern 12 through-hole 13 through-hole conductor 14 through-hole 15 heat-radiating through-hole conductor 16 build-up wiring layer 18

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/46 H05K 3/46 X 7/20 7/20 F Fターム(参考) 5E322 AA11 FA04 5E346 AA02 CC18 EE09 EE12 EE13 EE33 FF05 FF13 FF18 FF22 GG15 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05K 3/46 H05K 3/46 X 7/20 7/20 F F-term (Reference) 5E322 AA11 FA04 5E346 AA02 CC18 EE09 EE12 EE13 EE33 FF05 FF13 FF18 FF22 GG15

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 複数の絶縁層を有し、それらの絶縁層の
間または表面に形成された配線パターンの一部が前記絶
縁層を貫通するスルーホール導体を介して接続された多
層配線基板において、コア配線基板(8)と、このコア
基板(8)上に形成された少なくとも一層以上のビルド
アップ配線層(16)とを有し、前記コア配線基板
(8)は、切削加工が可能な焼結済のセラミックスから
なるセラミックス基板(1)と、その両面に形成された
配線パターン(5)と、前記セラミックス基板(1)に
貫通して形成され、その両面の配線パターン(5)の一
部を接続するスルーホール導体(4)とを有し、前記ビ
ルドアップ配線層(16)は、前記コア配線基板(8)
上に形成された樹脂絶縁層(9)と、この樹脂絶縁層
(9)の層間またはその表面に形成された配線パターン
(11)と、前記樹脂絶縁層(9)に貫通して形成さ
れ、その両面の配線パターン(5)、(11)の一部を
接続するスルーホール導体(13)とを有することを特
徴とする多層配線基板。
1. A multilayer wiring board having a plurality of insulating layers, wherein a part of a wiring pattern formed between or on the surfaces of the insulating layers is connected via a through-hole conductor penetrating the insulating layers. , A core wiring board (8), and at least one or more build-up wiring layers (16) formed on the core board (8), and the core wiring board (8) can be cut. A ceramic substrate (1) made of sintered ceramics, a wiring pattern (5) formed on both surfaces thereof, and a wiring pattern (5) formed on the ceramic substrate (1) and penetrating the ceramic substrate (1). And a through-hole conductor (4) connecting the core wiring board (8) and the build-up wiring layer (16).
A resin insulating layer (9) formed thereon, a wiring pattern (11) formed between or on the surfaces of the resin insulating layer (9), and formed through the resin insulating layer (9); A multilayer wiring board comprising a through-hole conductor (13) for connecting a part of the wiring patterns (5) and (11) on both surfaces thereof.
【請求項2】 前記樹脂絶縁層(9)には、それに貫通
して前記ビルドアップ配線層(16)の表面からコア配
線基板(8)に達する放熱用スルーホール導体(15)
が形成されていることを特徴とする請求項1に記載の多
層配線基板。
2. A heat-radiating through-hole conductor (15) penetrating the resin insulating layer (9) and reaching the core wiring board (8) from the surface of the build-up wiring layer (16).
The multilayer wiring board according to claim 1, wherein is formed.
【請求項3】 セラミックス基板(1)は、ガラス系セ
ラミックスからなることを特徴とする請求項2に記載の
多層配線基板。
3. The multilayer wiring board according to claim 2, wherein the ceramic substrate is made of a glass-based ceramic.
【請求項4】 放熱用スルーホール導体(15)は、ビ
ルドアップ配線層(16)の表面上の発熱性電子部品
(18)が搭載される位置に設けられていることを特徴
とする請求項1〜3の何れかに記載の多層配線基板。
4. The heat-dissipating through-hole conductor (15) is provided on the surface of the build-up wiring layer (16) at a position where the heat-generating electronic component (18) is mounted. The multilayer wiring board according to any one of claims 1 to 3.
【請求項5】 複数の絶縁層を有し、それらの絶縁層の
間または表面に形成された配線パターンの一部が前記絶
縁層を貫通するスルーホール導体を介して接続された多
層配線基板を製造する方法において、セラミックス基板
(1)を得る工程と、このセラミックス基板(1)にス
ルーホール(2)を形成する工程と、このセラミックス
基板(1)の両面と前記スルーホール(2)とにそれぞ
れ配線パターン(5)とスルーホール導体(4)とを形
成しコア配線基板(8)を得る工程と、このコア配線基
板(8)上に樹脂絶縁層(9)を形成する工程と、この
樹脂絶縁層(9)にスルーホール(12)、(14)を
形成する工程と、この樹脂絶縁層(9)の表面と前記ス
ルーホール(12)、(14)にそれぞれ配線パターン
(11)、スルーホール導体(13)及び放熱用スルー
ホール導体(15)を形成し、ビルドアップ配線層(1
6)を形成する工程とを有することを特徴とする多層配
線基板の製造方法。
5. A multilayer wiring board having a plurality of insulating layers, wherein a part of a wiring pattern formed between or between the insulating layers is connected via a through-hole conductor penetrating the insulating layers. In the manufacturing method, a step of obtaining a ceramic substrate (1), a step of forming a through hole (2) in the ceramic substrate (1), and a step of forming both sides of the ceramic substrate (1) and the through hole (2). A step of forming a wiring pattern (5) and a through-hole conductor (4) to obtain a core wiring board (8); a step of forming a resin insulating layer (9) on the core wiring board (8); A step of forming through holes (12) and (14) in the resin insulating layer (9); and forming a wiring pattern (11) on the surface of the resin insulating layer (9) and the through holes (12) and (14). Throughho Forming a conductor (13) and a through-hole conductor (15) for heat dissipation, and forming the build-up wiring layer (1).
6) forming a multilayer wiring board.
【請求項6】 セラミックス基板(1)のスルーホール
(2)の形成は、焼結済みのセラミックスからなるセラ
ミックス基板(1)を穿孔加工することにより形成する
ことを特徴とする請求項5に記載の多層配線基板の製造
方法。
6. The ceramic substrate (1) according to claim 5, wherein the through holes (2) are formed by drilling a ceramic substrate (1) made of sintered ceramics. Of manufacturing a multilayer wiring board.
【請求項7】 ビルドアップ配線層(16)を形成する
工程を複数回形成することにより、コア配線基板(8)
上に複数層のビルドアップ配線層(16)を形成するこ
とを特徴とする請求項5または6に記載の多層配線基板
の製造方法。
7. A core wiring board (8) by forming a step of forming a build-up wiring layer (16) a plurality of times.
7. The method for manufacturing a multilayer wiring board according to claim 5, wherein a plurality of build-up wiring layers (16) are formed thereon.
JP2000094092A 2000-03-30 2000-03-30 Multilayer wiring board and its manufacturing method Withdrawn JP2001284805A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000094092A JP2001284805A (en) 2000-03-30 2000-03-30 Multilayer wiring board and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000094092A JP2001284805A (en) 2000-03-30 2000-03-30 Multilayer wiring board and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2001284805A true JP2001284805A (en) 2001-10-12

Family

ID=18609185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000094092A Withdrawn JP2001284805A (en) 2000-03-30 2000-03-30 Multilayer wiring board and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2001284805A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253225A (en) * 2005-03-08 2006-09-21 Denso Corp Circuit substrate, method of manufacturing the same, and electronic circuit apparatus
KR100945953B1 (en) 2007-11-23 2010-03-05 삼성전기주식회사 Printed circuit board and method for manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253225A (en) * 2005-03-08 2006-09-21 Denso Corp Circuit substrate, method of manufacturing the same, and electronic circuit apparatus
KR100945953B1 (en) 2007-11-23 2010-03-05 삼성전기주식회사 Printed circuit board and method for manufacturing the same

Similar Documents

Publication Publication Date Title
KR100277400B1 (en) Board and Ceramic Package
JP4669392B2 (en) Metal core multilayer printed wiring board
CN108684155A (en) The method of embedding resistance in printed circuit board
JPWO2012049822A1 (en) Hybrid substrate, method for manufacturing the same, and semiconductor integrated circuit package
JP2008130748A (en) Method of manufacturing printed circuit board containing resistive element
KR101136396B1 (en) PCB within cavity and Fabricaring method of the same
JP2001284805A (en) Multilayer wiring board and its manufacturing method
JP2008016805A (en) Printed circuit board, and method of manufacturing the same
JPH09293968A (en) Method of manufacturing multilayer wiring substrate
JPH10107445A (en) Multi-layered wiring board and manufacture thereof
JP4637389B2 (en) Manufacturing method of multilayer wiring board
JP4591181B2 (en) Printed wiring board
JP4501227B2 (en) Manufacturing method of ceramic multilayer wiring board
JP2001015930A (en) Multilayer printed wiring board and manufacture thereof
JP3790120B2 (en) CIC metal core printed wiring board manufacturing method
JPH0416040B2 (en)
JP7430494B2 (en) Connection hole forming method for multilayer wiring board and method for manufacturing multilayer wiring board using the same
JP2004119547A (en) Ceramic wiring board and its manufacturing method
JP2515165B2 (en) Method for manufacturing multilayer wiring board
JPH0434838B2 (en)
JP2001156411A (en) Multilayer wiring board and its manufacturing method
JP2006049457A (en) Wiring board with built-in parts and manufacturing method thereof
JP2569716B2 (en) Method of manufacturing multilayer thick film IC substrate
JPS6164189A (en) Method of producing ceramic multilayer circuit board
KR100565501B1 (en) Circuit Board Filled With Passive Element and A Manufacturing Method

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070605