JP2001284741A - Rub preventing mark for thick film circuit board - Google Patents

Rub preventing mark for thick film circuit board

Info

Publication number
JP2001284741A
JP2001284741A JP2000100467A JP2000100467A JP2001284741A JP 2001284741 A JP2001284741 A JP 2001284741A JP 2000100467 A JP2000100467 A JP 2000100467A JP 2000100467 A JP2000100467 A JP 2000100467A JP 2001284741 A JP2001284741 A JP 2001284741A
Authority
JP
Japan
Prior art keywords
thick
film
layer
resistor
thick film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000100467A
Other languages
Japanese (ja)
Inventor
Takeo Warashina
猛夫 藁科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Noritake Co Ltd
Original Assignee
Noritake Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Noritake Co Ltd filed Critical Noritake Co Ltd
Priority to JP2000100467A priority Critical patent/JP2001284741A/en
Publication of JP2001284741A publication Critical patent/JP2001284741A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a rub preventing mark without projecting and recessing parts on a surface. SOLUTION: A thick film resistor layer included in the rub preventing mark 10 is constituted only of a Cu-Ni system and an LaB6 resistor, and an SnO2 resistor is not included. Thus, foaming is generated in the forming process of the rub preventing mark 10 and the generation of the projecting and recessing parts is suppressed on the surface.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、厚膜回路基板に設
けられる擦れ防止マークに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an anti-scratch mark provided on a thick-film circuit board.

【0002】[0002]

【従来の技術】厚膜回路基板は、アルミナ等から成るセ
ラミック基板に厚膜スクリーン印刷法等を用いて複数種
類の厚膜印刷ペーストを予め定められたパターンで塗布
し、焼成処理を施すことによりそのペーストから厚膜を
生成することで製造される。このような厚膜回路基板
は、その製造工程や梱包出荷時等において重ね合わされ
て取り扱われる場合があるため、その際に基板が相互に
擦れ合って回路パターンが損傷することを防止する必要
がある。そのため、回路パターンとは重ならない位置、
例えば、基板の隅等のダミー部に、その最大高さよりも
例えば 20(μm)程度だけ高い70〜 80(μm)程度の高さの
擦れ防止マークと称される突起を設けることが行われて
いる。
2. Description of the Related Art A thick-film circuit board is formed by applying a plurality of types of thick-film printing paste in a predetermined pattern to a ceramic substrate made of alumina or the like by using a thick-film screen printing method or the like and performing a baking process. It is manufactured by producing a thick film from the paste. Since such a thick-film circuit board is sometimes handled by being superimposed in a manufacturing process, packing and shipping, etc., it is necessary to prevent the circuit patterns from being damaged by rubbing of the boards at that time. . Therefore, the position that does not overlap with the circuit pattern,
For example, in a dummy portion such as a corner of a substrate, a projection called a scratch prevention mark having a height of about 70 to 80 (μm) higher than its maximum height by, for example, about 20 (μm) is provided. I have.

【0003】上記の擦れ防止マークは、一般に、これを
設けることに起因する工数増加を抑制する目的で、回路
パターンの構成要素である厚膜導体、厚膜抵抗体、厚膜
絶縁体、および樹脂膜等の形成時において、同時に擦れ
防止マークを形成すべき位置にも厚膜印刷ペーストを塗
布し且つ焼成することにより、複数層の厚膜を積層して
形成される。このとき、回路パターンの構成要素の種類
が多い場合には、全ての厚膜を積層すると擦れ防止マー
クの高さ寸法が高くなり過ぎることから、複数種類が用
いられる厚膜抵抗体については、同一材料系毎に1層ず
つが選択されている。因みに、擦れ防止マークが高くな
り過ぎると、重ね合わせて梱包する際の嵩が大きくなる
と共に、印刷工程においてはスクリーンが損傷し易くな
る問題がある。
In general, the above-mentioned rubbing prevention mark is used for suppressing the increase in the number of steps caused by providing the rubbing prevention mark. When a film or the like is formed, a thick film printing paste is applied to the position where the anti-scratch mark is to be formed at the same time and baked, whereby a plurality of thick films are laminated. At this time, when there are many types of components of the circuit pattern, since the height dimension of the anti-scratch mark becomes too high when all the thick films are laminated, the same thick film resistor is used for a plurality of types. One layer is selected for each material system. By the way, if the anti-scratch mark is too high, there is a problem that the bulk when packing it in an overlapping manner becomes large and the screen is easily damaged in the printing process.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上記の
ような擦れ防止マークを、例えば耐マイグレーション性
に優れ且つ安価な銅が回路パターンの導体材料として用
いられた銅導体基板に適用したところ、厚膜抵抗体の形
成段階において、擦れ防止マークの表面に発泡による凹
凸が形成される問題のあることが判明した。このような
凹凸が生じると、厚膜抵抗体の形成後における厚膜絶縁
層や樹脂膜等を形成するための厚膜スクリーン印刷工程
において、擦れ防止マークによってスクリーンが損傷さ
せられ得るため、その寿命が著しく低下する。
However, when the above-described anti-scratch mark is applied to a copper conductor substrate made of, for example, inexpensive copper having excellent migration resistance and used as a conductor material of a circuit pattern, a thick film is formed. At the stage of forming the resistor, it has been found that there is a problem that irregularities due to foaming are formed on the surface of the anti-scratch mark. When such unevenness occurs, the screen may be damaged by the anti-scratch mark in a thick film screen printing process for forming a thick film insulating layer, a resin film, etc. after the formation of the thick film resistor. Is significantly reduced.

【0005】本発明者は、上記の問題について鋭意研究
を重ねたところ、銅導体基板において抵抗体材料として
選択されているCu-Ni 系、LaB6系、SnO2系厚膜抵抗体の
組み合わせがその一因であることを見出した。すなわ
ち、理由は定かではないが、これらのうちLaB6系および
SnO2系厚膜抵抗体が共に用いられる回路パターンにおい
て、擦れ防止マークの構成層に両者を共に選択した場合
に限って発泡延いては凹凸が生じることが判明した。し
かも、この問題は、銅導体基板に限られず他の導体材料
が用いられる場合にも、これら二種類の厚膜抵抗体を共
に備えた厚膜回路基板では同様に生じることも明らかと
なった。本発明は、斯かる知見に基づいて為されたもの
であって、その目的は、表面に凹凸のない擦れ防止マー
クを提供することにある。
[0005] The present inventors have revealed that intensive studies on the above problems, Cu-Ni system is selected as the resistor material in the copper conductor substrate, LaB 6 based, a combination of SnO 2 thick film resistor I found that it was one of the reasons. In other words, although the reason is not clear, LaB 6 and
In circuit patterns using both SnO 2 -based thick-film resistors, it was found that foaming and concavity and convexity occurred only when both were selected as constituent layers of the anti-scratch mark. Moreover, it has been clarified that this problem occurs not only in the case of the copper conductor substrate but also in the case of using other conductor materials in a thick film circuit board provided with both of these two types of thick film resistors. The present invention has been made based on such knowledge, and an object of the present invention is to provide a rubbing prevention mark having no unevenness on its surface.

【0006】[0006]

【課題を解決するための手段】斯かる目的を達成するた
め、本発明の要旨とするところは、厚膜スクリーン印刷
法を用いて形成された複数種類の厚膜から成る回路パタ
ーンが備えられた厚膜回路基板の表面のうちその回路パ
ターンと重ならない位置に、厚膜抵抗体層を含む複数層
の厚膜が厚膜スクリーン印刷法を用いてその回路パター
ンと同時にその最大高さよりも高く積層形成されて成る
擦れ防止マークであって、(a) 前記厚膜抵抗体層は、La
B6系厚膜抵抗体から成る層およびSnO2系厚膜抵抗体から
成る層の一方を含むことにある。
In order to achieve the above object, the gist of the present invention is to provide a circuit pattern comprising a plurality of types of thick films formed by using a thick film screen printing method. At the position on the surface of the thick film circuit board that does not overlap with the circuit pattern, a plurality of thick films including the thick film resistor layer are laminated at the same time as the circuit pattern using the thick film screen printing method, with a height higher than the maximum height. The anti-scratch mark formed, (a) the thick film resistor layer, La
It is to include one of the layers comprising a layer and SnO 2 thick film resistor consists of B 6 based thick film resistors.

【0007】[0007]

【発明の効果】このようにすれば、擦れ防止マークに含
まれる厚膜抵抗体層がLaB6系厚膜抵抗体およびSnO2系厚
膜抵抗体の一方を含み、他方を含まないことから、それ
らが共に含まれることに起因してその表面に発泡延いて
は凹凸が生じることが好適に抑制される。
In this manner, the thick film resistor layer included in the anti-scratch mark includes one of the LaB 6 thick film resistor and the SnO 2 thick film resistor and does not include the other. The occurrence of irregularities due to foaming on the surface due to the inclusion of them is suitably suppressed.

【0008】[0008]

【発明の他の態様】ここで、好適には、前記複数層の厚
膜は、厚膜導体層、厚膜抵抗体層、および厚膜絶縁体層
から成るものである。このようにすれば、厚膜導体層お
よび厚膜絶縁体層も擦れ防止マークを構成する複数層の
厚膜の一部を成すことから、厚膜抵抗体層だけ、或いは
厚膜抵抗体層とそれらのうちの一方だけとから擦れ防止
マークを構成する場合に比較して、その高さの確保が容
易になる。
In another embodiment of the present invention, preferably, the plurality of thick films include a thick conductor layer, a thick resistor layer, and a thick insulator layer. With this configuration, the thick-film conductor layer and the thick-film insulator layer also form part of a plurality of thick films constituting the anti-scratch mark, so that only the thick-film resistor layer or the thick-film resistor layer is formed. As compared with the case where the anti-scratch mark is formed from only one of them, the height can be easily secured.

【0009】また、好適には、前記厚膜抵抗体層は、厚
膜抵抗体が3層以上積層されたものである。このように
すれば、厚膜抵抗体の積層数が十分に多いことから、厚
膜導体層および厚膜絶縁体層と合わせて、回路パターン
の保護に十分な高さを確実に得ることができる。
Preferably, the thick-film resistor layer is formed by stacking three or more thick-film resistors. In this case, since the number of stacked thick-film resistors is sufficiently large, a sufficient height for protecting the circuit pattern can be reliably obtained in combination with the thick-film conductor layer and the thick-film insulator layer. .

【0010】また、好適には、前記の厚膜抵抗体層は、
少なくともLaB6系厚膜抵抗体を含むものである。このよ
うにすれば、LaB6系厚膜抵抗体は一つの回路パターンに
対して通常2〜3種類が用いられることから、1種類し
か用いられない場合も多いSnO2系厚膜抵抗体が擦れ防止
マークの構成層に選定される場合に比較して、その高さ
を容易に確保できる。一層好適には、上記の厚膜抵抗体
層は、Cu-Ni 系厚膜抵抗体を含むものである。LaB6系厚
膜抵抗体とCu-Ni 系厚膜抵抗体とを重ね合わせても発泡
は生じないため、これらの重ね合わせにより高さの確保
が一層容易になる。
Preferably, the thick-film resistor layer includes:
At least a LaB 6 -based thick film resistor is included. In this case, since two or three types of LaB 6 -based thick film resistors are usually used for one circuit pattern, the SnO 2 -based thick film resistor that often uses only one type is rubbed. The height can be easily secured as compared with the case where the prevention mark is selected as a constituent layer. More preferably, the above-mentioned thick film resistor layer contains a Cu-Ni based thick film resistor. Even when the LaB 6 thick film resistor and the Cu—Ni thick film resistor are superimposed, foaming does not occur, so that the superposition of these makes it easier to secure the height.

【0011】[0011]

【発明の実施の形態】以下、本発明の一実施例を図面を
参照して詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0012】図1は、本発明の一実施例の擦れ防止マー
ク10が適用された厚膜回路基板12の全体を示す平面
図である。図において、厚膜回路基板12は、例えばア
ルミナ基板14の一面の内周部に設けられた回路パター
ン領域16内に、厚膜スクリーン印刷法を用いて厚膜印
刷ペーストを塗布して焼成することにより形成された厚
膜導体、厚膜抵抗体、および厚膜絶縁体等から成る回路
パターンを備えたものである。この回路パターンは、そ
れぞれ1乃至複数種類が用いられる導体、抵抗体、絶縁
体等の種類毎に、所定のパターンで印刷、乾燥、および
焼成を繰り返すことにより形成される。但し、後述する
ように、一部の厚膜抵抗体ペースト等については、特性
上の支障がない限り、乾燥後、焼成前に他の厚膜抵抗体
ペースト等が塗布され、複数種類の厚膜が同時に焼成(c
o-firing) される。
FIG. 1 is a plan view showing an entire thick film circuit board 12 to which a rubbing prevention mark 10 according to one embodiment of the present invention is applied. In the drawing, a thick film circuit board 12 is formed by applying a thick film printing paste by using a thick film screen printing method in a circuit pattern region 16 provided on an inner peripheral portion of one surface of an alumina substrate 14, for example, and firing it. And a circuit pattern including a thick-film conductor, a thick-film resistor, a thick-film insulator, and the like. This circuit pattern is formed by repeating printing, drying, and firing in a predetermined pattern for each type of conductor, resistor, insulator, or the like in which one or more types are used. However, as will be described later, for some thick film resistor pastes, other thick film resistor pastes or the like are applied after drying and before firing, unless there is a problem in characteristics, and a plurality of types of thick film resistor pastes are applied. Are fired simultaneously (c
o-firing)

【0013】上記の擦れ防止マーク10は、上記のアル
ミナ基板14上の回路パターンの形成面であって、例え
ば回路パターン領域16よりも外側の四隅の位置、すな
わち回路パターンと重ならない4箇所の位置に設けられ
ている。擦れ防止マーク10は、上述した回路パターン
の各構成要素の形成過程において、それらを形成するた
めの厚膜印刷ペーストを厚膜スクリーン印刷法を用いて
所定パターンで塗布する際に同時にその厚膜印刷ペース
トを塗布して形成されたものであり、平面形状が例えば
直径 2(mm)程度の略円形を成している。
The rubbing prevention marks 10 are formed on the alumina substrate 14 on the surface on which the circuit pattern is formed, for example, at four corners outside the circuit pattern region 16, that is, at four positions not overlapping with the circuit pattern. It is provided in. The anti-scratch mark 10 is formed at the same time when a thick film printing paste for forming the circuit pattern is applied in a predetermined pattern using a thick film screen printing method in the process of forming the components of the circuit pattern described above. It is formed by applying a paste, and has a substantially circular plane shape with a diameter of, for example, about 2 (mm).

【0014】図2は、図1におけるII−II視断面を拡大
して擦れ防止マーク10の断面構造を説明する図であ
る。擦れ防止マーク10は、例えば、アルミナ基板14
の一面18上にそれぞれ厚膜スクリーン印刷を利用して
積層された複数層、例えば5層の厚膜20、22、2
4、26、および28から成るものであり、その一面1
8からの高さ寸法はm=70〜 80(μm)程度になってい
る。最下層を構成する第1層20は、例えば、回路パタ
ーンの配線或いはパッド等の厚膜導体30と同材料で構
成されたものであり、それらと同様な 5〜 20(μm)程度
の厚さ寸法を備える。これら第1層20および厚膜導体
30は、例えば厚膜銅ペーストを基板14上に塗布し
て、乾燥、焼成を施すことにより生成された厚膜銅であ
る。
FIG. 2 is a view for explaining a cross-sectional structure of the anti-scratch mark 10 by enlarging a cross section taken along line II-II in FIG. The anti-friction mark 10 is, for example, an alumina substrate 14
A plurality of layers, for example, five thick films 20, 22, 2,
4, 26 and 28, one side of which
The height from 8 is about m = 70 to 80 (μm). The first layer 20 constituting the lowermost layer is made of the same material as the thick film conductor 30 such as a wiring of a circuit pattern or a pad, and has a thickness of about 5 to 20 (μm) similar thereto. With dimensions. The first layer 20 and the thick-film conductor 30 are, for example, thick-film copper generated by applying a thick-film copper paste on the substrate 14, drying and firing.

【0015】その第1層20の上に位置する第2層22
は、例えば、回路パターンの抵抗体のうち数十〜数百(m
Ω/□) 程度、例えば40(mΩ/□) 程度の低い抵抗率を
有する第1抵抗体と同材料で構成されたものであり、そ
れと同様な 5〜 20(μm)程度の厚さ寸法を備えている。
これら第2層22および第1抵抗体層は、例えばCu-Ni
系厚膜抵抗体ペーストを基板14上に(厳密に言えば、
第2層22はその全体を第1層20上に)塗布して、乾
燥、焼成を施すことにより生成されたCu-Ni 系厚膜抵抗
体である。
The second layer 22 located on the first layer 20
Is, for example, several tens to several hundreds (m
Ω / □), for example, the same material as the first resistor having a low resistivity of about 40 (mΩ / □), and a similar thickness of about 5 to 20 (μm). Have.
The second layer 22 and the first resistor layer are made of, for example, Cu-Ni.
The thick film resistor paste is placed on the substrate 14 (strictly speaking,
The second layer 22 is a Cu-Ni-based thick film resistor formed by applying the entirety of the second layer 22 on the first layer 20, drying and firing.

【0016】また、その第2層22上に位置する第3層
24および第4層26は、例えばそれぞれ回路パターン
の抵抗体のうち数十 (Ω/□) 〜数(kΩ/□) 程度、例
えば50(Ω/□) 程度、 1(kΩ/□) 程度、或いは 5(k
Ω/□) 程度の中程度の抵抗率を有する第2抵抗体或い
は第3抵抗体32と同材料で構成されたものであり、例
えば 5〜 20(μm)程度の厚さ寸法を備えている。これら
第3層24、第4層26、第2抵抗体、および第3抵抗
体32は、例えばLaB6系厚膜抵抗体ペーストを基板14
上に(厳密に言えば、第3層24はその全体を第2層2
2上に、第4層26はその全体をその第3層24上に)
塗布して、乾燥、焼成を施すことにより生成されたLaB6
系厚膜抵抗体である。なお、通常は、前記のCu-Ni 系抵
抗体ペーストの乾燥後に上記のLaB6系抵抗体ペーストが
塗布され、乾燥後、それらが同時に焼成される。すなわ
ち、第3層24は第2層22の乾燥後にその上に重ねて
塗布され、第4層26は第3層24の乾燥後にその上に
重ねて塗布され、第2層22〜第4層26が同時に焼成
される。なお、図においては、回路パターンのうち第1
抵抗体および第2抵抗体が何れも存在せず、第3抵抗体
32だけが厚膜導体30上に存在する範囲を示してい
る。
The third layer 24 and the fourth layer 26 located on the second layer 22 are, for example, about several tens (Ω / □) to several (kΩ / □) of the resistors of the circuit pattern, respectively. For example, about 50 (Ω / □), about 1 (kΩ / □), or 5 (k
Ω / □) is made of the same material as the second or third resistor 32 having a medium resistivity of about Ω / □, and has a thickness dimension of, for example, about 5 to 20 (μm). . The third layer 24, the fourth layer 26, the second resistor, and the third resistor 32 are made of, for example, a LaB 6 thick film resistor paste on the substrate 14.
Above (strictly speaking, the third layer 24 is the whole of the second layer 2
2, the fourth layer 26 is entirely on its third layer 24)
LaB 6 produced by applying, drying and baking
It is a system thick film resistor. Usually, the above-mentioned LaB 6 -based resistor paste is applied after drying the above-mentioned Cu-Ni-based resistor paste, and after drying, they are simultaneously fired. That is, the third layer 24 is applied thereon after the second layer 22 is dried, and the fourth layer 26 is applied thereon after the third layer 24 is dried. 26 are fired simultaneously. In the drawing, the first of the circuit patterns
This shows a range in which neither the resistor nor the second resistor exists, and only the third resistor 32 exists on the thick film conductor 30.

【0017】また、最上層に位置する第5層28は、例
えば回路パターンの厚膜導体30および第1抵抗体、第
2抵抗体および第3抵抗体32等を保護するための保護
ガラス34と同材料で構成されたものであり、 5〜 20
(μm)程度の厚さ寸法を備えている。これら第5層28
および保護ガラス34は、硼珪酸鉛系厚膜ガラス・ペー
ストを基板14上に(厳密に言えば、第5層28はその
全体を第4層26上に)塗布して、乾燥、焼成を施すこ
とにより生成された厚膜絶縁体層である。
The fifth layer 28 located on the uppermost layer includes a protective glass 34 for protecting the thick film conductor 30 of the circuit pattern, the first resistor, the second resistor, the third resistor 32, and the like. 5-20
(μm). These fifth layers 28
The protective glass 34 is formed by applying a lead borosilicate thick film glass paste on the substrate 14 (strictly speaking, the entirety of the fifth layer 28 is disposed on the fourth layer 26), followed by drying and firing. This is a thick-film insulator layer generated as a result.

【0018】以上のように構成された擦れ防止マーク1
0の各構成層20〜28は、何れもその表面が滑らかで
あって、そこには発泡等に起因するような凹凸は何ら形
成されていない。そのため、上述したように厚膜スクリ
ーン印刷法を利用して回路パターンおよび擦れ防止マー
ク10を同時に形成するに際して、形成過程にある擦れ
防止マーク10の表面は常に滑らかに保たれる。したが
って、回路パターンの形成過程において次第にその回路
パターンよりも高くなる擦れ防止マーク10にスクリー
ンが接触しても、その接触に起因するスクリーンの損傷
が生じ難いため、その寿命低下が抑制される。
The anti-friction mark 1 constructed as described above
The surface of each of the constituent layers 20 to 28 of No. 0 is smooth, and no irregularities due to foaming or the like are formed thereon. Therefore, when the circuit pattern and the anti-scratch mark 10 are simultaneously formed using the thick film screen printing method as described above, the surface of the anti-scratch mark 10 in the forming process is always kept smooth. Therefore, even if the screen comes into contact with the anti-scratch mark 10, which gradually becomes higher than the circuit pattern in the process of forming the circuit pattern, damage to the screen due to the contact is unlikely to occur, thereby suppressing a reduction in the life of the screen.

【0019】すなわち、本実施例においては、擦れ防止
マーク10に含まれる厚膜抵抗体層がCu-Ni 系およびLa
B6系抵抗体だけで構成されるものであって、SnO2系抵抗
体が含まれないことから、擦れ防止マーク10の形成過
程において発泡が生じ、延いてはその表面に凹凸が生じ
ることが抑制されるのである。
That is, in this embodiment, the thick film resistor layer included in the anti-scratch mark 10 is made of Cu--Ni or La
Be those that are composed of only B 6 based resistor, since it does not contain SnO 2 based resistors, foaming occurs in the formation process of preventing mark 10 rubbing, and by extension that irregularities on the surface caused It is suppressed.

【0020】なお、上記の図2において、厚膜導体3
0、第3抵抗体32、および保護ガラス34が積層され
た回路パターンの一部36は、回路パターン中で最も高
く積層された部分であって、一面18からのその高さ寸
法はc=50〜 60(μm)程度である。したがって、本実施
例においては、擦れ防止マーク10は、回路パターンの
最大高さよりも 20(μm)程度だけ高く形成されている。
すなわち、擦れ防止マーク10は、厚膜抵抗体層(第2
層22〜第4層26)に加えて厚膜導体層(第1層2
0)および厚膜絶縁体層(第5層28)をも含むことか
ら、厚膜抵抗体層が3層で構成されることと相俟って、
回路パターン領域16内の回路パターンに対して十分に
高く形成されるため、その回路パターンが取扱い時等に
おける物理的接触に起因する損傷から好適に保護され
る。
In FIG. 2, the thick film conductor 3
The part 36 of the circuit pattern in which the 0, the third resistor 32, and the protective glass 34 are laminated is the highest laminated part in the circuit pattern, and the height dimension from one surface 18 is c = 50. About 60 (μm). Therefore, in this embodiment, the anti-scratch mark 10 is formed about 20 (μm) higher than the maximum height of the circuit pattern.
That is, the anti-scratch mark 10 is formed by the thick film resistor layer (second
Layer 22 to the fourth layer 26) and a thick conductor layer (the first layer 2).
0) and the thick-film insulator layer (fifth layer 28), the thick-film resistor layer is composed of three layers.
Since the circuit pattern is formed sufficiently high with respect to the circuit pattern in the circuit pattern region 16, the circuit pattern is suitably protected from damage due to physical contact during handling or the like.

【0021】ところで、上記の擦れ防止マーク10は、
厚膜抵抗体層をその高さ方向の一部に含むものであり、
その厚膜抵抗体層は上述したように1層のCu-Ni 系抵抗
体および2層のLaB6系抵抗体から成るが、回路パターン
領域16内には、例えば3種類程度のLaB6系抵抗体が備
えられると共に、これらの他に2種類程度のSnO2系抵抗
体等も備えられている。すなわち、本実施例では、これ
ら合計6種類程度或いはそれ以上の種類の厚膜抵抗体の
うちから選択されたCu-Ni 系およびLaB6系の3種類の厚
膜抵抗体の形成時のみに擦れ防止マーク10の形成位置
に厚膜印刷ペーストが塗布され、他の厚膜抵抗体の形成
時には回路パターン領域16内だけに厚膜印刷ペースト
が塗布される。これは擦れ防止マーク10の表面に凹凸
が生じることを抑制するためである。以下、この凹凸の
発生について実験した結果を説明する。
By the way, the above-mentioned rubbing prevention mark 10
Thick film resistor layer is included in a part of its height direction,
As the thick-film resistor layer is made of LaB 6 based resistivity of Cu-Ni-based resistors and two layers of one layer as described above, in the circuit pattern area 16, for example three approximately LaB 6 based resistivity In addition to these, about two types of SnO 2 -based resistors and the like are also provided. That is, in the present embodiment, the rubbing is performed only during the formation of three types of thick film resistors of Cu-Ni-based and LaB 6 -based selected from about six or more types of these thick-film resistors in total. The thick film printing paste is applied to the position where the prevention mark 10 is formed, and the thick film printing paste is applied only to the circuit pattern region 16 when another thick film resistor is formed. This is to suppress the occurrence of irregularities on the surface of the rubbing prevention mark 10. Hereinafter, the results of an experiment on the occurrence of the unevenness will be described.

【0022】下記の表1は実験に用いた厚膜印刷ペース
トを積層する層毎に表したものである。1層目には前記
の導体層30および第1層20を構成するCu系導体ペー
ストを用いる。2層目〜4層目には、Cu-Ni 系抵抗体、
LaB6系抵抗体およびSnO2系抵抗体ペースト合計6種類の
うちから3種類を選んで用いる。Cu-Ni 系厚膜抵抗体ペ
ーストAは、前記の第1抵抗体および第2層22を構成
するためのものであり、LaB6系厚膜抵抗体ペーストB〜
Dはそれぞれ回路パターン中に第2抵抗体、第3抵抗体
32或いは他の抵抗体の何れかを構成するためのもので
あり、擦れ防止マーク10にはそれらのうち何れか2種
類が用いられている。サンプル毎の組み合わせは下記の
表2の通りである。5層目には、前記の保護ガラス34
および第5層28を構成する硼珪酸鉛系絶縁体ペースト
を用いる。このようなペーストを厚膜スクリーン印刷法
を用いて同一のパターンで順次塗布、乾燥、および焼成
して積層し、外観および膜厚を評価した。但し、Cu-Ni
系抵抗体およびLaB6系抵抗体は塗布して乾燥するだけで
次のペーストを重ねて塗布し、一括して焼成した。焼成
は何れも窒素雰囲気下で行い、最高温度は導体および抵
抗体については全て900(℃) 、絶縁体については650
(℃) とした。また、SnO2系厚膜抵抗体ペーストE,F
は、相互に抵抗率の異なる2種類を用いた。なお、表1
において「抵抗率」は、各抵抗体ペーストから生成され
る抵抗体膜のシート抵抗値であり、「乾燥膜厚」は、乾
燥後の膜厚狙い値(設定値)である。1層〜5層の合計
膜厚の目標値は70〜 90(μm)とした。
Table 1 below shows the thick film printing paste used in the experiment for each layer to be laminated. For the first layer, a Cu-based conductor paste constituting the conductor layer 30 and the first layer 20 is used. The second to fourth layers are Cu-Ni based resistors,
Three types are selected and used from a total of six types of LaB 6 type resistor and SnO 2 type resistor paste. The Cu—Ni-based thick film resistor paste A is for forming the first resistor and the second layer 22, and is composed of LaB 6 -based thick film resistor pastes B to B.
D is for configuring any one of the second resistor, the third resistor 32 and another resistor in the circuit pattern, and any two of them are used for the anti-scratch mark 10. ing. Table 2 below shows combinations for each sample. In the fifth layer, the protective glass 34 is used.
And a lead borosilicate-based insulating paste for forming the fifth layer 28 is used. Such pastes were sequentially applied in the same pattern using a thick film screen printing method, dried, fired and laminated to evaluate the appearance and the film thickness. However, Cu-Ni
The system resistor and the LaB 6 system resistor were simply applied and dried, and then the following pastes were applied in layers and fired at once. The firing was performed in a nitrogen atmosphere. The maximum temperature was 900 (° C) for all conductors and resistors, and 650 for insulators.
(° C.). In addition, SnO 2 -based thick film resistor pastes E and F
Used two types having different resistivity from each other. Table 1
In the above, "resistivity" is a sheet resistance value of a resistor film generated from each resistor paste, and "dry film thickness" is a target film thickness value after drying (set value). The target value of the total film thickness of one to five layers was 70 to 90 (μm).

【0023】 [表1] 材料 抵抗率 乾燥膜厚 (μm) 1層目 厚膜銅ペースト 22 Cu-Ni ペーストA 40(mΩ/□) 25 LaB6系ペーストB 50(Ω/□) 22 2〜 LaB6系ペーストC 1(kΩ/□) 22 4層目 LaB6系ペーストD 5(kΩ/□) 22 SnO2系ペーストE 100(kΩ/□) 25 SnO2系ペーストF 300(kΩ/□) 25 5層目 ガラス・ペースト 20 [0023] [Table 1] material resistivity dry film thickness ([mu] m) 1-layer Atsumakudo paste 22 Cu-Ni paste A 40 (mΩ / □) 25 LaB 6 based paste B 50 (Ω / □) 22 2~ LaB 6 paste C 1 (kΩ / □) 22 4th layer LaB 6 paste D 5 (kΩ / □) 22 SnO 2 paste E 100 (kΩ / □) 25 SnO 2 paste F 300 (kΩ / □) 25 Fifth layer Glass paste 20

【0024】[表2]No. 抵抗体組合せ 外観 膜厚 (μm) 1 A,B,C 良好 68〜78 2 A,B,D 良好 73〜78 3 A,C,D 良好 72〜80 4 B,C,D 良好 68〜74 5 A,C,E 発泡 ─── 6 A,D,E 発泡 ─── 7 C,D,E 発泡 ─── 8 A,C,F 発泡 ─── 9 A,D,F 発泡 ───10 C,D,F 発泡 ─── [Table 2] No. Resistor combination Appearance Film thickness (μm) 1 A, B, C good 68-78 2 A, B, D good 73-78 3 A, C, D good 72-804 B , C, D good 68-745 A, C, E foam ─── 6 A, D, E foam ─── 7 C, D, E foam ─── 8 A, C, F foam ─── 9 A , D, F foam ─── 10 C, D, F foam ───

【0025】評価結果は、表2の「外観」および「膜
厚」欄に示す通りである。外観は実体顕微鏡を用いて発
泡や剥離の有無等を調べ、何ら異常の認められないもの
を「良好」とした。また、膜厚は表面粗さ計(例えば、
株式会社東京精密製サーフコム等)を用いて検出した基
板14上の凹凸の最大値を膜厚とした。但し、外観は4
層目の焼成後、すなわち5層目の絶縁体層の形成前後に
評価し、膜厚は5層目の形成後に評価した。表2に示さ
れる結果から明らかなように、抵抗体ペーストA〜D
(Cu-Ni 系およびLaB6系)の任意の組み合わせでは発泡
は全く認められず、好適な膜厚を得ることができた。ま
た、抵抗体層(2層目〜4層目)の積層順序を変更して
その影響も確認したが、何ら変化は認められなかった。
The evaluation results are as shown in the “Appearance” and “Film thickness” columns of Table 2. The appearance was examined by using a stereoscopic microscope for the presence or absence of foaming or peeling, and those showing no abnormality were rated "good". The film thickness is measured by a surface roughness meter (for example,
The maximum value of the concavities and convexities on the substrate 14 detected by using Surfcom manufactured by Tokyo Seimitsu Co., Ltd. was defined as the film thickness. However, the appearance is 4
After the firing of the layer, that is, before and after the formation of the fifth insulating layer, the film thickness was evaluated after the formation of the fifth layer. As is clear from the results shown in Table 2, the resistor pastes A to D
In any combination of (Cu-Ni system and LaB 6 based) foaming was not observed at all, it was possible to obtain a suitable thickness. The effect was also confirmed by changing the stacking order of the resistor layers (the second to fourth layers), but no change was observed.

【0026】これに対して、抵抗体ペーストEまたはF
を含めた組み合わせ、すなわちLaB6系およびSnO2系を共
に含む組み合わせでは、Cu-Ni 系の有無には無関係に、
4層目(すなわちSnO2系抵抗体)の焼成時に発泡が生
じ、図3に示されるように表面が凹凸形状となった擦れ
防止マーク38が形成された。このような凹凸形状は、
5層目の絶縁体層形成のための厚膜スクリーン印刷にお
いてスクリーンを損傷することとなる。そのため、前記
の擦れ防止マーク10においては、スクリーンの損傷を
避けるべく、それを構成する抵抗体層をCu-Ni 系および
LaB6系抵抗体だけで構成していたのである。なお、この
発泡の生じた組み合わせについては、第5層の形成およ
び膜厚の評価を省略した。
On the other hand, the resistor paste E or F
In the combination including, that is, the combination including both the LaB 6 system and the SnO 2 system, regardless of the presence or absence of the Cu-Ni system,
Foaming occurred during the firing of the fourth layer (that is, the SnO 2 -based resistor), and the anti-scratch mark 38 having an uneven surface was formed as shown in FIG. Such uneven shape,
The screen is damaged in the thick film screen printing for forming the fifth insulator layer. Therefore, in the anti-scratch mark 10, in order to avoid damage to the screen, the resistor layer constituting the mark is made of Cu-Ni based material.
It consisted of only LaB 6 resistors. The formation of the fifth layer and the evaluation of the film thickness were omitted for the combination in which the foaming occurred.

【0027】以上、本発明の一実施例を図面を参照して
詳細に説明したが、本発明は、更に別の態様でも実施さ
れる。
While the embodiment of the present invention has been described in detail with reference to the drawings, the present invention can be embodied in still another embodiment.

【0028】例えば、実施例においては、アルミナ基板
14の上に銅系材料を導体とする回路パターンを備えた
銅導体基板に本発明が適用された場合について説明した
が、本発明は、アルミナ以外のムライト等の他のセラミ
ック基板やガラス基板等にも同様に適用され、導体材料
も銅系材料には限られず、金、銀、白金、パラジウム等
の種々の導体が用いられる場合にも同様に適用される。
For example, in the embodiment, the case where the present invention is applied to a copper conductor substrate provided with a circuit pattern using a copper-based material as a conductor on an alumina substrate 14 has been described. The same applies to other ceramic substrates such as mullite and glass substrates, etc., and the conductor material is not limited to copper-based materials, and similarly when various conductors such as gold, silver, platinum, and palladium are used. Applied.

【0029】また、実施例においては、擦れ防止マーク
10が厚膜抵抗体層としてはCu-Ni系およびLaB6系抵抗
体だけを含む場合について説明したが、本発明の効果は
LaB6系抵抗体とSnO2系抵抗体とを共に用いなければ享受
し得る。すなわち、例えば、Cu-Ni 系抵抗体を含まない
場合、すなわちLaB6系抵抗体だけまたはSnO2系抵抗体だ
けで構成する場合や、或いはCu-Ni 系およびSnO2系抵抗
体の組み合わせで構成する場合等にも同様に適用され
る。
Further, in the embodiment, the case where the anti-scratch mark 10 includes only the Cu—Ni-based and LaB 6 -based resistors as the thick-film resistor layer has been described.
This can be enjoyed if both the LaB 6- based resistor and the SnO 2 -based resistor are not used together. That is, for example, when it contains no Cu-Ni-based resistor, i.e. a combination of a case and, or Cu-Ni based and SnO 2 based resistors constituting only just LaB 6 based resistor or SnO 2 based resistors The same applies to such cases as the above.

【0030】また、実施例においては、擦れ防止マーク
10が厚膜導体から成る第1層20、厚膜抵抗体から成
る第2層22、第3層24、第4層26、および厚膜絶
縁体から成る第5層28の5層から構成されている場合
について説明したが、構成層数は、個々の膜厚および必
要な高さ寸法に応じて適宜変更される。例えば、抵抗体
層だけで十分な厚さ寸法を確保できる場合には、第1層
20および第5層28は、必ずしも設けられなくともよ
い。また、抵抗体層の層数も適宜変更され、1層或いは
2層だけであってもよく、4層以上が積層されてもよ
い。
Further, in the embodiment, the anti-scratch mark 10 includes the first layer 20 made of a thick-film conductor, the second layer 22, the third layer 24, the fourth layer 26 made of a thick-film resistor, and the thick-film insulation. The case where the fifth layer 28 composed of the body is composed of five layers has been described, but the number of constituent layers is appropriately changed according to the individual film thickness and the required height dimension. For example, when a sufficient thickness dimension can be ensured only by the resistor layer, the first layer 20 and the fifth layer 28 may not necessarily be provided. In addition, the number of resistor layers is appropriately changed, and the number of resistor layers may be one or two, or four or more.

【0031】また、実施例においては、擦れ防止マーク
10がアルミナ基板14の四隅に設けられている場合に
ついて説明したが、回路パターンの構成要素である導体
や抵抗体等と干渉しない限り、辺や回路パターン領域1
6内等の他の位置に設けられる場合にも本発明は適用さ
れる。
In the embodiment, the case where the anti-scratch marks 10 are provided at the four corners of the alumina substrate 14 has been described. Circuit pattern area 1
The present invention is also applicable to the case where it is provided at another position such as inside 6.

【0032】その他、一々例示はしないが、本発明は、
その主旨を逸脱しない範囲で、種々変更を加え得るもの
である。
Although not specifically exemplified, the present invention
Various changes can be made without departing from the gist of the invention.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の擦れ防止マークが適用された厚膜回路
基板を示す平面図である。
FIG. 1 is a plan view showing a thick-film circuit board to which a rubbing prevention mark of the present invention is applied.

【図2】図1のII−II視断面を示す図である。FIG. 2 is a view showing a cross section taken along line II-II of FIG.

【図3】従来の擦れ防止マークの形成状態を説明する図
である。
FIG. 3 is a diagram illustrating a state in which a conventional anti-scratch mark is formed.

【符号の説明】[Explanation of symbols]

10:擦れ防止マーク {22:第2層、24:第3層、26:第4層}(厚膜
抵抗体層)
10: anti-scratch mark {22: second layer, 24: third layer, 26: fourth layer} (thick film resistor layer)

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 厚膜スクリーン印刷法を用いて形成され
た複数種類の厚膜から成る回路パターンが備えられた厚
膜回路基板の表面のうちその回路パターンと重ならない
位置に、厚膜抵抗体層を含む複数層の厚膜が厚膜スクリ
ーン印刷法を用いてその回路パターンと同時にその最大
高さよりも高く積層形成されて成る擦れ防止マークであ
って、 前記厚膜抵抗体層は、LaB6系厚膜抵抗体から成る層およ
びSnO2系厚膜抵抗体から成る層の一方を含むことを特徴
とする厚膜回路基板の擦れ防止マーク。
A thick-film resistor is provided on a surface of a thick-film circuit board provided with a plurality of types of thick-film circuit patterns formed by using a thick-film screen printing method so as not to overlap the circuit pattern. a prevention marks rubbed formed by high laminated than its maximum height at the same time as the circuit pattern using a thick film thick film screen printing multiple layers including layers, the thick-film resistor layer, LaB 6 A rubbing prevention mark for a thick film circuit board, comprising one of a layer made of a thick film resistor and a layer made of a SnO 2 thick film resistor.
【請求項2】 前記複数層の厚膜は、厚膜導体層、厚膜
抵抗体層、および厚膜絶縁体層から成り、その厚膜抵抗
体層は、厚膜抵抗体が3層以上積層されたものである請
求項1の厚膜回路基板の擦れ防止マーク。
2. The multi-layer thick film comprises a thick-film conductor layer, a thick-film resistor layer, and a thick-film insulator layer, and the thick-film resistor layer is formed by laminating three or more thick-film resistors. The mark for preventing abrasion of a thick film circuit board according to claim 1, wherein the mark is formed.
JP2000100467A 2000-04-03 2000-04-03 Rub preventing mark for thick film circuit board Pending JP2001284741A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000100467A JP2001284741A (en) 2000-04-03 2000-04-03 Rub preventing mark for thick film circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000100467A JP2001284741A (en) 2000-04-03 2000-04-03 Rub preventing mark for thick film circuit board

Publications (1)

Publication Number Publication Date
JP2001284741A true JP2001284741A (en) 2001-10-12

Family

ID=18614670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000100467A Pending JP2001284741A (en) 2000-04-03 2000-04-03 Rub preventing mark for thick film circuit board

Country Status (1)

Country Link
JP (1) JP2001284741A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109791823A (en) * 2016-09-29 2019-05-21 京瓷株式会社 Resistor, the circuit substrate and electronic device for having the resistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109791823A (en) * 2016-09-29 2019-05-21 京瓷株式会社 Resistor, the circuit substrate and electronic device for having the resistor
US10923252B2 (en) 2016-09-29 2021-02-16 Kyocera Corporation Resistor, circuit board, and electronic device

Similar Documents

Publication Publication Date Title
JP3547146B2 (en) Package for integrated circuit
JP2006179873A (en) Multilayer chip capacitor and manufacturing method thereof
JP6181500B2 (en) Chip resistor and manufacturing method thereof
JP2001284741A (en) Rub preventing mark for thick film circuit board
JPH061795B2 (en) Multilayer wiring structure
JP6627080B2 (en) Manufacturing method of chip resistor and chip resistor
JP4754710B2 (en) Chip resistor and manufacturing method thereof
JPH08236302A (en) Structure of chip type resistor
JP4186746B2 (en) Ceramic substrate and manufacturing method thereof
JPS62174955A (en) Manufacture of semiconductor package
JPH01152701A (en) Chip-type electronic component
JPH0738230A (en) Manufacture of thick film integrated circuit
JP3772270B2 (en) Small electronic component manufacturing method and chip resistor
JPH08162765A (en) Multilayer printed wiring board
JP2570815Y2 (en) Multiple chip resistors
JP2002200611A (en) Method for laminating green sheet
JPH04286190A (en) Manufacture of ceramic printed wiring board
JP2002344137A (en) Thick film multilayer board and method of manufacturing the same
JPH07201508A (en) Chip resistor and its manufacture
JPS63141387A (en) Manufacture of thick film circuit board
JPH04221886A (en) Thick film multilayer circuit board and manufacture thereof
JPH04196499A (en) Thick film multilayer circuit board
JPH06163814A (en) Forming method of thin film resistor
JP2002305126A (en) Chip resistor
JPH0774007A (en) Manufacture of fixed resistor