JP2001274260A - Semiconductor device and manufacturing method therefor - Google Patents

Semiconductor device and manufacturing method therefor

Info

Publication number
JP2001274260A
JP2001274260A JP2000084339A JP2000084339A JP2001274260A JP 2001274260 A JP2001274260 A JP 2001274260A JP 2000084339 A JP2000084339 A JP 2000084339A JP 2000084339 A JP2000084339 A JP 2000084339A JP 2001274260 A JP2001274260 A JP 2001274260A
Authority
JP
Japan
Prior art keywords
film
voltage transistor
insulating film
breakdown voltage
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000084339A
Other languages
Japanese (ja)
Inventor
Takahiko Hashizume
貴彦 橋爪
Masatoshi Arai
雅利 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000084339A priority Critical patent/JP2001274260A/en
Publication of JP2001274260A publication Critical patent/JP2001274260A/en
Pending legal-status Critical Current

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device having a low breakdown voltage transistor having a stable characteristic without diffusion of boron in a polycrystalline silicon film which becomes a gate electrode to a semiconductor substrate and a high breakdown voltage transistor, having a gate insulting film whose film thickness is controlled on the same substrate. SOLUTION: An oxynitirde film 5 is formed in a low breakdown voltage transistor LMOS region and an oxide film 7 which becomes the gate insulating film of high breakdown voltage transistor HMOS is formed through a thermal oxidation processing. At that time, a low breakdown voltage transistor LMOS region is oxidized simultaneously and a laminated film, which becomes the gate insulating film 8 of the low breakdown voltage transistor and is constituted of the oxide film and the oxynitride film is formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に同一半導体基板上に低耐圧トラ
ンジスタと高耐圧トランジスタを有する半導体装置及び
その製造方法に関するものである。
The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly to a semiconductor device having a low breakdown voltage transistor and a high breakdown voltage transistor on the same semiconductor substrate and a method of fabricating the same.

【0002】[0002]

【従来の技術】従来、耐圧特性の異なるトランジスタを
同一半導体基板上に作るには以下のような方法が用いら
れる。
2. Description of the Related Art Conventionally, the following method has been used to fabricate transistors having different breakdown voltage characteristics on the same semiconductor substrate.

【0003】従来の半導体装置の製造方法について、図
3(a)〜図3(h)を使って説明する。この図3にお
いては、低耐圧トランジスタLMOSと高耐圧トランジ
スタHMOSの2つのトランジスタを同一半導体基板上
に形成する方法を示す。
A conventional method for manufacturing a semiconductor device will be described with reference to FIGS. 3 (a) to 3 (h). FIG. 3 shows a method of forming two transistors, a low breakdown voltage transistor LMOS and a high breakdown voltage transistor HMOS, on the same semiconductor substrate.

【0004】図中において、1は半導体基板、2は注入
保護酸化膜、3は素子分離領域、4a及び4bは不純物
層、9,14,15はレジストパターン、10はゲート
電極、11a及び11bは低耐圧トランジスタのソース
・ドレイン領域、12a及び12bは高耐圧トランジス
タのソース・ドレイン領域、13は下地ゲート酸化膜、
16は低耐圧トランジスタのゲート酸化膜、17は高耐
圧トランジスタの積層ゲート酸化膜を示す。
In the figure, 1 is a semiconductor substrate, 2 is an injection protection oxide film, 3 is an element isolation region, 4a and 4b are impurity layers, 9, 14, and 15 are resist patterns, 10 is a gate electrode, 11a and 11b are Source / drain regions of the low breakdown voltage transistor, 12a and 12b are source / drain regions of the high breakdown voltage transistor, 13 is a base gate oxide film,
Reference numeral 16 denotes a gate oxide film of a low breakdown voltage transistor, and 17 denotes a stacked gate oxide film of a high breakdown voltage transistor.

【0005】図3(a)に示す工程で、LOCOS酸化
膜からなる素子分離領域3が形成されたシリコン基板か
らなる半導体基板1の上に注入保護酸化膜2を形成す
る。
In the step shown in FIG. 3A, an injection protection oxide film 2 is formed on a semiconductor substrate 1 made of a silicon substrate on which an element isolation region 3 made of a LOCOS oxide film is formed.

【0006】次に、図3(b)に示す工程で、半導体基
板中1に不純物をイオン注入して高耐圧トランジスタの
しきい値制御用の不純物層4bを形成する。
Next, in a step shown in FIG. 3B, an impurity is ion-implanted into the semiconductor substrate 1 to form an impurity layer 4b for controlling the threshold value of the high breakdown voltage transistor.

【0007】次に、図3(c)に示す工程で、注入保護
酸化膜2を除去した後、熱酸化により、高耐圧トランジ
スタのゲート酸化膜の一部となる下地ゲート酸化膜13
を形成する。
Next, in the step shown in FIG. 3C, after removing the injection protection oxide film 2, the underlying gate oxide film 13 which becomes a part of the gate oxide film of the high breakdown voltage transistor is thermally oxidized.
To form

【0008】次に、図3(d)に示す工程で、高耐圧ト
ランジスタ領域の上にレジストパターン14を形成した
後、低耐圧トランジスタ領域に不純物をイオン注入して
低耐圧トランジスタのしきい値制御用の不純物層4aを
形成する。このとき、不純物層4aは、不純物層4bに
さらに不純物を注入した不純物濃度となるため、不純物
層4bよりも不純物濃度が高いものとなる。
Next, in a step shown in FIG. 3D, after forming a resist pattern 14 on the high breakdown voltage transistor region, impurities are ion-implanted into the low breakdown voltage transistor region to control the threshold voltage of the low breakdown voltage transistor. Impurity layer 4a is formed. At this time, the impurity concentration of the impurity layer 4a is higher than that of the impurity layer 4b because the impurity concentration is such that the impurity is further implanted into the impurity layer 4b.

【0009】次に、図3(e)に示す工程で、レジスト
パターン14を除去した後、再度高耐圧トランジスタ領
域の上にレジストパターン15を形成した後、このレジ
ストパターン15をマスクにして低耐圧トランジスタ領
域に形成されている下地ゲート酸化膜13を選択的に除
去する。
Next, in the step shown in FIG. 3E, after removing the resist pattern 14, a resist pattern 15 is formed again on the high-breakdown-voltage transistor region. The underlying gate oxide film 13 formed in the transistor region is selectively removed.

【0010】次に、図3(f)に示す工程で、レジスト
パターン15を除去した後、熱酸化により、低耐圧トラ
ンジスタ領域に低耐圧トランジスタのゲート絶縁膜とな
るゲート酸化膜16を形成するのと同時に、高耐圧トラ
ンジスタ領域も熱酸化して低耐圧トランジスタのゲート
酸化膜16よりも膜厚の厚い高耐圧トランジスタのゲー
ト絶縁膜となる積層ゲート酸化膜17を形成する。この
とき、低耐圧トランジスタ領域の半導体基板表面が露出
しているのに対して、高耐圧トランジスタ領域には下地
ゲート酸化膜13が形成されており、かつ、下地ゲート
酸化膜13が酸化種を透過させるため、ゲート酸化膜1
6に比べ積層ゲート酸化膜17の方が膜厚が厚く形成さ
れる。
Next, in the step shown in FIG. 3F, after removing the resist pattern 15, a gate oxide film 16 serving as a gate insulating film of the low breakdown voltage transistor is formed in the low breakdown voltage transistor region by thermal oxidation. At the same time, the high-breakdown-voltage transistor region is also thermally oxidized to form a laminated gate oxide film 17 serving as a gate insulating film of the high-breakdown-voltage transistor, which is thicker than the gate oxide film 16 of the low-breakdown-voltage transistor. At this time, while the surface of the semiconductor substrate in the low-breakdown-voltage transistor region is exposed, the underlying gate oxide film 13 is formed in the high-breakdown-voltage transistor region, and the underlying gate oxide film 13 transmits the oxidizing species. Gate oxide film 1
6, the thickness of the stacked gate oxide film 17 is larger.

【0011】次に、図3(g)に示す工程で、ゲート酸
化膜16及び積層ゲート酸化膜17の形成された半導体
基板1上に減圧CVD法によって多結晶シリコン膜を堆
積した後、多結晶シリコン膜上にゲート電極形成用レジ
ストパターン9を形成し、このレジストパターン9をマ
スクに多結晶シリコン膜を除去することによって、低耐
圧トランジスタ及び高耐圧トランジスタのゲート電極1
0をそれぞれ形成する。
Next, in the step shown in FIG. 3 (g), a polycrystalline silicon film is deposited on the semiconductor substrate 1 on which the gate oxide film 16 and the laminated gate oxide film 17 are formed by a low pressure CVD method. A gate electrode forming resist pattern 9 is formed on the silicon film, and the polycrystalline silicon film is removed using the resist pattern 9 as a mask, thereby forming the gate electrodes 1 of the low breakdown voltage transistor and the high breakdown voltage transistor.
0 is formed.

【0012】次に、図3(h)に示す工程で、レジスト
パターン9を除去した後、ゲート電極をマスクにして不
純物をイオン注入して、低耐圧トランジスタのソース・
ドレイン領域11a,11b及び高耐圧トランジスタの
ソース・ドレイン領域12a,12bを形成することに
よって、同一半導体基板1上に低耐圧トランジスタと高
耐圧トランジスタを有する半導体装置を製造する。
Next, in the step shown in FIG. 3 (h), after removing the resist pattern 9, impurities are ion-implanted using the gate electrode as a mask to form a source / source of the low breakdown voltage transistor.
By forming the drain regions 11a and 11b and the source / drain regions 12a and 12b of the high breakdown voltage transistor, a semiconductor device having a low breakdown voltage transistor and a high breakdown voltage transistor on the same semiconductor substrate 1 is manufactured.

【0013】[0013]

【発明が解決しようとする課題】しかしながら、従来の
半導体装置の製造方法では、低耐圧トランジスタのゲー
ト酸化膜が例えば5nm程度と薄くなった場合、ゲート
電極である多結晶シリコン膜中に含まれるボロンがゲー
ト酸化膜を突き抜けて半導体基板中に拡散し、その結果
低耐圧トランジスタのチャネル領域の不純物濃度が変わ
り、トランジスタ特性が変動してしまうという課題があ
る。また、高耐圧トランジスタの積層ゲート酸化膜は、
下地ゲート酸化膜を形成する第1の酸化工程と、低耐圧
トランジスタのゲート酸化膜を形成する第2の酸化工程
の2回の熱酸化によって形成され、かつ、下地ゲート酸
化膜が酸化種を透過させ第2の酸化工程においても酸化
されやすいので、膜厚の制御が難しく、膜厚がばらつき
やすいため、安定した高耐圧トランジスタ特性を得るこ
とが難しいという問題がある。
However, in the conventional method of manufacturing a semiconductor device, when the gate oxide film of the low breakdown voltage transistor is reduced to, for example, about 5 nm, boron contained in the polycrystalline silicon film as the gate electrode is not used. Penetrates through the gate oxide film and diffuses into the semiconductor substrate. As a result, there is a problem that the impurity concentration of the channel region of the low breakdown voltage transistor changes and the transistor characteristics fluctuate. In addition, the laminated gate oxide film of the high breakdown voltage transistor
It is formed by two thermal oxidations of a first oxidation step of forming an underlying gate oxide film and a second oxidation step of forming a gate oxide film of a low-breakdown-voltage transistor, and the underlying gate oxide film transmits oxidizing species. In the second oxidation step, the film is easily oxidized, so that it is difficult to control the film thickness, and the film thickness tends to vary. Therefore, it is difficult to obtain stable high-breakdown-voltage transistor characteristics.

【0014】本発明は、上記問題を解決するためになさ
れたものであって、その目的は、ゲート電極となる多結
晶シリコン膜に含まれるボロンの半導体基板中への拡散
を防止することができるゲート絶縁膜が形成された低耐
圧トランジスタと、膜厚制御されたゲート絶縁膜が形成
された高耐圧トランジスタとを同一半導体基板上に形成
することによって、安定したトランジスタ特性を有する
半導体装置およびその製造方法を提供することである。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to prevent boron contained in a polycrystalline silicon film serving as a gate electrode from diffusing into a semiconductor substrate. A semiconductor device having stable transistor characteristics by manufacturing a low breakdown voltage transistor having a gate insulating film formed thereon and a high breakdown voltage transistor having a gate insulating film having a controlled thickness on the same semiconductor substrate, and manufacturing the same. Is to provide a way.

【0015】[0015]

【課題を解決するための手段】上記目的を達成するため
に本発目が講じた手段は、相異なるしきい値電圧を有す
る低耐圧トランジスタと高耐圧トランジスタとをゲート
絶縁膜の厚みを変えることによって実現するとともに、
低耐圧トランジスタのゲート絶縁膜は上層に酸化種や不
純物の透過性が低い絶縁膜が形成された積層膜で構成
し、高耐圧トランジスタのゲート絶縁膜は単層膜で構成
したことにある。
In order to achieve the above-mentioned object, the present invention provides means for changing the thickness of a gate insulating film between a low breakdown voltage transistor and a high breakdown voltage transistor having different threshold voltages. Is realized by
The gate insulating film of the low-breakdown-voltage transistor is constituted by a laminated film in which an insulating film having low permeability of oxidizing species and impurities is formed thereon, and the gate insulating film of the high-breakdown-voltage transistor is constituted by a single-layer film.

【0016】本発明の半導体装置は、低耐圧トランジス
タと高耐圧トランジスタを有する半導体装置において、
低耐圧トランジスタが上層に酸化種や不純物の透過性が
低い絶縁膜が形成された積層膜からなる第1のゲート絶
縁膜を有し、高耐圧トランジスタが単層膜からなる第2
のゲート絶縁膜を有し、第1のゲート絶縁膜の膜厚に比
べて第2のゲート絶縁膜の膜厚の方が厚いことを特徴と
するものである。
A semiconductor device according to the present invention is a semiconductor device having a low breakdown voltage transistor and a high breakdown voltage transistor.
The low-breakdown-voltage transistor has a first gate insulating film formed of a laminated film in which an insulating film having low permeability of oxidizing species and impurities is formed as an upper layer, and the second gate insulating film has a high-breakdown-voltage transistor formed of a single-layer film.
Wherein the thickness of the second gate insulating film is larger than the thickness of the first gate insulating film.

【0017】上記半導体装置において、絶縁膜が酸窒化
膜からなり、第1のゲート絶縁膜が下層の第1の酸化膜
と上層の酸窒化膜からなる積層膜で構成され、第2のゲ
ート絶縁膜が第2の酸化膜からなる単層膜で構成されて
いる。
In the above semiconductor device, the insulating film is formed of an oxynitride film, the first gate insulating film is formed of a laminated film of a lower first oxide film and an upper oxynitride film, The film is composed of a single-layer film made of a second oxide film.

【0018】この半導体装置では、低耐圧トランジスタ
の第1のゲート絶縁膜が、上層に酸化種や不純物の透過
性が低い絶縁膜が形成された積層膜で構成されているた
め、ゲート電極がボロンを含む多結晶シリコン膜で形成
されていても、透過性の低い絶縁膜によってボロンの突
き抜けが防止できるので、安定した低耐圧トランジスタ
特性を得ることができる。さらに、高耐圧トランジスタ
の第2のゲート絶縁膜が、単層膜で構成されているた
め、膜厚の制御が容易で安定した高耐圧トランジスタ特
性を得ることができる。
In this semiconductor device, the first gate insulating film of the low-breakdown-voltage transistor is formed of a laminated film in which an insulating film having low permeability of oxidizing species and impurities is formed as an upper layer. Even if it is formed of a polycrystalline silicon film containing, since penetration of boron can be prevented by an insulating film having low permeability, stable low breakdown voltage transistor characteristics can be obtained. Further, since the second gate insulating film of the high-breakdown-voltage transistor is formed of a single-layer film, it is possible to easily control the film thickness and obtain stable high-breakdown-voltage transistor characteristics.

【0019】本発明の半導体装置の製造方法は、低耐圧
トランジスタと高耐圧トランジスタを有する半導体装置
の製造方法において、少なくとも低耐圧トランジスタ領
域の半導体基板上に酸化種や不純物の透過性が低く、か
つ、第1のゲート絶縁膜の一部であって上層膜となる絶
縁膜を形成する工程と、高耐圧トランジスタ領域の半導
体基板表面を露出した後、熱酸化することによって、高
耐圧トランジスタの第2のゲート絶縁膜となる第2の酸
化膜を形成するのと同時に、低耐圧トランジスタ領域を
熱酸化して絶縁膜の下層に低耐圧トランジスタの第1の
ゲート絶縁膜の一部であって下層膜となる第1の酸化膜
を形成する工程とを備え、熱酸化によって、絶縁膜と第
1の酸化膜の積層膜からなる第1のゲート絶縁膜の膜厚
に比べて、第2の酸化膜の単層膜からなる第2のゲート
絶縁膜の膜厚の方が厚く形成されることを特徴とするも
のである。
According to the method of manufacturing a semiconductor device of the present invention, there is provided a method of manufacturing a semiconductor device having a low-breakdown-voltage transistor and a high-breakdown-voltage transistor. Forming a part of the first gate insulating film and forming an insulating film to be an upper layer film; and exposing a semiconductor substrate surface in a high withstand voltage transistor region and thermally oxidizing the semiconductor substrate to form a second withstand voltage of the high withstand voltage transistor. Forming a second oxide film which is to be a gate insulating film, and simultaneously thermally oxidizing the low-breakdown-voltage transistor region to form a lower-layer film which is a part of the first gate insulating film of the low-breakdown-voltage transistor under the insulating film; Forming a first oxide film that becomes a second oxide film by thermal oxidation as compared with a first gate insulating film made of a laminated film of an insulating film and a first oxide film. It is characterized in that the direction of thickness of the second gate insulating film made of a single layer film of monolayer is formed thickly.

【0020】上記半導体装置の製造方法において、絶縁
膜が酸窒化膜からなり、第1のゲート絶縁膜が下層の第
1の酸化膜と上層の酸窒化膜からなる積層膜からなる。
In the above method of manufacturing a semiconductor device, the insulating film is formed of an oxynitride film, and the first gate insulating film is formed of a laminated film including a lower first oxide film and an upper oxynitride film.

【0021】また、上記半導体装置の製造方法におい
て、酸窒化膜を少なくともNOを含む雰囲気下で形成す
る。
In the method of manufacturing a semiconductor device, the oxynitride film is formed in an atmosphere containing at least NO.

【0022】この半導体装置の製造方法では、低耐圧ト
ランジスタ領域の半導体基板上に酸化種や不純物の透過
性が低い絶縁膜を形成した状態で、半導体基板を熱酸化
することによって、低耐圧トランジスタ領域に形成され
る絶縁膜と第1の酸化膜の積層膜からなる第1のゲート
絶縁膜の膜厚に比べて、高耐圧トランジスタ領域に形成
される第2の酸化膜の単層膜からなる第2のゲート絶縁
膜の膜厚の方を厚く形成することができる。しかも、低
耐圧トランジスタの膜厚の薄い第1のゲート絶縁膜は、
上層の酸化種や不純物の透過性が低い絶縁膜と第1の酸
化膜からなる積層膜で構成されるため、ゲート電極がボ
ロンを含む多結晶シリコン膜で形成されていても、透過
性の低い絶縁膜によってボロンの突き抜けを防止するこ
とができる。
In this method of manufacturing a semiconductor device, the semiconductor substrate is thermally oxidized in a state where an insulating film having low permeability of oxidizing species and impurities is formed on the semiconductor substrate in the low breakdown voltage transistor region, thereby forming the low breakdown voltage transistor region. The thickness of the second gate oxide film formed in the high breakdown voltage transistor region is smaller than the thickness of the first gate insulating film formed of the stacked film of the insulating film and the first oxide film. The second gate insulating film can be formed to be thicker. Moreover, the thin first gate insulating film of the low breakdown voltage transistor is
Since the upper layer is formed of a stacked film including an insulating film having low permeability of oxidized species and impurities and the first oxide film, even if the gate electrode is formed of a polycrystalline silicon film containing boron, low permeability is obtained. Through the insulating film, penetration of boron can be prevented.

【0023】[0023]

【発明の実施の形態】以下、本発明の半導体装置及びそ
の製造方法における実施の形態について、図1を参照し
ながら説明する。図1(a)−(g)は、本実施形態に
係る半導体装置の製造工程を示す断面図である。この図
1においては、低耐圧トランジスタLMOSと高耐圧ト
ランジスタHMOSの2つのトランジスタを同一半導体
基板上に形成する方法を示す。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of a semiconductor device and a method of manufacturing the same according to the present invention will be described below with reference to FIG. 1A to 1G are cross-sectional views illustrating the steps of manufacturing the semiconductor device according to the present embodiment. FIG. 1 shows a method of forming two transistors, a low breakdown voltage transistor LMOS and a high breakdown voltage transistor HMOS, on the same semiconductor substrate.

【0024】図1(a)−(g)において、1は半導体
基板、2は注入保護酸化膜、3は素子分離領域、4aは
低耐圧トランジスタのしきい値制御用の不純物層、4b
は高耐圧トランジスタのしきい値制御用の不純物層、5
は酸窒化膜、6,9はレジストパターン、7は高耐圧ト
ランジスタのゲート絶縁膜、8は低耐圧トランジスタの
ゲート絶縁膜、10はゲート電極、11a及び11bは
低耐圧トランジスタのソース・ドレイン領域、12a及
び12bは高耐圧トランジスタのソース・ドレイン領域
を示す。
1A to 1G, reference numeral 1 denotes a semiconductor substrate, 2 denotes an implantation protection oxide film, 3 denotes an element isolation region, 4a denotes an impurity layer for controlling a threshold voltage of a low breakdown voltage transistor, and 4b.
Are impurity layers for controlling the threshold voltage of the high breakdown voltage transistor;
Is an oxynitride film, 6 and 9 are resist patterns, 7 is a gate insulating film of a high voltage transistor, 8 is a gate insulating film of a low voltage transistor, 10 is a gate electrode, 11a and 11b are source / drain regions of the low voltage transistor, Reference numerals 12a and 12b denote source / drain regions of the high breakdown voltage transistor.

【0025】まず、図1(a)に示す工程で、シリコン
基板からなる半導体基板1表面にLOCOS酸化膜から
なる素子分離領域3を形成した後、低耐圧トランジスタ
及び高耐圧トランジスタの活性領域に注入保護酸化膜2
を20nm形成する。
First, in the step shown in FIG. 1A, an element isolation region 3 made of a LOCOS oxide film is formed on the surface of a semiconductor substrate 1 made of a silicon substrate, and then implanted into active regions of a low breakdown voltage transistor and a high breakdown voltage transistor. Protective oxide film 2
Is formed to a thickness of 20 nm.

【0026】次に、図1(b)に示す工程で、低耐圧ト
ランジスタ領域および高耐圧トランジスタ形成領域のそ
れぞれの注入保護酸化膜2下部の半導体基板1中に不純
物のイオン注入を選択的に行うことによって、低耐圧ト
ランジスタ領域には低耐圧トランジスタのしきい値制御
用の不純物層4aを形成し、高耐圧トランジスタ形成領
域には高耐圧トランジスタのしきい値制御用の不純物層
4bを形成する。この後、注入保護酸化膜2をHF水溶
液によって溶解して除去する。
Next, in the step shown in FIG. 1B, impurity ions are selectively implanted into the semiconductor substrate 1 under the implantation protection oxide film 2 in each of the low breakdown voltage transistor region and the high breakdown voltage transistor formation region. Thus, an impurity layer 4a for controlling the threshold voltage of the low breakdown voltage transistor is formed in the low breakdown voltage transistor region, and an impurity layer 4b for controlling the threshold value of the high breakdown voltage transistor is formed in the high breakdown voltage transistor formation region. Thereafter, the injection protection oxide film 2 is dissolved and removed with an HF aqueous solution.

【0027】次に、図1(c)に示す工程で、不純物層
4a,4b上に、酸窒化処理によって厚みが約3nmの
酸窒化膜5を形成する。この酸窒化膜5は、例えばN
O,N 2O,NH3などの窒素原子を含むガスとN2,O2
などのガスとが混合された雰囲気中で形成され、低耐圧
トランジスタのゲート絶縁膜となるものである。この酸
窒化膜5中には、窒素が含まれていることによって不純
物の透過性が低く、例えばゲート電極となる多結晶シリ
コン膜に不純物としてボロンが含まれていても酸窒化膜
5中を突き抜けにくいので、半導体基板1中へのボロン
の拡散を防止することがきる。この酸窒化膜5の膜厚
は、低耐圧トランジスタの特性に応じて、1〜10nm
の範囲で形成するのが好ましい。
Next, in the step shown in FIG.
4a, 4b having a thickness of about 3 nm by oxynitriding.
An oxynitride film 5 is formed. This oxynitride film 5 is made of, for example, N
O, N TwoO, NHThreeGas containing nitrogen atom such as NTwo, OTwo
Formed in an atmosphere in which gases such as
It becomes a gate insulating film of the transistor. This acid
The nitride film 5 is impure due to the inclusion of nitrogen.
Low permeability of the material, for example, a polycrystalline silicon
Oxynitride film even if boron is contained as an impurity in the capacitor film
5, it is difficult to penetrate through the semiconductor substrate 1.
Can be prevented from spreading. Film thickness of this oxynitride film 5
Is 1 to 10 nm depending on the characteristics of the low breakdown voltage transistor.
It is preferable to form in the range of.

【0028】次に、図1(d)に工程で、少なくとも低
耐圧トランジスタ領域を覆われ、且つ、高耐圧トランジ
スタ領域が開口されたレジストパターン6を半導体基板
1上に形成した後、レジストパターン6をマスクとして
酸窒化膜5をHF水溶液によって溶解して除去し高耐圧
トランジスタ領域の半導体基板1表面を露出する。この
後、レジストパターン6を除去する。
Next, in a step shown in FIG. 1D, a resist pattern 6 covering at least the low-breakdown-voltage transistor region and opening the high-breakdown-voltage transistor region is formed on the semiconductor substrate 1. Is used as a mask to dissolve and remove the oxynitride film 5 with an HF aqueous solution to expose the surface of the semiconductor substrate 1 in the high breakdown voltage transistor region. After that, the resist pattern 6 is removed.

【0029】次に、図1(e)に示す工程で、熱酸化処
理を行うことによって高耐圧トランジスタ領域の露出し
た半導体基板1表面に高耐圧トランジスタのゲート絶縁
膜7となる酸化膜を約15nm形成する。この高耐圧ト
ランジスタのゲート絶縁膜7の膜厚としては、高耐圧ト
ランジスタ特性に応じて7〜30nmの範囲で形成する
のが好ましい。この熱酸化処理によって、低耐圧トラン
ジスタ領域も同時に酸化され、低耐圧トランジスタのゲ
ート絶縁膜8となる酸化膜と酸窒化膜からなる積層膜が
積層で約5nm形成される。このとき、低耐圧トランジ
スタ領域には、酸素を含む酸化種の透過性が低い酸窒化
膜5が形成されているため、半導体基板1表面が露出し
ている高耐圧トランジスタ領域に比べて、酸窒化膜5を
透過して半導体基板1表面に供給される酸化種が抑制さ
れるため、熱酸化処理による膜厚増加が少ない。
Next, in the step shown in FIG. 1E, an oxide film serving as a gate insulating film 7 of the high breakdown voltage transistor is formed to a thickness of about 15 nm on the surface of the semiconductor substrate 1 where the high breakdown voltage transistor region is exposed by performing a thermal oxidation process. Form. The thickness of the gate insulating film 7 of the high breakdown voltage transistor is preferably in the range of 7 to 30 nm according to the characteristics of the high breakdown voltage transistor. By this thermal oxidation treatment, the low-breakdown-voltage transistor region is also oxidized at the same time, and a laminated film including an oxide film and an oxynitride film which is to be the gate insulating film 8 of the low-breakdown-voltage transistor is formed to a thickness of about 5 nm. At this time, since the oxynitride film 5 having low permeability of the oxidizing species including oxygen is formed in the low breakdown voltage transistor region, the oxynitride film 5 is more oxidized than the high breakdown voltage transistor region in which the surface of the semiconductor substrate 1 is exposed. Since the oxidizing species transmitted through the film 5 and supplied to the surface of the semiconductor substrate 1 is suppressed, the increase in film thickness due to the thermal oxidation treatment is small.

【0030】次に、図1(f)に示す工程で、CVD法
によって約250nmの膜厚を有する多結晶シリコン膜
を堆積した後、ゲート電極形成用のレジストパターン9
を形成し、このレジストパターン9をマスクとしてエッ
チングを行い、多結晶シリコン膜からなるゲート電極1
0を形成する。このゲート電極10となる多結晶シリコ
ン膜中には、導電性を高めるためのボロンなどの不純物
が含まれている。この後に、レジストパターン9を除去
する。
Next, in the step shown in FIG. 1F, after a polycrystalline silicon film having a thickness of about 250 nm is deposited by the CVD method, a resist pattern 9 for forming a gate electrode is formed.
Is formed, and etching is performed using this resist pattern 9 as a mask to form a gate electrode 1 made of a polycrystalline silicon film.
0 is formed. The polycrystalline silicon film serving as the gate electrode 10 contains impurities such as boron for increasing conductivity. Thereafter, the resist pattern 9 is removed.

【0031】次に、図1(g)に示す工程で、ゲート電
極10をマスクにして不純物をイオン注入して、低耐圧
トランジスタのソース・ドレイン領域11a,11b及
び高耐圧トランジスタのソース・ドレイン領域12a,
12bを形成することによって、同一半導体基板1上に
低耐圧トランジスタと高耐トランジスタを有する半導体
装置を作製する。
Next, in the step shown in FIG. 1 (g), impurities are ion-implanted using the gate electrode 10 as a mask, and the source / drain regions 11a and 11b of the low breakdown voltage transistor and the source / drain region of the high breakdown voltage transistor are formed. 12a,
By forming 12b, a semiconductor device having a low breakdown voltage transistor and a high breakdown voltage transistor on the same semiconductor substrate 1 is manufactured.

【0032】図2は、熱酸化処理前の下地基板状態によ
る酸化時間に対する酸化膜の膜厚変化を示したものであ
る。すなわち、シリコン基板表面が露出した状態の酸化
速度に比べて、酸化種透過性の低い酸窒化膜に覆われた
シリコン基板の酸化速度の方が遅いため、低耐圧トラン
ジスタのゲート絶縁膜8となる積層膜により高耐圧トラ
ンジスタのゲート絶縁膜7となる単層膜の方を厚く形成
することができる。特に、NOを含む雰囲気で形成した
酸窒化膜は、N2Oを含む雰囲気で形成した酸窒化膜よ
りもさらに酸化種の透過性が低く、熱酸化処理による膜
厚増加が極めて少ないため、低耐圧トランジスタのゲー
ト絶縁膜をほとんど増加させることなく高耐圧トランジ
スタのゲート絶縁膜を選択的に形成することができるの
で、低耐圧トランジスタのゲート絶縁膜として好ましい
ものである。
FIG. 2 shows the change in the thickness of the oxide film with respect to the oxidation time depending on the state of the underlying substrate before the thermal oxidation treatment. That is, since the oxidation rate of the silicon substrate covered with the oxynitride film having low oxidizing species permeability is lower than the oxidation rate of the state where the silicon substrate surface is exposed, the silicon substrate becomes the gate insulating film 8 of the low breakdown voltage transistor. The single-layer film serving as the gate insulating film 7 of the high breakdown voltage transistor can be formed thicker by the stacked film. In particular, an oxynitride film formed in an atmosphere containing NO has lower permeability to oxidizing species than an oxynitride film formed in an atmosphere containing N 2 O, and has a very small increase in film thickness due to thermal oxidation. Since the gate insulating film of the high withstand voltage transistor can be selectively formed without increasing the gate insulating film of the withstand voltage transistor, it is preferable as the gate insulating film of the low withstand voltage transistor.

【0033】このようにして作製した低耐圧トランジス
タおよび高耐圧トランジスタは安定した特性を有してお
り、特に高耐圧トランジスタは耐圧に優れていることが
確認された。
The low breakdown voltage transistor and the high breakdown voltage transistor manufactured in this manner have stable characteristics, and it has been confirmed that the high breakdown voltage transistor is particularly excellent in the breakdown voltage.

【0034】なお、本実施形態においては、酸化種や不
純物の低い絶縁膜として酸窒化膜を用いて説明したが、
酸化種や不純物であるボロンの透過性が低い絶縁材料を
代用しても良い。
Although the present embodiment has been described using an oxynitride film as the insulating film having low oxidizing species and impurities,
An insulating material having low permeability to oxidized species and boron as an impurity may be used instead.

【0035】また、本実施形態においては、2種類のト
ランジスタを同一の半導体基板上に作成したが、図1
(d)に示す工程と図1(e)に示す工程の間に、ゲー
ト絶縁膜を形成する工程と、選択的に所定領域からゲー
ト絶縁膜を除去する工程の2工程を1度以上行うことに
より、3種類以上のトランジスタを同一の半導体基板上
に作成することが出来る。
In this embodiment, two types of transistors are formed on the same semiconductor substrate.
Between the step shown in (d) and the step shown in FIG. 1E, two steps of forming a gate insulating film and selectively removing the gate insulating film from a predetermined region are performed at least once. Accordingly, three or more types of transistors can be formed over the same semiconductor substrate.

【0036】[0036]

【発明の効果】本発明の半導体装置及びその製造方法に
よれば、低耐圧トランジスタ領域の半導体基板上に酸化
種や不純物の透過性が低い酸窒化膜を形成した状態で、
熱酸化処理により高耐圧トランジスタのゲート絶縁膜を
形成することによって、低耐圧トランジスタのゲート絶
縁膜に比べて膜厚の厚い高耐圧トランジスタのゲート絶
縁膜を選択的に形成することができる。しかも、低耐圧
トランジスタのゲート絶縁膜は、上層に不純物の透過性
が低い酸窒化膜からなる積層膜で構成されるため、ゲー
ト電極がボロンなどの不純物を含むシリコン材料で形成
されても、半導体基板への不純物の突き抜け及び拡散を
防止することができる。従って、安定したトランジスタ
特性を有する低耐圧トランジスタ及び高耐圧トランジス
タが同一半導体基板上に形成された半導体装置を提供す
ることができる。
According to the semiconductor device and the method of manufacturing the same of the present invention, it is possible to form an oxynitride film having low permeability of oxidizing species and impurities on a semiconductor substrate in a low breakdown voltage transistor region.
By forming the gate insulating film of the high-breakdown-voltage transistor by the thermal oxidation treatment, the gate insulating film of the high-breakdown-voltage transistor which is thicker than the gate insulating film of the low-breakdown-voltage transistor can be selectively formed. In addition, since the gate insulating film of the low-breakdown-voltage transistor is formed as a laminated film formed of an oxynitride film having low impurity permeability in the upper layer, even if the gate electrode is formed of a silicon material containing impurities such as boron, The penetration and diffusion of impurities into the substrate can be prevented. Therefore, a semiconductor device in which a low breakdown voltage transistor and a high breakdown voltage transistor having stable transistor characteristics are formed over the same semiconductor substrate can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態に係る半導体装置の製造工程
を示す断面図
FIG. 1 is a sectional view showing a manufacturing process of a semiconductor device according to an embodiment of the present invention.

【図2】本発明の実施形態に係る半導体装置の製造工程
のうち、シリコン基板表面が露出している場合と、酸窒
化膜が形成されている場合における酸化時間に対する膜
厚の変化を示す図
FIG. 2 is a diagram showing a change in film thickness with respect to oxidation time when a silicon substrate surface is exposed and when an oxynitride film is formed in a manufacturing process of a semiconductor device according to an embodiment of the present invention.

【図3】従来の半導体装置の製造工程を示す断面図FIG. 3 is a sectional view showing a manufacturing process of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1 半導体基板 2 注入保護酸化膜 3 素子分離領域 4a 低耐圧トランジスタのしきい値制御用の不純物層 4b 高耐圧トランジスタのしきい値制御用の不純物層 5 酸窒化膜 6 レジストパターン 7 高耐圧トランジスタのゲート絶縁膜 8 低耐圧トランジスタのゲート絶縁膜 9 レジストパターン 10 ゲート電極 11a、11b 低耐圧トランジスタのソース・ドレイ
ン領域 12a、12b 高耐圧トランジスタのソース・ドレイ
ン領域
DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 2 Injection protection oxide film 3 Element isolation region 4a Impurity layer for threshold control of low voltage transistor 4b Impurity layer for threshold control of high voltage transistor 5 Oxynitride film 6 Resist pattern 7 High voltage transistor Gate insulating film 8 Gate insulating film of low breakdown voltage transistor 9 Resist pattern 10 Gate electrode 11a, 11b Source / drain region of low breakdown voltage transistor 12a, 12b Source / drain region of high breakdown voltage transistor

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F048 AA05 AA07 AC01 AC06 BB05 BB07 BB11 BB12 BB16 BB17 BD04 BG12 5F058 BA01 BA06 BC02 BC11 BD01 BD04 BD15 BF62 BF64 BF80 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5F048 AA05 AA07 AC01 AC06 BB05 BB07 BB11 BB12 BB16 BB17 BD04 BG12 5F058 BA01 BA06 BC02 BC11 BD01 BD04 BD15 BF62 BF64 BF80

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 低耐圧トランジスタと高耐圧トランジス
タを有する半導体装置において、前記低耐圧トランジス
タが上層に酸化種や不純物の透過性が低い絶縁膜が形成
された積層膜からなる第1のゲート絶縁膜を有し、前記
高耐圧トランジスタが単層膜からなる第2のゲート絶縁
膜を有し、前記第1のゲート絶縁膜の膜厚に比べて前記
第2のゲート絶縁膜の膜厚の方が厚いことを特徴とする
半導体装置。
1. A semiconductor device having a low breakdown voltage transistor and a high breakdown voltage transistor, wherein the low breakdown voltage transistor is a first gate insulating film comprising a laminated film in which an insulating film having low permeability of oxidizing species and impurities is formed as an upper layer. Wherein the high breakdown voltage transistor has a second gate insulating film made of a single-layer film, and the thickness of the second gate insulating film is greater than the thickness of the first gate insulating film. A semiconductor device characterized by being thick.
【請求項2】 請求項1記載の半導体装置において、前
記絶縁膜が酸窒化膜からなり、前記第1のゲート絶縁膜
が下層の第1の酸化膜と上層の前記酸窒化膜からなる積
層膜で構成され、前記第2のゲート絶縁膜が第2の酸化
膜からなる単層膜で構成されていることを特徴とする半
導体装置。
2. The semiconductor device according to claim 1, wherein the insulating film is formed of an oxynitride film, and the first gate insulating film is formed of a lower first oxide film and an upper oxynitride film. Wherein the second gate insulating film is a single-layer film made of a second oxide film.
【請求項3】 低耐圧トランジスタと高耐圧トランジス
タを有する半導体装置の製造方法において、少なくとも
前記低耐圧トランジスタ領域の半導体基板上に酸化種や
不純物の透過性が低く、かつ、第1のゲート絶縁膜の一
部であって上層膜となる絶縁膜を形成する工程と、前記
高耐圧トランジスタ領域の前記半導体基板表面を露出し
た後、熱酸化することによって、前記高耐圧トランジス
タの第2のゲート絶縁膜となる第2の酸化膜を形成する
のと同時に、前記低耐圧トランジスタ領域を熱酸化して
前記絶縁膜の下層に前記低耐圧トランジスタの第1のゲ
ート絶縁膜の一部であって下層膜となる第1の酸化膜を
形成する工程とを備え、 前記熱酸化によって、前記絶縁膜と前記第1の酸化膜の
積層膜からなる前記第1のゲート絶縁膜の膜厚に比べ
て、前記第2の酸化膜の単層膜からなる前記第2のゲー
ト絶縁膜の膜厚の方が厚く形成されることを特徴とする
半導体装置の製造方法。
3. A method of manufacturing a semiconductor device having a low-breakdown-voltage transistor and a high-breakdown-voltage transistor, wherein the first gate insulating film has low permeability of oxidizing species and impurities on at least the semiconductor substrate in the low-breakdown-voltage transistor region. Forming a part of the insulating film to be an upper layer film, and exposing the semiconductor substrate surface in the high withstand voltage transistor region, and then thermally oxidizing the second gate insulating film of the high withstand voltage transistor At the same time as forming the second oxide film, the low breakdown voltage transistor region is thermally oxidized to form a part of the first gate insulating film of the low breakdown voltage transistor under the insulating film, Forming a first oxide film, wherein the thermal oxidation reduces the thickness of the first gate insulating film made of a laminated film of the insulating film and the first oxide film. Base, the method of manufacturing a semiconductor device characterized by better film thickness of the second gate insulating film made of a single layer film of the second oxide film is formed thickly.
【請求項4】 請求項3記載の半導体装置の製造方法に
おいて、前記絶縁膜が酸窒化膜からなり、前記第1のゲ
ート絶縁膜が下層の前記第1の酸化膜と上層の前記酸窒
化膜からなる積層膜からなることを特徴とする半導体装
置の製造方法。
4. The method of manufacturing a semiconductor device according to claim 3, wherein said insulating film is made of an oxynitride film, and said first gate insulating film is a lower first oxide film and an upper oxynitride film. A method for manufacturing a semiconductor device, comprising: a laminated film comprising:
【請求項5】 請求項4記載の半導体装置の製造方法に
おいて、前記酸窒化膜を少なくともNOを含む雰囲気下
で形成することを特徴とする半導体装置の製造方法。
5. The method for manufacturing a semiconductor device according to claim 4, wherein said oxynitride film is formed in an atmosphere containing at least NO.
JP2000084339A 2000-03-24 2000-03-24 Semiconductor device and manufacturing method therefor Pending JP2001274260A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000084339A JP2001274260A (en) 2000-03-24 2000-03-24 Semiconductor device and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000084339A JP2001274260A (en) 2000-03-24 2000-03-24 Semiconductor device and manufacturing method therefor

Publications (1)

Publication Number Publication Date
JP2001274260A true JP2001274260A (en) 2001-10-05

Family

ID=18600830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000084339A Pending JP2001274260A (en) 2000-03-24 2000-03-24 Semiconductor device and manufacturing method therefor

Country Status (1)

Country Link
JP (1) JP2001274260A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100440263B1 (en) * 2002-10-29 2004-07-15 주식회사 하이닉스반도체 Transistor in a semiconductor device and a method of manufacturing the same
KR100445061B1 (en) * 2001-11-27 2004-08-21 주식회사 하이닉스반도체 Method for fabricating Semiconductor device
US6936503B2 (en) 2002-06-24 2005-08-30 Oki Electric Industry Co., Ltd. Method for manufacturing a MOS transistor
US6984565B2 (en) 2003-08-29 2006-01-10 Renesas Technology Corp. Method of manufacturing a semiconductor device
US7566604B2 (en) 2003-06-02 2009-07-28 Oki Semiconductor Co., Ltd. Method of fabricating a dual-gate structure that prevents cut-through and lowered mobility

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100445061B1 (en) * 2001-11-27 2004-08-21 주식회사 하이닉스반도체 Method for fabricating Semiconductor device
US6936503B2 (en) 2002-06-24 2005-08-30 Oki Electric Industry Co., Ltd. Method for manufacturing a MOS transistor
KR100440263B1 (en) * 2002-10-29 2004-07-15 주식회사 하이닉스반도체 Transistor in a semiconductor device and a method of manufacturing the same
US7566604B2 (en) 2003-06-02 2009-07-28 Oki Semiconductor Co., Ltd. Method of fabricating a dual-gate structure that prevents cut-through and lowered mobility
US6984565B2 (en) 2003-08-29 2006-01-10 Renesas Technology Corp. Method of manufacturing a semiconductor device

Similar Documents

Publication Publication Date Title
IE57557B1 (en) Method of manufacturing a semiconductor device,in which a silicon slice is locally provided with field oxide with a channel stopper
JP2001313389A (en) Semiconductor device and method of manufacturing the same
JP3102223B2 (en) Oxidation method of silicon substrate
JPH0374878A (en) Manufacturing method of semiconductor device
JP2001274260A (en) Semiconductor device and manufacturing method therefor
JP3770250B2 (en) Manufacturing method of semiconductor device
JP2002164537A (en) Semiconductor device and its manufacturing method
JP2001176983A (en) Semiconductor device and producing method therefor
KR100223736B1 (en) Method of manufacturing semiconductor device
JPS62291176A (en) Semiconductor device and manufacture thereof
JPS60241259A (en) Manufacture of read only memory
JPH10308448A (en) Isolation film of semiconductor device and formation method thereof
JPH05291573A (en) Semiconductor device and manufacture thereof
JP4940514B2 (en) Manufacturing method of semiconductor device
JPH05259106A (en) Manufacture of semiconductor device
JP3022629B2 (en) Semiconductor device and manufacturing method thereof
TW584942B (en) Method for fabricating nitride read-only memory
JPH05326497A (en) Manufacture of semiconductor device
JPH0567634A (en) Manufacture of mis type semiconductor device
JPH0415617B2 (en)
JPH0217931B2 (en)
JPH02134827A (en) Semiconductor device and its manufacture
JPS63280437A (en) Formation of isolation region of semiconductor device
JPH06275839A (en) Manufacture of vertical semiconductor element
JPH08298323A (en) Manufacture of semiconductor device