JP2001273768A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JP2001273768A JP2001273768A JP2000089285A JP2000089285A JP2001273768A JP 2001273768 A JP2001273768 A JP 2001273768A JP 2000089285 A JP2000089285 A JP 2000089285A JP 2000089285 A JP2000089285 A JP 2000089285A JP 2001273768 A JP2001273768 A JP 2001273768A
- Authority
- JP
- Japan
- Prior art keywords
- data
- potential
- capacitor
- memory cell
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】１つの記憶装置に、記憶情報が消滅しない固定
記憶機能と書き換え可能な記憶機能とを合わせ持たせる
ことにより、半導体記憶装置の大きさを小さくでき、製
造コストを低く抑えることができる半導体記憶装置を提
供する。 【解決手段】トランジスタとキャパシタを有するメモリ
セルを持ち、前記キャパシタに保持された電位により
“１”、“０”のデータを記憶する書き換え可能な半導
体記憶装置であって、“１”を記憶するためにキャパシ
タＣ３に保持された電位が第１の時間経過後に中間電位
より低い電位まで低下するメモリセルＭ３と、“１”を
記憶するためにキャパシタＣ１、Ｃ２に保持された電位
が前記第１の時間経過後であっても中間電位以上の電位
に維持されるメモリセルＭ１、Ｍ２とを有する。
記憶機能と書き換え可能な記憶機能とを合わせ持たせる
ことにより、半導体記憶装置の大きさを小さくでき、製
造コストを低く抑えることができる半導体記憶装置を提
供する。 【解決手段】トランジスタとキャパシタを有するメモリ
セルを持ち、前記キャパシタに保持された電位により
“１”、“０”のデータを記憶する書き換え可能な半導
体記憶装置であって、“１”を記憶するためにキャパシ
タＣ３に保持された電位が第１の時間経過後に中間電位
より低い電位まで低下するメモリセルＭ３と、“１”を
記憶するためにキャパシタＣ１、Ｃ２に保持された電位
が前記第１の時間経過後であっても中間電位以上の電位
に維持されるメモリセルＭ１、Ｍ２とを有する。
Description
【０００１】
【発明の属する技術分野】この発明は、固定記憶装置
（ＲＯＭ）及び書き換え可能な記憶装置（ＲＡＭ）の双
方の機能を有する半導体記憶装置に関するものであり、
特にＲＯＭとＲＡＭが混在して形成される１チップマイ
コンなどの半導体装置に使用されるものである。
（ＲＯＭ）及び書き換え可能な記憶装置（ＲＡＭ）の双
方の機能を有する半導体記憶装置に関するものであり、
特にＲＯＭとＲＡＭが混在して形成される１チップマイ
コンなどの半導体装置に使用されるものである。
【０００２】
【従来の技術】半導体記憶装置には、記憶情報が書き換
えできない固定記憶装置（読み出し専用メモリ(Read On
ly Memory:ＲＯＭ)）や、記憶情報が書き換え可能な記
憶装置（ランダムアクセスメモリ(Random Access Memor
y:ＲＡＭ)）がある。固定記憶装置（ＲＯＭ）は、記憶
情報が消滅しない不揮発性のメモリであり、読み出し専
用のメモリである。書き換え可能な記憶装置（ＲＡＭ）
は、記憶情報が消滅する揮発性のメモリであり、書き込
み及び読み出しが可能なメモリである。
えできない固定記憶装置（読み出し専用メモリ(Read On
ly Memory:ＲＯＭ)）や、記憶情報が書き換え可能な記
憶装置（ランダムアクセスメモリ(Random Access Memor
y:ＲＡＭ)）がある。固定記憶装置（ＲＯＭ）は、記憶
情報が消滅しない不揮発性のメモリであり、読み出し専
用のメモリである。書き換え可能な記憶装置（ＲＡＭ）
は、記憶情報が消滅する揮発性のメモリであり、書き込
み及び読み出しが可能なメモリである。
【０００３】従来、１チップの半導体記憶装置に、前述
したような固定記憶装置（ＲＯＭ）と書き換え可能な記
憶装置（ＲＡＭ）の２つの機能を持たせる必要がある場
合、別機能を持つＲＯＭとＲＡＭのそれぞれ２つを１チ
ップ内に内蔵しなければならなかった。
したような固定記憶装置（ＲＯＭ）と書き換え可能な記
憶装置（ＲＡＭ）の２つの機能を持たせる必要がある場
合、別機能を持つＲＯＭとＲＡＭのそれぞれ２つを１チ
ップ内に内蔵しなければならなかった。
【０００４】
【発明が解決しようとする課題】しかしながら、これら
ＲＯＭとＲＡＭを１チップの半導体記憶装置内に内蔵さ
せると、大きな面積を必要とするため、コスト高になっ
てしまう。
ＲＯＭとＲＡＭを１チップの半導体記憶装置内に内蔵さ
せると、大きな面積を必要とするため、コスト高になっ
てしまう。
【０００５】そこでこの発明は、前記課題に鑑みてなさ
れたものであり、１つの記憶装置に、記憶情報が消滅し
ない固定記憶機能と書き換え可能な記憶機能とを合わせ
持たせることにより、半導体記憶装置の大きさを小さく
でき、製造コストを低く抑えることができる半導体記憶
装置を提供することを目的とする。
れたものであり、１つの記憶装置に、記憶情報が消滅し
ない固定記憶機能と書き換え可能な記憶機能とを合わせ
持たせることにより、半導体記憶装置の大きさを小さく
でき、製造コストを低く抑えることができる半導体記憶
装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】前記目的を達成するため
に、この発明に係る半導体記憶装置は、トランジスタと
キャパシタを有するメモリセルを持ち、前記キャパシタ
に保持された電位により第１、第２のデータを記憶する
書き換え可能な半導体記憶装置であって、前記第１のデ
ータを記憶するために前記キャパシタに保持された電位
が第１の時間経過後に所定電位より低い電位まで低下す
る第１のメモリセルと、前記第１のデータを記憶するた
めに前記キャパシタに保持された電位が前記第１の時間
経過後に前記所定電位以上の電位を維持する第２のメモ
リセルとを具備することを特徴とする。
に、この発明に係る半導体記憶装置は、トランジスタと
キャパシタを有するメモリセルを持ち、前記キャパシタ
に保持された電位により第１、第２のデータを記憶する
書き換え可能な半導体記憶装置であって、前記第１のデ
ータを記憶するために前記キャパシタに保持された電位
が第１の時間経過後に所定電位より低い電位まで低下す
る第１のメモリセルと、前記第１のデータを記憶するた
めに前記キャパシタに保持された電位が前記第１の時間
経過後に前記所定電位以上の電位を維持する第２のメモ
リセルとを具備することを特徴とする。
【０００７】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態について説明する。
実施の形態について説明する。
【０００８】図１は、この発明の実施の形態の半導体記
憶装置の構成を示す回路図である。
憶装置の構成を示す回路図である。
【０００９】この半導体記憶装置は、メモリセルが行列
状に配列されて構成されている。ここで図１には、縦に
配列された３つのメモリセルＭ１〜Ｍ３のみを示す。
状に配列されて構成されている。ここで図１には、縦に
配列された３つのメモリセルＭ１〜Ｍ３のみを示す。
【００１０】メモリセルＭ１は、図１に示すように、ト
ランジスタＴＲ１と、このトランジスタＴＲ１の電流経
路の一端に接続されたキャパシタＣ１とから構成され
る。同様に、メモリセルＭ２は、トランジスタＴＲ２
と、このトランジスタＴＲ２の電流経路の一端に接続さ
れたキャパシタＣ２とから構成され、メモリセルＭ３
は、トランジスタＴＲ３と、このトランジスタＴＲ３の
電流経路の一端に接続されたキャパシタＣ３とから構成
される。
ランジスタＴＲ１と、このトランジスタＴＲ１の電流経
路の一端に接続されたキャパシタＣ１とから構成され
る。同様に、メモリセルＭ２は、トランジスタＴＲ２
と、このトランジスタＴＲ２の電流経路の一端に接続さ
れたキャパシタＣ２とから構成され、メモリセルＭ３
は、トランジスタＴＲ３と、このトランジスタＴＲ３の
電流経路の一端に接続されたキャパシタＣ３とから構成
される。
【００１１】メモリセルＭ１〜Ｍ３を構成するトランジ
スタＴＲ１〜ＴＲ３のそれぞれのゲートにはワード線Ｗ
Ｌが接続される。また、トランジスタＴＲ１の電流経路
の他端にはビット線ＢＬ１が接続される。同様に、トラ
ンジスタＴＲ２の電流経路の他端にはビット線ＢＬ２が
接続され、トランジスタＴＲ３の電流経路の他端にはビ
ット線ＢＬ３が接続される。
スタＴＲ１〜ＴＲ３のそれぞれのゲートにはワード線Ｗ
Ｌが接続される。また、トランジスタＴＲ１の電流経路
の他端にはビット線ＢＬ１が接続される。同様に、トラ
ンジスタＴＲ２の電流経路の他端にはビット線ＢＬ２が
接続され、トランジスタＴＲ３の電流経路の他端にはビ
ット線ＢＬ３が接続される。
【００１２】次に、前記メモリセルＭ１〜Ｍ３に対し
て、ＲＯＭデータの“０”または“１”を記憶させる手
法を説明する。ここでは、メモリセルＭ３に対してＲＯ
Ｍデータの“０”を記憶させ、メモリセルＭ１、Ｍ２に
対してＲＯＭデータの“１”を記憶させる場合を述べ
る。
て、ＲＯＭデータの“０”または“１”を記憶させる手
法を説明する。ここでは、メモリセルＭ３に対してＲＯ
Ｍデータの“０”を記憶させ、メモリセルＭ１、Ｍ２に
対してＲＯＭデータの“１”を記憶させる場合を述べ
る。
【００１３】図１に示すような半導体記憶装置では、キ
ャパシタＣ１〜Ｃ３に蓄積された電荷によって、メモリ
セルＭ１〜Ｍ３に“０”または“１”が記憶される。キ
ャパシタＣ１〜Ｃ３に蓄積された電荷は、トランジスタ
ＴＲ１〜ＴＲ３がオフの場合でも、わずかに存在する漏
れ電流によって徐々に減少していく。
ャパシタＣ１〜Ｃ３に蓄積された電荷によって、メモリ
セルＭ１〜Ｍ３に“０”または“１”が記憶される。キ
ャパシタＣ１〜Ｃ３に蓄積された電荷は、トランジスタ
ＴＲ１〜ＴＲ３がオフの場合でも、わずかに存在する漏
れ電流によって徐々に減少していく。
【００１４】そこで、この実施の形態では、漏れ電流に
よってキャパシタＣ１〜Ｃ３に蓄積された電荷が減少し
ていき、メモリセルＭ１〜Ｍ３の保持電位が変化するこ
とを積極的に利用する。メモリセルＭ１〜Ｍ３におい
て、メモリセルＭ３を構成するトランジスタＴＲ３の漏
れ電流がメモリセルＭ１、Ｍ２を構成するトランジスタ
ＴＲ１、ＴＲ２の漏れ電流より大きくなるように、トラ
ンジスタＴＲ３、及びトランジスタＴＲ１、ＴＲ２を製
造する。すなわち、ＲＯＭデータ“０”に対応するメモ
リセルＭ３からの漏れ電流が大きくなるように、一方Ｒ
ＯＭデータ“１”に対応するメモリセルＭ１、Ｍ２から
の漏れ電流が前記メモリセルＭ３からの漏れ電流より小
さくなるように、製造工程で作り込んでおく。
よってキャパシタＣ１〜Ｃ３に蓄積された電荷が減少し
ていき、メモリセルＭ１〜Ｍ３の保持電位が変化するこ
とを積極的に利用する。メモリセルＭ１〜Ｍ３におい
て、メモリセルＭ３を構成するトランジスタＴＲ３の漏
れ電流がメモリセルＭ１、Ｍ２を構成するトランジスタ
ＴＲ１、ＴＲ２の漏れ電流より大きくなるように、トラ
ンジスタＴＲ３、及びトランジスタＴＲ１、ＴＲ２を製
造する。すなわち、ＲＯＭデータ“０”に対応するメモ
リセルＭ３からの漏れ電流が大きくなるように、一方Ｒ
ＯＭデータ“１”に対応するメモリセルＭ１、Ｍ２から
の漏れ電流が前記メモリセルＭ３からの漏れ電流より小
さくなるように、製造工程で作り込んでおく。
【００１５】漏れ電流の大きさを変えて製造したメモリ
セルＭ１〜Ｍ３では、データ“１”を記憶した後、記憶
後の経過時間にしたがって各々のメモリセルの保持電位
が異なる。図２は、前記メモリセルＭ１〜Ｍ３における
経過時間と保持電位との関係を示す図である。保持電位
が中間電位あるいは中間電位より高い場合がデータ
“１”であり、保持電位が中間電位より低い場合がデー
タ“０”である。図２に示すように、時間Ｔ１が経過し
た時点では、メモリセルＭ１、Ｍ２と、メモリセルＭ３
とは共に中間電位より高い電位を有するため、読み出し
データは共に“１”である。しかし、時間Ｔ２が経過し
た時点では、メモリセルＭ１、Ｍ２は中間電位以上の電
位を有し、メモリセルＭ３は中間電位より低い電位を有
する。よって、この時間Ｔ２で読み出しを行えば、メモ
リセルＭ１、Ｍ２は“１”であり、メモリセルＭ３は
“０”である。このようにして、メモリセルＭ１、Ｍ
２、及びＭ３から、データ“１”及び“０”を読み出す
ことができる。以上のように、メモリセルＭ１〜Ｍ３に
データ“１”または“０”を記憶し、読み出すことによ
り、これらのデータをＲＯＭデータとして利用すること
ができる。
セルＭ１〜Ｍ３では、データ“１”を記憶した後、記憶
後の経過時間にしたがって各々のメモリセルの保持電位
が異なる。図２は、前記メモリセルＭ１〜Ｍ３における
経過時間と保持電位との関係を示す図である。保持電位
が中間電位あるいは中間電位より高い場合がデータ
“１”であり、保持電位が中間電位より低い場合がデー
タ“０”である。図２に示すように、時間Ｔ１が経過し
た時点では、メモリセルＭ１、Ｍ２と、メモリセルＭ３
とは共に中間電位より高い電位を有するため、読み出し
データは共に“１”である。しかし、時間Ｔ２が経過し
た時点では、メモリセルＭ１、Ｍ２は中間電位以上の電
位を有し、メモリセルＭ３は中間電位より低い電位を有
する。よって、この時間Ｔ２で読み出しを行えば、メモ
リセルＭ１、Ｍ２は“１”であり、メモリセルＭ３は
“０”である。このようにして、メモリセルＭ１、Ｍ
２、及びＭ３から、データ“１”及び“０”を読み出す
ことができる。以上のように、メモリセルＭ１〜Ｍ３に
データ“１”または“０”を記憶し、読み出すことによ
り、これらのデータをＲＯＭデータとして利用すること
ができる。
【００１６】また、時間の経過に従って、メモリセルの
保持電位をメモリセルＭ１〜Ｍ３で変化させるには、前
述したトランジスタの漏れ電流を変える方法の他に、メ
モリセルを構成するキャパシタの漏れ電流を変えたり、
またメモリセルを構成するキャパシタの容量を変えるな
どの方法がある。さらに、トランジスタの漏れ電流を変
えること、キャパシタの漏れ電流を変えること、及びキ
ャパシタの容量を変えることなどこれらを組み合わせる
方法もある。
保持電位をメモリセルＭ１〜Ｍ３で変化させるには、前
述したトランジスタの漏れ電流を変える方法の他に、メ
モリセルを構成するキャパシタの漏れ電流を変えたり、
またメモリセルを構成するキャパシタの容量を変えるな
どの方法がある。さらに、トランジスタの漏れ電流を変
えること、キャパシタの漏れ電流を変えること、及びキ
ャパシタの容量を変えることなどこれらを組み合わせる
方法もある。
【００１７】漏れ電流を変える場合、例えば、データ
“１”を書き込むメモリセルＭ１、Ｍ２は通常のＤＲＡ
Ｍ製造時と同様の製造仕様にて製造し、データ“０”を
書き込むメモリセルＭ３は通常のＤＲＡＭ製造時の製造
仕様と異なり、前記データ“１”を書き込むメモリセル
Ｍ１、Ｍ２に比べて漏れ電流が大きくなるように製造す
る。
“１”を書き込むメモリセルＭ１、Ｍ２は通常のＤＲＡ
Ｍ製造時と同様の製造仕様にて製造し、データ“０”を
書き込むメモリセルＭ３は通常のＤＲＡＭ製造時の製造
仕様と異なり、前記データ“１”を書き込むメモリセル
Ｍ１、Ｍ２に比べて漏れ電流が大きくなるように製造す
る。
【００１８】また、漏れ電流を同じにして、メモリセル
を構成するキャパシタの容量を変える場合は以下のよう
にする。例えば、データ“０”を書き込むメモリセルＭ
３のキャパシタＣ３の容量を、データ“１”を書き込む
メモリセルＭ１、Ｍ２のキャパシタＣ１、Ｃ２の容量よ
り小さくする。すなわち、容量に関して、Ｃ３＜Ｃ２
（Ｃ２＝Ｃ１）とする。Ｃ３＜Ｃ２とするには、以下の
ような方法がある。キャパシタＣ３の電極間の絶縁膜
（酸化膜）の膜厚を、キャパシタＣ２の電極間の絶縁膜
の膜厚より厚くする。また、キャパシタＣ３の電極の面
積を、キャパシタＣ２の電極の面積より小さくする。ま
た、キャパシタＣ３の電極間の絶縁膜の誘電率を、キャ
パシタＣ２の絶縁膜の誘電率より小さくするなどであ
る。
を構成するキャパシタの容量を変える場合は以下のよう
にする。例えば、データ“０”を書き込むメモリセルＭ
３のキャパシタＣ３の容量を、データ“１”を書き込む
メモリセルＭ１、Ｍ２のキャパシタＣ１、Ｃ２の容量よ
り小さくする。すなわち、容量に関して、Ｃ３＜Ｃ２
（Ｃ２＝Ｃ１）とする。Ｃ３＜Ｃ２とするには、以下の
ような方法がある。キャパシタＣ３の電極間の絶縁膜
（酸化膜）の膜厚を、キャパシタＣ２の電極間の絶縁膜
の膜厚より厚くする。また、キャパシタＣ３の電極の面
積を、キャパシタＣ２の電極の面積より小さくする。ま
た、キャパシタＣ３の電極間の絶縁膜の誘電率を、キャ
パシタＣ２の絶縁膜の誘電率より小さくするなどであ
る。
【００１９】次に、このように構成された半導体記憶装
置に対するＲＯＭデータの読み出しの手順について説明
する。
置に対するＲＯＭデータの読み出しの手順について説明
する。
【００２０】図３は、前記半導体記憶装置に対するＲＯ
Ｍデータ読み出し時のリフレッシュサイクルを示す図で
ある。
Ｍデータ読み出し時のリフレッシュサイクルを示す図で
ある。
【００２１】まず、前記半導体記憶装置内の全てのメモ
リセルに、図３に示すように、期間Ｔ１のサイクルでデ
ータ“１”の書き込みを行う。以下、ここではメモリセ
ルＭ１〜Ｍ３を例に説明する。次に、期間Ｔ２の間、リ
フレッシュを停止する。すると、図２に示すように、メ
モリセルの保持電位が変化する。漏れ電流の大きいメモ
リセルＭ３では、期間Ｔ２が経過した時点で保持電位が
中間電位より低くなる。一方、漏れ電流を小さいメモリ
セルＭ１、Ｍ２では、期間Ｔ２が経過した時点でも保持
電位は中間電位より高い電位を維持する。
リセルに、図３に示すように、期間Ｔ１のサイクルでデ
ータ“１”の書き込みを行う。以下、ここではメモリセ
ルＭ１〜Ｍ３を例に説明する。次に、期間Ｔ２の間、リ
フレッシュを停止する。すると、図２に示すように、メ
モリセルの保持電位が変化する。漏れ電流の大きいメモ
リセルＭ３では、期間Ｔ２が経過した時点で保持電位が
中間電位より低くなる。一方、漏れ電流を小さいメモリ
セルＭ１、Ｍ２では、期間Ｔ２が経過した時点でも保持
電位は中間電位より高い電位を維持する。
【００２２】そこで、この半導体記憶装置では、期間Ｔ
２が経過した時点でリフレッシュを行い、その後、リフ
レッシュサイクルを期間Ｔ１に戻す。これにより、通常
のＤＲＡＭとしてのメモリセルＭ１〜Ｍ３に対して、メ
モリセルＭ１、Ｍ２にデータ“１”を、メモリセルＭ３
にデータ“０”を記憶させる。このようにしてメモリセ
ルＭ１〜Ｍ３に記憶されたデータはＲＯＭデータとして
利用できるようになる。なお、期間Ｔ２の間には、図２
に示すような保持電位の低下を実現するために、読み出
しあるいは書き込みを禁止としてメモリセルにアクセス
を行わないようにする。
２が経過した時点でリフレッシュを行い、その後、リフ
レッシュサイクルを期間Ｔ１に戻す。これにより、通常
のＤＲＡＭとしてのメモリセルＭ１〜Ｍ３に対して、メ
モリセルＭ１、Ｍ２にデータ“１”を、メモリセルＭ３
にデータ“０”を記憶させる。このようにしてメモリセ
ルＭ１〜Ｍ３に記憶されたデータはＲＯＭデータとして
利用できるようになる。なお、期間Ｔ２の間には、図２
に示すような保持電位の低下を実現するために、読み出
しあるいは書き込みを禁止としてメモリセルにアクセス
を行わないようにする。
【００２３】この実施の形態では、ＤＲＡＭのセルをそ
のまま使用して通常のＲＡＭ機能を実現できる。ＲＯＭ
機能は、ＤＲＡＭ特有のメモリキャパシタの漏れ電流に
よりデータが消失する特性を利用する。通常、ＤＲＡＭ
は、漏れ電流によるデータの消失を防ぐために漏れ電流
を極力小さくし、さらにリフレッシュによりデータの記
憶を確実なものとしているが、そのリフレッシュを停止
して、或る時間が経過すると、“１”のデータは“０”
になる。そこで、漏れ電流の大きさを製造時に調整し
て、“１”から“０”になる時間を変えてしまう。そし
て、最初にメモリセル全体に“１”を書き込んでおき、
リフレッシュしない時間を調整すれば、メモリセルの保
持電位に“１”と“０”のデータが現れる。このように
“１”と“０”のデータが現れたとき、リフレッシュを
正常な動作に戻せば、このＲＯＭとしてのデータをＤＲ
ＡＭとしての半導体記憶装置に記憶することができる。
のまま使用して通常のＲＡＭ機能を実現できる。ＲＯＭ
機能は、ＤＲＡＭ特有のメモリキャパシタの漏れ電流に
よりデータが消失する特性を利用する。通常、ＤＲＡＭ
は、漏れ電流によるデータの消失を防ぐために漏れ電流
を極力小さくし、さらにリフレッシュによりデータの記
憶を確実なものとしているが、そのリフレッシュを停止
して、或る時間が経過すると、“１”のデータは“０”
になる。そこで、漏れ電流の大きさを製造時に調整し
て、“１”から“０”になる時間を変えてしまう。そし
て、最初にメモリセル全体に“１”を書き込んでおき、
リフレッシュしない時間を調整すれば、メモリセルの保
持電位に“１”と“０”のデータが現れる。このように
“１”と“０”のデータが現れたとき、リフレッシュを
正常な動作に戻せば、このＲＯＭとしてのデータをＤＲ
ＡＭとしての半導体記憶装置に記憶することができる。
【００２４】以上説明したようにこの実施の形態によれ
ば、漏れ電流の大きさの違いとして書き込まれた
“１”、“０”のデータを読み出すことができるように
構成されており、通常のＤＲＡＭの回路構成を大きく変
えることなく、ＤＲＡＭの機能にＲＯＭの機能を追加す
ることができる。ＲＯＭデータの読み出しには所定の時
間を必要とするが、電源の投入時にＲＯＭデータを読み
込み、ＤＲＡＭのデータとして記憶してしまえば、その
後は高速読み出しが可能である。同一の半導体記憶装置
（チップ）に、大容量のＲＯＭと大容量のＲＡＭが必要
な場合、この実施の形態の半導体記憶装置を用いれば、
大きなコストダウンが可能である。
ば、漏れ電流の大きさの違いとして書き込まれた
“１”、“０”のデータを読み出すことができるように
構成されており、通常のＤＲＡＭの回路構成を大きく変
えることなく、ＤＲＡＭの機能にＲＯＭの機能を追加す
ることができる。ＲＯＭデータの読み出しには所定の時
間を必要とするが、電源の投入時にＲＯＭデータを読み
込み、ＤＲＡＭのデータとして記憶してしまえば、その
後は高速読み出しが可能である。同一の半導体記憶装置
（チップ）に、大容量のＲＯＭと大容量のＲＡＭが必要
な場合、この実施の形態の半導体記憶装置を用いれば、
大きなコストダウンが可能である。
【００２５】
【発明の効果】以上述べたようにこの発明によれば、１
つの記憶装置に、記憶情報が消滅しない固定記憶機能と
書き換え可能な記憶機能とを合わせ持たせることによ
り、半導体記憶装置の大きさを小さくでき、製造コスト
を低く抑えることができる半導体記憶装置を提供するこ
とが可能である。
つの記憶装置に、記憶情報が消滅しない固定記憶機能と
書き換え可能な記憶機能とを合わせ持たせることによ
り、半導体記憶装置の大きさを小さくでき、製造コスト
を低く抑えることができる半導体記憶装置を提供するこ
とが可能である。
【図１】この発明の実施の形態の半導体記憶装置の構成
を示す回路図である。
を示す回路図である。
【図２】前記半導体記憶装置のデータ記憶後における経
過時間と保持電位との関係を示す図である。
過時間と保持電位との関係を示す図である。
【図３】前記半導体記憶装置に対するＲＯＭデータ読み
出し時のリフレッシュサイクルを示す図である。
出し時のリフレッシュサイクルを示す図である。
ＢＬ１…ビット線 ＢＬ２…ビット線 ＢＬ３…ビット線 Ｃ１…キャパシタ Ｃ２…キャパシタ Ｃ３…キャパシタ Ｍ１…メモリセル Ｍ２…メモリセル Ｍ３…メモリセル ＴＲ１…トランジスタ ＴＲ２…トランジスタ ＴＲ３…トランジスタ ＷＬ…ワード線
Claims (6)
- 【請求項１】トランジスタとキャパシタを有するメモリ
セルを持ち、前記キャパシタに保持された電位により第
１、第２のデータを記憶する書き換え可能な半導体記憶
装置において、 前記第１のデータを記憶するために前記キャパシタに保
持された電位が、第１の時間経過後に所定電位より低い
電位まで低下する第１のメモリセルと、 前記第１のデータを記憶するために前記キャパシタに保
持された電位が、前記第１の時間経過後に前記所定電位
以上の電位に維持される第２のメモリセルと、 を具備することを特徴とする半導体記憶装置。 - 【請求項２】前記第１の時間経過後に前記第１、第２の
メモリセルに対して読み出しを行った場合、前記第１の
メモリセルからは第２のデータが読み出され、前記第２
のメモリセルからは第１のデータが読み出されることを
特徴とする請求項１に記載の半導体記憶装置。 - 【請求項３】前記第１の時間より短い第２の時間が経過
したとき、前記第１、第２のメモリセルのそれぞれのキ
ャパシタが共に前記所定電位以上の電位を有することを
特徴とする請求項１または２に記載の半導体記憶装置。 - 【請求項４】前記第１、第２のメモリセルには漏れ電流
が生じており、第１のメモリセルからの漏れ電流は、前
記第２のメモリセルからの漏れ電流より大きいことを特
徴とする請求項１乃至３のいずれか１つに記載の半導体
記憶装置。 - 【請求項５】前記漏れ電流は、前記第１、第２のメモリ
セルが持つそれぞれのトランジスタからの漏れ電流であ
ることを特徴とする請求項４に記載の半導体記憶装置。 - 【請求項６】前記第１のメモリセルが持つキャパシタの
容量は、前記第２のメモリセルが持つキャパシタの容量
より小さいことを特徴とする請求項１乃至５のいずれか
１つに記載の半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000089285A JP2001273768A (ja) | 2000-03-28 | 2000-03-28 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000089285A JP2001273768A (ja) | 2000-03-28 | 2000-03-28 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001273768A true JP2001273768A (ja) | 2001-10-05 |
Family
ID=18605061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000089285A Withdrawn JP2001273768A (ja) | 2000-03-28 | 2000-03-28 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001273768A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012256406A (ja) * | 2011-04-08 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 記憶装置、及び当該記憶装置を用いた半導体装置 |
-
2000
- 2000-03-28 JP JP2000089285A patent/JP2001273768A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012256406A (ja) * | 2011-04-08 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 記憶装置、及び当該記憶装置を用いた半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3605549B2 (ja) | 部分的に不揮発性のダイナミック・ランダム・アクセス・メモリ | |
| US6301145B1 (en) | Ferroelectric memory and method for accessing same | |
| US6487104B2 (en) | Semiconductor memory device | |
| US7231488B2 (en) | Self-refresh system and method for dynamic random access memory | |
| US20050105362A1 (en) | Semiconductor memory device for performing refresh operation | |
| JPH0834257B2 (ja) | 半導体メモリセル | |
| US6900064B2 (en) | Method for manufacturing NAND type nonvolatile ferroelectric memory cell | |
| US6654274B2 (en) | Ferroelectric memory and method for driving the same | |
| US6775177B2 (en) | Semiconductor memory device switchable to twin memory cell configuration | |
| JP2002083493A (ja) | 半導体記憶装置 | |
| US7177216B2 (en) | Twin-cell bit line sensing configuration | |
| JP2004234827A (ja) | 破壊読出し型メモリおよびメモリ読出方法 | |
| CN101887748A (zh) | 一种带影子非挥发存储器的cam/tcam | |
| JP2003007051A (ja) | メモリおよびその動作方法 | |
| US6341082B2 (en) | Ferroelectric memory capable of suppressing deterioration of dummy cells and drive method therefor | |
| KR100449953B1 (ko) | 강유전체 메모리 장치의 셀어레이 | |
| JP2001273768A (ja) | 半導体記憶装置 | |
| US6954370B2 (en) | Nonvolatile ferroelectric memory device | |
| US6882561B2 (en) | Semiconductor memory device comprising memory having active restoration function | |
| US7864559B2 (en) | Dram memory device with improved refresh characteristic | |
| JP2002540543A (ja) | メモリセルと参照セルを備えた集積メモリならびに該集積メモリの作動方法 | |
| TW442792B (en) | Integrated memory | |
| US6388913B1 (en) | Method for detecting polarization of a ferroelectric capacitor in a ferroelectric memory and thereof structure | |
| JP3193972B2 (ja) | 半導体記憶装置 | |
| US6621752B2 (en) | Refreshing scheme for memory cells a memory array to increase performance of integrated circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070605 |