JP2001256120A - Evaluation system for storage device - Google Patents
Evaluation system for storage deviceInfo
- Publication number
- JP2001256120A JP2001256120A JP2000071002A JP2000071002A JP2001256120A JP 2001256120 A JP2001256120 A JP 2001256120A JP 2000071002 A JP2000071002 A JP 2000071002A JP 2000071002 A JP2000071002 A JP 2000071002A JP 2001256120 A JP2001256120 A JP 2001256120A
- Authority
- JP
- Japan
- Prior art keywords
- storage
- evaluation
- data
- unit
- storage control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、コンピュータシス
テムで使用する記憶装置内の電気系評価を、パッケージ
単体レベルで実現するための記憶装置の評価方式に関す
るものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a storage device evaluation method for realizing an electrical system evaluation in a storage device used in a computer system at a package single level.
【0002】[0002]
【従来の技術】従来のテスト方法は、特開平4−153
852号公報に記載されているように、被試験記憶装置
とテスタ装置を接続して、テスタ装置側から被試験記憶
装置にテスト用制御信号およびデータ信号を供給してテ
ストする方式が一般的である。また、被試験記憶装置を
テストするためには、テスト用プログラムの作成が必要
である。このように、被試験記憶装置をテストするに
は、専用テスタの開発および作成が必須であった。2. Description of the Related Art A conventional test method is disclosed in Japanese Patent Laid-Open No. 4-153.
As described in Japanese Patent Application Publication No. 852, a method of connecting a storage device under test and a tester device and supplying a test control signal and a data signal from the tester device to the storage device under test to perform a test is common. is there. Further, in order to test the storage device under test, it is necessary to create a test program. As described above, in order to test the storage device under test, it is necessary to develop and create a dedicated tester.
【0003】[0003]
【発明が解決しようとする課題】前述したような従来の
テスト方法では,装置または専用テスタが完成するまで
記憶制御部と記憶部間のテストができない。また専用テ
スタ開発にはデバッグも含め工数がかかる。In the conventional test method as described above, the test between the storage control unit and the storage unit cannot be performed until the device or the dedicated tester is completed. Also, developing a dedicated tester requires a lot of man-hours, including debugging.
【0004】本発明では記憶制御部と記憶部間の評価を
装置完成前におこない。かつ専用のテスタも必要としな
いことを目的としている。In the present invention, the evaluation between the storage control unit and the storage unit is performed before the completion of the device. The purpose is not to require a dedicated tester.
【0005】[0005]
【課題を解決するための手段】記憶制御部は通常論理部
と記憶部評価論理を切り替える制御回路を設ける。電気
系評価用のテストデータ及びメモリ制御はイネーブル信
号と起動信号とモード信号を外部より設定することで行
う。設定はディップスイッチ等を用いる。The storage control unit has a control circuit for switching between a normal logic unit and a storage unit evaluation logic. Test data and memory control for electrical system evaluation are performed by externally setting an enable signal, a start signal, and a mode signal. The setting uses a dip switch or the like.
【0006】さらに記憶制御部からの書き込みデータと
記憶部からの読み出しデータをチェックする機能を有す
る。[0006] Further, it has a function of checking write data from the storage control unit and read data from the storage unit.
【0007】[0007]
【発明の実施の形態】本発明の実施の形態について、図
1を用いて以下詳細に説明する。図1は本発明の一実施
形態を説明するブロック図である。評価用の記憶制御信
号を生成する評価用記憶制御信号生成部6、評価用ライ
トデータ14を生成するライトデータ生成部7、記憶部
2から読み出したリードデータと期待値との比較を行う
データコンペア部8から成る評価機能制御部5、ライト
データ生成部7で生成した評価用ライトデータ14と、
記憶部2に書込む通常動作時のライトデータ9とライト
データ生成部7で生成した評価用ライトデータ14との
セレクトを行うライトデータセレクタ3、記憶部2を制
御する通常動作時の記憶制御信号11と評価用記憶制御
信号生成部6で生成した評価用記憶制御信号15とのセ
レクトを行う記憶制御信号セレクタ4を有する記憶制御
部1と、記憶部2により構成する。Embodiments of the present invention will be described below in detail with reference to FIG. FIG. 1 is a block diagram illustrating an embodiment of the present invention. An evaluation storage control signal generator 6 that generates an evaluation storage control signal, a write data generator 7 that generates evaluation write data 14, and a data compare that compares read data read from the storage unit 2 with expected values. An evaluation function control unit 5 composed of a unit 8, an evaluation write data 14 generated by the write data generation unit 7,
A write data selector 3 for selecting the write data 9 to be written into the storage unit 2 during normal operation and the evaluation write data 14 generated by the write data generation unit 7, and a storage control signal during normal operation to control the storage unit 2 The storage control unit 1 includes a storage control signal selector 4 for selecting the storage control signal 11 generated by the evaluation storage control signal generation unit 11 and the evaluation storage control signal 15, and the storage unit 2.
【0008】最初に、イネーブル信号12を記憶装置評
価実行時に供給することにより記憶制御部1内の記憶装
置評価機能を有効にし、通常論理との切替えを行う。記
憶装置評価機能有効時に評価機能制御部5は起動信号1
3とモード信号18を受け取ることにより、まず、記憶
部2にデータを書込むための評価用記憶制御信号15の
発行を評価用記憶制御信号生成部6に指示し、また、ラ
イトデータ生成部7へ評価用ライトデータ14の生成を
指示する。尚、書込みのデータパターンやアドレス等は
モード信号18によって選択する。ここで、記憶制御信
号11及び評価用記憶制御信号15は、例えば記憶部2
に使用される記憶素子がシンクロナスDRAM(SDR
AM)の場合、RAS、CAS、WE、CS、DQM、
CLK、CKEを指し、使用する記憶素子に応じた制御
信号を供給することを前提とする。ライトデータ生成部
7で生成された評価用ライトデータ14は、記憶装置評
価機能有効時はイネーブル信号12により評価用ライト
データ14を選択するライトデータセレクタ3に送ら
れ、評価用記憶制御信号生成部6で生成された評価用記
憶制御信号15は記憶装置評価機能有効時はイネーブル
信号12により評価用記憶制御信号15を選択する記憶
制御信号セレクタ4に送られ、この評価用記憶制御信号
15により評価用ライトデータ14がデータバス17を
経由して記憶部2に書込まれる。以上がデータ書込み動
作である。First, the storage device evaluation function in the storage control unit 1 is enabled by supplying the enable signal 12 at the time of executing the storage device evaluation, and switching to the normal logic is performed. When the storage device evaluation function is enabled, the evaluation function control unit 5 starts the activation signal 1
3 and the mode signal 18, first, instructs the evaluation storage control signal generator 6 to issue an evaluation storage control signal 15 for writing data to the storage unit 2, and outputs the write data generator 7. To generate the evaluation write data 14. The write data pattern and address are selected by the mode signal 18. Here, the storage control signal 11 and the evaluation storage control signal 15 are stored in, for example, the storage unit 2.
The storage element used for the synchronous DRAM (SDR)
AM), RAS, CAS, WE, CS, DQM,
CLK and CKE, and it is assumed that a control signal corresponding to a storage element to be used is supplied. The write data for evaluation 14 generated by the write data generator 7 is sent to the write data selector 3 for selecting the write data for evaluation 14 by the enable signal 12 when the storage device evaluation function is enabled, and the storage control signal generator for evaluation is used. The evaluation storage control signal 15 generated in step 6 is sent to the storage control signal selector 4 for selecting the evaluation storage control signal 15 by the enable signal 12 when the storage device evaluation function is enabled. Write data 14 is written to the storage unit 2 via the data bus 17. The above is the data write operation.
【0009】次に、評価用記憶信号生成部6は記憶部2
に書込んだデータを読み出すための評価用記憶制御信号
15を発行し、記憶装置評価機能有効時はイネーブル信
号12により評価用記憶制御信号15を選択する記憶制
御信号セレクタ4に送られ、この評価用記憶制御信号1
5により記憶部2からデータバス17を経由して記憶制
御部1側へデータが読み出される。以上がデータ読み出
し動作である。Next, the evaluation storage signal generation unit 6
An evaluation storage control signal 15 for reading data written in the storage device is issued, and when the storage device evaluation function is enabled, the storage signal is sent to the storage control signal selector 4 for selecting the evaluation storage control signal 15 by the enable signal 12. Memory control signal 1
5, the data is read from the storage unit 2 to the storage control unit 1 via the data bus 17. The above is the data read operation.
【0010】次に、記憶部2から読み出されたリードデ
ータを評価機能制御部5で取り込み、データ書込み動作
で記憶部2に書込んだライトデータ生成部7で生成した
評価用ライトデータ14と同じデータとの比較をするた
め、データコンペア部8に送る。データコンペア部8で
は、期待値である評価用ライトデータ14とリードデー
タが一致しない場合、コンペアエラー信号16を発行
し、データの壊れを外部に知らせる。Next, the read data read from the storage unit 2 is fetched by the evaluation function control unit 5, and the write data for evaluation 14 generated by the write data generation unit 7 written into the storage unit 2 by the data write operation, and The data is sent to the data compare unit 8 for comparison with the same data. When the expected write data 14 and the read data do not match, the data compare unit 8 issues a compare error signal 16 to notify the data corruption to the outside.
【0011】以上説明した、データ書込み動作、データ
読み出し動作及びデータコンペアを繰り返すことにより
記憶装置評価を行う。The storage device evaluation is performed by repeating the data write operation, the data read operation, and the data compare described above.
【0012】図2は本発明の実施形態を表すタイムチャ
ートである。評価用記憶制御信号15は、記憶部2の素
子にSDRAMを使用した場合のコマンド形態を記す。
書込み動作では、評価用記憶制御信号15はアクティブ
コマンド(ACT)19とライトコマンド(WC)20
から成り、データバス17へ送り出される評価用ライト
データ14を記憶部2へ書込む。読み出し動作では、評
価用記憶制御信号15はACT21とリードコマンド
(RC)22から成り、記憶部2内のデータをデータバ
ス17へ取出す。このリードデータをデータコンペア部
8内に転送し、比較用ライトデータ23との比較を行
い、データが不一致となった時はコンペアエラー信号1
6を送出する。FIG. 2 is a time chart showing an embodiment of the present invention. The evaluation storage control signal 15 describes a command form when an SDRAM is used as an element of the storage unit 2.
In the write operation, the evaluation storage control signal 15 includes an active command (ACT) 19 and a write command (WC) 20.
Write the evaluation write data 14 sent to the data bus 17 to the storage unit 2. In the read operation, the evaluation storage control signal 15 includes an ACT 21 and a read command (RC) 22, and takes out data in the storage unit 2 to the data bus 17. The read data is transferred to the data compare unit 8 and compared with the comparison write data 23. When the data does not match, the compare error signal 1 is output.
Send out 6.
【0013】[0013]
【発明の効果】以上説明したように、本発明によれば、
専用テスタを使わずに、イネーブル信号12、起動信号
13、モード信号18のみという簡単な設定で通常論理
との容易な切替えを可能としながら記憶装置の評価を行
うことが可能である。As described above, according to the present invention,
Without using a dedicated tester, it is possible to evaluate the storage device with a simple setting of only the enable signal 12, the start signal 13, and the mode signal 18 while enabling easy switching to the normal logic.
【0014】さらに、書込みデータと読み出しデータを
比較するデータコンペア部8により、データのチェック
が可能である。Further, the data can be checked by the data comparing section 8 which compares the write data with the read data.
【図1】本発明の一実施の形態を説明するブロック図で
ある。FIG. 1 is a block diagram illustrating an embodiment of the present invention.
【図2】本発明の一実施の形態を説明するタイムチャー
トである。FIG. 2 is a time chart illustrating an embodiment of the present invention.
1…記憶制御部、2…記憶部、3…ライトデータセレク
タ、4…記憶制御信号セレクタ、5…評価機能制御部、
6…評価用記憶制御信号生成部、7…ライトデータ生成
部、8…データコンペア部、9…ライトデータ、10…
リードデータ、11…記憶制御信号、12…イネーブル
信号、13…起動信号、14…評価用ライトデータ、1
5…評価用記憶制御信号、16…コンペアエラー信号、
17…データバス、18…モード信号、19…アクティ
ブコマンド、20…ライトコマンド、21…アクティブ
コマンド、22…リードコマンド、比較用データ。DESCRIPTION OF SYMBOLS 1 ... Storage control part, 2 ... Storage part, 3 ... Write data selector, 4 ... Storage control signal selector, 5 ... Evaluation function control part,
6 ... Evaluation storage control signal generator, 7 ... Write data generator, 8 ... Data compare unit, 9 ... Write data, 10 ...
Read data, 11: storage control signal, 12: enable signal, 13: activation signal, 14: write data for evaluation, 1
5 ... Evaluation storage control signal 16 ... Compare error signal
17 Data bus, 18 Mode signal, 19 Active command, 20 Write command, 21 Active command, 22 Read command, data for comparison.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 常田 進 神奈川県秦野市堀山下1番地 株式会社日 立製作所エンタープライズサーバー事業部 内 Fターム(参考) 5B018 GA03 HA01 HA31 JA12 JA24 NA01 NA02 PA03 QA13 RA11 5B048 AA19 CC02 DD05 FF01 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Susumu Tsuneda, Inventor: 1 Horiyamashita, Hadano-shi, Kanagawa F-term (reference), Enterprise Server Division, Hitachi Ltd. 5B018 GA03 HA01 HA31 JA12 JA24 NA01 NA02 PA03 QA13 RA11 5B048 AA19 CC02 DD05 FF01
Claims (2)
において、記憶制御部は通常論理部と記憶部評価論理を
有し、前者と後者を切り替える制御回路を設けることに
より、記憶装置内の記憶制御部と記憶部間の電気系評価
を、専用テスタを使用せずにできることを特徴とする記
憶装置評価方式。In a storage device equipped with a storage control unit and a storage unit, the storage control unit has a normal logic unit and a storage unit evaluation logic, and is provided with a control circuit for switching between the former and the latter. A storage device evaluation method, wherein an electrical system between a storage control unit and a storage unit can be evaluated without using a dedicated tester.
記憶制御部から記憶部への書き込みデータと記憶部から
記憶制御部への読み出しデータをチェックする論理機能
を有し、電気系評価を実施する書き込みデータと読み出
しデータの論理一致保証ができることを特徴とする記憶
装置評価方式。2. The storage device evaluation method according to claim 1, wherein
It has a logical function to check the write data from the storage control unit to the storage unit and the read data from the storage unit to the storage control unit, and it is possible to guarantee the logical coincidence between the write data and the read data for performing the electrical system evaluation. Storage device evaluation method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000071002A JP2001256120A (en) | 2000-03-09 | 2000-03-09 | Evaluation system for storage device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000071002A JP2001256120A (en) | 2000-03-09 | 2000-03-09 | Evaluation system for storage device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001256120A true JP2001256120A (en) | 2001-09-21 |
Family
ID=18589656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000071002A Pending JP2001256120A (en) | 2000-03-09 | 2000-03-09 | Evaluation system for storage device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001256120A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011221820A (en) * | 2010-04-09 | 2011-11-04 | Toshiba Denpa Products Kk | Self-test built-in sdram controller |
-
2000
- 2000-03-09 JP JP2000071002A patent/JP2001256120A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011221820A (en) * | 2010-04-09 | 2011-11-04 | Toshiba Denpa Products Kk | Self-test built-in sdram controller |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5109382A (en) | Method and apparatus for testing a memory | |
JP2003346497A (en) | Semiconductor storage device | |
CN115223649A (en) | Information detection method and device and electronic equipment | |
KR100474985B1 (en) | Memory Logic Semiconductor Device | |
JPS6348114B2 (en) | ||
JP2004071098A (en) | Semiconductor storage device and test method of semiconductor storage device | |
JP2001256120A (en) | Evaluation system for storage device | |
JP2560504B2 (en) | Built-in self-test circuit | |
JP2934608B2 (en) | Semiconductor memory test method and apparatus | |
JP3350198B2 (en) | Storage system with backup function | |
JP2007179731A (en) | Merged memory and logic integrated semiconductor device, and merged memory test method | |
KR930004427B1 (en) | Method of checking main memory unit | |
JP2001006398A (en) | Semiconductor memory and test method thereof | |
JPS6045829B2 (en) | fail memory | |
JP2581788Y2 (en) | Test apparatus for semiconductor memory having redundant circuit | |
JPH04114400A (en) | Incorporating self test system | |
JP3639260B2 (en) | Semiconductor device | |
JP2641917B2 (en) | Memory element | |
JPH11213660A (en) | Semiconductor storage device | |
JP3147010B2 (en) | Semiconductor storage device | |
JP2001242226A (en) | Semiconductor device and its test method | |
JPS626498A (en) | Memory appreciating device | |
JPS61156348A (en) | Memory device | |
JP2978834B2 (en) | Storage device | |
JP3060072B2 (en) | LSI self-diagnosis circuit |