JP2001255983A - Key matrix device - Google Patents

Key matrix device

Info

Publication number
JP2001255983A
JP2001255983A JP2000067874A JP2000067874A JP2001255983A JP 2001255983 A JP2001255983 A JP 2001255983A JP 2000067874 A JP2000067874 A JP 2000067874A JP 2000067874 A JP2000067874 A JP 2000067874A JP 2001255983 A JP2001255983 A JP 2001255983A
Authority
JP
Japan
Prior art keywords
key
input
lines
output
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000067874A
Other languages
Japanese (ja)
Inventor
Akio Takeuchi
昭夫 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000067874A priority Critical patent/JP2001255983A/en
Publication of JP2001255983A publication Critical patent/JP2001255983A/en
Pending legal-status Critical Current

Links

Landscapes

  • Input From Keyboards Or The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a key matrix device, capable of detecting the depression of much more key switches than in conventionally, using the same number of terminals by adding a simple hardware circuit. SOLUTION: When a pulse signal is inputted from one line, signals corresponding to a key state are outputted from all the other lines, and while the pulse signal input and output are switched successively, the key state is scanned in each line so that the depression of key switches K00-K55 can be detected.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、キー押下時にコン
ピュータ等から供給されるパルス入力に対応し、キース
イッチ位置を検出するための信号をコンピュータ等へ出
力するキーマトリクス装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a key matrix device which outputs a signal for detecting a key switch position to a computer or the like in response to a pulse input supplied from a computer or the like when a key is pressed.

【0002】[0002]

【従来の技術】従来から、コンピュータ等が少ない端子
数で多数のキースイッチの状態を検出するため、キーマ
トリクス装置が用いられてきた。
2. Description of the Related Art Conventionally, a key matrix device has been used for a computer or the like to detect the state of a large number of key switches with a small number of terminals.

【0003】図4は従来の標準的なキーマトリクス装置
の構成を示す回路図である。このキーマトリクス装置の
構成例では、コンピュータ等は、出力端子4本と入力端
子4本の合わせて8本の端子で、16個のキースイッチ
状態を検出することができる。図4において、コンピュ
ータ等の出力端子はラインPo0〜Po3に、入力端子
はラインPi0〜Pi3に接続される。
FIG. 4 is a circuit diagram showing a configuration of a conventional standard key matrix device. In this configuration example of the key matrix device, a computer or the like can detect the state of 16 key switches with eight terminals including four output terminals and four input terminals. In FIG. 4, an output terminal of a computer or the like is connected to lines Po0 to Po3, and an input terminal is connected to lines Pi0 to Pi3.

【0004】図5は図4の回路図においてキースイッチ
K06が押下された時のキースキャン動作におけるタイ
ムチャート波形図の例である。コンピュータ等は、出力
端子Po0〜Po3へ順番に位相の異なるLレベルのパ
ルスを出力する。キースイッチが押下されていない場
合、入力端子pi0〜Pi3は、抵抗R0〜R3により
プルアップされているためHレベルとなる。一方、キー
スイッチが押下されている場合は、出力端子Po0〜P
o3のいずれかがLレベルの時、そのキースイッチが短
絡する入力端子Pi0〜Pi3がLレベルとなる。コン
ピュータ等は、自己が出力している出力端子Po0〜P
o3への信号と、入力端子Pi0〜Pi3より入力され
た信号とにより、キースイッチの押下検出を行うことが
できる。
FIG. 5 is an example of a time chart waveform diagram in the key scan operation when the key switch K06 is pressed in the circuit diagram of FIG. The computer or the like sequentially outputs L-level pulses having different phases to the output terminals Po0 to Po3. When the key switch is not pressed, the input terminals pi0 to Pi3 go to the H level because they are pulled up by the resistors R0 to R3. On the other hand, when the key switch is pressed, the output terminals Po0 to P0
When any of o3 is at the L level, the input terminals Pi0 to Pi3 whose key switches are short-circuited are at the L level. The computer or the like has output terminals Po0 to P
Pressing of the key switch can be detected by the signal to o3 and the signal input from the input terminals Pi0 to Pi3.

【0005】なお、複数のキースイッチの同時押しによ
り逆レベルを出力しているコンピュータ等の端子同士が
短絡することを防ぐため、コンピュータは、Lレベルも
しくはハイインピーダンス状態となるように構成されて
おり、Hレベル出力は行わないように構成されている。
In order to prevent short-circuiting between terminals of a computer or the like which outputs an opposite level due to simultaneous pressing of a plurality of key switches, the computer is configured to be in an L level or a high impedance state. , H level output is not performed.

【0006】図4の回路例においては、Lレベル信号が
一方のラインPo0〜Po3より入力され、キースイッ
チ押下によりLレベルが他方のラインPi0〜Pi3よ
り出力されるLアクティブ型のキーマトリクス装置であ
るが、Hレベル信号が入力されキースイッチ押下により
Hレベルが出力されるHアクティブ型の構造も標準的に
使用されている。この場合は抵抗R0〜R3はプルダウ
ン接続とし、コンピュータ等はラインPo0〜Po3へ
Hレベル出力を行うか、ハイインピーダンス状態とす
る。
The circuit example shown in FIG. 4 is an L-active key matrix device in which an L level signal is input from one of the lines Po0 to Po3 and an L level is output from the other line Pi0 to Pi3 when a key switch is pressed. However, an H active type structure in which an H level signal is input and an H level is output when a key switch is pressed is also used as a standard. In this case, the resistors R0 to R3 are connected in a pull-down connection, and a computer or the like outputs an H level to the lines Po0 to Po3 or sets a high impedance state.

【0007】図4の回路例においては、合計8ラインの
キーマトリクスであるが、実システムにおいては、必要
なキー数に応じた入力端子および出力端子数が必要とな
る。入力端子数をn、出力端子数をmとすれば、検出で
きるキー数はn*m個となる。
In the circuit example shown in FIG. 4, the key matrix has a total of eight lines. However, in an actual system, the number of input terminals and the number of output terminals are required in accordance with the required number of keys. If the number of input terminals is n and the number of output terminals is m, the number of keys that can be detected is n * m.

【0008】しかしながら、コンピュータ等の端子数に
は構造上の制限があったり、もしくは配線ケーブルのコ
ストダウンが要求されたりするのために、より少ないラ
イン数で多くのキースイッチ検知を行うことを目的とし
て、図6、図7といった回路も考案されている。
However, since the number of terminals of a computer or the like is structurally limited or the cost of the wiring cable is required to be reduced, the object is to detect many key switches with a smaller number of lines. 6 and 7 have also been devised.

【0009】図6の回路例はコンピュータ等の入出力端
子及びダイオードを使用したキーマトリクス装置の構成
を示す回路図である。この回路例においては、コンピュ
ータ等の入出力端子8本(Pio0〜Pio7)を使用
しダイオード8個(D0〜D7)を追加することによっ
て、キースイッチ32個(K00〜K31)の状態を検
出でき、図4の回路例と比較して、同一端子数で検出で
きるキースイッチ数が2倍となる。
FIG. 6 is a circuit diagram showing a configuration of a key matrix device using input / output terminals and diodes of a computer or the like. In this circuit example, the state of 32 key switches (K00 to K31) can be detected by adding eight diodes (D0 to D7) using eight input / output terminals (Pio0 to Pio7) of a computer or the like. 4, the number of key switches that can be detected with the same number of terminals is doubled.

【0010】図6の回路例において、コンピュータ等
は、まず図4の回路例の場合と同じく、入出力端子Pi
o0〜Pio3へLパルススキャン信号を与え、入出力
端子Pio4〜Pio7より出力される電圧レベルを入
力し、キースイッチK00〜K15の押下検出を行う。
その後、入力と出力を入れ替えて、入出力端子Pio4
〜Pio7へLパルススキャン信号を与え、入出力端子
Pio0〜Pio3より出力される電圧レベルを入力す
ることで、キースイッチK16〜K31の押下検出を行
う。ダイオードD0〜D7により電流の流れる方向を一
方向に制限することで、それぞれキーマトリクス群(キ
ースイッチK00〜K15の組とキースイッチK16〜
K31の組と)を切り替えることができる。
In the circuit example of FIG. 6, a computer or the like firstly operates as in the case of the circuit example of FIG.
An L-pulse scan signal is supplied to o0 to Pio3, a voltage level output from the input / output terminals Pio4 to Pio7 is input, and pressing of the key switches K00 to K15 is detected.
After that, the input and output are switched, and the input / output terminal Pio4
To Pio7 to input the voltage levels output from the input / output terminals Pio0 to Pio3, thereby detecting the depression of the key switches K16 to K31. By limiting the current flowing direction to one direction by the diodes D0 to D7, each of the key matrix groups (a set of key switches K00 to K15 and a key switch K16 to
K31).

【0011】図6の回路例も図4の回路例と同じく、L
アクティブ型とHアクティブ型があり、また入出力端子
数を変更することにより、検出できるキースイッチ数を
変更することができる。入出力端子数をn+mとすれ
ば、必要なダイオード数は2*n、もしくは2*m個、
検出できるキースイッチ数は2*(n*m)個となる。
The circuit example of FIG. 6 is similar to the circuit example of FIG.
There are an active type and an H active type, and the number of detectable key switches can be changed by changing the number of input / output terminals. If the number of input / output terminals is n + m, the required number of diodes is 2 * n or 2 * m,
The number of key switches that can be detected is 2 * (n * m).

【0012】図7の回路例はコンピュータ等の入出力端
子を使用したキーマトリクス装置の構成を示す回路図で
ある。この回路例においては、コンピュータ等の入出力
端子8本Pio0〜Pio7を使用することによって、
キースイッチ28個(K00〜K27)の状態を検出で
き、図4の回路例と比較して、同一端子数で検出できる
キースイッチ数が多くなる。また図6の回路例に比較す
れば、検出できるキースイッチ数は少ないがダイオード
は不要である。
FIG. 7 is a circuit diagram showing a configuration of a key matrix device using input / output terminals of a computer or the like. In this circuit example, by using eight input / output terminals Pio0 to Pio7 of a computer or the like,
The state of 28 key switches (K00 to K27) can be detected, and the number of key switches that can be detected with the same number of terminals can be increased as compared with the circuit example of FIG. As compared with the circuit example of FIG. 6, the number of key switches that can be detected is small, but no diode is required.

【0013】図8は図7の回路図においてキースイッチ
K10が押下された時のキースキャン動作におけるタイ
ムチャート波形図の例である。コンピュータ等の入出力
端子はそれぞれラインPio0〜Pio7に接続され
る。コンピュータ等は、まずラインPio0よりLレベ
ル出力を行い、ラインPio1〜Pio7より入力を行
う。キースイッチが押下されていない場合、ラインpi
o1〜Pio7は、抵抗R1〜R7によりプルアップさ
れているためHレベルとなる。
FIG. 8 is an example of a time chart waveform diagram in the key scan operation when the key switch K10 is pressed in the circuit diagram of FIG. Input / output terminals of a computer or the like are connected to lines Pio0 to Pio7, respectively. The computer or the like first outputs the L level from the line Pio0 and inputs from the lines Pio1 to Pio7. If no key switch is pressed, the line pi
o1 to Pio7 are at the H level because they are pulled up by the resistors R1 to R7.

【0014】一方、キースイッチが押下されている場合
は、そのキースイッチが短絡するラインPio1〜Pi
o7がLレベルとなる。次にラインPio0をハイイン
ピーダンス状態、ラインPio1をLレベル出力し、ラ
インPio2〜Pio7より入力を行う。
On the other hand, when the key switch is depressed, the lines Pio1 to Pi where the key switch is short-circuited
o7 becomes L level. Next, the line Pio0 is in the high impedance state, the line Pio1 is output at the L level, and input is performed from the lines Pio2 to Pio7.

【0015】以下順々に、ラインPio2〜Pio6に
Lレベル出力を行い、ラインPio3〜Pio7より入
力を行うことで、同じ端子で入力と出力が切り替わるこ
とにより、より少ない端子数で多くのキースイッチの押
下検出を行うことができる。
In the following, the L level output is sequentially performed on the lines Pio2 to Pio6 and the input is performed from the lines Pio3 to Pio7, so that the input and output are switched at the same terminal. Can be detected.

【0016】図7の回路例も図4の回路例と同じく、L
アクティブ型とHアクティブ型があり、また入出力端子
数を変更することにより、検出できるキースイッチ数を
変更することができる。入出力端子数をnとすれば、検
出できるキースイッチ数は(n*(n−1))/2個と
なる。
The circuit example of FIG. 7 is also similar to the circuit example of FIG.
There are an active type and an H active type, and the number of detectable key switches can be changed by changing the number of input / output terminals. Assuming that the number of input / output terminals is n, the number of key switches that can be detected is (n * (n-1)) / 2.

【0017】図9は前記の回路例における入出力端子
数、検出できるキースイッチ数、必要ダイオード数を一
覧表にまとめた各要素間の数量関係の説明図である。実
製品においては、コンピュータ等の端子構造や入出力端
子数、必要キースイッチ数、またダイオードによるコス
ト等を勘案して最適なキーマトリクス装置が選択されて
いる。
FIG. 9 is an explanatory diagram of the number relationship between the elements in which the number of input / output terminals, the number of key switches that can be detected, and the number of necessary diodes in the above circuit example are summarized in a list. In an actual product, an optimal key matrix device is selected in consideration of the terminal structure of a computer or the like, the number of input / output terminals, the number of required key switches, the cost of a diode, and the like.

【0018】[0018]

【発明が解決しようとする課題】しかしながら従来のキ
ーマトリクス装置において、コンピュータ等の端子数の
制限、および配線ケーブルのコストアップという問題を
解決するため、従来より、少ない端子数で多くのキース
イッチの押下検出を行う回路が検討されてきたが、コン
ピュータ等の端子数の制限に対してキースイッチの増加
には限度があり、さらなるキースイッチの増加に対応す
ることが困難であるとともに、配線ケーブルの増加によ
りコストアップするという問題点を有していた。
However, in the conventional key matrix device, in order to solve the problems of limiting the number of terminals of a computer or the like and increasing the cost of a wiring cable, a larger number of key switches are required with a smaller number of terminals than in the prior art. Circuits that perform press detection have been studied.However, the number of key switches is limited due to the limitation of the number of terminals of a computer or the like, and it is difficult to cope with the increase of key switches. There was a problem that the cost increased due to the increase.

【0019】本発明は、上記従来の問題点を解決するも
ので、簡単なハードウェア回路の追加により、従来と同
数の端子数で、より多くのキースイッチの押下検出を行
うことができ、コンピュータ等の端子数の制限にも対応
することができるとともに、配線ケーブルの増加による
コストアップを抑えることができるキーマトリクス装置
を提供する。
The present invention solves the above-mentioned conventional problems. By adding a simple hardware circuit, it is possible to detect the pressing of more key switches with the same number of terminals as in the prior art. And a key matrix device capable of responding to the limitation of the number of terminals, etc., and suppressing an increase in cost due to an increase in the number of wiring cables.

【0020】[0020]

【課題を解決するための手段】上記の課題を解決するた
めに本発明のキーマトリクス装置は、コンピュータ等の
入出力端子に接続される複数のラインと、それぞれのラ
インが他のラインとマトリクスを形成し、そのライン間
を短絡するキースイッチと、キースキャン時に一方向に
のみ信号を伝えるためのダイオードとの構成により、ラ
インの1本からパルス信号が入力された時に他の全ての
ラインよりキー状態に応じた信号が出力され、各ライン
が順々にパルス信号入力と出力が切り替わりながらキー
状態をスキャンすることにより、キースイッチの押下検
出を行うことを特徴とする。
In order to solve the above-mentioned problems, a key matrix device according to the present invention comprises a plurality of lines connected to input / output terminals of a computer or the like, and each line has a matrix with other lines. The key switch is formed and short-circuited between the lines, and the diode is configured to transmit a signal only in one direction during key scanning. When a pulse signal is input from one of the lines, the key is switched from all other lines. A signal corresponding to the state is output, and the key state is scanned by sequentially switching the input and output of the pulse signal on each line, thereby detecting the press of the key switch.

【0021】以上により、簡単なハードウェア回路の追
加により、従来と同数の端子数で、より多くのキースイ
ッチの押下検出を行うことができ、コンピュータ等の端
子数の制限にも対応することができるとともに、配線ケ
ーブルの増加によるコストアップを抑えることができ
る。
As described above, with the addition of a simple hardware circuit, it is possible to detect the depression of a larger number of key switches with the same number of terminals as in the prior art, and to cope with the limitation of the number of terminals of a computer or the like. In addition to this, it is possible to suppress an increase in cost due to an increase in distribution cables.

【0022】[0022]

【発明の実施の形態】本発明の請求項1に記載のキーマ
トリクス装置は、コンピュータ等の入出力端子に接続さ
れる複数のラインと他のラインとでマトリクスを形成
し、そのマトリクスの各交点に配設され前記ライン間を
短絡するキースイッチと、前記キースイッチの状態検出
のためのキースキャン時に一方向にのみ信号を伝えるた
めのダイオードとを設け、前記ラインの1本からパルス
信号が入力された時に他の全てのラインよりキー状態に
応じた信号を出力し、各ラインが順々にパルス信号入力
と出力とが切り替わりながら、前記キースイッチの状態
検出のためにキースキャンするよう構成する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In a key matrix device according to a first aspect of the present invention, a matrix is formed by a plurality of lines connected to input / output terminals of a computer or the like and other lines, and each intersection of the matrix is formed. And a diode for transmitting a signal in only one direction at the time of key scanning for detecting the state of the key switch, and a pulse signal is input from one of the lines. A signal corresponding to the key state is output from all the other lines when it is performed, and each line performs a key scan for detecting the state of the key switch while sequentially switching between pulse signal input and output. .

【0023】この構成によると、ラインの1本からパル
ス信号が入力された時に他の全てのラインよりキー状態
に応じた信号が出力され、各ラインが順々にパルス信号
入力と出力が切り替わりながらキー状態をスキャンする
ことにより、キースイッチの押下検出を行う。
According to this configuration, when a pulse signal is input from one of the lines, a signal corresponding to the key state is output from all the other lines, and each line switches between the pulse signal input and output sequentially. By scanning the key state, the press of the key switch is detected.

【0024】以下、本発明の実施の形態を示すキーマト
リクス装置について、図面を参照しながら具体的に説明
する。図1は本実施の形態のキーマトリクス装置の構成
の一例を示す回路図、図2は本実施の形態の回路図にお
けるキースキャン動作を示すタイムチャート波形図の一
例、図3は本実施の形態の回路図における入出力端子
数、検出できるキースイッチ数、必要ダイオード数の関
係説明図である。
Hereinafter, a key matrix device according to an embodiment of the present invention will be specifically described with reference to the drawings. FIG. 1 is a circuit diagram showing an example of the configuration of the key matrix device of the present embodiment, FIG. 2 is an example of a time chart waveform diagram showing a key scan operation in the circuit diagram of the present embodiment, and FIG. FIG. 4 is a diagram illustrating the relationship among the number of input / output terminals, the number of key switches that can be detected, and the number of required diodes in the circuit diagram of FIG.

【0025】図1において、Pio0〜Pio7はコン
ピュータ等の入出力端子を接続するライン、K00〜K
55はキースイッチ、R0〜R7は抵抗、D0〜D7は
ダイオードである。また、図2において、Pio0〜P
io7はコンピュータ等の入出力端子を接続するライン
における信号の波形である。
In FIG. 1, Pio0-Pio7 are lines connecting input / output terminals of a computer or the like, and K00-K
55 is a key switch, R0 to R7 are resistors, and D0 to D7 are diodes. Also, in FIG.
io7 is a signal waveform on a line connecting input / output terminals of a computer or the like.

【0026】以上のように構成されたキーマトリクス装
置について、その動作を以下に説明する。図1の回路例
に示すように、コンピュータ等の入出力端子8本はライ
ンPio0〜Pio7に接続する。図2は図1の回路例
において、キースイッチK11が押下された時のキース
キャン波形例である。
The operation of the key matrix device configured as described above will be described below. As shown in the circuit example of FIG. 1, eight input / output terminals of a computer or the like are connected to lines Pio0 to Pio7. FIG. 2 is an example of a key scan waveform when the key switch K11 is pressed in the circuit example of FIG.

【0027】コンピュータ等は、まず、ラインPio0
に対してLレベルの出力を行い、ラインPio1〜Pi
o7より入力を行う。ラインPio0がLレベルの時、
ダイオードD0を通してキースイッチK00〜K06の
縦のラインがLレベルとなる。キースイッチK00〜K
06が押下されていない場合、ラインPio1〜Pio
7は、抵抗R1〜R7によりプルアップされているため
Hレベルとなる。キースイッチK00〜K06のいずれ
かのキースイッチが押下されている場合は、そのキース
イッチが短絡するラインPio1〜Pio7がLレベル
となる。コンピュータ等は、ラインPio1〜Pio7
より信号を入力することにより、キースイッチK00〜
K06の状態を検出することができる。
The computer or the like first sets the line Pio0
To the line Pio1 to Pi
Input from o7. When line Pio0 is at L level,
The vertical lines of the key switches K00 to K06 go to the L level through the diode D0. Key switch K00-K
06 is not pressed, the lines Pio1 to Pio
7 goes high because it is pulled up by the resistors R1 to R7. When any one of the key switches K00 to K06 is pressed, the lines Pio1 to Pio7 where the key switches are short-circuited are set to the L level. Computers and the like are connected to the lines Pio1 to Pio7.
By inputting more signals, the key switches K00 to K00
The state of K06 can be detected.

【0028】次に、ラインPio0をハイインピーダン
ス状態、ラインPio1に対してLレベルの出力を行
い、ラインPio0、Pio2〜Pio7より入力を行
う。この場合も、上記のラインPio0がLレベルの時
と同様に、ダイオードD1を通してキースイッチK07
〜K13の縦のラインがLレベルとなり、ラインPio
0、Pio2〜Pio7の信号レベルで、キースイッチ
K07〜K13の押下を検出することができる。
Next, the line Pio0 is in a high impedance state, an L-level output is output to the line Pio1, and an input is performed from the lines Pio0, Pio2 to Pio7. Also in this case, the key switch K07 is passed through the diode D1 in the same manner as when the line Pio0 is at the L level.
To K13 become L level, and the line Pio
0, the pressing of the key switches K07 to K13 can be detected at the signal levels of Pio2 to Pio7.

【0029】以下順々に、ラインPio2〜Pio6に
Lレベル出力を行い、そのライン以外の7本全てのライ
ンより信号を入力することで、キースイッチK00〜K
55の56個のキースイッチ状態の押下検出を行うこと
ができる。
In the following, the L level output is sequentially performed on the lines Pio2 to Pio6, and signals are input from all seven lines other than the lines, whereby the key switches K00 to K
It is possible to detect the pressing of 55 key switch states of 55.

【0030】なお、この例においては、Pio0から順
番にスキャンを行っているが、スキャン順は任意に設定
することができる。図1の回路の例では、Lレベル信号
が任意の一ラインに対して入力され、キースイッチ押下
により、Lレベル信号がその他のラインより出力される
Lアクティブ型のキーマトリクス装置であるが、従来と
同様に、Hレベル信号が入力されキースイッチ押下によ
りHレベルが出力されるHアクティブ型の構造も行うこ
とができる。この場合は、抵抗R0〜R7はプルダウン
となるように構成し、コンピュータ等は、ラインPio
0〜Pio7に対して、Hレベルの出力を行うか、ハイ
インピーダンス状態とする。
In this example, scanning is performed sequentially from Pio0, but the scanning order can be set arbitrarily. The circuit example of FIG. 1 is an L-active key matrix device in which an L-level signal is input to an arbitrary line and an L-level signal is output from another line when a key switch is pressed. Similarly to the above, an H active type structure in which an H level signal is input and an H level is output when a key switch is depressed, can be employed. In this case, the resistors R0 to R7 are configured to be pulled down, and the computer or the like uses the line Pio
An H-level output is performed for 0 to Pio7 or a high impedance state is set.

【0031】また、ライン数も従来の回路例と同じく任
意に構成が可能で、ライン数をnとすると、n個のダイ
オードの追加により、n*(n−1)個のキースイッチ
の押下検出を行うことができる。
The number of lines can be arbitrarily configured as in the conventional circuit example. If the number of lines is n, the addition of n diodes will detect the pressing of n * (n-1) key switches. It can be performed.

【0032】本実施の形態の回路例は従来例の図7を改
良したものである。図7の例では、入出力端子を使用し
てスキャンを行った時に出力を行った端子は入力に使用
できず、端子が有効に活用されていなかった。これは、
ライン全てにマトリクスを組合わせた場合、キースイッ
チの押下は2つのラインを短絡するため、同一のスキャ
ン結果となるキースイッチが2つ存在し、判別ができな
いためである。
The circuit example of this embodiment is an improvement of the conventional example shown in FIG. In the example of FIG. 7, the terminal that output when scanning was performed using the input / output terminal could not be used for input, and the terminal was not effectively utilized. this is,
This is because, when the matrix is combined with all the lines, pressing the key switch short-circuits the two lines, so that there are two key switches having the same scan result, and it cannot be determined.

【0033】例えばキースイッチK00とキースイッチ
K07は、いずれもラインPio0とラインPio1を
短絡するキースイッチであり、いずれのキースイッチが
押下されていても同様の信号が出力され区別がつかな
い。キースイッチK00とキースイッチK07のいずれ
か、もしくは両方のキースイッチが押された場合、ライ
ンPio0にL出力をした時にはラインPio1はLレ
ベルとなり、ラインPio1にL出力をした時にはライ
ンPio0はLレベルとなる。
For example, the key switch K00 and the key switch K07 are both key switches for short-circuiting the line Pio0 and the line Pio1, and even if any key switch is pressed, the same signal is output and it is indistinguishable. When either or both of the key switches K00 and K07 are pressed, the line Pio1 goes low when the line Pio0 outputs L, and the line Pio0 goes low when the line Pio1 outputs L. Becomes

【0034】本実施の形態において、ダイオードD0〜
D7は、それぞれ2つのライン間を短絡するキースイッ
チ2個を区別するために必要なものである。前述の例で
はダイオードD0により、キースイッチK00が押下さ
れていた場合、ラインPio0からLレベル信号が入っ
てきた時はラインPio1はLレベルとなるが、ライン
Pio1からLレベル信号が入ってきた時はダイオード
D0が逆バイアスになるためラインPio0はHレベル
となる。
In this embodiment, the diodes D0 to D0
D7 is necessary to distinguish two key switches that short-circuit between two lines. In the above-described example, when the key switch K00 is pressed by the diode D0, when the L level signal is input from the line Pio0, the line Pio1 is at the L level, but when the L level signal is input from the line Pio1. Since the diode D0 is reverse-biased, the line Pio0 goes high.

【0035】逆に、キースイッチK07が押下されてい
た場合、ダイオードD1によりラインPio1からLレ
ベル信号が入ってきた時はラインPio0はLレベルと
なるが、ラインPio0からLレベル信号が入ってきた
時はダイオードD1が逆バイアスになるためラインPi
o1はHレベルとなる。キースイッチK00と逆の信号
がラインPio0〜Pio1に出力されるため、キース
イッチK00の場合と区別することができる。
Conversely, when the key switch K07 is depressed, when the L level signal is input from the line Pio1 by the diode D1, the line Pio0 is at the L level, but the L level signal is input from the line Pio0. At this time, since the diode D1 is reverse-biased, the line Pi
o1 becomes H level. Since a signal opposite to the key switch K00 is output to the lines Pio0 to Pio1, it can be distinguished from the key switch K00.

【0036】このように、図7に示す従来の回路例で
は、2つのキーの区別ができず、スキャン信号によって
未使用となる端子があったが、ダイオードを追加し一方
向にしか電流を流さないことで未使用となる端子を無く
し、検知できるキースイッチ数を図7の回路例の2倍に
することができる。
As described above, in the conventional circuit example shown in FIG. 7, the two keys cannot be distinguished from each other, and there is a terminal which is not used by the scan signal. Since there is no terminal, unused terminals can be eliminated, and the number of key switches that can be detected can be doubled as compared with the circuit example of FIG.

【0037】なお、図3は本実施の形態の回路における
入出力端子数、検出できるキースイッチ数、必要ダイオ
ード数の関係をまとめた図表である。
FIG. 3 is a table summarizing the relationship between the number of input / output terminals, the number of key switches that can be detected, and the number of necessary diodes in the circuit of this embodiment.

【0038】[0038]

【発明の効果】以上のように本発明によれば、コンピュ
ータ等の入出力端子に接続される複数のラインと、それ
ぞれのラインが他のラインとマトリクスを形成し、その
ライン間を短絡するキースイッチと、キースキャン時に
一方向にのみ信号を伝えるためのダイオードとの構成に
より、ラインの1本からパルス信号が入力された時に他
の全てのラインよりキー状態に応じた信号が出力され、
各ラインが順々にパルス信号入力と出力が切り替わりな
がらキー状態をスキャンすることにより、キースイッチ
の押下検出を行うことができる。
As described above, according to the present invention, a plurality of lines connected to input / output terminals of a computer or the like, and each line forms a matrix with other lines, and a key for short-circuiting between the lines. With the configuration of the switch and the diode for transmitting a signal only in one direction at the time of key scanning, when a pulse signal is input from one of the lines, a signal corresponding to the key state is output from all other lines,
By scanning the key state while the pulse signal input and output of each line are sequentially switched, the press of the key switch can be detected.

【0039】そのため、簡単なハードウェア回路の追加
により、従来と同数の端子数で、より多くのキースイッ
チの押下検出を行うことができ、コンピュータ等の端子
数の制限にも対応することができるとともに、配線ケー
ブルの増加によるコストアップを抑えることができる。
Therefore, by adding a simple hardware circuit, it is possible to detect the depression of a larger number of key switches with the same number of terminals as in the prior art, and to cope with the limitation of the number of terminals of a computer or the like. At the same time, an increase in cost due to an increase in the number of wiring cables can be suppressed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態のキーマトリクス装置の構
成を示す回路図
FIG. 1 is a circuit diagram showing a configuration of a key matrix device according to an embodiment of the present invention.

【図2】同実施の形態におけるキースキャン動作を示す
タイムチャート波形図
FIG. 2 is a time chart waveform diagram showing a key scan operation in the embodiment.

【図3】同実施の形態における入出力端子数、キースイ
ッチ数、ダイオード数の関係説明図
FIG. 3 is a diagram illustrating the relationship among the number of input / output terminals, the number of key switches, and the number of diodes in the embodiment.

【図4】従来のキーマトリクス装置の構成を示す回路図
FIG. 4 is a circuit diagram 1 showing a configuration of a conventional key matrix device.

【図5】同従来例(回路図1)におけるキースキャン動
作を示すタイムチャート波形図
FIG. 5 is a time chart waveform diagram showing a key scan operation in the conventional example (circuit diagram 1).

【図6】従来のキーマトリクス装置の構成を示す回路図
FIG. 6 is a circuit diagram 2 showing a configuration of a conventional key matrix device.

【図7】従来のキーマトリクス装置の構成を示す回路図
FIG. 7 is a circuit diagram 3 showing a configuration of a conventional key matrix device.

【図8】同従来例(回路図3)におけるキースキャン動
作を示すタイムチャート波形図
FIG. 8 is a time chart waveform diagram showing a key scan operation in the conventional example (circuit diagram 3).

【図9】各従来例における入出力端子数、キースイッチ
数、ダイオード数の関係説明図
FIG. 9 is a diagram illustrating the relationship among the number of input / output terminals, the number of key switches, and the number of diodes in each conventional example.

【符号の説明】[Explanation of symbols]

Pi0〜Pi7 入力端子 Po0〜Po7 出力端子 Pio0〜Pio7 入出力端子 K00〜K55 キースイッチ R0〜R7 抵抗 D0〜D7 ダイオード Pi0-Pi7 input terminal Po0-Po7 output terminal Pio0-Pio7 input / output terminal K00-K55 Key switch R0-R7 Resistance D0-D7 Diode

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 コンピュータ等の入出力端子に接続され
る複数のラインと他のラインとでマトリクスを形成し、
そのマトリクスの各交点に配設され前記ライン間を短絡
するキースイッチと、前記キースイッチの状態検出のた
めのキースキャン時に一方向にのみ信号を伝えるための
ダイオードとを設け、前記ラインの1本からパルス信号
が入力された時に他の全てのラインよりキー状態に応じ
た信号を出力し、各ラインが順々にパルス信号入力と出
力とが切り替わりながら、前記キースイッチの状態検出
のためにキースキャンするよう構成したことを特徴とす
るキーマトリクス装置。
1. A matrix is formed by a plurality of lines connected to input / output terminals of a computer or the like and other lines,
A key switch disposed at each intersection of the matrix for short-circuiting between the lines, and a diode for transmitting a signal in only one direction during key scanning for detecting the state of the key switch; When a pulse signal is input from the other, a signal corresponding to the key state is output from all the other lines, and the pulse signal input and output of each line are sequentially switched, and the key is used for detecting the state of the key switch. A key matrix device configured to scan.
JP2000067874A 2000-03-13 2000-03-13 Key matrix device Pending JP2001255983A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000067874A JP2001255983A (en) 2000-03-13 2000-03-13 Key matrix device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000067874A JP2001255983A (en) 2000-03-13 2000-03-13 Key matrix device

Publications (1)

Publication Number Publication Date
JP2001255983A true JP2001255983A (en) 2001-09-21

Family

ID=18586997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000067874A Pending JP2001255983A (en) 2000-03-13 2000-03-13 Key matrix device

Country Status (1)

Country Link
JP (1) JP2001255983A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013013128A (en) * 2007-08-16 2013-01-17 Renesas Electronics Corp Microcomputer system
CN109698705A (en) * 2019-01-09 2019-04-30 上海中基国威电子股份有限公司 A kind of multi-thread key judges system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013013128A (en) * 2007-08-16 2013-01-17 Renesas Electronics Corp Microcomputer system
US8415836B2 (en) 2007-08-16 2013-04-09 Renesas Electronics Corporation Microcomputer system
US9083384B2 (en) 2007-08-16 2015-07-14 Renesas Electronics Corporation Microcomputer system
CN109698705A (en) * 2019-01-09 2019-04-30 上海中基国威电子股份有限公司 A kind of multi-thread key judges system

Similar Documents

Publication Publication Date Title
US6122284A (en) Multidrop analog signal bus
GB2216312A (en) Keyboard scanner apparatus and method
NL8301852A (en) REMOTE CONTROL DEVICE.
US7573353B2 (en) Circuit topology for multiple loads
JPS6044854B2 (en) Signal transmission method
JP2001255983A (en) Key matrix device
US7746195B2 (en) Circuit topology for multiple loads
JPH09319475A (en) Power source control system-integrated computer
JP2867649B2 (en) Electronic equipment connection device
JP2001142620A (en) Keyboard
JP3107727B2 (en) Multi-value bus circuit
CN102857232A (en) Key detection circuit and key detection method
JPH06332597A (en) Key matrix circuit
JPS63211418A (en) Key input device
JP2708987B2 (en) Signal transmission equipment
US6320475B1 (en) Printed circuit board suppressing ringing in signal waveforms
KR0124527Y1 (en) Subscriber board of full electronic telephone exchanger
JP2000151721A (en) Bus line terminating circuit for electronic equipment
US6297669B1 (en) Low-technology inexpensive logic module system
JPH06224977A (en) External interface selection device
KR900006548B1 (en) Method of and circuit for sharing parallel data
JPS6037630Y2 (en) switch signal transmission circuit
JPS62219017A (en) Keyboard circuit
JPS61138033U (en)
CN114816081A (en) Low-cost high-reliability keyboard implementation scheme