JPS62219017A - Keyboard circuit - Google Patents

Keyboard circuit

Info

Publication number
JPS62219017A
JPS62219017A JP61060601A JP6060186A JPS62219017A JP S62219017 A JPS62219017 A JP S62219017A JP 61060601 A JP61060601 A JP 61060601A JP 6060186 A JP6060186 A JP 6060186A JP S62219017 A JPS62219017 A JP S62219017A
Authority
JP
Japan
Prior art keywords
circuit
serial
parallel
key
turn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61060601A
Other languages
Japanese (ja)
Inventor
Tadashi Fujizu
藤津 正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61060601A priority Critical patent/JPS62219017A/en
Publication of JPS62219017A publication Critical patent/JPS62219017A/en
Pending legal-status Critical Current

Links

Landscapes

  • Input From Keyboards Or The Like (AREA)

Abstract

PURPOSE:To reduce the number of parts of a switching circuit and the power consumption and to scan contacts at high speed by adding a turn-on contact detecting circuit and a parallel/serial transforming circuit to a key matrix to reduce the number of interface signals. CONSTITUTION:This keyboard circuit consists of a key matrix 2 where plural key switches 1 are arranged in a matrix, a turn-on contact detecting circuit 12 which has two kinds of threshold level and consists of plural comparator amplifying circuits, and a parallel/serial contransforming circuit 13 which transforms the parallel output of the turn-on contact detecting circuit 12 to one serial data and generates a control signal which indicates it to the reception side that the duration of the turn-on state of a depressed contact can be discriminated and serial data can be received. Since the turn-on contact detecting circuit 12 and the parallel/serial transforming circuit 13 are added to the key matrix 2, the serial data signal and the control signal are enough for interface to each control circuit system even when one key matrix 2 is connected to two control circuits independent of each other of a telephone type terminal equipment or the like by switching and is controlled, and thus, the number of interface signals is reduced.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数のキースイッチをマトリックス状に配列
し、キーマトリックスにおける複数のキースイッチのオ
ン、オフ状態を監視して、オン状態のキースイッチを示
すキー操作信号を発生して、このキー操作信号を伝送路
に送出してコンピュータ等に入力させるキーボード回路
に関し、特にインタフェース信号数及び消費電力を削減
するための改良に関する。
Detailed Description of the Invention [Field of Industrial Application] The present invention arranges a plurality of key switches in a matrix, monitors the on/off states of the plurality of key switches in the key matrix, and detects the on-state keys. The present invention relates to a keyboard circuit that generates a key operation signal indicating a switch and sends the key operation signal to a transmission line for input into a computer or the like, and particularly relates to improvements for reducing the number of interface signals and power consumption.

〔従来の技術〕[Conventional technology]

従来のキーボードは、第9図に示すように、複数のキー
スイッチ1 (その基本的構成は拡大されて一点鎖線の
円内に示されている)をマトリックス状に配列したキー
マトリックス2と、そのキースイッチ1のオン・オフ状
態を監視し、オン状態のキースイッチlを示すキー操作
信号を発生するキースキャンニング制御回路3とから構
成されている。端子S、〜S、1はキーマトリックス1
の各行のラインに接続され、端子R,−R,は各列のラ
インに接続されていると共に、各々抵抗4を介して電源
V、Cに接続されている。
As shown in FIG. 9, a conventional keyboard includes a key matrix 2 in which a plurality of key switches 1 (the basic structure of which is enlarged and shown in a chain line) is arranged in a matrix, and The key scanning control circuit 3 monitors the on/off state of the key switch 1 and generates a key operation signal indicating the key switch 1 is in the on state. Terminal S, ~S, 1 is key matrix 1
The terminals R, -R, are connected to the lines of each column, and are connected to power supplies V, C via resistors 4, respectively.

キースキャンニング制御回路3は、端子31〜S7から
順次走査信号を出力し、走査信号は、オン状態のキース
イッチ1を通して端子R0〜Rイのうちの1つに入力さ
れる。走査信号が出力された端子と走査信号が入力され
た端子の組合わせによって、オン状態のキースイッチ1
を識別し、どのキースイッチ1が押下げられたかを検出
する。
The key scanning control circuit 3 sequentially outputs scanning signals from the terminals 31 to S7, and the scanning signal is input to one of the terminals R0 to RI through the key switch 1 which is in an on state. Depending on the combination of the terminal to which the scanning signal is output and the terminal to which the scanning signal is input, the key switch 1 is turned on.
, and detect which key switch 1 has been pressed.

キースキャンニング制御回路3は、オン状態を検出した
キースイッチ1に対応するキー操作データを発生し、シ
ステム・バス5を介して上位制御部へ伝達する。
The key scanning control circuit 3 generates key operation data corresponding to the key switch 1 whose ON state has been detected, and transmits it to the upper control unit via the system bus 5.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来のキーボード回路の場合、1つのキーマトリックス
を独立した2つの制御回路に接続し切換えて制御する用
途、たとえば電話型端末装置内では、装置電源オンの時
、キーマトリックス2は装置制御部に接続して走査し、
装置電源オフの時、キーマトリックス2は電話機回路に
接続して走査する必要がある。
In the case of conventional keyboard circuits, one key matrix is connected to two independent control circuits and controlled by switching, for example in a telephone terminal device, when the device power is turned on, key matrix 2 is connected to the device control section. and scan,
When the device is powered off, the key matrix 2 needs to be connected to the telephone circuit and scanned.

第10図はこのような電話型端末装置の回路例を示すも
ので、電話回線に接続された電話機回路61とキーマト
リックス2との間、システム・バス7に接続された制御
回路6.とキーマトリックス2との間に第1のリレ一群
8及び第2のリレ一群9が設けられ、また電話機回路6
つから第1のリレ一群8への走査信号(811〜S0)
ラインと第2のリレ一群9から電話機回路63へのリタ
ーン信号(R1a〜R□)ライン間に第3のリレ一群1
0が挿入され、これら第1〜第3のリレ一群8〜10が
接点切換制御回路11により制御されるようになってお
り、例えば、第1及び第2のリレ一群8.9が制御回路
6b側に切換えられたときは、制御回路6.からの走査
信号(S+b”S、、b)は第1のリレ一群8を介して
キーマトリックス2に走査信号(S、〜S、)として与
えられ、また、キーマトリックス2からの各リターン信
号(R+ ””R−)ラインは第2のリレ一群9によっ
て制御回路6b側の各リターン信号(Rr b〜R1,
lb)ラインに接続されている。
FIG. 10 shows an example of a circuit of such a telephone type terminal device, in which a control circuit 6. A first group of relays 8 and a second group of relays 9 are provided between the key matrix 2 and the telephone circuit 6.
Scanning signal from 1 to 1st relay group 8 (811 to S0)
A third relay group 1 is connected between the return signal (R1a to R□) line and the second relay group 9 to the telephone circuit 63.
0 is inserted, and the first to third groups of relays 8 to 10 are controlled by the contact switching control circuit 11. For example, the first and second groups of relays 8.9 are controlled by the control circuit 6b. When switched to the control circuit 6. The scanning signal (S+b''S,, b) from the key matrix 2 is given as a scanning signal (S, ~S,) via the first group of relays 8, and each return signal (S, ~S,) from the key matrix 2 is The R+ "" R-) line is connected to each return signal (Rr b to R1,
lb) connected to the line.

この様な使用(例)の場合、2つの独立した制御回路系
は電気的に絶縁分離が必要である為、一般的には第10
図に示した様に、各々の制御回路系とキーマトリックス
2との分界点にて、リレー等によって切換える方式がと
られるが、この分界点では、走査信号(81〜S1)と
リターン信号(Rr〜R,、)ともに信号本数が多い為
、従来の場合には、■リレー等及びそのドライブ回路の
部品点数が多い、■接続距離が比較的短い、■接続ケー
ブルの芯数が多い、■リレー等及びそのドライブ回路の
部品点数が多いため消費電力が多い、という欠点があっ
た。
In this type of use (example), the two independent control circuit systems must be electrically isolated, so generally the 10th
As shown in the figure, at the demarcation point between each control circuit system and the key matrix 2, a method is used in which switching is performed using a relay or the like. ~R, , ) both have a large number of signals, so in the conventional case, ■The number of relays and their drive circuit components is large, ■The connection distance is relatively short, ■The number of connecting cables is large, ■The relay etc. and its drive circuit have a large number of parts, which has the disadvantage of high power consumption.

本発明の目的は、このような欠点を改善したキーボード
回路を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a keyboard circuit that overcomes these drawbacks.

〔問題点を解決するための手段〕[Means for solving problems]

本発明のキーボード回路は、複数のキースイッチをマト
リックス状に配列したキーマトリックス上のキースイッ
チのオン・オフ状態を検出する為の複数のコンパレータ
回路で構成されたオン接点検出回路と、このオン接点検
出回路からの並列データを直列データに変換し及び受信
側に対するサンプリングタイミングとキースイッチのオ
ン時間情報を伝達する1本の制御信号を生成し及び受信
、側から電源受給する機能を有する並直列変換回路とを
有することを特徴としている。
The keyboard circuit of the present invention includes an on-contact detection circuit composed of a plurality of comparator circuits for detecting the on/off states of key switches on a key matrix in which a plurality of key switches are arranged in a matrix, and A parallel-to-serial conversion function that converts parallel data from the detection circuit into serial data, generates and receives one control signal that transmits sampling timing and key switch on time information to the receiving side, and receives power from the receiving side. It is characterized by having a circuit.

〔実施例〕〔Example〕

次に、本発明の一実施例について、図面を用いて説明す
る。
Next, one embodiment of the present invention will be described using the drawings.

第1図は本発明の一実施例に係るキーボード回路のブロ
ック図である。このキーボード回路は、複数個のキース
イッチ1をマトリックス状に配列したキーマトリックス
2と、2種の異なるスレッシュレベルを有し、それぞれ
複数個のコンパレータ増幅回路により構成されたオン接
点検出回路12と、オン接点検出回路12の並列出力を
1つの直列データに変換し、受信側に対して押下接点の
オン状態の継続時間の識別と直列データの引取りが可能
なことを示す制御信号を発生するとともに、受信側から
電源受給する機能を有する並直列変換回路13とで構成
する。
FIG. 1 is a block diagram of a keyboard circuit according to an embodiment of the present invention. This keyboard circuit includes a key matrix 2 in which a plurality of key switches 1 are arranged in a matrix, an on-contact detection circuit 12 having two different threshold levels, each composed of a plurality of comparator amplifier circuits, Converts the parallel output of the on-contact detection circuit 12 into one serial data, and generates a control signal indicating to the receiving side that it is possible to identify the duration of the on state of the push contact and to receive the serial data. , and a parallel/serial conversion circuit 13 having a function of receiving power from the receiving side.

上記の様に、キーマトリックス2にオン接点検出回路1
2と並直列変換回路13を付加すれば、たとえ1つのキ
ーマトリックス、2を既述した電話型端末装置の様に独
立した2つの制御回路に接続し切換えて制御する場合で
あっても、各々の制御回路系とのインタフェースは上記
直列データ信号と制御信号とで行えば済み、従って、前
述した第10図の如く信号本数が多くなることがなく、
インタフェース信号は削減されている。
As mentioned above, the on-contact detection circuit 1 is connected to the key matrix 2.
By adding 2 and the parallel-to-serial conversion circuit 13, even if one key matrix and 2 are connected to two independent control circuits and controlled by switching, as in the above-mentioned telephone terminal device, each The interface with the control circuit system can be performed using the above-mentioned serial data signal and control signal, so the number of signals does not increase as shown in FIG. 10 mentioned above.
Interface signals have been reduced.

ここで、第2図は、オン接点検出回路12の回路構成の
一例並びにキーマトリックス2とオン接点検出回路12
との接続関係を示す図であり、キーマトリックス2のオ
ン・オフ状態を検出するために、X方向とY方向に配置
し、2種のスレッシュレベルを有する複数のコンパレー
タ増幅回路14y1〜14yア、 14.、〜14−に
て構成されたオン接点検出回路12の回路構成を示して
いる。
Here, FIG. 2 shows an example of the circuit configuration of the on-contact detection circuit 12, the key matrix 2, and the on-contact detection circuit 12.
In order to detect the on/off state of the key matrix 2, a plurality of comparator amplifier circuits 14y1 to 14ya, which are arranged in the X direction and the Y direction and have two types of threshold levels, are shown. 14. , to 14-, the circuit configuration of the on-contact detection circuit 12 is shown.

コンパレータ増幅回路14.、〜14y7側からはY方
向オン接点検出信号が送出され、コンパレータ増幅回路
14.、〜14X、側からはX方向オン接点検出信号が
送出されるようになっている。また、オン接点検出回路
12におけるオン検出信号の形成については、次のよう
にして行うことができる。
Comparator amplifier circuit 14. A Y-direction on-contact detection signal is sent from the 14y7 side, and the comparator amplifier circuit 14. , to 14X, an X-direction on-contact detection signal is sent out from the sides. Furthermore, formation of the on-detection signal in the on-contact detection circuit 12 can be performed as follows.

すなわち、第2図に示すように、マトリックス2のyl
〜y1の信号ラインにそれぞれプルアップ抵抗15yI
〜15y7が接続され、また、XI〜X。
That is, as shown in FIG.
-Pull-up resistor 15yI for each signal line of y1
~15y7 is connected, and also XI~X.

の信号ラインにそれぞれプルダウン抵抗15.、〜15
Iが接続されると共に、いずれかのキースイッチ1がオ
ンした時にプルアップ抵抗とオンしたキースイッチとプ
ルダウン抵抗を通して流れる電流を検出するトランジス
タ16Qを設け、いずれかのキースイッチ1のオンによ
りプルアンプ抵抗、キースイッチ、プルダウン抵抗及び
ベース抵抗16Rを通して電流が流れたとき、これによ
ってトランジスタ16゜を作動させ、そのコレクタ出力
をオン検出信号として取出す様にしている。また、キー
スイッチ1がオンすれば、そのキースイッチのXとyの
信号ラインは同一レベルとなり、各方向のコンパレータ
増幅回路のそれぞれ(2種)のスレッシュレベルにて2
値信号に変換され、Y方向とX方向のオン接点検出信号
が送出されることになる。
Pull-down resistors 15. ,~15
I is connected, and a transistor 16Q is provided to detect the current flowing through the pull-up resistor, the turned-on key switch, and the pull-down resistor when any key switch 1 is turned on, and when any key switch 1 is turned on, the pull amplifier resistor is connected. , the key switch, the pull-down resistor, and the base resistor 16R, this causes the transistor 16° to operate, and its collector output is taken out as an on-detection signal. Furthermore, when key switch 1 is turned on, the X and y signal lines of that key switch are at the same level, and the threshold level of each (two types) of comparator amplifier circuits in each direction is set to 2.
This is converted into a value signal, and on-contact detection signals in the Y direction and the X direction are sent out.

また、前記した並直列変換回路13としては、その−例
を第3図に示す様に、送信シフトレジスタ18と、送信
シフトレジスタ制御回路19と、ドライバー回路20と
により構成できる。すなわち、この並直列変換回路は、
オン接点検出回路12からの並列データを直列データに
変換する送信シフトレジスタ18と、この送信シフトレ
ジスタ18に供給するための第4図のタイムチャートに
示す様なシフトクロックd、データセット信号C1出カ
イネーブル信号f、及び受信側に対する直列データの引
取り信号(受信側に対するサンプリングタイムを指示す
る信号)となる制御信号gを発生する送信シフトレジス
タ制御回路19と、送信シフトレジスタ18からの第4
図に示す様な直列データeをもとにデータラインへ電流
出力する他に、データラインから電源受給する役目を果
たすドライバー回路20とで構成する。
Further, the above-mentioned parallel-to-serial conversion circuit 13 can be constituted by a transmission shift register 18, a transmission shift register control circuit 19, and a driver circuit 20, as shown in FIG. In other words, this parallel-to-serial conversion circuit is
A transmission shift register 18 that converts parallel data from the on-contact detection circuit 12 into serial data, and a shift clock d and a data set signal C1 output as shown in the time chart of FIG. 4 to supply this transmission shift register 18. A transmission shift register control circuit 19 that generates a control signal g serving as a signal enable signal f and a serial data acquisition signal to the receiving side (a signal instructing the sampling time to the receiving side);
In addition to outputting current to the data line based on the serial data e as shown in the figure, the driver circuit 20 also serves to receive power from the data line.

オン接点検出回路12からの第4図に示す様なオン検出
信号すは、送信シフトレジスタ制御回路19に与えられ
、一方、そのときのオン接点検出信号は並列データ信号
1〜Nとして送信シフトレジスタ18に供給され、ここ
で第4図に示す様なりロック信号aと同期したシフトク
ロックdを用いて直列データeに変換され、これがドラ
イバー回路20を介して受信側に送出されると共に、送
信シフトレジスタ制御回路19側からは第4図に示した
様な制御信号gが受信側に送出される。この様に、受信
側へは直列データeと1本の制御信号gを送れば済み、
従って、たとえ2つの制御回路に切換接続して使用する
用途の場合において、その途中に切換回路を設けるとき
でも、その切換回路の部品点数の削減等を図れ、受信側
では直列データの並列データへの変換を行えばよい。
The on-contact detection signal shown in FIG. 4 from the on-contact detection circuit 12 is given to the transmission shift register control circuit 19, and the on-contact detection signal at that time is sent to the transmission shift register as parallel data signals 1 to N. 18, where it is converted into serial data e using a shift clock d synchronized with the lock signal a as shown in FIG. A control signal g as shown in FIG. 4 is sent from the register control circuit 19 side to the receiving side. In this way, it is only necessary to send serial data e and one control signal g to the receiving side,
Therefore, even if a switching circuit is installed in the middle of an application in which two control circuits are switched and connected, the number of parts in the switching circuit can be reduced, and on the receiving side, serial data can be converted to parallel data. All you have to do is convert.

以下、第5図〜第8図に本実施例のキーボード回路の使
用例を示す。
Examples of how the keyboard circuit of this embodiment is used are shown in FIGS. 5 to 8 below.

まず第5図は、受信側を含めた回路のブロック図を示す
。受信側回路は、第1図に示した送信側からの直列デー
タとその制御信号をもとに、並列データの再生、及び押
下接点のオン状態の継続時間の識別信号である出力イネ
ーブル信号を発生するとともに、送信側に対して電源を
供給する機能を有する直並列変換回路21と、上位制御
部に対して、直並列変換回路21からのキー接点データ
1〜Nをシステム・バス22を介して伝達する為のイン
タフエース制御を行う制御回路23とで構成されている
First, FIG. 5 shows a block diagram of the circuit including the receiving side. The receiving side circuit reproduces the parallel data based on the serial data and its control signal from the transmitting side shown in Figure 1, and generates an output enable signal that is an identification signal for the duration of the ON state of the push contact. At the same time, the key contact data 1 to N from the serial-to-parallel converter circuit 21 is sent to the serial-to-parallel converter circuit 21, which has the function of supplying power to the transmitting side, and the upper control unit via the system bus 22. It is comprised of a control circuit 23 that performs interface control for transmission.

受信側となる直並列変換回路21としては、第6図に示
す様に、直列データe (第7図)を並列データに変換
する受信シフトレジスタ24と、制御信号g(第7図)
をもとに、受信シフトレジスタ24のシフトクロックh
、出力イネーブル信号i (第7図)を発生する受信シ
フトレジスタ制御回路25と、データラインの電流変化
をもとに直列データを再生する他に、データラインへ電
源を供給するレシーバ回路26とで構成することができ
る。なお、第7図は第6図における信号のタイムチャー
トを示している。
As shown in FIG. 6, the serial-to-parallel conversion circuit 21 on the receiving side includes a reception shift register 24 that converts serial data e (FIG. 7) into parallel data, and a control signal g (FIG. 7).
Based on the shift clock h of the reception shift register 24
, a reception shift register control circuit 25 that generates an output enable signal i (FIG. 7), and a receiver circuit 26 that not only reproduces serial data based on current changes in the data line but also supplies power to the data line. Can be configured. Note that FIG. 7 shows a time chart of the signals in FIG. 6.

第8図は、第10図に示した使用例に適用したもので、
本実施例のキーボード回路を使用した場合に置き換えた
ものである。
Figure 8 is applied to the usage example shown in Figure 10.
This is a replacement when the keyboard circuit of this embodiment is used.

第8図に示す様に、電話機回路61側に直並列変換回路
A27が設けられ、また、制御回路6b側には直並列変
換回路82Bと並直列変換回路B29が設けられ、図示
の状態では、キーボード回路の並直列変換回路13と電
話機回路6つ側の直並列変換回路A27とが切換回路3
0の第1の切換接点31及び第2の切換接点32を介し
て接続されており、これによって前述した様な直列デー
タと制御信号の伝送が行われるようになっている。切換
回路30の切換えについては、制御回路6bにより行わ
れるようになっており、図示の場合は電話機回路6a側
が受信側となっている状態であるが、制御回路6b側を
受信側とするときは、切換回路30の第1の切換接点3
1を直並列変換回路828側に切換える様にすればよい
As shown in FIG. 8, a serial-to-parallel conversion circuit A27 is provided on the telephone circuit 61 side, and a serial-to-parallel conversion circuit 82B and a parallel-to-serial conversion circuit B29 are provided on the control circuit 6b side. In the illustrated state, The keyboard circuit parallel-to-serial conversion circuit 13 and the serial-to-parallel conversion circuit A27 on the six telephone circuit sides are connected to the switching circuit 3.
0 through a first switching contact 31 and a second switching contact 32, thereby allowing the transmission of serial data and control signals as described above. Switching of the switching circuit 30 is performed by the control circuit 6b, and in the case shown, the telephone circuit 6a side is the receiving side, but when the control circuit 6b side is the receiving side, , the first switching contact 3 of the switching circuit 30
1 may be switched to the serial/parallel conversion circuit 828 side.

なお、第8図において、直並列変換回路828と並直列
変換回路B29は、実際の使用回路では1チツプCPU
等を使用し、制御回路6bに含まれた構成にすることが
できる。
In addition, in FIG. 8, the serial/parallel converter circuit 828 and the parallel/serial converter circuit B29 are integrated into a 1-chip CPU in the circuit actually used.
etc., and can be included in the control circuit 6b.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明はキーマトリックスにオン
接点検出回路と並直列変換回路を付加し、インタフェー
ス信号を削減することにより、例えば、第10図に示し
た様な使用例において、■切換回路の部品点数を削減で
き、■接続ケーブルの延長も容易で、■消費電力の省力
化、■接点走査の高速化が図れる効果がある。
As explained above, the present invention adds an on-contact detection circuit and a parallel-to-serial conversion circuit to the key matrix and reduces the number of interface signals. The number of parts can be reduced, ■ connection cables can be easily extended, ■ power consumption is reduced, and ■ contact scanning speed is increased.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示す回路ブロック図、 第2図はオン接点検出回路の一例の回路ブロック図及び
キーマトリックスとの接続関係を示す図、第3図は並直
列変換回路の一例を示す回路ブロック図、 第4図は並直列変換回路のタイムチャートを示す図、 第5図は第1図のキーボード回路と受信側の回路を示す
図、 第6図は受信側の直並列変換回路の一例を示す回路ブロ
ック図、 第7図は直並列変換回路のタイムチャートを示す図、 第8図は第1図のキーボード回路の一使用例を示す回路
ブロック図、 第9図は従来のキーボードの回路構成を示す図、第10
図は従来回路による一使用例を示す回路プロ/ツク図で
ある。 1・・・キースイッチ 2・・・キーマトリックス 6、・・・電話機回路 6b・・・制御回路 12・・・オン接点検出回路 13.29・・・並直列変換回路 14y+〜14..1.14.1〜14X1・・コンパ
レータ堆幅回路 18・・・送信シフトレジスタ 19・・・送信シフトレジスタ制御回路21.27.2
8・・・直並列変換回路30・・・切換回路 代理人弁理士   岩  佐  義  幸ン     
         × 第3図 第4図 第6図 第7図 K   大 べ   K−
Fig. 1 is a circuit block diagram showing an embodiment of the present invention, Fig. 2 is a circuit block diagram of an example of an on-contact detection circuit and a diagram showing the connection relationship with a key matrix, and Fig. 3 is a diagram of a parallel-to-serial conversion circuit. A circuit block diagram showing an example, Fig. 4 is a diagram showing a time chart of a parallel-serial conversion circuit, Fig. 5 is a diagram showing the keyboard circuit of Fig. 1 and a circuit on the receiving side, Fig. 6 is a diagram showing the serial/parallel circuit on the receiving side. Figure 7 is a circuit block diagram showing an example of a conversion circuit; Figure 7 is a diagram showing a time chart of a serial-to-parallel conversion circuit; Figure 8 is a circuit block diagram showing an example of the use of the keyboard circuit in Figure 1; Figure 9 is a conventional Diagram showing the circuit configuration of the keyboard, No. 10
The figure is a circuit diagram showing an example of the use of a conventional circuit. 1...Key switch 2...Key matrix 6,...Telephone circuit 6b...Control circuit 12...On contact detection circuit 13.29...Parallel-serial conversion circuit 14y+~14. .. 1.14.1 to 14X1... Comparator width circuit 18... Transmission shift register 19... Transmission shift register control circuit 21.27.2
8...Serial-to-parallel conversion circuit 30...Switching circuit agent Yoshiyuki Iwasa
× Figure 3 Figure 4 Figure 6 Figure 7 K Large K-

Claims (1)

【特許請求の範囲】[Claims] (1)複数のキースイッチをマトリックス状に配列した
キーマトリックス上のキースイッチのオン・オフ状態を
検出する為の複数のコンパレータ回路で構成されたオン
接点検出回路と、このオン接点検出回路からの並列デー
タを直列データに変換し及び受信側に対するサンプリン
グタイミングとキースイッチのオン時間情報を伝達する
1本の制御信号を生成し及び受信側から電源受給する機
能を有する並直列変換回路とを有することを特徴とする
キーボード回路。
(1) An on-contact detection circuit consisting of multiple comparator circuits to detect the on/off states of key switches on a key matrix arranged in a matrix, and a It has a parallel-to-serial conversion circuit that converts parallel data into serial data, generates one control signal that transmits sampling timing and key switch on time information to the receiving side, and receives power from the receiving side. A keyboard circuit featuring:
JP61060601A 1986-03-20 1986-03-20 Keyboard circuit Pending JPS62219017A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61060601A JPS62219017A (en) 1986-03-20 1986-03-20 Keyboard circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61060601A JPS62219017A (en) 1986-03-20 1986-03-20 Keyboard circuit

Publications (1)

Publication Number Publication Date
JPS62219017A true JPS62219017A (en) 1987-09-26

Family

ID=13146927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61060601A Pending JPS62219017A (en) 1986-03-20 1986-03-20 Keyboard circuit

Country Status (1)

Country Link
JP (1) JPS62219017A (en)

Similar Documents

Publication Publication Date Title
US20030001763A1 (en) One-chip microcomputer with analog-to-digital converter
NL8301852A (en) REMOTE CONTROL DEVICE.
US6674762B2 (en) System for the transmission of data
KR930008505Y1 (en) Key input circuit of micro computer
JPS62219017A (en) Keyboard circuit
US6980135B2 (en) Logic circuit using hardware to process keyboard scanning
US5783874A (en) Keypad handling circuits
US6744779B1 (en) Data processing system
WO2000028335A3 (en) Connection detection circuit apparatus and method
JP2564740Y2 (en) Terminal adapter
JPH10207591A (en) Interface board
JPS62200417A (en) Keyboard circuit
EP1100069A1 (en) Keyboard having multi-bit key switches
JP3199805B2 (en) Key input device
WO2001035640A3 (en) Signal switching device and method
KR880001872Y1 (en) Multi-drop transmission method
JPS6037630Y2 (en) switch signal transmission circuit
JP2548023Y2 (en) Key input device
SU1059672A1 (en) Switching device
JPH06224977A (en) External interface selection device
JPS6055143U (en) Antenna switching fixed method in single antenna diversity
JPS63136734A (en) Circuit for recognizing mounting state
JPH06332597A (en) Key matrix circuit
JP2791621B2 (en) Signal transmission method
SU864587A1 (en) Pyramidal relay switching device