JPH10207591A - Interface board - Google Patents
Interface boardInfo
- Publication number
- JPH10207591A JPH10207591A JP809497A JP809497A JPH10207591A JP H10207591 A JPH10207591 A JP H10207591A JP 809497 A JP809497 A JP 809497A JP 809497 A JP809497 A JP 809497A JP H10207591 A JPH10207591 A JP H10207591A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- data
- computer
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Computer And Data Communications (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、時分割多重され
たデータとコンピュータデータとの間の変換を行うイン
ターフェイスボードに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an interface board for converting between time-division multiplexed data and computer data.
【０００２】[0002]
【従来の技術】従来、シーケンサ等の制御機器とコンピ
ュータとの間で情報交換を行う場合、コンピュータの拡
張スロットに制御機器情報交換用拡張ボードを挿着し
て、パラレルデータ通信を行っていた。図３は制御機器
とコンピュータとの間でパラレルデータ通信を行う従来
の装置の接続状態を示すブロック図である。図３におい
て１は入出力部を有するシーケンサ等の制御機器であ
り、入出力部から種々の情報をパラレル信号として出力
する。また、この制御機器１は入出力部を介して入力さ
れる制御信号に基づいて動作する。2. Description of the Related Art Conventionally, when exchanging information between a control device such as a sequencer and a computer, a control device information exchange expansion board is inserted into an expansion slot of the computer to perform parallel data communication. FIG. 3 is a block diagram showing a connection state of a conventional device for performing parallel data communication between a control device and a computer. In FIG. 3, reference numeral 1 denotes a control device such as a sequencer having an input / output unit, which outputs various information from the input / output unit as parallel signals. The control device 1 operates based on a control signal input via an input / output unit.
【０００３】２は十数本〜数十本の単線からなる通信線
であり、上記制御機器１の入出力部に一端が接続されて
いる。３は上記通信線２の他端が接続されている制御情
報交換用拡張ボード３であり、通信線２を介して送信さ
れてきたパラレル信号をコンピュータ４で取扱い可能な
形式のデータ（以下、コンピュータ４のデータ形式と称
する）に変換するとともに、コンピュータ４から出力さ
れるデータを通信規格に適合したパラレル信号に変換す
る。この制御情報交換用拡張ボード３は、コンピュータ
４の拡張スロットに挿着されている。[0003] Reference numeral 2 denotes a communication line consisting of tens to tens of single wires, one end of which is connected to an input / output unit of the control device 1. Reference numeral 3 denotes a control information exchange expansion board 3 to which the other end of the communication line 2 is connected. The control signal exchange expansion board 3 is a data (hereinafter, referred to as a computer) which can handle a parallel signal transmitted through the communication line 2 by the computer 4. 4 data format), and the data output from the computer 4 is converted into a parallel signal conforming to the communication standard. The control information exchange expansion board 3 is inserted into an expansion slot of the computer 4.
【０００４】上記構成において、リミットスイッチ、光
電スイッチ、近接スイッチ、及び押しボタンスイッチ等
のスイッチ類に関する信号が制御機器１から出力される
と、各信号は通信線２内の予め各々割り当てられた単線
を介して制御情報交換用拡張ボード３へ送信される。通
信線２を介して送信された信号は、制御情報交換用拡張
ボード３においてコンピュータ４のデータ形式に変換さ
れる。そして、この変換された信号はコンピュータ４へ
出力され、コンピュータ４がこの信号の処理を行う。ま
た、コンピュータ４からは制御機器１内のソレノイドバ
ルブ、表示灯、及びリレー等を制御する制御信号が出力
され、これらの信号も上述したように制御情報交換用拡
張ボード３において変換され制御機器１へ出力される。In the above configuration, when signals related to switches such as a limit switch, a photoelectric switch, a proximity switch, and a push button switch are output from the control device 1, each signal is assigned to a previously assigned single line in the communication line 2. Is transmitted to the control information exchange expansion board 3 via the. The signal transmitted via the communication line 2 is converted into the data format of the computer 4 by the control information exchange expansion board 3. Then, the converted signal is output to the computer 4, and the computer 4 processes the signal. The computer 4 outputs control signals for controlling the solenoid valves, indicator lights, relays, and the like in the control device 1. These signals are also converted by the control information exchange expansion board 3 as described above, and Output to
【０００５】ところで、近年、シーケンサ等から出力さ
れるパラレル信号を時分割多重して通信線に送出する多
重化装置、及び通信線を介して伝送されてきた時分割多
重信号をパラレル信号に変換する分離装置が案出されて
いる。上記多重化装置及び分離装置を用いれば、２，３
本の送信線で種々の信号を送信することが可能となる。
図４は上述した多重化装置及び分離装置を使用し、制御
機器とコンピュータとの間で情報通信を行う装置の構成
を示すブロック図であり、この図において図３と共通す
る部分には同一の符号を付しその説明を省略する。[0005] In recent years, a multiplexer that time-division multiplexes a parallel signal output from a sequencer or the like and sends it out to a communication line, and converts a time division multiplexed signal transmitted through the communication line into a parallel signal. Separation devices have been devised. If the above-mentioned multiplexing device and demultiplexing device are used, 2, 3
Various signals can be transmitted through the transmission lines.
FIG. 4 is a block diagram showing a configuration of a device that performs information communication between a control device and a computer using the above-described multiplexing device and demultiplexing device. In FIG. The reference numerals are used and the description is omitted.
【０００６】図４において、１０は制御機器１の入出力
部に一端が接続された通信線であり、十数本〜数十本の
単線から構成される。また、１１は上記多重化装置及び
分離装置を有する機器側ターミナルであり、第１の入出
力端に上記通信線１０の他端が接続されている。この機
器側ターミナル１１は第１の入出力端及び第２の入出力
端を有し、第１の入出力端から入力されるパラレル信号
を時分割多重して第２の入出力端から出力するととも
に、第２の入出力端から入力される時分割多重信号をパ
ラレル信号に変換し、第１の入出力端から出力するもの
である。In FIG. 4, reference numeral 10 denotes a communication line having one end connected to the input / output unit of the control device 1, which is composed of tens to tens of single wires. Reference numeral 11 denotes a device-side terminal having the multiplexing device and the demultiplexing device. The other end of the communication line 10 is connected to a first input / output terminal. The device side terminal 11 has a first input / output terminal and a second input / output terminal, and time-division multiplexes a parallel signal input from the first input / output terminal to output from the second input / output terminal. At the same time, the time division multiplexed signal input from the second input / output terminal is converted into a parallel signal and output from the first input / output terminal.
【０００７】１２は機器側ターミナル１１の第２の入出
力端に接続されている通信線であり、２，３本の単線か
ら構成される。また、１３は上記機器側ターミナル１３
と同一の機能を有するコンピュータ側ターミナルであ
り、このコンピュータ側ターミナル１３の第２の入出力
端には上記通信線１２が接続されている。また、１４は
コンピュータ側ターミナル１３の第１の入出力端に接続
されている通信線であり、上記通信線１０と同様に、十
数本〜数十本の単線から構成される。Reference numeral 12 denotes a communication line connected to the second input / output terminal of the equipment side terminal 11, which is composed of a few single wires. Reference numeral 13 denotes the device-side terminal 13.
The communication line 12 is connected to a second input / output terminal of the computer terminal 13 having the same function as that of the computer terminal. Reference numeral 14 denotes a communication line connected to the first input / output terminal of the computer-side terminal 13, similarly to the communication line 10, comprising ten to several tens of single wires.
【０００８】また、１５はパラレル入出力ボードであ
り、図３中の制御情報交換用拡張ボード３と同様の機能
を有するものである。このパラレル入出力ボード１５は
コンピュータ４の拡張スロットに挿着されている。上記
構成において、制御機器１からコンピュータ４へ各種情
報が出力される場合の作用を以下に説明する。制御機器
１の入出力部から出力されたパラレル信号は通信線１０
を介して機器側ターミナル１１の第１の入出力端へ伝送
される。このパラレル信号は、機器側ターミナル１１に
おいて時分割多重され、第２の出力端から出力される。A parallel input / output board 15 has the same function as the control information exchange expansion board 3 in FIG. The parallel input / output board 15 is inserted into an expansion slot of the computer 4. In the above configuration, the operation when various information is output from the control device 1 to the computer 4 will be described below. The parallel signal output from the input / output unit of the control device 1
Is transmitted to the first input / output terminal of the device-side terminal 11 via the. This parallel signal is time-division multiplexed in the device side terminal 11 and output from the second output terminal.
【０００９】機器側ターミナル１１の第２の出力端から
出力された時分割多重信号は、通信線１２を介して伝送
され、コンピュータ側ターミナル１３の第２の入出力端
へ伝送される。そして、コンピュータ側ターミナル１３
において、パラレル信号に変換される。このパラレル信
号は通信線１４を介しパラレル入出力ボード１５へ伝送
される。パラレル入出力ボード１５へ伝送された信号は
コンピュータ４のデータ形式に変換され、コンピュータ
４へ出力される。そして、コンピュータ４は受信した信
号に基づいた処理を行う。また、コンピュータ４から制
御機器１へ制御情報を出力する場合は、上述した処理と
逆順の処理が行われる。The time division multiplexed signal output from the second output terminal of the equipment terminal 11 is transmitted via the communication line 12 and transmitted to the second input / output terminal of the computer terminal 13. And the computer terminal 13
Is converted into a parallel signal. This parallel signal is transmitted to the parallel input / output board 15 via the communication line 14. The signal transmitted to the parallel input / output board 15 is converted into the data format of the computer 4 and output to the computer 4. Then, the computer 4 performs a process based on the received signal. When the control information is output from the computer 4 to the control device 1, the processing is performed in the reverse order of the above-described processing.
【００１０】[0010]
【発明が解決しようとする課題】ところで、図３に示さ
れているように、制御機器１とコンピュータ４との間で
パラレルデータ通信を行う場合、通信線２は前述したよ
うに十数本〜数十本の単線からなるものであるので配線
が複雑になり、かつ通信線２を敷設するためのコストが
極めて高くなるという問題があった。本発明は上記事情
に鑑みてなされたものであり、省配線でデータ通信を可
能とする時分割多重化機能及び時分割多重信号を分離す
る機能を備えるインターフェイスボードを提供すること
を目的とする。As shown in FIG. 3, when the parallel data communication is performed between the control device 1 and the computer 4, as shown in FIG. Since it is composed of several tens of single wires, there are problems that the wiring becomes complicated and the cost for laying the communication line 2 becomes extremely high. The present invention has been made in view of the above circumstances, and an object of the present invention is to provide an interface board having a time division multiplexing function and a function of separating a time division multiplexed signal, which enable data communication with reduced wiring.
【００１１】[0011]
【課題を解決するための手段】上記の課題を解決するた
めに、本発明は、特定形式の信号を伝送するデータバス
を有するコンピュータに挿着されるインターフェイスボ
ードであって、入力されるパラレル信号を時分割多重し
て出力する送信用モジュールと、入力される時分割多重
信号を分離してパラレル信号へ変換し、該パラレル信号
を出力する受信用モジュールと、入出力端を有し、前記
受信用モジュールから出力されるパラレル信号を前記特
定形式の信号に変換して、前記入出力端から出力すると
ともに、前記入出力端から入力される特定形式の信号を
パラレル信号に変換して前記送信用モジュールへ出力す
るインターフェイス部と、前記インターフェイス部の入
出力端と前記コンピュータのデータバスとを接続する接
続手段と、前記インターフェイス部の状態及び前記コン
ピュータの状態に基づいて、前記接続手段における信号
の伝送方向を制御する制御手段とを具備することを特徴
とするものである。According to the present invention, there is provided an interface board which is inserted into a computer having a data bus for transmitting a signal of a specific format. A transmission module for time-division multiplexing and outputting a received signal, a reception module for separating an input time-division multiplexed signal and converting it into a parallel signal, and outputting the parallel signal, and an input / output terminal, A parallel signal output from the module for conversion is converted into a signal of the specific format and output from the input / output terminal, and a signal of a specific format input from the input / output terminal is converted into a parallel signal and converted to a parallel signal. An interface unit for outputting to the module; connecting means for connecting an input / output terminal of the interface unit to a data bus of the computer; Based on the state of the interface portion of the state and the computer, and is characterized in that a control means for controlling a transmission direction of the signal in the connection means.
【００１２】[0012]
【発明の実施の形態】以下、図面を参照して本発明の一
実施形態について説明する。図２は本発明の一実施形態
によるインターフェイスボードを使用した場合の各機器
の接続状態を示すブロック図であり、図４と共通する部
分には同一の符号を付しその説明を省略する。図２に示
すものが図４のものと異なる点は、インターフェイスボ
ード２０を設けた点と、コンピュータ側ターミナル１３
及び通信線１４が不要となった点である。インターフェ
イスボード２０はコンピュータ４の拡張スロットに挿着
されており、時分割多重信号を送受信する入力ポート及
び出力ポートを有するものである。次に、このインター
フェイスボード２０の内部構成について図１を参照して
説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 2 is a block diagram showing a connection state of each device when the interface board according to the embodiment of the present invention is used. The same reference numerals are given to the same parts as those in FIG. 4, and the description thereof will be omitted. 2 is different from that of FIG. 4 in that an interface board 20 is provided and a computer-side terminal 13 is provided.
And that the communication line 14 becomes unnecessary. The interface board 20 is inserted into an expansion slot of the computer 4, and has an input port and an output port for transmitting and receiving a time division multiplexed signal. Next, the internal configuration of the interface board 20 will be described with reference to FIG.
【００１３】図１は本発明の一実施形態によるインター
フェイスボード２０の電気的構成を示すブロック図であ
る。図１において、３０は図２中のコンピュータ４が有
する入出力ポート（以下、Ｉ／Ｏポートと称する）であ
り、コンピュータ４のデータバスＤＢ1（接続手段）
と、コンピュータ４の拡張スロットに挿着されたインタ
ーフェイスボードとの間で各種データの中継を行うもの
である。また、ＣＬは制御信号線であり、コンピュータ
４と図２中のインターフェイスボード２０との間で送受
信される割り込み信号を伝達する。３１はインターフェ
イスボード上に備え付けられている制御回路（制御手
段）であり、Ｉ／Ｏポート３０のＩ／Ｏアドレスの設
定、割り込み番号の設定、及び割り込み処理等の制御を
行うものである。FIG. 1 is a block diagram showing an electrical configuration of an interface board 20 according to one embodiment of the present invention. In FIG. 1, reference numeral 30 denotes an input / output port (hereinafter referred to as an I / O port) of the computer 4 in FIG. 2, and a data bus DB 1 (connection means) of the computer 4.
And relays various data between the computer and the interface board inserted into the expansion slot of the computer 4. Further, CL is a control signal line for transmitting an interrupt signal transmitted and received between the computer 4 and the interface board 20 in FIG. Reference numeral 31 denotes a control circuit (control means) provided on the interface board, and controls the setting of the I / O address of the I / O port 30, the setting of the interrupt number, the interrupt processing, and the like.
【００１４】３２はデータバスインターフェイスであ
り、データバスＤＢ2を介して、Ｉ／Ｏポート３０から
送出されるコンピュータ用パラレルデータを変換して、
出力用パラレルデータとしてデータバスＤＢ3へ送出
し、データバスＤＢ4から送出されてくる入力用パラレ
ルデータを変換して、コンピュータ用パラレルデータと
してデータバスＤＢ2へ送出する。このデータバスイン
ターフェイス３２は送出又は受信するデータがある場
合、その旨を示す信号を上記制御回路３１へ出力する。Reference numeral 32 denotes a data bus interface, which converts computer parallel data sent from the I / O port 30 via the data bus DB 2 ,
The data is transmitted to the data bus DB 3 as parallel data for output, the input parallel data transmitted from the data bus DB 4 is converted, and is transmitted to the data bus DB 2 as computer parallel data. When there is data to be transmitted or received, the data bus interface 32 outputs a signal to that effect to the control circuit 31.
【００１５】３３はバッファ（上記データバスインター
フェイス３２及びバッファ３３はインターフェイス部を
形成している）であり、データバスインターフェイス３
２からデータバスＤＢ3へ送出される出力用パラレルデ
ータ、及び、データバスＤＢ4からデータバスインター
フェイス３２へ送出される入力用パラレルデータの電気
的信号レベルを変換する。このバッファ３３は、例えば
フォトカプラから構成されている。このデータバスイン
ターフェイス３２は、例えばデータバスインターフェイ
ス３２から送出される０〜５Ｖの電圧値の出力用パラレ
ルデータを５〜２４Ｖの電圧値へ変換し、データバスイ
ンターフェイス３２へ送出される５〜２４Ｖの電圧値の
入力用パラレルデータを０〜５Ｖの電圧値へ変換するも
のである。Reference numeral 33 denotes a buffer (the data bus interface 32 and the buffer 33 form an interface unit).
2 converts the electrical signal levels of the output parallel data transmitted from the data bus DB 3 to the data bus DB 3 and the input parallel data transmitted from the data bus DB 4 to the data bus interface 32. This buffer 33 is composed of, for example, a photocoupler. The data bus interface 32 converts, for example, output parallel data having a voltage value of 0 to 5 V transmitted from the data bus interface 32 into a voltage value of 5 to 24 V, and outputs a voltage of 5 to 24 V transmitted to the data bus interface 32. The input parallel data of the voltage value is converted into a voltage value of 0 to 5V.
【００１６】３４はバッファ３３を介しデータバスイン
ターフェイス３２から送出された出力用パラレルデータ
を時分割多重し、時分割多重出力信号を出力する送信用
モジュールである。この時分割多重出力信号は出力端子
３５から出力される。また、３６は入力端子３７から入
力される時分割多重入力信号を分離して入力用パラレル
データへ変換する受信用モジュールである。変換された
入力用パラレルデータはバッファ３３へ出力される。Reference numeral 34 denotes a transmission module for time-division multiplexing the output parallel data transmitted from the data bus interface 32 via the buffer 33 and outputting a time-division multiplexed output signal. This time division multiplexed output signal is output from the output terminal 35. A receiving module 36 separates the time-division multiplexed input signal input from the input terminal 37 and converts it into input parallel data. The converted input parallel data is output to the buffer 33.
【００１７】上記構成において、図２中のコンピュータ
４が制御機器１へ制御信号を出力する場合、中央演算処
理装置（図示省略）は制御信号線ＣＬへ割り込み信号を
出力するとともに、データバスＤＢ1へ制御信号のデー
タを出力する。上記割り込み信号はＩ／Ｏポート３０を
介して制御回路３１へ入力される。制御回路３１はデー
タバスインターフェイス３２から出力される信号に応じ
てデータを出力することが可能か否かを示すアンサ信号
を制御信号線ＣＬへ出力する。中央演算処理装置はこの
信号がデータを出力不可である旨を示すものである場
合、制御信号のデータをデータバスＤＢ1に出力する処
理を一時的に中断する。In the above configuration, when the computer 4 in FIG. 2 outputs a control signal to the control device 1, the central processing unit (not shown) outputs an interrupt signal to the control signal line CL and also outputs a data bus DB 1. To output the control signal data. The interrupt signal is input to the control circuit 31 via the I / O port 30. Control circuit 31 outputs an answer signal to control signal line CL indicating whether data can be output in accordance with a signal output from data bus interface 32. If the central processing unit the signal is indicative of the effect that not output the data, temporarily suspend processing of outputting the data of the control signal to the data bus DB 1.
【００１８】上記アンサ信号がデータ出力可である旨を
示すものである場合、データバスインターフェイス３２
はデータバスＤＢ2を介して送出されてきた制御信号の
データを変換し、出力用パラレルデータとしてデータバ
スＤＢ3へ送出する。そして、この出力用パラレルデー
タはバッファ３３を介して送信用モジュール３４へ入力
される。そして、送信用モジュール３４において、時分
割多重出力信号に変換され、出力端子３５から出力され
る。If the answer signal indicates that data can be output, the data bus interface 32
Converts the data of the control signal transmitted via the data bus DB 2 and transmits the converted data to the data bus DB 3 as parallel data for output. Then, the output parallel data is input to the transmission module 34 via the buffer 33. Then, the signal is converted into a time division multiplexed output signal by the transmission module 34 and output from the output terminal 35.
【００１９】また、図２中の制御機器１からコンピュー
タ４へ時分割多重入力信号が送出されてきた場合、この
時分割多重入力信号は入力端子３７を介して受信用モジ
ュール３６へ入力される。この受信用モジュール３６に
おいて時分割多重入力信号は分離されて入力用パラレル
信号に変換される。この入力用パラレル信号は、バッフ
ァ３３を介してデータバスインターフェイス３２へ入力
される。データバスインターフェイス３２では、この入
力用パラレル信号をコンピュータ４のデータ形式に変換
すると共に、データが入力された旨を示す信号を制御回
路３１へ出力する。When a time-division multiplexed input signal is sent from the control device 1 in FIG. 2 to the computer 4, the time-division multiplexed input signal is input to the receiving module 36 via the input terminal 37. In the receiving module 36, the time division multiplexed input signal is separated and converted into an input parallel signal. The input parallel signal is input to the data bus interface 32 via the buffer 33. The data bus interface 32 converts the input parallel signal into the data format of the computer 4 and outputs a signal indicating that data has been input to the control circuit 31.
【００２０】制御回路３１はＩ／Ｏポート３０を介して
制御信号線ＣＬへ割り込み信号を出力する。そして、中
央演算処理装置はこの割り込み信号に基づいて他の処理
を一時的に中断し、データバスインターフェイス３２か
らデータバスＤＢ2及びＩ／Ｏポート３０を介してデー
タバスＤＢ1へ出力されたパラレル信号を読み込む。The control circuit 31 outputs an interrupt signal to the control signal line CL via the I / O port 30. Then, the central processing unit temporarily suspends other processes based on the interrupt signal, and outputs the parallel data output from the data bus interface 32 to the data bus DB 1 via the data bus DB 2 and the I / O port 30. Read the signal.
【００２１】このように、本発明の一実施形態によるイ
ンターフェイスボードは送信用モジュール３４及び受信
用モジュール３６が一体化されており、図２に示される
ようにコンピュータ４に挿着される構成となっているの
で、安価に作成することができる。そして、障害発生時
には容易にインターフェイスボードを交換することがで
きるので、メンテナンスの手間を極めて省くことができ
る。従って、図２中の制御機器１の停止期間を短縮する
ことができる。また、２，３本の通信線１２のみで通信
が行えるので、安価に通信線１２を敷設することができ
る。また、前述した送信用モジュール３４及び受信用モ
ジュール３６がインターフェイスボード上に実装されて
おり、このインターフェイスボードはコンピュータに挿
着されているので、設置する空間を必要とせず、省スペ
ース化が可能である。As described above, the interface board according to one embodiment of the present invention has a structure in which the transmitting module 34 and the receiving module 36 are integrated and is inserted into the computer 4 as shown in FIG. , So it can be created inexpensively. Then, when a failure occurs, the interface board can be easily replaced, so that the maintenance work can be extremely reduced. Therefore, the stop period of the control device 1 in FIG. 2 can be shortened. In addition, since communication can be performed using only a few communication lines 12, the communication lines 12 can be laid at low cost. Further, the above-described transmission module 34 and reception module 36 are mounted on an interface board, and since this interface board is inserted into a computer, no space is required for installation and space saving can be achieved. is there.
【００２２】[0022]
【発明の効果】以上説明したように、この発明によるイ
ンターフェイスボードにおいては、パラレルデータを時
分割多重して送信する送信用モジュール及び時分割多重
された信号を分離してパラレルデータに変換する受信用
モジュールを設けたので、極めて少ない数の通信線で各
種信号の通信が可能であるという効果がある。As described above, in the interface board according to the present invention, a transmitting module for transmitting time-division multiplexed parallel data and a receiving module for separating the time-division multiplexed signal and converting it into parallel data. Since the module is provided, there is an effect that various signals can be communicated with a very small number of communication lines.
【図１】 本発明によるインターフェイスボードの電気
的構成を示すブロック図である。FIG. 1 is a block diagram showing an electrical configuration of an interface board according to the present invention.
【図２】 本発明によるインターフェイスボードを使用
した場合の各機器の接続状態を示すブロック図である。FIG. 2 is a block diagram showing a connection state of each device when an interface board according to the present invention is used.
【図３】 制御機器とコンピュータとの間でパラレルデ
ータ通信を行う従来の装置の接続状態を示すブロック図
である。FIG. 3 is a block diagram showing a connection state of a conventional device that performs parallel data communication between a control device and a computer.
【図４】 多重化装置及び分離装置を使用し、制御機器
とコンピュータとの間で情報通信を行う装置の構成を示
すブロック図である。FIG. 4 is a block diagram illustrating a configuration of a device that uses a multiplexing device and a demultiplexing device to perform information communication between a control device and a computer.
３１ 制御回路 ３２ データバスインターフェイス ３３ バッファ ３４ 送信用モジュール ３６ 受信用モジュール ＤＢ2 データバスReference Signs List 31 control circuit 32 data bus interface 33 buffer 34 transmission module 36 reception module DB 2 data bus
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大熊 彰人 茨城県結城郡石下町大字古間木1511番地 三菱マテリアル株式会社筑波製作所内 ──────────────────────────────────────────────────の Continued on the front page (72) Inventor Akihito Okuma 1511 Furamagi, Ishishita-cho, Yuki-gun, Ibaraki Pref. Mitsubishi Materials Corporation Tsukuba Works
Claims (1)
有するコンピュータに挿着されるインターフェイスボー
ドであって、 入力されるパラレル信号を時分割多重して出力する送信
用モジュールと、 入力される時分割多重信号を分離してパラレル信号へ変
換し、該パラレル信号を出力する受信用モジュールと、 入出力端を有し、前記受信用モジュールから出力される
パラレル信号を前記特定形式の信号に変換して、前記入
出力端から出力するとともに、前記入出力端から入力さ
れる特定形式の信号をパラレル信号に変換して前記送信
用モジュールへ出力するインターフェイス部と、 前記インターフェイス部の入出力端と前記コンピュータ
のデータバスとを接続する接続手段と、 前記インターフェイス部の状態及び前記コンピュータの
状態に基づいて、前記接続手段における信号の伝送方向
を制御する制御手段とを具備することを特徴とするイン
ターフェイスボード。1. An interface board inserted into a computer having a data bus for transmitting a signal of a specific format, comprising: a transmission module for time-division multiplexing and outputting an input parallel signal; A receiving module that separates the divided multiplexed signal into a parallel signal, and outputs the parallel signal; and an input / output terminal, and converts the parallel signal output from the receiving module into a signal of the specific format. An interface unit that outputs from the input / output terminal and converts a signal of a specific format input from the input / output terminal into a parallel signal and outputs the parallel signal to the transmission module; and an input / output terminal of the interface unit. Connecting means for connecting to a data bus of a computer; and a state of the interface unit and a state of the computer. Zui, the interface board, which comprises a control means for controlling a transmission direction of the signal in the connection means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP809497A JPH10207591A (en) | 1997-01-20 | 1997-01-20 | Interface board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP809497A JPH10207591A (en) | 1997-01-20 | 1997-01-20 | Interface board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10207591A true JPH10207591A (en) | 1998-08-07 |
Family
ID=11683736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP809497A Withdrawn JPH10207591A (en) | 1997-01-20 | 1997-01-20 | Interface board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10207591A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001084252A1 (en) * | 2000-04-28 | 2001-11-08 | Hitachi, Ltd. | Multiplexing control system and multiplexing method therefor |
| JP2006155678A (en) * | 2000-04-28 | 2006-06-15 | Hitachi Ltd | Multiplexing control system and multiplexing method |
| US7292896B2 (en) | 2000-04-28 | 2007-11-06 | Hitachi, Ltd. | Multiplexing control system and multiplexing method therefor |
| US7292897B2 (en) | 2000-04-28 | 2007-11-06 | Hitachi, Ltd. | Multiplexing control system and multiplexing method therefor |
| JP2011257928A (en) * | 2010-06-08 | 2011-12-22 | Yokogawa Electric Corp | Module |
| JP2016126108A (en) * | 2014-12-26 | 2016-07-11 | 株式会社デンソー | Audio controller |
-
1997
- 1997-01-20 JP JP809497A patent/JPH10207591A/en not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001084252A1 (en) * | 2000-04-28 | 2001-11-08 | Hitachi, Ltd. | Multiplexing control system and multiplexing method therefor |
| JP2006155678A (en) * | 2000-04-28 | 2006-06-15 | Hitachi Ltd | Multiplexing control system and multiplexing method |
| US7292896B2 (en) | 2000-04-28 | 2007-11-06 | Hitachi, Ltd. | Multiplexing control system and multiplexing method therefor |
| US7292897B2 (en) | 2000-04-28 | 2007-11-06 | Hitachi, Ltd. | Multiplexing control system and multiplexing method therefor |
| JP2011257928A (en) * | 2010-06-08 | 2011-12-22 | Yokogawa Electric Corp | Module |
| JP2016126108A (en) * | 2014-12-26 | 2016-07-11 | 株式会社デンソー | Audio controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102749985A (en) | Method and device for dynamically adjusting bus clock | |
| JPH10207591A (en) | Interface board | |
| US5631955A (en) | Option bus | |
| KR0135895B1 (en) | Interface device using integrated device electronics port | |
| US5339360A (en) | Method of synchronizing LEDS between a digital telephone and remote options | |
| KR100208227B1 (en) | Time slot switch between processor and device | |
| KR200298891Y1 (en) | IPC processing of the transmission board | |
| CN100595747C (en) | Processing system using bus for communication, and communication method between sending component and receiving component via bus | |
| JP2000132506A (en) | Communication device | |
| JPH10290268A (en) | Synchronous serial communication circuit and communicating method | |
| JP3983331B2 (en) | Computer equipment | |
| JPH0589033A (en) | Semiconductor integrated circuit | |
| RU2260835C2 (en) | Extensible automatic system | |
| JP2708366B2 (en) | Data processing system and auxiliary control device | |
| JP2003339186A (en) | Motor control apparatus | |
| JPH0795734B2 (en) | Circuit for polling communication | |
| JPH04289776A (en) | Data transmission method between a plurality of inverters | |
| JPH06284470A (en) | Time division multiplex transmission system | |
| JPH05153073A (en) | Multiplex circuit | |
| JP3200821B2 (en) | Semiconductor integrated circuit system | |
| JPH08191319A (en) | Data communication system | |
| JP2001014262A (en) | Switching device for ide device number | |
| KR960006449A (en) | Circuitry for interfacing with multiple ports in a redundant switching system | |
| JP2000332718A (en) | Semiconductor integrated circuit | |
| JPH02148931A (en) | Automatic data communication system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040406 |