JP2001251864A - Gate signal output apparatus - Google Patents

Gate signal output apparatus

Info

Publication number
JP2001251864A
JP2001251864A JP2000062173A JP2000062173A JP2001251864A JP 2001251864 A JP2001251864 A JP 2001251864A JP 2000062173 A JP2000062173 A JP 2000062173A JP 2000062173 A JP2000062173 A JP 2000062173A JP 2001251864 A JP2001251864 A JP 2001251864A
Authority
JP
Japan
Prior art keywords
phase
connection
pwm
gate signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000062173A
Other languages
Japanese (ja)
Other versions
JP4168222B2 (en
Inventor
Eiji Yamamoto
栄治 山本
Sadao Ishii
佐田夫 石井
Hidenori Hara
英則 原
Shunichi Sakata
俊一 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaskawa Electric Corp
Original Assignee
Yaskawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaskawa Electric Corp filed Critical Yaskawa Electric Corp
Priority to JP2000062173A priority Critical patent/JP4168222B2/en
Publication of JP2001251864A publication Critical patent/JP2001251864A/en
Application granted granted Critical
Publication of JP4168222B2 publication Critical patent/JP4168222B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a gate signal output apparatus used in a PWM inverter unit and also in a PWM cyclo-converter, in common. SOLUTION: When the output apparatus us connected to a three-phase three- level PWM inverter unit, a mode switching switch 9 makes the connection real-time implementation circuit group 300 connected to a dead-time implementation circuit group 400. Then, gate signals 501 to 512 are outputted, by using a connection ratio setting registers 200, the connection real-time implementation circuit group 300, and the dead-time implementation circuit group 400. When the output apparatus is connection to the three-phase three-phase cycle-converter, a mode changing switch 9 makes the connection real-time implementation circuit group 300 connected to a bidirectional switch connection distributing circuit 80, and gate signals 501 to 509 are outputted by using the connection ratio setting register group 300, an input/output phase information setting register 220, and the bidirectional switch connection distributing circuit 80.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、交流電源から供給
される電力を任意の周波数の交流電力へ変換する電力変
換装置を制御するためのゲート信号を出力するゲート信
号出力装置に関し、特に、3相パルス幅変調(以降 P
WM)インバータ装置および3相/3相PWMサイクロ
コンバータ装置に用いられるゲート信号出力装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gate signal output device for outputting a gate signal for controlling a power conversion device for converting power supplied from an AC power supply into AC power of an arbitrary frequency. Phase pulse width modulation (hereinafter P
WM) The present invention relates to a gate signal output device used for an inverter device and a three-phase / three-phase PWM cycloconverter device.

【0002】[0002]

【従来の技術】図4は、3相3レベルPWMインバータ
装置の主回路構成を示す等価回路図である。図4に示す
ように、3相3レベルPWMインバータ装置は、入力端
子11、12と、コンデンサ13、14と、半導体スイ
ッチング素子である絶縁ゲート形バイポーラトランジス
タ(以降 IGBT)15〜26と、ダイオード27〜
44と、出力端子45〜47とから構成されている。こ
の回路は、入力端子11、12を介して図4には図示さ
れていない交流電圧を直流電圧に変換するコンバータに
接続されている。入力端子11はコンバータの正極側に
接続され、入力端子12はコンバータの負極側に接続さ
れている。コンデンサ13、14は、入力端子11、1
2から供給される電圧の平滑化を行う。
2. Description of the Related Art FIG. 4 is an equivalent circuit diagram showing a main circuit configuration of a three-phase three-level PWM inverter device. As shown in FIG. 4, the three-phase three-level PWM inverter device includes input terminals 11 and 12, capacitors 13 and 14, insulated gate bipolar transistors (hereinafter, IGBTs) 15 to 26 which are semiconductor switching elements, and a diode 27. ~
44 and output terminals 45 to 47. This circuit is connected via input terminals 11 and 12 to a converter (not shown in FIG. 4) for converting an AC voltage to a DC voltage. The input terminal 11 is connected to the positive terminal of the converter, and the input terminal 12 is connected to the negative terminal of the converter. The capacitors 13 and 14 are connected to the input terminals 11 and 1
2 is smoothed.

【0003】この回路は、出力端子45〜47を介して
それぞれU相、V相、W相の負荷と接続されている。U
相の出力相電圧は、IGBT15〜18をスイッチング
することによって制御される。U相の出力相電圧の値
は、IGBT15、16をオンすると入力端子11にお
ける電圧値となり、IGBT17、18をオンすると入
力端子12における電圧値となり、IGBT16、17
をオンすると中間点10における電圧値となる。V相、
W相の出力相電圧も同様に、IGBT19〜22、IG
BT23〜26をスイッチングすることによって制御さ
れる。
This circuit is connected to U-phase, V-phase and W-phase loads via output terminals 45 to 47, respectively. U
The output phase voltages of the phases are controlled by switching IGBTs 15-18. The U-phase output phase voltage value becomes the voltage value at the input terminal 11 when the IGBTs 15 and 16 are turned on, and becomes the voltage value at the input terminal 12 when the IGBTs 17 and 18 are turned on.
Is turned on, the voltage value at the intermediate point 10 is obtained. V phase,
Similarly, the W-phase output phase voltages are IGBTs 19 to 22,
It is controlled by switching the BTs 23 to 26.

【0004】図5は、IGBT15〜26をそれぞれス
イッチングするゲート信号を作成するためのゲート信号
出力装置の構成を示すブロック図である。図5に示すよ
うにゲート信号出力装置は、キャリア発生回路100
と、接続比率設定レジスタ群200と、接続実時間作成
回路群300と、デッドタイム作成回路群400と、ゲ
ート信号出力端子601〜612とから構成されてい
る。接続比率設定レジスタ群200は接続比率設定レジ
スタ201〜212から構成されており、接続実時間作
成回路群300は、接続実時間作成回路301〜312
から構成されており、デッドタイム作成回路群400
は、デッドタイム作成回路401〜412とから構成さ
れている。
FIG. 5 is a block diagram showing a configuration of a gate signal output device for generating gate signals for switching the IGBTs 15 to 26, respectively. As shown in FIG. 5, the gate signal output device includes a carrier generation circuit 100.
, A connection ratio setting register group 200, a connection real time creation circuit group 300, a dead time creation circuit group 400, and gate signal output terminals 601 to 612. The connection ratio setting register group 200 includes connection ratio setting registers 201 to 212, and the connection real time creation circuit group 300 includes connection real time creation circuits 301 to 312.
And a dead time creation circuit group 400
Is composed of dead time creation circuits 401 to 412.

【0005】キャリア発生回路100は、PWMキャリ
ア信号である三角波電圧を発生させる。接続比率設定レ
ジスタ201〜212には、各相の電圧指令とPWMキ
ャリア信号である三角波電圧とを比較することによって
得られた三角波電圧の1周期の時間に対する各IGBT
15〜26のスイッチングパターンの接続時間の比率が
それぞれ格納される。
[0005] The carrier generation circuit 100 generates a triangular wave voltage which is a PWM carrier signal. The connection ratio setting registers 201 to 212 store each IGBT with respect to the time of one cycle of the triangular wave voltage obtained by comparing the voltage command of each phase with the triangular wave voltage which is the PWM carrier signal.
The connection time ratios of the switching patterns 15 to 26 are stored.

【0006】接続実時間作成回路301〜312は、キ
ャリア発生回路100から得られたPWMキャリア信号
の1周期の時間と、接続比率設定レジスタ201〜21
2より得られた各IGBT15〜26のスイッチングパ
ターンの接続時間の比率とに基づいて、PWMキャリア
信号の1周期における各IGBT15〜26のスイッチ
ングパターンの接続実時間をそれぞれ作成する。デッド
タイム作成回路401〜412は、接続実時間作成回路
301〜312によってそれぞれ作成された各IGBT
15〜26のスイッチングパターンの接続実時間から、
IGBT15〜18間、19〜22間、23〜26間の
短絡を防止するためのデッドタイムを差し引いて、各I
GBT15〜26のゲート信号501〜512をそれぞ
れゲート信号出力端子601〜612に出力している。
[0006] The connection real time creation circuits 301 to 312 are used to control the time of one cycle of the PWM carrier signal obtained from the carrier generation circuit 100 and the connection ratio setting registers 201 to 21.
Based on the ratio of the connection times of the switching patterns of the IGBTs 15 to 26 obtained from Step 2, the connection real time of the switching patterns of the IGBTs 15 to 26 in one cycle of the PWM carrier signal is created. The dead time creation circuits 401 to 412 are respectively IGBTs created by the connection real time creation circuits 301 to 312, respectively.
From the connection time of 15 to 26 switching patterns,
By subtracting the dead time for preventing short circuit between IGBTs 15-18, 19-22, and 23-26, each I
Gate signals 501 to 512 of GBTs 15 to 26 are output to gate signal output terminals 601 to 612, respectively.

【0007】図6は、3相/3相PWMサイクロコンバ
ータ装置の主回路構成を示す等価回路図である。図6
(a)に示すように、3相/3相PWMサイクロコンバ
ータ装置は、入力端子61〜63と、双方向スイッチ5
1〜59と、出力端子64〜66とから構成されてい
る。この3相/3相PWMサイクロコンバータ装置は、
各入力端子61〜63を介して図3には図示されていな
い3相交流電源のR相、S相、T相と接続されており、
出力端子64〜66を介してU相、V相、W相の負荷
(不図示)と接続されている。
FIG. 6 is an equivalent circuit diagram showing a main circuit configuration of a three-phase / 3-phase PWM cycloconverter device. FIG.
As shown in (a), the three-phase / 3-phase PWM cycloconverter includes input terminals 61 to 63 and a bidirectional switch 5.
1 to 59 and output terminals 64 to 66. This three-phase / 3-phase PWM cycloconverter device
The input terminals 61 to 63 are connected to R, S, and T phases of a three-phase AC power supply (not shown in FIG. 3).
The output terminals 64 to 66 are connected to U-phase, V-phase, and W-phase loads (not shown).

【0008】この3相/3相PWMサイクロコンバータ
装置は、双方向スイッチ51〜59をスイッチングする
ことによって、3相交流電源から供給される電圧を任意
の周波数の3相交流電圧に変換するものである。各双方
向スイッチ51〜59は、図5(b)に示すように、I
GBT70とダイオード72とが直列に接続された片方
向スイッチとIGBT71とダイオード73とが直列に
接続された片方向スイッチとが逆並列に接続されること
によって形成されている。
This three-phase / three-phase PWM cycloconverter converts a voltage supplied from a three-phase AC power supply into a three-phase AC voltage of an arbitrary frequency by switching the bidirectional switches 51 to 59. is there. As shown in FIG. 5B, each of the bidirectional switches 51 to 59
The one-way switch in which the GBT 70 and the diode 72 are connected in series and the one-way switch in which the IGBT 71 and the diode 73 are connected in series are connected in antiparallel.

【0009】上述のような3相/3相PWMサイクロコ
ンバータ装置を制御するための制御装置が、特開平11
−341807号公報に記載されている。この公報に記
載された制御装置は、出力電圧指令の2つの線間電圧値
とPWMキャリア信号である三角波電圧とを比較して、
4つのスイッチングパターンSP0h、SP1h、SP
0m、SP1mを作成し、その4つのスイッチングパタ
ーンSP0h、SP1h、SP0m、SP1mや、3相
交流電源のR相の相電圧の位相や出力相電圧の位相など
の位相情報に基づいて双方向スイッチ51〜59へのゲ
ート信号501〜509を作成している。
A control device for controlling the three-phase / 3-phase PWM cycloconverter device as described above is disclosed in
No. 3,341,807. The control device described in this publication compares two line voltage values of the output voltage command with a triangular wave voltage which is a PWM carrier signal,
Four switching patterns SP0h, SP1h, SP
0m, SP1m, and the bidirectional switch 51 based on the four switching patterns SP0h, SP1h, SP0m, SP1m, and the phase information such as the phase of the R-phase voltage of the three-phase AC power supply and the phase of the output phase voltage. Gate signals 501 to 509 are generated.

【0010】図7は、上述の制御装置によって各双方向
スイッチ51〜59をそれぞれスイッチングするための
ゲート信号501〜509を作成するためのゲート信号
出力装置の構成を示すブロック図である。図7に示すよ
うにゲート信号出力装置は、キャリア発生回路100
と、接続比率設定レジスタ群200と、接続実時間作成
回路群300と、双方向スイッチ接続分配回路80と、
ゲート信号出力端子601〜609とから構成されてい
る。接続比率設定レジスタ群200は接続比率設定レジ
スタ201〜204から構成されており、接続実時間作
成回路群300は、接続実時間作成回路301〜304
から構成されている。
FIG. 7 is a block diagram showing the configuration of a gate signal output device for generating gate signals 501 to 509 for switching the bidirectional switches 51 to 59 by the control device described above. As shown in FIG. 7, the gate signal output device includes a carrier generation circuit 100.
A connection ratio setting register group 200, a connection real time creation circuit group 300, a bidirectional switch connection distribution circuit 80,
Gate signal output terminals 601 to 609 are provided. The connection ratio setting register group 200 includes connection ratio setting registers 201 to 204, and the connection real time creation circuit group 300 includes connection real time creation circuits 301 to 304.
It is composed of

【0011】キャリア発生回路100は、PWMキャリ
ア信号である三角波電圧を発生させる。各接続比率設定
レジスタ201〜204には、PWMキャリア信号の1
周期に対するスイッチングパターンSP0h、SP1
h、SP0m、SP1mの接続時間の比率がそれぞれ格
納されている。各接続実時間作成回路301〜304
は、キャリア発生回路100から得られたPWMキャリ
ア信号の1周期の時間と、接続比率設定レジスタ201
〜204より得られた各スイッチングパターンSP0
h、SP1h、SP0m、SP1mの接続時間の比とに
基づいて、PWMキャリア信号の1周期における各スイ
ッチングパターンSP0h、SP1h、SP0m、SP
1mの接続実時間をそれぞれ作成する。
The carrier generating circuit 100 generates a triangular wave voltage which is a PWM carrier signal. Each of the connection ratio setting registers 201 to 204 stores one of the PWM carrier signals.
Switching pattern SP0h, SP1 for cycle
h, SP0m, and the connection time ratio of SP1m are stored. Connection real-time creation circuits 301 to 304
Is the time of one cycle of the PWM carrier signal obtained from the carrier generation circuit 100 and the connection ratio setting register 201
Each switching pattern SP0 obtained from 204204
h, SP1h, SP0m, SP1m, and the switching patterns SP0h, SP1h, SP0m, SP in one cycle of the PWM carrier signal.
1 m connection real time is created.

【0012】双方向スイッチ接続分配回路80は、各ス
イッチングパターンSP0h、SP1h、SP0m、S
P1mの接続実時間と入出力位相情報設定レジスタ22
0に格納されている3相交流電圧のR相の相電圧の位相
や出力相電圧の位相などの位相情報とに基づいてゲート
信号501〜509を作成し、ゲート信号501〜50
9をゲート信号出力端子601〜609に出力してい
る。
The bidirectional switch connection / distribution circuit 80 includes switching patterns SP0h, SP1h, SP0m, S
P1m connection real time and input / output phase information setting register 22
The gate signals 501 to 509 are generated based on the phase information such as the phase of the R phase of the three-phase AC voltage and the phase of the output phase voltage stored in 0, and the gate signals 501 to 50 are generated.
9 is output to the gate signal output terminals 601 to 609.

【0013】通常、図5および図7に示すようなゲート
信号出力装置は、上述したように、接続比率設定レジス
タや接続実時間作成回路のような共通の部分が多い。し
たがって、PWMインバータ装置とPWMサイクロコン
バータ装置とでゲート信号出力装置を共通化することが
できれば、PWMインバータ装置やPWMサイクロコン
バータ装置の開発コストや開発期間を削減することがで
きる。しかしながら、従来、このようなゲート信号出力
装置は、PWMインバータ装置用のものとPWMサイク
ロコンバータ装置のものとで別途に設計されている。そ
のため、それぞれのゲート信号出力装置の開発する際
に、開発コストや開発するための時間が別途に必要とな
ってしまうといった問題があった。
Normally, the gate signal output device as shown in FIGS. 5 and 7 has many common parts such as a connection ratio setting register and a connection real time creation circuit as described above. Therefore, if the gate signal output device can be shared between the PWM inverter device and the PWM cycloconverter device, the development cost and development period of the PWM inverter device and the PWM cycloconverter device can be reduced. However, conventionally, such a gate signal output device is separately designed for a PWM inverter device and for a PWM cycloconverter device. Therefore, when each gate signal output device is developed, there is a problem that a development cost and a time for the development are separately required.

【0014】また、図5および図7に示すようなゲート
信号出力装置を、ただ単に、一体化して特定用途向けI
C(以降 ASIC)等のデジタルデバイスで構成した
場合には、ゲート信号の出力端子がインバータ用とサイ
クロコンバータ用とで多数必要であるといった問題があ
る。
Further, the gate signal output device as shown in FIG. 5 and FIG.
When a digital device such as C (hereinafter referred to as ASIC) is used, there is a problem that a large number of gate signal output terminals are required for the inverter and the cycloconverter.

【0015】[0015]

【発明が解決しようとする課題】従来、PWMインバー
タ装置やPWMサイクロコンバータ装置を開発する際に
は、ゲート信号出力装置がPWMインバータ装置用とP
WMサイクロコンバータ装置用とで別途専用に必要とな
るため、PWMインバータ装置やPWMサイクロコンバ
ータ装置の開発コストや開発期間が別途必要になってし
まうという問題があった。
Conventionally, when a PWM inverter device or a PWM cycloconverter device is developed, a gate signal output device is used for a PWM inverter device.
Since it is separately required for the WM cycloconverter device, there is a problem that the development cost and the development period of the PWM inverter device and the PWM cycloconverter device are separately required.

【0016】本発明は、PWMインバータ装置とPWM
サイクロコンバータ装置とで共通して使用することがで
きるゲート信号出力装置を提供することを目的とする。
The present invention relates to a PWM inverter device and a PWM
An object of the present invention is to provide a gate signal output device that can be commonly used with a cycloconverter device.

【0017】[0017]

【課題を解決するための手段】上記問題を解決するため
に、本発明は、PWMキャリア信号を発生させるキャリ
ア発生手段と、前記PWMキャリア信号の1周期の時間
に対する複数のスイッチングパターンの接続時間の比率
がそれぞれ格納される複数の接続比率設定レジスタと、
前記各接続比率設定レジスタにそれぞれ格納された前記
各スイッチングパターンの接続時間の比率と前記PWM
キャリア信号の1周期の時間とから、前記PWMキャリ
ア信号の1周期における前記各スイッチングパターンの
接続実時間をそれぞれ作成する複数の接続実時間作成回
路と、該各接続実時間作成回路によってそれぞれ作成さ
れた前記各接続実時間から、前記各半導体スイッチング
素子間の短絡防止のためのデッドタイムを差し引いて、
3相PWMインバータ装置に備えられる複数の半導体ス
イッチング素子へのゲート信号をそれぞれ出力する複数
のデッドタイム作成回路と、3相/3相PWMサイクロ
コンバータ装置に入力される電圧の位相と前記3相/3
相PWMサイクロコンバータ装置から出力されるべき出
力電圧指令の位相とを格納する入出力位相情報設定レジ
スタと、前記各接続実時間作成回路によってそれぞれ作
成された前記各接続実時間と前記入出力位相レジスタの
格納された各位相とに基づいて前記3相/3相PWMサ
イクロコンバータ装置に備えられる複数の双方向スイッ
チへのゲート信号を出力する双方向スイッチ接続分配回
路と、前記各デッドタイム作成回路と前記双方向スイッ
チ接続分配回路とにそれぞれ接続され、前記各デッドタ
イム作成回路と前記双方向スイッチ接続分配回路とから
出力された各ゲート信号をそれぞれ出力するための複数
の出力端子と、前記3相PWMインバータ装置に用いら
れる場合には前記各接続実時間作成回路と前記各デッド
タイム作成回路とをそれぞれ接続し、前記3相/3相P
WMサイクロコンバータ装置に用いられる場合には前記
各接続実時間作成回路と前記双方向スイッチ接続分配回
路とを接続する切り替え手段とを備える。
In order to solve the above problem, the present invention provides a carrier generating means for generating a PWM carrier signal, and a connection time of a plurality of switching patterns with respect to a period of one cycle of the PWM carrier signal. A plurality of connection ratio setting registers each storing a ratio,
The ratio of the connection time of each switching pattern stored in each connection ratio setting register and the PWM
A plurality of connection real time creation circuits for respectively creating connection real time of each of the switching patterns in one cycle of the PWM carrier signal from a time of one cycle of the carrier signal; From the respective connection real times, subtracting a dead time for preventing a short circuit between the respective semiconductor switching elements,
A plurality of dead time generating circuits for respectively outputting gate signals to a plurality of semiconductor switching elements provided in the three-phase PWM inverter; a phase of a voltage input to the three-phase / 3-phase PWM cycloconverter; 3
An input / output phase information setting register for storing a phase of an output voltage command to be output from the phase PWM cycloconverter device, and the connection real time and the input / output phase register respectively created by the connection real time creation circuits A bidirectional switch connection / distribution circuit that outputs a gate signal to a plurality of bidirectional switches provided in the three-phase / three-phase PWM cycloconverter device based on each of the stored phases; A plurality of output terminals respectively connected to the bidirectional switch connection and distribution circuit for outputting respective gate signals output from the dead time creation circuits and the bidirectional switch connection and distribution circuit; When used in a PWM inverter device, each of the connection real time creation circuits and each of the dead time creation circuits Each connected, the 3-phase / 3-phase P
When used in a WM cycloconverter device, the device includes switching means for connecting the connection real-time creation circuits and the bidirectional switch connection distribution circuit.

【0018】本発明のゲート信号出力装置は、3相PW
Mインバータ装置の複数の半導体スイッチング素子をス
イッチングするゲート信号を作成するために必要なキャ
リア発生手段と、各接続比率設定レジスタと、各接続実
時間作成回路と、各デッドタイム作成回路と、前記各ゲ
ート信号の出力端子とを備えている。
The gate signal output device of the present invention has a three-phase PW
A carrier generating means necessary for generating a gate signal for switching a plurality of semiconductor switching elements of the M inverter device, each connection ratio setting register, each connection real time generation circuit, each dead time generation circuit, And a gate signal output terminal.

【0019】また、本発明のゲート信号出力装置は、そ
れらに加え、3相/3相PWMサイクロコンバータ装置
の複数の双方向スイッチをスイッチングするゲート信号
を出力するために必要な入出力位相設定レジスタと、双
方向スイッチ接続分配回路とを備えている。
The gate signal output device according to the present invention further includes an input / output phase setting register necessary for outputting a gate signal for switching a plurality of bidirectional switches of a three-phase / 3-phase PWM cycloconverter device. And a bidirectional switch connection distribution circuit.

【0020】さらに、本発明のゲート信号出力装置は、
各接続実時間作成回路を、各デッドタイム作成回路に接
続するか、双方向スイッチ接続分配回路に接続するかを
切り替える切り替え手段を備えている。
Furthermore, the gate signal output device of the present invention
There is provided switching means for switching whether each connection real-time creation circuit is connected to each dead time creation circuit or a bidirectional switch connection distribution circuit.

【0021】本発明のゲート信号出力装置では、上述の
ような構成となっているため、3相PWMインバータ装
置の複数の半導体スイッチング素子をスイッチングする
ためにゲート信号と、3相/3相PWMサイクロコンバ
ータ装置の複数の双方向スイッチをスイッチングするた
めにゲート信号とを出力することができる。
Since the gate signal output device of the present invention has the above-described configuration, a gate signal and a three-phase / three-phase PWM cyclone for switching a plurality of semiconductor switching elements of the three-phase PWM inverter device are provided. A gate signal can be output to switch a plurality of bidirectional switches of the converter device.

【0022】したがって、3相PWMインバータ装置や
3相/3相PWMサイクロコンバータ装置を開発する際
には、本発明のゲート信号出力装置を用いることによっ
て、ゲート信号出力装置の共通化を計ることができる。
Therefore, when developing a three-phase PWM inverter device or a three-phase / 3-phase PWM cycloconverter device, it is possible to use the gate signal output device of the present invention to make the gate signal output device common. it can.

【0023】[0023]

【発明の実施の形態】本発明の一実施形態のゲート信号
出力装置について図面を参照して詳細に説明する。全図
において、同一の符号がつけられている構成要素は、す
べて同一のものを示す。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A gate signal output device according to one embodiment of the present invention will be described in detail with reference to the drawings. In all the drawings, the components denoted by the same reference numerals all indicate the same components.

【0024】まず、本実施形態のゲート信号出力装置の
構成について、図1を参照して説明する。図1は、本実
施形態のゲート信号出力装置の構成を示すブロック図で
ある。図1に示すように、本実施形態のゲート信号出力
装置は、キャリア発生回路100と、接続比率設定レジ
スタ群200と、接続実時間作成回路群300とデッド
タイム作成回路群400と、双方向スイッチ接続分配回
路80と、入出力位相情報レジスタ220と、ゲート信
号出力端子601〜612と、モード切り変えスイッチ
9とから構成されている。キャリア発生回路100と、
接続比率設定レジスタ群200と、接続実時間作成回路
群300と、デッドタイム作成回路群400と、双方向
スイッチ接続分配回路80と、入出力位相情報レジスタ
220と、ゲート信号出力端子601〜612とは、前
述したとおりの動作を行う。モード切り替えスイッチ9
は、3相PWMインバータ装置に用いられる場合には、
各接続実時間作成回路301〜312と各デッドタイム
作成回路401〜412とをそれぞれ接続し、3相/3
相PWMサイクロコンバータ装置に用いられる場合に
は、各接続実時間作成回路301〜312と双方向スイ
ッチ接続分配回路80とを接続する。
First, the configuration of the gate signal output device of the present embodiment will be described with reference to FIG. FIG. 1 is a block diagram showing a configuration of the gate signal output device of the present embodiment. As shown in FIG. 1, the gate signal output device according to the present embodiment includes a carrier generation circuit 100, a connection ratio setting register group 200, a connection real time creation circuit group 300, a dead time creation circuit group 400, a bidirectional switch It comprises a connection distribution circuit 80, an input / output phase information register 220, gate signal output terminals 601 to 612, and a mode switching switch 9. A carrier generation circuit 100;
The connection ratio setting register group 200, the connection real time creation circuit group 300, the dead time creation circuit group 400, the bidirectional switch connection distribution circuit 80, the input / output phase information register 220, the gate signal output terminals 601 to 612, Performs the operation as described above. Mode switch 9
Is used in a three-phase PWM inverter device,
The connection real time creation circuits 301 to 312 and the dead time creation circuits 401 to 412 are respectively connected to form three-phase / 3
When used in the phase PWM cycloconverter device, the connection real-time creation circuits 301 to 312 and the bidirectional switch connection distribution circuit 80 are connected.

【0025】次に、本実施形態のゲート信号出力装置の
動作について図2、図3を参照して説明する。図2は、
本実施形態のゲート信号出力装置が3相3レベルPWM
インバータ装置に接続された場合の3相3レベルPWM
インバータ装置の構成を示すブロック図である。3相電
源1から供給される交流電圧は、コンバータである整流
ダイオードブリッジ4によって、全波整流されて直流電
圧となる。その直流電圧は3相3レベルPWMインバー
タ装置に入力され、3相3レベルPWMインバータ装置
は、各IGBT15〜26のスイッチングによってU
相、V相、W相の3つの負荷3へ3相交流電圧を出力し
ている。図2に示すように、本実施形態のゲート信号出
力装置5のゲート信号出力端子601〜612は、ゲー
トドライバ60と接続されている。ゲート信号出力端子
601〜612から出力された各ゲート信号501〜5
12はゲートドライバ60で増幅されて各IGBT15
〜26へ入力され、各IGBT15〜26のスイッチン
グが行われる。
Next, the operation of the gate signal output device of this embodiment will be described with reference to FIGS. FIG.
The gate signal output device of the present embodiment is a three-phase three-level PWM
Three-phase three-level PWM when connected to an inverter device
FIG. 3 is a block diagram illustrating a configuration of an inverter device. The AC voltage supplied from the three-phase power supply 1 is subjected to full-wave rectification by a rectifier diode bridge 4 as a converter to become a DC voltage. The DC voltage is input to a three-phase three-level PWM inverter, and the three-phase three-level PWM inverter is driven by switching of each of the IGBTs 15-26.
A three-phase AC voltage is output to three loads 3 of a phase, a V phase, and a W phase. As shown in FIG. 2, the gate signal output terminals 601 to 612 of the gate signal output device 5 of the present embodiment are connected to the gate driver 60. Gate signals 501 to 5 output from gate signal output terminals 601 to 612
12 is amplified by the gate driver 60 and each IGBT 15
To IGBTs to perform switching of each of the IGBTs 15 to 26.

【0026】3相3レベルPWMインバータ装置に接続
される場合には、本実施形態のゲート信号出力装置5の
モード切り替えスイッチ9は、接続実時間作成回路30
1〜312とデットタイム作成回路401〜412とを
それぞれ接続している。
When connected to a three-phase three-level PWM inverter device, the mode changeover switch 9 of the gate signal output device 5 of the present embodiment
1 to 312 and the dead time creation circuits 401 to 412, respectively.

【0027】接続比率設定レジスタ201〜212に
は、PWMキャリア信号の1周期の時間に対する各IG
BT15〜26のスイッチングパターンの接続時間の比
率が格納されている。接続実時間作成回路301〜31
2は、それらの接続比率とキャリア発生回路100から
出力されるPWMキャリア信号の1周期の時間から、P
WMキャリア信号の1周期における各IGBT15〜2
6のスイッチングパターンの接続実時間を作成して出力
する。モード切り替えスイッチ9は、接続実時間作成回
路301〜312とデッドタイム作成回路401〜41
2とを接続しているため、各IGBT15〜26のスイ
ッチングパターンの接続実時間は、デッドタイム作成回
路401〜412にそれぞれ入力される。デッドタイム
作成回路401〜412は、接続実時間作成回路301
〜312から出力された各IGBT15〜26のスイッ
チングパターンの接続実時間から各IGBT15〜26
の短絡防止のためのデッドタイムを差し引いて各IGB
T15〜26へのゲート信号501〜512を作成し
て、そのゲート信号501〜512をゲート信号出力端
子601〜612にそれぞれ出力する。各ゲート信号5
01〜512は、ゲートドライバ60によって増幅され
て各IGBT15〜26に入力され、各IGBT15〜
26のスイッチングが行われる。
The connection ratio setting registers 201 to 212 store each IG with respect to the time of one cycle of the PWM carrier signal.
The ratio of the connection time of the switching patterns of the BTs 15 to 26 is stored. Connection real-time creation circuits 301-31
2 is calculated from the connection ratio and the time of one cycle of the PWM carrier signal output from the carrier generation circuit 100.
Each IGBT 15-2 in one cycle of WM carrier signal
The connection real time of the switching pattern 6 is created and output. The mode change switch 9 includes connection real time creation circuits 301 to 312 and dead time creation circuits 401 to 41.
2, the actual connection time of the switching pattern of each of the IGBTs 15 to 26 is input to the dead time creation circuits 401 to 412, respectively. Dead time creation circuits 401 to 412 are connected real time creation circuit 301.
From the connection real time of the switching patterns of the IGBTs 15 to 26 output from the IGBTs 15 to 26
Each IGB by subtracting the dead time to prevent short circuit
Gate signals 501 to 512 for T15 to T26 are created, and the gate signals 501 to 512 are output to gate signal output terminals 601 to 612, respectively. Each gate signal 5
01 to 512 are amplified by the gate driver 60 and input to the IGBTs 15 to 26, and the IGBTs 15 to
26 are performed.

【0028】なお、本実施形態のゲート信号出力装置5
が出力可能なゲート信号の数は12個である。そして、
3相2レベルPWMインバータ装置に必要なゲート信号
の数は6個である。したがって、本実施形態のゲート信
号出力装置5は、3相2レベルPWMインバータ装置の
ゲート信号出力装置としても用いることができる。
The gate signal output device 5 of the present embodiment
Can output twelve gate signals. And
The number of gate signals required for the three-phase two-level PWM inverter device is six. Therefore, the gate signal output device 5 of the present embodiment can also be used as a gate signal output device of a three-phase two-level PWM inverter device.

【0029】図3は、本実施形態のゲート信号出力装置
5が3相/3相PWMサイクロコンバータ装置に接続さ
れた場合の3相/3相PWMサイクロコンバータ装置の
構成を示すブロック図である。
FIG. 3 is a block diagram showing the configuration of a three-phase / 3-phase PWM cycloconverter device when the gate signal output device 5 of the present embodiment is connected to a three-phase / 3-phase PWM cycloconverter device.

【0030】3相電源1から供給される交流電圧は、入
力フィルタ2を介して3相/3相サイクロコンバータに
出力される。3相/3相サイクロコンバータ装置は、各
双方向スイッチのスイッチングによってU相、V相、W
相の3つの負荷3へ任意の周波数の3相交流電圧を出力
している。U相、V相、W相には、出力電流を検出する
電流検出器6をそれぞれ備えている。電流検出器6の出
力は、転流制御回路50に入力される。
The AC voltage supplied from the three-phase power supply 1 is output to the three-phase / three-phase cycloconverter via the input filter 2. In the three-phase / 3-phase cycloconverter device, the U-phase, V-phase, and W-phase
A three-phase AC voltage of an arbitrary frequency is output to the three loads 3 of the phase. Each of the U-phase, V-phase, and W-phase is provided with a current detector 6 for detecting an output current. The output of the current detector 6 is input to the commutation control circuit 50.

【0031】図3に示すように、ゲート信号出力端子6
01〜612は、転流制御回路50と接続されている。
転流制御回路50では、電流検出器61〜63から検出さ
れる電流の極性を用いて、各双方向スイッチ1つあたり
2つ備えられているIGBT70、71のそれぞれの転
流順序を制御するものである。本実施形態のゲート信号
出力装置5のゲート信号出力端子601〜612は、転
流制御回路50と接続されている。転流制御回路50
は、ゲート信号出力端子601〜609からゲート信号
601〜609を入力し、電流検出器61〜63から検出
される電流の極性に基づいて、各双方向スイッチ51〜
59が備えるIGBT70、71への18個のゲート信
号を作成する。作成された18個のゲート信号は、ゲー
トドライバ60で増幅され、各双方向スイッチ51〜5
9の各IGBT70、71へ入力される。
As shown in FIG. 3, the gate signal output terminal 6
01 to 612 are connected to the commutation control circuit 50.
The commutation control circuit 50, the current detector 61 with the polarity of the current detected from the 6 3, controls each of the commutation sequence of IGBT70,71 which are provided two per each bidirectional switch Is what you do. The gate signal output terminals 601 to 612 of the gate signal output device 5 of the present embodiment are connected to the commutation control circuit 50. Commutation control circuit 50
Receives the gate signals 601 to 609 from the gate signal output terminals 601 to 609, based on the polarity of the current detected from the current detector 61 through 3, the bidirectional switch 51 to
18 gate signals to the IGBTs 70 and 71 included in 59 are created. The created 18 gate signals are amplified by the gate driver 60, and each of the bidirectional switches 51 to 5
9 is input to each of the IGBTs 70 and 71.

【0032】接続実時間作成回路群300は、接続比率
設定レジスタ群200より得られたPWMキャリア信号
の1周期の時間に対する各スイッチングパターンSP0
h、SP1h、SP0m、SP1mの接続時間の比率よ
り、PWMキャリア信号の1周期における各スイッチン
グパターンSP0h、SP1h、SP0m、SP1mの
接続実時間を作成する。ゲート信号出力装置5のモード
切り替えスイッチ9は、接続実時間作成回路群300と
双方向スイッチ接続分配回路80とを接続している。し
たがって、接続実時間作成回路301〜304において
作成された各接続実時間は双方向スイッチ接続分配回路
80に入力される。双方向スイッチ接続分配回路80
は、各スイッチングパターンSP0h、SP1h、SP
0m、SP1mの接続実時間と入出力位相情報設定レジ
スタ220に格納されている3相交流電源のR相の入力
電流の位相や出力相電圧の位相などの位相情報とに基づ
いてゲート信号501〜509を作成して、そのゲート
信号501〜509をゲート信号出力端子601〜60
9に出力している。
The connection real time creation circuit group 300 includes a switching pattern SP0 for one cycle time of the PWM carrier signal obtained from the connection ratio setting register group 200.
From the ratio of the connection time of h, SP1h, SP0m, and SP1m, the connection real time of each switching pattern SP0h, SP1h, SP0m, and SP1m in one cycle of the PWM carrier signal is created. The mode changeover switch 9 of the gate signal output device 5 connects the connection real-time creation circuit group 300 and the bidirectional switch connection distribution circuit 80. Therefore, each connection real time created by the connection real time creation circuits 301 to 304 is input to the bidirectional switch connection distribution circuit 80. Bidirectional switch connection distribution circuit 80
Are the switching patterns SP0h, SP1h, SP
0m, SP1m and the gate signals 501 to 501 based on the phase information such as the phase of the input current and the phase of the output phase voltage of the R phase of the three-phase AC power supply stored in the input / output phase information setting register 220. 509, and outputs the gate signals 501-509 to gate signal output terminals 601-60.
9 is output.

【0033】転流制御回路50は、ゲート信号出力装置
5から出力されたゲート信号501〜509と電流検出
器6から入力した電流の極性とに基づいて双方向スイッ
チが備える2つのIGBTのそれぞれの転流順序を制御
し、各IGBTを駆動する18個のゲート信号をゲート
ドライバ60に出力して各IGBTの制御を行う。
The commutation control circuit 50 controls each of the two IGBTs of the two-way switch based on the gate signals 501 to 509 output from the gate signal output device 5 and the polarity of the current input from the current detector 6. The commutation order is controlled, and 18 gate signals for driving each IGBT are output to the gate driver 60 to control each IGBT.

【0034】以上述べたように、本実施形態のゲート信
号出力装置5は3相PWMインバータ装置のゲート信号
出力装置に必要な部分と、3相/3相PWMサイクロコ
ンバータ装置のゲート信号出力装置に必要な部分とを備
えており、モード切り替えスイッチ9を備えることによ
って3相PWMインバータ装置にも3相/3相PWMサ
イクロコンバータ装置にも用いることができるようにな
っている。そのため、3相PWMインバータ装置や3相
/3相PWMサイクロコンバータ装置を開発する際には
ゲート信号出力回路を共通化することができるので、3
相PWMインバータ装置や3相/3相PWMサイクロコ
ンバータ装置の開発コストおよび開発期間を削減するこ
とができる。
As described above, the gate signal output device 5 of the present embodiment is a part required for the gate signal output device of the three-phase PWM inverter device and the gate signal output device of the three-phase / 3-phase PWM cycloconverter device. It has the necessary parts, and is equipped with the mode changeover switch 9 so that it can be used for both a three-phase PWM inverter device and a three-phase / 3-phase PWM cycloconverter device. Therefore, a gate signal output circuit can be shared when developing a three-phase PWM inverter device or a three-phase / 3-phase PWM cycloconverter device.
The development cost and the development period of the phase PWM inverter device and the three-phase / 3-phase PWM cycloconverter device can be reduced.

【0035】また、本発明のゲート信号出力装置5で
は、インバータ装置へのゲート信号出力端子とサイクロ
コンバータへのゲート信号出力端子とが共通化されてい
る。そのため、本発明のゲート信号出力装置5は、AS
IC等のディジタルデバイスで構成した場合に出力ピン
数を節約できるという利点を有する。
In the gate signal output device 5 of the present invention, the gate signal output terminal to the inverter device and the gate signal output terminal to the cycloconverter are shared. Therefore, the gate signal output device 5 of the present invention
This has the advantage that the number of output pins can be reduced when it is configured by a digital device such as an IC.

【0036】[0036]

【発明の効果】以上述べたように、本発明のゲート信号
出力装置では、3相PWMインバータ装置の複数の半導
体スイッチング素子をスイッチングするためのゲート信
号と、3相/3相PWMサイクロコンバータ装置の複数
の双方向スイッチをスイッチングするためのゲート信号
とを出力することができる。
As described above, in the gate signal output device of the present invention, the gate signal for switching a plurality of semiconductor switching elements of the three-phase PWM inverter device and the three-phase / 3-phase PWM cycloconverter device are provided. A gate signal for switching a plurality of bidirectional switches can be output.

【0037】したがって、3相PWMインバータ装置や
3相/3相PWMサイクロコンバータ装置を開発する際
には、本発明のゲート信号出力装置を用いることによっ
て、ゲート信号出力装置の共通化を計ることができる。
そのため、3相PWMインバータ装置や3相/3相PW
Mサイクロコンバータ装置を開発するための開発コスト
および開発期間の削減を行うことができる。
Therefore, when developing a three-phase PWM inverter device or a three-phase / 3-phase PWM cycloconverter device, it is possible to use the gate signal output device of the present invention to make the gate signal output device common. it can.
Therefore, a three-phase PWM inverter device or a three-phase / 3-phase PW
The development cost and development period for developing the M cycloconverter device can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態のゲート信号出力装置の構
成を示すブロック図である。
FIG. 1 is a block diagram illustrating a configuration of a gate signal output device according to an embodiment of the present invention.

【図2】本発明の一実施形態のゲート信号出力装置が3
相3レベルPWMインバータ装置に接続された場合の3
相3レベルPWMインバータ装置の構成を示すブロック
図である。
FIG. 2 shows a gate signal output device according to an embodiment of the present invention;
3 when connected to a phase 3 level PWM inverter device
It is a block diagram showing composition of a phase 3 level PWM inverter device.

【図3】本発明の一実施形態のゲート信号出力装置が3
相/3相PWMサイクロコンバータ装置に接続された場
合の3相/3相PWMサイクロコンバータ装置の構成を
示すブロック図である。
FIG. 3 shows a gate signal output device according to an embodiment of the present invention;
FIG. 3 is a block diagram illustrating a configuration of a three-phase / 3-phase PWM cycloconverter device when connected to a three-phase / 3-phase PWM cycloconverter device.

【図4】3相3レベルPWMインバータ装置の主回路構
成を示す等価回路図である。
FIG. 4 is an equivalent circuit diagram showing a main circuit configuration of a three-phase three-level PWM inverter device.

【図5】3相3レベルPWMインバータ装置に用いられ
る従来のゲート信号出力回路の構成を示すブロック図で
ある。
FIG. 5 is a block diagram showing a configuration of a conventional gate signal output circuit used in a three-phase three-level PWM inverter device.

【図6】3相/3相PWMサイクロコンバータ装置の主
回路構成を示す等価回路図である。
FIG. 6 is an equivalent circuit diagram showing a main circuit configuration of a three-phase / 3-phase PWM cycloconverter device.

【図7】3相/3相PWMサイクロコンバータ装置に用
いられる従来のゲート信号出力回路の構成を示すブロッ
ク図である。
FIG. 7 is a block diagram showing a configuration of a conventional gate signal output circuit used in a three-phase / 3-phase PWM cycloconverter device.

【符号の説明】[Explanation of symbols]

1 3相電源 2 入力フィルタ 3 負荷 4 整流ダイオードブリッジ 5 ゲート信号出力装置 6 電流検出器 9 モード切り替えスイッチ 10 中間点 11、12 入力端子 13、14 コンデンサ 15〜26、70、71 IGBT 27〜44、72、73 ダイオード 40 双方向スイッチ接続分配回路群 50 転流制御回路 51〜59 双方向スイッチ 60 ゲートドライバ 61〜63 入力端子 64〜66 出力端子 80 双方向スイッチ接続分配回路 100 キャリア発生回路 200 接続比率設定レジスタ群 201〜212 接続比率設定レジスタ 220 入出力情報設定レジスタ 300 接続実時間作成回路群 301〜312 接続実時間作成回路 400 デッドタイム作成回路群 401〜412 デッドタイム作成回路 501〜512 ゲート信号 601〜612 ゲート信号出力端子 DESCRIPTION OF SYMBOLS 1 3-phase power supply 2 Input filter 3 Load 4 Rectifier diode bridge 5 Gate signal output device 6 Current detector 9 Mode changeover switch 10 Intermediate point 11, 12 Input terminal 13, 14 Capacitor 15-26, 70, 71 IGBT 27-44, 72, 73 Diode 40 Bidirectional switch connection and distribution circuit group 50 Commutation control circuit 51 to 59 Bidirectional switch 60 Gate driver 61 to 63 Input terminal 64 to 66 Output terminal 80 Bidirectional switch connection and distribution circuit 100 Carrier generation circuit 200 Connection ratio Setting register group 201 to 212 Connection ratio setting register 220 I / O information setting register 300 Connection real time creation circuit group 301 to 312 Connection real time creation circuit 400 Dead time creation circuit group 401 to 412 Dead time creation circuit 501 to 512 Gate signal No. 601 to 612 Gate signal output terminal

───────────────────────────────────────────────────── フロントページの続き (72)発明者 原 英則 福岡県北九州市八幡西区黒崎城石2番1号 株式会社安川電機内 (72)発明者 坂田 俊一 福岡県北九州市八幡西区黒崎城石2番1号 株式会社安川電機内 Fターム(参考) 5H007 CA01 CB05 CC23 DB07 EA03 EA13 5H750 BA01 BA06 CC06 DD14 DD18 FF02  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Hidenori Hara 2-1 Kurosaki Castle Stone, Yawatanishi-ku, Kitakyushu City, Fukuoka Prefecture Inside Yaskawa Electric Co., Ltd. (72) Inventor Shunichi Sakata 2-1 Kurosaki Castle Stone, Yawatanishi-ku, Kitakyushu City, Fukuoka Prefecture F term in Yaskawa Electric Co., Ltd. (reference) 5H007 CA01 CB05 CC23 DB07 EA03 EA13 5H750 BA01 BA06 CC06 DD14 DD18 FF02

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 PWMキャリア信号を発生させるキャリ
ア発生手段と、 前記PWMキャリア信号の1周期の時間に対する複数の
スイッチングパターンの接続時間の比率がそれぞれ格納
される複数の接続比率設定レジスタと、 前記各接続比率設定レジスタにそれぞれ格納された前記
各スイッチングパターンの接続時間の比率と前記PWM
キャリア信号の1周期の時間とから、前記PWMキャリ
ア信号の1周期における前記各スイッチングパターンの
接続実時間をそれぞれ作成する複数の接続実時間作成回
路と、 該各接続実時間作成回路によってそれぞれ作成された前
記各接続実時間から、前記各半導体スイッチング素子間
の短絡防止のためのデッドタイムを差し引いて、3相P
WMインバータ装置に備えられる複数の半導体スイッチ
ング素子へのゲート信号をそれぞれ出力する複数のデッ
ドタイム作成回路と、 3相/3相PWMサイクロコンバータ装置に入力される
電圧の位相と前記3相/3相PWMサイクロコンバータ
装置から出力されるべき出力電圧指令の位相とを格納す
る入出力位相情報設定レジスタと、 前記各接続実時間作成回路によってそれぞれ作成された
前記各接続実時間と前記入出力位相レジスタの格納され
た各位相とに基づいて前記3相/3相PWMサイクロコ
ンバータ装置に備えられる複数の双方向スイッチへのゲ
ート信号を出力する双方向スイッチ接続分配回路と、 前記各デッドタイム作成回路と前記双方向スイッチ接続
分配回路とにそれぞれ接続され、前記各デッドタイム作
成回路と前記双方向スイッチ接続分配回路とから出力さ
れた各ゲート信号をそれぞれ出力するための複数の出力
端子と、 前記3相PWMインバータ装置に用いられる場合には前
記各接続実時間作成回路と前記各デッドタイム作成回路
とをそれぞれ接続し、前記3相/3相PWMサイクロコ
ンバータ装置に用いられる場合には前記各接続実時間作
成回路と前記双方向スイッチ接続分配回路とを接続する
切り替え手段とを備えるゲート信号出力装置。
1. A carrier generating means for generating a PWM carrier signal; a plurality of connection ratio setting registers each storing a ratio of a connection time of a plurality of switching patterns to a period of one cycle of the PWM carrier signal; The ratio of the connection time of each switching pattern stored in the connection ratio setting register and the PWM
A plurality of connection real time creation circuits for respectively creating connection real time of each of the switching patterns in one cycle of the PWM carrier signal from one cycle time of the carrier signal; Then, a dead time for preventing short circuit between the semiconductor switching elements is subtracted from each connection real time to obtain a three-phase P.
A plurality of dead time generating circuits for respectively outputting gate signals to a plurality of semiconductor switching elements provided in a WM inverter device; a phase of a voltage input to a three-phase / 3-phase PWM cycloconverter device; An input / output phase information setting register for storing a phase of an output voltage command to be output from the PWM cycloconverter; and a connection real time and an input / output phase register created by the connection real time creation circuits. A bidirectional switch connection / distribution circuit that outputs a gate signal to a plurality of bidirectional switches provided in the three-phase / three-phase PWM cycloconverter device based on the stored phases; The dead time creation circuit is connected to the bidirectional switch connection distribution circuit. A plurality of output terminals for respectively outputting the respective gate signals output from the two-way switch connection distribution circuit; and, when used in the three-phase PWM inverter device, the connection real-time generation circuit and the dead time generation. And a switching means for connecting the connection real-time creation circuit and the bidirectional switch connection distribution circuit when the circuit is used in the three-phase / three-phase PWM cycloconverter. apparatus.
【請求項2】 前記キャリア発生手段と、前記各接続比
率設定レジスタと、前記各接続実時間作成回路と、前記
各デッドタイム作成回路と、前記入出力位相情報設定レ
ジスタと、前記双方向スイッチ接続分配回路と、前記各
出力端子と、前記切り替え手段とが集積されたASIC
から成る請求項1記載のゲート信号出力装置。
2. The carrier generating means, the connection ratio setting registers, the connection real time creation circuits, the dead time creation circuits, the input / output phase information setting registers, and the bidirectional switch connection. An ASIC in which a distribution circuit, each of the output terminals, and the switching means are integrated.
2. The gate signal output device according to claim 1, comprising:
JP2000062173A 2000-03-07 2000-03-07 Gate signal output device Expired - Fee Related JP4168222B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000062173A JP4168222B2 (en) 2000-03-07 2000-03-07 Gate signal output device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000062173A JP4168222B2 (en) 2000-03-07 2000-03-07 Gate signal output device

Publications (2)

Publication Number Publication Date
JP2001251864A true JP2001251864A (en) 2001-09-14
JP4168222B2 JP4168222B2 (en) 2008-10-22

Family

ID=18582217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000062173A Expired - Fee Related JP4168222B2 (en) 2000-03-07 2000-03-07 Gate signal output device

Country Status (1)

Country Link
JP (1) JP4168222B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101137576B1 (en) * 2002-07-31 2012-04-19 에스엠씨 일렉트리칼 프로덕츠, 인크 Low voltage, two-level, six-pulse induction motor controller driving a medium-to-high voltage, three-or-more-level ac drive inverter bridge
JP2014147200A (en) * 2013-01-29 2014-08-14 Meidensha Corp Gate drive signal generating device of multilevel power converter
WO2017086054A1 (en) * 2015-11-17 2017-05-26 日本電産株式会社 System-in-package and motor drive circuit device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102880159B (en) * 2012-10-22 2014-07-23 广州三晶电气有限公司 Switch output control method and device for variable-frequency drive

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0382372A (en) * 1989-08-25 1991-04-08 Hitachi Ltd Power converter, control method for power converter, inverter control method, and inverter
JPH04161068A (en) * 1990-10-23 1992-06-04 Mitsubishi Electric Corp Power converter
JPH066976A (en) * 1992-06-16 1994-01-14 Hitachi Ltd Power converter and uninterruptible power supply
JPH06217554A (en) * 1991-03-18 1994-08-05 Sgs Thomson Microelectron Sa Equipment and method for controlling inverter by pulse-width modulation
JPH077944A (en) * 1993-06-17 1995-01-10 Kobe Steel Ltd Controlling method for electric-power converter apparatus
JPH09247953A (en) * 1996-03-11 1997-09-19 Toshiba Corp Power converter
JPH11341807A (en) * 1998-05-27 1999-12-10 Yaskawa Electric Corp Controller for three-phase/three-phase pwm cyclo-converter
JP2000066702A (en) * 1998-08-18 2000-03-03 Nec Corp Microcomputer for inverter control and inverter controller

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0382372A (en) * 1989-08-25 1991-04-08 Hitachi Ltd Power converter, control method for power converter, inverter control method, and inverter
JPH04161068A (en) * 1990-10-23 1992-06-04 Mitsubishi Electric Corp Power converter
JPH06217554A (en) * 1991-03-18 1994-08-05 Sgs Thomson Microelectron Sa Equipment and method for controlling inverter by pulse-width modulation
JPH066976A (en) * 1992-06-16 1994-01-14 Hitachi Ltd Power converter and uninterruptible power supply
JPH077944A (en) * 1993-06-17 1995-01-10 Kobe Steel Ltd Controlling method for electric-power converter apparatus
JPH09247953A (en) * 1996-03-11 1997-09-19 Toshiba Corp Power converter
JPH11341807A (en) * 1998-05-27 1999-12-10 Yaskawa Electric Corp Controller for three-phase/three-phase pwm cyclo-converter
JP2000066702A (en) * 1998-08-18 2000-03-03 Nec Corp Microcomputer for inverter control and inverter controller

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101137576B1 (en) * 2002-07-31 2012-04-19 에스엠씨 일렉트리칼 프로덕츠, 인크 Low voltage, two-level, six-pulse induction motor controller driving a medium-to-high voltage, three-or-more-level ac drive inverter bridge
JP2014147200A (en) * 2013-01-29 2014-08-14 Meidensha Corp Gate drive signal generating device of multilevel power converter
WO2017086054A1 (en) * 2015-11-17 2017-05-26 日本電産株式会社 System-in-package and motor drive circuit device
CN108391459A (en) * 2015-11-17 2018-08-10 日本电产株式会社 System in package and motor-drive circuit device

Also Published As

Publication number Publication date
JP4168222B2 (en) 2008-10-22

Similar Documents

Publication Publication Date Title
Welchko et al. A three-level MOSFET inverter for low-power drives
JP4029709B2 (en) Power converter
US6118932A (en) Method and arrangement for a high voltage single-stage variable speed drive
JP2004266884A (en) Switching power supply type power supply equipment and nuclear magnetic resonance imaging apparatus using the same
JP2008048550A (en) Matrix converter
JP3960125B2 (en) Commutation method of direct power converter
JPH11262269A (en) Control of pulse width modulated inverter
JP3994243B2 (en) Power converter and its PWM pulse generation method
JP2001251864A (en) Gate signal output apparatus
JP3108003B2 (en) Control device for current source converter
JP2582920B2 (en) DC-AC power converter
JP2004222337A (en) Ac-ac power converter
JP4406909B2 (en) AC-DC converter
JPH11113257A (en) Series power system compensation device using ac bidirectional switching circuit
JP4168842B2 (en) AC-AC direct conversion power converter
JP3269532B2 (en) AC-DC converter
KR100216868B1 (en) Switching circuit and the controlling method of voltage-type inverter
JP4143918B2 (en) Two-phase modulation control type inverter device
JP3815034B2 (en) Resonant inverter device
JP3611075B2 (en) Single-phase input 3-phase output power conversion circuit
JP2654118B2 (en) PWM control method
JPS59127575A (en) Single-phase/3-phase converter circuit
JP4448294B2 (en) Power converter
JP2001136750A (en) Pwm pulse generating circuit of three-level npc inverter
JPH10201243A (en) Parallel device of self-arc-suppressing semiconductor switching element and power converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080709

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080722

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130815

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140815

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees