JP2001246053A - 遊技機 - Google Patents

Abstract

(57)【要約】 【課題】 外部から遊技機内の１の電気回路内に進入し
たノイズ等の悪要因が他の電気回路にも悪影響を及ぼす
ことを防止し得る遊技機を提供する。 【解決手段】 トランジスタ５０１〜５０６までは電圧
Ｖccによる系統の電源を用いていたが、トランジスタ５
０１〜５０６以降においては、電圧ＡＶccによる系統の
電源が用いられる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パチンコ遊技機や
コイン遊技機あるいはスロットマシンなどで代表される
遊技機に関する。詳しくは、電気信号情報に応じて表示
を変化させ得る可変表示手段や電気信号情報に応じて音
声を発生する音声発生手段等の電気部品を備えた遊技機
に関する。

【０００２】

【従来の技術】この種の遊技機として従来から一般的に
知られているものに、たとえば、パチンコ遊技機、コイ
ン遊技機またはスロットマシン等のように、電気部品の
一例として、ＣＲＴ（Cathode Ray Tube）またはＬＣ
Ｄ（Liquid Crystal Display）等を用いて遊技の状態
に応じて映像が変化する可変表示手段およびスピーカ等
を用いて遊技の状態に応じて音声を発生する音声発生手
段を備えたものがある。

【０００３】そして、たとえば、上記音声発生手段は音
声制御基板に接続され、音声制御基板から発信されてき
た電気信号を受信して音声を発生している。この音声制
御基板は、音声発生手段に音声を発生させるためにアナ
ログ信号を発信するようにアナログ回路を制御する音声
合ＩＣ（Integration Circuit）と、遊技を制御する遊
技制御基板から発信されてきたデジタル信号を受信し、
該電気信号を演算処理して音声を発生させるためのデジ
タル信号を音声合成ＩＣに発信する音声制御用ＣＰＵ
（Central Process Unit）とを備えている。

【０００４】

【発明が解決しようとする課題】上記従来の音声制御基
板においては、音声合成ＩＣと音声制御用ＣＰＵとが１
つの信号ラインで形成されているため、アナログ回路に
ノイズが発生した場合、音声合成ＩＣを介してデジタル
回路である音声制御用ＣＰＵにまでその影響が生じ、音
声制御用ＣＰＵの故障につながるような不都合な現象が
発生することがある。また、音声制御用ＣＰＵにおいて
発生したノイズが音声合成ＩＣに伝達され、音声発生手
段から発生される音声に雑音が混在することもある。

【０００５】また、音声合成ＩＣと音声制御用ＣＰＵと
が１つの信号ラインで形成された従来の遊技機において
は、たとえば、音声制御用ＣＰＵで用いる電力の電圧と
音声合成ＩＣで用いる電力の電圧の許容差が０．５Ｖの
場合、音声制御用ＣＰＵで用いる電力の電圧が４．７Ｖ
となり、音声合成ＩＣで用いる電力の電圧が５．２Ｖと
なるような事態が生じれば、電圧差が許容誤差０．５Ｖ
を超えた０．７Ｖとなるため、音声制御用ＣＰＵから音
声合成ＩＣへ正確な電気信号情報の伝達がなされなくな
るおそれがあり、スピーカの正確な動作の確実性が損な
われる。

【０００６】この発明は上述の問題に鑑みてなされたも
のであって、電気回路同士の間の相互干渉を防止するこ
とにより、外部から遊技機内の１の電気回路内に進入し
たノイズ等の悪要因が他の電気回路にも悪影響を及ぼす
ことを防止し得る遊技機を提供することである。

【０００７】

【課題を解決するための手段】請求項１に記載の本発明
は、電気信号情報により動作する電気部品と、該電気部
品を制御する電気部品制御手段とを備え、該電気部品制
御手段が、第１の電源系統から供給された電力により動
作して、前記電気部品を制御するための電気信号情報を
出力する第１の電気回路と、第２の電源系統から供給さ
れた電力により動作して、前記第１の電気回路から与え
られた前記電気信号情報に従って前記電気部品を制御す
る第２の電気回路と、前記第１の電気回路から前記第２
の電気回路へ前記電気信号情報を伝達する電気信号情報
伝達手段とを含み、前記電気信号情報伝達手段が、前記
第１の電気回路により前記第１の電源系統から供給され
た電力を用いて出力された前記電気信号情報を、前記第
２の電源系統から供給された電力を用いて前記第２の電
気回路に伝達する機能を有している。

【０００８】請求項２に記載の本発明は、請求項１に記
載の発明の構成に加えて、前記第１の電気回路がデジタ
ル回路からなり、前記第２の電気回路がアナログ回路を
含んでいる。

【０００９】請求項３に記載の本発明は、請求項１また
は請求項２に記載の発明の構成に加えて、遊技の進行を
制御するための遊技制御手段を備え、前記第１の電気回
路が、前記遊技制御手段が出力した指令情報に応じて前
記電気部品を制御するための処理を行うとともに前記電
気信号情報を出力する中央演算処理手段を含み、前記第
２の電気回路が、前記電気信号情報にしたがって前記電
気部品を動作させるアナログ信号を出力する電気部品制
御用集積回路を含んでいる。

【００１０】請求項４に記載の本発明は、請求項１〜請
求項３のいずれかに記載の発明の構成に加えて、前記電
気部品が前記電気信号情報に応じて映像を表示する可変
表示手段を含んでいる。

【００１１】請求項５に記載の本発明は、請求項１〜請
求項３のいずれかに記載の発明の構成に加えて、前記電
気部品が前記電気信号情報に応じて音声を発生し得る音
声発生手段を含んでいる。

【００１２】請求項６に記載の本発明は、請求項１〜請
求項５のいずれかに記載の本発明の構成に加えて、前記
電気信号情報伝達手段がトランジスタを含んでいる。

【００１３】請求項７に記載の本発明は、請求項１〜請
求項６のいずれかに記載の発明の構成に加えて、前記電
気部品制御手段が前記第２の電気回路に供給するための
電力を作成する電力作成手段を含んでいる。

【００１４】請求項８に記載の本発明は、請求項７に記
載の発明の構成に加えて、前記電気部品制御手段に電力
を供給する電力供給基板をさらに備え、前記第１の電源
系統の電力および前記電力作成手段が所定の電力を作成
するための電力が、前記電力供給基板からそれぞれ別個
に供給される。

【００１５】請求項９に記載の本発明は、請求項１〜請
求項８のいずれかに記載の発明の構成に加えて、前記第
１の電気回路に供給される電力の電圧と前記第２の電気
回路に供給される電力の電圧とが略同一である。

【００１６】請求項１０に記載の本発明は、請求項１〜
請求項９のいずれかに記載の発明の構成に加えて、前記
第２の電源系統に供給される電力が、電気部品を動作さ
せるために必要な電力を含んでいる。

【００１７】

【作用】請求項１に記載の本発明によれば、以下の作用
がある。電気部品は電気信号情報により動作する。電気
部品制御手段により電気部品は制御される。第１の電源
系統から供給された電力により動作する第１の電気回路
の働きにより、前記電気部品を制御するための電気信号
情報が出力される。第２の電源系統から供給された電力
により動作する第２の電気回路の働きにより、前記第１
の電気回路から与えられた電気信号情報に従って前記電
気部品が制御される。電気信号情報伝達手段の働きによ
り、前記第１の電気回路から前記第２の電気回路へ前記
電気信号情報が伝達される。また、この電気信号情報伝
達手段は、前記第１の電気回路により前記第１の電源系
統から供給された電力を用いて出力された前記電気信号
情報を、前記第２の電源系統から供給された電力を用い
て前記第２の電気回路に伝達する。

【００１８】請求項２に記載の本発明によれば、請求項
１に記載の発明の作用に加えて、デジタル回路である前
記第１の電気回路は、ノイズが発生し易いアナログ回路
を含む前記第２の電気回路の電流が遮断される。

【００１９】請求項３に記載の本発明によれば、請求項
１または請求項２に記載の発明の作用に加えて、以下の
作用が生じる。遊技制御手段の働きにより、遊技の進行
が制御される。前記第１の電気回路の中央演算処理手段
の働きにより、前記遊技制御手段が出力した指令情報に
応じて前記電気部品を制御するための処理が行われると
ともに前記電気信号情報が出力される。前記第２の電気
回路の電気部品制御用集積回路の働きにより、前記電気
信号情報にしたがって前記電気部品を動作させるアナロ
グ信号が出力される。

【００２０】請求項４に記載の本発明によれば、請求項
１〜請求項３のいずれかに記載の発明の作用に加えて、
可変表示手段の働きにより、前記電気部品は前記電気信
号情報に応じて映像を表示する。

【００２１】請求項５に記載の本発明によれば、請求項
１〜請求項３のいずれかに記載の発明の作用に加えて、
音声発生手段の働きにより、前記電気部品は前記電気信
号情報に応じて音声を発生する。

【００２２】請求項６に記載の本発明によれば、請求項
１〜請求項５のいずれかに記載の発明の作用に加えて、
前記電気信号情報伝達手段としてのトランジスタによ
り、１方向の信号伝達が行われる。

【００２３】請求項７に記載の本発明によれば、請求項
１〜請求項６のいずれかに記載の発明の作用に加えて、
前記電気部品制御手段の前記電力作成手段の働きによ
り、前記第２の電気回路に供給するための電力が作成さ
れる。

【００２４】請求項８に記載の本発明によれば、請求項
７に記載の発明の作用に加えて、前記電気部品制御手段
に電力を供給する電力供給基板の働きにより、前記第１
の電源系統の電力および前記電力作成手段が所定の電力
を作成するための電力がそれぞれ別個に供給される。

【００２５】請求項９に記載の本発明によれば、請求項
１〜請求項８のいずれかに記載の発明の作用に加えて、
前記第１の電気回路と前記第２の電気回路とは同一の電
圧の電源により駆動する。

【００２６】請求項１０に記載の本発明によれば、請求
項１〜請求項９のいずれかに記載の発明の作用に加え
て、第２の電源系統に供給される電力により、電気部品
が動作する。

【００２７】

【発明の実施の形態】以下に、本発明の実施の形態を図
面に基づいて詳細に説明する。なお、以下の実施の形態
においては、遊技機の一例としてパチンコ遊技機を示す
が、本発明はこれに限らず、たとえばコイン遊技機やス
ロットマシンなどであってもよく、遊技機であれば、す
べての遊技機に適用することが可能である。

【００２８】図１は、本発明に係る遊技機の一例におけ
るパチンコ遊技機１の正面図である。図１を参照して、
パチンコ遊技機１は、額縁状に形成されたガラス扉枠２
を有する。このガラス扉枠２の後方には、遊技盤６が着
脱自在に取付けられている。また、ガラス扉枠２の下部
表面には打球供給皿３がある。打球供給皿３の下部に
は、打球供給皿３から溢れた玉を貯留する余剰玉受皿４
と、遊技者が打球操作するための操作ノブ５とが設けら
れている。操作ノブ５を遊技者が操作することにより、
打球供給皿３内に貯留されているパチンコ玉を１個ずつ
発射することができる。遊技領域７の中央には、識別情
報の一例となる特別図柄を可変表示させる可変表示装置
８が設けられている。この可変表示装置８には、打玉の
通過ゲート１１の通過に伴って普通図柄が可変表示され
る普通図柄用の可変表示器１０と、４つのＬＥＤ（Ligh
t emit diode）からなる始動記憶表示器１８とが設けら
れている。さらに、可変表示装置８の下方には、始動口
１４が構成された始動用電動役物１５と、開閉板２０の
傾動により打玉の入賞可能な開放状態となる可変入賞球
装置１９とが設けられている。始動用電動役物１５に
は、羽根部材１５０が左右に設けられている。また、一
般入賞口として、可変表示装置８の上部や、可変入賞球
装置１９の左右に入賞口２４がそれぞれ設けられてい
る。また、２６は、打込まれた打玉がいずれの入賞口や
可変入賞球装置にも入賞しなかった場合にアウト玉とし
て回収するアウト口であり、２５は装飾ランプである。

【００２９】遊技領域７の外周には枠ランプとしての遊
技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８
ｃと、賞球の払出し時に点灯する賞球ランプ５１と、玉
切れ中に点灯する玉切れランプ５２と、賞球の未払出時
に点灯する未払出賞球有ランプ２９とが設けられてお
り、遊技領域７の上部の左右にはステレオ音の音声など
の効果音を発生するためのスピーカ２７，２７が設けら
れている。

【００３０】可変表示装置８は、中央の可変表示部９に
複数種類の特別図柄や遊技の演出効果を高めるためのキ
ャラクタ、所定のメッセージなどを画像表示可能に構成
されている。たとえば、可変表示部９は、その表示状態
が切り替わることによって、図示のように、左中右の特
別図柄を可変表示可能な３つの可変表示領域１００ａ，
１００ｂ，１００ｃが画像表示され得る。各可変表示領
域１００ａ，１００ｂ，１００ｃでは、始動入賞が発生
したことを条件として、複数種類の特別図柄が上から下
に向かってスクロール表示される。その後、所定時間が
経過して図柄のスクロールが停止して可変表示が終了し
た結果、大当り図柄のゾロ目（たとえば７７７）が表示
されれば大当りとなる。大当りとなれば、可変入賞球装
置１９の開閉板２０が傾動して大入賞口が開口する。こ
れにより、打玉を大入賞口に入賞させることが可能な遊
技者にとって有利な第１の状態に制御され、遊技状態が
遊技者にとって有利な特定遊技状態（大当り状態）とな
る。

【００３１】可変入賞球装置１９の大入賞口内部には可
変入賞球装置１９に入賞した玉を検出するカウントスイ
ッチ２３が設けられている。また、大入賞口内は、特定
入賞領域と通常入賞領域とに区分されており、特定入賞
領域には、Ｖ入賞を検出するＶカウントスイッチ２２が
設けられている。特定入賞領域に入賞した入賞玉はＶカ
ウントスイッチ２２により検出された後、カウントスイ
ッチ２３により検出される。一方、通常入賞領域に入賞
した通常入賞玉は大入賞口内においてはカウントスイッ
チ２３のみにより検出される。可変入賞球装置１９に入
賞した入賞玉がカウントスイッチ２３により検出される
毎に１５個の賞球が払出される。

【００３２】可変入賞球装置１９の第１の状態は、大入
賞口に進入した打玉の数が所定個数（たとえば９個）に
達した場合、または所定期間（たとえば３０秒間）経過
した場合のうちのいずれか早い方の条件が成立した場合
に一旦終了して開閉板２０が閉成する。これにより、可
変入賞球装置１９は打玉を入賞させることが不可能な遊
技者にとって不利な第２の状態に制御される。そして、
可変入賞球装置１９が第１の状態となっている期間中に
進入した打玉が特定入賞領域に特定入賞し、Ｖカウント
スイッチ２２により検出されたことを条件として、再
度、可変入賞球装置１９を第１の状態にする繰返し継続
制御が実行される。この繰返し継続制御の実行上限回数
はたとえば１６回と定められている。繰返し継続制御に
おいて、可変入賞球装置１９が第１の状態にされている
状態がラウンドと呼ばれる。繰返し継続制御の実行上限
回数が１６回の場合には、第１ラウンドから第１６ラウ
ンドまでの１６ラウンド分、可変入賞球装置１９が第１
の状態にされ得る。なお、カウントスイッチ２３による
検出個数と、ラウンド回数とは、７セグメント表示器よ
りなる個数表示器８０ａにより表示される。

【００３３】可変表示装置８の下方には始動用電動役物
１５が設けられている。この始動用電動役物１５の中央
には羽根部材１５０が設けられた始動口１４が構成さ
れ、その両サイドには通過ゲート１１が構成されてい
る。左右２つの通過ゲート１１のうちの一方にはゲート
スイッチ１２（図６参照）が設けられており、打玉がそ
のゲートスイッチ１２により検出されることを条件とし
て、普通図柄用表示器１０が可変開始される。なお、普
通図柄用表示器１０が可変表示している最中にさらに打
玉がゲートスイッチ１２で検出された場合には、「４」
を記憶数の上限として通過球が記憶されてその記憶数が
普通図柄用の始動記憶表示器（図示省略）においてＬＥ
Ｄの点灯数により表示される。

【００３４】普通図柄用表示器１０は７セグメントＬＥ
Ｄで構成されている。普通図柄用表示器１０の表示結果
が７になれば「当り」となり、それ以外となれば「ハズ
レ」となる。普通図柄用表示器１０に「当り」の表示結
果が導出されると、始動用電動役物１５に設けられた左
右１対の羽根部材１５０が１回開成する。これにより始
動用電動役物１５が開放状態となって打玉がより始動入
賞しやすくなる。始動用電動役物１５が開放状態にある
際に打玉が１つ始動入賞すれば、羽根部材１５０が元の
位置まで閉成して打玉が始動入賞しにくい状態に戻る。
また、始動用電動役物１５が開放状態となってから所定
の開放期間が経過すれば、始動入賞が発生しなくとも羽
根部材１５０が元の位置まで閉成して開放状態は終了す
る。なお、後述する確率変動状態においては、始動用電
動役物１５は２回開成し、かつ、１回の開成期間が延長
される。

【００３５】始動口１４に入賞した始動入賞玉は遊技盤
６に設けられた始動口スイッチ１７（図４参照）により
検出される。始動入賞玉が始動口スイッチ１７で検出さ
れると所定数の賞球が払出されるとともに、その検出出
力に基づいて可変表示装置８が可変開始される。可変表
示装置８が可変表示中に始動口スイッチ１７により検出
された始動入賞は、「４」を記憶数の上限として記憶さ
れてその記憶数が始動記憶表示器１８においてＬＥＤの
点灯数により表示される。

【００３６】可変表示装置８に表示された大当りの結果
が特定の確変図柄（たとえば数字図柄の「７」）により
構成されるものである場合には、その大当りに基づく特
定遊技状態の終了後に、通常時（通常遊技状態）に比べ
て大当りが発生する確率が高く変動した確率変動状態と
なる。以下、確変図柄による大当りを確変大当りとい
う。通常遊技状態中に一旦、確変大当りが発生すると、
少なくとも予め定められた確変継続回数（たとえば、１
回、あるいは２回）大当りが発生するまで確率変動状態
に継続制御される。また、確率変動状態中に確変大当り
が発生すれば、その確変大当り以降、改めて確変継続回
数が計数され、その後、少なくとも確変継続回数だけ大
当りが発生するまで確率変動状態が継続する。そして、
確変継続回数に達した大当りが確変図柄以外の非確変図
柄によるものであった場合には、確率変動の生じていな
い通常遊技状態に戻る。

【００３７】したがって、確率変動状態の継続制御に制
限を設けない場合には、少なくとも確変継続回数に達し
た大当りが確変大当りである限り、無制限に確率変動状
態が継続する。このパチンコ遊技機１の場合には、ある
程度、確率変動状態が継続すれば、一旦、確率変動状態
への継続制御を終了させるべく、確率変動状態中に確変
大当りが連続的に発生する回数について、上限回数が設
定されている。そして、この上限回数に基づいて大当り
の表示態様が非確変大当りとされた場合には、その時点
で確率変動状態の継続制御が強制的に終了する。なお、
確変図柄での大当りを禁止する制限が行なわれること
は、リミッタの作動と呼ばれる。

【００３８】確率変動状態においては、普通図柄の当り
確率が高くなるとともに、普通図柄の可変表示が開始し
てからその表示結果が導出表示されるまでの可変表示期
間（変動時間）が短縮される。さらに、確率変動状態に
おいては、普通図柄の当りによって始動用電動役物１５
が開成する回数が１回から２回に増加するともに、１回
の開成期間が０．２秒から１．４秒に延長される。

【００３９】次に、パチンコ遊技機１の裏面の構造につ
いて図２を用いて説明する。可変表示装置８の背面で
は、図２に示すように、機構板３６の上部に景品玉タン
ク３８が設けられ、パチンコ遊技機１が遊技機設置島に
設置された状態でその上方から景品玉が景品玉タンク３
８に供給される。景品玉タンク３８内の景品玉は、誘導
樋３９を通って玉払出装置に至る。

【００４０】機構板３６には、中継基板３０を介して可
変表示部９を制御する可変表示制御ユニット１２９、基
板ケース３２に覆われ遊技制御用マイクロコンピュータ
などが搭載された遊技制御基板（主基板）３１、可変表
示制御ユニット１２９と遊技制御基板３１との間の信号
を中継するための中継基板３３、電源基板９１０（図９
参照）を収容する電源ユニットボックス３１９、および
景品玉の払出制御を行なう賞球制御用マイクロコンピュ
ータなどが搭載された賞球制御基板３７が設置されてい
る。さらに、機構板３６の下部には、モータの回転力を
利用して打球を遊技領域７に発射する打球発射装置３４
と、ランプ制御基板３５とが設置されている。

【００４１】図３はパチンコ遊技機１の機構板３６を背
面から見た背面図である。機構板３６の右上方には、電
源ユニットボックス３１９が設けられている。この電源
ユニットボックス３１９内に収容された電源基板９１０
（図９参照）は、電圧の異なる複数の電源を生成する。

【００４２】誘導樋３９を通った玉は、図３に示される
ように、玉切れ検出スイッチ１８７（１８７ａ，１８７
ｂ）を通過して玉供給樋１８６（１８６ａ，１８６ｂ）
を経て玉払出装置９７に至る。なお、誘導樋３９には玉
切れを玉切れスイッチ１８７よりも上流側で検出する玉
切れ検出スイッチ１６７が設けられている。

【００４３】玉払出装置９７から払出された玉は、連絡
口４５を通ってパチンコ遊技機１の前面に設けられてい
る打球操供給皿３に供給される。連絡口４５の側方に
は、パチンコ遊技機１の前面に設けられている余剰玉受
皿４に連通する余剰玉通路４６が形成されている。入賞
に基づく玉が多数払出されて打球供給皿３が満杯にな
り、ついには玉が連絡口４５に到達した後さらに玉が払
出されると玉は、余剰玉通路４６を経て余剰玉受皿４に
導かれる。さらに玉が払出されると、感知レバー４７が
満タンスイッチ４８を押圧して満タンスイッチ４８がオ
ンする。その状態では、玉払出装置９７内の払出モータ
の回転が停止して玉払出装置９７の動作が停止するとと
もに、必要に応じて打球発射装置３４の駆動も停止す
る。賞球の払出制御のために、始動口スイッチ１７、Ｖ
カウントスイッチ２２およびカウントスイッチ２３、お
よび、各種入賞口に入賞した入賞玉を遊技盤裏面側の集
合樋で一括して検出する入賞球検出スイッチからの信号
が、遊技制御基板３１に送られる。遊技制御基板３１に
それらのスイッチのオン信号が送られると、遊技制御基
板３１から賞球制御基板３７に対して各入賞口に対応し
て定められた賞球数を指定する賞球個数コマンドが送ら
れる。

【００４４】図４は、パチンコ遊技機１の制御回路を説
明するためのブロック図である。図４には、制御基板と
して、遊技制御基板（主基板）３１と、ランプ制御基板
３５と、賞球制御基板３７と、音声制御基板７０と、表
示制御基板８０と、発射制御基板９１とが示されてい
る。

【００４５】遊技制御基板３１、賞球制御基板３７、ラ
ンプ制御基板３５、音声制御基板７０、発射制御基板９
１および表示制御基板８０には、マイクロコンピュータ
等が搭載されている。各制御基板３１，３７，３５，７
０，８０では、パチンコ遊技機１の電源の投入時に、制
御基板に設けられたＲＡＭ内のデータを初期化する等の
初期化処理が行なわれ、賞球制御基板３７、ランプ制御
基板３５、音声制御基板７０、表示制御基板８０は、初
期化処理が終了した時点で、遊技制御基板３１からのコ
マンドを有効に受付け可能となる。

【００４６】遊技制御基板３１は、パチンコ遊技機１の
遊技制御を司る遊技制御用マイクロコンピュータ（以
下、遊技制御用マイコンと略す）５３が搭載された基板
であり、他の制御基板３５，３７，７０，８０は遊技制
御基板３１から各々に出力される制御コマンド（ランプ
制御コマンド、賞球制御コマンド、音声制御コマンド、
表示制御コマンド）に基づいた制御動作を実行する。こ
れらの制御コマンドのうち、ランプ制御コマンドと音声
制御コマンドと表示制御コマンドについては共通化され
た共通コマンドがあり、この共通コマンドについては、
遊技制御基板３１から各制御基板３５，７０，８０に対
して同一時期に出力される。

【００４７】遊技制御基板３１から制御コマンドが出力
される場合には、それに伴って、コマンドの有効期間を
示すＩＮＴ信号（ストローブ信号）が出力される。ＩＮ
Ｔ信号は、無効状態では信号がハイレベル（オフ状態）
となり、有効状態では信号がロウレベル（オン状態）と
なる。

【００４８】遊技制御基板３１には、遊技制御用マイコ
ン５３の他、各スイッチからの信号を遊技制御用マイコ
ン５３に与えるスイッチ回路５８と、ソレノイド１６，
２１を遊技制御用マイコン５３からの指令に従って駆動
するソレノイド回路５９と、電源投入時に遊技制御用マ
イコン５３をリセットするための初期リセット回路６３
と、遊技制御用マイコン５３から与えられるアドレス信
号をデコードしてＩ／Ｏポート部（図示省略）のうちの
いずれかの１／Ｏポートを選択するための信号を出力す
るアドレスデコード回路６７と、遊技制御用マイコン５
３から与えられるデータに従って大当りの発生を示す大
当り情報、可変表示装置８の始動回数を示す始動情報、
確率変動が生じたことを示す確変情報をホール管理コン
ピュータなどのホストコンピュータに対して出力する情
報出力回路６４を含む。なお、さらに、遊技制御基板３
１には、図１５を用いて後述するように、電源電圧を監
視する電源監視手段が設けられている。

【００４９】遊技制御用マイコン５３は、遊技制御用の
プログラムなどを記憶するＲＯＭ５４と、ワークメモリ
として使用されるＲＡＭ５５と、遊技制御用のプログラ
ムに従って制御動作を行なうＣＰＵ５６とを含む。これ
らのうち、ＲＡＭ５５については、電源基板９１０から
のバックアップ用電源によってバックアップされてお
り、不意に停電が発生しても所定時間はそのＲＡＭデー
タが保持される。

【００５０】スイッチ回路５８には、ゲートスイッチ１
２、始動口スイッチ１７、カウントスイッチ２３、Ｖカ
ウントスイッチ２２、入賞球検出スイッチ９９などが接
続されており、これらの各スイッチからの検出信号がス
イッチ回路５８を介して遊技制御用マイコン５３に入力
される。

【００５１】賞球制御基板３７には玉払出装置９７やカ
ードユニット５０が接続されている。賞球制御基板３７
は遊技制御基板３１から出力される賞球制御コマンドに
基づいて玉払出装置９７を駆動し賞球を払出す制御を行
なう。さらに賞球制御基板３７は、カードユニット５０
から出力される制御信号に基づいて貸玉を払出す制御を
行なう。

【００５２】音声制御基板７２にはスピーカ２７が接続
されている。音声制御基板７０は遊技制御基板３１から
出力される音声制御コマンドに基づき、スピーカ２７か
ら種々の効果音を出力させる制御を行なう。

【００５３】ランプ制御基板３５には、遊技効果ＬＥＤ
２８ａや遊技効果ランプ２８ｂ，２８ｃ、賞球ランプ５
１、玉切れランプ５２、普通図柄用の可変表示器１０、
特別図柄用の始動記憶表示器１８、普通図柄用の始動記
憶表示器、装飾ランプ２５、未払出賞球有りランプ２９
といった多数のランプ・ＬＥＤが接続される。ただし、
図４ではこれらの接続状況の図示は省略している。ラン
プ制御基板３５は遊技制御基板３１から出力されるラン
プ制御コマンドに基づいてこれらのランプ・ＬＥＤを制
御する。

【００５４】表示制御基板８０には、特別図柄用の可変
表示装置８が接続される（図示省略）。表示制御基板８
０は、遊技制御基板３１から出力される表示制御コマン
ドに従い可変表示装置８の可変表示部９に所定の画像を
表示させる。

【００５５】発射制御基板９１には駆動モータ９４と操
作ノブ（打球操作ハンドル）５とが接続されている。発
射制御基板９１は操作ノブ５の操作量に応じた速度で打
球が打球発射装置（図示省略）から発射されるように、
駆動モータ９４を駆動制御する。

【００５６】図５は、表示制御基板８０内の回路構成
を、可変表示装置８で画像表示するためのＣＲＴ８２お
よび遊技制御基板３１の出力ポート（ポートＡ，Ｂ）５
７１，５７２および出力バッファ回路６３とともに示す
ブロック図である。出力ポート５７１からは表示制御コ
マンドとして８ビット×２のデータが出力され、出力ポ
ート５７２からは１ビットのＩＮＴ信号（ストローブ信
号）が出力される。

【００５７】表示制御用ＣＰＵ１０１は、制御データＲ
ＯＭ１０２に格納されたプログラムに従って動作し、遊
技制御基板３１からノイズフィルタ１０７および入力バ
ッファ回路１０５を介してＩＮＴ信号が入力されると、
入力バッファ回路１０５を介して表示制御コマンドを受
信する。入力バッファ回路１０５として、たとえば、汎
用ＩＣである７４ＨＣ２４４を使用することができる。
なお、表示制御用ＣＰＵ１０１がＩ／Ｏポートを内蔵し
ていない場合は、入力バッファ回路１０５と表示制御用
ＣＰＵ１０１との間に、Ｉ／Ｏポートが設けられる。

【００５８】表示制御用ＣＰＵ１０１は、受信した表示
制御コマンドに従って、ＣＲＴ８２に表示される画面の
表示制御を行なう。具体的には、表示制御コマンドに応
じた指令をＶＤＰ１０３に与える。ＶＤＰ１０３は、キ
ャラクタＲＯＭ８６から必要なデータを読出す。ＶＤＰ
１０３は、入力したデータに従ってＣＲＴ８２に表示す
るための画像データを生成し、その画像データをＶＲＡ
Ｍ８７に格納する。そして、ＶＲＡＭ８７内の画像デー
タは、Ｒ，Ｇ，Ｂ信号に変換され、トランジスタ５０８
〜５０９を介してさらにアナログ信号に変換されてＣＲ
Ｔ８２に出力される。

【００５９】なお、図５には、ＶＤＰ１０３をリセット
するためのリセット回路８３、ＶＤＰ１０３に動作クロ
ックを与えるための発振回路８５、および使用頻度の高
い画像データ（人物、動物、または文字、図形もしくは
記号などからなる画像）を格納するキャラクタＲＯＭ８
６も示されている。

【００６０】さらに、図５に示された構成では、表示制
御基板８０において、リセットスイッチ１１０の出力が
入力ポートに導入されている。表示制御用ＣＰＵ１０１
は、エラー発生後にリセットスイッチ１１０が押圧され
たことを検出すると、制御をエラー発生前の状態に戻
す。

【００６１】エラーとして、たとえば、遊技制御基板３
１から受信した表示制御コマンドが異常であった（未定
義コマンドなど）場合などがある。表示制御用ＣＰＵ１
０１がエラー発生後でも表示制御コマンドを受信して記
憶するように構成されていれば、リセットスイッチ１１
０の押圧に基づいて、記憶している受信コマンドに基づ
く表示制御を行なうようにすることによって、エラー発
生が遊技演出に及ぼす影響を小さくすることができる。

【００６２】入力バッファ回路１０５は、遊技制御基板
３１から表示制御基板８０へ向かう方向にのみ信号を通
過させることができる。したがって、表示制御基板８０
側から遊技制御基板３１側に信号が伝わる余地はない。
表示制御基板８０内の回路に不正改造が加えられても、
不正改造によって出力される信号が遊技制御基板３１側
に伝わることはない。なお、出力ポート５７１，５７２
の出力をそのまま表示制御基板８０に出力してもよい
が、単方向にのみ信号伝達可能な出力バッファ回路６３
を設けることによって、遊技制御基板３１が表示制御基
板８０への一方向性の信号伝達をより確実にすることが
できる。また、高周波信号を遮断するノイズフィルタ１
０７として、たとえば３端子コンデンサやフェライトビ
ーズが使用されるが、ノイズフィルタ１０７の存在によ
って、表示制御コマンドに基板間でノイズが乗ったとし
ても、その影響は除去される。

【００６３】また、図示のように、表示制御手段（可変
表示制御手段）としての表示制御用ＣＰＵ１０１は、遊
技制御手段としてのＣＰＵ５６が搭載された遊技制御基
板３１とは別の基板に搭載されている。これにより、遊
技制御基板３１のコンパクト化が図られている。

【００６４】図６は、遊技制御基板３１における音声制
御コマンドの信号送信部分および音声制御基板７０の構
成例を示すブロック図である。音声制御基板７０には制
御用ＣＰＵ７０１、ＲＯＭ７１１、ＲＡＭ７１２等が設
けられている。図示のように、音制御手段としての制御
用ＣＰＵ７０１は、遊技制御手段としてのＣＰＵ５６が
搭載された遊技制御基板３１とは別の基板に搭載されて
いる。これにより、遊技制御基板３１のコンパクト化が
図られている。

【００６５】この実施の形態では、遊技進行に応じて、
遊技領域７の外側に設けられたスピーカ２７の音声出力
を指示するための音声制御コマンドが遊技制御基板３１
から音声制御基板７０に出力される。図６に示すよう
に、音声制御コマンドは、遊技制御用マイコン５３にお
ける出力ポート（出力ポートＣ，Ｄ）５７３，５７４か
ら出力される。出力ポート５７３からは制御コマンドデ
ータとして８ビット×２のデータが出力され、出力ポー
ト５７４からは１ビットのＩＮＴ信号（ストローブ信
号）が出力される。音声制御基板７０において、遊技制
御基板３１からの各信号は、入力バッファ回路７０５を
介して音声制御用ＣＰＵ７０１に入力される。なお、音
声制御用ＣＰＵ７０１がＩ／Ｏポートを内蔵していない
場合には、入力バッファ回路７０５と音声制御用ＣＰＵ
７０１との間に、Ｉ／Ｏポートが設けられる。

【００６６】たとえば、デジタルシグナルプロセッサに
よる音声合成回路７０２は、トランジスタ５０１〜５０
６を介して受けた音声制御用ＣＰＵ７０１の指示に応じ
た音声や効果音を発生し、音量切換回路７０３に出力す
る。音量切換回路７０３と、音声制御用ＣＰＵ７０１の
出力レベルを、設定されている音量に応じたレベルにし
て音量増幅回路７０４に出力する。音量増幅回路７０４
は、増幅した音声信号をスピーカ２７に出力する。

【００６７】入力バッファ回路７０５として、たとえ
ば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２４４が用い
られる。７４ＨＣ２４４のイネーブル端子には、常にロ
ーレベル（ＧＮＤレベル）が与えられている。よって、
各バッファの出力レベルは、入力レベルすなわち遊技制
御基板３１からの信号レベルに確定している。よって、
音声制御基板７０側から遊技制御基板３１側に信号が伝
わる余地はない。したがって、音声制御基板７０内の回
路に不正改造が加えられたとしても、不正改造によって
出力される信号が遊技制御基板３１側に伝わることはな
い。なお、入力バッファ回路７０５の入力側にノイズフ
ィルタを設けてもよい。

【００６８】また、遊技制御基板３１側において、出力
ポート５７４，５７５の外側にはバッファ回路６７が設
けられている。バッファ回路６７として、たとえば、汎
用のＣＭＯＳ−ＩＣである７４ＨＣ２４４が用いられ
る。イネーブル端子には常にローレベル（ＧＮＤレベ
ル）が与えられている。このような構成によれば、外部
から遊技制御基板３１の内部に入力される信号が阻止さ
れるので、音声制御基板７０から遊技制御基板３１に信
号が与えられる可能性がある信号ラインをさらに確実に
なくすことができる。

【００６９】さらに、図６に示された構成では、音声制
御基板７０において、リセットスイッチ７１０の出力が
入力ポートに導入されている。音声制御用ＣＰＵ７０１
は、エラー発生後にリセットスイッチ７１０が押圧され
たことを検出すると、制御をエラー発生前の状態に戻
す。

【００７０】エラーとして、たとえば遊技制御基板３１
から受信した音声制御コマンドが異常であった場合（未
定義コマンドなど）などがある。音声制御用ＣＰＵ７０
１がエラー発生後でも音声制御コマンドを受信して記憶
するように構成されていれば、リセットスイッチ７１０
の押圧に基づいて、記憶している受信コマンドに基づく
音声制御を行なうようにすることによって、エラー発生
が遊技演出に及ぼす影響を小さくすることができる。

【００７１】音声制御基板７０のＲＯＭ（図示省略）に
は、各種音声制御用のコマンドデータに応じた音声を音
声合成回路（音声合成用ＬＳＩ：たとえば、デジタルシ
グナルプロセッサ）７０２に発生させるための制御デー
タが格納されている。音声制御用ＣＰＵ７０１は、受信
した各種音声制御コマンドデータに対応した制御データ
をＲＯＭから読出す。

【００７２】この実施の形態では、音声合成回路７０２
は、転送リクエスト信号（ＳＩＲＱ）、シリアルクロッ
ク信号（ＳＩＣＫ）、シリアルデータ信号（ＳＩ）およ
び転送終了信号（ＳＲＤＹ）によって制御される。音声
合成回路７０２は、ＳＩＲＱがローレベルになると、Ｓ
ＩＣＫに同期してＳＩを１ビットずつ取込み、ＳＲＤＹ
がローレベルになるとそれまでに受信した各ＳＩからな
るデータを１つの音声再生用データと解釈する。なお、
音声合成回路７０２は、ＳＩによって制御データを受信
すると、受信した制御データに応じた音声を発生する。

【００７３】図７は、遊技制御基板３１およびランプ制
御基板３５における信号送受信部分を示すブロック図で
ある。この実施の形態では、遊技効果ＬＥＤ２８ａ、遊
技効果ランプ２８ｂ，２８ｃ、賞球ランプ５１、玉切れ
ランプ５２、可変表示器１０、始動記憶表示器１８、装
飾ランプ２５、未払出賞球有りランプ２９等の点灯／消
灯を指示するランプ制御コマンドが遊技制御基板３１か
ら出力される。

【００７４】ランプ制御基板３５には、制御用ＣＰＵ３
５１、ＲＯＭ３５２、ＲＡＭ３５３およびトランジスタ
を含む回路６００等が設けられている。図示のように、
ランプ制御手段としての制御用ＣＰＵ３５１は、遊技制
御手段としてのＣＰＵ５６が搭載された遊技制御基板３
１とは別の基板に搭載されている。これにより、遊技制
御基板３１のコンパクト化が図られている。

【００７５】ランプ制御コマンドは、遊技制御用マイコ
ン５３におけるＩ／Ｏポート部５７の出力ポート（出力
ポートＥ，Ｆ）５７５，５７６から出力される。出力ポ
ート５７５は制御コマンドデータとしての８ビット×２
ビットのデータを出力し、出力ポート５７６は１ビット
のＩＮＴ信号（ストローブ信号）を出力する。ランプ制
御基板３５において、遊技制御基板３１から出力される
ランプ制御コマンドが、入力バッファ回路３５５を介し
てランプ制御用ＣＰＵ３５１に入力される。なお、ラン
プ制御用ＣＰＵ３５１がＩ／Ｏポートを内蔵していない
場合には、入力バッファ回路３５５とランプ制御用ＣＰ
Ｕ３５１との間に、Ｉ／Ｏポートが設けられる。

【００７６】ランプ制御用ＣＰＵ３５１は、各ランプ制
御コマンドに応じて定義されているランプの点灯／消灯
パターンに従い、各ランプ・ＬＥＤに対して点灯／消灯
信号を出力する。なお、点灯／消灯パターンは、ＲＯＭ
３５２に記憶されている。

【００７７】入力バッファ回路３５５として、たとえ
ば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２４４が用い
られる。７４ＨＣ２４４のイネーブル端子には、常にロ
ーレベル（ＧＮＤレベル）が与えられている。よって、
各バッファの出力レベルは、入力レベルすなわち遊技制
御基板３１からの信号レベルに確定している。したがっ
て、ランプ制御基板３５側から遊技制御基板３１側に信
号が伝わる余地はない。たとえ、ランプ制御基板３５内
の回路に不正改造が加えられたとしても、不正改造によ
って出力される信号が遊技制御基板３１側に伝わること
はない。たとえば、ランプ制御基板３５において、遊技
制御基板３１の遊技制御用マイコン５３に大当りを生じ
させるための不正信号を与えるような改造を行なったと
しても、不正信号を遊技制御基板３１側に伝えることは
できない。なお、入力バッファ回路３５５の入力側にノ
イズフィルタを設けてもよい。

【００７８】さらに、遊技制御基板３１において、出力
ポート５７５，５７６の外側にバッファ回路６２が設け
られている。バッファ回路６２として、たとえば、汎用
のＣＭＯＳ−ＩＣである７４ＨＣ２４４が用いられる。
イネーブル端子には常にローレベル（ＧＮＤレベル）が
与えられている。このような構成によれば、外部から遊
技制御基板３１の内部に入力される信号が阻止されるの
で、ランプ制御基板３５から遊技制御基板３１に信号が
与えられる可能性がある信号ラインをより確実になくす
ことができる。

【００７９】さらに、図７に示された構成では、ランプ
制御基板３５において、リセットスイッチ３６０の出力
が入力ポートに導入されている。ランプ制御用ＣＰＵ３
５１は、エラー発生後にリセットスイッチ３６０が押圧
されたことを検出すると、制御をエラー発生前の状態に
戻す。

【００８０】エラーとして、たとえば遊技制御基板３１
から受信したランプ制御コマンドが異常であった（未定
義コマンドなど）場合がある。ランプ制御用ＣＰＵ３５
１がエラー発生後でもランプ制御コマンドを受信して記
憶するように構成されていれば、リセットスイッチ３６
０の押圧に基づいて、記憶している受信コマンドに基づ
く表示制御を行なうことによって、エラー発生が遊技演
出に及ぼす影響を小さくすることができる。

【００８１】なお、図７における、ランプ制御用ＣＰＵ
３５１の内蔵出力ポートと各ランプ・ＬＥＤとの間の回
路６００は、後述するトランジスタを含む回路５１１〜
５１７，５２０，５３０，５４１，５４２，５５０，５
５６である。

【００８２】図８は、賞球制御基板３７および玉払出装
置９７の構成要素などの賞球に関連する構成要素を示す
ブロック図である。賞球制御基板３７には、制御用ＣＰ
Ｕ３７１と、ＲＯＭ３８０と、ＲＡＭ３８１と、Ｉ／Ｏ
ポート３７２（３７２ａ〜３７２ｇ）と、入力バッファ
回路３７３と、エラー表示用ＬＥＤ３７４と、リセット
スイッチ（リセットＳＷ）３７９とが設けられている。
このように、賞球制御手段（価値付与制御手段、または
払出制御手段）としての制御用ＣＰＵ３７１は、遊技制
御手段としてのＣＰＵ５６が搭載された遊技制御基板３
１とは別の基板に搭載されている。これにより、遊技制
御基板３１のコンパクト化が図られている。

【００８３】図８に示すように、各種入賞口に入賞した
入賞玉を遊技盤裏面側の集合樋で一括して検出する入賞
球検出スイッチ９９と、満タンスイッチ４８の検出信号
は、中継基板７１を介して遊技制御基板３１のＩ／Ｏポ
ート５７に入力される。また、入賞球排出ソレノイド１
２７は、遊技盤裏面の入賞球流下路の途中に設けられて
いる玉止め部材を駆動するものであって、玉止め部材に
入賞球が停止している状態で入賞球検出スイッチ９９に
よって入賞球が検出される。なお、満タンスイッチ４８
は、特に、余剰玉受皿４の満タンを検出するスイッチで
ある。

【００８４】玉切れ検出スイッチ１６７および玉切れス
イッチ１８７（１８７ａ，１８７ｂ）からの検出信号
は、中継基板７２および中継基板７１を介して遊技制御
基板３１のＩ／Ｏポート５７に入力される。玉切れ検出
スイッチ１６７は景品玉タンク３８内の補給玉の不足を
検出するスイッチであり、玉切れスイッチ１８７は、景
品玉通路内の景品玉の有無を検出するスイッチである。

【００８５】遊技制御基板３１のＣＰＵ５６は、玉切れ
検出スイッチ１６７または玉切れスイッチ１８７からの
検出信号が玉切れ状態を示しているか、または、満タン
スイッチ４８からの検出信号が満タン状態を示している
と、球貸し禁止を指示する賞球制御コマンドを賞球制御
基板３７に対して送出する。賞球制御基板３７の賞球制
御用ＣＰＵ３７１は、球貸し禁止を指示する賞球制御コ
マンドを受信すると、球貸し処理を停止する。

【００８６】さらに、賞球カウントスイッチ３０１Ａか
らの検出信号も、中継基板７２および中継基板７１を介
して遊技制御基板３１のＩ／Ｏポート５７に入力され
る。また、遊技制御基板３１のＩ／Ｏポート５７から入
賞球排出ソレノイド１２７への駆動信号は、中継基板７
１を介して入賞球排出ソレノイド１２７に供給される。
なお、賞球カウントスイッチ３０１Ａは、玉払出装置９
７の賞球機構部分に設けられ、実際に払出された賞球を
検出する。

【００８７】入賞があると、賞球制御基板３７には、遊
技制御基板３１の出力ポート（ポートＧ，Ｈ）５７７，
５７８から賞球個数を示す賞球制御コマンド（賞球個数
コマンド）が出力される。出力ポート５７７は８ビット
×２の制御コマンドデータを出力し、出力ポート５７８
は１ビットのＩＮＴ信号（ストローブ信号）を出力す
る。賞球個数を示す賞球制御コマンドは、入力バッファ
回路３７３を介してＩ／Ｏポート３７２ａに入力され
る。入力バッファ回路３７３における各バッファは、遊
技制御基板３１から賞球制御基板３７へ向かう方向にの
み信号を通過させることができる。したがって、賞球制
御基板３７側から遊技制御基板３１側に信号が伝わる余
地はない。賞球制御基板３７内の回路に不正改造が加え
られても、不正改造によって出力される信号が遊技制御
基板３１側に伝わることはない。なお、入力バッファ回
路３７３の入力側にノイズフィルタを設けてもよい。

【００８８】また、遊技制御基板３１側において、賞球
制御コマンドを出力する出力ポート５７７，５７８の外
側にバッファ回路６８が設けられている。このような構
成によれば、外部から遊技制御基板３１の内部に入力さ
れる信号が阻止されるので、賞球制御基板３７から遊技
制御基板３１に信号が与えられる可能性がある信号ライ
ンをより確実になくすことができる。

【００８９】また、賞球制御用ＣＰＵ３７１は、出力ポ
ート３７２ｇを介して、貸し玉数を示す球貸し個数信号
をターミナル基板１６０に出力し、ブザー駆動信号をブ
ザー基板７５に出力する。ブザー基板７５には図示しな
いブザーが搭載されている。さらに、出力ポート３７２
ｅを介して、エラー表示用ＬＥＤ３７４にエラー信号を
出力する。

【００９０】さらに、賞球制御基板３７の入力ポート３
７２ｂには、中継基板７２を介して、賞球カウントスイ
ッチ３０１Ａの検出信号および球貸しカウントスイッチ
３０１Ｂの検出信号が入力される。球貸しカウントスイ
ッチ３０１Ｂは、実際に貸出された遊技球を検出する。
賞球制御基板３７からの払出モータ２８９への駆動信号
は、出力ポート３７２ｃおよび中継基板７２を介して玉
払出装置９７の賞球機構部分における払出モータ２８９
に伝えられる。また、振分け用ソレノイド３１０を駆動
するための信号が、出力ポート３７２ｄおよび中継基板
７２を介して振分け用ソレノイド３１０に伝えられる。

【００９１】また、図８に示された構成では、リセット
スイッチ３７９の出力が入力ポート３７２ｂに導入され
ている。賞球制御用ＣＰＵ３７１は、エラー発生後にリ
セットスイッチ３７９が押圧されたことを検出すると、
制御をエラー前の状態に戻す。

【００９２】賞球制御用ＣＰＵ３７１がエラー発生後で
も賞球制御コマンドを受信して記憶するように構成され
ていれば、リセットスイッチ３７９の押圧に基づいて、
記憶している受信コマンドに基づく賞球制御を行なうこ
とによって、遊技者に与えられる不利益をなくすことが
できる。

【００９３】カードユニット５０には、カードユニット
制御用マイクロコンピュータ（図示省略）が搭載されて
いる。残高表示基板７４には、打球供給皿３の近傍に設
けられている度数表示ＬＥＤや球貸しスイッチ、返却ス
イッチが接続される。

【００９４】残高表示基板７４からカードユニット５０
には、遊技者に操作に応じて、球貸しスイッチ信号およ
び返却スイッチ信号が賞球制御基板３７を介して与えら
れる。

【００９５】賞球制御基板３７のＣＰＵ３７１は、賞球
カウントスイッチ３０１Ａの検出信号をカウントするこ
とによって、払出した賞球数を計数するとともに、球貸
しカウントスイッチ３０１Ｂの検出信号をカウントする
ことによって、払出した貸玉数を計数する。

【００９６】さらに、ＣＰＵ３７１は、賞球カウントス
イッチ３０１Ａおよび球貸しカウントスイッチ３０１Ｂ
の検出信号に基づいて玉を計数する動作と並行して、払
出モータ位置センサ２８６からの検出信号を利用して、
払出した賞球数および貸玉数を計数する。すなわち、玉
払出装置９７では、玉繰出し用のスクリュー２８８が１
８０度だけ回転して払出モータ位置センサ２８６が１回
ＯＮ／ＯＦＦするごとに玉が１つ払出されるように構成
されているために、この払出モータ位置センサ２８６の
出力信号の変化に基づいて払出した玉を間接的に検出
し、玉数を計数するのである。

【００９７】なお、払出モータ位置センサ２８６に代え
て、ステッピングモータである払出モータ２８９のステ
ップパルス数を検出することで、スクリュー２８８の払
出動作量（回転量）を検出し、これにより間接的に玉の
払出しを検出するようにしてもよい。ただし、スクリュ
ー２８８の回転を直接検出する払出モータ位置センサ２
８６を用いる方が、精度の高い検出結果を得ることがで
きるという利点がある。ステッピングモータのステップ
パルス数に基づいてスクリュー２８８の払出動作量（回
転量）を検出する場合には１ステップ当りの制御量が何
らかの要因で変化すると、検出される動作量に誤差が生
じてしまうためである。

【００９８】ところで、払出モータ位置センサ２８６の
出力信号に基づいて玉数を計数すると、スクリュー２８
８からの玉の落下を待って検出信号が出力されるカウン
トスイッチ３０１Ａ，３０１Ｂの出力信号に基づいて玉
を計数するよりも迅速に計数動作を進めることができる
が、スクリュー２８８内に整列された玉と玉との間に無
用な隙間が空いていて、スクリュー２８８が半回転した
ときに玉が払出されなかった場合であっても玉が１つ払
出されたものとみなされるという欠点がある。あるい
は、球噛みその他の原因によって実際には玉が払出され
なかった場合であっても玉が１つ払出されたものとみな
されてしまう。

【００９９】このため、ＣＰＵ３７１は、この払出モー
タ位置センサ２８６の出力信号に基づいて計数された玉
数が払出予定数に達した後、一旦、スクリュー２８８の
回転を止め、カウントスイッチ３０１Ａ，Ｂの検出信号
に基づいた計数結果を参照して、間違いなく予定通りの
玉の払出しがあったか否かを確認し、払出数が不足する
場合には、再度、スクリュー２８８を回転させて不足分
の玉を払出す制御を行なう。

【０１００】このような２段階の制御をすることによっ
て、払出モータ位置センサ２８６の検出出力に基づいて
計数される玉（賞球または貸玉）の数が払出予定数に至
るまでは、スクリュー２８８を高速回転させて連続的に
玉を払出すことで、玉の払出しを迅速にすることがで
き、また、それにより払出しが不足するような場合で
も、後にその不足分の払出しを行なうことよって払出し
を正確にすることができる。

【０１０１】賞球制御基板３７から発射制御基板９１に
は、打玉の発射状態を制御するための発射制御信号が与
えられる。発射制御基板９１においては、発射制御信号
がＬＯＷレベルである場合に、打玉の発射が禁止され、
打玉の発射が不可能な状態に制御される。一方、発射制
御信号がＨＩＧＨレベルである場合には、打玉の発射が
許容され、打玉の発射が可能な状態に制御される。

【０１０２】また、カードユニット５０から残高表示基
板７４には、プリペイドカードの残高を示すカード残高
表示信号および球貸し可表示信号が賞球制御基板３７を
介して与えられる。カードユニット５０と賞球制御基板
３７との間では、ユニット操作信号（ＢＲＤＹ信号）、
球貸し要求信号（ＢＲＱ信号）、球貸し完了信号（ＥＸ
Ｓ信号）およびパチンコ機動作信号（ＰＲＤＹ信号）が
Ｉ／Ｏポート３７２ｆを介してやり取りされる。

【０１０３】パチンコ遊技機１の電源が投入されると、
賞球制御基板３７の賞球制御用ＣＰＵ３７１は、カード
ユニット５０にＰＲＤＹ信号を出力する。カードユニッ
ト５０においてカードが受け付けられ、球貸しスイッチ
が操作され球貸しスイッチ信号が入力されると、カード
ユニット制御用マイクロコンピュータは、賞球制御基板
３７にＢＲＤＹ信号を出力する。この時点から所定の遅
延時間が経過すると、カードユニット制御用マイクロコ
ンピュータは、賞球制御基板３７にＢＲＱ信号を出力す
る。そして、賞球制御基板３７の賞球制御用ＣＰＵ３７
１は、払出モータ２８９を駆動し、所定個数の貸玉を遊
技者に払出す制御を行なう。このとき、賞球制御用ＣＰ
Ｕ３７１は、振分け用ソレノイド３１０を制御し、玉振
分け部材３１１を球貸し側に向ける。その後払出が完了
すれば、賞球制御用ＣＰＵ３７１は、カードユニット５
０にＥＸＳ信号を出力する。

【０１０４】以上のように、カードユニット５０からの
信号はすべて賞球制御基板３７に入力される構成となっ
ている。したがって、球貸し制御に関して、カードユニ
ット５０から遊技制御基板３１に信号が入力されること
はなく、遊技制御基板３１の遊技制御用マイコン５３に
カードユニット５０側から不正に信号が入力される余地
はない。なお、遊技制御基板３１および賞球制御基板３
７には、ソレノイドやモータ、ランプを駆動するための
ドライバ回路が搭載されているが、図８では、それらの
回路は省略されている。

【０１０５】この実施の形態では、遊技制御基板３１の
ＲＡＭ５５（図４参照）の他、少なくとも賞球制御基板
３７のＲＡＭ３８１は、電源基板９１０のバックアップ
用電源でバックアップされている。このため、遊技機に
対する電力供給が停止しても、バックアップ電源によっ
て一定時間ＲＡＭ５５，３８１は記憶内容を保持するこ
とができる。

【０１０６】ここで、上記のようなパチンコ遊技機１の
各基板同士の間の接続を、電気回路図を用いて説明す
る。

【０１０７】まず、電源基板９１０について説明する。
図９に示すように、電源基板９１０には、上から順にラ
ンプ制御基板３５に接続される配線Ｙ、電源コードに接
続される配線、主基板（遊技制御基板）３１に接続され
る配線Ｄ、賞球制御基板（払出制御基板）３７に接続さ
れる配線Ｆ、発射中継Ａ基板に接続される配線Ｇ、払出
制御基板に接続される配線Ｅ、主基板に接続される配線
Ａおよび音声制御基板７０に接続される配線Ｘが設けら
れている。

【０１０８】また、図１０に示すように、配線Ｘが接続
される音声制御基板７０は主基板３１からも配線Ｃが接
続されている。音声制御基板７０はさらに音声中継Ａ基
板に配線により接続されている。音声中継Ａ基板は、音
声中継Ｂ基板と音声中継Ｃ基板とに配線により接続され
ている。音声中継Ｂ基板および音声中継Ｃ基板それぞれ
は左右のスピーカ２７にそれぞれ接続されている。

【０１０９】次に、音声制御基板７０の内部の電気回路
構造を、図１１〜図１６を用いて具体的に説明する。電
源基板９１０から導入された配線１／５，２／５，３／
５，４／５，５／５のうち配線３／５，４／５，５／５
はアースされている。配線１／５は、後述するように、
音声合成ＩＣに電力を供給する配線であり、ノイズを除
去するためのローパスフィルタ２００、および、所定の
電力を作成するためのレギュレータ３００がそれぞれ接
続されている。このレギュレータ３００により１２Ｖの
電圧ＶDDが５Ｖの電圧ＡＶccに降圧されて音声合成ＩＣ
に電力が供給されている。

【０１１０】このように、アナログ信号を処理する音声
合成ＩＣで使用する電圧ＡＶccを、音声制御基板７０内
部の定電圧回路であるレギュレータ３００において作成
することにより、電源基板９１０から音声制御基板７０
まで伝達する間において発生するノイズによる悪影響を
減少することができる。これにより、スピーカから発生
される音声にノイズによる悪影響が生じることが低減さ
れる。

【０１１１】また、図１２に示すように、図１０におい
て主基板３１から接続された配線Ｃは、それぞれ音声制
御信号ＣＤ０〜ＣＤ７、音声制御信号ＩＮＴが入力され
る配線およびＧＮＤ（ＧＲＡＮＤ）線からなり、音声制
御信号ＣＤ０〜ＣＤ７および音声制御信号ＩＮＴが入力
される配線それぞれは、不正な信号が主基板３１側へ進
入することを防止するためのバッファ回路７０５に接続
されている。バッファ回路７０５からは、ＳＣＤ０〜Ｓ
ＤＣ７信号およびＳＩＮＴ信号が出力される。このＳＣ
Ｄ０〜ＳＣＤ７信号およびＳＩＮＴ信号は、図１３に示
すように、音声を出力するための処理を行なう音声制御
用ＣＰＵ７０１に入力される。この音声制御用ＣＰＵ７
０１には、リセットスイッチ７１０が接続されている。
また、音声制御用ＣＰＵ７０１からはＳＩＣＫ信号，Ｓ
Ｉ信号，ＳＩＲＱ信号，ＳＲＤＹ信号，ＳＲＥＳ信号そ
れぞれが出力される。

【０１１２】次に、図１４に示すように、ＳＩＣＫ信
号，ＳＩ信号，ＳＩＲＱ信号，ＳＲＤＹ信号，ＰＲＥＳ
信号それぞれは、トランジスタ５０１〜５０６それぞれ
に送られ、トランジスタ５０１〜５０６をＯＮさせる。
これにより、トランジスタ５０１〜５０６までの回路は
電圧Ｖccによる系統の電源を用いていたが、トランジス
タ５０１〜５０６以降の回路においては、電圧ＡＶccに
よる系統の電源が用いられることになる。トランジスタ
５０１〜５０６がＯＮされたことによって生じた電力に
より、音声を合成するための信号を出力する音声合成Ｉ
Ｃ７０２が駆動する。この音声合成ＩＣ７０２は、音声
のデータが格納されている音声データＲＯＭ７１１に接
続されている。この音声データを用いて合成された音声
データ信号がＤＡＯＲ信号として音声合成ＩＣから出力
される。

【０１１３】次に、図１５に示すように、ＤＡＯＬ信号
およびＤＡＯＲ信号は、音のボリュームを調節するため
の音切換回路７０３を通過した後、音増幅回路７０４に
到達して増幅されてスピーカ２７に送り出される。

【０１１４】上記のような本実施の形態によれば、音声
制御用ＣＰＵ７０１から音声合成ＩＣ７０２へのみ電気
信号情報を伝達し、電流の逆流が生じないトランジスタ
５０１〜５０６が設けられているため、スピーカ２７で
発生したノイズの悪影響が音声制御用ＣＰＵ７０１に伝
達されることが防止される。音声合成ＩＣ７０２が音声
制御用ＣＰＵ７０１に比較して大きな電力を消費する場
合において、音声合成ＩＣ７０２での消費電力の変化が
音声制御用ＣＰＵ７０１に大きな悪影響を与えることが
防止される。その結果、音声制御用ＣＰＵ７０１は安定
して駆動する。

【０１１５】また、音声制御用ＣＰＵ７０１がノイズの
影響を比較的受け難いデジタル回路からなり、音声合成
ＩＣ７０２がノイズの影響を受け易いアナログ回路含む
ため、上記トランジスタ５０１〜５０６によって音声合
成ＩＣ７０２から音声制御用ＣＰＵ７０１へのノイズの
影響が伝達されることが防止されれば、電子回路全体は
安定して駆動することができる。

【０１１６】また、配線２／５より供給される電圧Ｖcc
（＋５Ｖ）の電力は音声制御用ＣＰＵ７０１に供給さ
れ、配線１／５より供給される電圧１２Ｖの電力から作
成された電圧ＡＶcc（＋５Ｖ）の電力は音声合成ＩＣ７
０２および音増幅回路７０４などに供給されるため、音
声制御用ＣＰＵ７０１の電源は音声合成ＩＣ７０２およ
び音増幅回路７０４等の電源から独立することとなる。
そのため、音増幅回路７０４等で消費される電力消費量
の変化に関らず、音声制御用ＣＰＵ７０１に安定した電
力を供給することが可能となる。すなわち、音増幅回路
７０４等の動作状態によっては、音声制御用ＣＰＵ７０
１への電力供給が不足する状態が生じる可能性があり、
このような状態においては主基板３１から出力された制
御コマンドを正確に受取れない等の障害が生じ得るが、
上記のような構造にすることにより、音声制御用ＣＰＵ
７０１において制御コマンドを正確に受取れない等の障
害が発生することが防止される。

【０１１７】次に、表示制御基板８０に関係する電気回
路構造を説明する。図１６に示すように、表示制御基板
８０は、主基板３１に接続されるとともに、普通図柄基
板１８０、ＬＣＤモジュール２８０またはＣＲＴ８２に
それぞれ接続されている。

【０１１８】次に、表示制御基板８０の内部の電気回路
構造を、図１７〜図２６を用いて具体的に説明する。図
１７に示すように、主基板３１から表示制御基板８０に
接続された配線のうち、配線１０／１６，１１／１６，
１２／１６はアースされている。電圧Ｖccの電源に接続
された１３／１６，１４／１６はノイズを除去するため
のローパスフィルタ１０７に接続され、電圧Ｖcc（５
Ｖ）の電源を供給している。電圧ＶDD（１２Ｖ）の電源
に接続された１５／１６，１６／１６は、ノイズを除去
するためのローパスフィルタ１０８および所定の電力と
作成するためのスイッチングレギュレータ１０９に接続
されて電圧ＡＶDD（５Ｖ）の電源を供給している。

【０１１９】このように、ＣＲＴ８２またはＬＣＤ２８
０等のアナログ信号を処理する回路で使用する電圧ＡＶ
DDを、表示制御基板８０の定電圧回路であるスイッチン
グレギュレータ１０９で作成することにより、電源基板
９１０から表示制御基板８０まで伝達する間において発
生するノイズによる悪影響を減少することができる。こ
れにより、ＣＲＴ８２またはＬＣＤ２８０に表示される
映像にノイズによる悪影響が生じることが低減される。

【０１２０】また、図１８に示すように、配線１／１
６，２／１６，３／１６，４／１６，５／１６，６／１
６，７／１６，８／１６，９／１６それぞれは、主基板
３１から図柄制御信号ＣＤ１〜ＣＤ７それぞれおよび図
柄制御信号ＩＮＴが入力される。図柄制御信号ＣＤ１〜
ＣＤ７それぞれおよび図柄制御信号ＩＮＴは、フェライ
トビーズＦＢによりノイズが除去された後、主基板３１
への信号の逆流を防止するためのバッファ回路１０５に
入力される。バッファ回路１０５からはＩＮ０信号〜Ｉ
Ｎ７信号およびＩＮＴ信号が出力される。

【０１２１】次に、図１９に示すように、このＩＮ０〜
ＩＮ７信号およびＩＮＴ信号は、表示制御用ＣＰＵ１０
１に入力される。表示制御用ＣＰＵ１０１には、図２０
に示す表示制御データＲＯＭ１０２が接続されている。
また、表示制御用ＣＰＵ１０１には、図２４に示すＶＤ
Ｐ１０３が接続され、ＶＤＰ１０３には、図２１および
図２２に示す計時用の水晶発振器を有する発振回路８
５、図２３に示す回路を初期化するためのリセット回路
８３、図２５に示すＶＲＡＭ８７、キャラクタＲＯＭ８
６ａおよびキャラクタＲＯＭ８６ｂそれぞれが接続され
ている。ＶＤＰ１０３は、入力された信号に基づきキャ
ラクタＲＯＭ８６ａおよびキャラクタＲＯＭ８６ｂから
画像データを読み出し後、画像データを生成してＶＲＡ
Ｍ８７に表示データとして格納する。その後、図２６に
示すように、ＶＤＰ１０３は、ＶＲＡＭ８７に格納され
た表示データをさらにＲＧＢ信号にして送り出す。この
ＲＧＢ信号によってトランジスタ５０８，５０９，５１
０がＯＮする。これにより、トランジスタ５０８，５０
９，５１０までの回路は電圧Ｖccの電源により駆動して
いるが、トランジスタ５０８，５０９，５１０以降のＣ
ＲＴ８２またはＬＣＤモジュール２８０の回路は電圧Ａ
ＶDDの電源により駆動することになる。

【０１２２】上記のような本実施の形態によれば、ＶＤ
Ｐ１０３からＣＲＴ８２等へのみ電気信号情報を伝達
し、電流の逆流が生じないトランジスタ５０８〜５１０
が設けられているため、ＣＲＴ８２等で発生したノイズ
の悪影響がＶＤＰ１０３に伝達されることが防止され
る。ＣＲＴ８２がＶＤＰ１０３に比較して大きな電力を
消費する場合において、ＣＲＴ８２での消費電力の変化
がＶＤＰ１０３に大きな悪影響を与えることが防止され
る。その結果、ＶＤＰ１０３は安定して駆動する。

【０１２３】また、ＶＤＰ１０３がノイズの影響を比較
的受け難いデジタル回路からなり、ＣＲＴ８２がノイズ
の影響を受け易いアナログ回路を含むため、上記トラン
ジスタ５０８〜５１０によってＣＲＴ８２からＶＤＰ１
０３へのノイズの影響が伝達されることが防止されれ
ば、電子回路全体は安定して駆動することができる。

【０１２４】また、配線１３／１６，１４／１６より供
給される電圧Ｖcc（５Ｖ）の電力は表示制御用ＣＰＵ１
０１等に供給され、配線１５／１６，１６／１６より供
給される電圧ＶDD（１５Ｖ）の電力から作成された電圧
ＡＶDD（＋５Ｖ）の電力はＣＲＴ８２またはＬＣＤ２８
０等に供給されるため、表示制御用ＣＰＵ１０１の電源
はＣＲＴ８２等の電源から独立することとなる。そのた
め、ＣＲＴ８２等で消費される電力消費量の変化に関ら
ず、表示制御用ＣＰＵ１０１に安定した電力を供給する
ことが可能となる。すなわち、ＣＲＴ８２等の動作状態
によっては、表示制御用ＣＰＵ１０１への電力供給が不
足する状態が生じる可能性があり、このような状態にお
いては主基板３１から出力された制御コマンドを正確に
受取れない等の障害が生じ得るが、上記のような構造に
することにより、表示制御用ＣＰＵ１０１において制御
コマンドを正確に受取れない等の障害が発生することが
防止される。

【０１２５】次に、ランプ制御基板３５に関係する電気
回路の構造を、図２７〜図２９を用いて説明する。図２
７に示すように、図９に示す電源基板９１０から引き出
された配線Ｙはランプ制御基板３５に接続されている。
ランプ制御基板３５には主基板３１に接続される配線
Ｂ、図２８に示すランプ中継基板３５ａに接続される配
線ｙ１および図２９に示される枠用ランプ中継Ａ基板３
５ｈに接続される配線ｙ２が設けられている。

【０１２６】また、図２８に示すように、ランプ中継Ａ
基板３５ａは、配線により、袖左基板３５ｂ、袖右基板
３５ｃ、センター基板３５ｄ、ＡＴ右基板３５ｅ、ＡＴ
中基板３５ｆおよびＡＴ左基板３５ｇに接続されてい
る。

【０１２７】また、図２９に示すように、ランプ中継Ａ
基板３５ｈは、枠用ランプ中継Ｂ基板３５ｉ１および枠
用ランプ中継Ｃ基板３５ｉ２に配線により接続されてい
る。さらに、枠用ランプ中継Ｂ基板３５ｉ１には、前板
ランプ左Ｂ基板３５ｊ、前板ランプ左Ａ基板３５ｋ、前
板ランプ上基板３５ｌ、前板ランプ右Ａ基板３５ｍ、前
板ランプ右Ｂ基板３５ｎが配線を介して接続され、枠用
ランプ中継Ｃ基板３５ｉ２には、スピーカＬＥＤ左Ａ基
板３５ｏ、スピーカＬＥＤ左Ｂ基板３５ｐ、スピーカＬ
ＥＤ右Ｂ基板３５ｑおよびスピーカＬＥＤ右Ａ基板３５
ｒが配線を介して接続されている。

【０１２８】次に、図３０〜図３６を用いて、ランプ制
御基板３５の内部構造について説明する。図３０に示す
ように、電源基板９１０から導入された配線１／６，２
／６，３／６，４／６，５／６，６／６のうち配線１／
６からは、ローパスフィルタ７００を介してが電圧ＶSL
の電力が供給されている。また配線２／６は、電圧ＶLP
の電力を供給している配線である。配線３／６からは、
ローパスフィルタ８００を介して電圧ＶDDの電力が供給
されている。配線４／６からは、ローパスフィルタタ９
００を介してＶｃｃが供給されている。配線５／６，６
／６はアース（ＧＮＤ）されている。

【０１２９】また、図３１に示すように、ランプ制御基
板３５には、図１６に示す主基板３１から、ランプ制御
信号ＣＤ０〜ＣＤ７が入力される配線１／１１〜配線８
／１１、ランプ制御信号ＩＮＴが入力される配線９／１
１およびＧＮＤ配線１０／１１，１１／１１が接続さ
れ、ノイズを吸収するフェライトビーズを介して、ラン
プ制御ＣＤ０信号，ランプ制御信号ＣＤ１〜ＣＤ７信号
それぞれは、信号の逆流を防止するバッファ回路３５５
に入力される。バッファ回路３５５からはＬＣＤ０信号
〜ＬＣＤ７信号が出力される。また、ランプ制御信号Ｉ
ＮＴがインバータ回路を介してＩＮＴ信号となり出力さ
れる。

【０１３０】次に、図３２に示すように、ＬＣＤ０信号
〜ＬＣＤ７信号それぞれは、ランプの点灯消滅を制御す
るための信号を出力するＣＰＵ３５１に入力される。Ｃ
ＰＵ３５１からは、ＢＬＡＮＰ（Ｂ）信号，ＢＬＡＮＰ
（Ａ）信号，ＢＬＥＤ（Ｆ）信号，ＢＬＥＤ（Ｅ）信
号，ＢＬＥＤ（Ｄ）信号，ＢＬＥＤ（Ｃ）信号，ＢＬＥ
Ｄ（Ｂ）信号，ＢＬＥＤ（Ａ）信号が出力される。ま
た、ＣＰＵ３５１からは、ＭＭＲＹ（ａ）信号，ＭＭＲ
Ｙ（ｂ）信号，ＭＭＲＹ（ｃ）信号，ＭＭＲＹ（ｄ）信
号、ＦＬＥＤ（Ａ）信号，ＦＬＥＤ（Ｂ）信号，ＦＬＥ
Ｄ（Ｃ）信号，ＦＬＥＤ（Ｄ）信号が出力される。ＦＬ
ＡＮＰ（Ａ）信号，ＦＬＡＮＰ（Ｂ）信号，ＦＬＡＮＰ
（Ｃ）信号，ＦＬＡＮＰ（Ｄ）信号，ＦＬＡＮＰ（Ｅ）
信号，ＳＬＡＮＰ信号が出力される。さらに、ＣＰＵ３
５１からは、ＤＧ１信号，ＤＧ２信号およびＴＬＡＮＰ
信号が出力される。

【０１３１】次に、図３３に示すように、ＦＬＡＮＰ
（Ａ）信号，ＦＬＡＮＰ（Ｂ）信号，ＦＬＡＮＰ（Ｃ）
信号，ＴＬＡＮＰ信号，ＦＬＡＮＰ（Ｄ）信号，ＳＬＡ
ＮＰ信号，ＦＬＡＮＰ（Ｅ）信号ぞれぞれは、電流の逆
流を防止する態様で設けられたトランジスタを含む回路
５１１，５１２，５１３，５１４，５１５，５１６，５
１７それぞれに入力される。

【０１３２】その後、トランジスタを含む回路５１１，
５１２，５１３，５１４，５１５，５１６，５１７から
出力された信号は、右下枠ランプ(遊技効果ランプ２８
ｂ，２８ｃに相当）を制御するための信号を出力する配
線１／１８、右上枠ランプ(遊技効果ランプ２８ｂ，２
８ｃに相当）を制御するための信号を出力する配線２／
１８、天枠ランプ(遊技効果ランプ２８ｂ，２８ｃに相
当）を制御するための信号を出力する配線３／１８、球
切れランプ５２を制御するための信号を出力する配線４
／１８、左上枠ランプ(遊技効果ランプ２８ｂ，２８ｃ
に相当）を制御するための信号を出力する配線５／１
８、賞球ランプを制御するための信号を出力する配線６
／１８、左下枠ランプ(遊技効果ランプ２８ｂ，２８ｃ
に相当）を制御するための信号を出力する配線９／１８
から図２９に示すアナログ回路を含む枠用ランプ中継基
Ａ板３５ｈに出力される。また、電圧ＶLPの電力は配線
７／１８，８／１８に分かれて枠用ランプ中継Ａ基板３
５ｈに出力される。

【０１３３】また、図３４に示すように、ＦＬＥＤ
（Ａ）信号，ＦＬＥＤ（Ｂ）信号，ＦＬＥＤ（Ｃ）信
号，ＦＬＥＤ（Ｄ）信号は、電流の逆流を防止する態様
で設けられたトランジスタを含むインバータ回路５２
１，５２２，５２３，５２４，５２５，５２６，５２
７，５２８を介して、配線１１／１８，１２／１８，１
３／１８，１４／１８，１５／１８，１６／１８，１７
／１８，１８／１８から遊技効果ＬＥＤ２８ａに相当す
る左スピーカ外ＬＥＤ、左スピーカ内ＬＥＤ、右スピー
カ内ＬＥＤ、右スピーカ外ＬＥＤそれぞれを制御するた
めに、枠用ランプ中継Ａ基板３５ｈに出力される。ま
た、交流電源ＡＣの電圧２４Ｖの電力を整流し平滑した
電圧ＶSLの電力が１０／１８から枠用ランプ中継Ａ基板
３５ｈに供給される。

【０１３４】また、図３５に示すように、ＢＬＥＤ
（Ａ）信号，ＢＬＥＤ（Ｂ）信号，ＢＬＥＤ（Ｃ）信
号，ＢＬＥＤ（Ｄ）信号，ＢＬＥＤ（Ｅ）信号，ＢＬＥ
Ｄ（Ｆ）信号それぞれは、電流の逆流を防止する態様で
設けられたトランジスタを含むインバータ回路５３１，
５３２，５３３，５３４，５３５，５３６，５３７，５
３８を介して遊技効果ＬＥＤ２８ａに相当する飾りＬＥ
Ｄを制御するための配線３Ａ，２Ａ，１Ａ，６Ｂ，１０
Ｂ，７Ｂ，９Ｂ，８Ｂから図２８に示すランプ中継基板
３５ａに出力される。また、上記電圧ＶSLの電力が配線
４Ｂ，５Ｂ，４Ａから供給されている。ＢＬＡＮＰ
（Ａ）信号およびＢＬＡＮＰ（Ｂ）信号それぞれは、電
流の逆流を防止する態様で設けられたトランジスタを含
む回路５４１，５４２を介して、装飾ランプ２５に相当
する飾りランプＡ，Ｂを制御するために配線２Ｂ，３Ｂ
から出力される。

【０１３５】また、図３６に示すように、ＭＭＲＹ
（ａ）信号，ＭＭＲＹ（ｂ）信号，ＭＭＲＹ（ｃ）信
号，ＭＭＲＹ（ｄ）信号は、電流の逆流を防止する態様
で設けられたトランジスタを含むインバータ回路５５
１，５５２，５５３，５５４を介して、始動記憶表示器
１８に相当するＬＥＤ１，ＬＥＤ２，ＬＥＤ３およびＬ
ＥＤ４を制御するために、配線１０Ａ，９Ａ，８Ａ，７
Ａから図２８に示すランプ中継基板３５ａに出力され
る。また、ＤＧ１信号およびＤＧ２信号は電流の逆流を
防止する態様で設けられたトランジスタを含むバッファ
回路５５５，５５６を介して配線６Ａ，５Ａからランプ
中継基板３５ａに出力される。また、電圧ＶLPの電力が
配線１Ｂにより供給されている。

【０１３６】また、配線１／６より供給される電圧ＶSL
（３０Ｖ）の電力は各種ランプ等に供給され、配線４／
６より供給される電圧ＶDD（５Ｖ）の電力はランプ制御
用のＣＰＵ３５１等に供給されるため、ランプ制御用の
ＣＰＵ３５１の電源は各種ランプ等の電源から独立する
こととなる。そのため、各種ランプ等で消費される電力
消費量の変化に関らず、ランプ制御用のＣＰＵ３５１に
安定した電力を供給することが可能となる。すなわち、
各種ランプ等の動作状態によっては、ランプ制御用のＣ
ＰＵ３５１への電力供給が不足する状態が生じる可能性
があり、このような状態においては主基板３１から出力
された制御コマンドを正確に受取れない等の障害が生じ
得るが、上記のような構造にすることにより、ランプ制
御用ＣＰＵ３５１において制御コマンドを正確に受取れ
ない等の障害が発生することが防止される。

【０１３７】また、配線１０Ａ〜７Ａは、特別図柄の始
動記憶表示器と普通図柄の始動記憶表示器との双方を制
御するために使用される。すなわち、ＤＧ１信号が能動
状態となっている場合には、普通図柄の始動記憶表示器
が制御され、ＤＧ２信号が能動状態となっている場合に
は、特別図柄の始動記憶表示器が制御される。

【０１３８】上記のような構造のランプ制御基板３５に
よれば、図３３に示すトランジスタを含む回路５１１，
５１２，５１３，５１４，５１５，５１６，５１７、図
３４に示すトランジスタを含むインバータ回路５２１，
５２３，５２４，５２５，５２６，５２７，５２８、図
３５に示すトランジスタを含むインバータ回路５３１，
５３３，５３４，５３５，５３６，５３７，５３８およ
びトランジスタを含む回路５４１，５４２、図３６に示
すトランジスタを含むインバータ回路５５１，５５２，
５５３，５５４およびトランジスタを含むバッファ回路
５５５，５５６を備えているため、電流の逆流が防止さ
れる。その理由は、上記トランジスタを含む回路それぞ
れまでは、電圧Ｖｃｃの電力が供給され、トランジスタ
を含む回路以降は電圧ＶSLおよび電圧ＶLPの電力が供給
されているからである。それにより、ノイズが発生し易
いアナログ回路を有する図２８に示すランプ中継基板３
５ａおよびアナログ回路を有する図２９に示す枠用ラン
プ中継Ａ基板３５ｈからのノイズによる悪影響が、ラン
プ制御基板３５内部のデジタル回路であるＣＰＵ３５ま
での回路に伝達されることが防止される。

【０１３９】なお、上記図５のブロック図においては、
ＶＤＰ１０３とＣＲＴ２８０（ＬＣＤ２８０）との間に
のみトランジスタ５０８〜５１０を設けた実施の形態を
示したが、図３７に示すように、表示制御用ＣＰＵ１０
１とＶＤＰ１０３との間にトランジスタ５００を有する
表示制御基板８０であれば、アナログ信号を出力するＶ
ＤＰ１０３とデジタル信号を出力する表示制御用ＣＰＵ
１０１との間の電流の逆流を防止することができるた
め、表示制御用ＣＰＵ１０１までのデジタル回路が、Ｖ
ＤＰ１０３以降のアナログ回路において発生し易いノイ
ズの悪影響を受けることが防止される。

【０１４０】なお、本実施の形態においては本発明の情
報伝達手段としてトランジスタを用いたが、本発明の第
１の電気回路としてのデジタル回路により本発明の第１
の電源系統から供給された電力（Ｖcc）を用いて出力さ
れた電気信号情報を、本発明の第２の電源系統から供給
された電力（ＡＶcc，ＡＶDD，ＶLP）を用いて本発明の
第２の電気回路としてのアナログ回路に伝達する機能を
有するものであれば、たとえば、フォトカプラ等を電気
信号情報伝達手段として用いてもよいし、また、トラン
ジスタは、バイポーラ型トランジスタ（Bipolar Trans
istor）または電界効果型トランジスタ（ＦＥＴ：Field
Effect Transistor）のいずれであってもよい。

【０１４１】なお、今回開示された実施の形態はすべて
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は上記した説明ではなく特許
請求の範囲によって示され、特許請求の範囲と均等の意
味および範囲内でのすべての変更が含まれることが意図
される。

【０１４２】

【課題を解決するための手段の具体例】（１） スピー
カ２７、ＣＲＴ８２、遊技効果ＬＥＤ２８ｂ，２８ｃ未
払賞球ランプ２９、賞球ランプ５１、球切れランプ５
２、可変表示器１０、始動記憶表示器１８および装飾ラ
ンプ２５により、電気信号情報により動作する電気部品
が構成されている。音声制御基板７０、表示制御基板８
０およびランプ制御基板３５により、電気部品を制御す
る電気部品制御手段が構成されている。音声制御用ＣＰ
Ｕ７０１、ＶＤＰ１０３およびＣＰＵ３５１により、第
１の電源系統から供給された電力により動作して、前記
電気部品を制御するための電気信号情報を出力する第１
の電気回路が構成されている。音声合成ＩＣ７０２、Ｃ
ＲＴ８２またはＬＣＤ２８０、ランプ中継基板３５ａ、
ランプ中継Ａ基板３５ｈおよび図３７のＶＤＰ１０３に
より、第２の電源系統から供給された電力により動作し
て、前記第１の電気回路から与えられた電気信号情報に
従って前記電気部品を制御する第２の電気回路が構成さ
れている。トランジスタ５０１〜５０６，５０８〜５１
０，５００、図３３に示すトランジスタを含む回路５１
１，５１２，５１３，５１４，５１５，５１６，５１
７、図３４に示すトランジスタを含むインバータ回路５
２１，５２３，５２４，５２５，５２６，５２７，５２
８、図３５に示すトランジスタを含むインバータ回路５
３１，５３３，５３４，５３５，５３６，５３７，５３
８およびトランジスタを含む回路５４１，５４２、図３
６に示すトランジスタを含むインバータ回路５５１，５
５２，５５３，５５４およびトランジスタを含むバッフ
ァ回路５５５，５５６により、前記第１の電気回路から
前記第２の電気回路へ前記電気信号情報を伝達する電気
信号情報伝達手段が構成されている。また、前記第１の
電気回路により前記第１の電源系統から供給された電力
（Ｖcc）を用いて出力された前記電気信号情報を、前記
第２の電源系統から供給された電力（ＡＶcc，ＡＶDD，
ＶLP，ＶSL）を用いて前記第２の電気回路に伝達する機
能を有する。

【０１４３】（２） 前記第１の電気回路はデジタル回
路からなり、前記第２の電気回路はアナログ回路を含ん
でいる。

【０１４４】（３） 主基板３１により、遊技の進行を
制御するための遊技制御手段が構成されている。音声制
御基板７０のＣＰＵ７０１、表示制御用ＣＰＵ１０１お
よびランプ制御基板３５のＣＰＵ３５１により、中央演
算処理手段が構成されている。音声合成回路７０２、図
３７のＶＤＰ１０３、ランプ中継基板３５ａおよびラン
プ中継Ａ基板ｈにより、電気部品制御用集積回路が構成
されている。前記第１の電気回路の前記中央演算処理手
段の働きにより、前記遊技制御手段が出力した指令情報
に応じて前記電気部品を制御するための処理が行われる
とともに前記電気信号情報が出力される。前記第２の電
気回路の前記電気部品制御用集積回路の働きにより、前
記電気信号情報にしたがって前記電気部品を動作させる
アナログ信号が出力される。

【０１４５】（４） ＣＲＴ８２により、前記電気信号
情報に応じて映像を表示する可変表示手段が構成されて
いる。

【０１４６】（５） スピーカ２７により、前記電気信
号情報に応じて音声を発生し得る音声発生手段が構成さ
れている。

【０１４７】（６） 前記電気信号情報伝達手段は、ト
ランジスタを含んでいる。 （７） レギュレータ３００，１０９により、前記第２
の電気回路に供給するための電力を作成する電力作成手
段が構成されている。

【０１４８】（８） 電源基板９１０により、前記電気
部品制御手段に電力を供給する電力供給基板が構成され
ている。前記第１の電源系統の電力および前記電力作成
手段が所定の電力を作成するための電力は、前記電力供
給基板からそれぞれ別個に供給される。

【０１４９】（９） 前記第１の電気回路に供給される
電力の電圧（５Ｖ）と前記第２の電気回路に供給される
電力の電圧（５Ｖ）とは略同一である。

【０１５０】（１０） 第２の電源系統に供給される電
力は、電気部品を動作させるために必要な電力（電圧Ｖ
DD、電圧ＶSL、電圧ＶLP、電圧ＶSLにより供給される電
力）を含んでいる。

【０１５１】

【課題を解決するための手段の具体例の効果】請求項１
に関しては、電気信号情報伝達手段は第１の電気回路に
より第１の電源系統から供給された電力を用いて出力さ
れた電気信号情報を、第２の電源系統から供給された電
力を用いて第２の電気回路に伝達する機能を有するた
め、第２の電気回路で発生したノイズの悪影響が第１の
電気回路に伝達されることが防止される。また、第１の
電気回路と第２の電気回路とは、電気的には別な電源を
用いる回路であるため、第２の電気回路が第１の電気回
路に比較して大きな電力を消費する場合において、第１
の電気回路と第２の電気回路との間に生じた電位差が相
互に悪影響を与えることが防止される。その結果、第１
の電気回路および第２の電気回路は安定して駆動する。

【０１５２】請求項２に関しては、請求項１に関する効
果に加えて、以下のような効果がある。第１の電気回路
がノイズの影響を比較的受け難いデジタル回路からな
り、第２の電気回路がノイズの影響を受け易いアナログ
回路含む。このような構成において、上記電気信号情報
伝達手段によって第２の電気回路から第１の電気回路へ
のノイズの影響が伝達されることが防止されれば、第１
および第２の電気回路は全体として安定して駆動するこ
とができる。

【０１５３】請求項３に関しては、請求項１または請求
項２に関する効果に加えて、遊技の進行を制御するため
の遊技制御手段を備え、第１の電気回路は、遊技制御手
段が出力した指令情報に応じて前記電気部品を制御する
ための処理を行うとともに電気信号情報を出力する中央
演算理手段を含み、第２の電気回路は、電気信号情報に
したがって電気部品を動作させるアナログ信号を出力す
る電気部品制御用集積回路を含んでいるため、第１の電
気回路をデジタル回路により構成し、第２の電気回路を
アナログ回路を含むように構成できる。

【０１５４】請求項４に関しては、請求項１〜請求項３
のいずれかに関する効果に加えて、可変表示手段の電源
の駆動を安定化することができる。

【０１５５】請求項５に関しては、請求項１〜請求項３
のいずれかに関する効果に加えて、音声発生手段の電源
の駆動を安定化することができる。

【０１５６】請求項６に関しては、請求項１〜請求項５
のいずれかに関する効果に加えて、電気信号情報伝達手
段がトランジスタを含むため、電気信号情報伝達手段に
要求される機能、すなわち、第１の電気回路により第１
の電源系統から供給された電力を用いて出力された電気
信号情報を、第２の電源系統から供給された電力を用い
て第２の電気回路に伝達する機能を実現することができ
る。

【０１５７】請求項７に関しては、請求項１〜請求項６
のいずれかに関する効果に加えて、電気部品制御手段が
第２の電気回路に供給するための電力を作成する電力作
成手段を含むため、電気部品制御手段以外で電力を作成
して電気部品制御手段に供給する場合に比較して、電気
部品制御手段の外部において受けるノイズの影響がない
ため、第２の電源系統の電力はより安定したものとな
る。

【０１５８】請求項８に関しては、請求項７に関する効
果に加えて、第２の電源系統の電力および電力作成手段
が所定の電力を作成するための電力は、電源基板からそ
れぞれ別個に供給されることにより、第２の電源系統の
電力と電源作成手段により作成された電力との駆動をよ
り安定化させることができる。

【０１５９】請求項９に記載の本発明によれば、請求項
１〜請求項８のいずれかに記載の発明の効果に加えて、
第１の電気回路に供給される電力の電圧と第２の電気回
路に供給される電力の電圧とを略同一電圧にすることに
より、第１の電気回路と第２の電気回路とがもともと同
じ電源系統からの同じ電圧の電力を用いていた場合の改
造に上記請求項１〜７のいずれかに記載の発明を用いる
ことができる。

【０１６０】請求項１０に記載の本発明によれば、請求
項１〜請求項９のいずれかに記載の発明の効果に加え
て、第２の電源系統に供給される電力は、電気部品を動
作させるために必要な電力を含むため、第２の電源系統
の電力を用いて電気部品を駆動することができる。

【図面の簡単な説明】

【図１】 パチンコ遊技機の正面図である。

【図２】 パチンコ遊技機の背面図である。

【図３】 機構盤周辺の構成を示す遊技機の背面図であ
る。

【図４】 遊技制御基板の回路構成を示すブロック図で
ある。

【図５】 表示制御基板を回路構成を示すブロック図で
ある。

【図６】 音声制御基板の回路構成を示すブロック図で
ある。

【図７】 ランプ制御基板の回路構成を示すブロック図
である。

【図８】 賞球制御基板に関連する構成要素を示すブロ
ック図である。

【図９】 電源基板の周辺を示す図である。

【図１０】 音声制御系統の基板を示す図である。

【図１１】 音声制御基板の内部の電源引込口近傍の電
気回路を示す図である。

【図１２】 音声制御基板の内部のバッファ回路周辺の
電気回路を示す図である。

【図１３】 音声制御基板の内部の音声制御用ＣＰＵ周
辺の電気回路を示す図である。

【図１４】 音声制御基板の内部の音声合成ＩＣおよび
音声データＲＯＭの周辺の電気回路を示す図である。

【図１５】 音声制御基板の内部の音声切換回路および
音声増幅回路の周辺の電気回路を示す図である。

【図１６】 表示制御系統の基板を示す図である。

【図１７】 表示制御基板の内部の電源引込口近傍の電
気回路を示す図である。

【図１８】 表示制御基板の内部のバッファ回路周辺の
電気回路を示す図である。

【図１９】 表示制御基板の内部の表示制御用ＣＰＵ周
辺の電気回路を示す図である。

【図２０】 表示制御基板の内部の表示制御データＲＯ
Ｍ周辺の電気回路を示す図である。

【図２１】 表示制御基板の内部の水晶発振器周辺の電
気回路を示す図である。

【図２２】 表示制御基板の内部の水晶発振器周辺の電
気回路を示す図である。

【図２３】 表示制御基板の内部のリセット回路周辺の
電気回路を示す図である。

【図２４】 表示制御基板の内部のＶＤＰ周辺の電気回
路を示す図である。

【図２５】 表示制御基板の内部のＶＲＡＭおよびキャ
ラクタＲＯＭの周辺の電気回路を示す図である。

【図２６】 表示制御基板の内部のトランジスタからＣ
ＲＴまでの電気回路を示す図である。

【図２７】 ランプ制御基板を示す図である。

【図２８】 ランプ中継基板およびランプ中継Ａ基板に
接続される基板を示す図である。

【図２９】 枠用ランプ中継Ａ基板および枠用ランプ中
継Ａ基板に接続される基板を示す図である。

【図３０】 ランプ制御基板の内部の電源引込口近傍の
電気回路を示す図である。

【図３１】 ランプ制御基板内部のバッファ回路周辺の
電気回路構造を示す図である。

【図３２】 ランプ制御基板内部のＣＰＵ周辺の電気回
路構造を示す図である。

【図３３】 ランプ制御基板からランプ中継基板へ信号
を出力する配線の一部を示す図である。

【図３４】 ランプ制御基板から枠用ランプ中継Ａ基板
へ信号を出力する配線の一部を示す図である。

【図３５】 ランプ制御基板からランプ中継基板へ信号
を出力する配線の一部を示す図である。

【図３６】 ランプ制御基板からランプ中継基板へ信号
を出力する配線の一部を示す図である。

【図３７】 表示制御基板の他の例を示すブロック図で
ある。

【符号の説明】 ２７はスピーカ、７０は音声制御基板、８０は表示制御
基板、５０１〜５０６はトランジスタ、５０８〜５１０
はトラジスタ、７０１は音声制御用ＣＰＵ、７０２は音
声合成ＩＣ、８２はＣＲＴ、１０３はＶＤＰ、２８０は
ＬＣＤ、１０９，３００はスイッチングレギュレータ、
５１１，５１２，５１３，５１４，５１５，５１６，５
１７はトランジスタを含む回路、５２１，５２３，５２
４，５２５，５２６，５２７，５２８はトランジスタを
含むインバータ回路、５３１，５３３，５３４，５３
５，５３６，５３７，５３８はトランジスタを含むイン
バータ回路、５４１，５４２はトランジスタを含む回
路、５５１，５５２，５５３，５５４はトランジスタを
含むインバータ回路、５５５，５５６はトランジスタを
含むバッファ回路。

Claims (10)

【特許請求の範囲】
1. 【請求項１】 電気信号情報により動作する電気部品
   と、該電気部品を制御する電気部品制御手段とを備え、 該電気部品制御手段は、 第１の電源系統から供給された電力により動作して、前
   記電気部品を制御するための電気信号情報を出力する第
   １の電気回路と、 第２の電源系統から供給された電力により動作して、前
   記第１の電気回路から与えられた前記電気信号情報に従
   って前記電気部品を制御する第２の電気回路と、 前記第１の電気回路から前記第２の電気回路へ前記電気
   信号情報を伝達する電気信号情報伝達手段とを含み、 前記電気信号情報伝達手段は、前記第１の電気回路によ
   り前記第１の電源系統から供給された電力を用いて出力
   された前記電気信号情報を、前記第２の電源系統から供
   給された電力を用いて前記第２の電気回路に伝達する機
   能を有する、遊技機。
2. 【請求項２】 前記第１の電気回路はデジタル回路から
   なり、前記第２の電気回路はアナログ回路を含む、請求
   項１に記載の遊技機。
3. 【請求項３】 遊技の進行を制御するための遊技制御手
   段を備え、 前記第１の電気回路は、前記遊技制御手段が出力した指
   令情報に応じて前記電気部品を制御するための処理を行
   うとともに前記電気信号情報を出力する中央演算処理手
   段を含み、 前記第２の電気回路は、前記電気信号情報にしたがって
   前記電気部品を動作させるアナログ信号を出力する電気
   部品制御用集積回路を含む、請求項１または請求項２に
   記載の遊技機。
4. 【請求項４】 前記電気部品は、前記電気信号情報に応
   じて映像を表示する可変表示手段を含む、請求項１〜請
   求項３のいずれかに記載の遊技機。
5. 【請求項５】 前記電気部品は、前記電気信号情報に応
   じて音声を発生し得る音声発生手段を含む、請求項１〜
   請求項３のいずれかに記載の遊技機。
6. 【請求項６】 前記電気信号情報伝達手段は、トランジ
   スタを含む、請求項１〜請求項５のいずれかに記載の遊
   技機。
7. 【請求項７】 前記電気部品制御手段は、前記第２の電
   気回路に供給するための電力を作成する電力作成手段を
   含む、請求項１〜請求項６のいずれかに記載の遊技機。
8. 【請求項８】 前記電気部品制御手段に電力を供給する
   電力供給基板をさらに備え、 前記第１の電源系統の電力および前記電力作成手段が所
   定の電力を作成するための電力は、前記電力供給基板か
   らそれぞれ別個に供給される、請求項７に記載の遊技
   機。
9. 【請求項９】 前記第１の電気回路に供給される電力の
   電圧と前記第２の電気回路に供給される電力の電圧とは
   略同一である、請求項１〜請求項８のいずれかに記載の
   遊技機。
10. 【請求項１０】 前記第２の電源系統に供給される電力
    は、電気部品を動作させるために必要な電力を含む、請
    求項１〜請求項９のいずれかに記載の遊技機。