JP2001237354A - Paモジュールの基板構造 - Google Patents

Paモジュールの基板構造

Info

Publication number
JP2001237354A
JP2001237354A JP2000048481A JP2000048481A JP2001237354A JP 2001237354 A JP2001237354 A JP 2001237354A JP 2000048481 A JP2000048481 A JP 2000048481A JP 2000048481 A JP2000048481 A JP 2000048481A JP 2001237354 A JP2001237354 A JP 2001237354A
Authority
JP
Japan
Prior art keywords
module
substrate
fpc
terminal
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000048481A
Other languages
English (en)
Inventor
Hitoshi Demura
等 出村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2000048481A priority Critical patent/JP2001237354A/ja
Publication of JP2001237354A publication Critical patent/JP2001237354A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 放熱板を有するPAモジュールの基板に関
し、作業工数、価格を低減したPAモジュールの基板構
造を提供する。 【解決手段】 PAモジュールの基板をフレキシブル基
板16で構成することによって、作業工数や価格を大幅
に低減する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、PA(Power
Amp:電力増幅器)モジュールの基板構造に関する
ものである。
【0002】
【従来の技術】従来は、図1〜図5に示すように、PA
モジュール基板1に金属放熱板2をリフローはんだ付け
し、PAモジュール基板1の本体基板5接続用半スルー
パターン端子8又は、リード端子15で、取付パターン
7にはんだ9ではんだ付接続していた。また、PA用ト
ランジスタチップ3は、金属放熱板2からPAモジュー
ル基板1の上面のボンディングパターン4までPAモジ
ュール基板1の厚みの高低差をボンディングしていた。
【0003】
【発明が解決しようとする課題】従来の金属放熱板が取
付られ、PAモジュール基板の半スルーホール端子で本
体基板に接続するPAモジュールでは、半スルーホール
と本体取付パターンのはんだ付は手作業となり、工数が
多くかかり、スルーホール端子めっきも高価であった。
また、PAモジュール基板に放熱板をはんだ付ける作業
工数も多く、さらに放熱金属板に取付たPAトランジス
タチップからPAモジュール基板上の上面パターン部ま
で基板の板厚分の高低差をボンディングする構造であっ
たため、作業性、歩留りも悪かった。
【0004】本発明は、これらの欠点を除去し、PAモ
ジュール基板をフレキシブル基板化(以下、FPC化)
することで、PAモジュール基板端子のはんだ付性の向
上、高価なスルーホール端子めっきの廃止や接続端子の
廃止、放熱板のはんだ付廃止、トランジスタチップのボ
ンディング性の向上、薄型化を図ることを目的とする。
【0005】
【課題を解決するための手段】本発明は、上記の目的を
達成するため、PAモジュール基板をFPC化し、端子
部もFPCで形成し、トランジスタチップの搭載部は穴
あき状態で、放熱金属板に接着する。接着剤は、耐熱を
有し熱伝導率が良いものを使用する。また、トランジス
タチップの抜穴部には、接着剤の塗布は行わないで、ト
ランジスタチップを直接金属放熱板に搭載し放熱するよ
うに構成する。
【0006】
【発明の実施の形態】以下、本発明の一実施例を図6〜
図8を参照して説明する。図中、16はFPC、17は
FPC端子部(本体基板5との接続用)、18はPAト
ランジスタチップ3搭載用FPC抜穴、2はPAトラン
ジスタチップ放熱板、4はFPC上のPAトランジスタ
チップのボンディング部、13はボンディング線、14
はトランジスタのボンディング部、19は本体基板5と
FPC端子7とのはんだ付接続部、10は本体シャーシ
6へPAモジュールを取付けるねじである。
【0007】以下この実施例について詳しく説明する。
図6〜図8に示すように、PAトランジスタチップ3を
直接放熱板2に装着するため、FPC16にはトランジ
スタチップ3をFPC16に搭載しないように抜穴18
が設けられている。このように構成することにより、P
Aトランジスタチップ3の発熱は直接放熱板に放熱でき
る。放熱量が小さい場合は、FPC16にPAチップト
ランジスタ3装着用の抜穴なしでFPC16に直接PA
チップトランジスタ3を装着しても良い。
【0008】また、PAチップトランジスタはFPC1
6上のパターンとボンディング接続する。FPC16と
放熱板2は耐熱性で熱伝導の良い接着剤で貼付けられて
いる。部品実装後のPAモジュールは、ねじ10で本体
シャーシ6へ固定される。電気的接続は、FPC端子1
7と本体基板5との接続パターンではんだ付19され
る。はんだ付は端子構造が単純なため、リフローはんだ
付が可能である。
【0009】
【発明の効果】以上説明したように、PAモジュール基
板をFPCで構成することによって、PAモジュールの
本体はんだ付端子部が一体で形成されるので、別に端子
を取付け作業、材料が不要になる。また、半スルー端子
のようにはんだ付が手はんだでなく、リフロー化できる
ので、作業工数が低減できる。さらに、FPCと放熱板
の接続は、はんだを使用しないで接着剤で行えるため、
作業が簡単になる。また、FPCと放熱板がほぼ同一面
となるため、PAチップトランジスタのボンディングの
作業性も良くすることができる。
【図面の簡単な説明】
【図1】従来のPAモジュールの構造を示す図。
【図2】従来のPAモジュール本体基板の取付状態を示
す図。
【図3】従来のPAモジュール本体基板の取付状態を示
す側面図。
【図4】従来のPA用トランジスタチップのボンディン
グ部の断面図。
【図5】従来の端子構造を示す図。
【図6】本発明の一実施例の構造を示す図。
【図7】本発明の一実施例の構造を示す断面図。
【図8】本発明の一実施例のPAモジュールの取付状態
を示す図。
【符号の説明】
2:放熱板、3:PAトランジスタチップ、5:本体基
板、6:本体シャーシ、16:FPC、17:FPC端
子部、18:PAトランジスタチップ用FPC抜穴、1
9:はんだ。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 放熱板を有するPAモジュールの基板構
    造において、 当該PAモジュールの基板部をフレキシブル基板で構成
    したことを特徴とするPAモジュールの基板構造。
JP2000048481A 2000-02-25 2000-02-25 Paモジュールの基板構造 Pending JP2001237354A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000048481A JP2001237354A (ja) 2000-02-25 2000-02-25 Paモジュールの基板構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000048481A JP2001237354A (ja) 2000-02-25 2000-02-25 Paモジュールの基板構造

Publications (1)

Publication Number Publication Date
JP2001237354A true JP2001237354A (ja) 2001-08-31

Family

ID=18570562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000048481A Pending JP2001237354A (ja) 2000-02-25 2000-02-25 Paモジュールの基板構造

Country Status (1)

Country Link
JP (1) JP2001237354A (ja)

Similar Documents

Publication Publication Date Title
US7919854B2 (en) Semiconductor module with two cooling surfaces and method
WO2009052761A1 (en) A pcb device and a method of manufacture thereof
JP2010147382A (ja) 電子装置
JP2008277327A (ja) 電子機器
JP2003115681A (ja) 電子部品の実装構造
JPH04171994A (ja) 駆動部品
US20090129024A1 (en) Inverted through circuit board mounting with heat sink
JP2002171087A (ja) 電子機器
JP2001237354A (ja) Paモジュールの基板構造
JPH07273407A (ja) ワイヤボンド対応ペルチェ素子
JP2000228466A (ja) 半導体装置及びその製造方法ならびに電子装置
JPH0322554A (ja) 電子部品の放熱装置
JPH07297506A (ja) 放熱構造を有するプリント基板
CN216437553U (zh) 一种pcb板
JP4961215B2 (ja) パワーデバイス装置
US6259603B1 (en) Electronic control unit
JP4735088B2 (ja) サーボアンプモジュール
JP4853276B2 (ja) 半導体装置の製造方法
JP3348581B2 (ja) ボールグリッドアレイパッケージ型半導体装置
JPH04159799A (ja) 混成集積回路
JPH1117371A (ja) プリント基板の放熱構造
JPH05335709A (ja) 印刷配線基板
JP2001257490A (ja) 電子機器の放熱構造
JP2555796Y2 (ja) パワーモジュール
JP2000286381A (ja) Paモジュールの放熱構造