JP2001231183A - Power supply backup circuit - Google Patents

Power supply backup circuit

Info

Publication number
JP2001231183A
JP2001231183A JP2000034444A JP2000034444A JP2001231183A JP 2001231183 A JP2001231183 A JP 2001231183A JP 2000034444 A JP2000034444 A JP 2000034444A JP 2000034444 A JP2000034444 A JP 2000034444A JP 2001231183 A JP2001231183 A JP 2001231183A
Authority
JP
Japan
Prior art keywords
circuit
power supply
backup
voltage
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000034444A
Other languages
Japanese (ja)
Inventor
Yasuo Wakabayashi
康雄 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Columbia Co Ltd
Original Assignee
Nippon Columbia Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Columbia Co Ltd filed Critical Nippon Columbia Co Ltd
Priority to JP2000034444A priority Critical patent/JP2001231183A/en
Publication of JP2001231183A publication Critical patent/JP2001231183A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Stand-By Power Supply Arrangements (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Power Sources (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a power supply backup circuit for backing up a volatile memory circuit (RAM) at the time of turn off power in which voltage loss in a reverse current preventing circuit is reduced at the time of charging the volatile memory circuit through the reverse current preventing circuit or during normal operation. SOLUTION: When a volatile memory circuit (RAM) 1 having an electric circuit 4 is backed up by normally charging it from a power supply circuit 5 through a capacitor 2 and discharging the capacitor 2 upon turning the power supply circuit 5 off, a PNP transistor 6 and an NPN transistor 7 are employed in a reverse current preventing circuit 8 thus reducing voltage loss at the time of charging.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は揮発性記憶回路の電
源バックアップ回路に係わり、特に、バックアップ用コ
ンデンサへの充電時および揮発性記憶回路の電源回路の
「オフ」時に電圧損失を低減した電源バックアップ回路
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply backup circuit for a volatile memory circuit, and more particularly to a power supply backup circuit for reducing voltage loss when charging a backup capacitor and turning off a power supply circuit of a volatile memory circuit. Circuit.

【0002】[0002]

【従来の技術】従来から、電源回路の電圧オフ時にRA
M(ランダムアクセスメモリ)などの揮発性記憶回路
(バックアップメモリ回路)の記憶内容が消去されない
様に種々の電源バックアップ回路が提案されている。
2. Description of the Related Art Conventionally, when a voltage of a power supply circuit is turned off, RA
Various power supply backup circuits have been proposed so that the storage contents of volatile storage circuits (backup memory circuits) such as M (random access memory) are not erased.

【0003】例えば、実開平4−121357号公報で
はバックアップ用の1次電源と大容量のコンデンサとを
用いて、バックアップメモリ回路を停電時にバックアッ
プする際に、図3に示すように主電源10からバックア
ップメモリ回路14への給電路に大容量のコンデンサ1
8を接続すると共に、この給電線の大容量コンデンサ1
8の接続点とバックアップメモリ14間に逆流防止用ダ
イオード21を設けこのダイオード21のカソード側に
バックアップ用の1次電池15側の逆流防止用ダイオー
ド17を直列接続した構成のバックアップ回路が示され
ている。
For example, in Japanese Utility Model Laid-Open No. 4-121357, when a backup memory circuit is backed up in the event of a power failure by using a primary power source for backup and a large-capacity capacitor, the main power source 10 as shown in FIG. Large-capacity capacitor 1 in power supply path to backup memory circuit 14
8 and the large-capacity capacitor 1 of this feed line.
8 shows a backup circuit having a configuration in which a backflow prevention diode 21 is provided between the connection point 8 and the backup memory 14, and a backflow prevention diode 17 of the backup primary battery 15 is connected in series to the cathode side of the diode 21. I have.

【0004】なお、図3で20は主電源10から大容量
のコンデンサ18へ順方向に充電電流を流すとともに電
源回路への逆流防止用ダイオードであり、12は主電源
10の電圧をバックアップメモリ回路14に供給するた
めのダイオードである。
In FIG. 3, reference numeral 20 denotes a diode for flowing a charging current from the main power supply 10 to the large-capacity capacitor 18 in the forward direction and for preventing backflow to the power supply circuit. 14 is a diode to be supplied.

【0005】また、特開平5−15086号公報にもバ
ックアップ用の大容量コンデンサへの逆流を防止するた
めの逆流防止用ダイオードを用いたバックアップ回路が
開示されている。
Japanese Patent Application Laid-Open No. 5-15086 also discloses a backup circuit using a backflow prevention diode for preventing backflow to a large-capacity backup capacitor.

【0006】図4は上述の特開平5−15086号公報
に示されたバックアップ回路であり、10は主電源22
は電源内部抵抗、23はマイクロコンピュータ(以下C
PUと記す)24を動作させるスイッチ、14はCPU
24が有するRAM等のバックアップメモリ回路であ
り、25はCPU24とバックアップメモリ回路14間
に接続されたデータアドレスバス、18はバックアップ
用の大容量コンデンサ、20はコンデンサ18への充電
用兼電源回路への逆流防止用ダイオード、21と26は
コンデンサ18やCPU24への逆流防止用ダイオード
である。
FIG. 4 shows a backup circuit disclosed in the above-mentioned Japanese Patent Application Laid-Open No. 5-15086.
Is a power supply internal resistance, and 23 is a microcomputer (hereinafter C)
A switch for operating 24) and a CPU 14
Reference numeral 24 denotes a backup memory circuit such as a RAM included in the RAM 24; 25, a data address bus connected between the CPU 24 and the backup memory circuit 14; 18, a large-capacity capacitor for backup; and 20, a charge / power circuit for charging the capacitor 18. Are diodes for preventing backflow, and 21 and 26 are diodes for preventing backflow to the capacitor 18 and the CPU 24.

【0007】上述の構成で主電源10から逆流防止用ダ
イオード20を介して大容量のコンデンサ18に充電が
成されれば、主電源10が「オフ」されても大容量コン
デンサ18から放電し、バックアップメモリ回路14に
は大容量コンデンサ18に充電された電圧が供給され
る。ここで大容量のコンデンサ18に充電される前にス
イッチ23が「オン」されても、ダイオード21及び2
6によりバックアップメモリ回路14に電源電圧が供給
され、且つ、バックアップメモリ回路14側からコンデ
ンサ18およびCPU24への逆流を防止可能となる。
If the large-capacity capacitor 18 is charged from the main power supply 10 via the backflow preventing diode 20 in the above-described configuration, the large-capacity capacitor 18 discharges even if the main power supply 10 is turned off. The backup memory circuit 14 is supplied with the voltage charged in the large capacity capacitor 18. Here, even if the switch 23 is turned on before the large-capacity capacitor 18 is charged, the diodes 21 and 2
6, the power supply voltage is supplied to the backup memory circuit 14, and the backflow from the backup memory circuit 14 to the capacitor 18 and the CPU 24 can be prevented.

【発明が解決しようとする課題】[Problems to be solved by the invention]

【0008】上述の従来のバックアップ回路の構成では
バックアップメモリ回路14から大容量のコンデンサ1
8や1次電池15、またはCPU24への逆流防止に逆
流防止用のダイオード21や17または26が用いられ
ている。
In the configuration of the conventional backup circuit described above, the large-capacity capacitor 1
Backflow prevention diodes 21, 17 and 26 are used to prevent backflow to the secondary battery 15 or the primary battery 15 or the CPU 24.

【0009】このように逆流防止用のダイオードを用い
ると逆流防止用のダイオードの内部抵抗によって主電源
10からの電圧は順方向の電圧で0.6V〜0.7Vの
低下を起こす。このような電圧降下に対する対策は上述
の各公報では何ら対処されていない。
As described above, when the backflow preventing diode is used, the voltage from the main power supply 10 drops by 0.6 V to 0.7 V in the forward direction due to the internal resistance of the backflow preventing diode. No countermeasure against such a voltage drop is taken at all in the above-mentioned publications.

【0010】例えば図3の回路構成で考えた場合、主電
源10の規定電圧に対し、逆流防止用ダイオード20の
内部抵抗による電圧低下によって逆流防止用ダイオード
20の出力電圧は0.6V〜0.7V低下する。
For example, in the circuit configuration shown in FIG. 3, the output voltage of the backflow prevention diode 20 is 0.6 V to 0.2 V with respect to the specified voltage of the main power supply 10 due to a voltage drop due to the internal resistance of the backflow prevention diode 20. It drops by 7V.

【0011】さらに、バックアップメモリ回路14の入
力供給電圧も逆流防止用ダイオード21により0.6V
〜0.7V低下し、逆流防止用ダイオード20によって
もコンデンサ18の両端の充電電圧が低下しバックアッ
プ時の電圧保持間も短縮される。
Further, the input supply voltage of the backup memory circuit 14 is also set to 0.6 V by the backflow prevention diode 21.
.About.0.7 V, the charging voltage across the capacitor 18 is also reduced by the backflow prevention diode 20, and the voltage holding time during backup is also shortened.

【0012】同様に図4の場合の回路例で考察すると、
同一の主電源10に接続されているCPU24とデータ
アドレスバス25で接続されているバックアップメモリ
回路14のインタフェース電圧レベルにズレを生じ、機
器動作制御上好ましくない。
Similarly, considering the circuit example of FIG.
The interface voltage level of the CPU 24 connected to the same main power supply 10 and the interface voltage level of the backup memory circuit 14 connected to the data address bus 25 are shifted, which is not preferable in controlling the operation of the device.

【0013】本発明は叙上の課題を解消するためになし
たものであって、逆流防止回路での電圧降下を減少させ
ると共にコンデンサの充電電圧を上昇させ、コンデンサ
の電圧保持時間を延長可能な電源バックアップ回路を提
供しようとするものである。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and can reduce the voltage drop in the backflow prevention circuit, increase the charging voltage of the capacitor, and extend the voltage holding time of the capacitor. It is intended to provide a power backup circuit.

【課題を解決するための手段】[Means for Solving the Problems]

【0014】本発明の第1の電源バックアップ回路は電
源回路5と、この電源回路5に接続され揮発性記憶回路
1を有する電気回路4と、この電源回路4と揮発性記憶
回路1との間に設けられる逆流防止回路8と、一端が逆
流防止回路8と揮発性回路1との接続点に接続されたコ
ンデンサ2とを備えた電源バックアップ回路において、
逆流防止回路8は電源回路5側にエミッタをコンデンサ
側にコレクタを接続したPNPトランジスタ6と、この
PNPトランジスタ6をスイッチング動作させるNPN
トランジスタ7を備えたことを特徴としたものである。
A first power supply backup circuit according to the present invention comprises a power supply circuit 5, an electric circuit 4 connected to the power supply circuit 5 and having a volatile memory circuit 1, and a circuit between the power supply circuit 4 and the volatile memory circuit 1. And a capacitor 2 whose one end is connected to a connection point between the backflow prevention circuit 8 and the volatile circuit 1.
The backflow prevention circuit 8 includes a PNP transistor 6 having an emitter connected to the power supply circuit 5 and a collector connected to the capacitor, and an NPN for switching the PNP transistor 6.
It is characterized by including a transistor 7.

【0015】本発明の第2の電源バックアップ回路は第
1の発明において逆流防止回路8のPNPトランジスタ
6のエミッタとコレクタ間に並列に逆流防止用ダイオー
ド3を設けたことを特徴とするものである。
The second power supply backup circuit according to the present invention is characterized in that the backflow prevention diode 3 is provided in parallel between the emitter and the collector of the PNP transistor 6 of the backflow prevention circuit 8 in the first invention. .

【0016】本発明によれば、揮発性記憶回路1側およ
びコンデンサ2から電源回路5への逆流を防止可能とな
し、逆流防止回路8内の電源電圧降下を減少させバック
アップコンデンサ2および揮発性記憶回路1への供給電
圧を高めることが可能な電源バックアップ回路が得られ
る。
According to the present invention, it is possible to prevent backflow from the volatile storage circuit 1 and the capacitor 2 to the power supply circuit 5 and reduce the power supply voltage drop in the backflow prevention circuit 8 to reduce the backup capacitor 2 and the volatile storage. A power supply backup circuit capable of increasing the supply voltage to the circuit 1 is obtained.

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

【0017】以下、図1乃至図3を用いて本発明の一形
態例を説明する。
An embodiment of the present invention will be described below with reference to FIGS.

【0018】図1は本発明の一実施例を示す電源バック
アップ回路の系統図、図2は本発明の更に他の実施例を
示す電源バックアップ回路の系統図である。
FIG. 1 is a system diagram of a power supply backup circuit showing one embodiment of the present invention, and FIG. 2 is a system diagram of a power supply backup circuit showing still another embodiment of the present invention.

【0019】図1において、5は直流電源などの電源回
路であり、4は各種の電気回路で例えばCPU等で構成
され、RAM等のバックアップされる揮発性記憶回路
(揮発性メモリ)1を有している。
In FIG. 1, reference numeral 5 denotes a power supply circuit such as a DC power supply. Reference numeral 4 denotes various electric circuits which are constituted by, for example, a CPU and have a volatile memory circuit (volatile memory) 1 to be backed up such as a RAM. are doing.

【0020】電気回路4は電源回路5の駆動電圧で駆動
されるように接続されると共に電源回路5からの電圧は
逆流防止回路8および大容量で一端を接地したバックア
ップ用コンデンサ2に供給される。電源回路5のオン時
の通常駆動時にバックアップ用コンデンサに充電された
電圧によって揮発性メモリ1をバックアップする。
The electric circuit 4 is connected so as to be driven by the driving voltage of the power supply circuit 5, and the voltage from the power supply circuit 5 is supplied to the backflow prevention circuit 8 and the large-capacity backup capacitor 2 having one end grounded. . The volatile memory 1 is backed up by the voltage charged in the backup capacitor during normal driving when the power supply circuit 5 is turned on.

【0021】本例の逆流防止回路8は電源回路5の正端
子にエミッタが接続され、コレクタが大容量のコンデン
サ2の一端に接続されたPNPトランジスタ6と、一端
が電源回路5に接続され他端を接地して、直例接続され
た分圧抵抗R2およびR3の接続中点をベースに接続し、
コレクタをベースバイアス抵抗R1を介して上述のPN
Pトランジスタ6のベースに接続し、エミッタを接地し
たスイッチング用のNPNトランジスタ7とで、構成さ
れている。
In the backflow prevention circuit 8 of the present embodiment, a PNP transistor 6 having an emitter connected to the positive terminal of the power supply circuit 5 and a collector connected to one end of the large-capacity capacitor 2, and one end connected to the power supply circuit 5. Ground the end, connect the connection midpoint of the directly connected voltage divider resistors R 2 and R 3 to the base,
PN above the collector via a base bias resistor R 1
The switching NPN transistor 7 is connected to the base of the P transistor 6 and has an emitter grounded.

【0022】上述の逆流防止回路8は図3および図4で
説明した逆流防止用ダイオード20,に置き換えること
ができる。
The above-described backflow prevention circuit 8 can be replaced with the backflow prevention diode 20 described with reference to FIGS.

【0023】上述の電源バックアップ回路の動作を説明
すると、PNPトランジスタ6のオン、オフ時の電圧は
抵抗R2とR3の抵抗値で定まる分圧電圧を閾値として定
められる。
The operation of the power supply backup circuit will be described. The voltage at the time of turning on and off the PNP transistor 6 is determined by using a divided voltage determined by the resistance values of the resistors R 2 and R 3 as a threshold value.

【0024】通常の電源回路5がオン状態では電源回路
5からの電圧は逆流防止回路8内の分圧抵抗R1および
2で所定電圧に分圧され、NPNトランジスタ7のベ
ースにバイアス電圧が供給され、ベース電位はエミッタ
電位に比べて高くなり、NPNトランジスタ7はオン状
態となる。
When the normal power supply circuit 5 is on, the voltage from the power supply circuit 5 is divided to a predetermined voltage by the voltage dividing resistors R 1 and R 2 in the backflow prevention circuit 8, and the bias voltage is applied to the base of the NPN transistor 7. The base potential is higher than the emitter potential and the NPN transistor 7 is turned on.

【0025】NPNトランジスタ7がオン状態となると
PNPトランジスタ6のベースは抵抗R1を介してバイ
アスされ、PNPトランジスタ6のベース電位がエミッ
タ電位より低くなって、PNPトランジスタ6はオンす
る。従って、電源回路5から大容量コンデンサ2に充電
が行われると共に揮発性メモリ1に所定電圧が供給され
る。
[0025] NPN transistor 7 is turned on the base of the PNP transistor 6 is biased through a resistor R 1, the base potential of the PNP transistor 6 becomes lower than the emitter potential, the PNP transistor 6 is turned on. Therefore, the large-capacity capacitor 2 is charged from the power supply circuit 5 and a predetermined voltage is supplied to the volatile memory 1.

【0026】この時、PNPトランジスタ6のコレクタ
ーエミッタ間電圧VCEは飽和電圧であるので約0.2V
程度となり、逆流防止用ダイオード20などを用いた場
合に比べて、順方向の電圧降下は1/3ですむため、大
容量コンデンサ2への充電電圧も上昇し、大容量コンデ
ンサ2の電圧保持時間を長くすることができる。
At this time, since the collector-emitter voltage V CE of the PNP transistor 6 is a saturation voltage, it is approximately 0.2 V
As compared with the case where the backflow prevention diode 20 or the like is used, the forward voltage drop is only 1/3, so that the charging voltage to the large-capacity capacitor 2 also increases, and the voltage holding time of the large-capacity capacitor 2 Can be lengthened.

【0027】電源回路5がオフ状態になると、NPNト
ランジスタ7のベース電位は接地電位に落ちてベース電
位とエミッタ電位が同電位となるためコレクターエミッ
タ間がオフとなりPNPトランジスタ6はオフ状態とな
る。この状態では大容量コンデンサ2に充電されていた
電圧が揮発性メモリ1に供給されて、電源電圧のバック
アップを行うようになされる。またPNPトランジスタ
6はオフ状態になるので逆流防止用ダイオード20と同
じように大容量コンデンサ2から電源回路5への逆流を
阻止する。
When the power supply circuit 5 is turned off, the base potential of the NPN transistor 7 drops to the ground potential and the base potential and the emitter potential become the same potential, so that the collector-emitter turns off and the PNP transistor 6 turns off. In this state, the voltage charged in the large-capacity capacitor 2 is supplied to the volatile memory 1 to back up the power supply voltage. Since the PNP transistor 6 is turned off, the backflow from the large-capacity capacitor 2 to the power supply circuit 5 is prevented in the same manner as the backflow prevention diode 20.

【0028】図2は他の実施例を示すもので、図1との
対応部分に同一符号を付して重複説明を省略する。図2
の電源バックアップ回路では逆流防止回路を構成するP
NPトランジスタ6のエミッタコレクタ間にダイオード
3を順方向に接続する。
FIG. 2 shows another embodiment, in which parts corresponding to those in FIG. FIG.
In the power supply backup circuit of FIG.
The diode 3 is connected between the emitter and the collector of the NP transistor 6 in the forward direction.

【0029】即ち、PNPトランジスタ6のエミッタ側
にダイオード3のアノード側を接続し、ダイオード3の
カソード側をコレクタ側に接続して、PNPトランジス
タ6のエミッターコレクタ間に並列にダイオード3を接
続する。
That is, the anode side of the diode 3 is connected to the emitter side of the PNP transistor 6, the cathode side of the diode 3 is connected to the collector side, and the diode 3 is connected in parallel between the emitter and the collector of the PNP transistor 6.

【0030】上述の構成での動作は電源回路5からの電
源電圧投入時には揮発性メモリ1の電源電圧はPNPト
ランジスタ6の内部インピーダンスと大容量コンデンサ
2の容量で定まる時定数で立ち上がるが、この場合、大
容量コンデンサ2の容量は大きいので、電源電圧投入時
の立ち上がり時間も長くなる。この様にダイオード3を
併用すると立ち上がる時間を短くすることができる。
In the above configuration, when the power supply voltage is supplied from the power supply circuit 5, the power supply voltage of the volatile memory 1 rises with a time constant determined by the internal impedance of the PNP transistor 6 and the capacitance of the large-capacity capacitor 2. Since the capacity of the large-capacity capacitor 2 is large, the rise time when the power supply voltage is turned on also becomes long. As described above, when the diode 3 is used in combination, the rise time can be shortened.

【0031】なお、本実施例の逆流防止回路8に従来例
の構成で示した図3および図4の逆流防止用ダイオード
20に代わって、適用することが可能であり、図1乃至
図2の電源バックアップ回路に限定されるものではない
ことは明らかである。
It is to be noted that the backflow prevention circuit 8 of this embodiment can be applied in place of the backflow prevention diode 20 shown in FIGS. 3 and 4 shown in the configuration of the conventional example. Obviously, the invention is not limited to the power supply backup circuit.

【発明の効果】【The invention's effect】

【0032】本発明の電源バックアップ回路によれば、
PNPトランジスタがオン状態のとき、順方向の電圧降
下はダイオードを用いたときの1/3に低減することが
できる。また、コンデンサの充電電圧が上昇するのでコ
ンデンサの保持時間をより長くすることができる。さら
に、揮発性メモリに接続した電気回路と揮発性メモリに
供給するインターフェース電圧のズレを低減することが
できるものが得られる。
According to the power supply backup circuit of the present invention,
When the PNP transistor is in the ON state, the forward voltage drop can be reduced to 1/3 of that when a diode is used. In addition, since the charging voltage of the capacitor increases, the holding time of the capacitor can be made longer. Furthermore, a device which can reduce a deviation between an electric circuit connected to the volatile memory and an interface voltage supplied to the volatile memory can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を示す電源バックアップ回路
の系統図である。
FIG. 1 is a system diagram of a power supply backup circuit showing one embodiment of the present invention.

【図2】本発明の他の実施例を示す電源バックアップ回
路の系統図である。
FIG. 2 is a system diagram of a power backup circuit showing another embodiment of the present invention.

【図3】従来例を示す電源バックアップで回路の系統図
である。
FIG. 3 is a system diagram of a power supply backup circuit showing a conventional example.

【図4】従来の他の例を示す電源バックアップ回路の系
統図である。
FIG. 4 is a system diagram of a power supply backup circuit showing another conventional example.

【符号の説明】[Explanation of symbols]

1‥‥揮発性記憶回路(RAM)、2‥‥大容量コンデ
ンサ、3‥‥ダイオード、4‥‥電気回路(CPU)、
5‥‥電源回路、6‥‥PNPトランジスタ、7‥‥N
PNトランジスタ、8‥‥逆流防止回路
1 volatile storage circuit (RAM), 2 large-capacity capacitor, 3 diode, 4 electrical circuit (CPU),
5 power supply circuit, 6 PNP transistor, 7 N
PN transistor, 8 ° backflow prevention circuit

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H02J 1/00 309 G06F 1/00 330J Fターム(参考) 5B011 DA02 DA07 DA13 DB23 EB01 JA03 JB01 5G015 FA08 GB05 HA15 JA07 JA34 JA61 5G065 AA01 BA02 DA04 EA01 GA06 KA02 KA05 LA01 NA01 NA02 NA04 NA06 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H02J 1/00 309 G06F 1/00 330J F term (Reference) 5B011 DA02 DA07 DA13 DB23 EB01 JA03 JB01 5G015 FA08 GB05 HA15 JA07 JA34 JA61 5G065 AA01 BA02 DA04 EA01 GA06 KA02 KA05 LA01 NA01 NA02 NA04 NA06

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 電源回路と、該電源回路に接続され揮
発性記憶回路を有する電気回路と、前記電源回路と前記
揮発性記憶回路との間に設けられる逆流防止回路と、一
端が前記逆流防止回路と前記揮発性記憶回路との接続点
に接続され他端が接地されたコンデンサとを備えた電源
バックアップ回路において、前記逆流防止回路は、前記
電源回路側にエミッタを前記コンデンサ側にコレクタを
接続したPNPトランジスタと、該PNPトランジスタ
をスイッチング動作させるNPNトランジスタを備えた
ことを特徴とする電源バックアップ回路。
1. A power supply circuit, an electric circuit connected to the power supply circuit and having a volatile storage circuit, a backflow prevention circuit provided between the power supply circuit and the volatile storage circuit, and one end of the backflow prevention circuit In a power supply backup circuit including a capacitor connected to a connection point between the circuit and the volatile storage circuit and having the other end grounded, the backflow prevention circuit has an emitter connected to the power supply circuit and a collector connected to the capacitor. A power supply backup circuit, comprising: a PNP transistor; and an NPN transistor for switching the PNP transistor.
【請求項2】 前記逆流防止回路の前記PNPトラン
ジスタのエミッタとコレクタ間に並列に逆流防止用ダイ
オードを備えたことを特徴とする請求項1記載の電源バ
ックアップ回路。
2. The power supply backup circuit according to claim 1, further comprising a backflow prevention diode in parallel between an emitter and a collector of the PNP transistor of the backflow prevention circuit.
JP2000034444A 2000-02-14 2000-02-14 Power supply backup circuit Withdrawn JP2001231183A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000034444A JP2001231183A (en) 2000-02-14 2000-02-14 Power supply backup circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000034444A JP2001231183A (en) 2000-02-14 2000-02-14 Power supply backup circuit

Publications (1)

Publication Number Publication Date
JP2001231183A true JP2001231183A (en) 2001-08-24

Family

ID=18558792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000034444A Withdrawn JP2001231183A (en) 2000-02-14 2000-02-14 Power supply backup circuit

Country Status (1)

Country Link
JP (1) JP2001231183A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016218617A (en) * 2015-05-18 2016-12-22 株式会社リコー Power supply device and image processing device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016218617A (en) * 2015-05-18 2016-12-22 株式会社リコー Power supply device and image processing device

Similar Documents

Publication Publication Date Title
US4422163A (en) Power down circuit for data protection in a microprocessor-based system
CA2126405C (en) Power regulation for redundant battery supplies
JPH02246740A (en) Power back-up circuit
EP0580180A1 (en) Charging circuit capable of supplying DC voltage directly to power supply circuit when battery is removed
JPH08182214A (en) Circuit for controlling discharge of auxiliary battery and circuit for charging/discharging auxiliary battery and disconnecting auxiliary battery from main battery
JP2001231183A (en) Power supply backup circuit
JP3535520B2 (en) Reset circuit
JP2002078239A (en) Power unit for vehicle
US5532676A (en) Battery switch for ram backup
JPS6353566B2 (en)
JPH053634A (en) Battery charging and discharging circuit
JP2002149250A (en) Constant-current circuit
JP3096676B2 (en) Power supply circuit
JPS6125324Y2 (en)
JPH1132475A (en) Overvoltage interrupt type power source filtering device
JPS6142174Y2 (en)
JP2555459B2 (en) Power control device
JP2701266B2 (en) Electronics
JPH063454Y2 (en) Memory backup circuit
JP2001067132A (en) Dc stabilized power supply device
JPH0441371Y2 (en)
JPH0333170Y2 (en)
JP3001498B2 (en) Dual power supply drive IC circuit
JP3540869B2 (en) Starter circuit device for self-biased electronic circuits
JP2685821B2 (en) Battery charger

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070501