JP2002078239A - Power unit for vehicle - Google Patents

Power unit for vehicle

Info

Publication number
JP2002078239A
JP2002078239A JP2000262872A JP2000262872A JP2002078239A JP 2002078239 A JP2002078239 A JP 2002078239A JP 2000262872 A JP2000262872 A JP 2000262872A JP 2000262872 A JP2000262872 A JP 2000262872A JP 2002078239 A JP2002078239 A JP 2002078239A
Authority
JP
Japan
Prior art keywords
circuit
voltage
power supply
control circuit
load control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000262872A
Other languages
Japanese (ja)
Other versions
JP4341156B2 (en
Inventor
Toshitaka Sakai
利恭 酒井
Original Assignee
Denso Corp
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, 株式会社デンソー filed Critical Denso Corp
Priority to JP2000262872A priority Critical patent/JP4341156B2/en
Publication of JP2002078239A publication Critical patent/JP2002078239A/en
Application granted granted Critical
Publication of JP4341156B2 publication Critical patent/JP4341156B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To sufficiently reduce current consumption at power source back-up by a capacitor, and to eliminate the possibility that the operation of a load- control circuit that is the object of a power supply to become unstable. SOLUTION: The output voltage of a power line 4 is backed up by the charges of a capacitor 9 when the output voltage of a vehicle-mounted battery 2 drops temporarily. In the backup state, when the relation of a detected voltage V1 from a first voltage-dividing circuit 11 and a reference voltage V2 from a second voltage-dividing circuit 12 becomes V1<V2, a backup-control circuit 20 switches a normal operation mode of a computer main circuit 7 to a low power consumption mode and turns off a switching element 8 for a main power supply of the computer main circuit 7. In this state, a switching circuit 16 is intermittently switched on - off by an output of an oscillating circuit 21, and accordingly power is intermittently supplied to the first and second voltage- dividing circuits 11 and 12, and thereby an average current consumption in these voltage-dividing circuits 11 and 12 is controlled.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【0001】[0001]
【発明の属する技術分野】本発明は、車載バッテリに接
続された電源ラインから負荷制御回路に給電するように
した車両用電源装置、特には車載バッテリの出力電圧が
一時的に低下したときに電源ラインの出力電圧をコンデ
ンサの充電電荷によりバックアップするようにした車両
用電源装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a vehicle power supply device for supplying power to a load control circuit from a power supply line connected to a vehicle-mounted battery, and more particularly to a power supply when the output voltage of the vehicle-mounted battery temporarily drops. The present invention relates to a power supply device for a vehicle in which an output voltage of a line is backed up by a charge of a capacitor.
【0002】[0002]
【発明が解決しようとする課題】近年の車両において
は、多様な負荷の制御のために数多くの負荷制御回路が
搭載されているが、このような負荷制御回路はコンピュ
ータを主体に構成されることが一般的となっている。こ
の場合、負荷制御回路の電源は車載バッテリから電源ラ
インを通じて供給されることになるが、その車載バッテ
リの出力電圧は、エンジンスタータの動作時などにおい
て一時的に低下した状態が比較的長い時間継続されると
いう一般的事情があるため、コンピュータを主体に構成
された負荷制御回路が電源電圧の一時的な低下に伴い誤
動作する可能性が存在する。
In recent vehicles, a large number of load control circuits are mounted for controlling various loads. Such a load control circuit mainly includes a computer. Has become commonplace. In this case, the power of the load control circuit is supplied from the vehicle battery through the power line, but the output voltage of the vehicle battery temporarily drops for a relatively long time during operation of the engine starter or the like. Therefore, there is a possibility that a load control circuit mainly composed of a computer may malfunction due to a temporary decrease in the power supply voltage.
【0003】そこで、従来の車両電源装置においては、
電源ラインに対しコンデンサを接続しておき、車載バッ
テリの出力電圧が一時的に低下したときに、上記電源ラ
インの出力電圧をコンデンサの充電電荷によりバックア
ップする構成とすることが行われている。この場合、電
源ラインの出力電圧が予め設定された基準電圧より低く
なったときに、前記負荷制御回路を通常動作モードから
低消費電力モードに切り換えることによって、その消費
電流を抑制することが行われているが、これでもコンデ
ンサによる電源バックアップ時における消費電流を十分
に低減させることが困難であるため、回路インピーダン
スを高めることで消費電流の低減を図るようにしてい
る。しかしながら、このように回路インピーダンスを高
めた状態では、外来ノイズの影響を受けやすくなって、
負荷制御回路の動作が不安定になる恐れがあり、このよ
うな点が未解決の課題となっていた。
Therefore, in a conventional vehicle power supply device,
2. Description of the Related Art There is a configuration in which a capacitor is connected to a power supply line, and when the output voltage of a vehicle-mounted battery temporarily drops, the output voltage of the power supply line is backed up by the charge of the capacitor. In this case, when the output voltage of the power supply line becomes lower than a preset reference voltage, the current consumption is suppressed by switching the load control circuit from the normal operation mode to the low power consumption mode. However, even in this case, it is still difficult to sufficiently reduce the current consumption at the time of power supply backup by the capacitor. Therefore, the current consumption is reduced by increasing the circuit impedance. However, in the state where the circuit impedance is increased in this way, the circuit becomes susceptible to external noise,
There is a possibility that the operation of the load control circuit becomes unstable, and such a point has been an unsolved problem.
【0004】本発明は上記事情に鑑みてなされたもので
あり、その目的は、コンデンサによる電源バックアップ
時の消費電流を十分に低減できると共に、電源供給対象
の負荷制御回路の動作が不安定になる恐れがなくなる車
両用電源装置を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has as its object to reduce the current consumption when power is backed up by a capacitor and to make the operation of a load control circuit to be supplied with power unstable. An object of the present invention is to provide a vehicle power supply device that eliminates fear.
【0005】[0005]
【課題を解決するための手段】上記目的を達成するため
に請求項1に記載した手段を採用できる。この手段によ
れば、車載バッテリに接続された電源ラインの出力電圧
が一時的に低下したときには、当該電源ラインの出力電
圧がコンデンサによりバックアップされるようになり、
このバックアップ動作時には、コンデンサの充電電荷の
放電に伴い電源ラインの出力電圧が徐々に低下するよう
になる。このような電圧低下に応じて、抵抗分圧回路に
よる検出電圧が予め設定された基準電圧より低くなった
ときには、バックアップ制御回路が、負荷制御回路を通
常動作モードから低消費電力モードに切り換えるように
なる。また、このように負荷制御回路が低消費電力モー
ドに切り換えられた期間には、動作制御手段がスイッチ
ング回路を間欠的にオンオフさせるようになる。する
と、当該スイッチング回路のオン状態時において、抵抗
分圧回路に対し電源ラインの出力電圧が供給され、オフ
状態時においてその電圧供給が遮断されるようになるか
ら、結果的に抵抗分圧回路での平均消費電流が抑制され
ることになる。
To achieve the above object, the means described in claim 1 can be adopted. According to this means, when the output voltage of the power supply line connected to the vehicle-mounted battery temporarily drops, the output voltage of the power supply line is backed up by the capacitor,
At the time of this backup operation, the output voltage of the power supply line gradually decreases as the charge of the capacitor is discharged. In response to such a voltage drop, when the voltage detected by the resistance voltage divider becomes lower than a preset reference voltage, the backup control circuit switches the load control circuit from the normal operation mode to the low power consumption mode. Become. Further, during the period in which the load control circuit is switched to the low power consumption mode, the operation control means intermittently turns the switching circuit on and off. Then, when the switching circuit is on, the output voltage of the power supply line is supplied to the resistance voltage dividing circuit, and when the switching circuit is off, the supply of the voltage is cut off. Will be suppressed.
【0006】この後、スイッチング回路がオン状態にあ
る期間、つまり、抵抗分圧回路に対し電源ラインの出力
電圧が供給された期間において、当該抵抗分圧回路の検
出電圧が前記基準電圧以上となったときには、バックア
ップ制御回路が、負荷制御回路を通常動作モードに復帰
させる制御を行うと共に、動作制御手段が、スイッチン
グ回路をオン状態に保持するようになり、これにより、
電源ラインの出力電圧が一時的に低下する前の状態に復
帰するようになる。
Thereafter, during a period in which the switching circuit is in the ON state, that is, a period in which the output voltage of the power supply line is supplied to the resistance voltage dividing circuit, the detection voltage of the resistance voltage dividing circuit becomes higher than the reference voltage. Then, the backup control circuit controls the load control circuit to return to the normal operation mode, and the operation control means keeps the switching circuit in the ON state.
It returns to the state before the output voltage of the power supply line temporarily dropped.
【0007】以上のように、コンデンサによる電源バッ
クアップ時には、負荷制御回路が低消費電力モードに切
り換えられると共に、抵抗分圧回路での消費電流が抑制
された状態になる結果、その電源バックアップ状態での
全体の消費電流を十分に低減できるものであり、また、
この結果、従来構成のように回路インピーダンスを高め
る必要がなくなって、負荷制御回路の動作が外来ノイズ
の影響により不安定になる恐れがなくなるものである。
As described above, when the power supply is backed up by the capacitor, the load control circuit is switched to the low power consumption mode and the current consumption in the resistance voltage dividing circuit is suppressed. The overall current consumption can be reduced sufficiently, and
As a result, there is no need to increase the circuit impedance as in the conventional configuration, and the operation of the load control circuit does not become unstable due to the influence of external noise.
【0008】この場合、請求項2記載の手段を採用する
こともできる。この手段によれば、コンデンサによる電
源バックアップ状態になった場合において、抵抗分圧回
路による検出電圧が基準電圧より低くなったとき、つま
り、負荷制御回路を低消費電力モードに切り換えるとき
には、バックアップ制御回路が、スイッチング素子をオ
フして負荷制御回路の主電源を遮断するようになるた
め、当該負荷制御回路に対し定電圧電源回路から制御用
電源のみが供給された状態となる。この結果、負荷制御
回路での消費電流を抑制する効果を高め得るようにな
る。また、このときには、バックアップ制御回路が、負
荷制御回路に対して、通常動作モードを中断して当該通
常動作モードへの復帰に必要なデータを記憶手段に記憶
するように指令するためのバックアップ動作指令を与え
るようになるから、電源ラインの出力電圧が正常な状態
に復帰した後における負荷制御回路の動作が保証される
ようになる。
In this case, the means described in claim 2 can be adopted. According to this means, when the power supply is backed up by the capacitor and the detection voltage of the resistance voltage dividing circuit becomes lower than the reference voltage, that is, when the load control circuit is switched to the low power consumption mode, the backup control circuit However, since the switching element is turned off to shut off the main power supply of the load control circuit, only the control power is supplied from the constant voltage power supply circuit to the load control circuit. As a result, the effect of suppressing the current consumption in the load control circuit can be enhanced. At this time, the backup control circuit instructs the load control circuit to interrupt the normal operation mode and store data necessary for returning to the normal operation mode in the storage means. Therefore, the operation of the load control circuit after the output voltage of the power supply line returns to the normal state is guaranteed.
【0009】請求項3記載の手段によれば、コンデンサ
による電源バックアップ状態、つまりスイッチング回路
が間欠的にオンオフされる状態になった場合に、そのオ
フ期間において、抵抗分圧回路及び前記基準電圧を発生
するための電圧発生回路に対する電圧供給が同時に遮断
されるから、当該スイッチング回路の間欠的なオンオフ
に伴う消費電流抑制効果を十分に発揮できるようにな
る。
According to the third aspect of the present invention, when the power supply is backed up by the capacitor, that is, when the switching circuit is turned on and off intermittently, the resistance voltage dividing circuit and the reference voltage are turned off during the off period. Since the voltage supply to the voltage generation circuit for generating the voltage is simultaneously cut off, the effect of suppressing the current consumption due to the intermittent ON / OFF of the switching circuit can be sufficiently exhibited.
【0010】[0010]
【発明の実施の形態】以下、本発明の一実施例について
図面を参照しながら説明する。全体の回路構成を示す図
1において、車両用の制御回路ユニット1は、その電源
端子+Vが車載バッテリ2のプラス側電源端子に接続さ
れ、且つグランド端子GNDがボディアースされた状態
とされる。尚、車載バッテリ2のマイナス側源端子もボ
ディアースされている。上記制御回路ユニット1は、例
えば車載情報処理装置(カーナビゲーション装置など)
に組み込まれたものであり、以下のような構成となって
いる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings. In FIG. 1 showing the entire circuit configuration, a control circuit unit 1 for a vehicle has a power supply terminal + V connected to a positive power supply terminal of a vehicle-mounted battery 2 and a ground terminal GND grounded to a body. The negative terminal of the vehicle-mounted battery 2 is also body-grounded. The control circuit unit 1 is, for example, an in-vehicle information processing device (such as a car navigation device)
And has the following configuration.
【0011】即ち、制御回路ユニット1において、電源
端子+Vは、逆接続対策用(制御回路ユニット1が車載
バッテリ2に対し逆極性状態で誤接続されたときの回路
素子保護対策用)のダイオード3を順方向に介して電源
ライン4に接続されている。この電源ライン4には安定
化電源IC5(本発明でいう定電圧電源回路に相当)の
入力側が接続されており、この電源IC5から補助電源
ライン6に対し一定レベルの電圧出力が供給されるよう
になっている。
That is, in the control circuit unit 1, the power supply terminal + V is provided with a diode 3 for countermeasures against reverse connection (for protecting circuit elements when the control circuit unit 1 is erroneously connected to the vehicle-mounted battery 2 in a reverse polarity state). Are connected to the power supply line 4 in the forward direction. The input side of a stabilized power supply IC 5 (corresponding to a constant voltage power supply circuit in the present invention) is connected to the power supply line 4 so that a voltage output of a constant level is supplied from the power supply IC 5 to the auxiliary power supply line 6. It has become.
【0012】前記車載情報処理装置の動作制御を行うた
めのコンピュータ主回路7(負荷制御回路に相当)は、
CPU、ROM、RAMなど(何れも図示せず)を含ん
で構成されたもので、その制御用電源が前記補助電源ラ
イン6から供給されると共に、制御対象負荷を駆動する
ための主電源が前記電源ライン4からゲート制御型のス
イッチング素子8(例えばMOSFET)を介して供給
されるようになっている。
A computer main circuit 7 (corresponding to a load control circuit) for controlling the operation of the on-vehicle information processing apparatus is
A control power supply is supplied from the auxiliary power supply line 6 and a main power supply for driving a load to be controlled is provided by a CPU, a ROM, a RAM, and the like (all not shown). The power is supplied from a power supply line 4 via a gate control type switching element 8 (for example, MOSFET).
【0013】前記電源ライン4とグランド端子GNDと
の間には、電源バックアップ用のコンデンサ9が接続さ
れており、車載バッテリ2の出力電圧がエンジンスター
タの動作などに応じて一時的に低下したときに、その出
力電圧を当該コンデンサ9の充電電荷によってバックア
ップする構成となっている。
A power supply backup capacitor 9 is connected between the power supply line 4 and the ground terminal GND, so that when the output voltage of the vehicle-mounted battery 2 is temporarily reduced according to the operation of the engine starter or the like. In addition, the output voltage is backed up by the charge of the capacitor 9.
【0014】電圧検出回路10は、電源ライン4の出力
電圧が所定レベル以下に低下したときに、前記コンピュ
ータ主回路7の主電源を遮断すると共に、当該コンピュ
ータ主回路7を低消費電力モードに切り替え、その後に
おいて電源ライン4の出力電圧が定常状態に復帰したと
きに、コンピュータ主回路7の主電源の復帰並びに上記
低消費電力モードの解除動作を行うために設けられたも
のであり、以下、この電圧検出回路10について説明す
る。
When the output voltage of the power supply line 4 drops below a predetermined level, the voltage detection circuit 10 cuts off the main power supply of the computer main circuit 7 and switches the computer main circuit 7 to a low power consumption mode. After that, when the output voltage of the power supply line 4 returns to a steady state, the main power supply of the computer main circuit 7 is restored and the low power consumption mode is released. The voltage detection circuit 10 will be described.
【0015】即ち、電圧検出回路10において、第1の
分圧回路11(抵抗分圧回路に相当)は、抵抗11a及
び11bの直列回路より成るもので、その一端側がpn
p型トランジスタ13のエミッタ・コレクタ間を介して
電源ライン4に接続され、他端側がグランド端子GND
に接続された構成となっている。これにより、第1の分
圧回路11にあっては、トランジスタ13のオン状態に
おいて、抵抗11a及び11bの共通接続点から電源ラ
イン4の出力電圧レベルに応じた検出電圧V1を出力す
る。
That is, in the voltage detecting circuit 10, the first voltage dividing circuit 11 (corresponding to a resistor voltage dividing circuit) is composed of a series circuit of resistors 11a and 11b, one end of which is pn.
The p-type transistor 13 is connected to the power supply line 4 via the emitter and the collector, and the other end is connected to the ground terminal GND.
It is configured to be connected to As a result, in the first voltage dividing circuit 11, when the transistor 13 is on, the detection voltage V1 corresponding to the output voltage level of the power supply line 4 is output from the common connection point of the resistors 11a and 11b.
【0016】また、第2の分圧回路12(電圧発生回路
に相当)は、抵抗12a及び12bの直列回路より成る
もので、その一端側がpnp型トランジスタ14のエミ
ッタ・コレクタ間を介して補助電源ライン6に接続さ
れ、他端側がグランド端子GNDに接続された構成とな
っている。これにより、第2の分圧回路12にあって
は、トランジスタ14のオン状態において、抵抗12a
及び12bの共通接続点から予め設定されたレベルの基
準電圧V2を出力する。
The second voltage dividing circuit 12 (corresponding to a voltage generating circuit) is composed of a series circuit of resistors 12a and 12b. One end of the second voltage dividing circuit 12 is connected to an auxiliary power supply via an emitter-collector of a pnp transistor 14. It is connected to the line 6 and the other end is connected to the ground terminal GND. Thereby, in the second voltage dividing circuit 12, when the transistor 14 is in the ON state, the resistance 12a
And 12b output a reference voltage V2 of a preset level from the common connection point.
【0017】この場合、上記検出電圧V1及び基準電圧
V2は、電源ライン4の出力電圧が予め設定されたしき
い値電圧Vthより高いときにはV1≧V2の関係を呈
し、電源ライン4の出力電圧が当該しきい値電圧Vth以
下となったときにV1<V2の関係を呈するように調整
されている。
In this case, the detection voltage V1 and the reference voltage V2 have a relationship of V1 ≧ V2 when the output voltage of the power supply line 4 is higher than a predetermined threshold voltage Vth, and the output voltage of the power supply line 4 It is adjusted so that the relationship of V1 <V2 is exhibited when the voltage becomes equal to or lower than the threshold voltage Vth.
【0018】上記トランジスタ13及び14は、npn
型トランジスタ15と共に本発明でいうスイッチング回
路16を構成するものである。このスイッチング回路1
6において、トランジスタ13及び14の各ベースは、
抵抗13a及び14aを個別に介してトランジスタ15
のコレクタに接続されており、このトランジスタ15
は、そのエミッタがグランド端子GNDに接続され、ベ
ースが抵抗15aを介してOR回路17の出力端子に接
続されている。
The transistors 13 and 14 have npn
It constitutes a switching circuit 16 according to the present invention together with the type transistor 15. This switching circuit 1
In 6, each base of the transistors 13 and 14 is:
The transistor 15 is connected via the resistors 13a and 14a individually.
Of the transistor 15
Has its emitter connected to the ground terminal GND, and its base connected to the output terminal of the OR circuit 17 via the resistor 15a.
【0019】補助電源ライン6から給電されるように設
けられた比較回路18は、その非反転入力端子(+)に
前記第1の分圧回路11からの検出電圧V1を受け、且
つ反転入力端子(−)に前記第2の分圧回路12からの
基準電圧V2を受けるように接続されている。また、こ
の比較回路18の出力端子は、例えばレベルトリガ型の
Dフリップフロップより成るラッチ回路19のデータ端
子Dに接続されている。
The comparison circuit 18 provided so as to be supplied with power from the auxiliary power supply line 6 receives the detection voltage V1 from the first voltage dividing circuit 11 at its non-inverting input terminal (+), and (-) Is connected to receive the reference voltage V2 from the second voltage dividing circuit 12. An output terminal of the comparison circuit 18 is connected to a data terminal D of a latch circuit 19 composed of, for example, a level trigger type D flip-flop.
【0020】このラッチ回路19は、補助電源ライン6
から給電されるように設けられており、そのイネーブル
端子Gが“H”レベルのときにデータ端子Dの入力信号
をそのまま出力端子Qから出力し、イネーブル端子Gが
“L”レベルとなったときにその時点での出力端子Qか
らの出力をラッチするという周知の動作を行う構成とな
っている。そして、ラッチ回路19は、そのイネーブル
端子Gが前記OR回路17の出力端子に接続され、出力
端子Qがバックアップ制御回路20の信号入力端子P1
に接続されている。
The latch circuit 19 is connected to the auxiliary power line 6
When the enable terminal G is at "H" level, the input signal of the data terminal D is output from the output terminal Q as it is, and when the enable terminal G is at "L" level. Then, a known operation of latching the output from the output terminal Q at that time is performed. The latch circuit 19 has an enable terminal G connected to the output terminal of the OR circuit 17 and an output terminal Q connected to the signal input terminal P1 of the backup control circuit 20.
It is connected to the.
【0021】このバックアップ制御回路20は、補助電
源ライン6から給電されるように設けられており、上記
信号入力端子P1の入力信号レベルが“H”の状態時に
は、出力端子Q1からのゲート信号を出力して前記スイ
ッチング素子8をオン状態に保持すると共に、出力端子
Q2及びQ3から“H”レベル信号を出力した状態を呈
する。尚、出力端子Q2からの信号は前記OR回路17
の一方の入力端子に与えられ、出力端子Q3からの信号
は前記コンピュータ主回路7に与えられるようになって
いる。また、バックアップ制御回路20は、信号入力端
子P1の入力信号のレベルが“L”に反転したときに
は、出力端子Q2及びQ3からの出力信号を“L”レベ
ルに反転させると共に、この状態で入力端子P2にコン
ピュータ主回路7から電源遮断指令信号が入力されたと
きに出力端子Q1からのゲート信号の出力を停止してス
イッチング素子8をオフさせる構成となっている。尚、
上記出力端子Q3から出力される“L”レベルの信号が
本発明でいうバックアップ動作指令に相当するものであ
る。
The backup control circuit 20 is provided so as to be supplied with power from the auxiliary power supply line 6. When the input signal level of the signal input terminal P1 is "H", the backup control circuit 20 applies the gate signal from the output terminal Q1. And the switching element 8 is maintained in the ON state, and the state where the "H" level signal is output from the output terminals Q2 and Q3 is exhibited. The signal from the output terminal Q2 is output from the OR circuit 17
And the signal from the output terminal Q3 is supplied to the computer main circuit 7. When the level of the input signal at the signal input terminal P1 is inverted to "L", the backup control circuit 20 inverts the output signals from the output terminals Q2 and Q3 to "L" level, and in this state, the input terminal When a power shutoff command signal is input to P2 from the computer main circuit 7, the output of the gate signal from the output terminal Q1 is stopped and the switching element 8 is turned off. still,
The "L" level signal output from the output terminal Q3 corresponds to the backup operation command in the present invention.
【0022】この場合、コンピュータ主回路7にあって
は、バックアップ制御回路20の出力端子Q3から
“H”レベル信号が与えられている期間にはアクティブ
状態を呈して通常の制御動作を実行する通常動作モード
を保持しているが、その信号が“L”レベルに反転した
とき(バックアップ動作指令が出力されたとき)には、
当該通常動作モードを中断すると共に、その通常動作モ
ードへの復帰に必要なデータをRAMに記憶するという
バックアップ動作を行い、このバックアップ動作が完了
したときに、前記電源遮断指令信号をバックアップ制御
回路20の入力端子P2に与えるようになっている。
In this case, the computer main circuit 7 assumes the active state during the period when the "H" level signal is supplied from the output terminal Q3 of the backup control circuit 20, and executes the normal control operation. Although the operation mode is maintained, when the signal is inverted to the “L” level (when the backup operation command is output),
A backup operation of interrupting the normal operation mode and storing data necessary for returning to the normal operation mode in the RAM is performed. When the backup operation is completed, the power-off command signal is transmitted to the backup control circuit 20. To the input terminal P2.
【0023】前記OR回路17は、前述したように一方
の入力端子にバックアップ制御回路20の出力端子Q2
からの信号を受けるようになっているが、他方の入力端
子には発振回路21(動作制御手段に相当)からのパル
ス信号Spを受けるようになっている。このパルス信号
Spは、例えば図2に示すように、そのパルス幅τが例
えば100m秒程度、周期Tが例えば1〜数秒(あるい
は1〜十数秒)に設定されている。尚、接続関係を図示
していないが、上記OR回路17及び発振回路21の電
源は補助電源ライン6から与えられるようになってい
る。
As described above, the OR circuit 17 has one input terminal connected to the output terminal Q2 of the backup control circuit 20.
The other input terminal receives a pulse signal Sp from the oscillation circuit 21 (corresponding to operation control means). As shown in FIG. 2, for example, the pulse width Sp of the pulse signal Sp is set to, for example, about 100 ms, and the cycle T is set to, for example, 1 to several seconds (or 1 to several tens of seconds). Although the connection relationship is not shown, the power of the OR circuit 17 and the oscillation circuit 21 is supplied from the auxiliary power supply line 6.
【0024】次に、上記した回路構成の作用について、
各部の電圧波形及び状態を示す図2のタイミングチャー
トも参照しながら説明する。今、ラッチ回路19の出力
端子Qから“H”レベルの信号が出力された定常状態で
は、その“H”レベル信号を入力端子P1に受けたバッ
クアップ制御回路20がスイッチング素子8をオン状態
に保持するため、コンピュータ主回路7の主電源が、電
源ライン4から当該スイッチング素子8を介して供給さ
れた状態になる。また、このときにはバックアップ制御
回路20の出力端子Q2及びQ3から“H”レベル信号
が出力されるため、コンピュータ主回路7は、当該バッ
クアップ制御回路20の出力端子Q3からの“H”レベ
ル信号を受けてアクティブ状態、つまり通常の制御動作
を実行する通常動作モードを保持している。
Next, the operation of the above circuit configuration will be described.
This will be described with reference to the timing chart of FIG. 2 showing the voltage waveforms and states of the respective units. Now, in a steady state in which an "H" level signal is output from the output terminal Q of the latch circuit 19, the backup control circuit 20 receiving the "H" level signal at the input terminal P1 holds the switching element 8 in the on state. Therefore, the main power of the computer main circuit 7 is supplied from the power supply line 4 via the switching element 8. At this time, since the “H” level signal is output from the output terminals Q2 and Q3 of the backup control circuit 20, the computer main circuit 7 receives the “H” level signal from the output terminal Q3 of the backup control circuit 20. In an active state, that is, a normal operation mode for executing a normal control operation.
【0025】さらに、バックアップ制御回路20の出力
端子Q2からの“H”レベル信号が、OR回路17を介
してラッチ回路19のイネーブル端子Gに与えられるた
め、当該ラッチ回路19は、データ端子Dの入力信号を
そのまま出力端子Qから出力する状態を呈し、また、上
記“H”レベル信号が、OR回路17及び抵抗15aを
介してトランジスタ15のベースに与えられるため、そ
のトランジスタ15がオンされ、これに応じて第1の分
圧回路11及び第2の分圧回路12にそれぞれ対応した
トランジスタ13及び14がオンされる。このようなオ
ンに応じて、第1の分圧回路11及び第2の分圧回路1
2から検出電圧V1及び基準電圧V2がそれぞれ出力さ
れるようになる。
Further, the "H" level signal from the output terminal Q2 of the backup control circuit 20 is supplied to the enable terminal G of the latch circuit 19 via the OR circuit 17, so that the latch circuit 19 The input signal is output from the output terminal Q as it is, and the "H" level signal is supplied to the base of the transistor 15 via the OR circuit 17 and the resistor 15a, so that the transistor 15 is turned on. Accordingly, the transistors 13 and 14 corresponding to the first voltage dividing circuit 11 and the second voltage dividing circuit 12, respectively, are turned on. In response to such ON, the first voltage dividing circuit 11 and the second voltage dividing circuit 1
2, the detection voltage V1 and the reference voltage V2 are output.
【0026】この場合、電源ライン4の出力電圧が定常
レベル(前述したしきい値電圧Vth以上のレベル)にあ
るときには、第1の分圧回路11からの検出電圧V1及
び第2の分圧回路12からの基準電圧V2がV1≧V2
の関係を呈するため、比較回路18から“H”レベル信
号が出力されており、これに応じて上述した定常状態が
維持される。尚、この定常状態時において、コンデンサ
9は車載バッテリ2の出力電圧に応じた電圧レベルまで
充電されている。
In this case, when the output voltage of the power supply line 4 is at a steady level (the above-mentioned threshold voltage Vth or more), the detection voltage V1 from the first voltage dividing circuit 11 and the second voltage dividing circuit The reference voltage V2 from 12 is V1 ≧ V2
, The “H” level signal is output from the comparison circuit 18, and the steady state described above is maintained accordingly. In this steady state, the capacitor 9 is charged to a voltage level corresponding to the output voltage of the vehicle battery 2.
【0027】このような定常状態から、エンジンスター
タの動作などに応じて、車載バッテリ2の出力電圧が一
時的に低下したときには、電源ライン4の出力電圧がコ
ンデンサ9の充電電荷によってバックアップされるが、
その放電の進行に応じて電源ライン4の出力電圧が次第
に低下することになる。これに応じて電源ライン4の出
力電圧が予め設定されたしきい値電圧Vthより低くなる
と、上記検出電圧V1及び基準電圧V2がV1<V2の
関係を呈するため、比較回路18の出力が“L”レベル
に反転する。すると、この“L”レベル信号をデータ端
子Dに受けたラッチ回路19が、当該“L”レベル信号
をそのまま出力端子Qから出力するため、これを入力端
子P1に受けたバックアップ制御回路20が、出力端子
Q2及びQ3からの出力信号を“L”レベルに反転させ
るようになる。
When the output voltage of the vehicle-mounted battery 2 temporarily drops from such a steady state in accordance with the operation of the engine starter, the output voltage of the power supply line 4 is backed up by the charge of the capacitor 9. ,
The output voltage of the power supply line 4 gradually decreases as the discharge proceeds. Accordingly, when the output voltage of the power supply line 4 becomes lower than the preset threshold voltage Vth, the detection voltage V1 and the reference voltage V2 exhibit a relationship of V1 <V2. "Level. Then, since the latch circuit 19 that has received the “L” level signal at the data terminal D outputs the “L” level signal as it is from the output terminal Q, the backup control circuit 20 that has received this “L” level signal at the input terminal P 1 The output signals from the output terminals Q2 and Q3 are inverted to "L" level.
【0028】この場合、上記出力端子Q3からの“L”
レベル信号を受けたコンピュータ主回路7は、通常の制
御動作を中断すると共に、その制御動作を再開するのに
必要なデータをRAMに記憶するというバックアップ動
作を行い、このバックアップ動作が完了したときに、電
源遮断指令信号をバックアップ制御回路20の入力端子
P2に与えた後に低消費電力モード(スリープ状態)に
移行する。これにより、上記電源遮断指令信号を入力端
子P2に受けたバックアップ制御回路20が、出力端子
Q2からのゲート信号の出力を停止してスイッチング素
子8をオフさせるため、コンピュータ主回路7は、主電
源が遮断されて制御用電源のみが供給された状態に切り
換えられる。
In this case, "L" from the output terminal Q3
Upon receiving the level signal, the computer main circuit 7 performs a backup operation of interrupting the normal control operation and storing data necessary for restarting the control operation in the RAM. When the backup operation is completed, After the power supply cutoff command signal is supplied to the input terminal P2 of the backup control circuit 20, the mode shifts to the low power consumption mode (sleep state). Thereby, the backup control circuit 20, which has received the power cutoff command signal at the input terminal P2, stops the output of the gate signal from the output terminal Q2 and turns off the switching element 8, so that the computer main circuit 7 Is cut off and the state is switched to a state where only the control power is supplied.
【0029】また、バックアップ制御回路20の出力端
子Q2からの出力が“L”レベルに反転するため、発振
回路21からのパルス信号Spが有効化されるようにな
り、そのパルス信号Spは、OR回路17を介してラッ
チ回路19のイネーブル端子Gに間欠的に与えられると
共に、OR回路17及び抵抗15aを介してトランジス
タ15のベースに間欠的に与えられるようになる。
Further, since the output from the output terminal Q2 of the backup control circuit 20 is inverted to "L" level, the pulse signal Sp from the oscillation circuit 21 is validated, and the pulse signal Sp is ORed. The signal is intermittently applied to the enable terminal G of the latch circuit 19 via the circuit 17 and is intermittently applied to the base of the transistor 15 via the OR circuit 17 and the resistor 15a.
【0030】このため、ラッチ回路19にあっては、パ
ルス信号Spが立ち上がった期間に比較回路18からの
比較出力を出力端子Qから出力すると共に、パルス信号
Spが立ち下がった期間にその立ち下がりタイミングで
の出力をラッチするようになる。また、トランジスタ1
5にあっては、上記パルス信号Spの出力周期に応じた
間隔で間欠的にオンされるため、第1の分圧回路11及
び第2の分圧回路12に対応した各トランジスタ13及
び14も間欠的にオンされるようになり、それら分圧回
路11及び12からの検出電圧V1及び基準電圧V2
は、パルス信号Spの立上がり期間だけ出力されること
になる。この結果、比較回路18による比較動作及びそ
の比較結果をバックアップ制御回路20に与えるという
比較結果出力動作は、図2に示すように、パルス信号S
pのパルス幅τに応じた比較的短い時間(100m秒)
程度だけ有効な状態とされ、これ以外の期間は無効化さ
れた状態となる。
For this reason, in the latch circuit 19, the comparison output from the comparison circuit 18 is output from the output terminal Q during the period when the pulse signal Sp rises, and the comparison output from the output terminal Q during the period when the pulse signal Sp falls. The output at the timing is latched. Transistor 1
5, the transistors 13 and 14 corresponding to the first voltage dividing circuit 11 and the second voltage dividing circuit 12 are also turned on intermittently at intervals according to the output cycle of the pulse signal Sp. The detection voltage V1 and the reference voltage V2 from the voltage dividing circuits 11 and 12 are intermittently turned on.
Is output only during the rising period of the pulse signal Sp. As a result, the comparison operation by the comparison circuit 18 and the comparison result output operation of giving the comparison result to the backup control circuit 20, as shown in FIG.
Relatively short time (100 ms) depending on the pulse width τ of p
It is in a valid state only to a certain extent, and is invalidated in other periods.
【0031】この後、車載バッテリ2の出力電圧が一時
的に低下した状態が解消されたときには、トランジスタ
15のオン期間において前記検出電圧V1及び基準電圧
V2がV1≧V2の関係に復帰するため、比較回路18
から“H”レベル信号が出力されるようになり、また、
上記トランジスタ15のオン期間には、ラッチ回路19
のイネーブル端子に“H”レベル信号が与えられている
ため、上記比較回路18からの“H”レベル信号がラッ
チ回路19の出力端子Qからそのまま出力されることに
なる。すると、その“H”レベル信号を受けたバックア
ップ制御回路20が、スイッチング素子8をオン状態に
復帰させると共に、出力端子Q2及びQ3から“H”レ
ベル信号を出力した状態に復帰するようになり、これに
よりコンピュータ主回路7が主電源の供給を受けた通常
動作モード(アクティブ状態)に戻されるようになる。
Thereafter, when the state in which the output voltage of the vehicle-mounted battery 2 has temporarily dropped is eliminated, the detection voltage V1 and the reference voltage V2 return to the relationship of V1 ≧ V2 during the on-period of the transistor 15. Comparison circuit 18
Outputs an “H” level signal.
During the ON period of the transistor 15, the latch circuit 19
Since the "H" level signal is given to the enable terminal of the latch circuit 19, the "H" level signal from the comparison circuit 18 is output from the output terminal Q of the latch circuit 19 as it is. Then, the backup control circuit 20, which has received the "H" level signal, returns the switching element 8 to the ON state and returns to the state where the "H" level signal is output from the output terminals Q2 and Q3. As a result, the computer main circuit 7 returns to the normal operation mode (active state) in which the main power is supplied.
【0032】要するに、上記した本実施例の構成によれ
ば、電源ライン4の出力電圧が一時的に低下したときに
は、その電源ライン4の出力電圧をコンデンサ9の充電
電荷によってバックアップし、このバックアップ状態
で、コンピュータ主回路7に主電源を与えるためのスイ
ッチング素子8を強制的にオフさせると共に、通常動作
モードにあるコンピュータ主回路7を、その制御動作の
再開に必要なデータをRAMに記憶したまま待機する低
消費電力モードに切り換えるものであり、これにより全
体の消費電流を抑制して、コンデンサ9の充電電荷によ
る電源バックアップ時間の延長を図るようにしている。
In short, according to the configuration of the present embodiment, when the output voltage of the power supply line 4 temporarily drops, the output voltage of the power supply line 4 is backed up by the charge of the capacitor 9, and the backup state is set. Then, the switching element 8 for supplying the main power to the computer main circuit 7 is forcibly turned off, and the computer main circuit 7 in the normal operation mode is stored in the RAM with the data necessary for restarting the control operation. The mode is switched to a standby low power consumption mode, whereby the entire current consumption is suppressed, and the power supply backup time is extended by the charge of the capacitor 9.
【0033】この場合、第1の分圧回路11及び第2の
分圧回路12内の抵抗11a、11b及び12a、12
bでの消費電力が比較的大きくなるという事情があるた
め、それら抵抗11a、11b及び12a、12bに対
し連続的に通電する構成であった場合には、上記電源バ
ックアップ時における回路全体の消費電流を1mA程度
以下に抑制することが困難になる。これに対して、本実
施例においては、コンデンサ9による電源バックアップ
状態では、第1の分圧回路11及び第2の分圧回路12
に対応した各トランジスタ13及び14を間欠的にオン
させて、上記抵抗11a、11b及び12a、12bで
の平均消費電流を抑制する構成となっているから、回路
全体の消費電流が1mAを下回った状態とすることが可
能となり、結果的に、コンデンサ9の充電電荷による電
源バックアップ時間のさらなる延長を実現できることに
なる。また、電源バックアップ状態での全体の消費電流
の低減を、制御回路ユニット1の回路インピーダンスに
変更を加えることなく実現できるから、従来構成のよう
に回路インピーダンスを高める必要がなくなって、コン
ピュータ主回路7の動作が外来ノイズの影響により不安
定になる恐れがなくなるものである。尚、この場合、上
記抵抗11a、11b及び12a、12bでの消費電流
は、発振回路21からのパルス信号Spのデューティ比
により決まるものであるが、そのデューティ比をやみく
もに小さくすれば良いというものではなく、当該デュー
ティ比を決定するパルス信号Spのパルス幅τ及び周期
Tを、比較回路18での比較動作が確実に行われる範囲
で設定することになる。
In this case, the resistors 11a, 11b and 12a, 12a in the first voltage dividing circuit 11 and the second voltage dividing circuit 12 are used.
b, the power consumption is relatively large. Therefore, if the resistors 11a, 11b and 12a, 12b are continuously energized, the current consumption of the entire circuit at the time of the power supply backup is considered. To about 1 mA or less. On the other hand, in the present embodiment, the first voltage dividing circuit 11 and the second voltage dividing circuit 12
Are turned on intermittently to suppress the average current consumption in the resistors 11a, 11b and 12a, 12b, so that the current consumption of the entire circuit is less than 1 mA. As a result, the power supply backup time due to the charge of the capacitor 9 can be further extended. In addition, since the reduction in the overall current consumption in the power supply backup state can be realized without changing the circuit impedance of the control circuit unit 1, there is no need to increase the circuit impedance unlike the conventional configuration, and the computer main circuit 7 Does not become unstable due to external noise. In this case, the current consumption of the resistors 11a, 11b and 12a, 12b is determined by the duty ratio of the pulse signal Sp from the oscillation circuit 21. Instead, the pulse width τ and the cycle T of the pulse signal Sp for determining the duty ratio are set within a range where the comparison operation by the comparison circuit 18 is reliably performed.
【0034】また、バックアップ制御回路20は、コン
ピュータ主回路7に対して、通常動作モードを中断して
当該通常動作モードへの復帰に必要なデータをRAMに
記憶するように指令するためのバックアップ動作指令を
与えるようになるから、電源ライン4の出力電圧が正常
な状態に復帰した後におけるコンピュータ主回路7の動
作が保証されるようになる。さらに、コンデンサ9によ
る電源バックアップ状態、つまりスイッチング回路16
が間欠的にオンオフされる状態になった場合に、そのオ
フ期間において、第1の分圧回路11及び第2の分圧回
路12に対する電圧供給が同時に遮断されるから、当該
スイッチング回路16の間欠的なオンオフに伴う消費電
流抑制効果を十分に発揮できるようになる。
The backup control circuit 20 performs a backup operation for instructing the computer main circuit 7 to interrupt the normal operation mode and store data necessary for returning to the normal operation mode in the RAM. Since the command is given, the operation of the computer main circuit 7 after the output voltage of the power supply line 4 returns to a normal state is guaranteed. Further, a power supply backup state by the capacitor 9, that is, the switching circuit 16
Are intermittently turned on and off, the voltage supply to the first voltage dividing circuit 11 and the second voltage dividing circuit 12 is simultaneously cut off during the off period. Thus, the effect of suppressing the current consumption accompanying the on / off operation can be sufficiently exhibited.
【0035】尚、本発明は上記した実施例に限定される
ものではなく、次のような変形または拡張が可能であ
る。スイッチング素子8としては、MOSFETに限ら
ずバイポーラトランジスタやIGBTなどを利用でき
る。発振回路21は、CMOS回路素子により形成でき
るものであって、その消費電力を極めて小さい状態とす
ることができるから、常時動作させておいても良いが、
例えば、バックアップ制御回路20の出力端子Q2から
の出力が“L”レベルに反転した期間のみ動作する構成
としても良い。
Note that the present invention is not limited to the above-described embodiment, and the following modifications or extensions are possible. As the switching element 8, not only a MOSFET but also a bipolar transistor or an IGBT can be used. The oscillation circuit 21 can be formed by a CMOS circuit element, and its power consumption can be made extremely small.
For example, the configuration may be such that the backup control circuit 20 operates only while the output from the output terminal Q2 is inverted to the “L” level.
【図面の簡単な説明】[Brief description of the drawings]
【図1】本発明の一実施例を示す回路構成図FIG. 1 is a circuit diagram showing an embodiment of the present invention.
【図2】作用説明用のタイミングチャートFIG. 2 is a timing chart for explaining the operation.
【符号の説明】[Explanation of symbols]
1は制御回路ユニット、2は車載バッテリ、4は電源ラ
イン、5は安定化電源IC(定電圧電源回路)、6は補
助電源ライン、7はコンピュータ主回路(負荷制御回
路)、8はスイッチング素子、9はコンデンサ、10は
電圧検出回路、11は第1の分圧回路(抵抗分圧回
路)、12は第2の分圧回路(電圧発生回路)、16は
スイッチング回路、18は比較回路、19はラッチ回
路、20はバックアップ制御回路、21は発振回路(動
作制御手段)を示す。
1 is a control circuit unit, 2 is a vehicle battery, 4 is a power supply line, 5 is a stabilized power supply IC (constant voltage power supply circuit), 6 is an auxiliary power supply line, 7 is a computer main circuit (load control circuit), and 8 is a switching element. , 9 is a capacitor, 10 is a voltage detecting circuit, 11 is a first voltage dividing circuit (resistance voltage dividing circuit), 12 is a second voltage dividing circuit (voltage generating circuit), 16 is a switching circuit, 18 is a comparing circuit, 19 is a latch circuit, 20 is a backup control circuit, and 21 is an oscillation circuit (operation control means).
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5G015 FA04 GB05 JA08 JA11 JA34 JA62 KA12 5G065 AA01 DA04 EA02 GA09 LA01 MA10 5H410 BB04 BB06 CC02 DD02 EA11 EA32 EB01 EB14 EB37 FF03 FF24 FF25 KK05 LL20  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5G015 FA04 GB05 JA08 JA11 JA34 JA62 KA12 5G065 AA01 DA04 EA02 GA09 LA01 MA10 5H410 BB04 BB06 CC02 DD02 EA11 EA32 EB01 EB14 EB37 FF03 FF24 FF25 KK05 LL20

Claims (3)

    【特許請求の範囲】[Claims]
  1. 【請求項1】 車載バッテリに接続された電源ラインか
    ら負荷制御回路に給電すると共に、前記車載バッテリの
    出力電圧が一時的に低下したときに前記電源ラインの出
    力電圧をコンデンサの充電電荷によりバックアップする
    ように構成され、 前記電源ラインの出力電圧を検出する抵抗分圧回路と、
    この抵抗分圧回路による検出電圧が予め設定された基準
    電圧以下より低くなったときに前記負荷制御回路を通常
    動作モードから低消費電力モードへ切り換えるバックア
    ップ制御回路とを備えた車両用電源装置において、 オン状態時に前記抵抗分圧回路に対し前記電源ラインの
    出力電圧を供給すると共にオフ状態時にその電圧供給を
    遮断するスイッチング回路と、 前記負荷制御回路が通常動作モードにある期間に前記ス
    イッチング回路をオン状態に保持すると共に、当該負荷
    制御回路が低消費電力モードに切り換えられた期間に上
    記スイッチング回路を間欠的にオンオフさせる動作制御
    手段とを備え、 前記バックアップ制御回路は、前記スイッチング回路が
    オン状態にある期間に前記抵抗分圧回路の検出電圧が前
    記基準電圧以上になったときに負荷制御回路を通常動作
    モードに復帰させる制御を行うことを特徴とする車両用
    電源装置。
    1. A power supply line connected to a vehicle-mounted battery supplies power to a load control circuit, and when the output voltage of the vehicle-mounted battery temporarily drops, the output voltage of the power supply line is backed up by the charge of a capacitor. A resistance voltage dividing circuit configured to detect an output voltage of the power supply line,
    A backup control circuit for switching the load control circuit from a normal operation mode to a low power consumption mode when a voltage detected by the resistance voltage dividing circuit is lower than a predetermined reference voltage or less. A switching circuit that supplies an output voltage of the power supply line to the resistance voltage dividing circuit in an on state and cuts off the voltage supply in an off state; and turns on the switching circuit while the load control circuit is in a normal operation mode. Operating control means for intermittently turning on and off the switching circuit during a period in which the load control circuit is switched to the low power consumption mode, and the backup control circuit sets the switching circuit to an on state. When the detection voltage of the resistance voltage dividing circuit becomes higher than the reference voltage during a certain period. Vehicle power supply device which is characterized in that the control to return the load control circuit to the normal operation mode.
  2. 【請求項2】 前記負荷制御回路に対しその制御対象負
    荷を駆動するための主電源を前記電源ラインから当該負
    荷制御回路に供給するためのスイッチング素子と、 前記負荷制御回路のための制御用電源を前記電源ライン
    から当該負荷制御回路に供給するための定電圧電源回路
    と、 この定電圧電源回路の出力電圧に基づいて前記基準電圧
    を発生する電圧発生回路とを備え、 前記バックアップ制御回路は、前記抵抗分圧回路による
    検出電圧が前記基準電圧より低くなるのに伴い前記負荷
    制御回路を低消費電力モードに切り換える際には、前記
    スイッチング素子をオフすることにより前記負荷制御回
    路に前記制御用電源のみを供給した状態に切り換えると
    共に、その負荷制御回路に対して、通常動作モードを中
    断して当該通常動作モードへの復帰に必要なデータを記
    憶手段に記憶するように指令するためのバックアップ動
    作指令を与えるように構成されていることを特徴とする
    請求項1記載の車両用電源装置。
    2. A switching element for supplying a main power supply for driving a load to be controlled to the load control circuit from the power supply line to the load control circuit, and a control power supply for the load control circuit. A constant voltage power supply circuit for supplying the reference voltage from the power supply line to the load control circuit, and a voltage generation circuit for generating the reference voltage based on an output voltage of the constant voltage power supply circuit. When switching the load control circuit to the low power consumption mode as the detection voltage of the resistance voltage divider circuit becomes lower than the reference voltage, turning off the switching element causes the load control circuit to supply the control power supply to the load control circuit. Switch to the state in which only the normal operation mode is supplied, and interrupt the normal operation mode to the load control circuit to return to the normal operation mode. 2. The vehicle power supply device according to claim 1, wherein a backup operation command for giving a command to store necessary data in the storage means is provided.
  3. 【請求項3】 請求項2記載の車両用電源装置におい
    て、 前記スイッチング回路は、オン状態時に前記抵抗分圧回
    路及び電圧発生回路に対し前記電源ラインの出力電圧及
    び前記定電圧電源回路の出力電圧をそれぞれ供給すると
    共に、オフ状態時にそれら抵抗分圧回路及び電圧発生回
    路に対する電圧供給を同時に遮断する構成とされている
    ことを特徴とする車両用電源装置。
    3. The power supply device for a vehicle according to claim 2, wherein the switching circuit outputs an output voltage of the power supply line and an output voltage of the constant voltage power supply circuit to the resistance voltage dividing circuit and the voltage generating circuit in an on state. And a voltage supply circuit for simultaneously cutting off the voltage supply to the resistance voltage dividing circuit and the voltage generating circuit in the off state.
JP2000262872A 2000-08-31 2000-08-31 Vehicle power supply Expired - Fee Related JP4341156B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000262872A JP4341156B2 (en) 2000-08-31 2000-08-31 Vehicle power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000262872A JP4341156B2 (en) 2000-08-31 2000-08-31 Vehicle power supply

Publications (2)

Publication Number Publication Date
JP2002078239A true JP2002078239A (en) 2002-03-15
JP4341156B2 JP4341156B2 (en) 2009-10-07

Family

ID=18750486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000262872A Expired - Fee Related JP4341156B2 (en) 2000-08-31 2000-08-31 Vehicle power supply

Country Status (1)

Country Link
JP (1) JP4341156B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007045395A (en) * 2005-07-15 2007-02-22 Denso Corp Method and device for controlling alternative input
JP2007508173A (en) * 2003-10-11 2007-04-05 プレー・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング Switching device that detects voltage interruption
JP2008170827A (en) * 2007-01-15 2008-07-24 Nec Electronics Corp Power source circuit for display device and display device
US7471069B2 (en) 2004-02-13 2008-12-30 Toyota Jidosha Kabushiki Kaisha Voltage generator device, motor vehicle, control method for the voltage generator device, control method for the motor vehicle, and computer-readable recording medium storing program for causing computer to execute the control method
JP2011116266A (en) * 2009-12-04 2011-06-16 Calsonic Kansei Corp Display device for automobile
KR101492159B1 (en) 2014-03-19 2015-02-12 주식회사 티노스 Apparatus for controlling power supply of audio system, video system, and navigation system

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007508173A (en) * 2003-10-11 2007-04-05 プレー・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング Switching device that detects voltage interruption
US7471069B2 (en) 2004-02-13 2008-12-30 Toyota Jidosha Kabushiki Kaisha Voltage generator device, motor vehicle, control method for the voltage generator device, control method for the motor vehicle, and computer-readable recording medium storing program for causing computer to execute the control method
JP2007045395A (en) * 2005-07-15 2007-02-22 Denso Corp Method and device for controlling alternative input
JP2008170827A (en) * 2007-01-15 2008-07-24 Nec Electronics Corp Power source circuit for display device and display device
JP2011116266A (en) * 2009-12-04 2011-06-16 Calsonic Kansei Corp Display device for automobile
KR101492159B1 (en) 2014-03-19 2015-02-12 주식회사 티노스 Apparatus for controlling power supply of audio system, video system, and navigation system
WO2015141916A1 (en) * 2014-03-19 2015-09-24 주식회사 티노스 Avn system power blocking control device

Also Published As

Publication number Publication date
JP4341156B2 (en) 2009-10-07

Similar Documents

Publication Publication Date Title
JP3062962B2 (en) Microprocessor power supply start circuit for ID card of remote control system of automobile
US20020154524A1 (en) Charge pump rash current limiting circuit
JP2002009602A (en) Load drive circuit
US6509767B2 (en) Wake-up circuit
US5939998A (en) System and method for reducing quiescent current in a microcontroller
EP0944154B1 (en) Power supply circuit
JP4069813B2 (en) Engine start control device
JP2002078239A (en) Power unit for vehicle
KR101714320B1 (en) Switch monitoring circuit
JP2007074874A (en) Power supply device
USRE39523E1 (en) Power control apparatus for a battery-powered communication system
JP4412141B2 (en) Power supply start / stop control circuit
JP2001352675A (en) Power supply device for on-board computing equipment
US7924077B2 (en) Signal processing apparatus including latch circuit
US4977477A (en) Short-circuit protected switched output circuit
JP2551202Y2 (en) Vehicle load control device
US7759826B1 (en) Smart connector wakeup and sleep control
JP2019216384A (en) Vehicular control apparatus
US5569965A (en) Control method for reducing quiescent current
JP2006011602A (en) Vehicular power supply device and power supply control method therefor
JPH1118291A (en) Overvoltage protection device
JP2555459B2 (en) Power control device
US20210288643A1 (en) Apparatus for Driving a Switching Device and Method of Using the Same
JPH0748609B2 (en) Automotive rod antenna controller
JP2019062655A (en) Instrument device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080701

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090629

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130717

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees