JP2001230398A - 二次元画像検出器及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 アクティブマトリクス基板の製造工程を何ら
変更することなく、過剰電荷を放出して素子の破壊を防
止することができ、かつ構造の複雑化を防止し得る二次
元画像検出器及びその製造方法を提供する。 【解決手段】 Ｘ線センサ７１は、入射した電磁放射線
を電荷に変換する変換層５１と、発生電荷を収集する複
数の画素電極１２…と、信号読み出し用薄膜トランジス
タ２００と、順次走査選択する複数の走査線１…と、個
々の画素電極１２…に貯えられた電荷を信号読み出し用
薄膜トランジスタ２００を介して伝達する信号線２…と
を有する。画素電極１２…毎に、薄膜トランジスタのゲ
ート電極１０４とソース電極１０８とが短絡されてなる
二端子素子１００が画素電極１２の過剰電荷を放出すべ
く設けられる。二端子素子１００の閾値が、通常動作時
の実質的な画素電位の絶対値の最大値よりも大きくなる
ように設定されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば、人体を透
過したＸ線像を画像化するＸ線撮像装置又はＸ線診断画
像表示装置等に使用され、Ｘ線等の放射線、可視光、赤
外光等の画像を検出できるＸ線センサ、イメージセンサ
等の二次元画像検出器及びその製造方法に関するもので
ある。

【０００２】

【従来の技術】従来から、液晶表示装置等に用いられる
アクティブマトリクス基板においては、個々の独立した
絵素電極がマトリクス状に配置され、この絵素電極のそ
れぞれにスイッチイング素子が設けられている。各スイ
ッチイング素子は、走査線によって選択され、信号線か
ら電位が各絵素電極に書き込まれる。絵素電極を選択駆
動するスイッチイング素子としては、ＴＦＴ（Thin Fil
m Transistor：薄膜トランジスタ）素子が一般的に知ら
れている。

【０００３】このようなアクティブマトリクス基板の上
層に光やＸ線等を直接電荷に変換する層を形成すること
によって、本発明の説明図である図２に示すように、Ｘ
線センサ６０やイメージセンサ等の二次元画像検出器を
形成することができる。

【０００４】すなわち、変換層によって生成された電荷
は強電圧によって画素の容量に蓄積され、被写体の形態
に応じてそれぞれの画素の電荷としてのデータが保存さ
れる。これを、走査線にて順次スキャンすると、走査線
により選択された画素のデータを信号として読み出すた
めのオペアンプ等の回路によって、センサに映し出され
た物体が画像データとして取り出される。

【０００５】ところで、この種の二次元画像検出器で
は、画素に蓄えられた電荷は、通常は、ある一定周期で
読み出されるが、故障や信号読み出しプログラムの不具
合等で正常な読み出しが行われなかった場合等に、予想
外の大きな電荷が画素電極に蓄積された場合、これが高
電圧となってアクティブマトリクス基板を破壊するおそ
れがある。

【０００６】このような不具合を回避するため、例え
ば、特開平１０−２８４７１３号公報や特開平１０−１
０２３７号公報に開示された従来技術では、ＭＩＭ（Me
tal Insulator Metal)構造によるダイオードを各画素に
配置して過剰電荷を放出したり、ツェナーダイオードを
各画素に配置し、十分な高電圧が画素に蓄積されたとき
だけ降伏電流が流れて、画素のスイッチイング素子等を
高電圧から保護したりする構造が考えられている。

【０００７】ところが、これらの構造は、保護ダイオー
ドを形成するための特別な工程を必要とする。すなわ
ち、最適なＭＩＭ特性を得るために特別な絶縁膜を形成
したり、良好なツェナーダイオード特性を得るために特
殊な半導体層を形成したりする必要がある。しかし、液
晶表示装置等と比べると数量的には限られているため、
これらのために特殊な製造ラインを構築することはコス
ト的に相当な負担を製品に強要することになる。

【０００８】一方、例えば、特開平１１−４８２１号公
報に開示された技術では、従来のアクティブマトリクス
基板の製造工程を何ら変更することなく、過剰電荷を放
出して素子の破壊を防止することができる構造となって
いる。

【０００９】すなわち、上記公報の技術では、信号読み
取り用のトランジスタは左右対称な普通のトランジスタ
を使用している。一方、過剰電荷を放出する方のトラン
ジスタはゲート電極とコンタクト部とにオフセット領域
を形成することによって閾値をより高い方にシフトさせ
ており、画素電極に高い電圧が充電されたときに、素子
の破壊に至る前に電荷を放出するようになっている。

【００１０】

【発明が解決しようとする課題】しかしながら、上記従
来の二次元画像検出器及びその製造方法では、構造が複
雑なばかりでなく、オフセット領域の形成に緻密なパタ
ーン制御が要求される。

【００１１】したがって、所望の過剰電荷放出特性を均
一に得ることが難しく、精度の良い量産が非常に困難で
あるという問題点を有している。

【００１２】本発明は、上記従来の問題点に鑑みなされ
たものであって、その目的は、アクティブマトリクス基
板の製造工程を何ら変更することなく、過剰電荷を放出
して素子の破壊を防止することができ、かつ構造の複雑
化を防止し得る二次元画像検出器及びその製造方法を提
供することにある。

【００１３】

【課題を解決するための手段】本発明の二次元画像検出
器は、上記課題を解決するために、入射した例えばＸ線
等の電磁放射線を電荷に変換する変換層と、絶縁性基板
上に設けられて発生した上記電荷を収集する複数の画素
電極と、個々の上記画素電極からの電荷の読出しを制御
する例えば薄膜トランジスタ（ＴＦＴ）等のスイッチン
グ素子と、上記スイッチング素子を順次走査選択するた
めの複数の走査線と、上記個々の画素電極に貯えられた
電荷を上記スイッチング素子を介して伝達する信号線と
を有する二次元画像検出器において、上記個々の画素電
極毎に、薄膜トランジスタのゲート電極とソース電極又
はドレイン電極とが短絡されてなる二端子素子が画素電
極の過剰電荷を放出すべく設けられるとともに、上記二
端子素子の閾値が、通常動作時の実質的な画素電位の絶
対値の最大値よりも大きくなるように設定されているこ
とを特徴としている。

【００１４】上記の発明によれば、二次元画像検出器
は、入射した例えばＸ線等の電磁放射線を電荷に変換す
る変換層と、絶縁性基板上に設けられて発生した上記電
荷を収集する複数の画素電極と、個々の上記画素電極か
らの電荷の読出しを制御するスイッチング素子と、上記
スイッチング素子を順次走査選択するための複数の走査
線と、上記個々の画素電極に貯えられた電荷を上記スイ
ッチング素子を介して伝達する信号線とを有している。

【００１５】したがって、該当する画素に対して外部か
ら例えばＸ線等の電磁放射線が照射されると変換層を介
して個々の画素電極に電荷が蓄積される。このため、そ
の画素の画素電極に接続された例えば薄膜トランジスタ
（ＴＦＴ）等のスイッチング素子に対する走査線を選択
することにより、変換層に蓄積された電荷に基づく情報
信号が画素電極から信号線に流れ、外部に出力すること
ができる。これを例えば表示装置に表示させることによ
り、Ｘ線画像を得ることができる。

【００１６】ここで、本発明では、個々の画素電極毎
に、二端子素子が画素電極の過剰電荷を放出すべく設け
られるとともに、上記二端子素子の閾値が、通常動作時
の実質的な画素電位の絶対値の最大値よりも大きくなる
ように設定されている。

【００１７】このため、画素電極に生じた過剰電荷を二
端子素子にて放出することができるので、変換層の局部
的な欠陥や信号読み出し系統の一時的なトラブルによっ
て画素からの正常な電荷の読み出しが行われなかった場
合でも、スイッチング素子を破壊する電圧に至る前に過
剰電荷を放出させることができる。

【００１８】また、二端子素子の閾値は、通常動作時の
実質的な画素電位の絶対値の最大値よりも大きくなるよ
うに設定されているので、通常動作時においては、画素
電極に蓄積された電荷は、スイッチング素子を通して信
号線に流れ、二端子素子から放出されることはない。す
なわち、画素電極に電荷が書き込まれて行く過程で、実
質的な画素電位の絶対値が通常動作時の最大画素電位
（絶対値）に至るまでに、二端子素子の閾値よりも超え
ることが無い。

【００１９】このため、正常駆動時には、二端子素子が
閾値を跨いで導通状態に至り、二端子素子の順方向電流
が流れ始めるような状態に達するということが無い。し
たがって、通常の読み出し時に、二端子素子を流れる漏
れ電流によってＳ／Ｎ比が低下するのを防ぐことができ
る。

【００２０】一方、一般的なダイオード等からなる二端
子素子では閾値を求め難い。しかし、本発明の二端子素
子は、薄膜トランジスタのゲート電極とソース電極又は
ドレイン電極とが短絡されてなっている。

【００２１】すなわち、半導体素子の特性評価としては
トランジスタの特性から求めることができるが、本発明
では、二端子素子と、画素電極用のスイッチング素子と
して一般的に使用される薄膜トランジスタ（ＴＦＴ）か
らなるスイッチング素子とが並設されているために、二
端子素子の閾値はスイッチング素子に用いられる閾値と
同等と見做すことができる。このため、スイッチング素
子にトランジスタを用いている場合には、二端子素子の
閾値を容易に求めることができる。

【００２２】また、二端子素子は、薄膜トランジスタか
らなり、一般的な薄膜トランジスタからなるスイッチン
グ素子と同種の構成を有している。このため、アクティ
ブマトリクス基板の製造工程においても、並設すれば良
いだけであるので、製造工程を変更することもない。ま
た、同種の素子であるので、構造も簡単である。

【００２３】この結果、アクティブマトリクス基板の製
造工程を何ら変更することなく、過剰電荷を放出して素
子の破壊を防止することができ、かつ構造の複雑化を防
止し得る二次元画像検出器を提供することができる。

【００２４】本発明の二次元画像検出器は、上記課題を
解決するために、上記記載の二次元画像検出器におい
て、二端子素子の一方が画素電極に接続されており、か
つ上記二端子素子の他方が信号線に接続されていること
を特徴としている。

【００２５】上記の発明によれば、二端子素子の一方が
画素電極に接続されており、かつ二端子素子の他方が信
号線に接続されている。

【００２６】すなわち、過剰電荷を放出する配線を別途
設けるのでなく、信号線に対して放出する構造としてい
る。このため、過剰電荷放出機能を設けていない場合と
比べて画素電極面積の低下は殆どない。

【００２７】この結果、画素電極の占める割合によって
収集される信号電荷量が増減する場合でも、過剰電荷放
出機能を持たないものと同等の信号量を得ることができ
る。

【００２８】また、共通配線を設けた場合には、これと
走査線又は補助容量配線との間に交差部ができるため、
静電容量が生じ、走査信号の遅延や補助容量配線の負荷
増大等の問題があったが、本構造ではその懸念がなく、
過剰電荷放出機能を有しないものと同等である。

【００２９】なお、共通配線は通常信号線間に設置され
るため、その入力はアクティブマトリクス基板内で短絡
されて１箇所ないし数箇所から全共通配線に入力される
ことが多い。

【００３０】この場合、その短絡する配線には全共通配
線分の負荷がかかるため、電位が直流に保持されるとは
いえ、走査線や信号線からの突き上げ又は突き下げを受
けて、ノイズ状の電圧変動が生じ易い。これに二端子素
子が接続された場合、この電圧変動によって二端子素子
が動作して漏れ電流が生じるおそれがある。

【００３１】しかし、本発明では、信号線は１本ずつ外
部回路からＤＣ電圧が供給されるため、入力側からみた
インピーダンスが低く、このため、二端子素子の一端の
電圧は常に安定し、漏れ電流が生じ難い。

【００３２】また、本発明では、二端子素子の一端は信
号線であり、ここへの電圧印加は例えば外部ＩＣから行
われるため、ＩＣの構成によっては二端子素子に任意の
信号を供給し易い。

【００３３】例えば、意図的に、二端子素子が導通する
ように信号線に電圧を印加して画素に信号線から電荷を
書き込み、変換層からの電荷供給の前に画素電位にオフ
セットをかけておくことで、電荷蓄積のダイナミックレ
ンジを広げることも容易に可能である。

【００３４】この方式にて読み出し毎に一回ずつ画素電
位をリフレッシュ駆動することにより、スイッチング素
子からの電荷読み出しの残留による残像を消去する効果
を得ることも比較的容易である。

【００３５】さらに、意図的に二端子素子を導通させる
ことを、信号線毎にできることも利点である。例えば、
被写体が小さくかつＸ線透過量が少ない場合等、Ｘ線照
射量を多くして所望のデータを得ようとしたときに、被
写体が無い部分、すなわち周辺が額縁状に高い画素電位
に達し、ここからの電界の影響で観察エリアの周囲部の
データが歪められる状態に陥る場合がある。

【００３６】この時には被写体がない部分の信号線に電
圧を印加して画素電荷をわざと放出し、観察部分への干
渉を減らすことによって解像度を増加させることができ
る。

【００３７】この方法は、信号線に沿って帯状にＸ線過
剰照射エリアがある場合に特に有効であり、走査線に沿
ったものについては走査信号の制御によって過剰電荷蓄
積を防ぐことができるので、これらを組み合わせること
により、小被写体の高解像度観察が可能になる。

【００３８】本発明の二次元画像検出器は、上記課題を
解決するために、上記記載の二次元画像検出器におい
て、絶縁性基板上に複数の画素電極に跨がる共通配線が
設けられているとともに、二端子素子の一方が上記画素
電極に接続されており、かつ上記二端子素子の他方が上
記共通配線に接続されていることを特徴としている。

【００３９】上記の発明によれば、絶縁性基板上に複数
の画素電極に跨がる共通配線が設けられているととも
に、二端子素子の一方が上記画素電極に接続されてお
り、かつ上記二端子素子の他方が上記共通配線に接続さ
れている。

【００４０】このため、前述した、過剰電荷を逃がす効
果に加えて、逃がされた電荷が信号線に伝わることがな
いため、例え大量の電荷が二端子素子を介して流出して
も読み出し用アンプの故障といった不具合を生じない。
また、特定画素に過剰の電荷が蓄積される欠陥があって
も、他の画素の読み込み中の特定画素の過剰電荷放出は
信号線ではなく共通配線に向かって行われるため、特定
画素の欠陥が他の画素の画像データにまで悪影響を及ぼ
すことがない。

【００４１】さらに、信号線との間に二端子素子を配置
する場合と異なり、これによって画素と信号線との間に
浮遊容量が発生しないため、信号線の静電容量の低減に
もつながり、Ｓ／Ｎ比の向上に効果がある。

【００４２】ところで、前記発明においては、二端子素
子に任意の電圧を印加することが容易である旨述べた。
これに対して、本構造では、共通配線に電圧を印加する
ための電圧供給部が別途必要ではあるものの、信号読み
出しＩＣの構成が電圧供給部を持つ必要が無く、より簡
単なもので済むため、ＩＣが安価に製造できる。特に、
高価な高精度読み出しＩＣに高耐電圧性を付加するのは
コスト的に不利であるので、過剰電荷放出用の電圧は別
途供給した方が良い場合が多い。また、前述のようなＩ
Ｃ構成や信号線に別途電圧供給手段を設けることは、信
号にノイズが重畳される可能性を増大させるため、都合
が悪い場合がある。

【００４３】また、信号線に二端子素子を接続すること
によって、信号線の浮遊容量を増加させ、これもノイズ
増加の原因となる。共通配線を別途設けることによっ
て、これらの問題も避けられる。

【００４４】一方、前記発明においては、入力側からみ
たインピーダンスが低いので、二端子素子の一端の電圧
は常に安定し、漏れ電流が生じ難い旨を述べた。

【００４５】これに対して、本発明では、共通配線への
電圧の入力形態によっては、信号線に供給する場合より
も却って低いインピーダンスである場合がある。すなわ
ち、ノイズ低減の観点から容量増大を伴う信号線の広幅
化はできないが、共通配線の場合には、広幅化によって
抵抗を減少させ、さらに複数の共通配線を結線するアク
ティブマトリクス基板側の配線を低抵抗にすることによ
って、非常にインピーダンスを低く抑えられる可能性が
ある。

【００４６】この時には、前述同様、走査線や信号線か
らの突き上げ、突き下げを受けてのノイズ状の電圧変動
が生じ難い。したがって、この電圧変動による二端子素
子の漏れ電流のおそれは少ない。

【００４７】本発明の二次元画像検出器は、上記課題を
解決するために、入射した電磁放射線を電荷に変換する
変換層と、絶縁性基板上に設けられて発生した上記電荷
を収集する複数の画素電極と、個々の上記画素電極から
の電荷の読出しを制御するスイッチング素子と、上記ス
イッチング素子を順次走査選択するための複数の走査線
と、上記個々の画素電極に貯えられた電荷を上記スイッ
チング素子を介して伝達する信号線とを有する二次元画
像検出器において、上記個々の画素電極毎に二端子素子
が画素電極の過剰電荷を放出すべく設けられ、上記二端
子素子の閾値が、通常動作時の実質的な画素電位の絶対
値の最大値よりも大きくなるように設定されているとと
もに、上記絶縁性基板上に複数の画素電極に跨がる共通
配線が設けられ、上記二端子素子の一方が上記画素電極
に接続されており、かつ上記二端子素子の他方が上記共
通配線に接続されている一方、上記画素電極の下層に、
層間絶縁膜を介して二端子素子と共通配線とが設けら
れ、上記各画素電極には、上記層間絶縁膜を貫通して上
記二端子素子に接触する接触部が設けられていることを
特徴としている。

【００４８】上記の発明によれば、個々の画素電極毎に
二端子素子が画素電極の過剰電荷を放出すべく設けら
れ、二端子素子の閾値が、通常動作時の実質的な画素電
位の絶対値の最大値よりも大きくなるように設定されて
いる。

【００４９】このため、画素電極に生じた過剰電荷を二
端子素子にて放出することができるので、変換層の局部
的な欠陥や信号読み出し系統の一時的なトラブルによっ
て画素からの正常な電荷の読み出しが行われなかった場
合でも、スイッチング素子を破壊する電圧に至る前に過
剰電荷を放出させることができる。

【００５０】また、本発明では、絶縁性基板上に複数の
画素電極に跨がる共通配線が設けられ、上記二端子素子
の一方が上記画素電極に接続されており、かつ上記二端
子素子の他方が上記共通配線に接続されている。

【００５１】このため、逃がされた電荷が信号線に伝わ
ることがないため、例え大量の電荷が二端子素子を介し
て流出しても読み出し用アンプの故障といった不具合を
生じない。また、特定画素に過剰の電荷が蓄積される欠
陥があっても、他の画素の読み込み中の特定画素の過剰
電荷放出は信号線ではなく共通配線に向かって行われる
ため、特定画素の欠陥が他の画素の画像データにまで悪
影響を及ぼすことがない。

【００５２】さらに、本発明では、画素電極の下層に、
層間絶縁膜を介して二端子素子と共通配線とが設けられ
る。また、各画素電極には、上記層間絶縁膜を貫通して
上記二端子素子に接触する接触部が設けられている。

【００５３】このため、二端子素子及び共通配線は画素
電極の下層に層間絶縁膜を介して設けられるので、共通
配線や二端子素子による開口率の低下を防ぐことができ
る。

【００５４】しかも、この場合には、画素電極と補助容
量配線とを重ねることにより、補助容量配線の静電容量
が大きくなり、却って信号線等からくるノイズに対して
安定になるという利点もある。

【００５５】また、同時に、画素の側からみても補助容
量配線との間で静電容量が形成されることから、より大
きな補助容量を容易に得るという効果も得ることができ
る。

【００５６】さらに、この上層の画素電極と下層の補助
容量配線との間に静電容量を設けるという考え方は、補
助容量配線を信号線と並行に配置するという構造も容易
に実現する。

【００５７】さらに、画素電極が下地の配線等による電
界をシールドするという効果もある。特に、共通配線に
電圧をかける構造では、共通配線は最上層（場合によっ
てはその上に保護膜が配される場合もある）に配置され
ることが多いため、この電圧による影響は変換層に及
び、画素電極と共通配線との隙間近傍の電界の乱れとな
るおそれがある。

【００５８】しかし、本発明では、全体が略画素電極に
覆われているため、変換層にかかる垂直方向の略一様な
電界となる。このことは、信号の読み出し効率の向上に
つながる他、電界の乱れによって不安定なａ−Ｓｅ膜内
に欠陥が生じるのを防ぐ上でも重要である。

【００５９】さらに、信号線や共通配線が変換層に面し
ているときには、これらと変換層に電圧をかける共通電
極との間の電圧によって、これらの上に電荷が蓄積さ
れ、変換層や保護膜に電圧ストレスがかかり続けた結
果、信頼性不良を生じるおそれがある。

【００６０】しかし、本発明では、画素電極に覆われる
ことによって、各読み出し周期毎にリフレッシュされる
ため、固定電荷による特性変動等の信頼性不良は生じ難
い。

【００６１】また、信頼性不良を生じるに至る前に、電
荷によってスイッチング素子や二端子素子に動作不良や
誤動作をもたらす可能性もあったが、画素電極にて覆わ
れる構造とすることによって、これら素子の上層はある
一定以上の電圧にはならず、誤動作するには至らない。

【００６２】もちろん、この条件を満たすためには動作
異常によって画素に想定以上の電荷が蓄積されないこと
が前提であるが、二端子素子が機能するため、この前提
は満たされている。

【００６３】また、下地の共通配線等によって画素電極
面積が制限されないという本発明の特徴により、配線等
に冗長構造を持たせることも可能となる。例えば、共通
配線を２本並行して設けておき、数箇所でこれらを結線
しておくと、仮に、どこか１箇所に断線が生じても動作
上不具合を起こさない。

【００６４】この構造によると、仮に、二端子素子に短
絡不良があってもその部分の共通配線をレーザ等で切断
するだけで動作は正常になる。二端子素子を直接レーザ
切断する方が容易な場合と、共通配線を切断する方が容
易な場合とがあるが、後者の方が容易なことが多く、共
通配線を２本並行して設けることが有用なことがわか
る。

【００６５】さらに、不良が二端子素子ではなくスイッ
チング素子に存在した場合は、スイッチング素子をレー
ザ切断して画素を信号線から解放する。従来はこれによ
って画素の読み出しが行われなくなるため、画素内のど
こかに高圧による不具合が発生する懸念があったが、本
構造では二端子素子が機能するため、スイッチング素子
の切断が可能となる。

【００６６】しかも、画素電極との間に厚い層間絶縁膜
があるため、レーザ照射痕が上層に達する可能性が少な
く、特性に不具合を生じ難い。もちろん、理想的には上
層が形成される前にレーザ修正が行われることが好まし
く、修正後に層間絶縁膜以降の工程に進めることが好ま
しい。

【００６７】本発明の二次元画像検出器は、上記課題を
解決するために、上記記載の二次元画像検出器におい
て、共通配線には、電圧が印加されていることを特徴と
している。

【００６８】上記の発明によれば、共通配線には、電圧
が印加されている。

【００６９】すなわち、共通電極に与える電圧を適当に
設定することによって、画素電極に蓄えられた電荷によ
る画素電位と共通配線の電位との電位差が、二端子素子
の閾値を超えたときに初めて、二端子素子に順方向電流
が流れて過剰電荷の放出を始めるように、画素電位を任
意に設定することができる。

【００７０】この結果、正常な読み出し時に、二端子素
子を漏れ電流が流れることによって、Ｓ／Ｎ比が低下す
ることを防止することができる。

【００７１】本発明の二次元画像検出器は、上記課題を
解決するために、上記記載の二次元画像検出器におい
て、画素電極との間で蓄積容量を形成するためのもう一
方の電極を形成する補助容量配線が共通配線を兼ねてい
る。

【００７２】上記の発明によれば、画素電極との間で蓄
積容量を形成するためのもう一方の電極を形成する補助
容量配線が共通配線を兼ねている。

【００７３】すなわち、共通配線が、画素電極との間で
蓄積容量を形成するためのもう一方の電極を形成する補
助容量配線と共通となっている。

【００７４】したがって、蓄積された電荷を読み出すた
めのスイッチング素子と過剰電荷を放出するための二端
子素子とを同時に形成できるため、パターンの追加だけ
で工程数の増加が生じない。このため、生産コストを低
く抑えることができる。

【００７５】本発明の二次元画像検出器は、上記課題を
解決するために、上記記載の二次元画像検出器におい
て、個々の画素電極毎に、薄膜トランジスタのゲート電
極とソース電極又はドレイン電極とが短絡されてなる二
端子素子を備えるときには、画素電極に蓄えられる電荷
はスイッチング素子を導通するためのゲート電圧と同極
性である一方、共通配線には、上記電荷が読み出された
際の二端子素子の両端の電圧が非導通方向でかつ２Ｖ以
上５０Ｖ以下となるように電圧が印加されていることを
特徴としている。

【００７６】上記の発明によれば、個々の画素電極毎
に、薄膜トランジスタのゲート電極とソース電極又はド
レイン電極とが短絡されてなる二端子素子を備えるとき
には、画素電極に蓄えられる電荷はスイッチング素子を
導通するためのゲート電圧と同極性である一方、共通配
線には、上記電荷が読み出された際の二端子素子の両端
の電圧が非導通方向でかつ２Ｖ以上５０Ｖ以下となるよ
うに電圧が印加されている。

【００７７】すなわち、共通配線の電圧範囲のもう一方
は、変換層に印加される電圧の極性、つまり画素電極に
蓄えられる電荷の極性によって考え方が異なる。

【００７８】例えば、トランジスタがオンの際のゲート
電圧の極性と画素電荷の極性とが同じである場合、具体
的には、ｎチャネルのトランジスタが形成された画素に
プラス電荷を蓄積する構造の場合は、電荷が蓄積される
に伴って益々トランジスタは導通状態から遠くなる。

【００７９】したがって、電荷によって素子が破壊され
るより前の状態にて、二端子素子が導通するように共通
配線の電圧を設定する必要がある。

【００８０】ｎチャネルの二端子素子とプラス電荷との
組み合わせでは、二端子素子は、一般には素子に５０Ｖ
以上の電圧がかかると破壊や特性異常が発生するので、
共通配線は５０Ｖ程度以下の電圧としておく必要があ
る。つまり、通常状態で画素電圧が０Ｖから５Ｖの範囲
で使用され、二端子素子の閾値は最大でも３Ｖ程度であ
ることを考えると、共通配線に印加されるべき電圧の範
囲は、２Ｖ以上５０Ｖ以下であることがわかる。この条
件を満たすことによって、正常動作時の漏れ電流は殆ど
なく、高電圧による素子の破壊も防止できる。

【００８１】なお、本発明において、「通常動作時の実
質的な画素電位」としているのは、上記の場合、二端子
素子の閾値を３Ｖ程度にしたときに、通常状態で画素電
圧が０Ｖから５Ｖの範囲で使用されても、共通配線に印
加されるべき電圧の範囲を、２Ｖ以上５０Ｖ以下にすれ
ば、実質的な画素電位である３Ｖ以内の値となることを
考慮したものである。

【００８２】本発明の二次元画像検出器は、上記課題を
解決するために、上記記載の二次元画像検出器におい
て、個々の画素電極毎に、薄膜トランジスタのゲート電
極とソース電極又はドレイン電極とが短絡されてなる二
端子素子を備えるときには、画素電極に蓄えられる電荷
はスイッチング素子を導通するためのゲート電圧と逆極
性である一方、共通配線には、上記電荷が読み出された
際の二端子素子の両端の電圧が非導通方向でかつ２Ｖ以
上であり、電圧の絶対値が上記スイッチング素子の非導
通時の走査線に印加される電圧の絶対値以下であるよう
に電圧が印加されていることを特徴としている。

【００８３】上記の発明によれば、個々の画素電極毎
に、薄膜トランジスタのゲート電極とソース電極又はド
レイン電極とが短絡されてなる二端子素子を備えるとき
には、画素電極に蓄えられる電荷はスイッチング素子を
導通するためのゲート電圧と逆極性である一方、共通配
線には、上記電荷が読み出された際の二端子素子の両端
の電圧が非導通方向でかつ２Ｖ以上であり、電圧の絶対
値が上記スイッチング素子の非導通時の走査線に印加さ
れる電圧の絶対値以下であるように電圧が印加されてい
る。

【００８４】例えば、画素電荷の極性がトランジスタが
オンの際のゲート電圧の極性と逆である場合、具体的に
は、ｎチャネルのトランジスタが形成された画素にマイ
ナス電荷を蓄積する構造の場合は、電荷が蓄積されるに
伴ってスイッチング素子のゲートのオフ電位に対して画
素電位が近づいて行き、閾値を超えたところでスイッチ
ング素子が導通して画素の電荷が信号線に放出される。

【００８５】したがって、信号線のデータに影響を与え
ることなく電荷放出するには、この状態に至る前に二端
子素子が導通状態に達する必要がある。３端子素子であ
るスイッチング素子のソース及びドレインのうちの一方
だけに電圧がかかった場合よりも二端子素子の方がより
強い導通状態になり易いことを考えると、スイッチング
素子の非導通時の走査線に印加される電圧と同じ電圧を
共通配線に与えることにより、過剰電荷蓄積時にはスイ
ッチング素子よりも二端子素子の方が早く導通状態に転
じ、目的が達成される。

【００８６】したがって、例えば、走査線の電圧が導
通、非導通それぞれに対して＋１５Ｖ、−１０Ｖと設定
されていた場合、既に説明した正常動作時の漏れ電流の
制限からくる共通配線の電圧範囲と合わせると、−２Ｖ
から−１０Ｖの間に共通配線に与える電圧を設定する必
要があることがわかる。

【００８７】この条件を満たすことによって、正常動作
時の漏れ電流は殆どなく、高電圧による素子の破壊も防
止でき、かつ過剰電荷を放出する際に信号線への電荷流
出によってデータに支障を与えたり、読み出し回路の不
良発生といった不具合を回避することができる。

【００８８】本発明の二次元画像検出器は、上記課題を
解決するために、上記記載の二次元画像検出器におい
て、二端子素子の一方が画素電極に接続されており、か
つ上記二端子素子の他方が後段の走査線に接続されてい
ることを特徴としている。

【００８９】上記の発明によれば、二端子素子の一方が
画素電極に接続されており、かつ上記二端子素子の他方
が後段の走査線に接続されている。

【００９０】このため、バイアスをかけるのに別段電圧
供給手段を必要とせず、また、共通配線設置にかかるス
ペースを特に要しないとすることができる。

【００９１】さらに、走査線の電圧制御を厳密に行う必
要があるものの、これを実施することによって上記のよ
うにオフセットが自動的にかかってダイナミックレンジ
が広がるという利点を持つ。

【００９２】また、３端子であるスイッチング素子より
も二端子素子の方がより強い導通状態に至るため、信号
線に過剰電荷が流出する以前に、隣接走査線に流出す
る。信号線への放出の際は、他のデータヘの影響や読み
出し回路の故障等が懸念されたが、走査回路は耐圧も高
いため故障も少なく、また、放出はスイッチング素子の
オフの状態で行われるため隣接画素への影響も考えなく
ても良い。

【００９３】本発明の二次元画像検出器の製造方法は、
上記課題を解決するために、入射した電磁放射線を電荷
に変換する変換層と、絶縁性基板上に設けられて発生し
た上記電荷を収集する複数の画素電極と、個々の上記画
素電極からの電荷の読出しを制御するスイッチング素子
と、上記スイッチング素子を順次走査選択するための複
数の走査線と、上記個々の画素電極に貯えられた電荷を
上記スイッチング素子を介して伝達する信号線とを有す
る二次元画像検出器の製造方法において、上記個々の画
素電極に、薄膜トランジスタのゲート電極とソース電極
又はドレイン電極とが短絡されてなる二端子素子を、ス
イッチング素子への過剰電荷を放出すべく設ける一方、
上記二端子素子と上記スイッチング素子とを同一の工程
にて製造することを特徴としている。

【００９４】上記の発明によれば、個々の画素電極に、
薄膜トランジスタのゲート電極とソース電極又はドレイ
ン電極とが短絡されてなる二端子素子を、スイッチング
素子への過剰電荷を放出すべく設ける一方、上記二端子
素子と上記スイッチング素子とを同一の工程にて製造す
る。

【００９５】このため、過剰電荷放出用の二端子素子を
形成する際、最適なＭＩＭ特性を得るために特別な絶縁
膜の形成や、良好なツェナーダイオード特性を得るため
に、特殊な半導体層の形成といった特別なプロセスを必
要としない。

【００９６】この結果、従来の液晶表示装置に用いられ
るアクティブマトリクス基板の製造ラインを変更するこ
となく活用でき、生産に当たっては新たな設備投資等を
必要とせず、安価に生産することが可能であり、製造コ
ストを大幅に軽減できる。

【００９７】

【発明の実施の形態】〔実施の形態１〕本発明の実施の
一形態について図１ないし図５に基づいて説明すれば、
以下の通りである。

【００９８】本実施の形態の二次元画像検出器としての
Ｘ線センサは、例えば、人体を透過したＸ線像を画像化
するＸ線撮像装置等に使用され、Ｘ線等の画像を検出で
きるイメージセンサである。なお、このイメージセンサ
は、必ずしもフラットパネル型に限らず、基板が曲面に
て形成される曲面基板をも含むものとする。

【００９９】すなわち、例えば、図２に示すように、Ｘ
線管球６１から出射されるＸ線による被検体６２の透過
Ｘ線像が、２次元アレイ状に光電変換素子が配置された
本実施の形態のＸ線センサ７１により画像信号に変換さ
れるようになっている。

【０１００】このＸ線センサ７１から出力されたアナロ
グ信号は、Ａ／Ｄ変換器６３によりディジタル画像信号
に変換され、画像処理装置６４に取り込まれる。画像処
理装置６４は、種々の画像処理を行うとともに、保存が
必要な画像を画像記憶装置６６に記憶させる。また、画
像処理装置６４から出力されるディジタル画像信号は、
Ｄ／Ａ変換器６５によりアナログ信号に変換されて、画
像モニタ装置６７の画面に表示することができるものと
なっている。

【０１０１】ここで、本実施の形態のＸ線センサ７１
は、図１（ａ）（ｂ）（ｃ）に示すように、絶縁性基板
としてのガラス基板３００上に、ＸＹマトリクス状の電
極配線である走査線１及び信号線２と、スイッチング素
子としての信号読み出し用薄膜トランジスタ（ＴＦＴ：
Thin Film Transistor）２００と、画素電極１２と、画
素電極１２との間で蓄積容量を形成するためのもう一方
の電極を形成する補助容量配線３と、二端子素子１００
と、変換層５１と、共通電極５２とが形成されている。

【０１０２】本実施の形態においては、過剰電荷放出用
として用いられる二端子素子１００として、薄膜トラン
ジスタ（ＴＦＴ）のゲートとソースとを短絡させて二端
子素子１００とする構造を用いている。

【０１０３】その結果、画素電極１２は、二端子素子１
００のソース電極１０８に接続されるとともに、コンタ
クトホール６を通じて二端子素子１００のゲート電極１
０４にも接続されている。

【０１０４】本実施の形態のＸ線センサ７１等の二次元
画像検出器の製造方法を図３（ａ）〜（ｆ）に基づいて
説明する。なお、同図（ａ）〜（ｆ）においては、左が
二端子素子１００を表し、右が信号読み出し用薄膜トラ
ンジスタ２００を表す。

【０１０５】先ず、図３（ａ）に示すように、ガラス基
板３００上にＴａ（タンタル）やＡｌ（アルミニウム）
等の金属膜４を例えばスパッタ蒸着で成膜した後、所望
の形状にパターニングする。これにより、図３（ｂ）に
示すように、信号読み出し用薄膜トランジスタ２００の
ゲート電極２０４を形成するとともに、このとき同時
に、二端子素子１００のゲート電極１０４と前記補助容
量配線３とを形成する。

【０１０６】次に、同図（ｂ）に示すように、それぞ
れ、ゲート絶縁膜５を成膜し、パターニングする。この
ときのパターンは、周辺の端子近傍の前記走査線１及び
回路系との電気的コンタクトを取るべき部分（図示せ
ず）、及び二端子素子１００のゲート電極１０４上の一
部である。すなわち、このときのパターン形成において
は、二端子素子１００のゲート電極１０４上には、二端
子素子１００の基となるトランジスタのゲート電極１０
４とソース電極１０８とを短絡するためのコンタクトホ
ール６となるべき部分を設けておく。

【０１０７】次に、図３（ｃ）に示すように、二端子素
子１００及び信号読み出し用薄膜トランジスタ２００の
いずれにも、半導体層７とｎ⁺ −Ｓｉ層８とを連続して
積層し、パターニングする。後述するように、上記のｎ
⁺ −Ｓｉ層８は、二端子素子１００ではソース電極１０
８及びドレイン電極１０３となる一方、信号読み出し用
薄膜トランジスタ２００ではソース電極２０８及びドレ
イン電極２０３となる（同図（ｅ）参照）。

【０１０８】次に、図３（ｄ）に示すように、二端子素
子１００及び信号読み出し用薄膜トランジスタ２００の
いずれにも、信号線２となる金属層１０と透明導電膜１
１とを積層しパターニングする。この時、パターニング
される透明導電膜１１の一部が前記画素電極１２とな
る。

【０１０９】これらの配線やパターンを２層の積層構造
にしているのは、積層時のダスト等による断線に対する
冗長としての効果や、上層の金属膜をパターニングする
時の下地へのダメージを防止する効果等を狙ったもの
で、従来のアクティブマトリクス基板にも用いられてい
る。

【０１１０】次いで、透明導電膜１１をマスクとしてｎ
⁺ −Ｓｉ層８をエッチングしてパターニングする。これ
により、図３（ｅ）に示すように、信号読み出し用薄膜
トランジスタ２００においてはチャネル２０９、ソース
電極２０８及びドレイン電極２０３が同時に形成される
一方、二端子素子１００においてはチャネル１０９、ソ
ース電極１０８及びドレイン電極１０３が同時に形成さ
れる。

【０１１１】次に、図３（ｆ）に示すように、保護膜１
７を成膜し、画素電極１２用の開口部をエッチングによ
って除去する。さらに、保護膜１７の上層に蒸着法によ
って変換層５１となるセレニウムを主成分とする例えば
ａ−Ｓｅ（非晶質セレニウム）を蒸着した後、最後にａ
−Ｓｅに電圧を印加するための共通電極５２となる金を
蒸着する。これによって、二次元画像検出器が完成す
る。

【０１１２】ここで、本実施の形態では、変換層５１と
してａ−Ｓｅを採用したが、光導電性を有しＸ線等のエ
ネルギーを受けることにより電子−正孔対が発生するも
のであれば、特に限定されるものでなく、例えば、Ｃｄ
Ｔｅ（テルル化カドミウム）等を使用しても良い。

【０１１３】また、変換層５１や共通電極５２の材料
は、Ｘ線センサ７１のみならず可視光や赤外線等、照射
されるエネルギーに応じて選択することができる。

【０１１４】上記工程のうち、変換層５１及び共通電極
５２を形成する工程を除いて、液晶表示装置のアクティ
ブマトリックス基板を製造する工程を略そのまま流用す
ることができる。

【０１１５】すなわち、本実施の形態では、二端子素子
１００のゲート電極１０４は信号読み出し用薄膜トラン
ジスタ２００のゲート電極２０４と補助容量配線３と同
時に形成される一方、二端子素子１００のチャネル１０
９は信号読み出し用薄膜トランジスタ２００のチャネル
２０９と同時に形成される。また、二端子素子１００の
ソース電極１０８及びドレイン電極１０３が信号読み出
し用薄膜トランジスタ２００のソース電極２０８及びド
レイン電極２０３と同時に形成される。さらに、二端子
素子１００のゲート絶縁膜５は、信号読み出し用薄膜ト
ランジスタ２００のゲート絶縁膜５をそのまま用いて同
時に形成することができる。

【０１１６】この結果、二端子素子１００を形成するた
めの工程として、信号読み出し用薄膜トランジスタ２０
０を形成するための既存の工程以外の特別なプロセスを
必要としないため、従来の液晶表示装置に用いられるア
クティブマトリクス基板の製造ラインを変更することな
く活用でき、製造コストを大幅に軽減できる。

【０１１７】なお、本実施の形態においては、上述した
ように、二端子素子１００について、ソース電極１０８
を画素電極１２に接続し、ドレイン電極１０３を信号線
２に接続しているが、必ずしもこれに限らず、ソース電
極１０８を信号線２に接続し、ドレイン電極１０３を画
素電極１２に接続しても良い。

【０１１８】また、同様に、信号読み出し用薄膜トラン
ジスタ２９について、本実施の形態では、ソース電極２
０８を信号線２に接続し、ドレイン電極２０３を画素電
極１２に接続しているが、必ずしもこれに限らず、ソー
ス電極２０８を画素電極１２に接続し、ドレイン電極２
０３を信号線２に接続しても良い。

【０１１９】次に、上記のＸ線センサ７１の動作を簡単
に説明する。

【０１２０】先ず、図１（ａ）（ｂ）（ｃ）に示すよう
に、Ｘ線センサ７１の上方からＸ線が照射されると、こ
のエネルギーによって変換層５１において電子−正孔対
が発生する。

【０１２１】共通電極５２には、ある一定のバイアス電
圧が印加されている。本実施の形態では正極の高電圧が
印加されており、発生した電子−正孔対はこの電圧によ
り移動し、画素電極１２には正の電荷が蓄積される。そ
して、この電荷は走査線１により選択された信号読み出
し用薄膜トランジスタ２００を介して信号線２に伝達さ
れ、外部に接続されたアンプによって信号が読み出され
る。

【０１２２】ここで、欠陥画素や信号読み出しアルゴリ
ズムの不具合によって信号読み出し用薄膜トランジスタ
２００による正規の読み出しの電荷量よりも、発生して
画素電極１２に蓄積される電荷量の方が上回った場合、
画素電位が上昇し、最悪の場合、信号読み出し用薄膜ト
ランジスタ２００が破壊されてしまう場合がある。

【０１２３】しかし、本実施の形態では、各画素電極１
２には、信号読み出し用薄膜トランジスタ２００の他
に、ゲート電極１０４が各画素電極１２とソース電極１
０８とに短絡されたｎチャネルトランジスタ構成の二端
子素子１００が接続されている。

【０１２４】すなわち、この二端子素子１００は、図４
（ａ）に示すように、一方の端子が画素電極１２に接続
される一方、他方の端子は信号線２に接続されている。
また、この二端子素子１００では、ゲート電極１０４
が、前記コンタクトホール６を通じて画素電極１２とソ
ース電極１０８とに短絡されている。

【０１２５】したがって、本実施の形態の二端子素子１
００は、画素電極１２方向から信号線２に向かう方向を
順方向とするダイオードとなる。

【０１２６】ここで、本実施の形態では、二端子素子１
００の閾値電圧は約２Ｖとなっており、これを超えると
二端子素子１００が導通して、画素電極１２から信号線
２に向かう方向を順方向に電流が流れ過剰電荷が放出さ
れる。そのため、万が一何らかの原因によって画素電極
１２に蓄積された正の電荷が過剰になったとしても、二
端子素子１００にかかる電圧が閾値電圧を超えると、二
端子素子１００が導通状態に転じて過剰電荷が画素電極
１２から信号線２に放出される。このため、過剰電荷に
より画素電位が上昇して信号読み出し用薄膜トランジス
タ２００が破壊されることを防ぐことができる。

【０１２７】ところで、上記の閾値は、二端子素子１０
０からでは求め難く、半導体素子の特性評価としてトラ
ンジスタの特性から求めるのが良い。

【０１２８】この閾値の求め方を説明する。

【０１２９】先ず、二端子素子１００の電流−電圧特性
は、図５（ａ）にて示される一方、これを構成するトラ
ンジスタの特性は、図５（ｂ）にて示される。すなわ
ち、図５（ｂ）の特性を示すトランジスタのゲートとソ
ースとを短絡して構成した二端子素子１００の特性が図
５（ａ）ということになる。

【０１３０】また、図５（ｂ）においては、太線がソー
ス−ドレイン電流Ｉｄｓであり、細実線がその平方根で
ある。さらに、同図（ｂ）の横軸はゲート電圧である。
また、同図（ｂ）は、ドレインを接地し、ソースに＋１
０Ｖを印加したときの特性を示している。

【０１３１】ここで、同図（ｂ）に示すように、細線
（√Ｉｄｓ−Ｖｇ曲線）において、その傾き（相互コン
ダクタンスＧｍ＝Δ√Ｉｄｓ／ΔＶｇ）が最大となる点
（同図（ｂ）に示すａ点）における接線（同図（ｂ）に
おいて破線で示す）を引き、この接線のＸ切片（同図
（ｂ）に示すｂ点）を求めると、例えば約２Ｖとなる。

【０１３２】このような閾値の求め方は、飽和領域にお
けるＩｄｓの一般式である、 Ｉｄｓ＝β（Ｖｇ−Ｖｔｈ）² によっている。すなわち、同図（ｂ）において細線にて
示される実測値の曲線をこの式の変形である直線、 √Ｉｄｓ＝√β（Ｖｇ−Ｖｔｈ） に近似するものであり、同図（ｂ）における破線がこの
近似式に相当する。なお、このような求め方は、一般的
に用いられている。

【０１３３】ここで、本実施の形態では、二端子素子１
００と信号読み出し用薄膜トランジスタ２００とは同時
に作成されているため、二端子素子１００の閾値は信号
読み出し用薄膜トランジスタ２００の閾値と同等と見做
して問題ない。そして、一般には、この閾値電圧におけ
る二端子素子１００の電流値は数百ｐＡ程度である。

【０１３４】また、本実施の形態では、二端子素子１０
０に流れる電流量は、二次元画像検出器であるＸ線セン
サ７１がセンサとして正常に動作しているときには、微
弱である必要がある。これは、通常動作時の実質的な画
素電位において二端子素子１００に電流が流れ得る状態
にあると、画素電極１２から信号読み出し用薄膜トラン
ジスタ２００を介して正常に読み出されるべき画素電極
１２に蓄積された電荷が、二端子素子１００側に漏れ電
流として流出してしまうからである。

【０１３５】また、閾値の設定については、画素電極１
２の容量値と読み出しインターバルとにも依存するが、
少なくとも正常動作時に想定される画素電極１２の到達
電位よりも、二端子素子１００の閾値が高くなるように
設定しておく必要がある。

【０１３６】このため、本実施の形態では、二端子素子
１００の閾値は、Ｘ線センサ７１の通常動作時の実質的
な画素電位の絶対値の最大値よりも大きくなるように設
定されている。

【０１３７】したがって、通常動作時における二端子素
子１００への漏れ電流は数百ｐＡ程度と微弱であり、こ
の漏れ電流によってＳ／Ｎ比が低下することは殆ど無
い。

【０１３８】例えば、本実施の形態の二端子素子１００
では、電位２Ｖのときの抵抗値が約２×１０¹⁰Ωであ
り、補助容量の値が５ｐＦであるので、画素電極１２か
ら電荷が流出する際の時定数は１００ｍｓとなる。これ
は、１０ｍｓのインターバルの間に画素電極１２に保持
されている電位が９０％にまで低下することを示してい
る。

【０１３９】実用上では、これらインターバルと保持電
圧の低下率の許容値とが事実上の限界であることを考え
ると、本実施の形態の構造では正常動作時の画素電圧は
二端子素子１００の閾値である２Ｖ以上になるようには
設計してはいけないことがわかる。尤も、二端子素子１
００のチャネル長やチャネル幅を変更することによっ
て、電圧−電流特性を変えることはできるが、印加電圧
の若干の変化に対する電流の変動量からすると誤差であ
ると言わざるを得ない。

【０１４０】次に、画素電位を二端子素子１００の閾値
以下とする方法は、二端子素子１００の閾値そのものを
高く設定することが最も効果的であるが、前述したよう
に、これはプロセスの変更を要することや閾値制御が困
難であることから実現が難しい。

【０１４１】したがって、正常動作時に画素電位を低く
抑えることが重要であり、このためには、読み出しのイ
ンターバルを縮めることによりフレーム周期を早めて、
複数フレームの微少データを蓄積してより精度の良いデ
ータを得る方法や、蓄積容量を大きくして大きな電荷が
蓄積されても画素電位の上昇が低く抑えられる方法等が
考えられる。しかし、いずれの方法においても、二端子
素子１００を形成するために新たな工程を増加させる必
要は無く、コストを低く抑えることができる。

【０１４２】ところで、本実施の形態では、図４（ａ）
に示すように、蓄積する電荷を正極性としてｎチャネル
の二端子素子１００から電荷を放出させる構造を示した
が、必ずしもこれに限らず、変換層５１の特性やアクテ
ィブマトリクス基板における半導体プロセス上の制約に
よっては種々の形態が考えられる。

【０１４３】すなわち、例えば、図４（ｂ）に示すよう
に、負極性の電荷をｎチャネルの二端子素子１００から
放出させる構造や、図４（ｃ）に示すように、正極性の
電荷をｐチャネルの二端子素子１００から放出させる構
造、又は図４（ｄ）に示すように、負極性の電荷をｐチ
ャネルの二端子素子１００から放出させる構造が考えら
れる。

【０１４４】これらは、いずれも蓄積された電荷が過剰
になったとき、二端子素子１００が導通状態に転じて、
順方向電流が流れる構造となっている。

【０１４５】したがって、二端子素子１００の閾値が画
素電極１２の電圧より高いという意味合いは、電荷が画
素に蓄積されて行く過程で二端子素子１００の閾値を跨
いで画素電極１２の電圧が変化し、二端子素子１００の
順方向電流が流れ始めるような状態に正常駆動時には達
しないという意味であり、絶対的な電圧の数値の大小を
示すものではない。

【０１４６】また、図５に示すように、非線型素子が非
導通状態から導通状態に移行する付近では、電流−電圧
特性は計算値とは異なって実際にはなだらかな立ち上が
りを示し、閾値以下であっても微少電流が流れることが
多い。したがって、順方向電流が流れない状態とは、電
流値が厳密にゼロである状態をいうのではなく、オン状
態での抵抗値と比べて十分に高抵抗な状態を指す。そし
て、一般には、１ｎＡ以下である状態を指すことが多
い。

【０１４７】また、本実施の形態では、画素電極１２
と、信号読み出し用薄膜トランジスタ２００を介して接
続された方の信号線２との間に二端子素子１００を配し
たが、必ずしもこれに限らず、設置する空間上の制約に
よっては隣接する他方の信号線２に過剰電荷を放出する
構造としても構わない。

【０１４８】このように、本実施の形態のＸ線センサ７
１では、入射した例えばＸ線等の電磁放射線を電荷に変
換する変換層５１と、ガラス基板３００上に設けられて
発生した上記電荷を収集する複数の画素電極１２…と、
個々の画素電極１２…からの電荷の読出しを制御する信
号読み出し用薄膜トランジスタ２００と、この信号読み
出し用薄膜トランジスタ２００を順次走査選択するため
の複数の走査線１と、個々の画素電極１２…に貯えられ
た電荷を信号読み出し用薄膜トランジスタ２００を介し
て伝達する信号線２…とを有している。

【０１４９】したがって、該当する画素に対して外部か
ら例えばＸ線等の電磁放射線が照射されると変換層５１
を介して個々の画素電極１２に電荷が蓄積される。この
ため、その画素の画素電極１２に接続された例えば信号
読み出し用薄膜トランジスタ２００からなるスイッチン
グ素子に対する走査線１を選択することにより、変換層
５１に蓄積された電荷に基づく情報信号が画素電極１２
から信号線２に流れ、外部に出力することができる。こ
れを例えば表示装置に表示させることにより、Ｘ線画像
を得ることができる。

【０１５０】ここで、本実施の形態では、個々の画素電
極１２毎に、二端子素子１００が画素電極１２の過剰電
荷を放出すべく設けられるとともに、二端子素子１００
の閾値が、通常動作時の実質的な画素電位の絶対値の最
大値よりも大きくなるように設定されている。

【０１５１】このため、画素電極１２に生じた過剰電荷
を二端子素子１００にて放出することができるので、変
換層５１の局部的な欠陥や信号読み出し系統の一時的な
トラブルによって画素からの正常な電荷の読み出しが行
われなかった場合でも、信号読み出し用薄膜トランジス
タ２００を破壊する電圧に至る前に過剰電荷を放出させ
ることができる。

【０１５２】また、二端子素子１００の閾値は、通常動
作時の実質的な画素電位の絶対値の最大値よりも大きく
なるように設定されているので、通常動作時において
は、画素電極１２に蓄積された電荷は、信号読み出し用
薄膜トランジスタ２００を通して信号線２に流れ、二端
子素子１００から放出されることはない。すなわち、画
素電極１２に電荷が書き込まれて行く過程で、実質的な
画素電位の絶対値が通常動作時の最大画素電位（絶対
値）に至るまでに、二端子素子１００の閾値よりも超え
ることが無い。

【０１５３】このため、正常駆動時には、二端子素子１
００が閾値を跨いで導通状態に至り、二端子素子１００
の順方向電流が流れ始めるような状態に達するというこ
とが無い。したがって、通常の読み出し時に、二端子素
子１００を流れる漏れ電流によってＳ／Ｎ比が低下する
のを防ぐことができる。

【０１５４】一方、一般的なダイオード等からなる二端
子素子では閾値を求め難い。しかし、本実施の形態の二
端子素子１００は、信号読み出し用薄膜トランジスタ２
００のゲート電極２０４とソース電極２０８又はドレイ
ン電極２０３とが短絡されてなっている。

【０１５５】すなわち、半導体素子の特性評価としては
トランジスタの特性から求めることができるが、本実施
の形態では、二端子素子１００と画素電極１２用の信号
読み出し用薄膜トランジスタ２００として最近一般的に
使用される薄膜トランジスタ（ＴＦＴ）からなるスイッ
チング素子とが並設されているために、二端子素子１０
０の閾値は信号読み出し用薄膜トランジスタ２００に用
いられる閾値と同等と見做すことができる。このため、
スイッチング素子に薄膜トランジスタ等のトランジスタ
を用いている場合には、二端子素子１００の閾値を容易
に求めることができる。

【０１５６】また、二端子素子１００は、薄膜トランジ
スタからなり、一般的な薄膜トランジスタからなるスイ
ッチング素子と同種の構成を有している。このため、ア
クティブマトリクス基板の製造工程においても、並設す
れば良いだけであるので、製造工程を変更することもな
い。また、同種の素子であるので、構造も簡単である。

【０１５７】この結果、アクティブマトリクス基板の製
造工程を何ら変更することなく、過剰電荷を放出して素
子の破壊を防止することができ、かつ構造の複雑化を防
止し得るＸ線センサ７１を提供することができる。

【０１５８】また、本実施の形態のＸ線センサ７１で
は、二端子素子１００の一方が画素電極１２に接続され
ており、かつ二端子素子１００の他方が信号線２に接続
されている。

【０１５９】すなわち、過剰電荷を放出する配線を別途
設けるのでなく、信号線２に対して放出する構造として
いる。このため、過剰電荷放出機能を設けていない場合
と比べて画素電極面積の低下は殆どない。

【０１６０】この結果、画素電極１２の占める割合によ
って収集される信号電荷量が増減する場合でも、過剰電
荷放出機能を持たないものと同等の信号量を得ることが
できる。

【０１６１】また、後述する共通配線を設けた場合に
は、これと走査線１又は補助容量配線３との間に交差部
ができるため、静電容量が生じ、走査信号の遅延や補助
容量配線３の負荷増大等の問題があったが、本構造では
その懸念がなく、過剰電荷放出機能を有しないものと同
等である。

【０１６２】なお、共通配線は通常、信号線２…間に設
置されるため、その入力はアクティブマトリクス基板内
で短絡されて１箇所ないし数箇所から全共通配線に入力
されることが多い。

【０１６３】この場合、その短絡する配線には全共通配
線分の負荷がかかるため、電位が直流に保持されるとは
いえ、走査線１や信号線２からの突き上げ又は突き下げ
を受けて、ノイズ状の電圧変動が生じ易い。これに二端
子素子１００が接続された場合、この電圧変動によって
二端子素子１００が動作して漏れ電流が生じるおそれが
ある。

【０１６４】しかし、本実施の形態では、信号線２…は
１本ずつ外部回路からＤＣ電圧が供給されるため、入力
側からみたインピーダンスが低く、このため、二端子素
子１００の一端の電圧は常に安定し、漏れ電流が生じ難
い。

【０１６５】また、本実施の形態では、二端子素子１０
０の一端は信号線２であり、ここへの電圧印加は例えば
外部ＩＣから行われるため、ＩＣの構成によっては二端
子素子１００に任意の信号を供給し易い。

【０１６６】例えば、意図的に、二端子素子１００が導
通するように信号線２に電圧を印加して画素に信号線２
から電荷を書き込み、変換層５１からの電荷供給の前に
画素電位にオフセットをかけておくことで、電荷蓄積の
ダイナミックレンジを広げることも容易に可能である。

【０１６７】この方式にて読み出し毎に一回ずつ画素電
位をリフレッシュ駆動することにより、信号読み出し用
薄膜トランジスタ２００からの電荷読み出しの残留によ
る残像を消去する効果を得ることも比較的容易である。

【０１６８】さらに、意図的に二端子素子１００を導通
させることを、信号線２…毎にできることも利点であ
る。例えば、被写体が小さくかつＸ線透過量が少ない場
合等、Ｘ線照射量を多くして所望のデータを得ようとし
たときに、被写体が無い部分、すなわち周辺が額縁状に
高い画素電位に達し、ここからの電界の影響で観察エリ
アの周囲部のデータが歪められる状態に陥る場合があ
る。

【０１６９】この時には被写体がない部分の信号線２に
電圧を印加して画素電荷をわざと放出し、観察部分への
干渉を減らすことによって解像度を増加させることがで
きる。

【０１７０】この方法は、信号線２に沿って帯状にＸ線
過剰照射エリアがある場合に特に有効であり、走査線１
に沿ったものについては走査信号の制御によって過剰電
荷蓄積を防ぐことができるので、これらを組み合わせる
ことにより、小被写体の高解像度観察が可能になる。

【０１７１】また、本実施の形態のＸ線センサ７１の製
造方法では、個々の画素電極１２…に、信号読み出し用
薄膜トランジスタ２００のゲート電極２０４とソース電
極２０８又はドレイン電極２０３とが短絡されてなる二
端子素子を、信号読み出し用薄膜トランジスタ２００へ
の過剰電荷を放出すべく設ける一方、二端子素子１００
と信号読み出し用薄膜トランジスタ２００とを同一の工
程にて製造する。

【０１７２】このため、過剰電荷放出用の二端子素子１
００を形成する際、最適なＭＩＭ特性を得るために特別
な絶縁膜の形成や、良好なツェナーダイオード特性を得
るために、特殊な半導体層の形成といった特別なプロセ
スを必要としない。

【０１７３】この結果、従来の液晶表示装置に用いられ
るアクティブマトリクス基板の製造ラインを変更するこ
となく活用でき、生産に当たっては新たな設備投資等を
必要とせず、安価に生産することが可能であり、製造コ
ストを大幅に軽減できる。

【０１７４】〔実施の形態２〕本発明の他の実施の形態
について図６及び図７に基づいて説明すれば、以下の通
りである。なお、説明の便宜上、前記の実施の形態１の
図面に示した部材と同一の機能を有する部材について
は、同一の符号を付し、その説明を省略する。また、前
記実施の形態１の各種の特徴点については、本実施の形
態についても組み合わせて適用し得るものとする。

【０１７５】本実施の形態のＸ線センサ７２では、図６
及び図７に示すように、信号線２とは別に共通配線１６
を設け、これに二端子素子１００を介して過剰電荷を放
出する構造としている。

【０１７６】本実施の形態では、共通配線１６は信号線
２と同時に形成され、二端子素子１００は、実施の形態
１と同様に、信号読み出し用薄膜トランジスタ２００と
同時に形成される。このため、本実施の形態でも工程数
の増加はない。

【０１７７】また、共通配線１６は、信号線２のように
金属層１０と透明導電膜１１との２層構造とはせず、透
明導電膜のみの単層としている。共通配線１６は、単に
過剰電荷を放出するだけの役目であり、信号線２の抵抗
値がＳ／Ｎ比に大きな影響を与えるのとは異なり、抵抗
が高くても構わない。むしろ、共通配線１６を積層構造
とすることによって、アクティブマトリクス基板表面の
凹凸が多くなり、変換層５１に欠陥が生じる確率が増加
するのを防ぐため、単層である方が望ましい場合があ
る。

【０１７８】すなわち、変換層５１にａ−Ｓｅを用いた
場合には、Ｓｅが凹凸のエッジのような特異点を起点に
結晶化し、正常なＸ線から電荷への変換特性が得られな
くなる欠陥が生じるおそれがある。この可能性を減らす
ために共通配線１６は単層構造としているのである。

【０１７９】また、共通配線１６を信号線２と平行して
配置している理由は、Ｓ／Ｎ比低下の要因となる信号線
２の静電容量の増加を生じさせないようにすべく、信号
線２と共通配線１６とが交差するのを防止するためであ
る。

【０１８０】このように、二端子素子１００を画素電極
１２と信号線２との間ではなく、共通配線１６との間に
形成することによって次のような利点がある。

【０１８１】すなわち、信号読み出しのアルゴリズムの
不具合により極端に大きい電荷が複数の画素電極１２か
ら放出されたとき、信号線２へこの電荷が放出される
と、外部に取り付けられた読み出し用アンプが破壊され
るおそれがある。

【０１８２】また、画素電極１２の欠陥によって過剰電
荷が生成される場合、この画素電極１２から常時過剰電
荷が信号線２に放出されると、信号線２に接続された全
ての画素電極１２からの画像データが正しく検出されな
いおそれがある。しかし、共通配線１６を信号線２と別
に形成することでこの問題が解決される。

【０１８３】因みに、本実施の形態では、ｎチャネルの
二端子素子１００を用いており、変換層５１に印加され
る電圧は負である。変換層５１にて生成された電子が画
素電極１２に蓄積され過剰になると、共通配線１６から
二端子素子１００を介して画素電極１２に電流が流れ
る。すなわち、画素電極１９に蓄積された電子を共通配
線１６に逃がし、画素電極１９の過剰となった負電位を
下げる。これは、前記実施の形態１にて示した図４
（ｂ）に相当する構造である。

【０１８４】ところで、共通配線１６には−３Ｖの直流
電圧を印加している。共通配線１６に電圧を加えること
で、過剰電荷を放出し始めるための電圧を適切に設定す
ることができる。すなわち、二端子素子１００の閾値は
２Ｖであるので、共通配線１６の電位に対して画素電極
１２の電位が２Ｖ低くなったとき、つまり画素電極１２
が−５Ｖになったときに初めて、二端子素子１００から
過剰電荷が放出される。

【０１８５】前記実施の形態１の場合は、二端子素子１
００の特性によって画素電極１２に蓄積できる電荷の量
が制限されたが、本実施の形態では、利用できる電圧範
囲をより広くとることができる。

【０１８６】前述のインターバルを小さくする方法は、
走査線１の本数が多くなれば、自ずと１ライン当たりの
読み出し時間を小さくせざるを得ない欠点があり、読み
出し不十分による信号精度減少等の懸念がある。

【０１８７】また、補助容量を大きくすることも同様に
読み出し不十分の問題がある他、物理的に補助容量を形
成すべき領域が不足する懸念もあるが、本実施の形態に
よると、共通配線１６を配置したのみの場合と構造を変
更する必要もなく、単に共通配線１６に電圧を加えるだ
けで良いので、簡単でしかも確実な漏れ電流制御ができ
る。

【０１８８】さらに、共通配線１６に印加する電圧とし
ては、通常の信号読み出し状態において画素電極１２が
達する電圧においては、二端子素子１００が導通状態に
ならないように設定すべきである。具体的には、通常時
の実質的な画素電位（絶対値）の最大値から閾値分だけ
差し引いた電圧が、共通配線１６に加えるべき電圧の最
小値である。

【０１８９】ただし、ここで言う値の絶対的な大小につ
いては、実施の形態１で説明したのと同様に、二端子素
子１００及び画素に蓄えるべき電圧の極性によって異な
り、より正確には画素電極１２に電荷が書き込まれて行
く過程で、画素電位が通常動作時の実質的な最大画素電
位（絶対値）を超えるまでは二端子素子１００が閾値を
跨いで導通状態に至ることの無いように、共通配線１６
の印加電圧を決定するということである。

【０１９０】そして、共通配線１６の電圧範囲のもう一
方は、変換層５１に印加される電圧の極性、すなわち画
素電極１２に蓄えられる電荷の極性によって考え方が異
なる。つまり、画素電荷の極性がトランジスタがオンの
際のゲート電圧の極性と同じである場合、例えば、ｎチ
ャネルのトランジスタが形成された画素にプラス電荷を
蓄積する構造の場合は、電荷が蓄積されるに伴って益々
トランジスタは導通状態から遠くなる。したがって、電
荷によって信号読み出し用薄膜トランジスタ２００が破
壊されるより前の状態で、二端子素子１００が導通する
ように共通配線１６の電圧を設定する必要がある。

【０１９１】ｎチャネルの二端子素子１００とプラス電
荷との組み合わせでは、二端子素子１００は、前記実施
の形態における図４（ａ）に示す構成となり、一般には
二端子素子１００に５０Ｖ以上の電圧がかかると破壊や
特性異常が発生するので、共通配線１５は５０Ｖ程度以
下の電圧としておく必要がある。

【０１９２】つまり、通常状態で画素電圧が０Ｖから５
Ｖの範囲で使用され、二端子素子１００の閾値は最大で
も３Ｖ程度であることを考えると、共通配線１６に印加
されるべき電圧の範囲は、２Ｖ以上５０Ｖ以下であるこ
とがわかる。

【０１９３】この条件を満たすことによって、正常動作
時の漏れ電流は殆どなく、高電圧による素子の破壊も防
止できる。

【０１９４】また、画素電荷の極性がトランジスタがオ
ンの際のゲート電圧の極性と逆である場合、例えば、ｎ
チャネルのトランジスタが形成された画素電極１２にマ
イナス電荷を蓄積する構造の場合は、電荷が蓄積される
に伴って二端子素子１００のゲートのオフ電位に対して
画素電位が近づいて行き、閾値を超えたところで二端子
素子１００が導通して画素の電荷が信号線２に放出され
る。

【０１９５】信号線２のデータに影響を与えることなく
電荷放出するには、この状態に至る前に二端子素子１０
０が導通状態に達する必要がある。

【０１９６】３端子素子である信号読み出し用薄膜トラ
ンジスタ２００のソース・ドレインのうちの一方だけに
電圧がかかった場合よりも二端子素子１００の方がより
強い導通状態になり易いことを考えると、信号読み出し
用薄膜トランジスタ２００の非導通時の走査線に印加さ
れる電圧と同じ電圧を共通配線１６に与えることによ
り、過剰電荷蓄積時には信号読み出し用薄膜トランジス
タ２００よりも二端子素子１００の方が早く導通状態に
転じ、目的が達成される。

【０１９７】したがって、例えば、走査線１の電圧が導
通、非導通それぞれに対して＋１５Ｖ、−１０Ｖと設定
されていた場合、既に説明した正常動作時の漏れ電流の
制限から来る共通配線１６の電圧範囲と合わせると、−
２Ｖから−１０Ｖの間に共通配線１６に与える電圧を設
定する必要があることがわかる。

【０１９８】この条件を満たすことによって、正常動作
時の漏れ電流は殆どなく、高電圧による信号読み出し用
薄膜トランジスタ２００の破壊も防止でき、かつ過剰電
荷を放出する際に信号線２への電荷流出によってデータ
に支障を与えたり、読み出し回路の不良発生といった不
具合を回避できる。

【０１９９】このように本実施の形態のＸ線センサ７２
では、ガラス基板３００上に複数の画素電極１２…に跨
がる共通配線１６…が設けられているとともに、二端子
素子１００の一方が画素電極１２に接続されており、か
つ二端子素子１００の他方が共通配線１６に接続されて
いる。

【０２００】このため、前述した、過剰電荷を逃がす効
果に加えて、逃がされた電荷が信号線２…に伝わること
がないため、例え大量の電荷が二端子素子１００を介し
て流出しても読み出し用アンプの故障といった不具合を
生じない。また、特定画素に過剰の電荷が蓄積される欠
陥があっても、他の画素の読み込み中の特定画素の過剰
電荷放出は信号線２ではなく共通配線１６に向かって行
われるため、特定画素の欠陥が他の画素の画像データに
まで悪影響を及ぼすことがない。

【０２０１】さらに、信号線２との間に二端子素子１０
０を配置する場合と異なり、これによって画素と信号線
２との間に浮遊容量が発生しないため、信号線２の静電
容量の低減にもつながり、Ｓ／Ｎ比の向上に効果があ
る。

【０２０２】ところで、前記実施の形態１においては、
二端子素子１００に任意の電圧を印加することが容易で
ある旨述べた。これに対して、本構造では、共通配線１
６に電圧を印加するための図示しない電圧供給部が別途
必要ではあるものの、信号読み出しＩＣの構成が電圧供
給部をもつ必要が無く、より簡単なもので済むため、Ｉ
Ｃが安価に製造できる。特に、高価な高精度読み出しＩ
Ｃに高耐電圧性を付加するのはコスト的に不利であるの
で、過剰電荷放出用の電圧は別途供給した方が良い場合
が多い。また、前述のようなＩＣ構成や信号線２に別途
電圧供給手段を設けることは、信号にノイズが重畳され
る可能性を増大させるため、都合が悪い場合がある。

【０２０３】また、信号線２に二端子素子１００を接続
することによって、信号線２の浮遊容量を増加させ、こ
れもノイズ増加の原因となる。共通配線１６を別途設け
ることにより、これらの問題も避けられる。

【０２０４】一方、前記実施の形態１においては、入力
側からみたインピーダンスが低いので、二端子素子１０
０の一端の電圧は常に安定し、漏れ電流が生じ難い旨を
述べた。

【０２０５】これに対して、本実施の形態では、共通配
線１６への電圧の入力形態によっては、信号線２に供給
する場合よりも却って低いインピーダンスである場合が
ある。すなわち、ノイズ低減の観点から容量増大を伴う
信号線２の広幅化はできないが、共通配線１６の場合に
は、広幅化によって抵抗を減少させ、さらに複数の共通
配線１６を結線するアクティブマトリクス基板側の配線
を低抵抗にすることによって、非常にインピーダンスを
低く抑えられる可能性がある。

【０２０６】この時には、前述同様、走査線１や信号線
２からの突き上げ、突き下げを受けてのノイズ状の電圧
変動が生じ難い。したがって、この電圧変動による二端
子素子１００の漏れ電流のおそれは少ない。

【０２０７】また、本実施の形態のＸ線センサ７２で
は、共通配線１６には、電圧が印加されている。

【０２０８】すなわち、共通配線１６に与える電圧を適
当に設定することによって、画素電極１２…に蓄えられ
た電荷による画素電位と共通配線１６の電位との電位差
が、二端子素子１００の閾値を超えたときに初めて、二
端子素子１００に順方向電流が流れて過剰電荷の放出を
始めるように、画素電位を任意に設定することができ
る。

【０２０９】この結果、正常な読み出し時に、二端子素
子１００を漏れ電流が流れることによって、Ｓ／Ｎ比が
低下することを防止することができる。

【０２１０】また、本実施の形態のＸ線センサ７２で
は、個々の画素電極１９…毎に、薄膜トランジスタのゲ
ート電極１０４と前記ソース電極１０８又はドレイン電
極１０３とが短絡されてなる二端子素子１００を備える
ときには、画素電極１９に蓄えられる電荷は信号読み出
し用薄膜トランジスタ２００を導通するためのゲート電
圧と同極性である一方、共通配線１６には、上記電荷が
読み出された際の二端子素子１００の両端の電圧が非導
通方向でかつ２Ｖ以上５０Ｖ以下となるように電圧が印
加されている。

【０２１１】すなわち、共通配線１６の電圧範囲のもう
一方は、変換層５１に印加される電圧の極性、つまり画
素電極１９に蓄えられる電荷の極性によって考え方が異
なる。

【０２１２】例えば、トランジスタがオンの際のゲート
電圧の極性と画素電荷の極性とが同じである場合、具体
的には、ｎチャネルのトランジスタが形成された画素に
プラス電荷を蓄積する構造の場合は、電荷が蓄積される
に伴って益々トランジスタは導通状態から遠くなる。

【０２１３】したがって、電荷によって素子が破壊され
るより前の状態にて、二端子素子１００が導通するよう
に共通配線１６の電圧を設定する必要がある。

【０２１４】ｎチャネルの二端子素子１００とプラス電
荷との組み合わせでは、二端子素子１００は、一般には
素子に５０Ｖ以上の電圧がかかると破壊や特性異常が発
生するので、共通配線１６は５０Ｖ程度以下の電圧とし
ておく必要がある。つまり、通常状態で画素電圧が０Ｖ
から５Ｖの範囲で使用され、二端子素子１００の閾値は
最大でも３Ｖ程度であることを考えると、共通配線１６
に印加されるべき電圧の範囲は、２Ｖ以上５０Ｖ以下で
あることがわかる。この条件を満たすことによって、正
常動作時の漏れ電流は殆どなく、高電圧による素子の破
壊も防止できる。

【０２１５】また、本実施の形態のＸ線センサ７２で
は、個々の画素電極１９…毎に、薄膜トランジスタのゲ
ート電極１０４と前記ソース電極１０８又はドレイン電
極１０３とが短絡されてなる二端子素子１００を備える
ときには、画素電極１９…に蓄えられる電荷は信号読み
出し用薄膜トランジスタ２００を導通するためのゲート
電圧と逆極性である一方、共通配線１６には、上記電荷
が読み出された際の二端子素子１００の両端の電圧が非
導通方向でかつ２Ｖ以上であり、電圧の絶対値が信号読
み出し用薄膜トランジスタ２００の非導通時の電圧の絶
対値以下であるように電圧が印加されているとすること
ができる。

【０２１６】例えば、画素電荷の極性がトランジスタが
オンの際のゲート電圧の極性と逆である場合、具体的に
は、ｎチャネルのトランジスタが形成された画素にマイ
ナス電荷を蓄積する構造の場合は、電荷が蓄積されるに
伴ってスイッチング素子のゲートのオフ電位に対して画
素電位が近づいて行き、閾値を超えたところでスイッチ
ング素子が導通して画素の電荷が信号線に放出される。

【０２１７】したがって、信号線２のデータに影響を与
えることなく電荷放出するには、この状態に至る前に二
端子素子１００が導通状態に達する必要がある。３端子
素子である信号読み出し用薄膜トランジスタ２００のソ
ース電極２０８及びドレイン電極２０３のうちの一方だ
けに電圧がかかった場合よりも二端子素子１００の方が
より強い導通状態になり易いことを考えると、信号読み
出し用薄膜トランジスタ２００の非導通時の電圧と同じ
電圧を共通配線１６に与えることにより、過剰電荷蓄積
時には信号読み出し用薄膜トランジスタ２００よりも二
端子素子１００の方が早く導通状態に転じ、目的が達成
される。

【０２１８】したがって、例えば、走査線１の電圧が導
通、非導通それぞれに対して＋１５Ｖ、−１０Ｖと設定
されていた場合、既に説明した正常動作時の漏れ電流の
制限からくる共通配線１６の電圧範囲と合わせると、−
２Ｖから−１０Ｖの間に共通配線１６に与える電圧を設
定する必要があることがわかる。

【０２１９】この条件を満たすことによって、正常動作
時の漏れ電流は殆どなく、高電圧による素子の破壊も防
止でき、かつ過剰電荷を放出する際に信号線への電荷流
出によってデータに支障を与えたり、読み出し回路の不
良発生といった不具合を回避することができる。

【０２２０】〔実施の形態３〕本発明の他の実施の形態
について図８及び図９に基づいて説明すれば、以下の通
りである。なお、説明の便宜上、前記の実施の形態１及
び実施の形態２の図面に示した部材と同一の機能を有す
る部材については、同一の符号を付し、その説明を省略
する。また、前記実施の形態１及び実施の形態２の各種
の特徴点については、本実施の形態についても組み合わ
せて適用し得るものとする。

【０２２１】本実施の形態のＸ線センサ７３では、図８
及び図９に示すように、共通配線１６を設けている点
が、前記実施の形態１と同様である。

【０２２２】しかし、本実施の形態では、画素電極１９
の下層に、層間絶縁膜１８を介して二端子素子１００と
共通配線１６とが設けられる。また、各画素電極１９…
には、層間絶縁膜１８を貫通して二端子素子１００に接
触する接触部としてのコンタクトホール２０が設けられ
ている。

【０２２３】すなわち、本実施の形態のＸ線センサ７３
では、同図８及び図９に示すように、共通配線１６を設
けるとともに、保護膜１７を形成した後、感光性のアク
リル系透明樹脂を、スピン塗布法によって成膜する。そ
して、コンタクトホール２０の部分を露光し、通常のフ
ォト工程と同様に現像処理を施すことにより、層間絶縁
膜１８を形成する。

【０２２４】次に、画素電極１９となる透明導電層を成
膜し、エッチングによってパターニングする。ここで、
画素電極１９は、層間絶縁膜１８を貫くコンタクトホー
ル２０を介して二端子素子１００におけるＴＦＴのドレ
イン電極１０３と接続される。

【０２２５】このように形成されたアクティブマトリク
ス基板の上層に蒸着法によってａ−Ｓｅを蒸着した後、
最後にａ−Ｓｅに電圧を印加するための電極となる金を
蒸着し、イメージセンサの基板部分が完成する。

【０２２６】従来のイメージセンサは最大で約１．５μ
ｍの凹凸があり、しかも下層は全てエッチングによって
形成されているため、エッジ形状が急峻であった。その
ため断面形状としては変異点が多数存在することにな
り、ａ−Ｓｅの結晶化による欠陥画素発生の原因となっ
ていた。

【０２２７】しかし、本実施の形態では、樹脂を３μｍ
という厚みで塗布するため下層の凹凸は良く平坦化さ
れ、層間絶縁膜１８の表面の凹凸はコンタクトホール２
０部分を除けば、最大でも０．３μｍに抑えられる。

【０２２８】画素電極１９を形成する透明導電膜は、
０．１５μｍの膜厚であるため、これを加えても従来よ
り格段に凹凸が緩和されており、ａ−Ｓｅの結晶化とい
う不具合の発生を防止することができる。

【０２２９】また、コンタクトホール２０の部分でも、
パターニングはフォトプロセスの現像によって形成され
ているため、エッチングとは異なってテーパーがなだら
かであり、最大でも４５°以下とすることができる。な
お、図９では、より急峻に見えるが、これは図を描く上
で横方向を圧縮したためであり、実際には、最大でも４
５°以下となっている。

【０２３０】したがって、コンタクトホール２０も変異
点と言えるような形状ではなく、ここを起点としたａ−
Ｓｅの結晶化は起こらない。

【０２３１】このように、画素電極１９の下層に層間絶
縁膜１８を設ける構造は、開口率を増やしたり、電界に
よるドメインの発生を防いだりする目的で液晶表示装置
に用いられるアクティブマトリクス基板でも採用されて
おり、Ｘ線センサ７３の実現のための特別な工程の増加
や製造設備の構築は必要ない。

【０２３２】したがって、本構造においても液晶表示装
置用の工程を変更することなく使用できるため、コスト
を低く抑える上で有効である。

【０２３３】また、前記実施の形態２の場合には、共通
配線１６及び二端子素子１００を設けるべき部分には画
素電極１２を設けることができなかったため、相対的な
画素電極１２の占有する割合が減少してしまい、最悪の
場合には読み出し精度の低下という問題点があった。

【０２３４】しかし、本実施の形態では、画素電極１９
の下層に層間絶縁膜１８があるため、共通配線１６及び
二端子素子１００の上層にも画素電極１９を配置するこ
とができる。したがって、実施の形態１及び実施の形態
２の場合と比べて、共通配線１６の分だけ画素面積が減
少するという懸念も、本実施の形態では発生しない。

【０２３５】また、層間絶縁膜１８の膜厚が十分厚く、
誘電率も低いため、画素電極１９はソース信号線と重な
るように配置しても容量増加の増加とはならず、Ｓ／Ｎ
比の悪化は見られない。

【０２３６】一方、従来のアクティブマトリクス基板を
用いたときよりも収集される信号量は僅かながら多く、
画素電極１９の占める割合が大きい方が効率が良いこと
が確認された。

【０２３７】仮に、層間絶縁膜１８の膜厚が十分でなか
ったり、誘電率が高くなる場合には、信号線２の容量増
大を防ぐため、信号線２の上層の画素電極１９は取り除
くべきである。この場合でも、二端子素子１００及び共
通配線１６は単に過剰電荷を逃がすためだけのものであ
って正常な駆動には何ら影響しないため、これらの上層
には画素電極１９を設けていても何ら不都合はなく、上
述のような効果に変わりはない。

【０２３８】しかも、この時には、画素電極１９と補助
容量配線３とを重ねることによって、補助容量配線３の
静電容量が大きくなり、却って、信号線２等から来るノ
イズに対して安定になるという利点もある。さらに、画
素の側からみても補助容量配線３との間で静電容量が形
成されることから、より大きな補助容量を容易に得ると
いう効果も有する。

【０２３９】また、この上層の画素電極１９と下層の補
助容量配線３との間に静電容量を設けるという考え方
は、補助容量配線３を信号線２と並行に配置するという
構造も容易に実現できる。なお、これに関しては、後述
する実施の形態５にて詳述する。

【０２４０】一方、画素電極１９が下地の配線等による
電界をシールドするという効果もある。特に、共通配線
１６に電圧をかける構造では、共通配線１６は最上層
（場合によってはその上に保護膜１７が配される場合も
ある）に配置されることが多いため、この電圧による影
響は変換層５１に及び、画素電極１９と共通配線１６と
の隙間近傍の電界の乱れとなるが、本構造では全体が略
画素電極１９に覆われているため、変換層５１にかかる
垂直方向の略一様な電界となる。

【０２４１】このことは、信号の読み出し効率の向上に
繋がる他、電界の乱れによって不安定なａ−Ｓｅ膜内に
欠陥が生じるのを防ぐ上でも重要である。

【０２４２】さらに、信号線２や共通配線１６が変換層
５１に面しているときには、これら信号線２及び共通配
線１６と変換層５１に電圧をかける共通電極との間の電
圧によって、これら信号線２及び共通配線１６の上に電
荷が蓄積され、変換層５１や保護膜１７に電圧ストレス
がかかり続けた結果、信頼性不良を生じるおそれがあっ
た。しかし、本構造では、画素電極１９に覆われること
によって、各読み出し周期毎にリフレッシュされるた
め、固定電荷による特性変動等の信頼性不良は生じ難
い。

【０２４３】また、信頼性不良を生じるに至る前に電荷
によって、信号読み出し用薄膜トランジスタ２００や二
端子素子１００に動作不良や誤動作をもたらす可能性も
あった。

【０２４４】しかし、画素電極１９にて覆われる構造と
することによって、これら信号読み出し用薄膜トランジ
スタ２００や二端子素子１００の上層はある一定以上の
電圧にはならず、誤動作するには至らない。もちろん、
この条件を満たすためには動作異常によって画素に想定
以上の電荷が蓄積されないことが前提であるが、二端子
素子１００が機能するため、この前提は満たされてい
る。

【０２４５】一方、下地の共通配線１６等によって画素
電極１９の面積が制限されないという本構造の特徴によ
り、配線等に冗長構造を持たせることも可能となる。

【０２４６】例えば、共通配線１６を２本並行して設け
ておきかつ数箇所でこれらを結線しておくと、仮にどこ
か１箇所に断線が生じても動作上不具合を起こさない。

【０２４７】この構造によると、仮に二端子素子１００
に短絡不良があっても、その部分の共通配線１６をレー
ザ等にて切断するだけで動作は正常になる。二端子素子
１００を直接レーザ切断する方が容易な場合と、共通配
線１６を切断する方が容易な場合とがあるが、図８から
判断できるように、後者の方が容易なことが多く、共通
配線１６を２本並行して設けることが有用なことがわか
る。

【０２４８】さらに、不良が二端子素子１００ではなく
信号読み出し用薄膜トランジスタ２００に存在した場合
は、信号読み出し用薄膜トランジスタ２００をレーザ切
断して画素電極１９を信号線２から解放する。従来は、
これによって画素の読み出しが行われなくなるため、画
素内のどこかに高圧による不具合が発生する懸念があっ
た。

【０２４９】しかし、本構造では二端子素子１００が機
能するため、信号読み出し用薄膜トランジスタ２００の
切断が可能となる。

【０２５０】しかも、画素電極１９との間に厚い層間絶
縁膜１８があるため、レーザ照射痕が上層に達する可能
性が少なく、特性に不具合を生じ難い。もちろん、理想
的には上層が形成される前にレーザ修正が行われること
が好ましく、修正後に層間絶縁膜１８以降の工程に進め
ることが好ましい。

【０２５１】このように、本実施の形態のＸ線センサ７
３では、個々の画素電極１９…毎に二端子素子１００
が、画素電極１９の過剰電荷を放出すべく設けられ、二
端子素子１００の閾値が、通常動作時の画素電位の絶対
値の最大値よりも大きくなるように設定されている。

【０２５２】このため、画素電極１９に生じた過剰電荷
を二端子素子１００にて放出することができるので、前
記変換層５１のの局部的な欠陥や信号読み出し系統の一
時的なトラブルによって画素からの正常な電荷の読み出
しが行われなかった場合でも、信号読み出し用薄膜トラ
ンジスタ２００を破壊する電圧に至る前に過剰電荷を放
出させることができる。

【０２５３】また、本実施の形態では、ガラス基板３０
０上に複数の画素電極１９…に跨がる共通配線１６が設
けられ、二端子素子１００の一方が画素電極１９に接続
されており、かつ二端子素子１００の他方が共通配線１
６に接続されている。

【０２５４】このため、逃がされた電荷が信号線２…に
伝わることがないため、例え大量の電荷が二端子素子１
００を介して流出しても読み出し用アンプの故障といっ
た不具合を生じない。また、特定画素に過剰の電荷が蓄
積される欠陥があっても、他の画素の読み込み中の特定
画素の過剰電荷放出は信号線２…ではなく共通配線１６
にに向かって行われるため、特定画素の欠陥が他の画素
の画像データにまで悪影響を及ぼすことがない。

【０２５５】さらに、本実施の形態では、画素電極１９
の下層に、層間絶縁膜１８を介して二端子素子１００と
共通配線１６とが設けられる。また、各画素電極１９…
には、層間絶縁膜１８を貫通して二端子素子１００に接
触するコンタクトホール２０が設けられている。

【０２５６】このため、二端子素子１００及び共通配線
１６は画素電極１９の下層に層間絶縁膜１８を介して設
けられるので、共通配線１６や二端子素子１００による
開口率の低下を防ぐことができる。しかも、この場合に
は、画素電極１９と図示しない補助容量配線とを重ねる
ことにより、補助容量配線の静電容量が大きくなり、却
って信号線等からくるノイズに対して安定になるという
利点もある。

【０２５７】また、同時に、画素の側からみても補助容
量配線との間で静電容量が形成されることから、より大
きな補助容量を容易に得るという効果も得ることができ
る。

【０２５８】さらに、この上層の画素電極１９とと下層
の補助容量配線との間に静電容量を設けるという考え方
は、補助容量配線を信号線２と並行に配置するという構
造も容易に実現する。

【０２５９】さらに、画素電極１９が下地の配線等によ
る電界をシールドするという効果もある。特に、共通配
線１６に電圧をかける構造では、共通配線１６は最上層
（場合によってはその上に保護膜が配される場合もあ
る）に配置されることが多いため、この電圧による影響
は前記変換層５１に及び、画素電極１９と共通配線１６
との隙間近傍の電界の乱れとなるおそれがある。

【０２６０】しかし、本実施の形態では、全体が略画素
電極１９に覆われているため、変換層５１にかかる垂直
方向の略一様な電界となる。このことは、信号の読み出
し効率の向上につながる他、電界の乱れによって不安定
なａ−Ｓｅ膜内に欠陥が生じるのを防ぐ上でも重要であ
る。

【０２６１】さらに、信号線２や共通配線１６が変換層
５１に面しているときには、これらと変換層５１に電圧
をかける共通配線１６との間の電圧によって、これらの
上に電荷が蓄積され、変換層５１や保護膜に電圧ストレ
スがかかり続けた結果、信頼性不良を生じるおそれがあ
る。

【０２６２】しかし、本実施の形態では、画素電極１９
に覆われることによって、各読み出し周期毎にリフレッ
シュされるため、固定電荷による特性変動等の信頼性不
良は生じ難い。

【０２６３】また、信頼性不良を生じるに至る前に、電
荷によって信号読み出し用薄膜トランジスタ２００や二
端子素子１００に動作不良や誤動作をもたらす可能性も
あったが、画素電極１９にて覆われる構造とすることに
よって、これら素子の上層はある一定以上の電圧にはな
らず、誤動作するには至らない。

【０２６４】もちろん、この条件を満たすためには動作
異常によって画素に想定以上の電荷が蓄積されないこと
が前提であるが、二端子素子１００が機能するため、こ
の前提は満たされている。

【０２６５】また、下地の共通配線１６等によって画素
電極１９の面積が制限されないという本実施の形態の特
徴により、配線等に冗長構造を持たせることも可能とな
る。

【０２６６】例えば、共通配線１６を２本並行して設け
ておき、数箇所でこれらを結線しておくと、仮に、どこ
か１箇所に断線が生じても動作上不具合を起こさない。

【０２６７】この構造によると、仮に、二端子素子１０
０に短絡不良があってもその部分の共通配線１６をレー
ザ等で切断するだけで動作は正常になる。二端子素子１
００を直接レーザ切断する方が容易な場合と、共通配線
１６を切断する方が容易な場合とがあるが、後者の方が
容易なことが多く、共通配線１６を２本並行して設ける
ことが有用なことがわかる。

【０２６８】さらに、不良が二端子素子１００ではなく
信号読み出し用薄膜トランジスタ２００に存在した場合
は、信号読み出し用薄膜トランジスタ２００をレーザ切
断して画素を信号線２から解放する。従来はこれによっ
て画素の読み出しが行われなくなるため、画素内のどこ
かに高圧による不具合が発生する懸念があったが、本構
造では二端子素子１００が機能するため、信号読み出し
用薄膜トランジスタ２００の切断が可能となる。

【０２６９】しかも、画素電極１９との間に厚い層間絶
縁膜１８があるため、レーザ照射痕が上層に達する可能
性が少なく、特性に不具合を生じ難い。もちろん、理想
的には上層が形成される前にレーザ修正が行われること
が好ましく、修正後に層間絶縁膜１８以降の工程に進め
ることが好ましい。

【０２７０】〔実施の形態４〕本発明のさらに他の実施
の形態について図１０及び図１１に基づいて説明すれ
ば、以下の通りである。なお、説明の便宜上、前記の実
施の形態１ないし実施の形態３の図面に示した部材と同
一の機能を有する部材については、同一の符号を付し、
その説明を省略する。また、前記実施の形態１ないし実
施の形態３の各種の特徴点については、本実施の形態に
ついても組み合わせて適用し得るものとする。

【０２７１】本実施の形態のＸ線センサ７４は、過剰電
荷を逃がすべき共通配線１６を別途設けた前記実施の形
態２とは異なり、図１０及び図１１に示すように、画素
の補助容量を形成するための補助容量配線３と共用して
いる点に特徴がある。

【０２７２】この構造により、共通配線形成のために余
分なパターンを追加することによる開口率の低下が阻止
できる。

【０２７３】すなわち、本実施の形態の二端子素子１０
０の構成は、前記図４（ｂ）に相当するものであり、負
電荷を画素電極１２に蓄積し過剰となったとき、ｎチャ
ネルの二端子素子１００を介して、共通配線としての補
助容量配線３から画素電極１２方向に電流が流れて、画
素が高電圧になるのを阻止する。補助容量配線３には−
２Ｖの直流電圧が印加されている。

【０２７４】その効果は、実施の形態２で説明した通り
である。補助容量配線３は画素電極１２との間で電荷を
蓄積する一方の電極を形成するために設けられているの
で、これがある略一定な電圧にバイアスされていても、
容量形成の上ではなんら不具合を生じない。

【０２７５】本構造では、二端子素子１００のゲート電
極１０４が他のパターンから浮いたパターンではないた
め、例え走査線１及び補助容量配線３を陽極酸化して絶
縁膜を形成する工程を含むプロセスで形成されるとして
も、信号読み出し用薄膜トランジスタ２００と同様に扱
うことができるという利点がある。すなわち、コンタク
トホール２０の形成も端子部等の陽極酸化膜が形成され
た部分と二端子素子１００の部分との違いを全く考慮す
る必要がないため、エッチング条件等に特別な配慮をす
る必要がない。

【０２７６】なお、図１０においては、補助容量配線３
は大きな面積で信号線２と交差しているが、前述のよう
に、信号線２の静電容量がノイズに問題となる場合に
は、この部分のパターンをくびらせること等によって交
差面積を減らすことが有効であることは言うまでも無
い。

【０２７７】このように、本実施の形態のＸ線センサ７
４では、画素電極１２との間で蓄積容量を形成するため
のもう一方の電極を形成する補助容量配線３が共通配線
を兼ねている。

【０２７８】すなわち、共通配線が、画素電極１２との
間で蓄積容量を形成するためのもう一方の電極を形成す
る補助容量配線３と共通となっている。

【０２７９】したがって、蓄積された電荷を読み出すた
めの信号読み出し用薄膜トランジスタ２００と過剰電荷
を放出するための二端子素子１００とを同時に形成でき
るため、パターンの追加だけで工程数の増加が生じな
い。このため、生産コストを低く抑えることができる。

【０２８０】〔実施の形態５〕本発明のさらに他の実施
の形態について図１２及び図１３に基づいて説明すれ
ば、以下の通りである。なお、説明の便宜上、前記の実
施の形態１ないし実施の形態４の図面に示した部材と同
一の機能を有する部材については、同一の符号を付し、
その説明を省略する。また、前記実施の形態１ないし実
施の形態４の各種の特徴点については、本実施の形態に
ついても組み合わせて適用し得るものとする。

【０２８１】本実施の形態のＸ線センサ７５では、信号
線２の静電容量をさらに低減した形態となっている。

【０２８２】すなわち、Ｘ線センサ７５では、図１２及
び図１３に示すように、過剰電荷放出用共通配線を兼ね
た補助容量配線２４は信号線２と平行に配置されている
ため、信号線２が交差するのは走査線１…のみである。
また、画素電極１９との重ね部は前述のように信号線２
の静電容量増加には殆ど寄与しない。

【０２８３】信号読み出し用薄膜トランジスタ２００の
ドレイン電極２０３は、層間絶縁膜１８及び保護膜１７
に設けられたコンタクトホール２０を介して画素電極１
９に接続されている。

【０２８４】また、ドレイン電極２０３から延長された
導電性薄膜は、二端子素子１００のソース電極１０８と
なると同時に、ゲート絶縁膜５に設けられたコンタクト
ホール２１を介して二端子素子１００のゲート電極２３
と接続されている。

【０２８５】一方、信号線２と平行して設けられた共通
配線としての補助容量配線２４は、図１３に示すよう
に、二端子素子１００のドレイン電極１０３となり、ゲ
ート電極２３の上部分２２で画素電極１９方向から補助
容量配線２４方向に向かって順方向を持つ二端子素子１
００が構成される。補助容量配線２４と画素電極１９と
は、層間絶縁膜１８に設けられたコンタクトホール２５
において保護膜１７を誘電膜として画素容量を形成す
る。

【０２８６】本実施の形態では、補助容量配線２４に
は、＋２Ｖがバイアスされており、前記変換層５１には
正の高電圧が印加されている。このため、画素電極１９
には、正電荷が蓄積され、これが過剰となった場合に
は、補助容量配線２４に過剰電荷が放出される。

【０２８７】この効果は前述の通りであり、その他、信
号線２との間の静電容量が低減される点、信号線２への
漏れ電荷による信号精度低下が無い点、開口率を大きく
できるという点、及びプロセスの増加や変更を要しない
という点等、前述の利点を全て満たすとともに、極めて
有利なアクティブマトリクス基板が得られる。

【０２８８】〔実施の形態６〕本発明のさらに他の実施
の形態について、図１４及び図１５に基づいて説明すれ
ば、以下の通りである。なお、説明の便宜上、前記の実
施の形態１ないし実施の形態５の図面に示した部材と同
一の機能を有する部材については、同一の符号を付し、
その説明を省略する。また、前記実施の形態１ないし実
施の形態５の各種の特徴点については、本実施の形態に
ついても組み合わせて適用し得るものとする。

【０２８９】本実施の形態のＸ線センサ７６では、図１
４に示すように、それぞれの画素電極２７・２８…が、
読み出し方向に対して次の走査線２６ａつまり後段の走
査線２６ａとの間に二端子素子３０を有している。

【０２９０】すなわち、同図に示すように、画素電極２
７・２８は走査線２６ｂに対応する画素であって、二端
子素子３０は各画素電極２７・２８と隣接画素に対応す
る走査線２６ａとの間に配置されている。走査方向は、
同図において矢印にて示したように下から上の方向であ
り、走査線２６ｂの次に走査線２６ａが選択される方向
である。

【０２９１】上記の二端子素子３０は、接続された隣接
する走査線２６ａがトランジスタを導通させるべく選択
電位になった際に導通状態となるように設置されてい
る。

【０２９２】上記構成のＸ線センサ７６について、画素
電極２８が正常画素であり、かつ画素電極２７は欠陥画
素であるとした場合の各部材の電位状態を、図１５
（ａ）〜（ｄ）に基づいて説明する。

【０２９３】先ず、上記の二端子素子３０は、ｎチャネ
ルの半導体を構成するように組まれているので、選択電
位とはゲートがハイ電位になったときである。つまり、
図１５（ｂ）に示すように、走査線２６ｂが１５Ｖにな
ったとき、信号読み出し用薄膜トランジスタ２９が導通
して、画素電極２７・２８の電荷が信号線２に読み出さ
れる。これにより、図１５（ｃ）（ｄ）に示すように、
画素電極２７・２８はグランドレベル（＝０Ｖ）とな
る。

【０２９４】次に、図１５（ａ）に示すように、走査線
２６ａが１５Ｖとなると、二端子素子３０が導通状態と
なり走査線２６ａと画素電極２７・２８とが導通し、画
素電位は１５Ｖになる。この状態は言わば画素に＋１５
Ｖのオフセット電圧が与えられた状態であり、これによ
り電荷蓄積のダイナミックレンジを大きく取る効果があ
る。

【０２９５】次に、図１５（ａ）に示すように、走査線
２６ａが−１０Ｖとなって二端子素子３０が非導通とな
ったときから、画素電極２７・２８への電荷蓄積が開始
される。変換層５１にはマイナスの電圧が印加されてい
るので、Ｘ線の照射量に応じてマイナスの電荷が画素電
極２７・２８に蓄積される。

【０２９６】このとき、図１５（ｃ）（ｄ）に示すよう
に、画素電極２７・２８には予め１５Ｖが加えられてい
るため、これとの差がデータとして取り出される。そし
て、図１５（ｃ）に示すように、正常な画素電極２８で
は最も照射量が大きい時でも−５Ｖまでしか達しないよ
うに設計されている。したがって、ダイナミックレンジ
は２０Ｖである設計ということになる。

【０２９７】一方、欠陥画素である画素電極２７は、図
１５（ｄ）に示すように、画素電極２７に流入する電荷
が異常に多く、次の読み出しタイミングが来る前に−１
０Ｖにまで達する。

【０２９８】ここで、画素電位が−１０Ｖよりも低くな
ると走査線２６ａよりも低電位となり、二端子素子３０
が導通する。この結果、画素電位は−１０Ｖよりも低下
することはなく、信号読み出し用薄膜トランジスタ２９
が破壊から守られる。

【０２９９】本構造の利点は、前述の構造のように、バ
イアスをかけるのに別段電圧供給手段を要しないことで
あり、共通配線設置にかかるスペースを特に要しないと
いう点である。

【０３００】また、走査線２６ａ・２６ｂ…の電圧制御
を厳密に行う必要があるものの、これを実施することに
よって上記のようにオフセットが自動的にかかってダイ
ナミックレンジが広がるという利点を持つ。

【０３０１】さらに、３端子であるスイッチング素子よ
りも二端子素子の方がより強い導通状態に至るため、信
号線２に過剰電荷が流出する以前に、隣接する走査線２
６ａに流出する。信号線２への放出の際は他のデータヘ
の影響や読み出し回路の故障等が懸念されたが、走査回
路は耐圧も高いため故障も少なく、また、放出はスイッ
チング素子のオフの状態で行われるため隣接画素への影
響も考えなくても良い。

【０３０２】このように、本実施の形態のＸ線センサ７
６では、二端子素子３０の一方が画素電極２７・２８に
接続されており、かつ二端子素子３０の他方が後段の走
査線２６ａに接続されている。

【０３０３】このため、バイアスをかけるのに別段電圧
供給手段を必要とせず、また、共通配線設置にかかるス
ペースを特に要しないとすることができる。

【０３０４】さらに、走査線２６ａ・２６ｂ…の電圧制
御を厳密に行う必要があるものの、これを実施すること
によって上記のようにオフセットが自動的にかかってダ
イナミックレンジが広がるという利点を持つ。

【０３０５】また、３端子である信号読み出し用薄膜ト
ランジスタ２９よりも二端子素子３０の方がより強い導
通状態に至るため、信号線２…に過剰電荷が流出する以
前に、走査線２６ａ・２６ｂに流出する。信号線２…へ
の放出の際は、他のデータヘの影響や読み出し回路の故
障等が懸念されたが、走査回路は耐圧も高いため故障も
少なく、また、放出は信号読み出し用薄膜トランジスタ
２９のオフの状態で行われるため隣接画素への影響も考
えなくても良い。

【０３０６】なお、本実施の形態１ないし実施の形態６
では、トランジスタのゲートとソースを短絡して二端子
素子とした場合を例に挙げて説明したが、これに限るも
のではなく、ツェナダイオードやＭＩＭ等の二端子素子
でも同様であることを追記しておく。

【０３０７】また、本実施の形態１ないし実施の形態６
では、スイッチング素子はＴＦＴから形成されている
が、これに限るものではなく、ツェナダイオードやＭＩ
Ｍ等のスイッチング素子でも良い。

【０３０８】

【発明の効果】本発明の二次元画像検出器は、以上のよ
うに、個々の画素電極毎に、薄膜トランジスタのゲート
電極とソース電極又はドレイン電極とが短絡されてなる
二端子素子が画素電極の過剰電荷を放出すべく設けられ
るとともに、上記二端子素子の閾値が、通常動作時の実
質的な画素電位の絶対値の最大値よりも大きくなるよう
に設定されているものである。

【０３０９】それゆえ、画素電極に生じた過剰電荷を二
端子素子にて放出することができるので、変換層の局部
的な欠陥や信号読み出し系統の一時的なトラブルによっ
て画素からの正常な電荷の読み出しが行われなかった場
合でも、スイッチング素子を破壊する電圧に至る前に過
剰電荷を放出させることができる。

【０３１０】また、二端子素子の閾値は、通常動作時の
実質的な画素電位の絶対値の最大値よりも大きくなるよ
うに設定されているので、通常動作時においては、画素
電極に蓄積された電荷は、スイッチング素子を通して信
号線に流れ、二端子素子から放出されることはない。す
なわち、画素電極に電荷が書き込まれて行く過程で、実
質的な画素電位の絶対値が通常動作時の最大画素電位
（絶対値）に至るまでに、二端子素子の閾値よりも超え
ることが無い。

【０３１１】このため、正常駆動時には、二端子素子が
閾値を跨いで導通状態に至り、二端子素子の順方向電流
が流れ始めるような状態に達するということが無い。し
たがって、通常の読み出し時に、二端子素子を流れる漏
れ電流によってＳ／Ｎ比が低下するのを防ぐことができ
る。

【０３１２】一方、一般的なダイオード等からなる二端
子素子では閾値を求め難い。しかし、本発明の二端子素
子は、薄膜トランジスタのゲート電極とソース電極又は
ドレイン電極とが短絡されてなっている。このため、ス
イッチング素子にトランジスタを用いている場合には、
二端子素子の閾値を容易に求めることができる。

【０３１３】また、二端子素子は、薄膜トランジスタか
らなり、一般的な薄膜トランジスタからなるスイッチン
グ素子と同種の構成を有している。このため、アクティ
ブマトリクス基板の製造工程においても、並設すれば良
いだけであるので、製造工程を変更することもない。ま
た、同種の素子であるので、構造も簡単である。

【０３１４】この結果、アクティブマトリクス基板の製
造工程を何ら変更することなく、過剰電荷を放出して素
子の破壊を防止することができ、かつ構造の複雑化を防
止し得る二次元画像検出器を提供することができるとい
う効果を奏する。

【０３１５】本発明の二次元画像検出器は、以上のよう
に、上記記載の二次元画像検出器において、二端子素子
の一方が画素電極に接続されており、かつ上記二端子素
子の他方が信号線に接続されているものである。

【０３１６】それゆえ、過剰電荷を放出する配線を別途
設けるのでなく、信号線に対して放出する構造としてい
るので、画素電極の占める割合によって収集される信号
電荷量が増減する場合でも、過剰電荷放出機能を持たな
いものと同等の信号量を得ることができる。

【０３１７】本発明の二次元画像検出器は、以上のよう
に、上記記載の二次元画像検出器において、絶縁性基板
上に複数の画素電極に跨がる共通配線が設けられている
とともに、二端子素子の一方が上記画素電極に接続され
ており、かつ上記二端子素子の他方が上記共通配線に接
続されているものである。

【０３１８】それゆえ、過剰電荷を逃がす効果に加え
て、逃がされた電荷が信号線に伝わることがないため、
例え大量の電荷が二端子素子を介して流出しても読み出
し用アンプの故障といった不具合を生じない。また、特
定画素に過剰の電荷が蓄積される欠陥があっても、他の
画素の読み込み中の特定画素の過剰電荷放出は信号線で
はなく共通配線に向かって行われるため、特定画素の欠
陥が他の画素の画像データにまで悪影響を及ぼすことが
ない。

【０３１９】さらに、信号線との間に二端子素子を配置
する場合と異なり、これによって画素と信号線との間に
浮遊容量が発生しないため、信号線の静電容量の低減に
もつながり、Ｓ／Ｎ比の向上に効果があるという効果を
奏する。

【０３２０】本発明の二次元画像検出器は、以上のよう
に、個々の画素電極毎に二端子素子が画素電極の過剰電
荷を放出すべく設けられ、上記二端子素子の閾値が、通
常動作時の実質的な画素電位の絶対値の最大値よりも大
きくなるように設定されているとともに、上記絶縁性基
板上に複数の画素電極に跨がる共通配線が設けられ、上
記二端子素子の一方が上記画素電極に接続されており、
かつ上記二端子素子の他方が上記共通配線に接続されて
いる一方、上記画素電極の下層に、層間絶縁膜を介して
二端子素子と共通配線とが設けられ、上記各画素電極に
は、上記層間絶縁膜を貫通して上記二端子素子に接触す
る接触部が設けられているものである。

【０３２１】それゆえ、二端子素子及び共通配線は画素
電極の下層に層間絶縁膜を介して設けられるので、共通
配線や二端子素子による開口率の低下を防ぐことができ
る。

【０３２２】しかも、この場合には、画素電極と補助容
量配線とを重ねることにより、補助容量配線の静電容量
が大きくなり、却って信号線等からくるノイズに対して
安定になるという利点もある。

【０３２３】また、同時に、画素の側からみても補助容
量配線との間で静電容量が形成されることから、より大
きな補助容量を容易に得るという効果も得ることができ
る。

【０３２４】さらに、この上層の画素電極と下層の補助
容量配線との間に静電容量を設けるという考え方は、補
助容量配線を信号線と並行に配置するという構造も容易
に実現する。

【０３２５】また、画素電極が下地の配線等による電界
をシールドするという効果もある。

【０３２６】さらに、画素電極に覆われることによっ
て、各読み出し周期毎にリフレッシュされるため、固定
電荷による特性変動等の信頼性不良は生じ難い。

【０３２７】また、画素電極にて覆われる構造とするこ
とによって、これら素子の上層はある一定以上の電圧に
はならず、誤動作するには至らないという効果を奏す
る。

【０３２８】本発明の二次元画像検出器は、以上のよう
に、上記記載の二次元画像検出器において、共通配線に
は、電圧が印加されているものである。

【０３２９】それゆえ、共通電極に与える電圧を適当に
設定することによって、画素電極に蓄えられた電荷によ
る画素電位と共通配線の電位との電位差が、二端子素子
の閾値を超えたときに初めて、二端子素子に順方向電流
が流れて過剰電荷の放出を始めるように、画素電位を任
意に設定することができる。

【０３３０】この結果、正常な読み出し時に、二端子素
子を漏れ電流が流れることによって、Ｓ／Ｎ比が低下す
ることを防止することができるという効果を奏する。

【０３３１】本発明の二次元画像検出器は、以上のよう
に、上記記載の二次元画像検出器において、画素電極と
の間で蓄積容量を形成するためのもう一方の電極を形成
する補助容量配線が共通配線を兼ねている。

【０３３２】それゆえ、蓄積された電荷を読み出すため
のスイッチング素子と過剰電荷を放出するための二端子
素子とを同時に形成できるため、パターンの追加だけで
工程数の増加が生じない。このため、生産コストを低く
抑えることができるという効果を奏する。

【０３３３】本発明の二次元画像検出器は、以上のよう
に、上記記載の二次元画像検出器において、個々の画素
電極毎に、薄膜トランジスタのゲート電極とソース電極
又はドレイン電極とが短絡されてなる二端子素子を備え
るときには、画素電極に蓄えられる電荷はスイッチング
素子を導通するためのゲート電圧と同極性である一方、
共通配線には、上記電荷が読み出された際の二端子素子
の両端の電圧が非導通方向でかつ２Ｖ以上５０Ｖ以下と
なるように電圧が印加されているものである。

【０３３４】それゆえ、ｎチャネルの二端子素子とプラ
ス電荷との組み合わせでは、二端子素子は、一般には素
子に５０Ｖ以上の電圧がかかると破壊や特性異常が発生
するので、共通配線は５０Ｖ程度以下の電圧としておく
必要がある。

【０３３５】この条件を満たすことによって、正常動作
時の漏れ電流は殆どなく、高電圧による素子の破壊も防
止できるという効果を奏する。

【０３３６】本発明の二次元画像検出器は、以上のよう
に、上記記載の二次元画像検出器において、個々の画素
電極毎に、薄膜トランジスタのゲート電極とソース電極
又はドレイン電極とが短絡されてなる二端子素子を備え
るときには、画素電極に蓄えられる電荷はスイッチング
素子を導通するためのゲート電圧と逆極性である一方、
共通配線には、上記電荷が読み出された際の二端子素子
の両端の電圧が非導通方向でかつ２Ｖ以上であり、電圧
の絶対値が上記スイッチング素子の非導通時の走査線に
印加される電圧の絶対値以下であるように電圧が印加さ
れているものである。

【０３３７】それゆえ、画素電荷の極性がトランジスタ
がオンの際のゲート電圧の極性と逆である場合、具体的
には、ｎチャネルのトランジスタが形成された画素にマ
イナス電荷を蓄積する構造の場合は、電荷が蓄積される
に伴ってスイッチング素子のゲートのオフ電位に対して
画素電位が近づいて行き、閾値を超えたところでスイッ
チング素子が導通して画素の電荷が信号線に放出され
る。

【０３３８】したがって、信号線のデータに影響を与え
ることなく電荷放出するには、この状態に至る前に二端
子素子が導通状態に達する必要がある。３端子素子であ
るスイッチング素子のソース及びドレインのうちの一方
だけに電圧がかかった場合よりも二端子素子の方がより
強い導通状態になり易いことを考えると、スイッチング
素子の非導通時の走査線に印加される電圧と同じ電圧を
共通配線に与えることにより、過剰電荷蓄積時にはスイ
ッチング素子よりも二端子素子の方が早く導通状態に転
じ、目的が達成される。

【０３３９】この条件を満たすことによって、正常動作
時の漏れ電流は殆どなく、高電圧による素子の破壊も防
止でき、かつ過剰電荷を放出する際に信号線への電荷流
出によってデータに支障を与えたり、読み出し回路の不
良発生といった不具合を回避することができるという効
果を奏する。

【０３４０】本発明の二次元画像検出器は、以上のよう
に、上記記載の二次元画像検出器において、二端子素子
の一方が画素電極に接続されており、かつ上記二端子素
子の他方が後段の走査線に接続されているものである。

【０３４１】それゆえ、バイアスをかけるのに別段電圧
供給手段を必要とせず、また、共通配線設置にかかるス
ペースを特に要しないとすることができる。

【０３４２】さらに、走査線の電圧制御を厳密に行う必
要があるものの、これを実施することによって上記のよ
うにオフセットが自動的にかかってダイナミックレンジ
が広がるという利点を持つ。

【０３４３】また、３端子であるスイッチング素子より
も二端子素子の方がより強い導通状態に至るため、信号
線に過剰電荷が流出する以前に、隣接走査線に流出す
る。信号線への放出の際は、他のデータヘの影響や読み
出し回路の故障等が懸念されたが、走査回路は耐圧も高
いため故障も少なく、また、放出はスイッチング素子の
オフの状態で行われるため隣接画素への影響も考えなく
ても良いという効果を奏する。

【０３４４】本発明の二次元画像検出器の製造方法は、
以上のように、個々の画素電極に、薄膜トランジスタの
ゲート電極とソース電極又はドレイン電極とが短絡され
てなる二端子素子を、スイッチング素子への過剰電荷を
放出すべく設ける一方、上記二端子素子と上記スイッチ
ング素子とを同一の工程にて製造する方法である。

【０３４５】それゆえ、過剰電荷放出用の二端子素子を
形成する際、最適なＭＩＭ特性を得るために特別な絶縁
膜の形成や、良好なツェナーダイオード特性を得るため
に、特殊な半導体層の形成といった特別なプロセスを必
要としない。

【０３４６】この結果、従来の液晶表示装置に用いられ
るアクティブマトリクス基板の製造ラインを変更するこ
となく活用でき、生産に当たっては新たな設備投資等を
必要とせず、安価に生産することが可能であり、製造コ
ストを大幅に軽減でき、かつ構造の複雑化を防止し得る
二次元画像検出器の製造方法を提供することができると
いう効果を奏する。

【図面の簡単な説明】

【図１】本発明における二次元画像検出器の実施の一形
態を示すものであり、（ａ）は１画素当たりの構成を示
す平面図、（ｂ）は二端子素子の構成を示す（ａ）のＡ
−Ａ線断面図、（ｃ）は信号読み出し用薄膜トランジス
タの構成を示す（ａ）のＢ−Ｂ線断面図である。

【図２】上記二次元画像検出器であるＸ線センサの適用
状態を示す説明図である。

【図３】（ａ）〜（ｆ）は上記二次元画像検出器の製造
工程を示す説明図であり、それぞれの左に示すものが二
端子素子を示すもの、それぞれの右に示すものが信号読
み出し用薄膜トランジスタを示すものである。

【図４】（ａ）〜（ｄ）は、上記二次元画像検出器にお
ける二端子素子の種々の形態を示す構造図である。

【図５】（ａ）は二端子素子の電流−電圧の関係を示す
特性図、（ｂ）は二端子素子を構成するトランジスタの
電流−電圧の関係を示す特性図である。

【図６】本発明における二次元画像検出器の他の実施の
形態を示すものであり、１画素当たりの構成を示す平面
図である。

【図７】上記二次元画像検出器における二端子素子の構
成を示すものであり、図６のＣ−Ｃ線断面図である。

【図８】本発明における二次元画像検出器のさらに他の
実施の形態を示すものであり、１画素当たりの構成を示
す平面図である。

【図９】上記二次元画像検出器における二端子素子の構
成を示すものであり、図８のＤ−Ｄ線断面図である。

【図１０】本発明における二次元画像検出器のさらに他
の実施の形態を示すものであり、１画素当たりの構成を
示す平面図である。

【図１１】上記二次元画像検出器における二端子素子の
構成を示すものであり、図１０のＥ−Ｅ線断面図であ
る。

【図１２】本発明における二次元画像検出器のさらに他
の実施の形態を示すものであり、１画素当たりの構成を
示す平面図である。

【図１３】上記二次元画像検出器における二端子素子の
構成を示すものであり、図１２のＦ−Ｆ線断面図であ
る。

【図１４】本発明における二次元画像検出器のさらに他
の実施の形態を示すものであり、１画素周辺の構成を示
す平面図である。

【図１５】上記二次元画像検出器において走査線に印加
される信号波形と画素電極に蓄積される電位を示す説明
図である。

【符号の説明】

１ 走査線 ２ 信号線 ３ 補助容量配線（共通配線） ６ コンタクトホール ７ 半導体層 ８ ｎ⁺ −Ｓｉ層 １０ 金属層 １１ 透明導電膜 １２ 画素電極 １６ 共通配線 １８ 層間絶縁膜 １９ 画素電極 ２０ コンタクトホール（接触部） ２４ 補助容量配線 ２６ａ 走査線（後段の走査線） ２６ｂ 走査線 ２７ 画素電極 ２８ 画素電極 ２９ 信号読み出し用薄膜トランジスタ ３０ 二端子素子 ５１ 変換層 ７１〜７６ Ｘ線センサ（二次元画像検出器） １００ 二端子素子 １０３ ドレイン電極 １０４ ゲート電極 １０８ ソース電極 ２００ 信号読み出し用薄膜トランジスタ（スイ
ッチング素子） ２０３ ドレイン電極 ２０４ ゲート電極 ２０８ ソース電極 ３００ ガラス基板（絶縁性基板）

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA02 AA10 AB01 BA05 BA14 CA14 CA19 CA32 CB05 FB03 FB09 FB13 FB14 FB16 FB23 FB24 FB25 FB27 FB30 GA07 5C024 AX11 CX12 CY47 GY31 GZ01 5F110 AA16 AA22 AA27 BB01 BB10 CC07 DD02 EE03 EE04 EE37 EE44 HK07 HK09 HM19 NN02 NN72 NN73 QQ08 QQ09

Claims (10)

【特許請求の範囲】
1. 【請求項１】入射した電磁放射線を電荷に変換する変換
   層と、 絶縁性基板上に設けられて発生した上記電荷を収集する
   複数の画素電極と、 個々の上記画素電極からの電荷の読出しを制御するスイ
   ッチング素子と、 上記スイッチング素子を順次走査選択するための複数の
   走査線と、 上記個々の画素電極に貯えられた電荷を上記スイッチン
   グ素子を介して伝達する信号線とを有する二次元画像検
   出器において、 上記個々の画素電極毎に、薄膜トランジスタのゲート電
   極とソース電極又はドレイン電極とが短絡されてなる二
   端子素子が画素電極の過剰電荷を放出すべく設けられる
   とともに、 上記二端子素子の閾値が、通常動作時の実質的な画素電
   位の絶対値の最大値よりも大きくなるように設定されて
   いることを特徴とする二次元画像検出器。
2. 【請求項２】二端子素子の一方が画素電極に接続されて
   おり、かつ上記二端子素子の他方が信号線に接続されて
   いることを特徴とする請求項１記載の二次元画像検出
   器。
3. 【請求項３】絶縁性基板上に複数の画素電極に跨がる共
   通配線が設けられているとともに、 二端子素子の一方が上記画素電極に接続されており、か
   つ上記二端子素子の他方が上記共通配線に接続されてい
   ることを特徴とする請求項１記載の二次元画像検出器。
4. 【請求項４】入射した電磁放射線を電荷に変換する変換
   層と、 絶縁性基板上に設けられて発生した上記電荷を収集する
   複数の画素電極と、 個々の上記画素電極からの電荷の読出しを制御するスイ
   ッチング素子と、 上記スイッチング素子を順次走査選択するための複数の
   走査線と、 上記個々の画素電極に貯えられた電荷を上記スイッチン
   グ素子を介して伝達する信号線とを有する二次元画像検
   出器において、 上記個々の画素電極毎に二端子素子が画素電極の過剰電
   荷を放出すべく設けられ、上記二端子素子の閾値が、通
   常動作時の実質的な画素電位の絶対値の最大値よりも大
   きくなるように設定されているとともに、 上記絶縁性基板上に複数の画素電極に跨がる共通配線が
   設けられ、上記二端子素子の一方が上記画素電極に接続
   されており、かつ上記二端子素子の他方が上記共通配線
   に接続されている一方、 上記画素電極の下層に、層間絶縁膜を介して二端子素子
   と共通配線とが設けられ、 上記各画素電極には、上記層間絶縁膜を貫通して上記二
   端子素子に接触する接触部が設けられていることを特徴
   とする二次元画像検出器。
5. 【請求項５】共通配線には、電圧が印加されていること
   を特徴とする請求項３又は請求項４記載の二次元画像検
   出器。
6. 【請求項６】画素電極との間で蓄積容量を形成するため
   のもう一方の電極を形成する補助容量配線が共通配線を
   兼ねていることを特徴とする請求項５記載の二次元画像
   検出器。
7. 【請求項７】個々の画素電極毎に、薄膜トランジスタの
   ゲート電極とソース電極又はドレイン電極とが短絡され
   てなる二端子素子を備えるときには、 画素電極に蓄えられる電荷はスイッチング素子を導通す
   るためのゲート電圧と同極性である一方、 共通配線には、上記電荷が読み出された際の二端子素子
   の両端の電圧が非導通方向でかつ２Ｖ以上５０Ｖ以下と
   なるように電圧が印加されていることを特徴とする請求
   項５又は６記載の二次元画像検出器。
8. 【請求項８】個々の画素電極毎に、薄膜トランジスタの
   ゲート電極とソース電極又はドレイン電極とが短絡され
   てなる二端子素子を備えるときには、 画素電極に蓄えられる電荷はスイッチング素子を導通す
   るためのゲート電圧と逆極性である一方、 共通配線には、上記電荷が読み出された際の二端子素子
   の両端の電圧が非導通方向でかつ２Ｖ以上であり、電圧
   の絶対値が上記スイッチング素子の非導通時の走査線に
   印加される電圧の絶対値以下であるように電圧が印加さ
   れていることを特徴とする請求項５又は６記載の二次元
   画像検出器。
9. 【請求項９】二端子素子の一方が画素電極に接続されて
   おり、かつ上記二端子素子の他方が後段の走査線に接続
   されていることを特徴とする請求項１記載の二次元画像
   検出器。
10. 【請求項１０】入射した電磁放射線を電荷に変換する変
    換層と、 絶縁性基板上に設けられて発生した上記電荷を収集する
    複数の画素電極と、 個々の上記画素電極からの電荷の読出しを制御するスイ
    ッチング素子と、 上記スイッチング素子を順次走査選択するための複数の
    走査線と、 上記個々の画素電極に貯えられた電荷を上記スイッチン
    グ素子を介して伝達する信号線とを有する二次元画像検
    出器の製造方法において、 上記個々の画素電極に、薄膜トランジスタのゲート電極
    とソース電極又はドレイン電極とが短絡されてなる二端
    子素子を、スイッチング素子への過剰電荷を放出すべく
    設ける一方、 上記二端子素子と上記スイッチング素子とを同一の工程
    にて製造することを特徴とする二次元画像検出器の製造
    方法。