JP2001223334A - Method for manufacturing semiconductor device and semiconductor device - Google Patents

Method for manufacturing semiconductor device and semiconductor device

Info

Publication number
JP2001223334A
JP2001223334A JP2000032063A JP2000032063A JP2001223334A JP 2001223334 A JP2001223334 A JP 2001223334A JP 2000032063 A JP2000032063 A JP 2000032063A JP 2000032063 A JP2000032063 A JP 2000032063A JP 2001223334 A JP2001223334 A JP 2001223334A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
resistor
semiconductor
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2000032063A
Other languages
Japanese (ja)
Inventor
Shigeru Yatabe
茂 谷田部
Yasuo Ebuchi
渕 康 男 江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000032063A priority Critical patent/JP2001223334A/en
Publication of JP2001223334A publication Critical patent/JP2001223334A/en
Abandoned legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To commonly use materials of a resistance element and a capacity element of a semiconductor device and to facilitate manufacturing steps. SOLUTION: A dielectric film 33, a first resistor film 34 or a second resistor film 43, a dielectric film 42, and a first resistor film 41, are sequentially laminated on a semiconductor substrate 11 having a semiconductor element 12. Capacity elements 35, 46 are formed of a laminated film of the film 33, the film 34 or 43, the film 42 and the film 41. The resistor film of the laminated film is formed at the resistance element. Accordingly, the respective films can be commonly formed, and hence the manufacturing method can be commonly used to simplify the steps of manufacturing the semiconductor.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置製造装方
法および半導体装置に係り、特に、容量素子と抵抗素子
とを備えた半導体装置製造装方法および半導体装置に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device manufacturing method and a semiconductor device, and more particularly to a semiconductor device manufacturing method and a semiconductor device having a capacitance element and a resistance element.

【0002】[0002]

【従来の技術及び発明が解決しようとする課題】一般の
半導体装置10は図13に示すようにSi等の半導体基板
11が備えられ、この半導体基板11の一部にMOSFET型
等の半導体素子12を形成している。
2. Description of the Related Art A general semiconductor device 10 is provided with a semiconductor substrate 11 of Si or the like as shown in FIG. Is formed.

【0003】この半導体素子12のソース電極13、ゲ
ート酸化膜14を取り付けたゲート電極15、ドレイン
電極16には配線17a、17b、17cが備えられ、こ
れらの配線シリコン酸化膜18上に形成した抵抗素子と
なる抵抗体膜19の配線20a、20bまたは容量素子と
なる誘電体膜21に取り付けた金属電極22a、22bに
接続した配線23a、23bに直列あるいは並列に接続し
出力等を制御するようにしている。
The source electrode 13, the gate electrode 15 on which the gate oxide film 14 is attached, and the drain electrode 16 of the semiconductor element 12 are provided with wirings 17a, 17b and 17c. The wires 20a and 20b of the resistor film 19 to be an element or the wires 23a and 23b connected to the metal electrodes 22a and 22b attached to the dielectric film 21 to be a capacitor are connected in series or in parallel to control the output and the like. ing.

【0004】ところで、この抵抗体膜19には化学気相
成長法により形成した多結晶シリコン等が用いられ、ま
た、誘電体膜21には化学気相成長法により形成したシ
リコン窒化物等が用いられていた。
Incidentally, polycrystalline silicon or the like formed by chemical vapor deposition is used for the resistor film 19, and silicon nitride or the like formed by chemical vapor deposition is used for the dielectric film 21. Had been.

【0005】そのため、抵抗体膜と誘電体膜との材料が
異なるために、これらの成膜方法、加工方法も異なる。
それゆえ、これらの抵抗体膜と誘電体膜とを備える半導
体装置の製造工程が2工程になる外、基板の清浄等の他
の作業が加わり、工程が煩雑になると言う問題があっ
た。
[0005] Therefore, since the material of the resistor film and the material of the dielectric film are different, the film forming method and the processing method thereof are also different.
Therefore, there is a problem that the manufacturing process of the semiconductor device including the resistor film and the dielectric film becomes two processes, and other operations such as cleaning of the substrate are added, and the process becomes complicated.

【0006】そこで、本発明は抵抗体膜、誘電体膜等の
材料を共通化するとともにそれらの成膜、加工等の製造
工程の煩雑化を防止するようにした半導体装置製造方法
を得ることを目的とするものである。
Accordingly, the present invention is to provide a method of manufacturing a semiconductor device in which materials such as a resistor film and a dielectric film are used in common, and a complicated manufacturing process such as film formation and processing is prevented. It is the purpose.

【0007】[0007]

【課題を解決するための手段】請求項1、2の発明は半
導体素子を有する半導体基板の上面に誘電体膜、第1の
抵抗体膜あるいは第2の抵抗体膜、誘電体膜、第1の抵
抗体膜を順に積層し、この誘電体膜、第1の抵抗体膜あ
るいは第2の抵抗体膜、誘電体膜、第1の抵抗体膜から
なる積層膜で容量素子を形成するとともにこれら積層膜
の抵抗体膜を抵抗素子に形成したことから各膜が共通化
できるために製造方法が共通化できるので半導体製造工
程を簡略にすることができる。
According to the first and second aspects of the present invention, a dielectric film, a first resistive film or a second resistive film, a dielectric film, a first resistive film or a second resistive film is formed on an upper surface of a semiconductor substrate having a semiconductor element. Are laminated in this order, and a capacitive element is formed by a laminated film composed of the dielectric film, the first resistive film or the second resistive film, the dielectric film, and the first resistive film. Since the resistor film of the laminated film is formed on the resistance element, each film can be shared, and the manufacturing method can be shared, so that the semiconductor manufacturing process can be simplified.

【0008】請求項3、4、5、6の発明は誘電体膜に
は反応性スパッタリング法により形成したタンタルまた
はチタンを主成分とした金属酸化物により構成し、抵抗
体膜には反応性スパッタリング法により形成したタンタ
ルまたはチタンを主成分とした金属窒化物により構成し
たことから各膜の材料が共通化できとともに製造方法も
共通化できるので半導体製造工程を更に簡略化すること
ができる。
According to a third aspect of the present invention, the dielectric film is made of a metal oxide containing tantalum or titanium as a main component formed by reactive sputtering, and the resistive film is made of reactive sputtering. Since it is made of a metal nitride containing tantalum or titanium as a main component formed by the method, the materials of the respective films can be made common and the manufacturing method can be made common, so that the semiconductor manufacturing process can be further simplified.

【0009】請求項7、8発明は半導体素子を有する半
導体基板の上面に積層した抵抗体膜と、この抵抗体膜の
上面に積層した誘電体膜と、この誘電体膜の上面に積層
した抵抗体膜と、これらの誘電体膜、抵抗体膜の積層膜
により形成した容量素子と、前記抵抗体膜により形成し
た抵抗素子等により形成したから各膜が共通化できる。
According to a seventh aspect of the present invention, there is provided a resistor film laminated on an upper surface of a semiconductor substrate having a semiconductor element, a dielectric film laminated on the upper surface of the resistor film, and a resistor film laminated on the upper surface of the dielectric film. Since each of the capacitors is formed by a body film, a capacitor element formed by a laminated film of these dielectric films and resistor films, and a resistor element formed by the resistor film, each film can be shared.

【0010】請求項9、10の発明は誘電体膜と抵抗体
膜の主要組成となる金属の種類を同一として、その金属
の酸化物を誘電体膜に、その金属の窒化物を抵抗体膜と
することから誘電体膜と抵抗体膜の材料が共通化できる
ため半導体製造工程を大幅に簡略化できる。
According to the ninth and tenth aspects of the present invention, the same kind of metal is used as the main composition of the dielectric film and the resistor film, and the oxide of the metal is used as the dielectric film and the nitride of the metal is used as the resistor film. Therefore, the material of the dielectric film and the material of the resistor film can be shared, so that the semiconductor manufacturing process can be greatly simplified.

【0011】さらに、タンタルまたはチタンを主要組成
となる金属とすることで、これらの酸化物が誘電体膜、
窒化物が抵抗体膜となる。
Furthermore, by using tantalum or titanium as a metal having a main composition, these oxides can be used as a dielectric film,
The nitride becomes the resistor film.

【0012】[0012]

【発明の実施の形態】以下本発明半導体装置製造方法お
よび半導体装置の実施の形態について説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the method for manufacturing a semiconductor device and the semiconductor device according to the present invention will be described below.

【0013】まず、図1ないし図6により本発明半導体
製造方法および半導体装置の第1の実施の形態について
説明する。
First, a first embodiment of a semiconductor manufacturing method and a semiconductor device according to the present invention will be described with reference to FIGS.

【0014】本発明半導体装置30は基本的には図13
で示した従来の半導体装置10とほぼ同様であるから従
来の半導体装置10と同一の部分は同一符号を付して説
明する。
The semiconductor device 30 of the present invention is basically similar to that of FIG.
Therefore, the same parts as those of the conventional semiconductor device 10 will be described with the same reference numerals.

【0015】この半導体装置30には図2で示すように
Si等の基板11が備えられ、その上面に絶縁性を確保す
るための酸化膜18を介して下部電極32を形成するよ
うにしている。
As shown in FIG.
A substrate 11 made of Si or the like is provided, and a lower electrode 32 is formed on an upper surface thereof via an oxide film 18 for ensuring insulation.

【0016】この下部電極32を含む酸化膜18の上面
には図3に示すようにタンタルをターゲットとにしこれ
をアルゴンと酸素とを導入した雰囲気中でスパッタリン
グすることによりタンタル酸化物33を形成するように
なっている。
As shown in FIG. 3, a tantalum oxide 33 is formed on the upper surface of the oxide film 18 including the lower electrode 32 by sputtering with tantalum as a target in an atmosphere in which argon and oxygen are introduced. It has become.

【0017】このタンタル酸化物33の上面にはタンタ
ルをそのままターゲットとしこれをアルゴンと窒素とを
導入した雰囲気中でスパッタリングすることにより第1
の抵抗体膜となるタンタル窒化物34を形成するように
なっている。
On the upper surface of the tantalum oxide 33, tantalum is directly used as a target, and the target is sputtered in an atmosphere in which argon and nitrogen are introduced.
Is formed to form a tantalum nitride 34 to be a resistor film.

【0018】これらタンタル酸化物33、タンタル窒化
物34は図4に示すようにパターニングする。このよう
に形成した右部のタンタル窒化物34の上面には図5に
示すように金属部材を積層し上部電極35を形成しこれ
らにより容量素子36を構成するようになっている。
The tantalum oxide 33 and the tantalum nitride 34 are patterned as shown in FIG. As shown in FIG. 5, a metal member is laminated on the upper surface of the right tantalum nitride 34 formed as described above to form an upper electrode 35, and these constitute a capacitive element 36.

【0019】この半導体素子12、タンタル酸化物33
およびタンタル窒化物34等の上部にはこれらを電気的
機械的に保護するため、図6に示すように、電極32、
35等に対応する開口38が開けられた絶縁膜37が形
成され、これにアルミニューム等よりなる電極配線39
a、39b、39c、44a、44bおよび45a、45bを
形成し相互に接続し半導体装置30を構成するようにな
っている。
The semiconductor element 12 and the tantalum oxide 33
In order to protect them electrically and mechanically on the upper part of the tantalum nitride 34 and the like, as shown in FIG.
An insulating film 37 having an opening 38 corresponding to 35 or the like is formed, and an electrode wiring 39 made of aluminum or the like is formed thereon.
a, 39b, 39c, 44a, 44b and 45a, 45b are formed and connected to each other to form the semiconductor device 30.

【0020】このようにして形成した半導体装置30は
抵抗素子の抵抗体膜となるタンタル窒化物34、容量素
子36の誘電体膜となるタンタル酸化物33がそれぞれ
のタンタルを基礎材料としこれにアルゴンと酸素、窒素
を用いたものであるから材料が共通化できる。
In the semiconductor device 30 formed in this manner, a tantalum nitride 34 serving as a resistor film of a resistance element and a tantalum oxide 33 serving as a dielectric film of a capacitor element 36 are each made of tantalum as a base material and argon is added thereto. Since oxygen and nitrogen are used, the material can be shared.

【0021】また、抵抗素子の抵抗体膜となるタンタル
窒化物34、容量素子36の誘電体膜となるタンタル酸
化物がスパッタリング時に導入するガスである酸素、窒
素を入れ替えることによりほぼ同一雰囲気中で形成され
るものであるから製造工程が簡易化できる。
The tantalum nitride 34 serving as the resistor film of the resistor element and the tantalum oxide serving as the dielectric film of the capacitor element 36 are exchanged in the same atmosphere by replacing oxygen and nitrogen which are gases introduced during sputtering. Since it is formed, the manufacturing process can be simplified.

【0022】そのうえ、抵抗体膜となるタンタル窒化物
34が誘電体膜となるタンタル酸化物33を覆うことに
なるからタンタル窒化物34が一種のバリア層となり誘
電体タンタル酸化物33の酸素が半導体素子12等に拡
散するのを防止する。
In addition, since the tantalum nitride 34 serving as a resistor film covers the tantalum oxide 33 serving as a dielectric film, the tantalum nitride 34 serves as a kind of barrier layer and the oxygen of the dielectric tantalum oxide 33 is converted into a semiconductor. The diffusion to the element 12 and the like is prevented.

【0023】そのため、半導体素子12が酸素により劣
化されないことから品質のよい半導体装置を極めて容易
に製造することができる。
Therefore, since the semiconductor element 12 is not deteriorated by oxygen, a high-quality semiconductor device can be manufactured very easily.

【0024】つぎに、図7ないし図12により本発明半
導体製造方法および半導体装置の第2の実施の形態につ
いて説明する。
Next, a semiconductor manufacturing method and a semiconductor device according to a second embodiment of the present invention will be described with reference to FIGS.

【0025】第2の実施の形態は第1の実施の形態をさ
らに改良したもので基本的には図1等で示した第1の実
施の形態で示した半導体装置30の製造方法とほぼ同様
である。
The second embodiment is a further improvement of the first embodiment, and is basically similar to the method of manufacturing the semiconductor device 30 shown in the first embodiment shown in FIG. It is.

【0026】したがって第2の実施の形態の本発明導体
装置40を第1の実施の形態の半導体装置30と同一の
部分は同一符号を付して説明する。
Therefore, the conductor device 40 according to the second embodiment of the present invention will be described by assigning the same reference numerals to the same portions as those of the semiconductor device 30 according to the first embodiment.

【0027】この半導体装置40には図8で示すように
Si等の基板11が備えられ、その上面に酸化膜18を介
して下部電極32を形成するようにしている。この下部
電極32を含む酸化膜31の上面には図9に示すように
タンタルをターゲットとしこれをアルゴンと窒素との雰
囲気中でスパッタリングすることにより第1の抵抗体膜
となるタンタル窒化物41を形成するようになってい
る。
As shown in FIG.
A substrate 11 made of Si or the like is provided, and a lower electrode 32 is formed on an upper surface thereof via an oxide film 18. On the upper surface of the oxide film 31 including the lower electrode 32, as shown in FIG. 9, a tantalum target 41 is sputtered in an atmosphere of argon and nitrogen to form a tantalum nitride 41 serving as a first resistor film. Is formed.

【0028】このタンタル窒化物41の上面にはタンタ
ルをそのままターゲットにしこれをアルゴンと酸素との
雰囲気中でスパッタリングすることによりタンタル酸化
物42を形成するようになっている。
On the upper surface of the tantalum nitride 41, tantalum is directly used as a target, and the target is sputtered in an atmosphere of argon and oxygen to form a tantalum oxide 42.

【0029】この誘電体膜42の上面にはさらにタンタ
ルをそのままターゲットとしこれをアルゴンと窒素との
雰囲気中でスパッタリングすることにより第2の抵抗体
膜となるタンタル窒化物43を形成するようになってい
る。
On the upper surface of the dielectric film 42, tantalum is used as a target, and the target is sputtered in an atmosphere of argon and nitrogen to form a tantalum nitride 43 serving as a second resistor film. ing.

【0030】これらタンタル窒化物41、タンタル酸化
物42、タンタル窒化物43を図10に示すようにパタ
ーニングする。このように形成したタンタル窒化物43
の上面には図11に示すように金属部材を積層し上部電
極35を形成しこれらにより容量素子46を構成するよ
うになっている。
The tantalum nitride 41, the tantalum oxide 42, and the tantalum nitride 43 are patterned as shown in FIG. The tantalum nitride 43 thus formed
As shown in FIG. 11, a metal member is laminated on the upper surface of the substrate to form an upper electrode 35, and these constitute a capacitive element.

【0031】この半導体素子12、タンタル窒化物4
1、タンタル酸化物42およびタンタル窒化物43等の
上部には図12に示すようにこれらを電気的機械的に保
護するため、電極32、35等に対応する開口38が開
けられた絶縁膜37が形成され、これにアルミニューム
等よりなる電極配線39a、39b、39c、44a、44
bおよび45a、45bを形成し相互に接続して図7に示
すように半導体装置40を構成するようになっている。
The semiconductor element 12 and the tantalum nitride 4
1, an insulating film 37 having openings 38 corresponding to the electrodes 32, 35, etc., on the upper portions of the tantalum oxide 42, the tantalum nitride 43, etc., as shown in FIG. Are formed, and electrode wirings 39a, 39b, 39c, 44a, 44 made of aluminum or the like are formed thereon.
The semiconductor devices 40 and 45a, 45b are formed and connected to each other to form the semiconductor device 40 as shown in FIG.

【0032】このようにして製造した半導体装置装置4
0は第1の実施の形態と同様にほぼ同一の材料によりほ
ぼ同一の工程により製造できるから製造が極めて簡単に
なる。
The semiconductor device 4 manufactured as described above
0 can be manufactured by almost the same process using almost the same material as in the first embodiment.

【0033】それにくわえ、容量素子46のタンタル酸
化物42が上下のタンタル窒化物41と43により包ま
れるからこれがバリア層として働きタンタル酸化物42
の酸素を半導体素子12等に拡散するのをほぼ完全に防
止する。
In addition, since the tantalum oxide 42 of the capacitor 46 is surrounded by the upper and lower tantalum nitrides 41 and 43, it functions as a barrier layer and the tantalum oxide 42
Is almost completely prevented from diffusing oxygen into the semiconductor element 12 and the like.

【0034】そのため、半導体素子12を酸素により劣
化させない半導体装置40を製造することができる。そ
れゆえ、品質の高い半導体装置40を共通化した材料に
より単純な工程により製造することができる。
Therefore, a semiconductor device 40 in which the semiconductor element 12 is not deteriorated by oxygen can be manufactured. Therefore, the high quality semiconductor device 40 can be manufactured by a simple process using a common material.

【0035】なお、本発明の各実施の形態ではタンタル
をスパッタリングしてタンタル酸化物の誘電体膜、タン
タル窒化物の抵抗体膜を形成したがチタンを用いチタン
酸化物の誘電体膜、チタン窒化物の抵抗体膜を用いても
よい。
In each of the embodiments of the present invention, a dielectric film of tantalum oxide and a resistor film of tantalum nitride are formed by sputtering tantalum, but a dielectric film of titanium oxide and titanium nitride are formed by using titanium. A resistor film of an object may be used.

【0036】さらに、本実施の形態では金属窒化物の膜
を形成した後に金属酸化膜を重ねて形成したが金属窒化
物の膜を形成した後に金属窒化物の表面を酸化処理する
ことで上層に金属酸化膜を備えた金属窒化物の膜を得て
もよい。
Furthermore, in this embodiment, the metal oxide film is formed after the metal nitride film is formed, but the surface of the metal nitride is oxidized after forming the metal nitride film to form an upper layer. A metal nitride film having a metal oxide film may be obtained.

【0037】さらに、本実施例の半導体素子としてMOSF
ET型トランジスタを例として説明したがバイポーラトラ
ンジスタや他の半導体素子であってもよい。さらに、本
実施例では半導体素子、容量素子、抵抗素子となる抵抗
膜等を同一の層に形成したが半導体素子より上層に容量
素子、抵抗素子となる抵抗体膜等を形成してもよい。
Further, as the semiconductor device of this embodiment, MOSF
Although an ET type transistor has been described as an example, a bipolar transistor or another semiconductor element may be used. Further, in this embodiment, the semiconductor element, the capacitor element, the resistive film serving as the resistive element and the like are formed in the same layer. However, the capacitive element, the resistive film serving as the resistive element and the like may be formed above the semiconductor element.

【0038】さらに、本発明の容量素子、抵抗素子とな
る抵抗体膜は上記実施例に限らず要旨を変更しない範囲
で種々の形態の半導体装置に適用してもよい。
Further, the resistive film serving as the capacitive element and the resistive element according to the present invention is not limited to the above-described embodiment, but may be applied to various types of semiconductor devices without departing from the scope of the invention.

【0039】さらに、本実施例の抵抗体膜の抵抗値が容
量素子の電極として適した低い抵抗値であれば、この抵
抗体膜をそのまま容量素子の電極として用いてもよい。
Further, if the resistance value of the resistor film of the present embodiment is a low resistance value suitable for the electrode of the capacitor, this resistor film may be used as it is as the electrode of the capacitor.

【0040】さらに、本実施例では抵抗体膜、誘電体膜
を用いて抵抗素子、容量素子を形成する例を示したがこ
れら膜間に付着力改善等のために層間膜を挿入してもよ
い。
Further, in this embodiment, an example is shown in which a resistor element and a capacitor element are formed using a resistor film and a dielectric film. However, even if an interlayer film is inserted between these films to improve the adhesive force or the like. Good.

【0041】[0041]

【発明の効果】各請求項の発明は半導体素子を有する半
導体基板の上面に誘電体膜、第1の抵抗体膜あるいは第
2の抵抗体膜、誘電体膜、第1の抵抗体膜を順に積層
し、この誘電体膜、第1の抵抗体膜あるいは第2の抵抗
体膜、誘電体膜、第1の抵抗体膜からなる積層膜で容量
素子を形成するとともにこれら積層膜の抵抗体膜を抵抗
素子に形成したことから各膜が共通化できるために製造
方法が共通化できるので半導体製造工程を簡略にするこ
とができる。
According to the present invention, a dielectric film, a first resistor film or a second resistor film, a dielectric film, and a first resistor film are sequentially formed on an upper surface of a semiconductor substrate having a semiconductor element. The capacitor element is formed by laminating the dielectric film, the first resistor film or the second resistor film, the dielectric film, and the first resistor film to form a capacitive element. Is formed on the resistance element, the respective films can be shared, and the manufacturing method can be shared, so that the semiconductor manufacturing process can be simplified.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明半導体装置製造方法および半導体装置の
第1の実施の形態の最終工程を断面で示す説明図。
FIG. 1 is an explanatory view showing a cross section of a final step of a semiconductor device manufacturing method and a semiconductor device according to a first embodiment of the present invention;

【図2】本発明半導体装置製造方法および半導体装置の
第1の実施の形態の第1の工程を断面で示す説明図。
FIG. 2 is an explanatory view showing a first step of the semiconductor device manufacturing method and the semiconductor device according to the first embodiment of the present invention in cross section;

【図3】本発明半導体装置製造方法および半導体装置の
第1の実施の形態の第2の工程を断面で示す説明図。
FIG. 3 is an explanatory view showing a cross section of a second step of the semiconductor device manufacturing method and the first embodiment of the semiconductor device of the present invention.

【図4】本発明半導体装置製造方法および半導体装置の
第1の実施の形態の第3の工程を断面で示す説明図。
FIG. 4 is an explanatory view showing in cross section a third step of the semiconductor device manufacturing method and the semiconductor device according to the first embodiment of the present invention;

【図5】本発明半導体装置製造方法および半導体装置の
第1の実施の形態の第4の工程を断面で示す説明図。
FIG. 5 is an explanatory view showing, in cross section, a fourth step of the semiconductor device manufacturing method and the semiconductor device according to the first embodiment of the present invention;

【図6】本発明半導体装置製造方法および半導体装置の
第1の実施の形態の第5の工程を断面で示す説明図。
FIG. 6 is an explanatory view showing, in cross section, a fifth step of the semiconductor device manufacturing method and the semiconductor device according to the first embodiment of the present invention;

【図7】本発明半導体装置製造方法および半導体装置の
第2の実施の形態の最終工程を断面で示す説明図。
FIG. 7 is an explanatory view showing a cross section of a final step of the semiconductor device manufacturing method and the second embodiment of the semiconductor device according to the present invention;

【図8】本発明半導体装置製造方法および半導体装置の
第2の実施の形態の第1の工程を断面で示す説明図。
FIG. 8 is an explanatory view showing a first step of the semiconductor device manufacturing method and the semiconductor device according to the second embodiment of the present invention in cross section;

【図9】本発明半導体装置製造方法および半導体装置の
第2の実施の形態の第2の工程を断面で示す説明図。
FIG. 9 is an explanatory view showing, in cross section, a second step of the semiconductor device manufacturing method and the second embodiment of the semiconductor device according to the present invention;

【図10】本発明半導体装置製造方法および半導体装置
の第2の実施の形態の第3の工程を断面で示す説明図。
FIG. 10 is an explanatory view showing, in cross section, a third step of the semiconductor device manufacturing method and the semiconductor device according to the second embodiment of the present invention;

【図11】本発明半導体装置製造方法および半導体装置
の第2の実施の形態の第4の工程を断面で示す説明図。
FIG. 11 is an explanatory view showing a cross section of a fourth step of the semiconductor device manufacturing method and the second embodiment of the semiconductor device according to the present invention;

【図12】本発明半導体装置製造方法および半導体装置
の第2の実施の形態の第5の工程を断面で示す説明図。
FIG. 12 is an explanatory view showing, in cross section, a fifth step of the semiconductor device manufacturing method and the second embodiment of the semiconductor device of the present invention;

【図13】従来の半導体装置製造方法および半導体装置
の最終工程を断面で示す説明図。
FIG. 13 is an explanatory view showing a cross section of a conventional semiconductor device manufacturing method and a final step of the semiconductor device.

【符号の説明】[Explanation of symbols]

10、30、40 半導体装置 11 半導体基板 12 半導体素子 19、34、41、43 抵抗体膜 21、33、42 誘電体膜 36、46 容量素子 37 絶縁膜 10, 30, 40 Semiconductor device 11 Semiconductor substrate 12 Semiconductor element 19, 34, 41, 43 Resistor film 21, 33, 42 Dielectric film 36, 46 Capacitance element 37 Insulating film

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F038 AC07 AC09 AC15 AR06 AR07 AR18 EZ14 EZ20 5F048 AA09 AC10  ──────────────────────────────────────────────────の Continued on the front page F term (reference) 5F038 AC07 AC09 AC15 AR06 AR07 AR18 EZ14 EZ20 5F048 AA09 AC10

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】半導体素子を有する半導体基板の上面に誘
電体膜、第1の抵抗体膜を順に積層し、 この誘電体膜、第1の抵抗体膜からなる積層膜を容量素
子として形成するとともに抵抗体膜を抵抗素子として形
成する、 ことを特徴とする半導体装置製造方法。
A dielectric film and a first resistor film are sequentially laminated on an upper surface of a semiconductor substrate having a semiconductor device, and a laminated film including the dielectric film and the first resistor film is formed as a capacitor. And forming a resistor film as a resistance element.
【請求項2】半導体素子を有する半導体基板の上面に第
2の抵抗体膜、誘電体膜、第1の抵抗体膜を順に積層
し、 この第2の抵抗体膜、誘電体膜、第1の抵抗体膜からな
る積層膜を容量素子として形成するとともに誘電体膜上
に形成された第1の抵抗体膜を抵抗素子として形成す
る、 ことを特徴とする半導体装置製造方法。
2. A second resistive film, a dielectric film, and a first resistive film are sequentially stacked on an upper surface of a semiconductor substrate having a semiconductor element, and the second resistive film, the dielectric film, and the first resistive film are stacked. A method of manufacturing a semiconductor device, comprising: forming a laminated film made of the resistor film as a capacitance element and forming a first resistor film formed on the dielectric film as a resistance element.
【請求項3】誘電体膜は金属酸化物により形成し、 第1および第2の抵抗体膜は金属窒化物により形成し、 たことを特徴とする請求項1または2記載の半導体装置
製造方法。
3. The method according to claim 1, wherein the dielectric film is formed of a metal oxide, and the first and second resistor films are formed of a metal nitride. .
【請求項4】金属酸化物、金属窒化物の主要組成はタン
タルまたはチタンであることを特徴とする請求項3記載
の導体装置製造方法。
4. The method according to claim 3, wherein the main composition of the metal oxide and the metal nitride is tantalum or titanium.
【請求項5】金属酸化物は酸素を導入した反応性スパッ
タリング法により形成され、 金属窒化物は窒素を導入した反応性スパッタリング法に
より形成され、 たことを特徴とする請求項3または4記載の半導体装置
製造方法。
5. The method according to claim 3, wherein the metal oxide is formed by a reactive sputtering method into which oxygen is introduced, and the metal nitride is formed by a reactive sputtering method into which nitrogen is introduced. Semiconductor device manufacturing method.
【請求項6】導入するガスの組成を変えることにより金
属酸化物または金属窒化物を形成することを特徴とする
請求項5記載の半導体装置製造方法。
6. The method according to claim 5, wherein the metal oxide or the metal nitride is formed by changing the composition of the gas to be introduced.
【請求項7】半導体素子を有する半導体基板の上面に積
層した誘電体膜と、 この誘電体膜の上面に積層した第1の抵抗体膜と、 これらの誘電体膜、第1の抵抗体膜の積層膜により形成
した容量素子と、 前記抵抗体膜により形成した抵抗素子と、 を備えたことを特徴とする半導体装置。
7. A dielectric film laminated on an upper surface of a semiconductor substrate having a semiconductor element, a first resistor film laminated on an upper surface of the dielectric film, these dielectric films, a first resistor film A semiconductor device, comprising: a capacitance element formed by a laminated film of: and a resistance element formed by the resistor film.
【請求項8】半導体素子を有する半導体基板の上面に積
層した第2の抵抗体膜と、 この抵抗体膜の上面に積層した誘電体膜と、 この誘電体膜の上面に積層した第1の抵抗体膜と、 これら第2の抵抗体膜、誘電体膜、第1の抵抗体膜の積
層膜により形成した容量素子と、 第1の抵抗体膜により形成した抵抗素子と、 を備えたことを特徴とする半導体装置。
8. A second resistor film laminated on an upper surface of a semiconductor substrate having a semiconductor element, a dielectric film laminated on an upper surface of the resistor film, and a first film laminated on an upper surface of the dielectric film. A resistive element, a capacitive element formed by a laminated film of the second resistive film, the dielectric film, and the first resistive film; and a resistive element formed by the first resistive film. A semiconductor device characterized by the above-mentioned.
【請求項9】誘電体膜は金属酸化物により形成し、第1
および第2の抵抗体膜は金属窒化物により形成したこと
を特徴とする請求項7または8記載の半導体装置。
9. The method according to claim 1, wherein the dielectric film is formed of a metal oxide.
9. The semiconductor device according to claim 7, wherein said second resistor film is made of metal nitride.
【請求項10】金属酸化物、金属窒化物の主要組成はタ
ンタルまたはチタンであることを特徴とする請求項9記
載の半導体装置。
10. The semiconductor device according to claim 9, wherein the main composition of the metal oxide and the metal nitride is tantalum or titanium.
JP2000032063A 2000-02-09 2000-02-09 Method for manufacturing semiconductor device and semiconductor device Abandoned JP2001223334A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000032063A JP2001223334A (en) 2000-02-09 2000-02-09 Method for manufacturing semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000032063A JP2001223334A (en) 2000-02-09 2000-02-09 Method for manufacturing semiconductor device and semiconductor device

Publications (1)

Publication Number Publication Date
JP2001223334A true JP2001223334A (en) 2001-08-17

Family

ID=18556724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000032063A Abandoned JP2001223334A (en) 2000-02-09 2000-02-09 Method for manufacturing semiconductor device and semiconductor device

Country Status (1)

Country Link
JP (1) JP2001223334A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008530820A (en) * 2005-02-16 2008-08-07 インターナショナル・ビジネス・マシーンズ・コーポレーション Thin film resistor having a current density enhancement layer (CDEL)
US8629529B2 (en) 2006-12-27 2014-01-14 Nec Corporation Semiconductor device and its manufacturing method
JP2022000908A (en) * 2014-08-08 2022-01-04 株式会社半導体エネルギー研究所 Semiconductor device
WO2024004985A1 (en) * 2022-06-30 2024-01-04 株式会社村田製作所 Electronic component

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008530820A (en) * 2005-02-16 2008-08-07 インターナショナル・ビジネス・マシーンズ・コーポレーション Thin film resistor having a current density enhancement layer (CDEL)
US8629529B2 (en) 2006-12-27 2014-01-14 Nec Corporation Semiconductor device and its manufacturing method
JP2022000908A (en) * 2014-08-08 2022-01-04 株式会社半導体エネルギー研究所 Semiconductor device
JP7142135B2 (en) 2014-08-08 2022-09-26 株式会社半導体エネルギー研究所 semiconductor equipment
US11817453B2 (en) 2014-08-08 2023-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2024004985A1 (en) * 2022-06-30 2024-01-04 株式会社村田製作所 Electronic component

Similar Documents

Publication Publication Date Title
US5005102A (en) Multilayer electrodes for integrated circuit capacitors
US6436787B1 (en) Method of forming crown-type MIM capacitor integrated with the CU damascene process
US6346746B1 (en) Capacitor and electrode structures for a semiconductor device
KR100809321B1 (en) Multiple MIM capacitor and fabrication method for the same
JP4002647B2 (en) Thin film capacitor manufacturing method for semiconductor device
JP2002524872A5 (en)
US6746912B2 (en) MIM capacitor and manufacturing method therefor
JP2001223334A (en) Method for manufacturing semiconductor device and semiconductor device
JP3676381B2 (en) Manufacturing method of semiconductor memory device without barrier
JP2002100740A (en) Semiconductor memory device and method of manufacturing the same
US20040137693A1 (en) Method for forming an MIM capacitor
KR100587662B1 (en) Capacitor of semicon ductor device and method for fabricating the same
JPH11186525A (en) Semiconductor device including capacitor and its manufacture
US6767768B2 (en) Method for forming antifuse via structure
JP2002252336A (en) Semiconductor device and its manufacturing method
JP2002164506A (en) Semiconductor device and its manufacturing method
JPH02288361A (en) Semiconductor device
KR100504942B1 (en) Method of manufacturing a capacitor in semiconductor device
JP3248475B2 (en) Method of manufacturing ferroelectric nonvolatile memory cell structure
JPH05190767A (en) Semiconductor device
JPH07221271A (en) Passive element for semiconductor integrated circuit and its manufacture
KR20000048523A (en) Multi layered electrodes composed of pt and a base metal for storage capacitors
KR19980065732A (en) Method of manufacturing a capacitor
KR19990081298A (en) Capacitor Manufacturing Method of Semiconductor Device
JPH10326863A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060711

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20060822