JP2002252336A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method

Info

Publication number
JP2002252336A
JP2002252336A JP2001049929A JP2001049929A JP2002252336A JP 2002252336 A JP2002252336 A JP 2002252336A JP 2001049929 A JP2001049929 A JP 2001049929A JP 2001049929 A JP2001049929 A JP 2001049929A JP 2002252336 A JP2002252336 A JP 2002252336A
Authority
JP
Japan
Prior art keywords
film
barrier film
conductive
insulating film
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001049929A
Other languages
Japanese (ja)
Inventor
Toyoji Ito
豊二 伊東
Eiji Fujii
英治 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001049929A priority Critical patent/JP2002252336A/en
Publication of JP2002252336A publication Critical patent/JP2002252336A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce damages to a ferroelectric film by diffusing hydrogen or moisture through a contact to an upper electrode of an electronic device including the ferroelectric film. SOLUTION: A method for manufacturing a semiconductor device comprises a step of forming the electronic device having a lower electrode 102, and forming a capacity insulating film 103 using a ferroelectric element and an upper electrode 104 on a semiconductor substrate 100. The method further comprises steps of depositing an interlayer insulating film 105 on the substrate 100 including the electronic device, and forming the contact 106 arriving at the electrode 104 on the film 105. The method also comprises a step of depositing a conductive barrier film 107 and a conductive hydrogen barrier film 108 on the film 105 and the contact 106. The method also comprises steps of subjecting the film 107 and the film 108 in a region including the contact 106 to patterning, depositing a conductive film on the film 105 including upper parts thereof, patterning the conductive film, and forming wiring 110.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、強誘電体膜を容量
絶縁膜として用いた電子デバイスを含む半導体装置およ
びその製造方法に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a semiconductor device including an electronic device using a ferroelectric film as a capacitor insulating film, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】強誘電体膜を含む積層膜からなる電子デ
バイス、例えば強誘電体膜からなる容量絶縁膜を有する
強誘電体容量素子は、高い比誘電率を有していると共に
ヒステリシス特性による残留分極を利用できるため、大
容量コンデンサまたは不揮発性メモリの分野において、
酸化シリコン膜または窒化シリコン膜からなる容量絶縁
膜を有する従来の容量素子に取り替わり利用されつつあ
る。
2. Description of the Related Art An electronic device formed of a laminated film including a ferroelectric film, for example, a ferroelectric capacitor having a capacitor insulating film formed of a ferroelectric film has a high relative dielectric constant and exhibits a hysteresis characteristic. Because of the use of remanent polarization, in the field of large capacity capacitors or non-volatile memory,
It is being used instead of a conventional capacitor having a capacitor insulating film made of a silicon oxide film or a silicon nitride film.

【0003】以下、従来の半導体装置およびその製造方
法について、図9(a)〜(d)および図10(a)、
(b)を参照しながら説明する。
A conventional semiconductor device and a method of manufacturing the same will be described below with reference to FIGS. 9 (a) to 9 (d) and FIGS.
This will be described with reference to FIG.

【0004】まず、図9(a)に示すように、MOSト
ランジスタ等の素子を形成した半導体基板100上にシ
リコン酸化膜101を1500nm堆積した後、レジス
トエッチバックにより平坦化する。次に、図9(b)に
示すように白金膜を200nm、ストロンチウム、ビス
マス、タンタル等からなる強誘電体膜を200nm、白
金膜を200nm順次堆積した後、ドライエッチングに
より順次パターニングして、下部電極102、容量絶縁
膜103、上部電極104からなる容量素子を形成す
る。その後、酸素雰囲気800℃にてアニールを行い、
容量素子形成時のドライエッチングにより強誘電体膜が
受けるダメージを回復させる。
First, as shown in FIG. 9A, a silicon oxide film 101 is deposited to a thickness of 1500 nm on a semiconductor substrate 100 on which elements such as MOS transistors are formed, and then flattened by resist etch back. Next, as shown in FIG. 9B, a platinum film is deposited in order of 200 nm, a ferroelectric film made of strontium, bismuth, tantalum or the like is deposited in order of 200 nm, and a platinum film is deposited in order of 200 nm. A capacitance element including the electrode 102, the capacitance insulating film 103, and the upper electrode 104 is formed. After that, annealing is performed at 800 ° C. in an oxygen atmosphere,
Damage to the ferroelectric film due to dry etching at the time of forming the capacitor is recovered.

【0005】次に、図9(c)に示すように、シリコン
酸化膜105を500nm堆積した後、上部電極104
に到達するコンタクト106を形成する。その後、酸素
雰囲気800℃にてアニールを行い、層間絶縁膜堆積時
に発生する水素やコンタクトドライエッチングにより強
誘電体膜が受けるダメージを回復させる。
Next, as shown in FIG. 9C, after a silicon oxide film 105 is deposited to a thickness of 500 nm, an upper electrode 104 is formed.
Is formed. After that, annealing is performed at 800 ° C. in an oxygen atmosphere to recover damage to the ferroelectric film due to hydrogen or contact dry etching generated during deposition of the interlayer insulating film.

【0006】次に、図9(d)に示すように例えば窒化
チタンを50nm堆積した後、これをパターニングして
コンタクト106を含む所定領域上に、導電性バリア膜
107を形成する。
Next, as shown in FIG. 9D, for example, titanium nitride is deposited to a thickness of 50 nm, and is patterned to form a conductive barrier film 107 on a predetermined region including the contact 106.

【0007】次に、図10(a)に示すように、容量素
子以外のMOSトランジスタ等へのコンタクト109を
形成する。次に、図10(b)に示すように下層よりチ
タン20nm、窒化チタン100nm、アルミニウム7
00nm、および窒化チタン50nmの4層からなる金
属膜を堆積した後、パターニングして、配線110を形
成する。その後、酸素雰囲気450℃にてアニールを行
い、金属膜堆積や配線ドライエッチングにより強誘電体
膜が受けるダメージを回復させる。
Next, as shown in FIG. 10A, a contact 109 to a MOS transistor or the like other than the capacitive element is formed. Next, as shown in FIG. 10B, titanium 20 nm, titanium nitride 100 nm, aluminum 7
After depositing a metal film composed of four layers of 00 nm and 50 nm of titanium nitride, the wiring 110 is formed by patterning. Thereafter, annealing is performed at 450 ° C. in an oxygen atmosphere to recover damage to the ferroelectric film due to metal film deposition and wiring dry etching.

【0008】その後、多層配線のために、層間膜堆積、
コンタクト形成、金属膜堆積、配線形成を繰り返し、最
後に保護膜堆積、パッド部開口を行う。
Thereafter, an interlayer film is deposited for a multilayer wiring,
Contact formation, metal film deposition, and wiring formation are repeated, and finally a protective film is deposited and a pad opening is performed.

【0009】ここで、強誘電体膜に対するダメージ(結
晶性の破壊)は、層間膜堆積や導電膜堆積、あるいはド
ライエッチングなど様々な工程で発生し、酸素雰囲気下
でのアニールにより回復させている。
Here, damage (destruction of crystallinity) to the ferroelectric film occurs in various processes such as interlayer film deposition, conductive film deposition, or dry etching, and is recovered by annealing in an oxygen atmosphere. .

【0010】[0010]

【発明が解決しようとする課題】強誘電体の結晶性が破
壊された場合、それを回復させるためには可能な限り高
温でかつ充分な酸素供給が必要であるが、通常用いられ
るアルミニウム等からなる配線が形成された後に行われ
るアニールは、400℃から450℃程度が最大とな
る。一方、配線形成後のドライエッチをはじめとする諸
工程でのダメージは、上記の上部電極上に設けられたコ
ンタクトを通して強誘電体膜に加わるため、従来例では
結果的に、強誘電体の結晶性の回復が充分行えないとい
う課題を有していた。
When the crystallinity of a ferroelectric substance is destroyed, it is necessary to supply oxygen at a temperature as high as possible and sufficient oxygen in order to recover the crystallinity. Annealing performed after the formation of a wiring having a maximum thickness is about 400 ° C. to 450 ° C. On the other hand, damage in various steps including dry etching after wiring formation is applied to the ferroelectric film through the contact provided on the upper electrode. There is a problem that the recovery of the sex cannot be performed sufficiently.

【0011】本発明は上記課題を解決するために、配線
形成工程後にコンタクトを透過して受ける強誘電体膜に
対するダメージを低減させることを目的とする。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, an object of the present invention is to reduce damage to a ferroelectric film which penetrates a contact after a wiring forming step.

【0012】[0012]

【課題を解決するための手段】上記の目的を達成するた
めに、本発明に係る第1の半導体装置は、半導体基板上
に形成された下部電極と強誘電体を用いた容量絶縁膜と
上部電極とからなる電子デバイスと、電子デバイス上を
含む半導体基板上に形成された層間絶縁膜と、層間絶縁
膜に形成され上部電極に達するコンタクトと、層間絶縁
膜上およびコンタクト上に形成された導電性バリア膜
と、コンタクト上を含み、導電性バリア膜上に形成され
た導電性水素バリア膜と、層間絶縁膜上、導電性バリア
膜上および導電性水素バリア膜上に形成された配線とを
備えている。
In order to achieve the above object, a first semiconductor device according to the present invention comprises a lower electrode formed on a semiconductor substrate, a capacitor insulating film using a ferroelectric, and an upper electrode. An electronic device including electrodes, an interlayer insulating film formed on a semiconductor substrate including the electronic device, a contact formed on the interlayer insulating film and reaching the upper electrode, and a conductive film formed on the interlayer insulating film and the contact A conductive hydrogen barrier film formed on the conductive barrier film, including the conductive barrier film and the contact, and a wiring formed on the interlayer insulating film, the conductive barrier film and the conductive hydrogen barrier film. Have.

【0013】本発明に係る第1の半導体装置において、
導電性バリア膜が窒化チタンからなること、また、導電
性水素バリア膜がチタン、チタンアルミニウム合金、窒
化チタンアルミニウム、窒化アルミニウム、または酸化
イリジウムの少なくともいずれかひとつからなることが
好ましい。
In a first semiconductor device according to the present invention,
Preferably, the conductive barrier film is made of titanium nitride, and the conductive hydrogen barrier film is made of at least one of titanium, a titanium aluminum alloy, titanium aluminum nitride, aluminum nitride, and iridium oxide.

【0014】本発明に係る第1の半導体装置によると、
コンタクトを形成後、導電性水素バリア膜を形成してい
るため、強誘電体膜が後工程で発生するダメージをコン
タクトを透過して受けることを低減することができる。
さらに、導電性水素バリア膜中の元素の上部電極中への
拡散や水素バリア膜と上部電極との反応性および密着性
等の相性を考慮する必要が無い。
According to the first semiconductor device of the present invention,
Since the conductive hydrogen barrier film is formed after the contact is formed, it is possible to reduce the possibility that the ferroelectric film is damaged by a later process through the contact.
Further, it is not necessary to consider the diffusion of the elements in the conductive hydrogen barrier film into the upper electrode and the compatibility between the hydrogen barrier film and the upper electrode such as reactivity and adhesion.

【0015】本発明に係る第2の半導体装置は、半導体
基板上に形成された下部電極と強誘電体を用いた容量絶
縁膜と上部電極とからなる電子デバイスと、電子デバイ
ス上を含む半導体基板上に形成された層間絶縁膜と、層
間絶縁膜に形成され上部電極に達するコンタクトと、層
間絶縁膜上およびコンタクト上に形成された第1の導電
性バリア膜と、コンタクト上を含み、第1の導電性バリ
ア膜の第1の所定領域上に形成された水素バリア膜と、
水素バリア膜を覆って第1の導電性バリア膜の第1の所
定領域より広い第2の所定領域上に形成された第2の導
電性バリア膜と、層間絶縁膜上および第1および第2の
導電性バリア膜上に形成された配線とを備えている。
A second semiconductor device according to the present invention is an electronic device including a lower electrode formed on a semiconductor substrate, a capacitor insulating film using a ferroelectric, and an upper electrode, and a semiconductor substrate including the electronic device. A first insulating barrier film formed on the interlayer insulating film, a contact reaching the upper electrode formed on the interlayer insulating film, a first conductive barrier film formed on the interlayer insulating film and on the contact; A hydrogen barrier film formed on a first predetermined region of the conductive barrier film,
A second conductive barrier film formed on a second predetermined region wider than the first predetermined region of the first conductive barrier film so as to cover the hydrogen barrier film; and on the interlayer insulating film and the first and second conductive barrier films. And a wiring formed on the conductive barrier film.

【0016】本発明に係る第2の半導体装置において、
第1および第2の導電性バリア膜が窒化チタンからなる
こと、また、水素バリア膜が酸化アルミニウム、酸化タ
ンタル、または酸化チタンの少なくともいずれかひとつ
からなることが好ましい。
In a second semiconductor device according to the present invention,
Preferably, the first and second conductive barrier films are made of titanium nitride, and the hydrogen barrier film is made of at least one of aluminum oxide, tantalum oxide, and titanium oxide.

【0017】本発明に係る第2の半導体装置によると、
コンタクトを形成後、水素バリア膜を形成しているた
め、後工程で発生するダメージをコンタクトを透過して
受けることを低減することができる。さらに、水素バリ
ア膜中の元素の上部電極中への拡散や水素バリア膜と上
部電極との反応性および密着性等の相性を考慮する必要
が無い。
According to the second semiconductor device of the present invention,
Since the hydrogen barrier film is formed after the contact is formed, it is possible to reduce damage caused in a later step through the contact. Further, it is not necessary to consider the diffusion of the elements in the hydrogen barrier film into the upper electrode and the compatibility of the hydrogen barrier film with the upper electrode, such as reactivity and adhesion.

【0018】また、上記第1の半導体装置と比較して、
上部電極と配線との電気的接続は水素バリア膜を取り囲
む導電性バリア膜を通じて行えるため、水素バリア膜と
して絶縁性膜を用いることが可能となる。したがって、
水素バリア膜の選択範囲を広げることが可能となる。
Further, as compared with the first semiconductor device,
Since the electrical connection between the upper electrode and the wiring can be made through a conductive barrier film surrounding the hydrogen barrier film, an insulating film can be used as the hydrogen barrier film. Therefore,
It is possible to widen the selection range of the hydrogen barrier film.

【0019】本発明に係る第3の半導体装置は、半導体
基板上に形成された下部電極と強誘電体を用いた容量絶
縁膜と上部電極とからなる電子デバイスと、電子デバイ
ス上を含む半導体基板上に形成された層間絶縁膜と、層
間絶縁膜に形成され上部電極に達するコンタクトと、コ
ンタクト上を含み、層間絶縁膜の第1の所定領域上に形
成された導電性バリア膜と、コンタクト上を含み、導電
性バリア膜の第1の所定領域上において、第1の所定領
域よりも狭い第2の所定領域上に形成された水素バリア
膜と、層間絶縁膜上、導電性バリア膜上および導電性水
素バリア膜上に形成された配線とを備えている。
A third semiconductor device according to the present invention is an electronic device including a lower electrode formed on a semiconductor substrate, a capacitor insulating film using a ferroelectric, and an upper electrode, and a semiconductor substrate including the electronic device. An interlayer insulating film formed thereon, a contact formed in the interlayer insulating film to reach the upper electrode, a conductive barrier film formed on a first predetermined region of the interlayer insulating film including on the contact, and And a hydrogen barrier film formed on a second predetermined region narrower than the first predetermined region on the first predetermined region of the conductive barrier film, and on the interlayer insulating film, on the conductive barrier film, and And a wiring formed on the conductive hydrogen barrier film.

【0020】本発明に係る第3の半導体装置において、
導電性バリア膜が窒化チタンからなること、また、水素
バリア膜が酸化アルミニウム、酸化タンタル、または酸
化チタンの少なくともいずれかひとつからなることが好
ましい。
In a third semiconductor device according to the present invention,
Preferably, the conductive barrier film is made of titanium nitride, and the hydrogen barrier film is made of at least one of aluminum oxide, tantalum oxide, and titanium oxide.

【0021】本発明に係る第3の半導体装置によると、
コンタクトを形成後、水素バリア膜を形成しているた
め、後工程で発生するダメージをコンタクトを透過して
受けることを低減することができる。さらに、水素バリ
ア膜中の元素の上部電極中への拡散や水素バリア膜と上
部電極との反応性および密着性等の相性を考慮する必要
が無い。
According to the third semiconductor device of the present invention,
Since the hydrogen barrier film is formed after the contact is formed, it is possible to reduce damage caused in a later step through the contact. Further, it is not necessary to consider the diffusion of the elements in the hydrogen barrier film into the upper electrode and the compatibility of the hydrogen barrier film with the upper electrode, such as reactivity and adhesion.

【0022】また、上記第2の半導体装置と比較して、
上部電極と配線との電気的接続は、直上に形成された水
素バリア膜よりも広い面積を有するために配線と直接に
接続される導電性バリア膜を通じて行えるため、水素バ
リア膜として絶縁性膜を用いることが可能となる。した
がって、水素バリア膜の選択範囲を広げることが可能と
なる。さらに、水素バリア膜上への導電性バリア膜の形
成が不要となる。
Further, as compared with the above-mentioned second semiconductor device,
The electrical connection between the upper electrode and the wiring can be made through a conductive barrier film directly connected to the wiring because it has a larger area than the hydrogen barrier film formed immediately above. It can be used. Therefore, it is possible to widen the selection range of the hydrogen barrier film. Further, it is not necessary to form a conductive barrier film on the hydrogen barrier film.

【0023】本発明に係る第1乃至第3の半導体装置に
おいて、強誘電体を用いた容量絶縁膜がストロンチウ
ム、ビスマス、およびタンタルを含む層状構造ペロブス
カイト型複合酸化物、または、鉛、ジルコニウム、およ
びチタンを含むペロブスカイト型複合酸化物のいずれか
一方からなることが好ましい。
In the first to third semiconductor devices according to the present invention, the capacitance insulating film using a ferroelectric is a layered perovskite-type composite oxide containing strontium, bismuth and tantalum, or lead, zirconium and It is preferable to be composed of any one of perovskite-type composite oxides containing titanium.

【0024】本発明に係る第1乃至第3の半導体装置に
おいて、電極が白金、または白金を含む多層膜のいずれ
か一方からなることが好ましい。
In the first to third semiconductor devices according to the present invention, it is preferable that the electrode is made of either platinum or a multilayer film containing platinum.

【0025】本発明に係る第1乃至第3の半導体装置に
おいて、層間絶縁膜がシリコン酸化膜、またはリン、ホ
ウ素の少なくとも一方を含むシリコン酸化膜のいずれか
一方からなることが好ましい。
In the first to third semiconductor devices according to the present invention, it is preferable that the interlayer insulating film is made of one of a silicon oxide film and a silicon oxide film containing at least one of phosphorus and boron.

【0026】本発明に係る第1乃至第3の半導体装置に
おいて、配線がチタンを最下層とし、少なくともアルミ
ニウムを上層に含む多層膜からなることが好ましい。
In the first to third semiconductor devices according to the present invention, it is preferable that the wiring is formed of a multilayer film including titanium as a lowermost layer and at least aluminum as an upper layer.

【0027】本発明に係る第1の半導体装置の製造方法
は、半導体基板上に下部電極と強誘電体を用いた容量絶
縁膜と上部電極とからなる電子デバイスを形成する工程
と、電子デバイス上を含む半導体基板上に層間絶縁膜を
堆積する工程と、層間絶縁膜に上部電極に達するコンタ
クトを形成する工程と、層間絶縁膜上およびコンタクト
上に導電性バリア膜を堆積する工程と、コンタクト上を
含み、導電性バリア膜上に導電性水素バリア膜を堆積す
る工程と、導電性バリア膜および導電性水素バリア膜を
コンタクトを含む領域でパターニングする工程と、層間
絶縁膜上、導電性バリア膜上および導電性水素バリア膜
上に導電膜を堆積する工程と、導電膜をパターニングし
て配線を形成する工程とを備えている。
A first method of manufacturing a semiconductor device according to the present invention includes a step of forming an electronic device comprising a lower electrode, a capacitor insulating film using a ferroelectric, and an upper electrode on a semiconductor substrate; Depositing an interlayer insulating film on a semiconductor substrate including: a step of forming a contact reaching the upper electrode in the interlayer insulating film; a step of depositing a conductive barrier film on the interlayer insulating film and on the contact; A step of depositing a conductive hydrogen barrier film on the conductive barrier film, a step of patterning the conductive barrier film and the conductive hydrogen barrier film in a region including the contact, and a step of forming a conductive barrier film on the interlayer insulating film A step of depositing a conductive film on the conductive film and the conductive hydrogen barrier film; and a step of forming a wiring by patterning the conductive film.

【0028】本発明に係る第1の半導体装置の製造方法
によると、コンタクトを形成後、導電性水素バリア膜を
形成しているため、強誘電体膜が後工程で発生するダメ
ージをコンタクトを透過して受けることを低減すること
ができる。さらに、導電性水素バリア膜中の元素の上部
電極中への拡散や水素バリア膜と上部電極との反応性お
よび密着性等の相性を考慮する必要が無い。
According to the first method of manufacturing a semiconductor device according to the present invention, since the conductive hydrogen barrier film is formed after the contact is formed, the damage caused by the ferroelectric film in a later step is transmitted through the contact. Can be reduced. Further, it is not necessary to consider the diffusion of the elements in the conductive hydrogen barrier film into the upper electrode and the compatibility between the hydrogen barrier film and the upper electrode such as reactivity and adhesion.

【0029】本発明に係る第2の半導体装置の製造方法
は、半導体基板上に下部電極と強誘電体を用いた容量絶
縁膜と上部電極とからなる電子デバイスを形成する工程
と、電子デバイス上を含む半導体基板上に層間絶縁膜を
堆積する工程と、層間絶縁膜に上部電極に達するコンタ
クトを形成する工程と、層間絶縁膜上およびコンタクト
上に第1の導電性バリア膜を堆積する工程と、コンタク
ト上を含み、第1の導電性バリア膜上に水素バリア膜を
堆積する工程と、水素バリア膜をコンタクトを含む第1
の所定領域でパターニングする工程と、第1の導電性バ
リア膜および水素バリア膜上に第2の導電性バリア膜を
堆積する工程と、第1の所定領域を覆い、かつ第1の所
定領域より広い第2の所定領域で、第1および第2の導
電性バリア膜をパターニングする工程と、層間絶縁膜上
および第1および第2の導電性バリア膜上に導電膜を堆
積する工程と、導電膜をパターニングして配線を形成す
る工程とを備えている。
A second method of manufacturing a semiconductor device according to the present invention comprises the steps of forming an electronic device comprising a lower electrode, a capacitor insulating film using a ferroelectric, and an upper electrode on a semiconductor substrate; Depositing an interlayer insulating film on a semiconductor substrate including: forming a contact reaching the upper electrode in the interlayer insulating film; depositing a first conductive barrier film on the interlayer insulating film and on the contact; Depositing a hydrogen barrier film on the first conductive barrier film, including on the contact;
Patterning in a predetermined region, depositing a second conductive barrier film on the first conductive barrier film and the hydrogen barrier film, covering the first predetermined region, and Patterning the first and second conductive barrier films in a wide second predetermined region, depositing a conductive film on the interlayer insulating film and on the first and second conductive barrier films, Forming a wiring by patterning the film.

【0030】本発明に係る第2の半導体装置の製造方法
によると、コンタクトを形成後、水素バリア膜を形成し
ているため、後工程で発生するダメージをコンタクトを
透過して受けることを低減することができる。さらに、
水素バリア膜中の元素の上部電極中への拡散や水素バリ
ア膜と上部電極との反応性および密着性等の相性を考慮
する必要が無い。
According to the second method of manufacturing a semiconductor device according to the present invention, since the hydrogen barrier film is formed after the contact is formed, it is possible to reduce damage caused in a later step through the contact. be able to. further,
It is not necessary to consider the diffusion of elements in the hydrogen barrier film into the upper electrode and the compatibility between the hydrogen barrier film and the upper electrode such as reactivity and adhesion.

【0031】また、上記第1の半導体装置の製造方法と
比較して、上部電極と配線との電気的接続は水素バリア
膜を取り囲む導電性バリア膜を通じて行えるため、水素
バリア膜として絶縁性膜を用いることが可能となる。し
たがって、水素バリア膜の選択範囲を広げることが可能
となる。
Further, as compared with the first method for manufacturing a semiconductor device, the electrical connection between the upper electrode and the wiring can be made through the conductive barrier film surrounding the hydrogen barrier film. It can be used. Therefore, it is possible to widen the selection range of the hydrogen barrier film.

【0032】本発明に係る第3の半導体装置の製造方法
は、半導体基板上に下部電極と強誘電体を用いた容量絶
縁膜と上部電極とからなる電子デバイスを形成する工程
と、電子デバイス上を含む半導体基板上に層間絶縁膜を
堆積する工程と、層間絶縁膜に上部電極に達するコンタ
クトを形成する工程と、層間絶縁膜上およびコンタクト
上に導電性バリア膜を堆積する工程と、コンタクト上を
含み、導電性バリア膜上に水素バリア膜を堆積する工程
と、導電性バリア膜および水素バリア膜をコンタクトを
含む領域で同一マスクを用いてテーパーエッチングし、
導電性バリア膜を第1の所定領域に、水素バリア膜を第
1の所定領域よりも狭い第2の所定領域にパターニング
する工程と、層間絶縁膜上、導電性バリア膜上および水
素バリア膜上に導電膜を堆積する工程と、導電膜を少な
くとも導電性バリア膜を覆うようにパターニングして配
線を形成する工程とを備えている。
A third method of manufacturing a semiconductor device according to the present invention comprises the steps of: forming an electronic device comprising a lower electrode, a capacitor insulating film using a ferroelectric, and an upper electrode on a semiconductor substrate; Depositing an interlayer insulating film on a semiconductor substrate including: a step of forming a contact reaching the upper electrode in the interlayer insulating film; a step of depositing a conductive barrier film on the interlayer insulating film and on the contact; Including, the step of depositing a hydrogen barrier film on the conductive barrier film, the taper etching using the same mask in the region including the contact the conductive barrier film and the hydrogen barrier film,
Patterning a conductive barrier film in a first predetermined region and a hydrogen barrier film in a second predetermined region smaller than the first predetermined region; and forming a pattern on the interlayer insulating film, the conductive barrier film and the hydrogen barrier film. And a step of forming a wiring by patterning the conductive film so as to cover at least the conductive barrier film.

【0033】本発明に係る第3の半導体装置の製造方法
によると、コンタクトを形成後、水素バリア膜を形成し
ているため、後工程で発生するダメージをコンタクトを
透過して受けることを低減することができる。さらに、
水素バリア膜中の元素の上部電極中への拡散や水素バリ
ア膜と上部電極との反応性および密着性等の相性を考慮
する必要が無い。
According to the third method of manufacturing a semiconductor device according to the present invention, the hydrogen barrier film is formed after the contact is formed, so that damage caused in a later step is prevented from being transmitted through the contact. be able to. further,
It is not necessary to consider the diffusion of elements in the hydrogen barrier film into the upper electrode and the compatibility between the hydrogen barrier film and the upper electrode such as reactivity and adhesion.

【0034】また、上記第2の半導体装置の製造方法と
比較して、上部電極と配線との電気的接続は、直上に形
成された水素バリア膜よりも広い面積を有するために配
線と直接に接続される導電性バリア膜を通じて行えるた
め、水素バリア膜として絶縁性膜を用いることが可能と
なる。したがって、水素バリア膜の選択範囲を広げるこ
とが可能となる。さらに、導電性バリア膜と水素バリア
膜とを同一マスクによってパターニングできるためマス
ク工程を削減できると同時に、水素バリア膜上への導電
性バリア膜の形成が不要となる。
Further, compared to the above-described second method for manufacturing a semiconductor device, the electrical connection between the upper electrode and the wiring has a larger area than the hydrogen barrier film formed immediately above, so that the wiring is directly connected to the wiring. Since this can be performed through the conductive barrier film to be connected, an insulating film can be used as the hydrogen barrier film. Therefore, it is possible to widen the selection range of the hydrogen barrier film. Further, since the conductive barrier film and the hydrogen barrier film can be patterned using the same mask, the number of mask steps can be reduced, and the formation of the conductive barrier film on the hydrogen barrier film becomes unnecessary.

【0035】本発明に係る第4の半導体装置の製造方法
は、半導体基板上に下部電極と強誘電体を用いた容量絶
縁膜と上部電極とからなる電子デバイスを形成する工程
と、電子デバイス上を含む前記半導体基板上に層間絶縁
膜を堆積する工程と、層間絶縁膜に上部電極に達するコ
ンタクトを形成する工程と、層間絶縁膜上およびコンタ
クト上に、後工程で実施される最高温度を超える温度で
の加熱スパッタにより導電性バリア膜を堆積する工程
と、導電性バリア膜をコンタクトを含む領域でパターニ
ングする工程と、層間絶縁膜上、導電性バリア膜上に導
電膜を堆積する工程と、導電膜をパターニングして配線
を形成する工程とを備えている。
A fourth method of manufacturing a semiconductor device according to the present invention comprises the steps of: forming an electronic device comprising a lower electrode, a capacitor insulating film using a ferroelectric, and an upper electrode on a semiconductor substrate; A step of depositing an interlayer insulating film on the semiconductor substrate, a step of forming a contact reaching the upper electrode in the interlayer insulating film, and a step of: Depositing a conductive barrier film by heating sputtering at a temperature, patterning the conductive barrier film in a region including the contact, and depositing a conductive film on the interlayer insulating film and the conductive barrier film; Forming a wiring by patterning the conductive film.

【0036】本発明に係る第4の半導体装置の製造方法
において、導電性バリア膜を窒化チタンを用いて形成す
ることが好ましい。
In the fourth method for manufacturing a semiconductor device according to the present invention, it is preferable that the conductive barrier film is formed using titanium nitride.

【0037】第4の半導体装置の製造方法によると、コ
ンタクト形成後、後工程で実施される最高温度を超える
温度での加熱スパッタにより導電性バリア膜を形成して
いるため、導電性バリア膜中の水分量が減少し、かつ後
工程の熱処理によってさらに水分が発生することがない
ため、導電性バリア膜中の水分による強誘電体膜の受け
るダメージを低減できる。また、後工程において上層に
形成される膜から発生する水素あるいは水分を導電性バ
リア膜中に取り込むことによって、水素あるいは水分が
コンタクトを通して拡散し、強誘電体膜にダメージを与
えることを低減できる。
According to the fourth method for manufacturing a semiconductor device, after the contact is formed, the conductive barrier film is formed by heating and sputtering at a temperature exceeding the maximum temperature performed in a later step. Of the ferroelectric film can be reduced because the amount of water in the conductive barrier film does not increase and the amount of water in the conductive barrier film does not increase. In addition, by incorporating hydrogen or moisture generated from a film formed in an upper layer in a later step into the conductive barrier film, it is possible to reduce the possibility that hydrogen or moisture diffuses through the contact and damages the ferroelectric film.

【0038】[0038]

【発明の実施の形態】(第1の実施形態)以下、本発明
の第1の実施形態に係る半導体装置の製造方法につい
て、図1(a)〜(d)および図2(a)、(b)を参
照しながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) Hereinafter, a method for manufacturing a semiconductor device according to a first embodiment of the present invention will be described with reference to FIGS. 1 (a) to 1 (d) and FIGS. This will be described with reference to b).

【0039】まず、図1(a)に示すように、MOSト
ランジスタ等の素子を形成した半導体基板100上にシ
リコン酸化膜101を1500nm堆積した後、レジス
トエッチバックにより平坦化する。次に、図1(b)に
示すように白金膜を200nm、ストロンチウム、ビス
マス、タンタル等からなる強誘電体膜を200nm、白
金膜を200nm順次堆積した後、ドライエッチングに
より順次パターニングして、下部電極102、容量絶縁
膜103、上部電極104からなる容量素子を形成す
る。その後、酸素雰囲気800℃にてアニールを行い、
容量素子形成時のドライエッチングにより強誘電体膜が
受けるダメージを回復させる。
First, as shown in FIG. 1A, a silicon oxide film 101 is deposited to a thickness of 1500 nm on a semiconductor substrate 100 on which elements such as MOS transistors are formed, and then flattened by resist etch back. Next, as shown in FIG. 1 (b), a platinum film is deposited to a thickness of 200 nm, a ferroelectric film made of strontium, bismuth, tantalum or the like is deposited to a thickness of 200 nm, and a platinum film is deposited to a thickness of 200 nm. A capacitance element including the electrode 102, the capacitance insulating film 103, and the upper electrode 104 is formed. After that, annealing is performed at 800 ° C. in an oxygen atmosphere,
Damage to the ferroelectric film due to dry etching at the time of forming the capacitor is recovered.

【0040】次に、図1(c)に示すように、シリコン
酸化膜105を500nm堆積した後、上部電極104
に到達するコンタクト106を形成する。その後、酸素
雰囲気800℃にてアニールを行い、層間絶縁膜堆積時
に発生する水素やコンタクトドライエッチングにより強
誘電体膜が受けるダメージを回復させる。
Next, as shown in FIG. 1C, after a silicon oxide film 105 is deposited to a thickness of 500 nm, an upper electrode 104 is formed.
Is formed. After that, annealing is performed at 800 ° C. in an oxygen atmosphere to recover damage to the ferroelectric film due to hydrogen or contact dry etching generated during deposition of the interlayer insulating film.

【0041】次に、図1(d)に示すように例えば窒化
チタンを50nm、その上に例えばチタンを100nm
堆積した後、これらをパターニングしてコンタクト10
6を含む所定領域上に、導電性バリア膜107および導
電性水素バリア膜108からなる積層膜を形成する。
Next, as shown in FIG. 1D, for example, titanium nitride is formed to a thickness of 50 nm, and
After deposition, these are patterned to form contacts 10
6 is formed on a predetermined region including the conductive film 6 including a conductive barrier film 107 and a conductive hydrogen barrier film 108.

【0042】次に、図2(a)に示すように、容量素子
以外のMOSトランジスタ等へのコンタクト109を形
成する。次に、図2(b)に示すように下層よりチタン
20nm、窒化チタン100nm、アルミニウム700
nm、および窒化チタン50nmの4層からなる金属膜
を堆積した後、パターニングして、配線110を形成す
る。その後、酸素雰囲気450℃にてアニールを行い、
金属膜堆積や配線ドライエッチングにより強誘電体膜が
受けるダメージを回復させる。
Next, as shown in FIG. 2A, a contact 109 to a MOS transistor or the like other than the capacitive element is formed. Next, as shown in FIG. 2B, from the lower layer, titanium 20 nm, titanium nitride 100 nm, aluminum 700
After depositing a metal film composed of four layers of 50 nm and 50 nm of titanium nitride, the wiring 110 is formed by patterning. After that, annealing is performed at 450 ° C. in an oxygen atmosphere,
It recovers damage to the ferroelectric film due to metal film deposition and wiring dry etching.

【0043】その後、多層配線のために、層間膜堆積、
コンタクト形成、金属膜堆積、配線形成を繰り返し、最
後に保護膜堆積、パッド部開口を行う。
Thereafter, an interlayer film is deposited for multilayer wiring,
Contact formation, metal film deposition, and wiring formation are repeated, and finally a protective film is deposited and a pad opening is performed.

【0044】第1の実施形態によると、コンタクト10
6を形成し、酸素雰囲気800℃でのアニール後、コン
タクト106上にチタンからなる導電性水素バリア膜1
08を形成しているため、後工程で発生するコンタクト
を透過して強誘電体膜が受けるダメージを低減できる。
According to the first embodiment, the contact 10
6 is formed, and after annealing in an oxygen atmosphere at 800 ° C., the conductive hydrogen barrier film 1 made of titanium is formed on the contact 106.
Since 08 is formed, it is possible to reduce damage to the ferroelectric film that is transmitted through a contact generated in a later step.

【0045】ここで、導電性水素バリア膜108とし
て、チタンを用いているが、チタンアルミニウム合金、
窒化チタンアルミニウム、窒化アルミニウム、酸化イリ
ジウム等の他の水素透過性の低い導電膜を用いても同様
の効果が得られる。
Here, titanium is used for the conductive hydrogen barrier film 108, but a titanium aluminum alloy,
The same effect can be obtained by using another conductive film having low hydrogen permeability such as titanium aluminum nitride, aluminum nitride, and iridium oxide.

【0046】また、導電性水素バリア膜108の下に上
部電極104と密着性が良く反応性が低い導電性バリア
膜107を用いているため、導電性水素バリア膜108
の元素の上部電極104中への拡散や導電性水素バリア
膜108と上部電極104との反応性、密着性等の相性
を考慮する必要が無い。具体的には、例えばチタンは白
金中を拡散し、強誘電体膜を劣化させる。あるいは、ア
ルミニウムは高温で、白金と反応し、堆積膨張する。し
たがって、導電性水素バリア膜108の下に導電性バリ
ア膜107を用いることにより、プロセスの自由度を増
加させたり、マージンを増大させるという効果がある。
Since the conductive barrier film 107 having good adhesion to the upper electrode 104 and low reactivity is used under the conductive hydrogen barrier film 108, the conductive hydrogen barrier film 108
It is not necessary to consider the diffusion of the element into the upper electrode 104, the compatibility of the conductive hydrogen barrier film 108 with the upper electrode 104, and the compatibility such as adhesion. Specifically, for example, titanium diffuses in platinum and deteriorates the ferroelectric film. Alternatively, at high temperatures, aluminum reacts with platinum and deposits and expands. Therefore, using the conductive barrier film 107 under the conductive hydrogen barrier film 108 has an effect of increasing the degree of freedom of the process and increasing the margin.

【0047】(第2の実施形態)以下、本発明の第2の
実施形態に係る半導体装置およびその製造方法につい
て、図3(a)〜(d)および図4(a)〜(c)を参
照しながら説明する。
(Second Embodiment) FIGS. 3A to 3D and FIGS. 4A to 4C show a semiconductor device and a method of manufacturing the same according to a second embodiment of the present invention. It will be described with reference to FIG.

【0048】まず、図3(a)に示すように、MOSト
ランジスタ等の素子を形成した半導体基板100上にシ
リコン酸化膜101を1500nm堆積した後、レジス
トエッチバックにより平坦化する。次に、図3(b)に
示すように白金膜を200nm、ストロンチウム、ビス
マス、タンタル等からなる強誘電体膜を200nm、白
金膜を200nm順次堆積した後、ドライエッチングに
より順次パターニングして、下部電極102、容量絶縁
膜103、上部電極104からなる容量素子を形成す
る。その後、酸素雰囲気800℃にてアニールを行い、
容量素子形成時のドライエッチングにより強誘電体膜が
受けるダメージを回復させる。
First, as shown in FIG. 3A, a silicon oxide film 101 is deposited to a thickness of 1500 nm on a semiconductor substrate 100 on which elements such as MOS transistors are formed, and then flattened by resist etch back. Next, as shown in FIG. 3B, a platinum film is deposited in order of 200 nm, a ferroelectric film made of strontium, bismuth, tantalum or the like is deposited in order of 200 nm, and a platinum film is deposited in order of 200 nm. A capacitance element including the electrode 102, the capacitance insulating film 103, and the upper electrode 104 is formed. After that, annealing is performed at 800 ° C. in an oxygen atmosphere,
Damage to the ferroelectric film due to dry etching at the time of forming the capacitor is recovered.

【0049】次に、図3(c)に示すように、シリコン
酸化膜105を500nm堆積した後、上部電極104
に到達するコンタクト106を形成する。その後、酸素
雰囲気800℃にてアニールを行い、層間絶縁膜堆積時
に発生する水素やコンタクトドライエッチングにより強
誘電体膜が受けるダメージを回復させる。
Next, as shown in FIG. 3C, after a silicon oxide film 105 is deposited to a thickness of 500 nm, an upper electrode 104 is formed.
Is formed. After that, annealing is performed at 800 ° C. in an oxygen atmosphere to recover damage to the ferroelectric film due to hydrogen or contact dry etching generated during deposition of the interlayer insulating film.

【0050】次に、図3(d)に示すように例えば窒化
チタンを50nm、その上に例えば酸化アルミニウム1
00nmを堆積した後、まず、酸化アルミニウムをコン
タクト106を含む領域でパターニングして、絶縁性水
素バリア膜111を形成する。
Next, as shown in FIG. 3D, for example, titanium nitride is formed to a thickness of 50 nm, and
After depositing 00 nm, first, aluminum oxide is patterned in a region including the contact 106 to form an insulating hydrogen barrier film 111.

【0051】次に、図4(a)に示すように例えば窒化
チタンを50nm堆積した後、先に堆積した窒化チタン
と一緒に絶縁性水素バリア膜111よりも広い領域でパ
ターニングして、導電性バリア膜107および112を
形成する。このようにして導電性バリア膜107、絶縁
性水素バリア膜111および導電性バリア膜112から
なる積層膜を形成する。
Next, as shown in FIG. 4A, for example, titanium nitride is deposited to a thickness of 50 nm and then patterned together with the previously deposited titanium nitride in a region wider than the insulating hydrogen barrier film 111 to form a conductive film. Barrier films 107 and 112 are formed. Thus, a stacked film including the conductive barrier film 107, the insulating hydrogen barrier film 111, and the conductive barrier film 112 is formed.

【0052】次に、図4(b)に示すように、容量素子
以外のMOSトランジスタ等へのコンタクト109を形
成する。次に、図4(c)に示すように下層よりチタン
20nm、窒化チタン100nm、アルミニウム700
nm、および窒化チタン50nmの4層からなる金属膜
を堆積した後、パターニングして、配線110を形成す
る。その後、酸素雰囲気450℃にてアニールを行い、
金属膜堆積や配線ドライエッチングにより強誘電体膜が
受けるダメージを回復させる。
Next, as shown in FIG. 4B, a contact 109 to a MOS transistor or the like other than the capacitive element is formed. Next, as shown in FIG. 4C, titanium 20 nm, titanium nitride 100 nm, aluminum 700
After depositing a metal film composed of four layers of 50 nm and 50 nm of titanium nitride, the wiring 110 is formed by patterning. After that, annealing is performed at 450 ° C. in an oxygen atmosphere,
It recovers damage to the ferroelectric film due to metal film deposition and wiring dry etching.

【0053】その後、多層配線のために、層間膜堆積、
コンタクト形成、金属膜堆積、配線形成を繰り返し、最
後に保護膜堆積、パッド部開口を行う。
Thereafter, an interlayer film is deposited for a multilayer wiring,
Contact formation, metal film deposition, and wiring formation are repeated, and finally a protective film is deposited and a pad opening is performed.

【0054】第2の実施形態によると、コンタクト10
6を形成し、酸素雰囲気800℃でのアニール後、コン
タクト106上に酸化アルミニウムからなる絶縁性水素
バリア膜111を形成しているため、後工程で発生する
コンタクトを透過して受けるダメージを低減できる。
According to the second embodiment, the contact 10
6, and after annealing in an oxygen atmosphere at 800 ° C., the insulating hydrogen barrier film 111 made of aluminum oxide is formed on the contact 106, so that damage caused by passing through the contact generated in a later step can be reduced. .

【0055】ここで、絶縁性水素バリア膜111とし
て、酸化アルミニウムを用いているが、酸化タンタル、
酸化チタン等の他の水素透過性の低い絶縁膜を用いても
同様の効果が得られる。
Here, although aluminum oxide is used for the insulating hydrogen barrier film 111, tantalum oxide,
The same effect can be obtained by using another insulating film having low hydrogen permeability such as titanium oxide.

【0056】また、導電性バリア膜107および112
の間に絶縁性水素バリア膜111が挟まった積層膜とな
っているため、コンタクト上に配せられながら、絶縁膜
を用いることができる。したがって、第1の実施形態に
比べて水素バリア膜の選択肢を広げることができる。
The conductive barrier films 107 and 112
Since the insulating hydrogen barrier film 111 is interposed between the stacked films, the insulating film can be used while being disposed on the contact. Therefore, the options of the hydrogen barrier film can be expanded as compared with the first embodiment.

【0057】なお、言うまでもなく、絶縁性水素バリア
膜111の代わりに第1の実施形態で記載した導電性水
素バリア膜108を用いても構わない。
Needless to say, the conductive hydrogen barrier film 108 described in the first embodiment may be used instead of the insulating hydrogen barrier film 111.

【0058】(第3の実施形態)以下、本発明の第3の
実施の形態に係る半導体装置およびその製造方法につい
て、図5(a)〜(d)および図6(a)、(b)を参
照しながら説明する。
(Third Embodiment) A semiconductor device and a method of manufacturing the same according to a third embodiment of the present invention will be described below with reference to FIGS. 5 (a) to 5 (d) and FIGS. 6 (a) and 6 (b). This will be described with reference to FIG.

【0059】まず、図5(a)に示すように、MOSト
ランジスタ等の素子を形成した半導体基板100上にシ
リコン酸化膜101を1500nm堆積した後、レジス
トエッチバックにより平坦化する。次に、図5(b)に
示すように白金膜を200nm、ストロンチウム、ビス
マス、タンタル等からなる強誘電体膜を200nm、白
金膜を200nm順次堆積した後、ドライエッチングに
より順次パターニングして、下部電極102、容量絶縁
膜103、上部電極104からなる容量素子を形成す
る。その後、酸素雰囲気800℃にてアニールを行い、
容量素子形成時のドライエッチングにより強誘電体膜が
受けるダメージを回復させる。
First, as shown in FIG. 5A, a silicon oxide film 101 is deposited to a thickness of 1500 nm on a semiconductor substrate 100 on which elements such as MOS transistors are formed, and then flattened by resist etch back. Next, as shown in FIG. 5B, a platinum film is deposited in order of 200 nm, a ferroelectric film made of strontium, bismuth, tantalum or the like is deposited in order of 200 nm, and a platinum film is deposited in order of 200 nm. A capacitance element including the electrode 102, the capacitance insulating film 103, and the upper electrode 104 is formed. After that, annealing is performed at 800 ° C. in an oxygen atmosphere,
Damage to the ferroelectric film due to dry etching at the time of forming the capacitor is recovered.

【0060】次に、図5(c)に示すように、シリコン
酸化膜105を500nm堆積した後、上部電極104
に到達するコンタクト106を形成する。その後、酸素
雰囲気800℃にてアニールを行い、層間絶縁膜堆積時
に発生する水素やコンタクトドライエッチングにより強
誘電体膜が受けるダメージを回復させる。
Next, as shown in FIG. 5C, after depositing a silicon oxide film 105 to a thickness of 500 nm, the upper electrode 104 is formed.
Is formed. After that, annealing is performed at 800 ° C. in an oxygen atmosphere to recover damage to the ferroelectric film due to hydrogen or contact dry etching generated during deposition of the interlayer insulating film.

【0061】次に、図5(d)に示すように例えば窒化
チタンを50nm、その上に例えば酸化アルミニウムを
100nm堆積した後、これらを同一マスクを用いてテ
ーパーエッチングすることによってパターニングし、コ
ンタクト106を含む所定領域上に、導電性バリア膜1
07およびこの導電性バリア膜107より面積の狭い絶
縁性水素バリア膜111からなる積層膜を形成する。
Next, as shown in FIG. 5D, after depositing, for example, titanium nitride to a thickness of 50 nm and, for example, aluminum oxide to a thickness of 100 nm, these are patterned by taper etching using the same mask to form a contact 106. A conductive barrier film 1 on a predetermined region including
07 and an insulating hydrogen barrier film 111 having an area smaller than that of the conductive barrier film 107.

【0062】次に、図6(a)に示すように、容量素子
以外のMOSトランジスタ等へのコンタクト109を形
成する。次に、図6(b)に示すように下層よりチタン
20nm、窒化チタン100nm、アルミニウム700
nm、および窒化チタン50nmの4層からなる金属膜
を堆積した後、パターニングして、配線110を形成す
る。その後、酸素雰囲気450℃にてアニールを行い、
金属膜堆積や配線ドライエッチングにより強誘電体膜が
受けるダメージを回復させる。
Next, as shown in FIG. 6A, a contact 109 to a MOS transistor or the like other than the capacitive element is formed. Next, as shown in FIG. 6B, titanium 20 nm, titanium nitride 100 nm, aluminum 700
After depositing a metal film composed of four layers of 50 nm and 50 nm of titanium nitride, the wiring 110 is formed by patterning. After that, annealing is performed at 450 ° C. in an oxygen atmosphere,
It recovers damage to the ferroelectric film due to metal film deposition and wiring dry etching.

【0063】その後、多層配線のために、層間膜堆積、
コンタクト形成、金属膜堆積、配線形成を繰り返し、最
後に保護膜堆積、パッド部開口を行う。
Thereafter, an interlayer film is deposited for multilayer wiring,
Contact formation, metal film deposition, and wiring formation are repeated, and finally a protective film is deposited and a pad opening is performed.

【0064】第3の実施形態によると、コンタクト10
6を形成し、酸素雰囲気800℃でのアニール後、コン
タクト106上に酸化アルミニウムからなる絶縁性水素
バリア膜111を形成しているため、後工程で発生する
コンタクトを透過して受けるダメージを低減できる。
According to the third embodiment, the contact 10
6, and after annealing in an oxygen atmosphere at 800 ° C., the insulating hydrogen barrier film 111 made of aluminum oxide is formed on the contact 106, so that damage caused by passing through the contact generated in a later step can be reduced. .

【0065】ここで、絶縁性水素バリア膜111とし
て、酸化アルミニウムを用いているが、酸化タンタル、
酸化チタン等の他の水素透過性の低い絶縁膜を用いても
同様の効果が得られる。
Here, although aluminum oxide is used for the insulating hydrogen barrier film 111, tantalum oxide,
The same effect can be obtained by using another insulating film having low hydrogen permeability such as titanium oxide.

【0066】また、導電性バリア膜107および絶縁性
水素バリア膜111を、同一マスクを用いてテーパーエ
ッチングすることによってパターニングし、コンタクト
106を含む所定領域上に、導電性バリア膜107およ
びこの導電性バリア膜107より面積の狭い絶縁性水素
バリア膜111からなる積層膜となっているため、上層
の配線110と導電性バリア膜107とが接触し、両者
の間に絶縁性水素バリア膜111が挟まった構造とな
り、コンタクト上に配せられながら、絶縁膜を用いるこ
とができる。したがって、第1の実施形態に比べて水素
バリア膜の選択肢を広げることができる。
The conductive barrier film 107 and the insulating hydrogen barrier film 111 are patterned by taper etching using the same mask, and the conductive barrier film 107 and the conductive Since the stacked film is formed of the insulating hydrogen barrier film 111 having a smaller area than the barrier film 107, the upper wiring 110 and the conductive barrier film 107 are in contact with each other, and the insulating hydrogen barrier film 111 is sandwiched between the two. Thus, the insulating film can be used while being arranged on the contact. Therefore, the options of the hydrogen barrier film can be expanded as compared with the first embodiment.

【0067】また、同一マスクで導電性バリア膜107
および絶縁性水素バリア膜111をパターニングできる
ため、第2の実施形態と比較して、マスク工程を1回削
減することができ、低コストの半導体装置となる。
The conductive barrier film 107 is formed using the same mask.
In addition, since the insulating hydrogen barrier film 111 can be patterned, the number of mask steps can be reduced by one compared with the second embodiment, resulting in a low-cost semiconductor device.

【0068】なお、第2の実施形態の場合と同様に、絶
縁性水素バリア膜111の代わりに第1の実施形態で記
載した導電性水素バリア膜108を用いても構わない。
As in the case of the second embodiment, the conductive hydrogen barrier film 108 described in the first embodiment may be used instead of the insulating hydrogen barrier film 111.

【0069】(第4の実施形態)以下、本発明の第4の
実施形態に係る半導体装置およびその製造方法につい
て、図7(a)〜(d)および図8(a)、(b)を参
照しながら説明する。
(Fourth Embodiment) FIGS. 7A to 7D and FIGS. 8A and 8B show a semiconductor device and a method of manufacturing the same according to a fourth embodiment of the present invention. It will be described with reference to FIG.

【0070】まず、図7(a)に示すように、MOSト
ランジスタ等の素子を形成した半導体基板100上にシ
リコン酸化膜101を1500nm堆積した後、レジス
トエッチバックにより平坦化する。次に、図7(b)に
示すように白金膜を200nm、ストロンチウム、ビス
マス、タンタル等からなる強誘電体膜を200nm、白
金膜を200nm順次堆積した後、ドライエッチングに
より順次パターニングして、下部電極102、容量絶縁
膜103、上部電極104からなる容量素子を形成す
る。その後、酸素雰囲気800℃にてアニールを行い、
容量素子形成時のドライエッチングにより強誘電体膜が
受けるダメージを回復させる。
First, as shown in FIG. 7A, a silicon oxide film 101 is deposited to a thickness of 1500 nm on a semiconductor substrate 100 on which elements such as MOS transistors are formed, and then flattened by resist etch back. Next, as shown in FIG. 7B, a platinum film is deposited in order of 200 nm, a ferroelectric film made of strontium, bismuth, tantalum or the like is deposited in order of 200 nm, and a platinum film is deposited in order of 200 nm. A capacitance element including the electrode 102, the capacitance insulating film 103, and the upper electrode 104 is formed. After that, annealing is performed at 800 ° C. in an oxygen atmosphere,
Damage to the ferroelectric film due to dry etching at the time of forming the capacitor is recovered.

【0071】次に、図7(c)に示すように、シリコン
酸化膜105を500nm堆積した後、上部電極104
に到達するコンタクト106を形成する。その後、酸素
雰囲気800℃にてアニールを行い、層間絶縁膜堆積時
に発生する水素やコンタクトドライエッチングにより強
誘電体膜が受けるダメージを回復させる。
Next, as shown in FIG. 7C, after a silicon oxide film 105 is deposited to a thickness of 500 nm, the upper electrode 104 is formed.
Is formed. After that, annealing is performed at 800 ° C. in an oxygen atmosphere to recover damage to the ferroelectric film due to hydrogen or contact dry etching generated during deposition of the interlayer insulating film.

【0072】次に、図7(d)に示すように例えば窒化
チタンを450℃での加熱スパッタにより100nm堆
積した後、これをパターニングしてコンタクト106を
含む所定領域上に、導電性バリア膜113を形成する。
Next, as shown in FIG. 7D, for example, titanium nitride is deposited to a thickness of 100 nm by heat sputtering at 450 ° C., and then patterned to form a conductive barrier film 113 on a predetermined region including the contact 106. To form

【0073】次に、図8(a)に示すように、容量素子
以外のMOSトランジスタ等へのコンタクト109を形
成する。次に、図8(b)に示すように下層よりチタン
20nm、窒化チタン100nm、アルミニウム700
nm、および窒化チタン50nmの4層からなる金属膜
を堆積した後、パターニングして、配線110を形成す
る。その後、酸素雰囲気450℃にてアニールを行い、
金属膜堆積や配線ドライエッチングにより強誘電体膜が
受けるダメージを回復させる。
Next, as shown in FIG. 8A, a contact 109 to a MOS transistor or the like other than the capacitive element is formed. Next, as shown in FIG. 8B, titanium 20 nm, titanium nitride 100 nm, aluminum 700
After depositing a metal film composed of four layers of 50 nm and 50 nm of titanium nitride, the wiring 110 is formed by patterning. After that, annealing is performed at 450 ° C. in an oxygen atmosphere,
It recovers damage to the ferroelectric film due to metal film deposition and wiring dry etching.

【0074】その後、多層配線のために、層間膜堆積、
コンタクト形成、金属膜堆積、配線形成を繰り返し、最
後に保護膜堆積、パッド部開口を行う。
After that, for multilayer wiring, an interlayer film is deposited,
Contact formation, metal film deposition, and wiring formation are repeated, and finally a protective film is deposited and a pad opening is performed.

【0075】第4の実施形態によると、コンタクト10
6を形成し、酸素雰囲気800℃でのアニール後、コン
タクト106上に窒化チタンからなる導電性バリア膜1
13を後工程で実施される最高温度を超える温度での加
熱スパッタにより形成しているため、導電性バリア膜中
の水分量が減少し、かつ後工程の熱処理によってさらに
水分が発生することがないため、導電性バリア膜中の水
分による強誘電体膜の受けるダメージを低減できる。ま
た、後工程において上層に形成される膜から発生する水
素あるいは水分を導電性バリア膜中に取り込むことによ
って、水素あるいは水分がコンタクトを通して拡散し、
強誘電体膜にダメージを与えることを低減できる。
According to the fourth embodiment, the contact 10
6 is formed, and after annealing at 800 ° C. in an oxygen atmosphere, a conductive barrier film 1 made of titanium nitride is formed on the contact 106.
Since 13 is formed by heating and sputtering at a temperature exceeding the maximum temperature performed in the subsequent step, the amount of moisture in the conductive barrier film is reduced, and no further moisture is generated by the heat treatment in the subsequent step. Therefore, damage to the ferroelectric film due to moisture in the conductive barrier film can be reduced. In addition, hydrogen or moisture is diffused through a contact by incorporating hydrogen or moisture generated from a film formed in an upper layer in a later step into the conductive barrier film,
Damage to the ferroelectric film can be reduced.

【0076】[0076]

【発明の効果】本発明の半導体装置およびその製造方法
によると、電子デバイスの上部電極上へのコンタクト形
成後に、コンタクトを覆うように導電性水素バリア膜ま
たは絶縁性水素バリア膜を設けるか、あるいはコンタク
トを覆う導電性水素バリア膜を後工程で実施される最高
温度を超える温度での加熱スパッタで形成することによ
り、コンタクトを通して水素あるいは水分が強誘電体膜
に与えるダメージを低減させることができ、信頼性の高
い半導体装置およびその製造方法を得ることができる。
According to the semiconductor device and the method of manufacturing the same of the present invention, after forming a contact on the upper electrode of an electronic device, a conductive hydrogen barrier film or an insulating hydrogen barrier film is provided so as to cover the contact, or By forming the conductive hydrogen barrier film covering the contact by heating sputtering at a temperature exceeding the maximum temperature performed in a later step, it is possible to reduce damage to the ferroelectric film caused by hydrogen or moisture through the contact, A highly reliable semiconductor device and a method for manufacturing the same can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態における、半導体装置
およびその製造方法の各工程を示す断面図
FIG. 1 is a sectional view showing each step of a semiconductor device and a method of manufacturing the same according to a first embodiment of the present invention;

【図2】本発明の第1の実施形態における、半導体装置
およびその製造方法の各工程を示す断面図
FIG. 2 is a sectional view showing each step of a semiconductor device and a method of manufacturing the same according to the first embodiment of the present invention;

【図3】本発明の第2の実施形態における、半導体装置
およびその製造方法の各工程を示す断面図
FIG. 3 is a sectional view showing each step of a semiconductor device and a method of manufacturing the same according to a second embodiment of the present invention;

【図4】本発明の第2の実施形態における、半導体装置
およびその製造方法の各工程を示す断面図
FIG. 4 is a sectional view showing each step of a semiconductor device and a method of manufacturing the same according to a second embodiment of the present invention.

【図5】本発明の第3の実施形態における、半導体装置
およびその製造方法の各工程を示す断面図
FIG. 5 is a sectional view showing each step of a semiconductor device and a method of manufacturing the same according to a third embodiment of the present invention.

【図6】本発明の第3の実施形態における、半導体装置
およびその製造方法の各工程を示す断面図
FIG. 6 is a sectional view showing each step of a semiconductor device and a method of manufacturing the same according to a third embodiment of the present invention.

【図7】本発明の第4の実施形態における、半導体装置
およびその製造方法の各工程を示す断面図
FIG. 7 is a sectional view showing each step of a semiconductor device and a method of manufacturing the same according to a fourth embodiment of the present invention.

【図8】本発明の第4の実施形態における、半導体装置
およびその製造方法の各工程を示す断面図
FIG. 8 is a sectional view showing each step of a semiconductor device and a method of manufacturing the same according to a fourth embodiment of the present invention.

【図9】従来の技術による半導体装置およびその製造方
法の各工程を示す断面図
FIG. 9 is a sectional view showing each step of a conventional semiconductor device and a method of manufacturing the same.

【図10】従来の技術による半導体装置およびその製造
方法の各工程を示す断面図
FIG. 10 is a sectional view showing each step of a conventional semiconductor device and a method of manufacturing the same.

【符号の説明】[Explanation of symbols]

100 半導体基板 101 シリコン酸化膜 102 下部電極 103 容量絶縁膜 104 上部電極 105 シリコン酸化膜 106 上部電極上のコンタクト 107 導電性バリア膜 108 導電性水素バリア膜 109 半導体基板上のコンタクト 110 配線 111 絶縁性水素バリア膜 112 導電性バリア膜 113 加熱スパッタで形成された導電性バリア膜 REFERENCE SIGNS LIST 100 semiconductor substrate 101 silicon oxide film 102 lower electrode 103 capacitive insulating film 104 upper electrode 105 silicon oxide film 106 contact on upper electrode 107 conductive barrier film 108 conductive hydrogen barrier film 109 contact on semiconductor substrate 110 wiring 111 insulating hydrogen Barrier film 112 Conductive barrier film 113 Conductive barrier film formed by heating sputtering

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F033 HH10 HH18 HH32 HH33 HH35 JJ01 JJ10 JJ18 JJ32 JJ33 JJ35 KK07 MM05 MM13 MM15 NN06 NN07 PP18 QQ37 QQ74 RR03 RR04 VV10 XX28 5F083 FR02 JA06 JA14 JA17 JA36 JA38 JA39 JA40 JA43 NA08 PR33  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference)

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に形成された下部電極と強
誘電体を用いた容量絶縁膜と上部電極とからなる電子デ
バイスと、前記電子デバイス上を含む前記半導体基板上
に形成された層間絶縁膜と、前記層間絶縁膜に形成され
前記上部電極に達するコンタクトと、前記層間絶縁膜上
および前記コンタクト上に形成された導電性バリア膜
と、前記コンタクト上を含み、前記導電性バリア膜上に
形成された導電性水素バリア膜と、前記層間絶縁膜上、
前記導電性バリア膜上および前記導電性水素バリア膜上
に形成された配線とを備えていることを特徴とする半導
体装置。
1. An electronic device comprising a lower electrode formed on a semiconductor substrate, a capacitor insulating film using a ferroelectric, and an upper electrode, and an interlayer insulating film formed on the semiconductor substrate including the electronic device. A film, a contact formed on the interlayer insulating film and reaching the upper electrode, a conductive barrier film formed on the interlayer insulating film and on the contact, and on the contact, and on the conductive barrier film. A conductive hydrogen barrier film formed, on the interlayer insulating film,
And a wiring formed on the conductive barrier film and the conductive hydrogen barrier film.
【請求項2】 導電性水素バリア膜がチタン、チタンア
ルミニウム合金、窒化チタンアルミニウム、窒化アルミ
ニウム、または酸化イリジウムの少なくともいずれかひ
とつからなることを特徴とする請求項1記載の半導体装
置。
2. The semiconductor device according to claim 1, wherein the conductive hydrogen barrier film is made of at least one of titanium, titanium aluminum alloy, titanium aluminum nitride, aluminum nitride, and iridium oxide.
【請求項3】 半導体基板上に形成された下部電極と強
誘電体を用いた容量絶縁膜と上部電極とからなる電子デ
バイスと、前記電子デバイス上を含む前記半導体基板上
に形成された層間絶縁膜と、前記層間絶縁膜に形成され
前記上部電極に達するコンタクトと、前記層間絶縁膜上
および前記コンタクト上に形成された第1の導電性バリ
ア膜と、前記コンタクト上を含み、前記第1の導電性バ
リア膜の第1の所定領域上に形成された水素バリア膜
と、前記水素バリア膜を覆って前記第1の導電性バリア
膜の第1の所定領域より広い第2の所定領域上に形成さ
れた第2の導電性バリア膜と、前記層間絶縁膜上および
前記第1および第2の導電性バリア膜上に形成された配
線とを備えていることを特徴とする半導体装置。
3. An electronic device comprising a lower electrode formed on a semiconductor substrate, a capacitor insulating film using a ferroelectric, and an upper electrode, and an interlayer insulating film formed on the semiconductor substrate including the electronic device. A film, a contact formed on the interlayer insulating film and reaching the upper electrode, a first conductive barrier film formed on the interlayer insulating film and on the contact, and on the contact; A hydrogen barrier film formed on a first predetermined region of the conductive barrier film, and a second predetermined region covering the hydrogen barrier film and wider than the first predetermined region of the first conductive barrier film. A semiconductor device comprising: a formed second conductive barrier film; and wirings formed on the interlayer insulating film and on the first and second conductive barrier films.
【請求項4】 第1および第2の導電性バリア膜が窒化
チタンからなることを特徴とする請求項3記載の半導体
装置。
4. The semiconductor device according to claim 3, wherein the first and second conductive barrier films are made of titanium nitride.
【請求項5】 半導体基板上に形成された下部電極と強
誘電体を用いた容量絶縁膜と上部電極とからなる電子デ
バイスと、前記電子デバイス上を含む前記半導体基板上
に形成された層間絶縁膜と、前記層間絶縁膜に形成され
前記上部電極に達するコンタクトと、前記コンタクト上
を含み、前記層間絶縁膜の第1の所定領域上に形成され
た導電性バリア膜と、前記コンタクト上を含み、前記導
電性バリア膜の第1の所定領域上において、前記第1の
所定領域よりも狭い第2の所定領域上に形成された水素
バリア膜と、前記層間絶縁膜上、前記導電性バリア膜上
および前記導電性水素バリア膜上に形成された配線とを
備えていることを特徴とする半導体装置。
5. An electronic device comprising a lower electrode formed on a semiconductor substrate, a capacitor insulating film using a ferroelectric, and an upper electrode, and an interlayer insulating film formed on the semiconductor substrate including the electronic device. A film, a contact formed on the interlayer insulating film and reaching the upper electrode, including a portion above the contact, a conductive barrier film formed on a first predetermined region of the interlayer insulating film, and including the portion above the contact A hydrogen barrier film formed on a second predetermined region narrower than the first predetermined region on a first predetermined region of the conductive barrier film, and a hydrogen barrier film formed on the interlayer insulating film; And a wiring formed on the conductive hydrogen barrier film.
【請求項6】 導電性バリア膜が窒化チタンからなるこ
とを特徴とする請求項1または5記載の半導体装置。
6. The semiconductor device according to claim 1, wherein the conductive barrier film is made of titanium nitride.
【請求項7】 水素バリア膜が酸化アルミニウム、酸化
タンタル、または酸化チタンの少なくともいずれかひと
つからなることを特徴とする請求項3または5記載の半
導体装置。
7. The semiconductor device according to claim 3, wherein the hydrogen barrier film is made of at least one of aluminum oxide, tantalum oxide, and titanium oxide.
【請求項8】 強誘電体を用いた容量絶縁膜がストロン
チウム、ビスマス、およびタンタルを含む層状構造ペロ
ブスカイト型複合酸化物、または、鉛、ジルコニウム、
およびチタンを含むペロブスカイト型複合酸化物のいず
れか一方からなることを特徴とした請求項1乃至7のい
ずれかひとつに記載の半導体装置。
8. A capacitor insulating film using a ferroelectric, wherein a layered perovskite-type composite oxide containing strontium, bismuth, and tantalum, or lead, zirconium,
8. The semiconductor device according to claim 1, wherein the semiconductor device is made of one of a perovskite-type composite oxide containing titanium and titanium.
【請求項9】 電極が白金、または白金を含む多層膜の
いずれか一方からなることを特徴とした請求項1乃至7
のいずれかひとつに記載の半導体装置。
9. The method according to claim 1, wherein the electrode is made of one of platinum and a multilayer film containing platinum.
The semiconductor device according to any one of the above.
【請求項10】 層間絶縁膜がシリコン酸化膜、または
リン、ホウ素の少なくとも一方を含むシリコン酸化膜の
いずれか一方からなることを特徴とした請求項1乃至7
のいずれかひとつに記載の半導体装置。
10. The semiconductor device according to claim 1, wherein the interlayer insulating film is made of one of a silicon oxide film and a silicon oxide film containing at least one of phosphorus and boron.
The semiconductor device according to any one of the above.
【請求項11】 配線がチタンを最下層とし、少なくと
もアルミニウムを上層に含む多層膜からなることを特徴
とした請求項1乃至7のいずれかひとつに記載の半導体
装置。
11. The semiconductor device according to claim 1, wherein the wiring comprises a multilayer film including titanium as a lowermost layer and at least aluminum as an upper layer.
【請求項12】 半導体基板上に下部電極と強誘電体を
用いた容量絶縁膜と上部電極とからなる電子デバイスを
形成する工程と、前記電子デバイス上を含む前記半導体
基板上に層間絶縁膜を堆積する工程と、前記層間絶縁膜
に前記上部電極に達するコンタクトを形成する工程と、
前記層間絶縁膜上および前記コンタクト上に導電性バリ
ア膜を堆積する工程と、前記コンタクト上を含み、前記
導電性バリア膜上に導電性水素バリア膜を堆積する工程
と、前記導電性バリア膜および前記導電性水素バリア膜
を前記コンタクトを含む領域でパターニングする工程
と、前記層間絶縁膜上、前記導電性バリア膜上および前
記導電性水素バリア膜上に導電膜を堆積する工程と、前
記導電膜をパターニングして配線を形成する工程とを備
えていることを特徴とする半導体装置の製造方法。
12. A step of forming an electronic device including a lower electrode, a capacitor insulating film using a ferroelectric, and an upper electrode on a semiconductor substrate, and forming an interlayer insulating film on the semiconductor substrate including the electronic device. Depositing, and forming a contact reaching the upper electrode in the interlayer insulating film;
Depositing a conductive barrier film on the interlayer insulating film and on the contact, including on the contact, depositing a conductive hydrogen barrier film on the conductive barrier film, the conductive barrier film and Patterning the conductive hydrogen barrier film in a region including the contact; depositing a conductive film on the interlayer insulating film, on the conductive barrier film and on the conductive hydrogen barrier film; Forming a wiring by patterning the semiconductor device.
【請求項13】 半導体基板上に下部電極と強誘電体を
用いた容量絶縁膜と上部電極とからなる電子デバイスを
形成する工程と、前記電子デバイス上を含む前記半導体
基板上に層間絶縁膜を堆積する工程と、前記層間絶縁膜
に前記上部電極に達するコンタクトを形成する工程と、
前記層間絶縁膜上および前記コンタクト上に第1の導電
性バリア膜を堆積する工程と、前記コンタクト上を含
み、前記第1の導電性バリア膜上に水素バリア膜を堆積
する工程と、前記水素バリア膜を前記コンタクトを含む
第1の所定領域でパターニングする工程と、前記第1の
導電性バリア膜および前記水素バリア膜上に第2の導電
性バリア膜を堆積する工程と、前記第1の所定領域を覆
い、かつ前記第1の所定領域より広い第2の所定領域
で、前記第1および第2の導電性バリア膜をパターニン
グする工程と、前記層間絶縁膜上および前記第1および
第2の導電性バリア膜上に導電膜を堆積する工程と、前
記導電膜をパターニングして配線を形成する工程とを備
えていることを特徴とする半導体装置の製造方法。
13. A step of forming an electronic device including a lower electrode, a capacitor insulating film using a ferroelectric and an upper electrode on a semiconductor substrate, and forming an interlayer insulating film on the semiconductor substrate including the electronic device. Depositing, and forming a contact reaching the upper electrode in the interlayer insulating film;
Depositing a first conductive barrier film on the interlayer insulating film and on the contact, depositing a hydrogen barrier film on the first conductive barrier film including on the contact, Patterning a barrier film in a first predetermined region including the contact; depositing a second conductive barrier film on the first conductive barrier film and the hydrogen barrier film; Patterning the first and second conductive barrier films in a second predetermined area that covers a predetermined area and is wider than the first predetermined area; and a step of patterning the first and second conductive barrier films on the interlayer insulating film and the first and second areas. A step of depositing a conductive film on the conductive barrier film, and a step of patterning the conductive film to form a wiring.
【請求項14】 半導体基板上に下部電極と強誘電体を
用いた容量絶縁膜と上部電極とからなる電子デバイスを
形成する工程と、前記電子デバイス上を含む前記半導体
基板上に層間絶縁膜を堆積する工程と、前記層間絶縁膜
に前記上部電極に達するコンタクトを形成する工程と、
前記層間絶縁膜上および前記コンタクト上に導電性バリ
ア膜を堆積する工程と、前記コンタクト上を含み、前記
導電性バリア膜上に水素バリア膜を堆積する工程と、前
記導電性バリア膜および前記水素バリア膜を前記コンタ
クトを含む領域で同一マスクを用いてテーパーエッチン
グし、前記導電性バリア膜を第1の所定領域に、前記水
素バリア膜を前記第1の所定領域よりも狭い第2の所定
領域にパターニングする工程と、前記層間絶縁膜上、前
記導電性バリア膜上および前記水素バリア膜上に導電膜
を堆積する工程と、前記導電膜を少なくとも前記導電性
バリア膜を覆うようにパターニングして配線を形成する
工程とを備えていることを特徴とする半導体装置の製造
方法。
14. A step of forming an electronic device comprising a lower electrode, a capacitor insulating film using a ferroelectric and an upper electrode on a semiconductor substrate, and forming an interlayer insulating film on the semiconductor substrate including the electronic device. Depositing, and forming a contact reaching the upper electrode in the interlayer insulating film;
Depositing a conductive barrier film on the interlayer insulating film and on the contact, depositing a hydrogen barrier film on the conductive barrier film including on the contact, The barrier film is taper-etched in a region including the contact using the same mask, the conductive barrier film is formed in a first predetermined region, and the hydrogen barrier film is formed in a second predetermined region smaller than the first predetermined region. Patterning, a step of depositing a conductive film on the interlayer insulating film, the conductive barrier film and the hydrogen barrier film, and patterning the conductive film so as to cover at least the conductive barrier film. Forming a wiring.
【請求項15】 半導体基板上に下部電極と強誘電体を
用いた容量絶縁膜と上部電極とからなる電子デバイスを
形成する工程と、前記電子デバイス上を含む前記半導体
基板上に層間絶縁膜を堆積する工程と、前記層間絶縁膜
に前記上部電極に達するコンタクトを形成する工程と、
前記層間絶縁膜上および前記コンタクト上に、後工程で
実施される最高温度を超える温度での加熱スパッタによ
り導電性バリア膜を堆積する工程と、前記導電性バリア
膜を前記コンタクトを含む領域でパターニングする工程
と、前記層間絶縁膜上、前記導電性バリア膜上に導電膜
を堆積する工程と、前記導電膜をパターニングして配線
を形成する工程とを備えていることを特徴とする半導体
装置の製造方法。
15. A step of forming an electronic device including a lower electrode, a capacitor insulating film using a ferroelectric and an upper electrode on a semiconductor substrate, and forming an interlayer insulating film on the semiconductor substrate including the electronic device. Depositing, and forming a contact reaching the upper electrode in the interlayer insulating film;
Depositing a conductive barrier film on the interlayer insulating film and the contact by heat sputtering at a temperature exceeding a maximum temperature performed in a later step, and patterning the conductive barrier film in a region including the contact And a step of depositing a conductive film on the interlayer insulating film and the conductive barrier film; and a step of forming a wiring by patterning the conductive film. Production method.
【請求項16】 導電性バリア膜を窒化チタンを用いて
形成することを特徴とする請求項14記載の半導体装置
の製造方法。
16. The method according to claim 14, wherein the conductive barrier film is formed using titanium nitride.
JP2001049929A 2001-02-26 2001-02-26 Semiconductor device and its manufacturing method Pending JP2002252336A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001049929A JP2002252336A (en) 2001-02-26 2001-02-26 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001049929A JP2002252336A (en) 2001-02-26 2001-02-26 Semiconductor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2002252336A true JP2002252336A (en) 2002-09-06

Family

ID=18910964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001049929A Pending JP2002252336A (en) 2001-02-26 2001-02-26 Semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2002252336A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296929A (en) * 2003-03-27 2004-10-21 Seiko Epson Corp Process for fabricating ferroelectric capacitor, ferroelectric capacitor, memory element, electronic element, memory device and electronic apparatus
WO2005024950A1 (en) * 2003-09-05 2005-03-17 Fujitsu Limited Semiconductor device and method for manufacturing same
JP2006302976A (en) * 2005-04-15 2006-11-02 Toshiba Corp Semiconductor device and manufacturing method thereof
JP2007250631A (en) * 2006-03-14 2007-09-27 Seiko Epson Corp Ferroelectric memory device, and manufacturing method of ferroelectric memory device
US7576377B2 (en) 2005-05-31 2009-08-18 Oki Semiconductor Co., Ltd. Ferroelectric memory device and manufacturing method thereof

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296929A (en) * 2003-03-27 2004-10-21 Seiko Epson Corp Process for fabricating ferroelectric capacitor, ferroelectric capacitor, memory element, electronic element, memory device and electronic apparatus
WO2005024950A1 (en) * 2003-09-05 2005-03-17 Fujitsu Limited Semiconductor device and method for manufacturing same
JPWO2005024950A1 (en) * 2003-09-05 2006-11-16 富士通株式会社 Semiconductor device and manufacturing method thereof
CN100390999C (en) * 2003-09-05 2008-05-28 富士通株式会社 Semiconductor device and method for manufacturing same
US7498625B2 (en) 2003-09-05 2009-03-03 Fujitsu Microelectronics Limited Semiconductor device and manufacturing method thereof
JP4500262B2 (en) * 2003-09-05 2010-07-14 富士通セミコンダクター株式会社 Semiconductor device and manufacturing method thereof
JP2006302976A (en) * 2005-04-15 2006-11-02 Toshiba Corp Semiconductor device and manufacturing method thereof
US7576377B2 (en) 2005-05-31 2009-08-18 Oki Semiconductor Co., Ltd. Ferroelectric memory device and manufacturing method thereof
JP2007250631A (en) * 2006-03-14 2007-09-27 Seiko Epson Corp Ferroelectric memory device, and manufacturing method of ferroelectric memory device

Similar Documents

Publication Publication Date Title
US6603169B2 (en) Ferroelectric capacitors for integrated circuit memory devices and methods of manufacturing same
JP3955660B2 (en) Semiconductor memory device having ferroelectric capacitor and manufacturing method thereof
JP2002170940A5 (en)
JP2002141478A (en) Semiconductor device and manufacturing method therefor
JP2001044376A (en) Semiconductor device and manufacture thereof
JP2002353416A (en) Semiconductor storage device and manufacturing method therefor
TW434887B (en) Method of manufacturing ferroelectric memory device
JP3251912B2 (en) Method of forming ferroelectric capacitor
JPH1022470A (en) Semiconductor memory device and manufacture thereof
JP2002110931A (en) Ferrodielectric memory device
JP3157734B2 (en) Ferroelectric memory device and method of manufacturing the same
JP2002252336A (en) Semiconductor device and its manufacturing method
JPH1174486A (en) Semiconductor device and manufacture thereof
JP3276351B2 (en) Method for manufacturing semiconductor device
JP2001036024A (en) Capacitor and manufacture thereof
JP4500262B2 (en) Semiconductor device and manufacturing method thereof
JP2002203948A (en) Semiconductor device
JP2926050B2 (en) Semiconductor device and manufacturing method thereof
JP3180768B2 (en) Semiconductor memory device and method of manufacturing the same
WO2000046856A1 (en) Capacitor and method of its manufacture
JP3972128B2 (en) Semiconductor device and manufacturing method thereof
JP4067079B2 (en) Semiconductor device and manufacturing method thereof
JP3376611B2 (en) Method for manufacturing semiconductor device
US6232131B1 (en) Method for manufacturing semiconductor device with ferroelectric capacitors including multiple annealing steps
JP2002164506A (en) Semiconductor device and its manufacturing method