JP2002110931A - Ferrodielectric memory device - Google Patents

Ferrodielectric memory device

Info

Publication number
JP2002110931A
JP2002110931A JP2000302215A JP2000302215A JP2002110931A JP 2002110931 A JP2002110931 A JP 2002110931A JP 2000302215 A JP2000302215 A JP 2000302215A JP 2000302215 A JP2000302215 A JP 2000302215A JP 2002110931 A JP2002110931 A JP 2002110931A
Authority
JP
Japan
Prior art keywords
film
ferroelectric
hydrogen
insulating film
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000302215A
Other languages
Japanese (ja)
Inventor
Takafumi Yoshikawa
貴文 吉川
Takumi Mikawa
巧 三河
Shinichiro Hayashi
慎一郎 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000302215A priority Critical patent/JP2002110931A/en
Publication of JP2002110931A publication Critical patent/JP2002110931A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent hydrogen from infiltrating the capacitor part of a ferrodielectric memory device and causing malfunctions due to deterioration of the capacitor by hydrogen. SOLUTION: The ferrodielectric memory device is constituted by forming on a silicon substrate 11 a device isolating oxide film 12, interlayer insulating film 14 having a contact plug 13, ferrodielectric capacitor 15 which includes a lower electrode 15a and a capacitor insulating film 15b made of a ferrodielectric material and an upper electrode 15c, conductive hydrogen barrier film 16, interlayer insulating film 22 having a contact hole 23, and wiring layer 17 formed in the contact hole 23. The conductive hydrogen barrier film 16 is formed of a TiAl alloy or TiAl nitride or a partially oxidized material of these materials.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、強誘電体キャパシ
タを有する強誘電体メモリ装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ferroelectric memory device having a ferroelectric capacitor.

【0002】[0002]

【従来の技術】近年、半導体装置としては、例えばSr
Bi2Ta29(以下、SBTと記す)やPb(Zr,
Ti)O3(以下、PZTと記す)等のヒステリシス特
性を有する強誘電体材料を容量絶縁膜に用いた、不揮発
性メモリである強誘電体メモリが開発されている。
2. Description of the Related Art In recent years, semiconductor devices such as Sr
Bi 2 Ta 2 O 9 (hereinafter referred to as SBT) or Pb (Zr,
A ferroelectric memory which is a nonvolatile memory using a ferroelectric material having a hysteresis characteristic such as Ti) O 3 (hereinafter referred to as PZT) for a capacitance insulating film has been developed.

【0003】以下、従来の強誘電体メモリ装置について
図面を参照しながら説明する。
Hereinafter, a conventional ferroelectric memory device will be described with reference to the drawings.

【0004】図7は、従来の強誘電体メモリ装置の構成
断面図である。
FIG. 7 is a sectional view showing the structure of a conventional ferroelectric memory device.

【0005】図7に示すように、シリコンよりなる半導
体基板1上にトランジスタ2が形成されており、半導体
基板1上に堆積させた層間絶縁膜3には、導電性薄膜よ
りなる下部電極4aと強誘電体薄膜よりなる容量絶縁膜
4bと導電性薄膜よりなる上部電極4cとを有する強誘
電体キャパシタ4が形成されている。
As shown in FIG. 7, a transistor 2 is formed on a semiconductor substrate 1 made of silicon, and an interlayer insulating film 3 deposited on the semiconductor substrate 1 has a lower electrode 4a made of a conductive thin film. A ferroelectric capacitor 4 having a capacitor insulating film 4b made of a ferroelectric thin film and an upper electrode 4c made of a conductive thin film is formed.

【0006】層間絶縁膜3には、トランジスタ2と強誘
電体キャパシタ4との間に位置する半導体基板1の上面
を露出させる第1のコンタクトホール5と上部電極4c
の上面を露出させる第2のコンタクトホール6とが形成
され、第1のコンタクトホール5と第2のコンタクトホ
ール6に半導体基板1と上部電極4cとを電気的に接続
する導電膜よりなる配線層7が形成されている。層間絶
縁膜3及び配線層7の上には全面にわたって表面保護膜
8が形成されている。
A first contact hole 5 for exposing the upper surface of semiconductor substrate 1 located between transistor 2 and ferroelectric capacitor 4 and an upper electrode 4c are formed in interlayer insulating film 3.
A second contact hole 6 exposing the upper surface of the semiconductor device 1 is formed, and a wiring layer made of a conductive film electrically connecting the semiconductor substrate 1 and the upper electrode 4c to the first contact hole 5 and the second contact hole 6 is formed. 7 are formed. A surface protection film 8 is formed over the entire surface of the interlayer insulating film 3 and the wiring layer 7.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、このよ
うな強誘電体メモリ装置に用いられるSBTやPZT等
の強誘電体は酸化物であるため、還元性雰囲気、特に水
素に曝されると強誘電体酸化物が還元されることで結晶
組成が崩れて、絶縁特性や強誘電体特性が大きく劣化し
てしまうことが知られている。
However, since ferroelectrics such as SBT and PZT used in such a ferroelectric memory device are oxides, they are ferroelectric when exposed to a reducing atmosphere, particularly hydrogen. It is known that the reduction of the body oxide causes the crystal composition to collapse, and the insulating properties and ferroelectric properties to be greatly degraded.

【0008】特に近年、強誘電体メモリ装置の微細化が
図られるに伴って強誘電体キャパシタの縮小化が図られ
ていることから、水素による影響はさらに大きくなって
くる。
In particular, in recent years, the miniaturization of ferroelectric memory devices has been accompanied by the miniaturization of ferroelectric capacitors, so that the influence of hydrogen has further increased.

【0009】ところが、水素を含んだ雰囲気は、LSI
等の半導体装置の製造工程では一般的に生じている。例
えば、Al配線形成後にMOSトランジスタの特性確保
のため、水素を含んだ雰囲気でアニールが行われる。更
に、半導体装置の微細化に伴い、アスペクト比の大きな
コンタクトホールのW(タングステン)の埋め込みには
CVD法が用いられるが、これは水素を含む非常に強い
還元雰囲気下で行われる。
However, the atmosphere containing hydrogen is an LSI.
And so on in the manufacturing process of semiconductor devices. For example, after the Al wiring is formed, annealing is performed in an atmosphere containing hydrogen to secure the characteristics of the MOS transistor. Further, with the miniaturization of semiconductor devices, a CVD method is used for embedding W (tungsten) in a contact hole having a large aspect ratio, which is performed in a very strong reducing atmosphere containing hydrogen.

【0010】本発明では、以上のことを考慮して、強誘
電体メモリ装置製造時の水素還元雰囲気下でも、強誘電
体キャパシタ部の強誘電体材料からなる容量絶縁膜に水
素が侵入しないようにすることで、還元雰囲気による容
量絶縁膜の劣化を防止し得る高集積な強誘電体メモリ装
置を提供することを目的とする。
In the present invention, in consideration of the above, in order to prevent hydrogen from penetrating into the capacitor insulating film made of the ferroelectric material of the ferroelectric capacitor portion even in a hydrogen reducing atmosphere at the time of manufacturing the ferroelectric memory device. Accordingly, an object of the present invention is to provide a highly integrated ferroelectric memory device capable of preventing deterioration of a capacitance insulating film due to a reducing atmosphere.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するた
め、本発明の請求項1記載の強誘電体メモリ装置は、基
板上に、下部電極と前記下部電極上に形成された強誘電
体材料よりなる容量絶縁膜と前記容量絶縁膜上に形成さ
れた上部電極とを有する強誘電体キャパシタが形成さ
れ、前記上部電極上、あるいは、前記上部電極上及び前
記上部電極と前記容量絶縁膜の側面を、導電性水素バリ
ア性を有するTiAl合金又はTiAl合金の窒化物か
らなる膜で覆う構成を有することを特徴とするものであ
る。また、本発明の請求項2記載の強誘電体メモリ装置
は、請求項1記載の強誘電体メモリ装置において、前記
導電性水素バリア性を有する膜が、TiAl合金又はT
iAl合金の窒化物の一部を酸化した膜であることを特
徴とするものである。
According to a first aspect of the present invention, there is provided a ferroelectric memory device comprising a lower electrode on a substrate and a ferroelectric material formed on the lower electrode. Forming a ferroelectric capacitor having a capacitance insulating film made of a material and an upper electrode formed on the capacitance insulating film, and on the upper electrode, or on the upper electrode and the side surfaces of the upper electrode and the capacitance insulating film Is covered with a film made of a TiAl alloy or a nitride of a TiAl alloy having a conductive hydrogen barrier property. Further, in the ferroelectric memory device according to claim 2 of the present invention, in the ferroelectric memory device according to claim 1, the film having the conductive hydrogen barrier property is made of TiAl alloy or TAl.
The film is characterized by being a film obtained by oxidizing a part of the nitride of the iAl alloy.

【0012】これらのTiAl系材料は、2種類の相
(物質)からなる組織を形成する特徴があって水素ガス
のパスとなる粒界ができにくい上に、水素を多く吸蔵し
やすく、かつ、吸蔵した水素を放出する温度が600℃
であるTiと、水素と共有結合するAlとの合金である
ので、多量の水素をより安定に吸蔵することができる。
These TiAl-based materials are characterized by forming a structure composed of two types of phases (substances), making it difficult to form grain boundaries serving as paths for hydrogen gas, easily absorbing a large amount of hydrogen, and Temperature of releasing absorbed hydrogen is 600 ℃
Is an alloy of Ti and Al covalently bonded to hydrogen, so that a large amount of hydrogen can be occluded more stably.

【0013】さらに、TiAl合金やその窒化物を酸化
すると表面に緻密なAl23の相ができるが、そのAl
23は水素のバリア性を有する材料としてよく知られて
いる。それゆえ、水素バリア膜として前記TiAl系材
料を用いた場合、強誘電体メモリ装置製造工程において
水素還元雰囲気に曝されても、前記TiAl系材料によ
って水素が強誘電体材料からなる容量絶縁膜に浸透する
ことを防ぐことができるので、水素還元雰囲気下での強
誘電体キャパシタの特性劣化を回避することができる。
また、前記TiAl系材料は導電性を有しているため電
極取り出し口の開口を設ける必要がないことから、前記
容量絶縁膜を十分保護すると同時に引き出し用の配線層
との良好なコンタクトを取ることができる。
Furthermore, when a TiAl alloy or its nitride is oxidized, a dense Al 2 O 3 phase is formed on the surface.
2 O 3 is well known as a material having a barrier property against hydrogen. Therefore, when the TiAl-based material is used as the hydrogen barrier film, even if the TiAl-based material is exposed to a hydrogen reducing atmosphere in the ferroelectric memory device manufacturing process, the TiAl-based material allows hydrogen to form a capacitive insulating film made of a ferroelectric material. Since the permeation can be prevented, deterioration of the characteristics of the ferroelectric capacitor in a hydrogen reducing atmosphere can be avoided.
In addition, since the TiAl-based material has conductivity, it is not necessary to provide an opening for an electrode outlet. Therefore, it is necessary to sufficiently protect the capacitor insulating film and at the same time make good contact with a wiring layer for drawing. Can be.

【0014】請求項3に係る発明の強誘電体メモリ装置
は、基板上に、下部電極と前記下部電極上に形成された
強誘電体材料よりなる容量絶縁膜と前記容量絶縁膜上に
形成された上部電極とを有する強誘電体キャパシタが形
成され、前記強誘電体キャパシタが絶縁性水素バリア性
を有するアモルファス構造のSi膜あるいはSiC膜で
覆われていることを特徴とするものである。
According to a third aspect of the present invention, there is provided a ferroelectric memory device having a lower electrode, a capacitor insulating film made of a ferroelectric material formed on the lower electrode, and a capacitor insulating film formed on the capacitor insulating film. And a ferroelectric capacitor having an upper electrode formed thereon, and the ferroelectric capacitor is covered with an amorphous structure Si film or SiC film having an insulating hydrogen barrier property.

【0015】前記構成のように水素バリア膜としてSi
のアモルファス構造膜を用いると、結晶化膜のように水
素ガスのパスとなる粒界等がないために十分な水素ガス
遮断性を得ることができるとともに、アモルファスSi
中のSiの未結合手(ダングリングボンド)が容易に水
素と結合することから、水素の吸蔵性も有する。さら
に、アモルファスSiCではSiの未結合手とともにC
の未結合手があり、CとHの結合エネルギーはSiとH
の結合エネルギーより大きいことから、より安定に水素
を吸蔵することが可能である。それゆえ、水素バリア膜
として前記アモルファス構造のSiあるいはSiCを用
いた場合、強誘電体メモリ装置製造工程において水素還
元雰囲気に曝されても、前記材料により水素が強誘電体
材料からなる容量絶縁膜に浸透することを防ぐことがで
きるので、水素還元雰囲気下での強誘電体キャパシタの
特性劣化を回避することができる。
As described above, the hydrogen barrier film is made of Si
When an amorphous structure film is used, since there is no grain boundary or the like which serves as a hydrogen gas path unlike a crystallized film, sufficient hydrogen gas barrier properties can be obtained, and amorphous silicon
Since dangling bonds of Si in the inside are easily bonded to hydrogen, it also has a hydrogen absorbing property. Furthermore, in amorphous SiC, C and C
And the bond energy between C and H is Si and H
, It is possible to more stably store hydrogen. Therefore, when Si or SiC having the amorphous structure is used as the hydrogen barrier film, even if the amorphous silicon or SiC is exposed to a hydrogen reducing atmosphere in the ferroelectric memory device manufacturing process, hydrogen is used as the capacitive insulating film made of a ferroelectric material due to the material. Therefore, it is possible to avoid deterioration of the characteristics of the ferroelectric capacitor in a hydrogen reducing atmosphere.

【0016】請求項4に係る発明の強誘電体メモリ装置
は、基板上に、下部電極と前記下部電極上に形成された
強誘電体材料よりなる容量絶縁膜と前記容量絶縁膜上に
形成された上部電極とを有する強誘電体キャパシタが形
成され、前記強誘電体キャパシタを覆うように形成され
た水素の透過を遮断する水素バリア膜が、水素拡散低減
材料と水素吸蔵材料の積層構成となっていることを特徴
とするものである。
According to a fourth aspect of the present invention, there is provided a ferroelectric memory device, wherein a lower electrode, a capacitor insulating film made of a ferroelectric material formed on the lower electrode, and the capacitor insulating film are formed on the substrate. A ferroelectric capacitor having an upper electrode and a hydrogen barrier film formed so as to cover the ferroelectric capacitor and block the transmission of hydrogen has a laminated structure of a hydrogen diffusion reducing material and a hydrogen storage material. It is characterized by having.

【0017】この構成では水素の拡散低減効果と吸蔵効
果の2つの機構によって水素が強誘電体材料からなる容
量絶縁膜に浸透することを防ぐことができるので、水素
還元雰囲気下での強誘電体キャパシタの特性劣化を回避
することができる。
In this configuration, it is possible to prevent hydrogen from penetrating into the capacitor insulating film made of a ferroelectric material by two mechanisms of a hydrogen diffusion reducing effect and a hydrogen absorbing effect. Deterioration of the characteristics of the capacitor can be avoided.

【0018】本発明の請求項5記載の強誘電体メモリ装
置は、請求項4記載の強誘電体メモリ装置において、前
記水素拡散低減材料が、SiONあるいはSi34から
なることを特徴とするものである。また、本発明の請求
項6記載の強誘電体メモリ装置は、請求項4記載の強誘
電体メモリ装置において、前記水素吸蔵材料の構成元素
がTi、Ta、V、Y、Zr、NbあるいはHfを含む
材料からなることを特徴とするものである。
According to a fifth aspect of the present invention, in the ferroelectric memory device according to the fourth aspect, the hydrogen diffusion reducing material is made of SiON or Si 3 N 4. Things. The ferroelectric memory device according to claim 6 of the present invention is the ferroelectric memory device according to claim 4, wherein the constituent element of the hydrogen storage material is Ti, Ta, V, Y, Zr, Nb or Hf. Characterized by comprising a material containing:

【0019】[0019]

【発明の実施の形態】以下、この発明を図示の実施の形
態により詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments.

【0020】(実施の形態1)図1に本発明の第1の実
施形態に係る強誘電体メモリ装置の側面断面図を示す。
図1に示すように、この強誘電体メモリ装置では、シリ
コン基板11の上に素子分離酸化膜12、コンタクトプ
ラグ13を有する層間絶縁膜14、下部電極15aと強
誘電体材料からなる容量絶縁膜15bと上部電極15c
とを有する強誘電体キャパシタ15、水素バリア膜16
及び配線層17が順番に形成され、上部電極15c上
と、上部電極15c及び容量絶縁膜15bの側面がTi
Al系の水素バリア膜16で覆われている。また、シリ
コン基板11の不純物拡散領域18の間のゲート酸化膜
19の上にゲート電極20が形成されている。
(Embodiment 1) FIG. 1 is a side sectional view of a ferroelectric memory device according to a first embodiment of the present invention.
As shown in FIG. 1, in this ferroelectric memory device, an element isolation oxide film 12, an interlayer insulating film 14 having a contact plug 13 on a silicon substrate 11, a lower electrode 15a and a capacitive insulating film made of a ferroelectric material. 15b and upper electrode 15c
Ferroelectric capacitor 15 and hydrogen barrier film 16 having
And the wiring layer 17 are formed in order, and the upper electrode 15c and the side surfaces of the upper electrode 15c and the capacitor insulating film 15b are formed of Ti.
It is covered with an Al-based hydrogen barrier film 16. A gate electrode 20 is formed on gate oxide film 19 between impurity diffusion regions 18 of silicon substrate 11.

【0021】次に、上述のように構成されたこの第1の
実施形態による強誘電体メモリ装置の製造方法について
図2を用いて説明する。
Next, a method of manufacturing the ferroelectric memory device according to the first embodiment configured as described above will be described with reference to FIG.

【0022】まず図2(a)に示すように、通常のCM
OSプロセスによりシリコン基板11上で不純物拡散領
域18の間(素子分離酸化膜12から隔てられている)
に形成されるゲート酸化膜19上に、ゲート電極20を
形成することによりトランジスタ部を作製する。その
後、BPSG層による第1の層間絶縁膜14を形成し、
図2(a)に示すようにエッチングによってコンタクト
ホールを形成する。コンタクトホールの側面及び底面に
スパッタリング法でTiを10nm、CVD法でTiN
を10nm堆積させた後、CVD法によってWをコンタ
クトホールに埋め込み、CMPによりエッチバックして
コンタクトプラグ13を形成する。
First, as shown in FIG.
Between the impurity diffusion regions 18 on the silicon substrate 11 by the OS process (separated from the element isolation oxide film 12)
A transistor portion is formed by forming a gate electrode 20 on a gate oxide film 19 formed on the substrate. After that, a first interlayer insulating film 14 of a BPSG layer is formed,
As shown in FIG. 2A, a contact hole is formed by etching. 10 nm of Ti by sputtering and TiN by CVD on the side and bottom of the contact hole
Is deposited to a thickness of 10 nm, W is buried in the contact hole by the CVD method, and etched back by the CMP to form the contact plug 13.

【0023】次に図2(b)に示すように、下部電極1
5aをスパッタリング法により40nmのTiN、10
0nmのIr、100nmのIrO2、50nmのPt
を順次成膜し、エッチングにより下部電極15aの加工
を行うことにより形成する。そして、第2の層間絶縁膜
21としてCVD法によりNSG膜を500nm形成
し、CMPにより下部電極15aの上面と第2の層間絶
縁膜21の上面の平坦化を行う。
Next, as shown in FIG.
5a is made of 40 nm TiN, 10
0 nm Ir, 100 nm IrO 2 , 50 nm Pt
Are sequentially formed, and the lower electrode 15a is processed by etching. Then, an NSG film having a thickness of 500 nm is formed as the second interlayer insulating film 21 by the CVD method, and the upper surface of the lower electrode 15a and the upper surface of the second interlayer insulating film 21 are planarized by CMP.

【0024】次に図2(c)に示すように、下部電極1
5aのPt上に例えばSBT膜のような強誘電体材料か
らなる容量絶縁膜15bをスピン塗布により100nm
成膜し、さらにその上にスパッタリング法により上部電
極15cとなるPtを100nm成膜する。そして、容
量絶縁膜15bと上部電極15cが図2(c)に示すよ
うに下部電極15aの上面の面積より大きく残るように
エッチング加工する。
Next, as shown in FIG.
A capacitance insulating film 15b made of a ferroelectric material such as an SBT film is formed on the Pt of 5a by spin coating to a thickness of 100 nm.
A 100 nm Pt film to be the upper electrode 15c is formed thereon by a sputtering method. Then, etching is performed so that the capacitance insulating film 15b and the upper electrode 15c remain larger than the area of the upper surface of the lower electrode 15a as shown in FIG.

【0025】引き続き、導電性の水素バリア膜16を成
膜し、上部電極15cの上面と、上部電極15cと容量
絶縁膜15bの側面を覆う形になるようにエッチング加
工を行う。ここで、水素バリア膜16としてはスパッタ
リング法により成膜したTiAl合金やその窒化物、あ
るいは、それらの材料の一部を酸化した膜として、例え
ば、TiAl合金やその窒化物を酸素中でRTA処理に
より極表面のみを酸化させた膜を用い、その水素バリア
膜16の膜厚を100nmとしている。
Subsequently, a conductive hydrogen barrier film 16 is formed, and etching is performed so as to cover the upper surface of the upper electrode 15c and the side surfaces of the upper electrode 15c and the capacitor insulating film 15b. Here, as the hydrogen barrier film 16, a TiAl alloy or a nitride thereof formed by a sputtering method, or a film obtained by oxidizing a part of these materials, for example, a TiAl alloy or a nitride thereof is subjected to RTA treatment in oxygen. Is used, and the thickness of the hydrogen barrier film 16 is set to 100 nm.

【0026】この後、図2(d)に示すように、全面に
第3の層間絶縁膜22としてO3とTEOS(テトラエ
トキシシラン)を用いた還元性のないCVD法によりN
SG膜を形成した後、上部電極15cの上の第3の層間
絶縁膜22にコンタクトホール23を形成する。そし
て、Al合金等を堆積して所定の形状に加工すること
で、コンタクトホール23を介して上部電極15cと接
続される配線層17を形成し、その配線層17の上に保
護膜を形成する。
Thereafter, as shown in FIG. 2D, N 3 is formed on the entire surface by a non-reducing CVD method using O 3 and TEOS (tetraethoxysilane) as the third interlayer insulating film 22.
After forming the SG film, a contact hole 23 is formed in the third interlayer insulating film 22 on the upper electrode 15c. Then, by depositing an Al alloy or the like and processing it into a predetermined shape, a wiring layer 17 connected to the upper electrode 15c via the contact hole 23 is formed, and a protective film is formed on the wiring layer 17. .

【0027】上記実施の形態においては、上部電極15
cの上面と、上部電極15c及び強誘電体材料からなる
容量絶縁膜15bの側面が水素バリア性を有するTiA
l系材料で覆われるとともに、下部電極15aの最下層
にも水素バリア性のあるTiN膜があるため、強誘電体
キャパシタ15の下面の一部を除く大部分が水素バリア
性のある膜で覆われることになる。それゆえ、強誘電体
キャパシタ形成以後の水素還元雰囲気下での工程におい
ても、酸化物の強誘電体材料からなる容量絶縁膜15b
へ拡散する水素の大部分を防止できるために、容量絶縁
膜15bを構成する強誘電体材料のもつ特性が還元によ
って劣化されない。よって、高信頼性を有する強誘電体
メモリ装置が得られるとともに、高歩留まりを実現でき
る。
In the above embodiment, the upper electrode 15
c and the side surfaces of the upper electrode 15c and the capacitive insulating film 15b made of a ferroelectric material have a hydrogen barrier property.
Since the lower electrode 15a is covered with a TiN film having a hydrogen barrier property also at the lowermost layer, most of the ferroelectric capacitor 15 except for a part of the lower surface is covered with a film having a hydrogen barrier property. Will be Therefore, even in a process under a hydrogen reducing atmosphere after the formation of the ferroelectric capacitor, the capacitance insulating film 15b made of an oxide ferroelectric material can be used.
Since most of the hydrogen diffusing into the capacitor insulating film 15b can be prevented, the characteristics of the ferroelectric material forming the capacitive insulating film 15b are not deteriorated by the reduction. Therefore, a ferroelectric memory device having high reliability can be obtained, and a high yield can be realized.

【0028】また、本実施形態において、下部電極15
aの最下層のTiNの代わりにTiAl合金やその窒化
物を用いると、さらに効果を高めることができる。
In this embodiment, the lower electrode 15
If a TiAl alloy or its nitride is used instead of TiN in the lowermost layer of a, the effect can be further enhanced.

【0029】(実施の形態2)図3に本発明の第2の実
施形態に係る強誘電体メモリ装置の側面断面図を示す。
この強誘電体メモリ装置ではシリコン基板31の上に素
子分離酸化膜32、コンタクトプラグ33を有する層間
絶縁膜34、第1の導電性の水素バリア膜35、下部電
極36aと強誘電体材料からなる容量絶縁膜36bと上
部電極36cとを有する強誘電体キャパシタ36、第2
の導電性の水素バリア膜37、絶縁性の水素バリア膜3
8及び配線層39がこの順で形成され、強誘電体キャパ
シタ36の周辺部が隙間なく水素バリア膜で覆われてい
る。また、シリコン基板31の不純物拡散領域40の間
でゲート酸化膜41の上にゲート電極42が形成されて
いる。
(Embodiment 2) FIG. 3 is a side sectional view of a ferroelectric memory device according to a second embodiment of the present invention.
In this ferroelectric memory device, an element isolation oxide film 32, an interlayer insulating film 34 having a contact plug 33, a first conductive hydrogen barrier film 35, a lower electrode 36a, and a ferroelectric material are formed on a silicon substrate 31. A ferroelectric capacitor 36 having a capacitive insulating film 36b and an upper electrode 36c;
Conductive hydrogen barrier film 37, insulating hydrogen barrier film 3
8 and the wiring layer 39 are formed in this order, and the peripheral portion of the ferroelectric capacitor 36 is covered with the hydrogen barrier film without any gap. Further, a gate electrode 42 is formed on the gate oxide film 41 between the impurity diffusion regions 40 of the silicon substrate 31.

【0030】次に、上述のように構成されたこの第2の
実施形態による強誘電体メモリ装置の製造方法について
図4を用いて説明する。
Next, a method of manufacturing the ferroelectric memory device according to the second embodiment configured as described above will be described with reference to FIG.

【0031】まず図4(a)に示すように、通常のCM
OSプロセスによりシリコン基板31上で不純物拡散領
域40の間(素子分離酸化膜32から隔てられている)
のゲート酸化膜41の上にゲート電極42を形成するこ
とによりトランジスタ部を作製する。
First, as shown in FIG.
Between the impurity diffusion regions 40 on the silicon substrate 31 by the OS process (separated from the element isolation oxide film 32)
A transistor portion is formed by forming a gate electrode 42 on the gate oxide film 41 of FIG.

【0032】その後、BPSG層による第1の層間絶縁
膜34を形成し、図4(a)に示すように、エッチング
によってコンタクトホールを形成する。コンタクトホー
ルの側面及び底面にスパッタリング法でTiを10n
m、CVD法でTiNを10nm堆積させて後、CVD
法によってWをコンタクトホールに埋め込み、CMPに
よりエッチバックしてコンタクトプラグ33を形成す
る。
Thereafter, a first interlayer insulating film 34 of a BPSG layer is formed, and as shown in FIG. 4A, a contact hole is formed by etching. 10n of Ti on the side and bottom of contact hole by sputtering
After depositing 10 nm of TiN by the CVD method,
W is buried in the contact hole by a method and etched back by CMP to form a contact plug 33.

【0033】次に図4(b)に示すように、スパッタリ
ング法により第1の導電性水素バリア膜35であるTi
Al合金あるいはその窒化物を40nm成膜し、その上
に下部電極36aである100nmのIr、100nm
のIrO2、50nmのPtをこの順に成膜する。その
次に、下部電極36aのPt上に例えばSBT膜のよう
な強誘電体材料からなる容量絶縁膜36bをスピン塗布
により100nm成膜し、さらにその上にスパッタリン
グ法により上部電極36cとなるPtを100nm成膜
する。そして、導電性の水素バリア膜37としてスパッ
タリング法によりTiAl合金やTiAl合金の窒化物
を100nm成膜し、第1の導電性水素バリア膜35、
下部電極36a、容量絶縁膜36b、上部電極36c及
び第2の導電性水素バリア膜37を図4(b)に示すよ
うにエッチング加工する。ここで、第2の導電性水素バ
リア膜37として、TiAl合金やTiAl合金の窒化
物の一部を酸化させた膜、例えば、TiAl合金やTi
Al合金の窒化物を酸素中でRTA処理により極表面の
みを酸化させた膜を用いてもよい。
Next, as shown in FIG. 4B, the first conductive hydrogen barrier film 35 of Ti is formed by sputtering.
An Al alloy or a nitride thereof is formed to a thickness of 40 nm, and a lower electrode 36a serving as a lower electrode 36a of Ir of 100 nm or 100 nm
Of IrO 2 and Pt of 50 nm are formed in this order. Next, on the Pt of the lower electrode 36a, a capacitive insulating film 36b made of a ferroelectric material such as an SBT film is formed to a thickness of 100 nm by spin coating, and Pt to become the upper electrode 36c is further formed thereon by sputtering. Deposit 100 nm. Then, as the conductive hydrogen barrier film 37, a TiAl alloy or a nitride of a TiAl alloy is formed to a thickness of 100 nm by a sputtering method, and the first conductive hydrogen barrier film 35,
The lower electrode 36a, the capacitor insulating film 36b, the upper electrode 36c, and the second conductive hydrogen barrier film 37 are etched as shown in FIG. Here, as the second conductive hydrogen barrier film 37, a film obtained by oxidizing a part of nitride of TiAl alloy or TiAl alloy, for example, TiAl alloy or Ti
A film obtained by oxidizing only the extreme surface of an Al alloy nitride by RTA treatment in oxygen may be used.

【0034】引き続き、図4(c)のように絶縁性の水
素バリア膜38を成膜し、強誘電体キャパシタ36の上
面と側面を覆う形になるようにエッチング加工を行う。
ここで、絶縁性の水素バリア膜38としてはアモルファ
ス構造のSiやSiCを用い、その水素バリア膜の膜厚
を200nmとしている。このアモルファス構造のSi
やSiCはCVD法で成膜するのが一般的であるが、C
VD法では成膜時に水素が発生してしまうことから、こ
れら材料の成膜はスパッタリング法で行うことが好まし
い。
Subsequently, as shown in FIG. 4C, an insulating hydrogen barrier film 38 is formed, and etching is performed so as to cover the upper and side surfaces of the ferroelectric capacitor 36.
Here, as the insulating hydrogen barrier film 38, Si or SiC having an amorphous structure is used, and the thickness of the hydrogen barrier film is set to 200 nm. This amorphous structure Si
And SiC are generally formed by the CVD method.
Since hydrogen is generated at the time of film formation in the VD method, film formation of these materials is preferably performed by a sputtering method.

【0035】この後、図4(d)に示すように、全面に
第3の層間絶縁膜43としてO3とTEOSを用いた還
元性のないCVD法によりNSG膜を形成した後、上部
電極36c上の絶縁性の水素バリア膜38と第3の層間
絶縁膜43にコンタクトホール44を形成する。そし
て、Al合金等を堆積して所定の形状に加工すること
で、コンタクトホール44を介して上部電極36cと接
続される配線層39を形成し、その配線層39の上に保
護膜を形成する。
Thereafter, as shown in FIG. 4D, an NSG film is formed on the entire surface as a third interlayer insulating film 43 using a non-reducing CVD method using O 3 and TEOS, and then the upper electrode 36c is formed. A contact hole 44 is formed in the insulating hydrogen barrier film 38 and the third interlayer insulating film 43 above. Then, by depositing an Al alloy or the like and processing it into a predetermined shape, a wiring layer 39 connected to the upper electrode 36c via the contact hole 44 is formed, and a protective film is formed on the wiring layer 39. .

【0036】上記実施の形態においては、強誘電体キャ
パシタ36の上面と下面が導電性で水素バリア性を有す
るTiAl系材料膜で覆われるとともに、強誘電体キャ
パシタの上面と側面が絶縁性で水素バリア性を有するア
モルファス構造のSiあるいはSiCの膜で覆われてい
ることから、強誘電体キャパシタ36の全体が水素バリ
ア膜で隙間なく覆われることになる。それゆえ、強誘電
体キャパシタ形成以後の水素還元雰囲気下での工程にお
いても、酸化物の強誘電体材料からなる容量絶縁膜36
bへ拡散する水素を防止できるために、容量絶縁膜36
bを構成する強誘電体材料の特性が還元によって劣化さ
れない。よって、高信頼性を有する強誘電体メモリ装置
が得られるとともに、高歩留まりを実現できる。
In the above embodiment, the upper and lower surfaces of the ferroelectric capacitor 36 are covered with a conductive and hydrogen-barrier TiAl-based material film, and the upper and side surfaces of the ferroelectric capacitor are insulative and hydrogen-free. Since the ferroelectric capacitor 36 is covered with the hydrogen barrier film without gaps, it is covered with the amorphous Si or SiC film having a barrier property. Therefore, even in a process in a hydrogen reducing atmosphere after the formation of the ferroelectric capacitor, the capacitor insulating film 36 made of an oxide ferroelectric material can be used.
b to prevent the diffusion of hydrogen into the capacitor insulating film 36.
The characteristics of the ferroelectric material constituting b are not deteriorated by the reduction. Therefore, a ferroelectric memory device having high reliability can be obtained, and a high yield can be realized.

【0037】(実施の形態3)図5に本発明の第3の実
施形態に係る強誘電体メモリ装置の側面断面図を示す。
(Embodiment 3) FIG. 5 is a side sectional view of a ferroelectric memory device according to a third embodiment of the present invention.

【0038】この強誘電体メモリ装置ではシリコン基板
51の上に素子分離酸化膜52、コンタクトプラグ53
を有する層間絶縁膜54と第1の絶縁性水素バリア膜5
5、第1の導電性水素バリア膜56、下部電極57aと
強誘電体材料からなる容量絶縁膜57bと上部電極57
cとを有する強誘電体キャパシタ57、第2の導電性水
素バリア膜58、第2の絶縁性水素バリア膜59、第3
の絶縁性水素バリア膜60及び配線層61がこの順で形
成され、強誘電体キャパシタ57の全体が水素バリア膜
で覆われている。また、シリコン基板51の不純物拡散
領域62の間のゲート酸化膜63の上にゲート電極64
が形成されている。
In this ferroelectric memory device, an element isolation oxide film 52 and a contact plug 53 are formed on a silicon substrate 51.
Interlayer insulating film 54 having a thickness and first insulating hydrogen barrier film 5
5. First conductive hydrogen barrier film 56, lower electrode 57a, capacitive insulating film 57b made of ferroelectric material, and upper electrode 57
c, a second conductive hydrogen barrier film 58, a second insulating hydrogen barrier film 59, a third
The insulating hydrogen barrier film 60 and the wiring layer 61 are formed in this order, and the entire ferroelectric capacitor 57 is covered with the hydrogen barrier film. A gate electrode 64 is formed on the gate oxide film 63 between the impurity diffusion regions 62 of the silicon substrate 51.
Are formed.

【0039】次に、上述のように構成されたこの第3の
実施形態による強誘電体キャパシタの製造方法について
図6を用いて説明する。
Next, a method of manufacturing the ferroelectric capacitor according to the third embodiment configured as described above will be described with reference to FIG.

【0040】まず図6(a)に示すように、通常のCM
OSプロセスによりシリコン基板51上で不純物拡散領
域62の間(素子分離酸化膜52から隔てられている)
のゲート酸化膜63上にゲート電極64を形成すること
によりトランジスタ部を作製する。
First, as shown in FIG.
Between the impurity diffusion regions 62 on the silicon substrate 51 by the OS process (separated from the element isolation oxide film 52)
A gate electrode 64 is formed on the gate oxide film 63 to form a transistor portion.

【0041】その後、BPSG層による第1の層間絶縁
膜54、及び、第1の絶縁性水素バリア膜55であるS
34あるいはSiONをCVD法により形成し、図6
(a)に示すようにエッチングによってコンタクトホー
ルを形成する。コンタクトホールの側面及び底面にスパ
ッタリング法でTiを10nm、CVD法でTiNを1
0nm堆積させて後、CVD法によってWをコンタクト
ホールに埋め込み、CMPによりエッチバックしてコン
タクトプラグ53を形成する。
After that, the first interlayer insulating film 54 of the BPSG layer and the first insulating hydrogen barrier film 55 of S
i 3 N 4 or SiON is formed by a CVD method, and FIG.
A contact hole is formed by etching as shown in FIG. 10 nm of Ti by sputtering and 1 N of TiN by CVD on the side and bottom of the contact hole.
After depositing 0 nm, W is buried in the contact hole by the CVD method, and etched back by the CMP to form the contact plug 53.

【0042】次に図6(b)に示すように、スパッタリ
ング法により第1の導電性水素バリア膜56であるTi
Al合金やその窒化物を40nm成膜し、その上に下部
電極57aである100nmのIr、100nmのIr
2、50nmのPtをこの順に成膜する。その次に、
下部電極57aのPt上に例えばSBT膜のような強誘
電体材料からなる容量絶縁膜57bをスピン塗布により
100nm成膜し、さらにその上にスパッタリング法に
より上部電極57cとなるPtを100nm成膜する。
そして、導電性の水素バリア膜58としてスパッタリン
グ法によりTiAl合金やその窒化物を100nm成膜
し、第1の導電性水素バリア膜56、下部電極57a、
容量絶縁膜57b、上部電極57c及び第2の導電性水
素バリア膜58を図6(b)に示すようにエッチング加
工する。ここで、第2の導電性水素バリア膜58とし
て、TiAl合金やその窒化物の一部を酸化させた膜、
例えば、TiAl合金やその窒化物を酸素中でRTA処
理により極表面のみを酸化させた膜を用いてもよい。
Next, as shown in FIG. 6B, a first conductive hydrogen barrier film 56 of Ti
An Al alloy or a nitride thereof is formed to a thickness of 40 nm, and a lower electrode 57a serving as the lower electrode 57a is formed of Ir of 100 nm and Ir of 100 nm.
O 2 and Pt of 50 nm are formed in this order. then,
A 100 nm thick insulating film 57b made of a ferroelectric material such as an SBT film is formed on the Pt of the lower electrode 57a by spin coating, and a 100 nm thick Pt to be the upper electrode 57c is formed thereon by sputtering. .
Then, a TiAl alloy or a nitride thereof is formed to a thickness of 100 nm by a sputtering method as the conductive hydrogen barrier film 58, and the first conductive hydrogen barrier film 56, the lower electrode 57a,
The capacitance insulating film 57b, the upper electrode 57c, and the second conductive hydrogen barrier film 58 are etched as shown in FIG. Here, as the second conductive hydrogen barrier film 58, a film obtained by oxidizing a part of a TiAl alloy or a nitride thereof,
For example, a film obtained by oxidizing only the outer surface of a TiAl alloy or a nitride thereof by RTA treatment in oxygen may be used.

【0043】引き続き、図6(c)に示すように、第2
の絶縁性水素バリア膜59であるTiO2をスパッタリ
ング法により200nm成膜し、強誘電体キャパシタ5
7の上面と側面を覆う形になるようにエッチング加工を
行う。
Subsequently, as shown in FIG.
TiO 2 , which is an insulating hydrogen barrier film 59, is formed to a thickness of 200 nm by a sputtering method.
Etching is performed so as to cover the upper surface and side surfaces of 7.

【0044】この後、図6(d)に示すように、第2の
絶縁性水素バリア膜59を有する基板全面に第3の絶縁
性水素バリア膜60であるSi34あるいはSiONを
CVD法により形成した後、上部電極57cに到達する
ように第2の絶縁性水素バリア膜59と第3の絶縁性水
素バリア膜60にコンタクトホール65を形成する。そ
して、Al合金等を堆積して所定の形状に加工すること
で、コンタクトホール65を介して上部電極57cと接
続される配線層61を形成し、その配線層61の上に保
護膜を形成する。
Thereafter, as shown in FIG. 6D, the third insulating hydrogen barrier film 60, ie, Si 3 N 4 or SiON, is formed on the entire surface of the substrate having the second insulating hydrogen barrier film 59 by the CVD method. After that, a contact hole 65 is formed in the second insulating hydrogen barrier film 59 and the third insulating hydrogen barrier film 60 so as to reach the upper electrode 57c. Then, an Al alloy or the like is deposited and processed into a predetermined shape to form a wiring layer 61 connected to the upper electrode 57c via the contact hole 65, and a protective film is formed on the wiring layer 61. .

【0045】上記実施の形態3においては、強誘電体キ
ャパシタ全体が水素吸蔵材料であるTiAl系材料やT
iO2の膜で覆われるとともに、さらにその上に水素拡
散低減材料であるSi34あるいはSiONの膜で覆わ
れる構成を有している。それゆえ、強誘電体キャパシタ
形成以後の水素還元雰囲気下での工程においても、酸化
物の強誘電体材料からなる容量絶縁膜57bへ拡散する
水素を完全に防止でき、容量絶縁膜57bを構成する強
誘電体材料のもつ特性が還元によって劣化することを防
止することができる。よって、高信頼性を有する強誘電
体メモリ装置が得られるとともに、高歩留まりを実現で
きる。
In the third embodiment, the entire ferroelectric capacitor is made of TiAl-based material,
It has a configuration in which it is covered with an iO 2 film and further covered with a film of Si 3 N 4 or SiON which is a hydrogen diffusion reducing material. Therefore, even in a process under a hydrogen reducing atmosphere after the formation of the ferroelectric capacitor, it is possible to completely prevent hydrogen from diffusing into the capacitor insulating film 57b made of an oxide ferroelectric material, thereby constituting the capacitor insulating film 57b. It is possible to prevent the characteristics of the ferroelectric material from being deteriorated by reduction. Therefore, a ferroelectric memory device having high reliability can be obtained, and a high yield can be realized.

【0046】また、本実施形態3においては第2の絶縁
性水素バリア膜59としてTiO2を用いているが、そ
の代わりにTiAl合金の酸化物を用いても同様の結果
が得られる。
In the third embodiment, TiO 2 is used as the second insulating hydrogen barrier film 59. However, similar results can be obtained by using an oxide of a TiAl alloy instead.

【0047】さらに、本実施形態においては、第1の絶
縁性水素バリア膜55及び第3の絶縁性水素バリア膜6
0であるSi34あるいはSiONは層間絶縁膜として
も機能しているが、第1の絶縁性水素バリア膜55及び
第3の絶縁性水素バリア膜60をエッチング加工によっ
て強誘電体キャパシタ57を囲む構成にして、その上を
全面に層間絶縁膜としてO3とTEOSを用いたCVD
法によりNSG膜を形成しても、同様の効果が得られ
る。
Further, in the present embodiment, the first insulating hydrogen barrier film 55 and the third insulating hydrogen barrier film 6
Although Si 3 N 4 or SiON, which is 0, also functions as an interlayer insulating film, the ferroelectric capacitor 57 is formed by etching the first insulating hydrogen barrier film 55 and the third insulating hydrogen barrier film 60. CVD using O 3 and TEOS as an interlayer insulating film on the entire surface
Similar effects can be obtained even if an NSG film is formed by the method.

【0048】加えて、実施形態3においては、水素吸蔵
材料としてTiAl系材料やTiO 2といった構成元素
にTiを含む材料を使用しているが、この水素吸蔵材料
として構成元素にTa、V、Y、Zrあるいは、Nbを
含む材料を用いても同様の結果が得られる。
In addition, in the third embodiment, hydrogen storage
TiAl-based materials and TiO TwoConstituent elements such as
The material which contains Ti is used for this hydrogen storage material
Ta, V, Y, Zr or Nb as constituent elements
Similar results can be obtained by using a material containing the same.

【0049】[0049]

【発明の効果】以上のように、本発明の強誘電体メモリ
装置では、容量絶縁膜を構成する酸化物である強誘電体
材料の水素による劣化を防止でき、還元性雰囲気下の工
程後も良好な容量特性を得ることができるため、高信頼
性、高歩留まりの強誘電体メモリ装置を実現できる。ま
た、強誘電体キャパシタ形成後にWのCVD法による製
造プロセスが可能となるため、キャパシタ部として必要
なセル面積を縮小できるとともに、高アスペクト比のコ
ンタクト部が形成可能となる。
As described above, in the ferroelectric memory device of the present invention, it is possible to prevent the ferroelectric material, which is the oxide constituting the capacitive insulating film, from being deteriorated by hydrogen, and to maintain the ferroelectric material even after the process under a reducing atmosphere. Since good capacitance characteristics can be obtained, a ferroelectric memory device with high reliability and high yield can be realized. In addition, since a manufacturing process by the CVD method of W becomes possible after the formation of the ferroelectric capacitor, the cell area required for the capacitor portion can be reduced, and a contact portion having a high aspect ratio can be formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態に係る強誘電体メモリ
装置の断面図
FIG. 1 is a sectional view of a ferroelectric memory device according to a first embodiment of the present invention;

【図2】本発明の第1の実施形態に係る強誘電体メモリ
装置の製造方法を示す工程断面図
FIG. 2 is a process sectional view illustrating the method of manufacturing the ferroelectric memory device according to the first embodiment of the present invention.

【図3】本発明の第2の実施形態に係る強誘電体メモリ
装置の断面図
FIG. 3 is a sectional view of a ferroelectric memory device according to a second embodiment of the present invention;

【図4】本発明の第2の実施形態に係る強誘電体メモリ
装置の製造方法を示す工程断面図
FIG. 4 is a process cross-sectional view illustrating a method for manufacturing a ferroelectric memory device according to a second embodiment of the present invention.

【図5】本発明の第3の実施形態に係る強誘電体メモリ
装置の断面図
FIG. 5 is a sectional view of a ferroelectric memory device according to a third embodiment of the present invention.

【図6】本発明の第3の実施形態に係る強誘電体メモリ
装置の製造方法を示す工程断面図
FIG. 6 is a sectional view showing a step of the method for manufacturing a ferroelectric memory device according to the third embodiment of the present invention.

【図7】従来の強誘電体メモリ装置の構成断面図FIG. 7 is a sectional view showing the configuration of a conventional ferroelectric memory device.

【符号の説明】[Explanation of symbols]

11、31、51 シリコン基板 12、32、52 素子分離酸化膜 13、33、53 コンタクトプラグ 14、21、22、34、43、54 層間絶縁膜 15、36、57 強誘電体キャパシタ 15a、36a、57a 下部電極 15b、36b、57b 容量絶縁膜 15c、36c、57c 上部電極 16、35、37、56、58 導電性の水素バリア膜 17、39、61 配線層 18、40、62 不純物拡散領域 19、41、63 ゲート酸化膜 20、42、64 ゲート電極 23、44、65 コンタクトホール 38、55、59、60 絶縁性の水素バリア膜 11, 31, 51 silicon substrate 12, 32, 52 device isolation oxide film 13, 33, 53 contact plug 14, 21, 22, 34, 43, 54 interlayer insulating film 15, 36, 57 ferroelectric capacitor 15a, 36a, 57a Lower electrode 15b, 36b, 57b Capacitance insulating film 15c, 36c, 57c Upper electrode 16, 35, 37, 56, 58 Conductive hydrogen barrier film 17, 39, 61 Wiring layer 18, 40, 62 Impurity diffusion region 19, 41, 63 Gate oxide film 20, 42, 64 Gate electrode 23, 44, 65 Contact hole 38, 55, 59, 60 Insulating hydrogen barrier film

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成13年8月21日(2001.8.2
1)
[Submission date] August 21, 2001 (2001.8.2
1)

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Correction target item name] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【特許請求の範囲】[Claims]

【手続補正2】[Procedure amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0016[Correction target item name] 0016

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0016】請求項4に係る発明の強誘電体メモリ装置
は、基板上に、下部電極と前記下部電極上に形成された
強誘電体材料よりなる容量絶縁上に形成された上部電極
とを有する強誘電体キャパシタが形成され、前記強誘電
体キャパシタが水素バリア性を有するTiAl合金の酸
化膜で覆われていることを特徴とするものである。この
構成では、TiAl系材料の2種類の相(物質)からな
る組織を形成するため水素ガスのパスとなる粒界ができ
にくいと共に、TiAl合金の酸化膜では全体に緻密な
Al23の相ができているため水素バリア性を高めるこ
とができる。次に、請求項5に係る発明の強誘電体メモ
リ装置は、基板上に、下部電極と前記下部電極上に形成
された強誘電体よりなる容量絶縁膜と前記容量絶縁膜上
に形成された上部電極とを有する強誘電体キャパシタが
形成され、前記強誘電体キャパシタを覆うように形成さ
れた水素の透過を遮断する水素バリア膜が、水素拡散低
減材料と水素吸蔵材料の積層構成となっていることを特
徴とするものである。
According to a fourth aspect of the present invention, there is provided a ferroelectric memory device, wherein a lower electrode and a lower electrode are formed on a substrate.
Upper electrode formed on capacitive insulation made of ferroelectric material
Forming a ferroelectric capacitor having
Of TiAl alloy with hydrogen barrier properties
Characterized by being covered with an oxide film. this
In the structure, it consists of two types of phases (substances) of TiAl-based material.
A grain boundary is formed to serve as a path for hydrogen gas to form a microstructure.
It is difficult to use, and the oxide film of TiAl alloy
Al 2 O 3 phase is formed to improve hydrogen barrier properties.
Can be. Next, the ferroelectric memo of the invention according to claim 5 is described.
A ferroelectric capacitor having a lower electrode, a capacitor insulating film made of a ferroelectric formed on the lower electrode, and an upper electrode formed on the capacitor insulating film is formed on the substrate, The hydrogen barrier film formed so as to cover the ferroelectric capacitor and block the permeation of hydrogen has a laminated structure of a hydrogen diffusion reducing material and a hydrogen storage material.

【手続補正3】[Procedure amendment 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0018[Correction target item name] 0018

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0018】請求項6に係る発明の強誘電体メモリ装置
は、請求項5記載の強誘電体メモリ装置において、前記
水素拡散低減材料が、SiONあるいはSi34からな
ることを特徴とするものである。また、本発明の請求項
記載の強誘電体メモリ装置は、請求項5記載の強誘電
体メモリ装置において、前記水素吸蔵材料の構成元素
が、Ti、Ta、V、Y、Zr、NbあるいはHfを含
む材料からなることを特徴とするものである。
According to a sixth aspect of the present invention, in the ferroelectric memory device according to the fifth aspect , the hydrogen diffusion reducing material is made of SiON or Si 3 N 4. It is. Claims of the present invention
7 ferroelectric memory device described, in the ferroelectric memory device according to claim 5, constituent elements of the hydrogen storage material, that a material containing Ti, Ta, V, Y, Zr, Nb, or Hf It is characterized by the following.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 林 慎一郎 大阪府高槻市幸町1番1号 松下電子工業 株式会社内 Fターム(参考) 5F083 FR02 GA09 GA25 JA14 JA15 JA33 JA36 JA38 JA39 JA40 JA56 MA06 MA17 NA08 PR22 PR34 PR40  ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Shinichiro Hayashi 1-1, Komachi, Takatsuki-shi, Osaka Matsushita Electronics Co., Ltd. F-term (reference) 5F083 FR02 GA09 GA25 JA14 JA15 JA33 JA36 JA38 JA39 JA40 JA56 MA06 MA17 NA08 PR22 PR34 PR40

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 基板上に、下部電極と前記下部電極上に
形成された強誘電体材料よりなる容量絶縁膜と前記容量
絶縁膜上に形成された上部電極とを有する強誘電体キャ
パシタが形成され、前記上部電極上、あるいは、前記上
部電極上及び前記上部電極と前記容量絶縁膜の側面を、
導電性水素バリア性を有するTiAl合金又はTiAl
合金の窒化物からなる膜で覆う構成を有する強誘電体メ
モリ装置。
1. A ferroelectric capacitor having a lower electrode, a capacitor insulating film made of a ferroelectric material formed on the lower electrode, and an upper electrode formed on the capacitor insulating film is formed on a substrate. And, on the upper electrode, or, on the upper electrode and the side surface of the upper electrode and the capacitive insulating film,
TiAl alloy or TiAl having conductive hydrogen barrier properties
A ferroelectric memory device having a configuration in which the device is covered with a film made of an alloy nitride.
【請求項2】 前記導電性水素バリア性を有する膜が、
TiAl合金又はTiAl合金の窒化物の一部を酸化し
た膜であることを特徴とする請求項1記載の強誘電体メ
モリ装置。
2. The film having a conductive hydrogen barrier property,
2. The ferroelectric memory device according to claim 1, wherein the ferroelectric memory device is a film obtained by oxidizing a part of a TiAl alloy or a nitride of the TiAl alloy.
【請求項3】 基板上に、下部電極と前記下部電極上に
形成された強誘電体材料よりなる容量絶縁膜と前記容量
絶縁膜上に形成された上部電極とを有する強誘電体キャ
パシタが形成され、前記強誘電体キャパシタが絶縁性水
素バリア性を有するアモルファス構造のSi膜あるいは
SiC膜で覆われていることを特徴とする強誘電体メモ
リ装置。
3. A ferroelectric capacitor having a lower electrode, a capacitor insulating film made of a ferroelectric material formed on the lower electrode, and an upper electrode formed on the capacitor insulating film is formed on a substrate. Wherein the ferroelectric capacitor is covered with an amorphous Si film or SiC film having an insulating hydrogen barrier property.
【請求項4】 基板上に、下部電極と前記下部電極上に
形成された強誘電体よりなる容量絶縁膜と前記容量絶縁
膜上に形成された上部電極とを有する強誘電体キャパシ
タが形成され、前記強誘電体キャパシタを覆うように形
成された水素の透過を遮断する水素バリア膜が、水素拡
散低減材料と水素吸蔵材料の積層構成となっていること
を特徴とする強誘電体メモリ装置。
4. A ferroelectric capacitor having a lower electrode, a ferroelectric capacitor insulating film formed on the lower electrode, and an upper electrode formed on the capacitor insulating film is formed on a substrate. A ferroelectric memory device, wherein a hydrogen barrier film formed so as to cover the ferroelectric capacitor and blocking the permeation of hydrogen has a laminated structure of a hydrogen diffusion reducing material and a hydrogen storage material.
【請求項5】 前記水素拡散低減材料が、SiONある
いはSi34からなることを特徴とする請求項4記載の
強誘電体メモリ装置。
5. The ferroelectric memory device according to claim 4 , wherein said hydrogen diffusion reducing material is made of SiON or Si 3 N 4 .
【請求項6】 前記水素吸蔵材料の構成元素にTi、T
a、V、Y、Zr、NbあるいはHfを含む材料からな
ることを特徴とする請求項4記載の強誘電体メモリ装
置。
6. Ti, T is a constituent element of the hydrogen storage material.
5. The ferroelectric memory device according to claim 4, comprising a material containing a, V, Y, Zr, Nb, or Hf.
JP2000302215A 2000-10-02 2000-10-02 Ferrodielectric memory device Pending JP2002110931A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000302215A JP2002110931A (en) 2000-10-02 2000-10-02 Ferrodielectric memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000302215A JP2002110931A (en) 2000-10-02 2000-10-02 Ferrodielectric memory device

Publications (1)

Publication Number Publication Date
JP2002110931A true JP2002110931A (en) 2002-04-12

Family

ID=18783604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000302215A Pending JP2002110931A (en) 2000-10-02 2000-10-02 Ferrodielectric memory device

Country Status (1)

Country Link
JP (1) JP2002110931A (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030089076A (en) * 2002-05-16 2003-11-21 주식회사 하이닉스반도체 Semiconductor device with Hydrogen barrier and method for fabricating the same
WO2004107446A1 (en) 2003-05-27 2004-12-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device and process for producing the same
KR100467369B1 (en) * 2002-05-18 2005-01-24 주식회사 하이닉스반도체 Hydrogen barrier and method for fabricating semiconductor device having the same
KR100474592B1 (en) * 2002-06-28 2005-03-10 주식회사 하이닉스반도체 method for fabricating capacitor
KR100533971B1 (en) * 2002-12-12 2005-12-07 주식회사 하이닉스반도체 Method of manufacturing capacitor for semiconductor device
JP2005354103A (en) * 2003-05-27 2005-12-22 Matsushita Electric Ind Co Ltd Semiconductor device
JP2007049192A (en) * 2002-11-13 2007-02-22 Matsushita Electric Ind Co Ltd Semiconductor device and method for fabricating the same
JP2007201243A (en) * 2006-01-27 2007-08-09 Seiko Epson Corp Manufacturing method of semiconductor device
DE102006013812A1 (en) * 2005-12-20 2007-09-06 Fujitsu Ltd., Kawasaki Thin film capacitor and method of making the same, electronic device and printed circuit board
CN100355073C (en) * 2002-11-13 2007-12-12 松下电器产业株式会社 Semiconductor device and method for fabricating the same
JP2009272319A (en) * 2008-04-30 2009-11-19 Rohm Co Ltd Ferroelectric memory device and method of manufacturing same
US7807995B2 (en) 2006-07-27 2010-10-05 Panasonic Corporation Nonvolatile semiconductor memory apparatus and manufacturing method thereof
JP2014502783A (en) * 2010-12-09 2014-02-03 日本テキサス・インスツルメンツ株式会社 Ferroelectric capacitor sealed with hydrogen barrier

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030089076A (en) * 2002-05-16 2003-11-21 주식회사 하이닉스반도체 Semiconductor device with Hydrogen barrier and method for fabricating the same
KR100467369B1 (en) * 2002-05-18 2005-01-24 주식회사 하이닉스반도체 Hydrogen barrier and method for fabricating semiconductor device having the same
US6900095B2 (en) 2002-05-18 2005-05-31 Hynix Semiconductor Inc. Hydrogen barrier layer and method for fabricating semiconductor device having the same
KR100474592B1 (en) * 2002-06-28 2005-03-10 주식회사 하이닉스반도체 method for fabricating capacitor
JP2007049192A (en) * 2002-11-13 2007-02-22 Matsushita Electric Ind Co Ltd Semiconductor device and method for fabricating the same
JP4509992B2 (en) * 2002-11-13 2010-07-21 パナソニック株式会社 Semiconductor device and manufacturing method thereof
CN100355073C (en) * 2002-11-13 2007-12-12 松下电器产业株式会社 Semiconductor device and method for fabricating the same
KR100533971B1 (en) * 2002-12-12 2005-12-07 주식회사 하이닉스반도체 Method of manufacturing capacitor for semiconductor device
US7557011B2 (en) 2003-05-27 2009-07-07 Panasonic Corporation Semiconductor device and method for fabricating the same
JP2005354103A (en) * 2003-05-27 2005-12-22 Matsushita Electric Ind Co Ltd Semiconductor device
JP4549947B2 (en) * 2003-05-27 2010-09-22 パナソニック株式会社 Semiconductor device
WO2004107446A1 (en) 2003-05-27 2004-12-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device and process for producing the same
EP1653514A1 (en) * 2003-05-27 2006-05-03 Matsushita Electric Industrial Co., Ltd. Semiconductor device and process for producing the same
US7326990B2 (en) 2003-05-27 2008-02-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
EP1653514A4 (en) * 2003-05-27 2010-07-21 Panasonic Corp Semiconductor device and process for producing the same
US7180122B2 (en) 2003-05-27 2007-02-20 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US7456078B2 (en) 2005-12-20 2008-11-25 Fujitsu Limited Thin-film capacitor and method for fabricating the same, electronic device and circuit board
DE102006013812A1 (en) * 2005-12-20 2007-09-06 Fujitsu Ltd., Kawasaki Thin film capacitor and method of making the same, electronic device and printed circuit board
JP2007201243A (en) * 2006-01-27 2007-08-09 Seiko Epson Corp Manufacturing method of semiconductor device
JP4671039B2 (en) * 2006-01-27 2011-04-13 セイコーエプソン株式会社 Manufacturing method of semiconductor device
US7807995B2 (en) 2006-07-27 2010-10-05 Panasonic Corporation Nonvolatile semiconductor memory apparatus and manufacturing method thereof
JP2009272319A (en) * 2008-04-30 2009-11-19 Rohm Co Ltd Ferroelectric memory device and method of manufacturing same
JP2014502783A (en) * 2010-12-09 2014-02-03 日本テキサス・インスツルメンツ株式会社 Ferroelectric capacitor sealed with hydrogen barrier

Similar Documents

Publication Publication Date Title
JP3970477B2 (en) Ferroelectric integrated circuit and manufacturing method thereof
KR100395766B1 (en) Ferroelectric memory device and method of forming the same
KR100396879B1 (en) Semiconductor memory device having capacitor encapsulated by multi-layer which includes double layeres being made of same material and method of manufacturing thereof
US6627462B1 (en) Semiconductor device having a capacitor and method for the manufacture thereof
US7413949B2 (en) Capacitor and method for fabricating the same
JP2002353416A (en) Semiconductor storage device and manufacturing method therefor
US6204070B1 (en) Method for manufacturing ferroelectric capacitor
US6887752B2 (en) Semiconductor memory and process for fabricating the same
JPH10321811A (en) Double-layer metallization method for integrated circuit ferroelectric device
JP2002110931A (en) Ferrodielectric memory device
TW508756B (en) Method to produce a micro-electronic element and micro-electronic element
JP2003174145A (en) Ferrodielectric material memory device and method of manufacturing the same
US20070235787A1 (en) Capacitor device having three-dimensional structure
JPH09162369A (en) Manufacture of semiconductor memory device
JP2003068991A (en) Semiconductor device and its manufacturing method
US20090256259A1 (en) Semiconductor device and method for manufacturing the same
JP2004281956A (en) Semiconductor device and its manufacturing method
JPH08330538A (en) Semiconductor memory
KR100275113B1 (en) A method for fabricating ferroelectric capacitor in semiconductor device
JP2004303995A (en) Structure of semiconductor device and manufacturing method thereof
EP1094507A2 (en) Barrier layers for ferroelectric memory devices
JP2003197871A (en) Semiconductor device and its manufacturing method
JP3966094B2 (en) Semiconductor device and manufacturing method thereof
JP3248475B2 (en) Method of manufacturing ferroelectric nonvolatile memory cell structure
JP2002289796A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050202

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081216